KR100237324B1 - 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법 - Google Patents

반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법 Download PDF

Info

Publication number
KR100237324B1
KR100237324B1 KR1019970032796A KR19970032796A KR100237324B1 KR 100237324 B1 KR100237324 B1 KR 100237324B1 KR 1019970032796 A KR1019970032796 A KR 1019970032796A KR 19970032796 A KR19970032796 A KR 19970032796A KR 100237324 B1 KR100237324 B1 KR 100237324B1
Authority
KR
South Korea
Prior art keywords
wire bonding
lead frame
wire
die pad
clamp
Prior art date
Application number
KR1019970032796A
Other languages
English (en)
Other versions
KR19990010137A (ko
Inventor
김수진
이민우
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019970032796A priority Critical patent/KR100237324B1/ko
Publication of KR19990010137A publication Critical patent/KR19990010137A/ko
Application granted granted Critical
Publication of KR100237324B1 publication Critical patent/KR100237324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

본 발명은 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프 구조 및 이를 이용한 와이어 본딩 방법에 관한 것으로, 반도체칩의 칩패드와 인너리드를 와이어로 본딩하기 위하여 사용하는 클램프에 적어도 두 개 이상의 윈도우를 리드프레임이 이송되는 방향으로 형성하고, 이 클램프를 사용하여 리드프레임을 한 번 로딩 한 상태에서 적어도 두 개 이상의 다이패드영역을 와이어 본딩하도록 함으로서 생산성을 향상시킬 수 있도록 된 것이다.

Description

반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프 구조 및 이를 이용한 와이어 본딩 방법
본 발명은 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프 구조 및 이를 이용한 와이어 본딩 방법에 관한 것으로, 더욱 상세하게는 반도체칩의 칩패드와 인너리드를 와이어로 본딩하기 위하여 사용하는 클램프에 적어도 두 개 이상의 윈도우를 리드프레임이 이송되는 방향으로 형성하고, 이 클램프를 사용하여 리드프레임을 한 번 로딩 한 상태에서 적어도 두 개 이상의 다이패드영역을 와이어 본딩하도록 함으로서 생산성을 향상시킬 수 있도록 된 것이다.
일반적으로 반도체 패키지는 리드프레임의 칩탑재판 위에 에폭시를 사용하여 전자회로가 집적되어 있는 반도체칩을 부착시킨 후, 상기 반도체칩의 전자회로 단자인 칩패드와 리드프레임의 인너리드를 와이어로 본딩하고, 이러한 리드프레임을 반도체칩의 회로부분과 주변 구성품들을 외부의 충격 및 접촉으로 부터 보호하고, 외관상 제품의 형태를 소정형상으로 형성시키기 위해 컴파운드재로 몰딩하여 완성한다.
상기 반도체칩의 칩패드와 인너리드를 와이어로 본딩할 때, 본딩력을 향상시키기 위하여 리드프레임을 히터블럭에 안착시켜 리드프레임의 다이패드영역(와이어 본딩될 리드프레임이 위치되는 영역)에 위치한 반도체칩의 저면에 열을 전달하여 와이어 본딩시 그 본딩력을 향상시키는 것이다. 또한, 상기한 인너리드의 선단부 상면은 클램프로 고정시킨 상태에서 와이어 본딩을 함으로서 와이어 본딩시 인너리드들이 움직이는 것을 방지하는 것이다.
이와같이 인너리드의 선단부를 고정하는 종래의 클램프는 와이어 본딩되는 영역이 개방되는 하나의 윈도우가 형성되어 인너리드의 선단부를 클램프하는 것이다. 또한, 상기한 반도체칩이 부착되어 있는 리드프레임은 히터블럭에 안착되어 반도체칩의 저면에 열을 전달시킴으로서 와이어 본딩을 용이하게 하는 것이다.
그러나, 이러한 종래의 클램프는 와이어 본딩을 위한 하나의 윈도우가 형성되어 있음으로서 리드프레임을 한 번 로딩 한 상태에서 하나의 다이패드영역을 와이어 본딩하도록 함으로서 생산성이 떨어지는 단점이 있었던 것이다.
본 발명의 목적은 이와같은 문제점을 해소하기 위하여 발명된 것으로서, 반도체칩의 칩패드와 인너리드를 와이어로 본딩하기 위하여 인너리드의 선단부 상면을 고정하는 클램프에 적어도 두 개 이상의 윈도우를 리드프레임이 이송되는 방향으로 형성하여 리드프레임을 한번 로딩한 생태에서 적어도 두 개 이상의 다이패드영역을 와이어본딩함으로서 생산성을 향상 시킬 수 있도록 된 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프 구조 및 이를 이용한 와이어 본딩 방법을 제공함에 있다.
도 1은 본 발명이 적용되는 와이어 본딩 장비의 전체 구조를 나타낸 사시도
도 2는 본 발명에 따른 와이어 본딩 장비의 클램프 구조를 나타낸 평면도
도 3은 본 발명에 따른 와이어 본딩 상태를 나타낸 도면
* 도면의 주요부분에 대한 부호의 설명
10 : 와이어 본딩 클램프 11 : 윈도우
11a, 11b, : 제1,2 윈도우 20 : 히터블럭
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명이 적용되는 와이어 본딩 장비의 전체 구조를 나타낸 사시도이다. 도시된 바와같이 본 발명이 적용되는 와이어 본딩 장비는 리드프레임을 적층시킨 매거진에서 리드프레임을 하나씩 공급하는 인풋(A ; Input)과, 상기한 인풋(A)에서 공급된 리드프레임을 와이어로 본딩하는 와이어본딩부(C)와, 상기한 와이어본딩부(C)에서 와이어본딩된 리드프레임을 배출하는 아웃풋(B ; Output)으로 크게 구성된다.
또한, 상기한 와이어본딩부(C)에서 와이어본딩을 할 수 있도록 조작하는 조작부(D)가 정면에 설치되어 있고, 상기한 와이어본딩부(C)에서 와이어본딩되는 것을 확인할 수 있도록 모니터(E)가 정면 상부에 설치되어 있다.
상기한 와이어 본딩 장비의 와이어본딩부(C)에 설치되어 와이어본딩을 하는 것으로, 도 2는 본 발명에 따른 와이어 본딩 장비의 클램프 구조를 나타낸 평면도이고, 도 3은 본 발명에 따른 와이어 본딩 상태를 나타낸 도면이다. 도시된 바와같이 본 발명에 따른 클램프의 구조는 리드프레임의 칩탑재판(31)에 부착된 반도체칩(40)의 저면으로 열을 전달할 수 있도록 상기한 리드프레임이 안착되는 히터블럭(20)과, 상기 히터블럭(20)에 안착된 리드프레임의 인너리드(32) 선단부를 고정하도록 테두리의 저면으로 클램퍼(12)가 돌출되는 윈도우(11)가 형성된 와이어 본딩 클램프(10)에 있어서, 상기한 클램프(10)에는 와이어 본딩되는 영역이 개방되는 윈도우(11)를 적어도 두 개 이상의 제1 윈도우(11a)와 제2 윈도우(11b) 및 제n 윈도우로 구분되도록 형성하되, 상기한 윈도우(11)는 리드프레임이 이송되는 방향으로 형성되며, 상기한 리드프레임의 다이패드영역의 피치와 동일한 간격으로 형성되는 것을 특징으로 하는 것이다.
이와같은 구성의 본 발명에 따른 와이어 본딩방법은, 유니트 단위로 다이패드영역(와이어 본딩될 리드프레임이 위치되는 영역)이 형성된 리드프레임을 적어도 두 개 이상의 다이패드영역이 히터블럭(20)에 위치하도록 리드프레임을 이송시키는 리드프레임 로딩단계와, 상기한 리드프레임 로딩단계에 의해 히터블럭에 적어도 두 개 이상의 다이패드영역이 위치되면 이를 와이어 본딩 클램프(10)에 형성된 적어도 두 개 이상의 제1 윈도우(11a)와 제2 윈도우(11b) 및 제n 윈도우로 동시에 클램프하는 단계와, 상기한 와이어 본딩 클램프(10)에 의해 클램프된 리드프레임의 적어도 두 개 이상의 다이패드영역 중에서 제1 윈도우(11a)에 위치한 다이패드영역에 있는 반도체칩의 전자회로 단자인 칩패드와 리드프레임의 인너리드(32)를 와이어로 본딩하는 제1 와이어본딩 단계와, 상기한 제1 와이어본딩 단계 후에 제2 윈도우(11b)에 위치한 다이패드영역에 있는 반도체칩의 전자회로 단자인 칩패드와 리드프레임의 인너리드(32)를 와이어로 본딩하는 제2 와이어본딩 단계와, 상기한 제2 와이어본딩 단계 후에 제n 윈도우에 위치한 다이패드영역에 있는 반도체칩의 전자회로 단자인 칩패드와 리드프레임의 인너리드를 와이어로 본딩하는 제n 와이어본딩 단계로 이루어지며 상기한 리드프레임 로딩단계와 클램프 하는 단계 및 와이어본딩 단계를 반복 수행하는 것을 특징으로 하는 것이다.
이와같이 구성된 본 발명은 와이어 본딩시 상기한 리드프레임을 적어도 두 개 이상의 다이패드영역이 이송되도록 하고, 이송된 리드프레임의 다이패드영역을 적어도 두 개 이상의 제1,2 윈도우(11a)(11b)가 형성된 클램프(10)로 동시에 클램프하여 제1 윈도우(11a)에서 먼저 와이어본딩을 실시하고, 다음에 제2 윈도우(11b)에서 와이어본딩을 실시함으로서 생산성을 향상 시킬 수 있는 것이다. 즉, 리드프레임을 한번 로딩한 상태로 적어도 두 개 이상의 다이패드영역에 각각 와이어본딩을 하는 것으로, 이와같이 와이어본딩을 할 수 있는 것은 상기한 와이어 본딩 클램프에 적어도 두 개 이상의 윈도우를 리드프레임이 이송되는 방향으로 형성함으로서 가능하다.
이상의 설명에서 알 수 있듯이 본 발명에 의하면, 반도체칩의 칩패드와 인너리드를 와이어로 본딩하기 위하여 사용하는 클램프에 적어도 두 개 이상의 윈도우를 리드프레임이 이송되는 방향으로 형성하고, 이 클램프를 사용하여 리드프레임을 한 번 로딩 한 상태에서 적어도 두 개 이상의 다이패드영역을 와이어 본딩하도록 함으로서 생산성을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 리드프레임의 칩탑재판(31)에 부착된 반도체칩(40)의 저면으로 열을 전달할 수 있도록 상기한 리드프레임이 안착되는 히터블럭(20)과, 상기 히터블럭(20)에 안착된 리드프레임의 인너리드(32) 선단부를 고정하도록 테두리의 저면으로 클램퍼(12)가 돌출되는 윈도우(11)가 형성된 와이어 본딩 클램프(10)에 있어서, 상기한 클램퍼(10)는 대략 직사각판(rectangular plate)모양을 하는 일체의 몸체에 와이어 본딩되는 영역이 개방되는 윈도우(11)를 적어도 두 개 이상 구분되도록 형성하되, 상기한 윈도우(11)는 리드프레임이 이송되는 방향으로 형성하며, 상기한 리드프레임의 다이패드영역의 피치와 동일한 간격으로 형성한 것을 특징으로 하는 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프 구조.
  2. 유니트 단위로 다이패드 영역(와이어 본딩될 리드프레임이 위치되는 영역)이 형성된 리드프레임을 적어도 두 개 이상의 다이패드영역이 히터블럭에 위치하도록 리드프레임을 이송시키는 리드프레임 로딩단계와, 상기한 리드프레임 로딩단계에 의해 히터블럭에 적어도 두 개 이상의 다이패드영역이 위치되면 이를 대략 직사각판(rectangular plate)모양을 하는 일체의 와이어 본딩 클램프에 형성된 적어도 두 개 이상의 윈도우로 동시에 클램프하는 단계와, 상기한 와이어 본딩 클램프에 의해 클램프된 리드프레임의 적어도 두 개 이상의 다이패드영역 중에서 어느 한 윈도우에 위치한 다이패드영역에 있는 반도체칩의 전자회로 단자인 칩패드와 리드프래임의 인너리드를 와이어로 본딩하는 제1와이어본딩 단계와, 상기한 제1와이어본딩 단계 후에 다른 윈도우에 위치한 다이패드영역에 있는 반도체칩의 전자회로 단자인 칩패드와 리드프레임의 인너리드를 와이어로 본딩하는 제2와이어본딩 단계로 이루어지며, 상기한 리드프레임 로딩 단계와 클램프 하는 단계 및 와이어본딩 단계를 반복 수행하는 것을 특징으로 하는 와이어 본딩 방법.
KR1019970032796A 1997-07-15 1997-07-15 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법 KR100237324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970032796A KR100237324B1 (ko) 1997-07-15 1997-07-15 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032796A KR100237324B1 (ko) 1997-07-15 1997-07-15 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법

Publications (2)

Publication Number Publication Date
KR19990010137A KR19990010137A (ko) 1999-02-05
KR100237324B1 true KR100237324B1 (ko) 2000-01-15

Family

ID=19514499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032796A KR100237324B1 (ko) 1997-07-15 1997-07-15 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법

Country Status (1)

Country Link
KR (1) KR100237324B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388292B1 (ko) * 2000-10-19 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법
KR100950378B1 (ko) * 2007-01-31 2010-03-29 야마하 가부시키가이샤 반도체 장치와 패키징 구조체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330345A (ja) * 1989-06-27 1991-02-08 Fujitsu Ltd 半導体装置の製造方法
JPH08203948A (ja) * 1995-01-23 1996-08-09 Fujitsu Ltd ワイヤボンディング装置及び半導体装置組立方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330345A (ja) * 1989-06-27 1991-02-08 Fujitsu Ltd 半導体装置の製造方法
JPH08203948A (ja) * 1995-01-23 1996-08-09 Fujitsu Ltd ワイヤボンディング装置及び半導体装置組立方法

Also Published As

Publication number Publication date
KR19990010137A (ko) 1999-02-05

Similar Documents

Publication Publication Date Title
US6068174A (en) Device and method for clamping and wire-bonding the leads of a lead frame one set at a time
EP0923120A1 (en) Method for manufacturing semiconductor device
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
KR100721280B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JP3649900B2 (ja) リードフレーム移送装置及びそれを備えるワイヤボンディング装置
JPH02278740A (ja) 半導体装置のパッケージング方法
KR100237324B1 (ko) 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법
JP3497775B2 (ja) 半導体装置
US8097952B2 (en) Electronic package structure having conductive strip and method
US20010017182A1 (en) Method of preventing roping phenomenon of bonding paste for bonding die on lead frame
JP2705983B2 (ja) 半導体装置の製造方法
JPH0322698B2 (ko)
KR940011381B1 (ko) 반도체 리드 프레임
KR0125862Y1 (ko) 와이어 본더의 리드프레임 고정장치
JP3745190B2 (ja) 半導体装置の製造方法
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JPH10303350A (ja) リードフレーム
KR100687860B1 (ko) 반도체 패키지의 금형 장치
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法
KR0163306B1 (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지
KR100196289B1 (ko) Mcp (multi chip package) 본딩장치
JP2818515B2 (ja) 半導体製造装置
JPH0582578A (ja) ワイヤボンデイング装置
KR20020072445A (ko) 반도체 패키지용 리드프레임
KR19980075420A (ko) 와이어 본더의 와이어 클램프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061009

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee