KR100199648B1

KR100199648B1 - 표시 패널의 구동 방법 및 장치

Info

Publication number: KR100199648B1
Application number: KR1019960021956A
Authority: KR
Inventors: 시게끼 다마이; 도모아끼 나까오
Original assignee: 쓰지 하루오; 샤프 가부시끼가이샤
Priority date: 1995-06-19
Filing date: 1996-06-18
Publication date: 1999-06-15
Also published as: US6160533A; TW307856B; KR970002830A; JP3367808B2; JPH0968692A

Abstract

시간 경과에 따라 상승하는 전압을 개별적인 아날로그 스위치 ASW를 통해 각 소스 라인 O1~ON에 각각 공급하고, 비교 회로 CM의 한쪽 입력에는 1 수평 주사 기간의 각 소스 라인 O1~ON의 계조 표시 데이타를 제공하며, 다른 쪽 입력에는 1 수평 주사 기간 중에 발생되는 계조 클럭 신호 CLK를 카운터(44)에서 계수한 값을 제공하여, 계수값이 계조 표시 데이타 D0~D2에 대응하는 값 미만일 때 아날로그 스위치 ASW를 도통한 상태 그대로 하고, 계수값이 상기 대응하는 값에 도달한 후에는 아날로그 스위치 ASW를 차단함으로써 화소 전극에 계조 표시 데이타 D0~D2에 대응하는 전압을 충전/방전하여 보유시킨다.

Description

표시패널의 구동 방법 및 장치

제1도는 본 발명의 제1 실시예를 포함하는 전체의 구성을 도시한 블록도.

제2도는 본 발명의 제1 실시예인 소스 드라이버(3)의 구체적인 구성을 도시한 블록도.

제3도는 1 수평 주사 기간 WH에 있어서 소스 드라이버(37)의 동작을 설명하기 위한 파형도.

제4도는 기중 전압원(41)의 구성을 도시한 블록도.

제5a도는 제4 선행 기술에서 이용되고 있는 비디오 전압 VID의 특정을 설명하기 위한 파형도.

제5b도는 기준 전압원(41)로부터 출력되는 전압 VR1의 파형도.

제6도는 표시 제어 회로(39)에 의한 타이밍 동작을 설명하기 위한 파형도.

제7도는 소스 드라이버(37)의 각 소스 라인 0i마다의 구성을 구체적으로 도시한 블록도.

제8도는 소스 드라이버(37)의 동작을 설명하기 위한 파형도.

제9도는 액정 표시 패널(36)에 전압이 보유되는 원리를 설명하기 위한 등가 회로도.

제10도는 본 발명의 제2 실시예인 소스 드라이버(137)의 동작을 설명하기 위한 파형도.

제11도는 본 발명의 제3 실시예인 소스 드라이버(37a)의 구체적인 구성을 도시한 블록도.

제12도는 디지털 아날로그 컨버터(52a, 52b)의 회로도.

제13도는 소스 드라이버(37a)의 동작을 설명하기 위한 파형도.

제14도는 본 발명의 제4 실시예인 소스 드라이버(37b)의 구체적인 구성을 도시한 블록도.

제15도는 제14도에 도시된 실시예에 있어서 감산 카운터 CNTi와 검출 디코더 DEi의 구체적인 구성을 도시한 블록도.

제16도는 본 발명의 제5 실시예인 소스 드라이버(37c)의 구체적인 구성을 도시한 블록도.

제17도는 제1 성행 기술의 전체 구성을 간략화하여 도시한 블록도.

제18도는 제17도에 도시된 소스 드라이버(12)의 일부 구성을 구체적으로 도시한 블록도.

제19도는 제2 선행 기술의 전체 구성을 간략화하여 도시한 블록도.

제20도는 제3 선행 기술의 전체 구성을 간략화하여 도시한 블록도.

제21도는 제4 선행 기술의 구성을 간략화하여 도시한 블록도.

제22도는 제21도에 도시된 X 드라이버(120)의 동작을 설명하기 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

37, 37a 37b, 37c, 137 : 소스 드라이버

38 : 게이트 드라이버 39 : 표시 제어 회로

41 : 기준 전압원 44 : 카운터

48 : 계조 클럭 신호 발생 회로 52a, 52b : 아날로그 디지탈 컨버터

61 : 타이밍 제어 회로 62 : 전압 작성 회로

63 : 전압 선택 회로 64 : 제1 반전 회로

65 : 제2 반전 회로

본 발명은, 예를 들면 액티브 매트릭스형 액정 표시 패널 등의 표시 패널을 구동하기 위한 방법 및 장치에 관한 것이다.

전형적인 선행 기술인 제1 선행 기술은 제17도에 도시되어 있다. 표시 장치(10)을 구성하는 액티브 매트릭스형 액정 표시 패널(11)에는 행렬 형태로 소스라인 O1~ON과 게이트 라인 L1~LM이 형성되고, 그 교차 위치에 박막 트랜지스터 T가 각각 배치되며, 화소(繪素) 전극 P에 소스 라인 O1~ON의 전압이 트랜지스터 T를 통해 선택적으로 제공된다.

소스 라인 O1~ON은 반도체 집적 회로에 의해 구성되는 소스 라인(12)에 접속된다. 소스 드라이버(12)는 각 소스 라인 ok(k=1~N)에 개별적으로 대응하는 3비트로 이루어지는 표시 데이타 D0~D2에 따라서, 기준 전압원(13)으로부터 공급되는 합계 8종류의 기준 전압 V0~V7 중의 어느 하나의 전압을 단자 S1~SN을 통해 소스 라인 O1~ON에 제공한다. 반도체 집적회로로 이루어지는 게이트 드라이버(14)는 게이트 라인 L1~LM에 게이트 신호 G1~GM을 출력한다. 소스 드라이버(12)는 1 수평 주사 기간에 각 게이트 신호 Gj(j=1~M)이 제공되는 각 화소 전극 P에 대응되는 표시 데이타 DO~D2에 기초한 기준 전압을 소스라인 ok에 각각 제공한다.

제18도는 제17도에 도시된 제1 선행 기술의 소스 드라이버(12)의 일부 구성을 구체적으로 도시한 블록도이다. 소스 드라이버(12)는 각 소스 라인 O1~ON에 개별적으로 대응한 디코더 회로 FRk(k=1~n)를 갖추고 있고, 표시 데이타 D0~D2에 각각 대응하는 데이타 d0~d2에 응답하여, 기준 전압원(13)으로부터의 8종류의 기준 전압 V0~V7을 아날로그 스위치 ASW0~ASW7을 통해 택일적으로 소스 라인 0k에 제공하여 8계조의 표시를 행한다.

이와 같은 제17도 및 제18도에 도시된 제1 선행 기술에서는 소스 드라이버(12)에 있어서 기준 전압원(13)으로부터 각 계조에 대응한 개별적인 기준 전압 V0~V7이 제공된다. 소스 드라이버(12)에는 각 기준 전압 V0~V7이 제공되기 위한 접속 단자가 기준 전압의 수와 동일한 수가 필요로 되고, 또한 소스 드라이버(12)내에는 기준 전압을 출력하기 위해 각 계조에 개별적으로 대응하는 아날로그 스위치 ASW0~ASW7이 필요로 된다.

소스 드라이버(12)에 있어서의 아날로그 스위치 ASW0~ASW7은 소스 드라이버(12)의 외부에 접속되는 표시 패널(11)의 소스 라인 O1~ON에, 선택된 기준 전압 V0~V7의 레벨을 정확하게 기입하기 위해 그 온 저항을 충분히 낮게 할 필요가 있다. 따라서, 아날로그 스위치 ASW0~ASW7의 반도체 칩 내에서 차지하는 면적은 그 소스 라인(12) 내의 논리 연산을 위해 온/오프 제어되는 논리 회로 소자에 비해 일반적으로 십수배~수십배 정도 필요하다.

상술한 바와 같은 이유로 인해, 아날로그 스위치 ASW0~ASW7이 소스 드라이버(12)의 반도체 칩 세트가 형성되는 면적 전체에 대해 차지하는 비율이 크다. 따라서, 다계조화에 의한 아날로그 스위치 ASW0~ASW7의 갯수의 증가는 그대로 반도체 칩 크기의 증대에 연결되는 결과가 된다.

최근, 소스 드라이버(12) 등의 반도체 칩 세트에 있어서는 칩 크기를 소형화하기 위한 연구가 행해지고 있지만, 단자 자체를 소형화하는데 한계가 있어, 접속 단자의 수를 감소시키는 것이 요망되고 있다. 또한, 예를 들면 소스 드라이버(12)에 포함되는 아날로그 스위치 ASW0~ASW7의 수를 감소시켜 반도체 집적 회로로 이루어지는 소스 드라이버(12)의 칩 크기를 소형화하여 비용절감을 도모하는 것이 요망되고 있다.

제1 선행 기술에서는, 예를 들면 4비트의 표시 데이타를 이용하여 16 계조 표시를 행하는 경우에는 16 종류의 전압을 발생하는 기준 전압을 위한 접속 단자를 필요로 하고, 또한 그 각 기준 전압에 대응한 합계 16개의 아날로그 스위치를 필요로 한다. 실제로, 64 계조 및 256 계조 등의 더욱 많은 계조 표시를 행하기 위한 소스 드라이버(12)의 양산이 불가능한 사태에 이르고 있다.

제2 선행 기술로서, 기준 전압의 접속 단자 수를 감소시키고 또한 아날로그 수위치 수를 감소시켜 반도체 칩의 소형화를 가능하게 하는 선행 기술이 특개평 4-214594호 공보에 개시되어 있다. 상기 공보에 개시되어 있는 표시 장치의 간략화한 구성을 제19도에 도시한다.

액정을 사이에 둔 한 쌍의 기판중, 한쪽 기판에는 화소 전극(16)과, 드레인라인(17)과, 게이트 라인(18)과, 이들의 드레인 라인(17) 및 게이트 라인(18)과의 교차 위치에 설치되어 드레인 라인(17)의 전압을 화소 전극(16)에 제공하는 스위칭소자(19)가 형성되며, 다른 쪽의 기판에는 제19도의 상하로 뻗는 각 열 마다 데이타 전극(20)이 형성되어 있다.

게이트 라인(18)에 제어 펄스를 제공하여 주사 회로(21)로서 수평 주사 기간을 정하고, 각 수평 주사 기간 내에 일정한 비율로 전압이 변화하는 기준 계조 신호를 화소 전극(16)에 드레인 라인(17)을 통해 인가한다. 즉, 드레인 라인(17)에는 단일의 기준 계조 신호 회로(23)으로부터 1 수평 주사 기간 내에서 전압이 시간과 함께 상승 또는 하강하는 램프 파형의 전압을 공통으로 제공한다. 데이타 전극(20)에는 그 계조 레벨에 대응하는 기간만큼 전압 레벨이 확정되고, 잔여 기간에는 하이 임피던스 상태가 되는 데이타 신호를 데이타 신호 공급 회로(22)로부터 공급한다. 즉, 데이타 전극(20)에는 계조 레벨에 따른 시간만큼 전압 레벨이 확정되는 전압을 제공하고, 이리하여 데이타 전극(20)의 전압 레벨이 확정되어 있는 기간의 길이에 따라 계조 레벨을 조절한다.

상술한 제2 선행 기술에서는, 상기 다른 쪽 기판에는 각 열마다 분할된 다수의 데이타 전극(20)을 설치할 필요가 있다는 큰 문제가 있다. 현재, 일반적으로 널리 이용되고 있는 액정 표시 패널의 화소 전극(16)에 대향하는 상기 다른 쪽 기판은 이들 다수의 화소 전극(16) 전체에 걸쳐 형성된 단일의 공통 전극을 갖고 있다. 따라서, 해당 선행 기술을 실시하는데 있어서는 표시 패널 자체를 신규하게 다시 설치할 필요가 있으므로, 해당 선행 기술의 실시는 곤란하다.

또한, 제2 선행 기술에서는 계조 레벨이 데이타 전극(20)측에 보유되므로, 종래부터 일반적으로 이용되고 있는 표시 패널의 상기 한쪽 기판에 형성되어 있는 데이타 보유용의 보조 용량을 그대로 이용할 수 없다는 문제가 있다.

또한, 제3 선행 기술은 특개평 5-29833호 공보에 개시되어 있고, 해당 선행 기술의 간략화한 구성은 제20도에 도시되어 있다. 시프트 레지스터(27)은 각 색 R, G, B마다 4비트로 각각 구성되는 입력 데이타를, 데이타 레지스터(28)에 기입하는 타이밍을 클럭 신호 CLK에 기초하여 제어하고, 1라인분의 입력 데이타가 데이타 레지스터(28)에 기입되면, 그 기입된 1라인분의 데이타를 병렬로 데이타 래치 회로(29)에 전송하여 보유한다.

데이타 래치 회로(29)에 보유된 데이타는 소정의 타이밍에서 비교부(30)에 공급된다. 비교부(30)는 각 색 R, G, B마다 데이타 래치 회로(29)로부터의 데이타와 4비트 카운터(31)로부터의 4비트로 이루어지는 카운트 값을 비교하여, 비교 결과를 셀렉터 내장 샘플 홀드 회로(32)에 공급한다. 셀렉터 내장 샘플 홀드 회로(32)에는 비교부(30)의 비교 결과 이외에 계단형 파형 전압 회로(33, 34)로부터의 소정의 8단게 및 2단계로 레벨이 각각 변화하는 계단형 파형 전압 VR, VB가 공급된다.

셀렉터 내장 샘플 홀드 회로(32)는 비교부(30)의 비교 결과에 따른 계단형파형 전압 생성 회로(33,34)로부터의 레벨 신호를 셀렉터 내장 샘플 홀드 회로(32)에 내장되어 있는 샘플 홀드용 컨덴서로서 샘플 홀드한다. 출력 버퍼(35)에는 전압 VDD가 공급되어 있고, 셀렉터 내장 샘플 홀드 회로(32) 내의 상기 콘덴서에 충전된 충전 전압 레벨에 따른 신호 전압을 각 색 R, G, B마다 출력하여 각 열마다의 라인에 제공한다.

제3 선행 기술에서는 셀렉터 내장 샘플 홀드 회로(32) 내에 샘플 홀드용 컨덴서를 갖고 있고, 그 콘덴서에 축적된 전하에 의한 전위를 출력 버퍼(35) 내에 설치된 각 라인마다의 연산 증폭기에 의해 전압 데이지 폴로워로 출력하고 있다. 따라서, 계단형 파형 전압 생성 회로(33,34)의 출력은 셀렉터 내장 샘플 홀드 회로(32)의 콘덴서에 제공될 뿐이고, 표시 패널의 라인에 직접 제공되는 구성으로는 되어 있지 않다. 표시 패널의 각 라인에 제공되는 전압은 출력 버퍼(35)에 설치되어 있는 연산 증폭기에 의해 증폭된 전압이므로, 연산 증폭기의 특성 오차에 의해 각 라인에 제공되는 전압이 바람직하지 않게 변화하여 표시 품위의 저하를 초래한다. 이 연산 증폭기의 특성 오차라고 하는 것은, 예를 들면 입력 오프셋 전압의 오차에 기인한 출력 전압의 편차가 존재하는 것, 및 그 연산 증폭기의 동적 범위의 한계로 출력 전압 범위가 좁아지는 것 등에 의한다.

또한 제4 선행 기술로서 특개평 7-50389호 공보가 개시되어 있다. 제21도는 상기 공보에 개시된 소스 전극 구동용의 X 드라이버(120)의 구성을 도시한 블록도이고, 제22도는 X 드라이버(120)에 있어서의 각 신호의 타이밍차트이다.

시프트 레지스터(121)은 4비트의 데이타 입력 신호 PD1~PD4를 래치A 회로(122)의 4개의 하프 래치(129)에 기입하는 타이밍을, 스타트 펄스 XSP와 클럭 신호 XCL에 기초하여 제어한다. 래치A 회로(122)에는 4개의 하프 래치(129)가 M조 설치되어 있고, M조의 하프 래치(129)에 데이타가 보유되면, 래치B 회로(123)의 하프 래치(130)에 제22도에 도시한 클럭 신호 LCL이 입력되어 상기 데이타가 보유된다.

4비트의 2진 카운터(124)는 래치 클럭 신호 LCL로 리셋되고, 제22도에 도시한 계조용 기본 신호 F16의 상승에 동기하여 비교기(138)의 출력을 취입하고, 래치 클럭 신호 LCL에 의해 세트되며, 스톱 신호 STOP에 의해 리셋된다. D 플립플롭(126)의 출력은 레벨 시프터(127)에서 아날로그 스위치(128)을 구동할 수 있는 전압까지 상승된다.

아날로그 스위치(128)에는 제22도에 도시한 비디오 전압 VID가 공급되어 있고, 레벨 시프터(127)의 출력으로 개폐가 제어된다. 비디오 전압 VID는 1수평 주사 기간 TH에 있어서, 액정의 오프 레벨의 전압 VOFF로부터 온 레벨의 전압 VON까지 1차 직선적으로 변화한다.

상술한 바와 같이 변화하는 비디오 전압 VID는 아날로그 스위치(128)이 개폐 제어됨으로써, 제22도에 도시한 전압 VPIX로서 소스 신호선을 통해 액정 표시 패널의 화소 전극에 인가된다. 전압 VPIX는 출력 신호 Y가 하강한 후 계조 기본 신호 F16이 상승하는 시각 ta의 레벨이 수평 주사 기간 TH가 종료하는 시각 tb까지 보유된다.

제4 선행 기술에서는 아날로그 스위치(128)을 통해 소스 전극에 공급되는 비디오 전압 VID가 1차 직선적인 톱니 파형으로 되어 있으므로, 비교 회로(138)의 출력 신호의 타이밍이 미소하게 어긋날 때, 해당 타이밍의 전압을 보유하게 되어 표시 품위의 저하를 초래한다.

본 발명의 목적은 다계조화를 도모하면서 접속 단자 수 및 아날로그 스위치수를 저감하고, 이로 인해 소스 드라이버 등의 반도체 칩의 소형화, 저소비 전류화, 저비용화, 고밀도 실장화 등이 가능한 표시 패널의 구동 방법 및 장치를 제공하는 것이다.

본 발명의 다른 목적은 현재 널리 이용되고 있는 한쪽 기판에 설치된 다수의 화소 전극과, 액정 등의 유전체층을 통해 대향하는 다른쪽 기판에 단일의 공통 전극이 형성된 표시 패널을 그대로 이용하고, 또한 상술한 바와 같이 접속 단자 수 및 아날로그 스위치 수를 저감할 수 있게 한 표시 패널의 구동 방법 및 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 상술한 제20도에 관련하여 설명한 선행기술과 같은 연산 증폭기 등의 복잡한 회로 구성을 이용하지 않고, 또한 그와 같은 반도체 소자의 특성 오차에 의한 표시 품위의 저하를 방지할 수 있도록 하여, 소스 드라이버 등의 반도체 칩의 소형화 및 소비 전력의 저감을 도모할 수 있도록 한 표시 패널의 구동 방법 및 장치를 제공하는 것이다.

본 발명은 유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서, 시간 경과에 따라 단계적으로 변화하는 전압을 주기적으로 발생하고, 상기 각 주기마다 계조 표시 데이타에 대응한 시간이 경과한 시점에서의 상기 전압을 전극에 인가하여 전극 사이의 유전체 층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법이다.

또한, 본 발명은 유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서, 시간 경과에 따라 단계적으로 변화하는 전압을 주기적으로 발생하고, 상기 각 주기마다 상기 전압이 계조 표시 데이타에 대응한 값에 도달했을 때, 그 값의 전압을 전극에 인가하여 전극 사이의 유전체 층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법이다.

본 발명에 따르면, 시간 경과에 따라 단계적으로 상승 또는 하강하는 전압을 주기적으로 발생하고, 계조 표시 데이타에 대응하는 시간이 경과했을 때의 전압이나, 상기 전압이 계조 표시 데이타에 대응한 전압값에 도달했을 때의 전압을 표시 패널의 전극에 인가하여 계조 표시를 행한다. 따라서 전압이 입력되는 단자 및 전극에 전압을 인가하기 위한 스위칭 소자의 수를 증가시키지 않고 다계조 표시를 행할 수 있으며, 표시장치의 구성의 소형화를 도모할 수 있다. 또한, 다계조 표시를 행하면서 전극에 전압을 인가하기 위한 스위칭 소자의 수를 저감할 수 있으므로, 반도체 칩의 소형화를 도모할 수 있고, 반도체 칩의 저소비 전력화, 저비용화, 고밀도 실장화 등을 가능하게 한다.

또한, 본 발명에 따르면, 다수의 화소 전극을 갖는 한쪽 기판에 유전체층을 개재하여 대향하는 단일 공통 전극이 형성된 다른쪽 기판을 갖고 있는 종래의 표시 패널을 그대로 이용하여 본 발명을 실시할 수 있어, 본 발명의 실시가 대단히 용이하다.

또한, 종래의 표시 패널에 있어서, 액티브 매트릭스 표시 패널에 있어서 화소 스위칭 소자인 금속 산화막 전계 효과 트랜지스터(약칭 MOS-FET) 등의 박막 트랜지스터(약칭 TFT)가 각각 접속되는 소스 라인 등의 라인과, 그 각 박막 트랜지스터의 게이트가 접속되는 게이트 라인보다 하나만큼 시간 순차적으로 주사 방향이 앞인 게이트 라인과의 사이에 보조 용량을 상기 한쪽 기판에 형성하고, 박막 트랜지스터에 접속된 화소 전극의 용량을 증대하여 계조 레벨에 대응한 전압을 보유할 수 있도록 한 구성에 있어서도, 본 발명은 그대로 실시할 수 있어 적절하다.

본 발명에 따르면, 상술한 선행 기술에 관련하여 설명한 바와 같은 연산 증폭기 등의 복잡한 회로를 필요로 하지 않고, 이것에 의해서도 또한 반도체 칩의 소형화를 도모하여 저소비 전력화를 도모할 수 있다.

본 발명에서는 표시 패널에 있어서 유전체층을 액정 재료로 했지만, 그 이외의 유전체층으로서, 예를 들면 엘렉트로 루미네슨스(약칭 EL:Electro Luminescence)재료일 수도 있고, 그 이외의 재료가 이용될 수도 있다.

또한, 본 발명에 따르면, 박막 트랜지스터(약칭 TFT) 등의 호소 스위칭 소자를 이용하는 액티브 매트릭스 액정 표시 패널 등에 있어서 본 발명이 실시될 뿐만 아니라, 예를 들면 유전체층을 사이에 둔 전극이 행렬상으로 대향하여 배치된 소위 단순 매트릭스형 표시 패널에 관련하여 실시하는 것도 또한 가능하고, 그 이외의 구성을 갖는 표시 패널에 관련해서도 또한 본 발명을 실시할 수 있다.

본 발명은 유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서,

미리 정한 주기로 시간 경과에 따라 제1 전위에서 제2 전위까지 단계적으로 상승하는 제1 전압과, 제2 전위에서 제1 전위까지 하강하는 제2 전압을 작성하여, 상기 주기마다 제1 전압과 제2 전압을 전환하여 출력하고,

한쪽 전극에는 상기 각 주기마다 계조 표시 데이타에 대응한 시간이 경과한 시점에서의 상기 제1 또는 제2 전압을 인가하며,

다른 쪽 전극에는 상기 한쪽 전극에 제1 전압이 인가될 때에는 제1 전위를 인가하고, 제2 전압이 인가될 때에는 제2 전위를 인가하여 전극 사이의 유전체층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법이다.

또한, 본 발명은 유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서,

미리 정한 주기로 미리 정한 기준 전압으로부터 시간 경과에 따라 단계적으로 상승하는 제1 전압과, 상기 미리 정한 기준 전압으로부터 시간 경과에 따라 단계적으로 하강하는 제2 전압을 작성하여, 미리 정한 수의 주기마다 제1 전압 및 제2 전압을 전환하여 출력하고,

한쪽 전극에는 해당 전극에 전압을 인가하기 위해 설치되는 각 신호선을 통해 계조 표시 데이타에 대응한 시간이 경과한 시점에서의 제1 및 제2 전압을 각각 번갈아 인가하며,

다른 쪽 전극에는 상기 미리 정한 기준 전압을 인가하여 전극 사이의 유전체층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법이다.

일반적으로, 유전체층이 액정으로서 구성되는 표시 패널을 구동할 때에는 액정에 직류 전압을 장시간 인가하면 액정이 열화해버려 표시 품위가 저하해 버리기 때문에 일정 주기마다 전압을 인가하는 방향을 변화시키는 교류 구동이 행해지고 있다.

본 발명에 따르면, 시간 경과에 따라 단계적으로 제1 전위에서 제2 전위로 상승 또는 제2 전위에서 제1 전위로 하강이 전환하는 전압을 주기적으로 발생시켜 계조 표시 데이타에 대응하는 전압을 표시 패널의 한쪽 전극에 인가한다. 상기 전압이 상승할 때에는 제1 전위를 다른쪽 전극에 인가하고, 하강할 때에는 제2 전위를 인가한다. 이와 같이 해서, 한쪽 전극 및 다른 쪽 전극 사이에 존재하는 유전체층에 전압을 보유시킨다. 따라서, 한쪽 전극을 구동하는 장치에 상기 주기적으로 발생되는 전압을 공급하고, 다른 쪽 전극에는 제1 또는 제2 전압을 선택적으로 인가함으로써 교류적으로 다계조의 표시를 행할 수 있게 되어, 상기 구동 장치에 설치되는 기준 전압 입력용 단자 수를 동일 계조수로 표시하는 종래의 구동 장치에 비해 감소시킬 수 있다.

또한, 교류 구동의 방법으로서는 미리 정한 주기로 미리 정한 기준 전압으로부터 시간 경과에 따라 단계적으로 상승하는 제1 전압과 단계적으로 하강하는 제2 전압을 미리 정한 수의 주기마다 전환하여, 상기 한쪽 전극에 전압을 인가하기 위해 설치되는 각 신호선에 공급하며, 계조 표시 데이타에 대응한 시간에서 전압을 상기 한쪽 전극에 인가하고, 다른쪽 전극에는 기준 전압을 인가하여 표시를 행하는 방법이라도 좋다.

본 발명은 상기 각 주기마다 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하고, 이 계조 클럭 신호를 계수하며, 계수값이 계조 표시 데이타에 대응한 값으로 된 시점에 있어서의 전압을 전극에 인가하여 보유시키는 것을 특징으로 한다.

본 발명에 따르면, 각 주기에 있어서 계조수 이상 발생되는 계조 클럭 신호를 계수하고, 해당 계수값이 계조 표시 데이타에 대응한 값으로 된 시점에서의 상기 주기적으로 변동하는 전압을 전극에 인가한다. 따라서, 계조 표시 데이타에 대응하는 전압을 확실하게 전극에 인가할 수 있어, 상기 계조 표시 데이타에 기초하는 계조 표시를 행할 수 있다.

본 발명은 유전체층을 사이에 둔 한 쌍의 전극을 구비한 표시 패널에, 전압원으로부터 공급되는 전압을 인가하여 계조 표시를 행하는 구동 장치에 있어서, 상기 전극에 인가되는 전압을 제어하는 전압 인가용 스위칭 소자와, 미리 정한 주기마다 계조 표시 데이타를 발생하는 계조 표시 데이타 발생 수단과, 상기 각 주기마다 시간을 계시(計時)하는 계시 수단과, 계조 표시 데이타 발생 수단과 계시 수단과의 각 출력에 응답하여 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 스위칭 제어 수단을 포함하고, 상기 전압 인가용 스위칭 소자에는 전압원이 상기 각 주기마다 발생시키는 시간경과에 따라 단계적으로 상승 또는 하강하는 전압이 제공되는 것을 특징으로 하는 표시 패널의 구동 장치이다.

본 발명에 따르면, 표시 패널, 예를 들면, 1수평 주사 기간 등의 주기마다, 예를 들면 시간 경과에 따라 단계적으로 상승 또는 하강하는 전압을 전압원으로부터 발생하여, 전압 인가용 스위칭 소자에 제공한다. 각 주기마다 계조 표시 데이타 발생 수단으로부터 발생되는 계조 표시 데이타에 대응하는 시간을 계시 수단에 의해 계시하고, 계조 표시 데이타 발생 수단과 계시 수단의 출력에 응답하여 스위칭 제어 수단으로서 전압 인가용 스위칭 소자를 제어하여 계조 표시 데이타에 대응하는 전압을 표시 패널의 전극에 인가하여 보유시킨다. 따라서, 계조 표시 데이타에 대응한 타이밍에서 전압 인가용 스위칭 소자를 제어함으로써, 단계적으로 변화하는 전압으로, 계조 표시 데이타에 기초하여 계조 표시를 행할 수 있어, 표시 패널을 구동하는 장치에 설치되는 기준 전압 입력용 단자를 삭감할 수 있다. 또한, 구동 장치에 설치되는, 예를 들면 아날로그 스위치 등의 전압 인가용 스위칭 수단은, 한 개 설치되어 있으면 계조 표시 데이타에 대응한 전압을 전극에 공급할 수 있으므로, 구동 장치가 형성되는 면적을 작게 할 수 있다. 또한, 전압 인가용 스위칭 소자를 통해 전압원으로부터의 전압을 표시 패널의 소스 라인 등의 라인을 경유하여 화소 스위칭 소자를 통해 화소 전극에 전압을 제공하고 있다. 즉, 화소 전극 등의 전극에 그대로 전압을 제공하여 충전 또는 방전을 행하고 있으므로, 상술한 선행 기술에 비해 구성의 간략화를 도모할 수 있어, 별도로 샘플 홀드용 콘덴서 등을 설치할 필요가 없어진다.

본 발명은, 계시 수단은 상기 각 주기마다 그 주기 중에 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 게조 클럭 신호 발생 수단과, 계조 클럭 신호를 가산하여 계수하는 카운터를 포함하고, 스위칭 제어 수단은 카운터의 계수값이 계조 표시 데이타 발생 수단으로부터의 계조 표시 데이타에 대응하는 값으로 되었을 때, 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 것을 특징으로 한다.

또한, 본 발명은 유전체 층을 사이에 둔 한 쌍의 전극을 구비한 표시 패널에 전압을 인가하여 계조 표시를 행하는 구동 장치에 있어서, 미리 정한 주기마다 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 계조 클럭 신호 발생 수단과, 계조 클럭 신호를 가산하여 계수하는 카운터를 포함하는 계시 수단과, 상기 전극에 인가되는 전압을 제어하는 전압 인가용 스위칭 소자와, 상기 전극에 인가되는 전압을 제어하는 전압 인가용 스위칭 소자와, 상기 카운터의 계수값에 기초하여 단계적으로 상승 또는 하강하는 전압을 발생하여 상기 전압 인가용 스위칭 소자에 제공하고, 계조 표시 데이타 발생 수단과 계시 수단의 출력에 응답하여 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 스위칭 제어 수단을 포함하는 것을 특징으로 하는 표시 패널의 구동 장치이다.

본 발명에 따르면, 전압원으로부터 공급되는 시간 경과에 따라 단계적으로 상승 또는 하강하는 전압을, 전압 인가용 스위칭 소자를 통해 표시 패널의 전극에 인가하고, 계조 표시 데이타 발생 수단과 계시 수단의 출력이 제공되는 스위칭 제어 수단에 의해 계조 표시 데이타에 대응하는 전압값이 인가되도록, 전압 인가용 스위칭 소자의 도통/차단을 제어하여 표시 패널에 계조 표시를 행한다. 따라서, 전압원으로부터 구동 장치에 공급되는 전압은 1종류의 상기 단계적으로 변화하는 전압이면 좋아 구동 장치에 있어서 전압 입력용 단자 수를 삭감할 수 있다.

본 발명은, 스위칭 제어 수단은 전압 인가용 스위칭 소자를, 카운터의 계수값이 계조 표시 데이타에 대응하는 값 미만일 때 도통한 상태 그대로 하고, 카운터의 계수값이 계조 표시 데이타에 대응하는 값 이상으로 되었을 때 차단하는 것을 특징으로 한다.

또한, 본 발명은, 스위칭 제어 수단은 전압 인가용 스위칭 소자를, 카운터의 계수값이 계조 표시 데이타에 대응하는 값으로 되었을 때, 미리 정한 시간만큼 도통하여 그 도통시의 전압을 전극에 보유시키는 것을 특징으로 한다.

또한, 본 발명은, 계시 수단은 상기 각 주기마다 그 주기 중에 계조표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 계조 클럭 신호 발생 수단을 포함하고, 스위칭 제어 수단은 상기 각 주기마다 계조 표시 데이타에 대응한 값이 설정되어 계조 클럭 신호의 수신시마다 감산하는 감산 카운터를 포함하고, 감산 카운터의 계수값이 미리 정한 값으로 되었을 때, 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 것을 특징으로 한다.

본 발명에 따르면, 계시 수단은 상기 주기보다 더욱 짧은 주기를 갖는 계조 클럭 신호를 가산하여 계수하는 카운터이어도 좋고, 또는 계조 표시 데이타에 대응하는 계수값로부터 감산하는 감산 카운터이어도 좋다. 계시 수단의 출력에 응답하여 전압 인가용 스위칭 소자의 도통/차단을 제어함으로써 단계적으로 변화하는 전압을 계조 표시 데이타에 대응하는 소망하는 전압값으로 확실하게 표시 패널에 인가시킬 수 있다.

본 발명은, 스위칭 제어 수단은 상기 각 주기마다 계조 표시 데이타에 대응한 값이 설정되고, 계조 클럭 신호의 수신시마다 감산하는 감산 카운터를 포함하고, 감산 카운터의 계수값이 미리 정한 값으로 되었을 때, 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 것을 특징으로 한다.

또한, 본 발명은, 스위칭 제어 수단은 전압 인가용 스위칭 소자를, 감산 카운터의 계수값이 상기 미리 정한 값을 초과할 때에는 도통한 상태 그대로 하고, 감산 카운터의 계수값이 상기 미리 정한 값 이하로 되었을 때에 차단하는 것을 특징으로 한다.

또한, 본 발명은, 스위칭 제어 수단은 전압 인가용 스위칭 소자를, 감산 카운터의 계수값이 상기 미리 정한 값으로 되었을 때, 미리 정한 시간만큼 도통하여 그 도통시의 전압을 전극에 보유시키는 것을 특징으로 한다.

본 발명에 따르면, 전압 인가용 스위칭 소자는 상기 카운터의 계수값이 계조 표시 데이타에 대응하는 값에 도달했을 때, 또는 감산 카운터의 계수값이 상기 미리 정한 값, 예를 들면 영(0)에 도달했을 때, 미리 정한 시간만큼 도통하여 그 도통시의 전압을 화소 전극 등의 전극에 보유시키도록 구성해도 좋다.

본 발명은, 스위칭 제어 수단은 상기 카운터의 출력에 기초하여 단계적으로 변화하는 전압을 발생하는 디지털 /아날로그 컨버터를 포함하는 것을 특징으로 한다.

또한, 본 발명은 행렬상으로 배열된 제1 및 제2 라인의 교차 위치에 각각 배치된 화소 전극에, 제1 라인을 통해 제공되는 구동 전압을, 제2 라인을 통해 제공되는 화소 제어 신호에 의해 도통하는 화소 스위칭 소자를 통해 제공되고, 화소 전극에 대향하여 설치되는 공통 전극에 기준이 되는 정전압을 인가하여, 상기 화소 전극과 공통 전극에 전위차를 두고 계조 표시를 행하는 표시 패널과, 복수의 미리 정한 수평 주사 기간에 각 제2 라인에 순차적으로 화소 제어 신호를 제공하여 화소 제어 신호가 제공된 제2 라인에 접속되는 화소 스위칭 소자를 도통시키는 게이트 드라이버와, 상기 수평 주사 기간 중에, 각 제1 라인마다의 계조 표시 데이타를 직렬 비트로 순차적으로 도출하는 계조 표시 데이타 발생 수단과, 계조 표시 데이타 발생 수단으로부터의 계조 표시 데이타를 병렬 비트로 1수평 주사 기간씩 래치하여 도출하는 데이타 래치 회로와, 각 수평 주사 기간마다 시간 경과에 따라 단계적으로 상승 또는 하강하는 전압을 발생하는 전압원과, 전압원과 화소 전극 사이에 개재되는 전압 인가용 스위칭 소자와, 각 수평 주사 기간마다 그 수평 주사 기간 중의 시간을 계시하는 계시 수단과, 데이타 래치 회로와 계시 수단의 각 출력에 응답하여 계조 표시 데이타에 대응한 시간이 경과한 시점에서 전압 인가용 스위칭 소자를 온 또는 오프 제어하고, 이로 인해 전극에 전압을 인가하여 보유시키는 스위칭 제어 수단을 포함하는 것을 특징으로 하는 표시 장치이다.

또한, 본 발명은 행렬상으로 배열된 제1 및 제2 라인의 교차 위치에 배치된 화소 전극에, 제1 라인을 통해 제공되는 구동 전압을, 제2 라인을 통해 제공되는 화소 제어 신호에 의해 도통하는 화소 스위칭 소자를 통해 제공하고, 화소 전극에 대향하여 설치되는 공통 전극에 기준이 되는 정전압을 인가하여, 상기 화소 전극과 공통 전극에 전위차를 두고 계조 표시를 행하는 표시 패널과, 복수의 미리 정한 수평 주사 기간에, 각 제2 라인에 순차적으로 화소 제어 신호를 제공하고, 화소 제어 신호가 제공된 제2 라인에 접속되는 화소 스위칭 소자를 도통시키는 게이트 드라이버와, 상기 수평 주사 기간 중에, 각 제1 라인마다의 계조 표시 데이타를 직렬 비트로 순차적으로 도출하는 계조 표시 데이타 발생 수단과, 계조 표시 데이타 발생 수단으로부터의 계조 표시 데이타를 병렬 비트로 1수평 주사 기간씩 래치하여 도출하는 데이타 래치 회로와, 화소 전극에 공급하는 전압을 제어하는 전압 인가용 스위칭 소자와, 각 수평 주사 기간마다 그 수평 주사 기간 중에 계조 표시하고자 하는 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 계조 클럭 신호 발생 수단과, 계조 클럭 신호를 가산하여 계수하는 카운터와, 상기 카운터의 계수값에 기초하여 단계적으로 상승 또는 하강하는 전압을 발생하여 상기 제1 라인에 제공하고, 계조 표시 데이타에 대응한 시간이 경과한 시점에서 전압 인가용 스위칭 소자를 온 또는 오프 제어하고, 이로 인해 전극에 전압을 인가하여 보유시키는 스위칭 제어 수단을 포함하는 것을 특징으로 하는 표시 장치이다.

본 발명에 따르면, 시간 순차적으로 발생되는 계조 클럭 신호를 카운터로 가산하여 계수하고, 카운터의 계수값에 기초하여 단계적으로 상승 또는 하강하는 전압을 미리 정한 주기마다 작성하고, 해당 전압을 전압 인가용 스위칭 소자를 통해 표시 패널의 전극에 인가한다. 계조 표시 데이타 발생 수단과 계시 수단의 출력이 제공되는 스위칭 제어 수단에 의해 계조 표시 데이타에 대응하는 전압값이 인가되도록, 전압 인가용 스위칭 소자의 도통/차단을 제어하여 표시 패널에 계조 표시를 행한다. 따라서, 계조 표시를 행하기 위해 표시 패널의 전극에 인가되는 기준전압이 구동 장치 내에서 작성되므로, 구동 장치에 있어서 기준 전압 입력용 단자를 삭감할 수 있다. 전압 인가용 스위칭 소자는, 예를 들면 상기 주기의 개시 시에 도통시켜 두고, 계조 표시 데이타에 대응하는 전압값으로 되었을 때에 차단시킨다. 또한, 계조 표시 데이타에 대응하는 전압값으로 되었을 때에 도통시켜 상기 전압을 인가하고, 전압의 인가 후에 차단시키도록 해도 좋다. 또한, 상기 전압은 계조 클럭 신호에 정확하게 표시 패널의 전극에 인가할 수 있다.

상기 계조 표시 데이타에 대응하는 시간이라고 하는 것은, 바꿔 말하면, 시간 경과에 따라 변화하는 전압의 계조 표시 데이타에 대응한 값과 등가이다.

이상과 같이, 본 발명에 따르면, 시간 경과에 따라 상승 또는 하강하는 주기적인 전압을 발생하여 그 각 주기마다 계조 표시 데이타에 대응한 시간이 경과한 시점, 또는 상기 전압이 계조 표시 데이타에 대응하는 전압값이 된 시점에서의 상기 전압을 표시 패널의 화소 전극 등의 전극에 인가하여 보유시키도록 했으므로, 구동 장치는 복수의 전압 입력용 단자를 설치할 필요가 없고, 상기 전압이 입력되는 단자 하나로 좋고, 또한 아날로그 스위치 등의 전압 인가용 스위칭 소자는 소스라인 등의 라인에 대응하여, 예를 들면, 한 개만 설치되어도 좋으므로, 다계조 표시를 행하면서 접속 단자 수 및 아날로그 스위치 수 등을 저감할 수 있다. 이로 인해, 소스 드라이버 등의 반도체 칩의 소형화, 저소비 전력화, 저비용화, 고밀도 실장화 등이 가능해지므로, 다계조 표시를 행하는 소스 드라이버 등의 반도체 집적 회로의 양산이 용이하게 가능해진다.

또한, 본 발명에 따르면, 액정 등의 유전체 층을 사이에 둔 다수의 화소 전극이 설치된 한쪽의 기판에 대향하는 다른 쪽의 기판에 상기 다수의 화소 전극에 공통인 예를 들면 단일의 공통 전극이 형성된 종래의 표시 패널을 그대로 이용하여 본 발명을 실시할 수 있고, 이로 인해 기존의 표시 패널에 관련하여 본 발명을 용이하게 실시할 수 있다고 하는 우수한 효과도 달성된다.

또한, 본 발명에 따르면, 상술한 제20도에 관련하여 설명한 샘플 홀드용 콘덴서를 표시 패널의 밖에 설치할 필요가 없고, 또한 연산 증폭기 등의 복잡한 회로를 필요로 하지 않으며, 이로 인해 구성의 소형화를 도모할 수 있고, 이것은 특히 본 발명을 반도체 집적 회로로 실현할 때 본 발명의 중요한 효과의 하나가 된다.

또한, 본 발명에 따르면, 상술한 바와 같이 구성이 단순화됨으로써, 회로 소자의 특성 오차가 억제되고, 이로 인해 표시 품위를 향상할 수 있다고 하는 우수한 효과도 달성된다.

또한, 본 발명에 따르면, 예를 들면 1수평 주사 기간 등의 각 주기마다 계조 표시해야 할 계조수 이상의 수로 상기 주기보다 짧은 주기인 계조 클럭 신호를 계조 클럭 신호 발생 수단으로부터 발생하여 카운터로 가산하여 계수하고, 그 계수값이 계조 표시 데이타에 대응하는 값으로 되었을 때에 전압 인가용 스위칭 소자를 온 또는 오프 제어하므로, 계조 표시 데이타에 대응하는 전압을 확실하게 표시 패널의 전극에 인가할 수 있고, 전압 입력용 단자의 삭감 및 전압 인가용 스위칭 소자수의 삭감 등 구성의 간략화를 도면하면서 종래와 마찬가지인 계조 표시를 행할 수 있다.

또한, 본 발명에 따르면, 1수평 주사 기간 등의 각 주기마다 계조 표시 데이타에 대응한 값을 감산 카운터에 설정하여 계조 클럭 신호의 수신시마다 감산을 행하고, 그 감산한 계수값이 미리 정한 값, 예를 들면 영(0)이 되었을 때, 전압 인가용 스위칭 소자의 도통/차단을 제어하도록 하고 있으므로, 계조 표시 데이타에 대응한 전압을 확실하게 표시 패널의 전극에 인가할 수 있고, 이것에 의해서도 또한 구성의 간략화를 상술한 바와 마찬가지로 도모할 수 있다.

또한, 본 발명에 따르면, 시간 경과에 따라 상승 또는 하강하는 전압을 발생하는 전압원은 계조 클럭 신호 발생 수단으로부터의 계조 클럭 신호를 계수하여 출력하는 카운터의 계수값에 기초하여 전압을 발생하는, 예를 들면 디지털 /아날로그 컨버터로서 실현할 수 있으므로, 계조 클럭 신호에 정확하게 동기하여 단계적으로 변화하는 전압을 용이하게 얻을 수 있어, 계조 표시 데이타에 대응한 전압을 정확한 타이밍에서 표시 패널의 전극에 인가할 수 있다.

또한, 본 발명에 따르면, 액정 또는 엘렉트로 루미네슨스 재료 등의 유전체층을 이용하고, 액티브 매트릭스 표시 패널 또는 단순 매트릭스 표시 패널 등의 전극의 전하의 충전/방전을 이용하여 계조 표시 구동을 행함으로써, 계조 표시 데이타에 대응하는 전압의 보유를, 대형화하는 많은 콘덴서를 별도로 준비하지 않고 실현할 수 있다.

본 발명의 이들 목적과 그 이외의 목적과, 특색과, 이점은 하기의 상세한 설명과 도면으로부터 한층 명확해질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 양호한 실시예를 상세히 설명하겠다.

제1도는 본 발명의 제1 실시예를 설명하기 위한 액정 표시 장치(100)의 구성을 도시한 블록도이다.

액티브 매트릭스형 액정 표시 패널(36)은 M행 N열로 제1 라인인 소스 라인 O1~ON과, 제2 라인인 게이트 라인 L1~LM이 한쪽 기판 상에 배열되고, 이들 라인 O1~ON, L1~LM의 교차 위치에 화소 스위칭 소자인 박막 트랜지스터(약칭 TFT) T(j, i)(j=1~M, i=1~N)이 배치된다.

게이트 라인 L1~LM에 게이트 신호 G1~GM이 순차적으로 제공됨으로써, 그 게이트 신호 Gj가 제공되는 게이트 라인Lj에 게이트 전극이 접속되어 있는 박막 트랜지스터 T가 도통한다. 이로 인해 소스 라인 O1~ON으로부터의 계조 표시 구동 전압은 도통하고 있는 박막 트랜지스터 T를 통해 화소 전극 P(j, I)에 각각 제공된다.

상기 한쪽 기판에 액정을 통해 대향하는 다른 쪽 기판에는 이들 모든 화소 전극 P에 대향하는 단일 공통 전극 Q가 형성되어 있고, 공통 전극 Q와 상기 선택적으로 구동 전압이 제공되는 화소 전극 P 사이의 전계에 의해 계조 표시가 행해진다. 공통 전극 Q에는 미리 정해진 전압값을 기준으로 해서 상기 구동 전압과 극성이 다른 전압이 인가된다. 또, 제1도에 있어서는 화소 전극 P와 공통 전극 Q에 의해 1화소분의 표시가 행해지는 것을 나타내기 위해 공통 전극 Q를 분할하여 나타냈다.

소스 라인 O1~ON은 반도체 집적 회로로 실현되는 소스 드라이버(37)의 접속 단자 S1~SN에 각각 접속된다. 소스 라인 L1~LM은 반도체 집적 회로로서 실현되는 게이트 드라이버(38)의 접속 단자 G1~GM에 각각 접속된다. 이 명세서 중에 있어서 접속 단자와 그 접속 단자에 제공되는 신호는 동일한 참조부호를 붙여 나타내는 경우가 있다.

게이트 라인 L1~LM이 순차적으로 하이 레벨로 되는 각 수평 주사 기간 WH에 있어서, 그 하이레벨로 되어 있는 게이트 라인 Lj에 게이트 전극이 접속되어 있는 화소 스위칭 소자인 박막 트랜지스터 t가 도통한다. 따라서, 소스 라인 O1~ON을 통해 제공되는 계조 표시 데이타에 대응하는 구동 전압은 화소 전극 P와 공통 전극 Q 사이에 존재하는 액정층에서 충전된다. 이 충전된 전압 레벨은 합계 M개의 게이트 라인 L1~LM이 주사되는 1수직 주사 기간 중에 보유된다.

소스 드라이버(37)에는 표시 제어 회로(39)로부터 직렬 3비트의 계조 표시 데이타 D0~D2가 각 소스 라인 O1~ON에 대응하여 순차적으로 제공된다. 표시 제어회로(39)는 또한 클럭 신호 CK와 래치 신호 LS를 발생하여 소스 드라이버(37)에 제공한다. 이들 참조부호 D0~D2, CK, LS는 신호, 접속 단자 또는 라인을 나타내기 위해 이용되는 경우가 있고, 이하의 설명에 있어서의 다른 참조부호에 관해서도 마찬가지이다.

클럭 신호 CK 및 래치 신호 LS에 동기한 신호는 라인(40)을 통해 표시 제어 회로(39)로부터 게이트 드라이버(38)에도 또한 제공되고, 게이트 드라이버(38)은 상술한 바와 같이 게이트 라인 L1~LM에 순차적인 게이트 신호 G1~GM을 동기하여 제공한다.

소스 라인 O1~ON에 구동 전압을 제공하기 위해, 기준 전압원(41)이 설치된다. 이 기준 전압원(41)은, 예를 들면 후술하는 제8도에 도시되는 시간 경과에 따라 단계적으로 증가하는 제1 기준 전압을 출력한다. 이 기준 전압원(41)로부터 출력되는 전압의 주기는 1수평 주사 기간 WH에서 소스 드라이버(37)의 동작을 설명하기 위한 파형도이다. 제2도에 있어서 참조부호 n은 라인의 수를 나타내고, 계조 표시 데이타가 3비트 D0~D2로 이루어질 때, 예를 들면 n=3이어도 좋다.

시프트 레지스터 SR에는 클럭 신호 CK가 순차적으로 입력되고, 이것에 기초하여 시프트 레지스터 SR은 제3도에 도시되는 각 소스 라인 O1~ON마다의 메모리 제어 신호 SR1, SR2, , SR(N-1), SRN을 순차적으로 도출한다. 표시 제어 회로(19)로부터 제공되는 직렬 3비트의 계조 표시 데이타 D0, D1, D2는 각 소스 라인 O1~ON에 대응하여 제3도에 참조부호 DA1, DA2, DA3, , DAN으로 표시되는 바와 같이 순차적으로 소스 드라이버(37)에 입력된다. 소스 드라이버(37)에 입력된 계조 표시 데이타 D0~D3은 메모리 제어 신호 SR1~SRN에 응답하여 데이타 메모리 DM에 순차적으로 저장된다.

데이타 래치 회로 DL은 제3도에 도시된 1수평 주사 기간 WH마다 출력되는 래치 신호 LS에 응답하여 데이타 메모리 DM에 저장되어 있는 병렬 3비트의 각 계조 표시 데이타를 모든 소스 라인 O1~ON에 대응하여 저장하고 래치한다. 데이타 래치 회로 DL의 출력은 비교 회로 CM에 입력된다. 비교 회로 CM에는 카운터(44)의 출력이 제공된다. 카운터(44)는 라인(45)를 통해 제공되는 래치 신호 LS에 의해 리셋되어 계조 클럭 신호 발생 회로(48)로부터 출력되는 계조 클럭 신호 CLK를 계수한다.

비교 회로 CM에서는 데이타 래치 회로 DL의 출력과, 카운터(44)의 출력을 비교하여, 합치하면 신호를 스위치 회로 ASW에 출력한다. 스위치 회로 ASW에는 기준 전압이 공급되어 있고, 접속 단자 S1~SN을 통해 소스 라인 O1~ON에 인가된다. 비교 회로 CM의 출력에 의해 기준 전압의 도통/차단이 제어되어 화소 전극 P에 인가하는 전압이 정해진다.

표시 제어 회로(39)에서 작성되는 제3도에 도시한 수평 동기 신호 Hsyn에 의해 정해지는 1수평 주사 기간 WH 내에 있어서 상술한 동작이 행해진다.

제4도는 기준 전압원(41)의 구성을 도시한 회로도이고, 제5도는 기준 전압원(41)로부터 출력되는 기준 전압원의 파형도이다. 기준 전압원(41)은, 예를 들면 본 실시예에서는 접지 전압 이상의 전압 VAA로부터 전압 VCC까지를 8단계로 분할하여 출력한다.

기준 전압원(41)은 타이밍 제어 회로(61)과, 전압 작성 회로(62)와, 전압 선택 회로(63)과, 제1 반전 회로(64)와, 제2 반전 회로(65)를 포함하여 구성된다. 타이밍 제어 회로(61)은 플립플롭 FF1~FF8을 포함하여 구성되어 있다. 플립플롭 FF1~FF8에는 클럭 신호 CK가 공통으로 입력되어 있고, 플립플롭 FF1에 입력되는 스타트 펄스인 래치 신호 LS가, 예를 들면 클럭 신호 CK의 상승마다 순차적으로 다음 단의 플립플롭 FF에 입력된다. 각 플립 플롭 FF의 출력은 각각 전압 선택 회로(63)의 8개의 아날로그 스위치 AS1~AS8에 제공되고, 해당 아날로그 스위치 AS의 개폐를 제어한다. 전압 선택 회로(63)에서 아날로그 스위치 AS1~AS7의 출력은 공통으로 접속된다.

기준 전압원(41)에 있어서, 전압 VCC와 전압 VAA는 제1 반전 회로(64)와 제2 반전 회로(65)에 각각 입력된다. 제1 반전 회로(64)는 아날로그 스위치 AS11, AS12에 의해 구성되어 있고, 전압 VCC가 입력되는 아날로그 스위치 AS11의 출력은 전압 작성 회로(62)의 한쪽 단에 입력되고, 전압 VAA가 입력되는 아날로그 스위치 AS12의 출력은 전압 작성 회로(62)의 다른쪽 단에 입력된다. 아날로그 스위치 AS11, AS12는 극성 반전 신호가 각각 입력되어 있고, 극성 반전 신호에 의해 개폐가 제어된다.

제2 반전 회로(65)는 아날로그 스위치 AS13, AS14 및 인버터(66)로 구성되어 있고, 전압 VAA가 입력되는 아날로그 스위치 AS13의 출력은 전압 작성 회로(62)의 한쪽 단에 입력되고, 전압 VCC가 입력되는 아날로그 스위치 AS14의 출력은 전압 작성 회로(62)의 다른쪽 단에 입력된다. 아날로그 스위치 AS13, AS14에는 극성 반전 신호를 인버터(66)으로 반전시킨 신호가 입력되어 있고, 이 인버터(66)의 출력에 의해 아날로그 스위치 AS13, AS14의 개폐가 제어된다. 따라서, 제1 반전 회로(64)와 제2 반전 회로(65)는 어느 한쪽의 반전 회로(64, 65)가 도통하게 되어 전압 작성 회로(62)의 양단에 전압 VCC와 전압 VAA를 극성 반전 신호의 하이 레벨과 로우 레벨이 전환됨으로써 번갈아 제공된다.

전압 작성 회로(62)는 전압 VCC로부터 전압 VAA까지의 사이에서 각각 직렬로 접속되는 저항 R1~R7로 구성된다. 저항 R1~R7은 미리 정해지는 저항값을 갖는다. 저항 R1~R7의 저항값을 미리 정한 값으로 함으로써 후술하는 감마 보정 곡선에 대응하는 전압 파형을 얻을 수 있다.

저항 R1의 한쪽 단의 전압이 전압 선택 회로(63)의 아날로그 스위치 AS1에 입력되고, 저항 R7의 다른쪽 단의 전압이 아날로그 스위치 AS8에 입력된다. 아날로그 스위치 AS2~AS7에는 저항 R1~R7 사이의 각 전위가 입력된다.

따라서, 전압 작성 회로(62)에 입력되는 2개의 전압 사이를 저항 R1~R7에 의해 8단계로 분할하고, 8개의 전압이 각각 입력되는 아날로그 스위치 AS1~AS8의 개폐 타이밍에 따라 8개의 전압이 순차적으로 출력된다.

제5a도는 상술한 제4 선행 기술에서 이용되고 있던 비디오 전압 VID의 특징을 설명하기 위한 파형도이다. 비디오 전압 VID는 시간 T1에서 액정의 오프 레벨인 전압 VOFF로부터 온 레벨인 전압 VON까지 1차 직선적으로 증가하고 있다. 기간 T1의 출력이 반복하여 행해진다.

제5b도는 기준 전압원(41)로부터 출력되는 전압 VR1의 파형도이다. 전압 VR1은 전압 VAA에서 전압 VCC까지 8개 레벨의 전압이 기간 T2를 동일하게 분할한 소정의 기간마다 단계적으로 출력되어 있다. 상기 소정의 기간은, 예를 들면 후술하는 계조 클럭 CLK에 기초하여 정해진다. 전압 VAA와 전압 VCC사이의 6개 전압 레벨은 상기 저항 R1~R7의 저항값에 따라 정해진다. 각 전압마다 전압 레벨을 설정할 수 있으므로, 제5b에 있어서 파선으로 도시한 감마 보정 곡선에 근사한 전압 파형을 출력할 수 있다.

제6도는 표시 제어 회로(39)에 의한 타이밍 동작을 설명하기 위한 파형도이다. 제6도에 도시된 수직 동기 신호 Vsyn의 각 주기마다 제6도에 도시된 수평 동기 신호 Hsyn가 게이트 라인 L1~LM에 각각 대응하여 발생된다. 제6도에 있어서 참조부호 1H, 2H, , MH는 수평 주사 기간 WH를 개별적으로 도시하고 있다. 각 수평 주사 기간 WH 중에 소스 라인 O1~ON에 대응하는 총괄적으로 DA11, DA12, , DA1M으로 표시된 계조 표시 데이타 DA1~DAN이 표시 제어 회로(39)로부터 발생되어 소스 드라이버(17)에 제공된다. 상기 총괄적으로 표시되는 계조 표시 데이타 DA11, DA12, , DA1M에 있어서는 합계 M개의 소스 라인 O1~ON에 제공되는 계조 표시 데이타 DA를 통합하여 나타내기 위해 사선이 그어져 있다. 제6도에 도시한 바와 같이 래치 신호 LS는 1수평 주사 기간 WH마다 발생된다.

제6도에 도시한 신호 WHD는 1수평 주사 기간 WH에 제공된 디지탈 계조 표시 데이타 DO~D2에 따라서, 소스 라인 O1~ON에 제공되는 전압 레벨을 총괄적으로 나타낸다. 상기 총괄적으로 표시되는 신호 WHD에 있어서는 합계 M개의 소스 라인 O1~ON의 전압 레벨을 통합하여 표시하기 위해 사선이 그어져 있다. 비인터레이스 방식에서는 표시 패널(36)의 1화면이 1수직 주사 기간으로 표시된다. 본 발명은 인터레이스 방식의 경우에 있어서도 마찬가지로 실시할 수 있다.

제6도에는 게이트 드라이버(38)로부터 게이트 라인 L1, L2, LM에 각각 제공되는 게이트 신호 G1, G2, GM의 파형이 표시된다. 예를 들면, 제j번째의 게이트 신호 Gj가 하이 레벨임에 따라 그 게이트 라인 Lj에 게이트 전극이 접속되어 있는 합계 N개의 박막 트랜지스터 T(j, i)(j=1~M, i=1~N)이 모두 온 상태로 되고, 이때 화소 전극 P(j, i)는 그 소스 라인 Oi에 제공되는 구동 전압에 따라 충전된다. 각 게이트 라인 L1~LM에 대해 합계 M회, 상술한 동작이 반복됨으로써, 비인터레이스의 1수직 주사 기간에 있어서의 1화면이 표시되게 된다. 이들의 각 화소전극마다 제공되는 전압의 극성은, 소위 교류 구동법에 의해 1수직 주사 기간마다, 따라서 1필드마다 반전하고, 이로 인해 액정의 열화가 억제된다.

제7도는 소스 드라이버(37)의 각 소스 라인 Oi마다의 구체적인 구성을 도시한 블록도이다. 제i번째(i=1~N)의 소스 라인 Oi에 개별적으로 대응하는 데이타 메모리 DMi는 직렬 3비트의 D0~D2로 이루어지는 계조 표시 데이타를 , 시프트 레지스터 SR로부터의 메모리 제어 신호 SRi가 제공된 때에 샘플링하여 저장한다. 데이타 래치 회로 DL의 소스 라인 Oi에 개별적으로 대응하는 데이타 래치 회로 DLi는 개별 데이타 메모리 DMi에 저장되어 있는 병렬 3비트의 계조 표시 데이타를, 래치 신호 LS가 제공된 때에 저장하여 래치한다. 이 병렬 3비트의 계조 표시 신호는 비교회로 CM의 각 소스 라인 Oi에 개별적으로 대응하는 비교 회로 CMi의 한쪽 입력에 라인(43)을 통해 제공된다.

소스 드라이버(37)에는 또한 카운터(44)가 설치된다. 이 카운터(44)는 라인(45)를 통하는 래치 신호 LS에 응답하여 리셋되고 초기화되어 계수값이 영(0)으로 되고, 그후 라인(46)을 통하는 계조 클럭 신호 CLK를 가산하여 계수한다. 이 계수값을 나타내는 3비트의 출력은 라인(47)을 통해 소스 라인 Oi에 공통인 각 비교 회로 CM1~CMN의 다른 쪽 입력에 제공된다. 이 실시예에서는 비트 수 또는 라인수를, 예를 들면 n=3으로 했다.

카운터(44)에 제공되는 계조 클럭 신호 CLK는 상술한 클럭 신호 CK를 주기로 분할하는 계조 클럭 신호 발생 회로(48)의 출력으로서 도출된다.

전압원(41)로부터의 기준 전압이 제공되는 라인(42a, 42b)와 각 소스 라인 O1~ON 사이에는, 스위치 회로 ASW에 있어서 전압 인가용 스위칭 소자인 아날로그 스위치 ASW1~ASWN이 개별적으로 개재된다. 이들 아날로그 스위치 ASW1~ASWN은 스위치 회로 ASW를 구성한다.

소스 라인 0개의 개수를 나타내는 참조부호 N이 우수라고 하면, 제1 기준 전압이 공급되는 라인(42a)는 아날로그 스위치 ASW1, ASW3, , ASWN-1에 접속되고, 제2 기준 전압이 공급되는 라인(42b)는 아날로그 스위치 ASW2, ASW4, , ASWN에 접속된다. 제1 및 제2 기준 전압은 각각 전압이 변화하는 방향이 다르고, 대향 전극에 인가하는 대향 전압 VCOM을 기준으로 하여 대조적인 전압값을 갖는다.

또, 제1 및 제2 기준 전압은 1프레임마다 전압이 변화하는 방향이 변경되어 액정을 교류적으로 구동할 수 있도록 정해진다. 또한, 제7도에 도시한 소스 드라이버(37)에 있어서는 외부로부터 계조 클럭 신호 CLK가 공급되는 구성으로 되어 있지만, 제2도에 도시한 바와 같이 소스 드라이버(37) 내에 계조 클럭 신호 발생 회로(48)을 설치하는 구성으로함으로써 소스 드라이버(37)에 설치되는 신호 입력 단자의 수를 한 개 줄일 수 있다.

제8도는 소스 드라이버(37)의 동작을 설명하기 위한 파형도이다. 또는 게이트 라인 Lj에 제8도에 도시된 파형을 갖는 게이트 신호 Gj(j=1~M)이 제공될 때, 그 게이트 신호 Gj가 하이 레벨인 시각 t0으로부터 시각 t2까지의 수평 주사 기간 WH 중, 게이트 라인 Lj에 게이트 전극이 접속되어 있는 트랜지스터 T가 도통하고, 그 도통하고 있는 트랜지스터 T를 통해 소스 라인 O1~ON의 전압이 화소 전극 P에 제공된다. 또한, 시각 t2에서 시각 t4까지의 수평 주사 기간에서는 제8도에 도시한 게이트 신호 Gj+1이 하이 레벨로 되어 있다.

제8도에 도시된 래치 신호 LS는 상술한 제3도에 도시된 수평 동기 신호 Hsyn에 동기하여 발생된다. 이 래치 신호 LS에 의해 데이타 래치 회로 DL1~DLN에 계조 표시 데이타가 래치됨과 동시에, 카운터(44)가 초기화되어 리셋된다. 표시 제어 회로(39)는 동기 신호를 라인(49)(제1도 참조)를 통해 제공하고, 이로 인해 기준 전압원(41)은 시각 t0 이후, 시간 경과에 따라 단계적으로 증가하는 제1 기준 전압 VR11을 라인(42a)에 도출한다. 또, 본 타이밍 차트에 있어서는 도시하지 않았지만, 제2 기준 전압은 전압 VAA 이하, 예를 들면, 대향 전극 VCOM을 기준으로 하여 제1 기준 전압이 변화하는 전압차와 동일한 전압차로, 또 제1 기준 전압과는 상승 및 하강이 반대 방향으로 변화한다.

계조 클럭 신호 발생 회로(48)은 클럭 신호 CK에 응답하고, 따라서 수평 동기 신호 Hsyn에 동기하여, 1수평 주사 기간 WH 사이에 계조 표시 데이타로 표시되는 계조수 이상의 복수의 수의 계조 클럭 신호 CLK를 시간 순차적으로 도출한다. 이 실시예에서는, 예를 들면 계조 표시 데이타가 3비트의 데이타 D0~D2로 이루어짐으로써 8계조 표시를 행하여, 수평 주사 기간 WH에서 8개의 계조 클럭 신호 CLK를 발생시키고 있다. 또, 상기 수평 주사 기간 WH에서 발생시키는 계조 클럭 신호 CLK의 수는 8을 초과하는 값이어도 좋다.

이 계조 클럭 신호 CLK는 카운터(44)에 의해 계수되고, 상술한 바와 같이 라인(47)을 통해 비교 회로 CMi의 다른쪽 입력에 각각 제공된다. 카운터(44)의 계수값은 제8도에 있어서 숫자 1, 2, 3, , 8로 표시되어 있다.

예를 들면, 래치 회로 DLi에 래치되어 있는 계조 표시 데이타가2일 때, 제8도에 도시한 비교 회로 CMi의 출력 OC1이 시각 t0~t1에서 하이 레벨로 된다. 계조 표시 데이타2를 나타내는 상기 출력이 비교 회로 CMi의 한쪽 입력(43)에 제공되고, 다른쪽 입력에는 상술한 바와 같이 카운터(44)의 계수값이 제공된다. 출력 OC1은 아날로그 스위치 ASWi에 스위칭 제어 신호로서 제공된다.

이 스위칭 제어 신호는 가산 동작을 행하는 카운터(44)의 계수값이 계조 표시 데이타2에 대응하는 값 미만일 때, 하이 레벨이므로, 아날로그 스위치 ASWi를 도통한 상태 그대로 하고, 그 카운터(44)의 계수값이 계조 표시 데이타2에 대응하는 값 이상으로 된 시각 t1에서 로우 레벨로 되어 아날로그 스위치 ASWi를 차단한다. 그리하여 접속단자 Si를 통해 소스 라인 Oi에는 구동 전압 VD1이 인가된다. 시각 t0~t1에서는 제1 기준 전압 VR11이 그대로 소스 라인 Oi에 제공된다.

시각 t1 이후에는 상술한 바와 같이 아날로그 스위치 ASWi는 차단하므로, 화소 전극 P에는 계조 표시 데이타2에 해당하는 구동 전압 VD1으로 전압 V2가 제공된 그대로 되어, 표시 패널의 화소 표시 부분에서 전하가 축적되어 전압 V2가 보유된다. 또한, 제8도는 대향 전극에 인가되는 대향 전압 VCOM을 파선을 도시하고 있다. 대향 전압 VCOM은 시각 t0~t4에 있어서 일정하다.

시각 t2에서 시각 t4까지의 수평 주사 기간에 래치 회로 DLi에 래치되어 도출되는 계조 표시 데이타가6일 때에는 비교 회로 CMi는 아날로그 스위치 ASWi에 카운터(44)의 계수값이 계조 표시 데이타6에 일치할 때까지 하이 레벨인 신호를 제공한다. 상기 계수값이 계조 표시 데이타에 일치하는 시각 t3에서 아날로그 스위치 ASWi는 차단된다. 즉, 시각 t2~t3에 있어서 아날로그 스위치 ASWi는 도통한 상태 그대로 된다.

시각 t2~t3에서 아날로그 스위치 ASWi가 도통하고 있으므로, 라인(42)로부터 아날로그 스위치 ASWi 및 접속 단자 Si를 통해 소스 라인 Oi에 구동 전압 V6이 도출된다. 도통하고 있는 트랜지스터 T를 통해 화소 전극 P에 그 계조 표시 데이타6에 대응하는 전압 V6이 보유된다.

이와 같은 동작이 각 수평 주사 기간 WH마다 각 게이트 라인 L1~LM마다 반복되어 화소 전극 P의 계조 표시 데이타에 대응하는 구동 전압이 1수직 주사 기간에 걸쳐 보유된다.

제9도는 본 발명의 원리를 설명하기 위해 액정 표시 패널(36)을 간략화하여 도시한 등가 회로도이다. 본 발명에 있어서는 소스 드라이버(37)의 구동 대상이 되는 하나의 소스 라인 Oi의 저항 Rs와, 소스 라인 Oi가 갖는 정전 용량 Cs가 직렬로 접속된 말하자면 로우 패스 필터의 기능을 갖는 회로를 생각할 수 있다.

화소 전극 P가 갖는 등가적인 용량은 참조부호 CL로 표시되어 있다. 이 화소 전극 P의 정전 용량 CL은 소스 라인 Oi의 용량 Cs에 비해 충분히 작다(CsCL).

따라서 화소 전극 P에 제공되는 전압은 저항 Rs와 정전 용량 Cs의 접속점(51)의 전압과 동일한 값이 된다. 따라서, 이 로우 패스 필터로서의 기능을 갖는 제9도에 도시된 등가 회로에 있어서 아날로그 스위치 ASWi를 통해 기준 전압을 소스 라인 Oi에 제공하여 화소 전극 P에 충전시킨다. 예를 들면 시정수 CsRs=10^-7일 때, 이 아날로그 스위치 ASWi의 도통 시간은 적어도 20~30ec 이상이면 좋다.

이와 같이 하여 본 발명에서는 액정 표시 패널(56)이 불가피하게 갖고 있는 소스 라인 Oi의 저항 Rs와 정전 용량 Cs를 적극적으로 이용하여 화소 전극 P에 전압을 보유시킨다. 또한, 본 발명의 다른 실시예에 있어서, 트랜지스터 T의 게이트 전극이 접속되는 게이트 라인 Lj보다 주사 방향으로 1만큼 시간적으로 먼저 주사되는 게이트 라인 L(j-1)과 소스 라인 Oi 사이에 보조 용량이, 화소 전극 P가 형성되는 한쪽의 기판 상에 형성되어 화소 전극 P에 전압을 보유하기 위한 용량을 실질적으로 증대시키도록 해도 좋다.

제10도는 본 발명의 제2 실시예인 소스 드라이버(137)의 동작을 설명하기 위한 도면이다. 소스 드라이버(137)은 상술한 소스 드라이버(37)과 동일한 구성이므로 구성에 대한 설명을 생략하고, 소스 드라이버(137)의 특징에 대해 소스 드라이버(37)과 비교하여 설명한다. 제10도에 도시한 신호 Gj, Gj+1, LS, CLK는 각각 제8도에 도시한 신호 Gj, Gj+1, LS, CLK와 동일하므로 설명을 생략한다.

제8도에 도시한 제1 기준 전압 VR11은 각 수평 주사 기간마다 전압 VAA에서 전압 VCC까지 단계적으로 출력되어 있었지만, 제10도에 도시한 제1 기준 전압 VR21은 수평 주사 기간마다 전압 VAA에서 전압 VCC까지의 상승과, 전압 VCC에서 전압 VAA까지의 하강을 전환하여 출력된다. 또한, 도시하지 않은 제2 기준 전압은 제1 기준 전압과는 각각 1수평 주사 기간씩 어긋난 전압 파형이 된다.

소스 드라이버(137)에서 소스 라인 O1~ON을 구동할 때, 대향 전극에는 제10도에 파선으로 도시한 대향 전압 VCOM2가 인가된다. 대향 전압 VCOM2는 시각 t5에서 시각 t7까지의 수평 주시 기간에서는, 예를 들면 접지 전압 VGND로 되고, 시각 t7에서 시각 t9까지의 수평 주사 기간에서는, 예를 들면 전압 VCC 이상으로 정해지는 전압 VOC가 된다. 또, 각 전압은 VOC-VCC=VAA-VCOM이 되도록 정해진다.

제10도에 있어서는 래치 회로 DLi에 래치되어 도출되는 계조 표시 데이타가4이므로, 카운터(44)의 계수값이 계조 표시 데이타4에 일치할 때까지, 비교 회로 CMi의 출력 OC2는 하이 레벨로 된다. 이로 인해, 시각 t5~t6에 있어서 아날로그 스위치 ASWi는 도통한 상태 그대로 된다. 따라서, 라인(42)로부터 아날로그 스위치 ASWi 및 접속 단자 Si를 통해 제공되는, 예를 들면 제1 기준 전압 VR21은 소스 라인 Oi에 구동 전압 VD2로서 제공된다. 구동 전압 VD2로서, 도통해 있는 트랜지스터 T를 통해 화소 전극 P에 계조 표시 데이타4에 대응하는 전압 V4가 인가된다. 이와 같은 동작이 각 수평 주사 기간 WH마다 각 소스 라인 L1~LM에 대해 행해지고, 화소 전극 P의 계조 표시 데이타에 대응하는 구동 전압이 인가되어1 수직 주사 기간에 걸쳐 보유된다.

제11도는 본 발명의 제3 실시예인 소스 드라이버(37a)의 일부 구성을 구체적으로 도시한 블록도이다. 이 실시예는 상술한 실시예와 유사하므로, 대응하는 부분에는 동일한 참조부호를 붙이고 설명을 생략한다. 상술한 제1도 내지 제10도에 도시된 각 실시예에서는, 기준 전압원(41)은 소스 드라이버(37)의 외부에 설치되어 있지만, 본 실시예에서는 소스 드라이버(37a) 내에 각각 동일한 구성인 디지탈/아날로그 컨버터(이하DAC라 함)(52a, 52b)(총칭할 때는 참조부호 52를 이용함) 및 인버터(53)을 내장하고, 단일 반도체 집적 회로으로 나머지 회로 소자와 함께 소스 드라이버(37a)를 실현한다.

DAC(52a, 52b)는 상술한 카운터(44)로부터 라인(47)에 도출되는 계수값을 나타내는 신호가 각각 제공되어 있고, 그 계수값에 대응하는 전압값을 갖는 전압을 출력한다. DAC(52a)의 출력은 상술한 제1 기준 전압과 마찬가지로 아날로그 스위치 ASWi에 공급되고, DAC(54b)의 출력은 상술한 제2 기준 전압과 마찬가지로 아날로그 스위치 ASWi에 공급된다. 그 이외의 구성은 상술한 각 실시예와 마찬가지이다. DAC(52a)의 출력 0DAC1은 후술하는 제13도에 도시한다.

제12도는 DAC(52)의 구성을 도시한 회로도이다. DAC(52)는 저항 R1~R8과 인버터 NG1~NG3과 스위치 SW1~SW14를 포함하여 구성된다.

저항 R은 R1로부터 차례로 직렬로 접속되고, 저항 R1측의 단자가 전압 VCC에 접속되고, 저항 R8측의 단자가 접지된다. 각 저항 R의 사이 및 저항 R8과 접지 전압 사이에 순차적으로 각각 스위치 SW1~SW8이 설치된다. 스위치 SW1로부터 차례로 2개의 스위치 SW를 조로 하여 스위치 SW의 출력을 각각 스위치 SW9~SW12에 입력한다. 또한, 스위치 SW9, SW10의 출력이 스위치 SW13에 입력되고, 스위치 SW11, SW12의 출력이 스위치 SW14에 입력된다. 스위치 SW13, SW14의 출력은 공통으로 출력 단자 ST에 접속된다.

카운터(44)의 출력을 하위 비트에서부터 차례로 신호 CO1, CO2, CO3이라 한다. 신호 CO1에 의해 스위치 SW1, SW3, SW5, SW7이 도통되고 신호 CO1을 인버터 NG1에서 반전한 신호에 의해 스위치 SW2, SW4, SW6, SW8이 도통된다. 또한, 신호 CO2에 의해 스위치 SW9, SW11이 도통되고, 신호 CO2를 인버터 NG2에서 반전한 신호에 의해 스위치 SW10, SW12가 도통된다. 또한, 신호 CO3에 의해 스위치 SW13이 도통되고, 신호 CO3을 인버터 NG3에서 반전한 신호에 의해 스위치 SW14가 도통된다. 스위치 SW13, SW14 중의 어느 한쪽의 스위치로부터의 출력이 출력 단자 ST로 제공된다.

제13도는 제11도에 도시된 소스 드라이버(37a)의 동작을 설명하기 위한 파형도이다. 또는 게이트 라인 Lj에 제13도에 도시된 게이트 신호 Gj가 도출되어 그 게이트 라인 Lj에 게이트 전극이 접속되어 있는 트랜지스터 T가 도통하고, 이때 각 수평 주사 기간마다 래치 신호 LS가 발생된다. 또한, 제13도에는 게이트 라인 Lj+1에 인가되는 게이트 신호 Gj+1이 표시된다. 계조 클럭 신호 CLK는 라인(46)을 통해 카운터(44)에 제공된다. 이와 같은 제13도에 도시한 각 신호 Gj, Gj+1, LS, CLK는 상술한 제8도에 있어서의 신호 Gj, Gj+1, LS, CLK와 동일하다.

카운터(44)는 라인(47)에 계수값을 나타내는 n비트로 이루어지는 신호 OCU를 도출하고, 비교 회로 CM1~CMN에 공통으로 제공됨과 동시에, 특히 이 실시예에서는 DAC(52)에 제공된다.

DAC(52)는 라인(47)을 통하는 계수값을 나타내는 신호에 응답하여 시간 경과에 따라 단계적으로 상승하여 변화하는 출력 ODAC를 출력한다. 따라서, 예를 들면 계조 표시 데이타가 상기와 마찬가지로2일 때, 비교 회로 CMi의 출력 OC3으로서 표시되는 바와 같이 시각 t10~t11의 기간만큼 하이 레벨의 신호를 도출하여 아날로그 스위치 SWi를 도통시킨다. 아날로그 스위치 ASWi가 도통함으로서, 소스 라인 Oi에 계조 표시 데이타2에 대응하도록 구동 전압 VD3이 전압 V2를 나타낸다. 상기 구동 전압 VD3은 수평 주사 기간이 종료하는 시각 t12까지 보유된다.

또한, 시각 t12에서 시각 t14까지의 수평 주사 기간에서의 계조 표시 데이타가6일 때에는 비교 회로 CMi의 출력 OC3은 시각 t12로부터 카운터(44)의 계수값이 계조 표시 데이타6에 일치하는 시각 t13까지 하이 레벨로 되므로, 소스 라인 Oi에는 아날로그 스위치 ASWi를 통해 계조 표시 데이타6에 대응하는 구동 전압 AD3으로서 전압 V6이 도출된다. 시각 t13에 있어서 화소전극 P에 인가된 구동 전압을 시각 t14까지 보유된다.

이상과 같이 본 발명의 제3 실시예에 따르면, 반도체 집적 회로에 의해 실현되는 소스 드라이버(37a) 내에 카운터(44)와 디지탈/아날로그 컨버터(52)를 내장하여 계조 표시를 위한 기준 전압을 작성함으로써, 외부 부착된 기준 전압원(41)(제1도 참조)로부터 기준 전압을 공급할 필요가 없고, 기준 전압을 공급하기 위한 접속단자 수를 저감할 수 있어 구성의 간략화를 도모할 수 있다. 다른 구성은 상술한 실시예와 동일하다.

제14도는 본 발명의 제4 실시예인 소스 드라이버(37b)의 일부 구성을 도시한 블록도이다. 이 실시예에서도 또한 상술한 각 실시예와 유사하므로, 대응하는 부분에는 동일한 참조부호를 붙이고 설명을 생략하겠다.

이 실시예에서는 상술한 각 실시예에 있어서의 래치 회로 DLi에 치환하여, 감산 카운터 CNTi를 이용하고, 또한 그 감산 카운터 CNTi의 계수값이 미리정한 값, 예를 들면 이 실시예에서는 0이 된 것을 검출하는 검출 디코더 DEi가 설치된다. 그 이외의 구성은 상술한 각 실시예와 마찬가지이고, 시간 경과에 따라 전압이 단계적으로 상승 또는 하강하는 제1 및 제2 기준 전압은 라인(42)로부터 각 아날로그 스위치 ASWi를 거쳐, 또한 접속 단자 Si를 거쳐 각 소스 라인 Oi에 도출된다.

제15도는 감산 카운터 CNTi와 검출 디코더 DEi의 구체적인 구성을 도시한 블록도이다. 제15도에 있어서는 계조 표시 데이타가 6비티로 구성되어 있는 예에 대해 도시했지만, 임의의 비트수이어도 좋다.

데이타 메모리 회로 DMi로부터의 병렬 6비트의 계조 표시 데이타 D0~D5는 한쪽의 입력 단자에 래치 신호가 공급되어 있는 NAND 게이트 NG0~NG5를 거쳐 RS(리셋, 세트) 부가 D형 플립플롭 F0~F5의 세트 입력 단자 S*(*는 반전을 의미함)에 제공된다. 또한, 반전 회로 N0~N5에 입력된 계조 표시 데이타 D0~D5는 한쪽의 입력 단자에 래치 신호가 공급되어 있는 NAND 게이트 NG00~NG05를 거쳐 리셋 입력 단자 R*에 각각 입력된다.

상기 플립플롭 F0~F5는 직렬 또는 병렬 접속된다. NAND 게이트 NG0~NG5 및 NG00~GN05의 다른 쪽 입력에는 라인(45)를 통하는 래치 신호 LS가 각각 입력된다. 플립플롭 F0~F5의 출력 Q*는 데이타 입력 단자 D에 각각 제공된다.

초단의 플립플롭 F0의 클럭 입력 단자 CK에는 NAND 게이트 NGI0의 출력이 제공된다. NAND 게이트 NGI0의 한쪽 입력에는 라인(46)을 통하는 계조 클럭 신호 CLK가 입력되고, 다른쪽 입력에는 후술하는 NOR 게이트(54)의 출력이 반전 회로 NI0에 의해 반전되어 제공된다. 플립플롭 F1~F5의 클럭 입력 단자 CK에는 한 단 이전의 플립플롭 F0~F4의 출력 Q가 각각 제공된다.

감산 카운터 CNTi의 동작에 대해 설명한다. 감산 카운터 CNTi에 래치 신호 LS가 입력되면, 플립플롭 F0~F5에 계조 표시 데이타 D0~D5의 각 비트가 로드된다. 플립플롭 F0~F5에 로드된 계조 표시 데이타는 계조 클럭 신호에 응답하여 순차적으로 감산되어 간다. 감산 카운터 CNTi를 구성하는 플립플롭 F0~F5의 모든 출력 Q가 논리0이 되면, 이것이 검출 디코더 DEi에서 검출된다.

검출 디코더 DEi는 NOR 게이트(54)와 반전 회로 NI1을 포함한다. NOR 게이트(54)에는 플립플롭 F0~F5의 출력 Q가 제공된다. NOR 게이트(54)의 출력은 상술한 감산 카운터 CNTi에 구비되어 있는 반전 회로 NI0에 제공됨과 동시에 반전 회로 NI1에 제공된다.

반전 회로 NI1의 출력은 아날로그 스위치 ASWi에 제공되고, 반전 회로 NI1의 출력이 하이 레벨일 때 아날로그 스위치 ASWi는 도통한다. 아날로그 스위치 ASWi가 도통함으로서, 라인(42)에 공급되어 있는 기준 전압이 접속 단자 Si를 경유하여 대응하는 소스 라인 Oi에 인가되어 화소 전극 P에 제공되어 보유된다.

감산 카운터 CNTi에 포함되어 있는 플립플롭 F0~F5의 출력 Q가 1트라도 논리1일 때에는 NOR 게이트(54)의 출력은 로우 레벨이다. 따라서, 반전 회로 NI1의 출력은 하이 레벨로 되고, 아날로그 스위치 ASWi는 도통한 상태 그대로 되어 있다.

플립플롭 F0~F5의 모든 출력 Q가 논리0이 되면, NOR 게이트(54)의 출력은 하이 레벨로 되고, 이에 따라 반전 회로 NI1의 출력은 로우 레벨로 되며, 아날로그 스위치 ASWi는 차단하여 출력 단자 Si로부터 소스 드라이버(37b)를 본 임피던스는 하이 임피던스 상태로 된다.

이와 동시에 NOR 게이트(54)의 논리1의 출력은 반전 회로 NI0을 거쳐 NAND 게이트 NGI0에 제공되고, 계조 클럭 신호 CLK가 초단의 플립플롭 F0에 제공되지 않게 된다. 이리하여 감산 카운터 CNTi의 감산 계수 동작이 정지하고, 이 상태는 다시 래치 신호 LS가 입력될 때까지 유지된다.

상술한 바와 같이 하여, 상기 각 실시예에 있어서, 예를 들면 제8도와 동일한 파형도가 얻어져 동작이 행해진다. 따라서, 감산 카운터 CNTi의 계수값이 0을 초과할 때, 즉 계수값이 1이 될 때까지는 아날로그 스위치 ASWi를 도통시킨 그대로하고, 계수값이 0 이하로 된 때, 즉 이 실시예에서는 계수값이 0이 된 때 아날로그 스위치 ASWi를 차단한다.

제16도는 본 발명의 제5 실시예인 소스 드라이버(37c)의 일부 구성을 도시한 블록도이다. 이 실시예도 또한 상술한 실시예에 유사하므로, 대응하는 부분에는 동일한 참조 부호를 붙여 설명을 생략한다.

본 실시예에서는 상술한 제4 실시예와 마찬가질 감산 카운터 CNTi 및 검출 디코더 DEi를 이용하여 아날로그 스위치 ASWi의 개폐를 제어하고 있다. 본 실시예의 특징은 카운터(44)와 DAC(52a, 52b)와 인버터(53)을 소스 드라이버(37c)에 설치함으로써, 상술한 제3 실시예와 마찬가지로 소스 드라이버(37c) 내부에서 기준 전압을 작성하고 있다는 것이다.

소스 드라이버(37c)에 있어서, 카운터(44)는 DAC(52a), DAC(52b)에 출력을 공급한다. DAC(52)의 출력은 각각 대응하는 아날로그 스위치 ASWi에 제공된다.

이상과 같이 본 발명의 제5 실시예에 따르면, 계조 표시를 행하기 위한 기준 전압을 소스 드라이버(37c) 내에서 작성하고 있으므로, 예를 들면 제1도에 도시한 기준 전압원(41)로부터의 기준 전압이 입력되는 단자가 필요없고, 입력 단자수를 저감하여 구성의 간략화를 도모할 수 있다. 다른 구성에 대해서는 상술한 각 실시예와 동일하다.

상술한 발명의 각 실시예에서는 기준 전압원(41) 및 디지탈/아날로그 컨버터(52)는 시간 경과에 따라 상승하는 기준 전압을 발생하도록 구성되었지만, 본 발명의 다른 실시예로서 이 기준 전압은 시간 경과에 따라 하강하는 구성이어도 좋고, 이때 아날로그 스위치 ASWi는 비교 회로 CMi 및 검출 디코더 DEi의 출력에 응답하여 미리 정한 시간만큼 도통하는 구성이 된다. 이 미리 정한 시간이라고 하는 것은 화소 전극 P에 전압을 인가하여 보유할 수 있는 충분한 시간으로 정해진다.

또, 상술한 각 실시예에서는 계조 표시 데이타로서 3비트의 데이타를 이용하고, 8계조의 표시를 행하는 경우에 대해서 주로 설명했지만, 보다 많은 비트수의 데이타, 및 해당 데이타에 대응하는 수의 기준 전압을 준비함으로써 더욱 많은 계조수의 표시를 행할 수 있다.

본 발명은 그 정신 또는 주요한 특징으로부터 일탈하지 않고 다른 여러 가지 형태로 실시할 수 있다. 따라서, 상술한 실시예는 모든 점에서 단순한 예시에 지나지 않고, 본 발명의 범위는 특허 청구의 범위에 나타낸 것으로, 명세서 본문에는 하등 구속되지 않는다.

또한, 특허 청구의 범위의 균등 범위에 속하는 변형이나 변경은 전부 본 발명의 범위 내의 것이다.

Claims

유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서, 시간 경과에 따라 단계적으로 변화하는 전압을 주기적으로 발생하고; 상기 각 주기마다 계조 표시 데이타에 대응한 시간이 경과한 시점에서의 상기 전압을 전극에 인가하여 전극 사이의 유전체 층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 각 주기마다 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하고; 상기 계조 클럭 신호를 계수하며; 계수값이 계조 표시 데이타에 대응한 값으로 된 시점에서의 전압을 전극에 인가하여 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서, 시간 경과에 따라 단계적으로 변화하는 전압을 주기적으로 발생하고; 상기 각 주기마다, 상기 전압이 계조 표시 데이타에 대응한 값이 도달했을 때, 그 값의 전압을 전극에 인가하여 전극 사이의 유전체 층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
제3항에 있어서, 상기 각 주기마다 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하고; 상기 계조 클럭 신호를 계수하며; 계수값이 계조 표시 데이타에 대응한 값으로 된 시점에서의 전압을 전극에 인가하여 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서, 미리 정한 주기로, 시간 경과에 따라 제1 전위에서 제2 전위까지 단계적으로 상승하는 제1 전압과, 제2 전위에서 제 전위까지 하강하는 제2 전압을 작성하여 상기 주기마다 제1 전압과 제2 전압을 전환하여 출력하고; 한쪽 전극에는 상기 각 주기마다 계조 표시 데이타에 대응한 시간이 경과한 시점에서의 상기 제1 또는 제2 전압을 인가하며; 다른 쪽 전극에는, 상기 한쪽 전극에 제1 전압이 인가될 때에는 제1 전위를 인가하고, 제2 전압이 인가될 때에는 제2 전위를 인가하여, 전극 사이의 유전체층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
제5항에 있어서, 상기 각 주기마다 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하고; 상기 계조 클럭 신호를 계수하며; 계수값이 계조 표시 데이타에 대응한 값으로 된 시점에서의 전압을 전극에 인가하여 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
유전체층을 사이에 둔 한 쌍의 전극 사이에 전압을 인가하여 계조 표시를 행하는 표시 패널의 구동 방법에 있어서, 미리 정한 주기로 미리 정한 기준 전압으로부터 시간 경과에 따라 단계적으로 상승하는 제1 전압과, 상기 미리 정한 기준 전압으로부터 시간 경과에 따라 단계적으로 하강하는 제2 전압을 작성하여, 미리 정한 수의 주기마다 제1 전압 및 제2 전압을 전환하여 출력하고; 한쪽 전극에는 해당 전극에 전압을 인가하기 위해 설치되는 각 신호선을 통해 계조 표시 데이타에 대응한 시간이 경과한 시점에서의 제1 및 제2 전압을 각각 번갈아 인가하며; 다른 쪽 전극에는 상기 미리 정한 기준 전압을 인가하여 전극 사이의 유전체층에 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
제7항에 있어서, 상기 각 주기마다 계조 표시해야 할 계조수 이상의 수의 계포 클럭 신호를 시간 순차적으로 발생하고; 상기 계조 클럭 신호를 계수하며; 계수값이 계조 표시 데이타에 대응한 값으로 된 시점에서의 전압을 전극에 인가하여 보유시키는 것을 특징으로 하는 표시 패널의 구동 방법.
유전체층을 사이에 둔 한 쌍의 전극을 구비한 표시 패널에 전압원으로부터 공급되는 전압을 인가하여 계조 표시를 행하는 구동 장치에 있어서, 상기 전극에 인가되는 전압을 제어하는 전압 인가용 스위칭 소자와, 미리 정한 주기마다 계조 표시 데이타를 발생하는 계조 표시 데이타 발생 수단과, 상기 각 주기마다 시간을 계시(計時)하는 계시 수단과, 계조 표시 데이타 발생 수단과 계시 수단과의 출력에 응답하여, 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 스위칭 제어 수단을 포함하고, 상기 전압 인가용 스위칭 소자에는 전압원이 상기 각 주기마다 발생시키는 시간 경과에 따라 단계적으로 상승 또는 하강하는 전압이 제공되는 것을 특징으로 하는 표시 패널의 구동장치.
제9항에 있어서, 계시 수단은 상기 각 주기마다 그 주기 중에 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 계조 클럭 신호 발생 수단과, 계조 클럭 신호를 가산하여 계수하는 카운터를 포함하고, 스위칭 제어 수단은 카운터의 계수값이 계조 표시 데이타 발생 수단으로부터의 계조 표시 데이타에 대응하는 값으로 되었을 때, 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 것을 특징으로 하는 표시 패널의 구동 장치.
제10항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 카운터의 계수값이 계조 표시 데이타에 대응하는 값 이상으로 되었을 때 차단하는 것을 특징으로 하는 표시 패널의 구동 장치.
제10항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 카운터의 계수값이 계조 표시 데이타에 대응하는 값으로 되었을 때, 미리 정한 시간만큼 도통하여 그 도통시의 전압을 전극에 보유시키는 것을 특징으로 하는 표시 패널의 구동 장치.
유전체 층을 사이에 둔 한 쌍의 전극을 구비한 표시 패널에 전압을 인가하여 계조 표시를 행하는 구동 장치에 있어서, 미리 정한 주기마다 계조 표시 데이타를 발생하는 계조 표시 데이타 발생 수단과, 상기 각 주기마다 그 주기 중에 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 계조 클럭 신호 발생 수단과, 계조 클럭 신호를 가산하여 계수하는 카운터를 포함하는 계시 수단과, 상기 전극에 인가되는 전압을 제어하는 전압 인가용 스위칭 소자와, 상기 카운터의 계수값에 기초하여 단계적으로 상승 또는 하강하는 전압을 발생하여 상기 전압 인가용 스위칭 소자에 제공하고, 계조 표시 데이타 발생 수단과 계시 수단의 출력에 응답하여 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 스위칭 제어 수단을 포함하는 것을 특징으로 하는 표시 패널의 구동 장치.
제13항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 카운터의 계수값이 계조 표시 데이타에 대응하는 값 미만일 때 도통한 상태 그대로 하고, 카운터의 계수값이 계조 표시 데이타에 대응하는 값 이상으로 되었을 때 차단하는 것을 특징으로 하는 표시 패널의 구동 장치.
제13항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 카운터의 계수값이 계조 표시 데이타에 대응하는 값으로 되었을 때, 미리 정한 시간만큼 도통하여 그 도통시의 전압을 전극에 보유시키는 것을 특징으로 하는 표시 패널의 구동 장치.
제9항에 있어, 계시 수단은, 상기 각 주기마다 그 주기 중에 계조 표시해야 할 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 계조 클럭 신호 발생 수단을 포함하고, 스위칭 제어 수단은, 상기 각 주기마다 계조 표시 데이타에 대응한 값이 설정되어, 계조 클럭 신호의 수신시마다 감산하는 감산 카운터를 포함하고, 감산 카운터의 계수값이 미리 정한 값으로 되었을 때, 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 것을 특징으로 하는 표시 패널의 구동 장치.
제13항에 있어서, 스위칭 제어 수단은, 상기 각 주기마다 계조 표시 데이타에 대응한 값이 설정되어 계조 클럭 신호의 수신시마다 감산하는 감산 카운터를 포함하고, 감산 카운터의 계수값이 미리 정한 값으로 되었을 때, 전압 인가용 스위칭 소자를 온 또는 오프 제어하는 것을 특징으로 하는 표시 패널의 구동 장치.
제16항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 감산 카운터의 계수값이 상기 미리 정한 값을 초과할 때에는 도통한 상태 그대로 하고, 감산 카운터의 계수값이 상기 미리 정한 값 이하로 되었을 때에는 차단하는 것을 특징으로 하는 표시 패널의 구동 장치.
제16항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 감산 카운터의 계수값이 상기 미리 정한 값으로 되었을 때, 미리 정한 시간만큼 도통하여 그 도통시의 전압을 전극에 보유시키는 것을 특징으로 하는 표시 패널의 구동 장치.
제17항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 감산 카운터의 계수값이 상기 미리 정한 값을 초과할 때에는 도통한 상태 그대로 하고, 감산 카운터의 계수값이 상기 미리 정한 값 이하로 되었을 때에는 차단하는 것을 특징으로 하는 표시 패널의 구동 장치.
제17항에 있어서, 스위칭 제어 수단은, 전압 인가용 스위칭 소자를, 감산 카운터의 계수값이 상기 미리 정한 값으로 되었을 때, 미리 정한 시간만큼 도통하여 그 도통시의 전압을 전극에 보유시키는 것을 특징으로 하는 표시 패널의 구동 장치.
제13항에 있어서, 스위칭 제어 수단은, 상기 카운터의 출력에 기초하여, 단계적으로 변화하는 전압을 발생하는 디지탈/아날로그 컨버터를 포함하는 것을 특징으로 하는 표시 패널의 구동 장치.
행렬상으로 배열된 제1 및 제2 라인의 교차 위치에 각각 배치된 화소(譁素)전극에, 제1 라인을 통해 제공되는 구동 전압을, 제2 라인을 통해 제공되는 화소 제어 신호에 의해 도통하는 화소 스위칭 소자를 통해 제공하고, 화소 전극에 대향하여 설치되는 공통 전극에 기준이 되는 정전압을 인가하여, 상기 화소 전극과 공통 전극에 전위차를 두고 계조 표시를 행하는 표시 패널과; 복수의 미리 정한 수평 주사 기간에, 각 제2 라인에 순차적으로 화소 제어 신호를 제공하여 화소 제어 신호가 제공된 제2 라인에 접속되는 화소 스위칭 소자를 도통시키는 게이트 드라이버와; 상기 수평 주사 기간 중에 각 제1 라인마다의 계조 표시 데이타를 비트로 순차적으로 도출하는 계조 표시 데이타 발생 수단과; 계조 표시 데이타 발생 수단으로부터의 계조 표시 데이타를 병렬 비트로 1수평 주사 기간식 래치하여 도출하는 데이타 래치 회로와; 각 수평 주사 기간마다 시간 경과에 따라 단계적으로 상승 또는 하강하는 전압을 발생하는 전압원과; 전압원과 화소 전극 사이에 개재되는 전압 인가용 스위칭 소자와; 각 수평 주사 기간마다 그 수평 주사 기간 중의 시간을 계시하는 계시 수단과; 데이타 래치 회로와 계시 수단의 각 출력에 응답하여 계죠 표시 데이타에 대응한 시간이 경과한 시점에서 전압 인가용 스위칭 소자를 온 또는 오프 제어하고, 이로 인해 전극에 전압을 인가하여 보유시키는 스위칭 제어 수단을 포함하는 것을 특징으로 하는 표시 장치.
행렬상으로 배열된 제1 및 제2 라인의 교차 위치에 배치된 화소 전극에, 제1 라인을 통해 제공되는 구동 전압을, 제2 라인을 통해 제공되는 화소 제어 신호에 의해 도통하는 화소 스위칭 소자를 통해 제공하고, 화소 전극에 대향하여 설치되는 공통 전극에 기준이 되는 정전압을 인가하여, 상기 화소 전극과 공통 전극에 전위차를 두고 계조 표시를 행하는 표시 패널과; 복수의 미리 정한 수평 주사 기간에, 각 제2 라인에 순차적으로 화소 제어 신호를 제공하고, 화소 제어 신호가 제공된 제2 라인에 접속되는 화소 스위칭 소자를 도통시키는 게이트 드라이버와; 상기 수평 주사 기간 중에, 각 제1 라인마다의 계조 표시 데이타를 직렬 비트로 순차적으로 도출하는 계조표시 데이타 발생 수단과; 계조 표시 데이타 발생 수단으로부터의 계조 표시 데이타를 병렬 비트로 1수평 주사 기간씩 래치하여 도출하는 데이타 래치 회로와; 화소 전극에 공급하는 전압을 제어하는 전압 인가용 스위칭 소자와; 각 수평 주사 기간마다 그 수평 주사 기간 중에 계조 표시하고자 하는 계조수 이상의 수의 계조 클럭 신호를 시간 순차적으로 발생하는 계조 클럭 신호 발생 수단과; 계조 클럭 신호를 가산하여 계수하는 카운터와; 상기 카운터의 계수값에 기초하여 단계적으로 상승 또는 하강하는 전압을 발생하여 상기 제1 라인에 제공하고, 계조 표시 데이타에 대응한 시간이 경과한 시점에서 전압 인가용 스위칭 소자를 온 또는 오프 제어하고, 이로 인해 전극에 전압을 인가하여 보유시키는 스위칭 제어 수단을 포함하는 것을 특징으로 하는 표시 장치.