JP5549610B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5549610B2 JP5549610B2 JP2011008574A JP2011008574A JP5549610B2 JP 5549610 B2 JP5549610 B2 JP 5549610B2 JP 2011008574 A JP2011008574 A JP 2011008574A JP 2011008574 A JP2011008574 A JP 2011008574A JP 5549610 B2 JP5549610 B2 JP 5549610B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- counter
- liquid crystal
- dac
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
t0:ロジック回路402から入力されるカウンタ用CK、コンパレータ用
CKのタイミング
td1:液晶パネル駆動素子401内部で発生する遅延時間(調整用)
tck1:カウンタ用CKの遅延時間(温度特性、電源電圧変動による変動
遅延含む)
また、コンパレータ用CKの液晶パネル駆動素子401内での遅延時間t2は次式で表わされる。
tck2:コンパレータ用CKの遅延時間(温度特性、電源電圧変動による変動
遅延含む)
ここで、液晶パネル駆動素子401が正しく動作するためには、カウンタの出力結果から生成されるコンパレータ出力を正しくラッチする必要があるため、コンパレータ用CKの立ち上がりエッジがカウンタ用CKの立ち上がりエッジより時間的に前にくる必要がある。よって、
t2<t1 (3)
となり、
tck2<td1+tck1 (4)
となる必要がある。ここで、tck2、td1、tck1は液晶パネル駆動素子401内部の遅延であるため、温度特性や電源電圧の変動により変動するが、同一素子内での遅延であるため、(4)式はほぼ常に成り立つように設定することができる。
t3:DAC用CKの遅延時間(DAC403の内部最終段)
t4:ロジック回路402で生成されたDAC用CKの遅延時間(ロジック
回路402での遅延変動時間はt0と同じとする)
tck3:DAC403内部での遅延変動時間(温度特性、電源電圧変動による
変動遅延含む)
td2:DAC用CKの遅延時間(調整用)
tck4:DAC用CKの全体の遅延時間(温度特性、電源電圧変動による
変動遅延含む)
DAC用CKの遅延時間t5は、コンパレータ用CKと同一の液晶パネル駆動素子110内での遅延時間であるため、その遅延時間変動分はコンパレータ用CKのそれと同様となり、DAC用CKとコンパレータ用CKとはほぼ同じ位相を保つことになる。DAC130の出力タイミングt6は、(6)式と(5)式とから次式で表わされる。
この中でクロックの変動としてはDAC130内部での遅延変動時間tck3のみがDAC用CKとコンパレータ用CKの位相差となることになり、従来より調整は改善する。
110 液晶パネル駆動素子
111 データラッチ
112 カウンタ・コンパレータCK生成部
113 シフトレジスタ及びコンパレータ
114 水平駆動回路(ビデオスイッチ等)
115 画素
116、117 垂直駆動回路
120 ロジック回路
130 D/A変換器(DAC)
140 オペアンプ
301 遅延調整部
302 カウンタ
3011 遅延回路
3012 データセレクタ
Claims (1)
- 複数のゲート線と複数のデータ線との各交差部に、それぞれ液晶表示素子を備えた画素が複数配置された画素部と、
D/A変換用データとD/A変換用クロックとに基づいて、最小階調値のレベル及び最大階調値のレベルの一方から他方へ1水平走査期間内でレベルが単調的に変化する周期的な傾斜波であるランプ信号を生成するランプ信号生成手段と、
供給される外部カウンタ・コンパレータ用クロックを互いに異なる複数の時間遅延して複数の遅延クロックを並列に出力する遅延回路手段と、
前記遅延回路手段から並列に出力される前記複数の遅延クロックのうち、第1の選択信号により選択した前記遅延クロックをカウンタ用クロックとして出力し、第2の選択信号により選択した前記遅延クロックを前記D/A変換用クロックとして出力するデータ選択手段と、
前記データ選択手段から出力された前記カウンタ用クロックを計数して1水平走査期間内で基準階調値を示す値が単調的に変化する周期的なカウンタ値を生成し、その周期的なカウンタ値を前記D/A変換用データとして前記ランプ信号生成手段へ出力する計数手段と、
前記ゲート線に接続された前記画素部内の1ラインの各画素のそれぞれに対応して設けられており、表示するデジタル画像データの1ラインの各画素の画素値と、前記計数手段により生成された前記周期的なカウンタ値とを画素単位で比較し、両者が一致した時に一致パルスを出力する複数のコンパレータと、
前記複数のデータ線に対応して接続されており、1水平走査期間の開始毎にオンに制御され、前記ランプ信号生成手段により生成された前記ランプ信号を出力する複数のビデオスイッチと、
前記一致パルスを前記遅延回路手段に入力された前記外部カウンタ・コンパレータ用クロックによりラッチしてオフ信号を生成し、そのオフ信号を前記複数のビデオスイッチのうち前記一致パルスを出力したコンパレータに対応して設けられたビデオスイッチに供給してオフに制御し、そのオフに制御された前記ビデオスイッチに接続されたデータ線を介して前記画素にオフに制御された時点の前記ランプ信号の信号値をサンプリング保持させる書き込み手段と
を有することを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011008574A JP5549610B2 (ja) | 2011-01-19 | 2011-01-19 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011008574A JP5549610B2 (ja) | 2011-01-19 | 2011-01-19 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012150259A JP2012150259A (ja) | 2012-08-09 |
JP5549610B2 true JP5549610B2 (ja) | 2014-07-16 |
Family
ID=46792564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011008574A Active JP5549610B2 (ja) | 2011-01-19 | 2011-01-19 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5549610B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114089555B (zh) * | 2021-11-29 | 2022-12-06 | 电子科技大学 | 一种基于fpga的高速多通道可调点频液晶器件驱动方法 |
CN116486741B (zh) * | 2023-03-31 | 2023-11-10 | 北京伽略电子股份有限公司 | 一种oled屏幕显示驱动电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3367808B2 (ja) * | 1995-06-19 | 2003-01-20 | シャープ株式会社 | 表示パネルの駆動方法および装置 |
JP2002040996A (ja) * | 2000-07-25 | 2002-02-08 | Victor Co Of Japan Ltd | 液晶表示装置 |
JP2010107830A (ja) * | 2008-10-31 | 2010-05-13 | Victor Co Of Japan Ltd | 液晶表示装置 |
-
2011
- 2011-01-19 JP JP2011008574A patent/JP5549610B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012150259A (ja) | 2012-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6329980B1 (en) | Driving circuit for display device | |
JP2006260621A (ja) | シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置 | |
US20100026730A1 (en) | Display device and driver | |
WO2015040971A1 (ja) | 画像表示装置 | |
JP2015143781A (ja) | 表示デバイスのドライバ | |
CN109166543B (zh) | 数据同步方法、驱动装置以及显示装置 | |
JP3846469B2 (ja) | 投写型表示装置および液晶パネル | |
JP2015143780A (ja) | 表示デバイスのドライバ | |
JP5382178B2 (ja) | 液晶表示装置の駆動回路 | |
JP5786669B2 (ja) | 液晶表示装置 | |
US20080198150A1 (en) | Display device | |
JP6480226B2 (ja) | スキュー調整装置 | |
JP4763049B2 (ja) | カウンタ回路を備える制御信号生成回路ならびに表示装置 | |
JP5549610B2 (ja) | 液晶表示装置 | |
KR20160082402A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
JP5316265B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2009077172A (ja) | アナログデジタル変換器及び撮像装置 | |
JP2016070998A (ja) | 表示装置、表示方法及び表示プログラム | |
JP2011227250A (ja) | 画像表示装置 | |
JPWO2007052384A1 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
JP2014142448A (ja) | 画像表示装置 | |
US20100171735A1 (en) | Data driving circuit for flat display panel with partial mode and method for processing pixel data of partial window | |
JP2012151628A (ja) | 位相調整装置 | |
JP5425156B2 (ja) | Ad変換器、光電変換装置、および撮像システム | |
JP6428257B2 (ja) | 表示装置、表示方法及び表示プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5549610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |