KR0184639B1 - 논리 검사 시스템을 위한 재구성가능한 구조 및 방법 - Google Patents

논리 검사 시스템을 위한 재구성가능한 구조 및 방법 Download PDF

Info

Publication number
KR0184639B1
KR0184639B1 KR1019900009198A KR900009198A KR0184639B1 KR 0184639 B1 KR0184639 B1 KR 0184639B1 KR 1019900009198 A KR1019900009198 A KR 1019900009198A KR 900009198 A KR900009198 A KR 900009198A KR 0184639 B1 KR0184639 B1 KR 0184639B1
Authority
KR
South Korea
Prior art keywords
pin
test
inspection
modules
circuit
Prior art date
Application number
KR1019900009198A
Other languages
English (en)
Other versions
KR910001388A (ko
Inventor
알.마이딜 마크
알.파일 샘
오키프 쉐이라
에프.오커블롬 닐
키난 더블유.러스
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR910001388A publication Critical patent/KR910001388A/ko
Application granted granted Critical
Publication of KR0184639B1 publication Critical patent/KR0184639B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

재구성 가능한 자원 체계는, 검사 시스템 자원의 제품- 혼합 의존 할당을 허용함으로써 검사 시스템의 유용성을 향상시킨다. 검사 시스템 자원은 상이한 핀 수를 가지는 수 개의 장치 유형을 동시에 검사하도록 구성될 수 있다. 구성은 핀 수에 기초하는 다양한 제품을 수용하도록 변경될 수 있다.

Description

논리 검사 시스템을 위한 재구성 가능한 구조 및 방법
제1도는 본 발명의 간이 블럭도.
제2도는 본 발명의 재구성 가능한 자원을 도시한 블럭도.
제3도는 4개의 재구성 가능한 검사 그룹들을 도시한 본 발명의 상세 블럭도.
제4도는 재구성 가능한 자원을 위한 클럭 배분을 도시한 도면.
제5도는 클럭 스큐(skew)를 측정하기 위한 블럭도.
제6도는 클럭 스큐의 타이밍도.
제7도는 검사기 자원의 동기화를 도시한 도면.
제8도는 제7도의 동기화 블럭의 입력 및 출력을 도시한 도면.
제9도는 제7도의 프로그래밍된 지연 테이블.
* 도면의 주요부분에 대한 부호의 설명
10 : 핀 전자 회로 11 : 멀티플렉스
13, 15, 16, 17 : 검사 헤드 20, 23, 26 : 핀 전자 그룹
21, 25, 28 :검사헤드 22, 24, 27 : 공용전자 유니트
30, 31, 32, 33 : 핀 전자 유니트 34, 35, 36, 37 : 공용 전자 모듈
38, 39, 40, 41 : 동기화 회로 42 :구성 관리기
43, 45 : 스위칭 행렬
본 발명은 반도체 논리 검사 시스템에 관한 것으로, 특히 재구성 가능한 구조를 갖는 검사 시스템에 관한 것이다.
집적 회로의 기능성 및 사양을 보장하기 위한 집적 회로 검사는 자동 검사 장치로 수행된다. 집적 회로의 능력이 향상됨에 따라서, 검사 장치의 능력이 향상되는 것이 필요하고, 따라서 이 장치의 값도 더 비싸진다.
검사 비용을 합리적으로 유지하기 위해 장치를 최대로 활용하는 것이 점점 더 중요해지고 있다.
논리 집적 회로 검사에 있어서, 검사기가 검사할 수 있는 핀의 개수는 검사기의 비용에 직접적인 영향을 미친다. 논리 검사기를 구입할 때, 검사기의 핀 수는 최대 핀 수(pin count)를 갖는 집적회로에 의해 정해진다.
논리 집적 회로 사업에서, 주문 또는 판매되는 유니트의 개수는 핀 수와 정규 분포의 관계를 가지는 경향이 있다. 이것은 검사기가 검사 받을 최대 핀 수를 갖는 집적 회로에 의해 정해지고 구입되지만, 이 검사기는 그 최대 계수를 갖는 특정 집적 회로를 검사하는 데에는 비교적 짧은 시간 동안에만 사용될 것임을 나타낸다. 평균적으로 검사기의 대부분의 자원은 대부분의 시간에 사용되지 않는다. 이것은 비싸게 구입한 검사기구를 비효율적으로 사용하는 것이다.
검사 시스템 구조를 변경함으로써 이 유형의 검사 장치의 사용율을 향상시키는 것이 가능하다. 512개 핀을 갖는 VLSI 검사 시스템을 구입했는데, 대부분의 시간을 128개 핀의 직접 회로를 검사하는데 사용한다면 핀중 384개는 대부분의 시간에 유휴 상태로 있게 된다. 128개의 핀을 갖는 집적 회로 세 개를 더 검사하는데 384개 핀 자원을 활용할 수 있도록 이 시스템이 재구성된다면, 검사기 유용성이 상당히 향상될 것이다. 최적의 기능 향상을 달성하기 위해서는, 상이한 논리 집적 회로 유형들을 검사할 수 있어야만 한다
종래 기술의 검사기는 소형의 검사 헤드(head)를 대형의 핀 수 검사 헤드에 물리적으로 결합시킴으로써 이 검사 문제를 해결하려고 시도해왔지만 이런 검사기들은 단 한 개의 제어기만 갖고 있다. 두 개의 검사 프로그램은 제어기를 시간 분할하여 사용해야 할뿐만 아니라 다른 공용 검사기 자원을 분할해야 하므로 완전하게 독립적일 수 없다.
본 발명은 예를 들어 128개 핀의 그룹 또는 슬라이스(slice)를 8개까지 제공하도록 구성되고 128개, 256개, 512개 및 1024개 핀 구성들의 분할을 허용하기 위해 재구성될 수 있는, VLSI 논리 집적 회로(logic integrated circuit)를 검사하는 검사 시스템이다.
이 검사 시스템 자원은 상이한 핀 수를 갖는 여러 유형의 장치들을 동시에 검사하도록 구성될 수 있다. 이 구성은 핀 수에 근거한 여러 가지 산출 결과들을 수용하기 위해 신속하게 변경될 수 있다.
1024개까지의 핀 디바이스를 검사하기 위해서 8개까지의 독립적인 검사 프로그램 제어기들이 8개까지의 분할과 연관된다. 128개, 256개, 512개 및 1024개 핀 구성들을 검사할 수 있는 검사헤드가 제공된다. 프로그램 제어기는 스위칭 행렬을 통해, 부분적으로 자원 그룹들 사이의 동기화를 제공하는 공용 회로에 접속된다. 각각의 핀 전자 회로는 공용 회로와 여러 가지 상이한 핀 수 검사 헤드에 접속된 스위칭행렬 사이에 접속된다.
8개의 독립적인 검사 프로그램 제어기들은 시스템 구성 관리기에 접속된다. 이 검사 시스템의 분할가능한 자원들은 모든 핀 자원들을 핀 그룹 또는 슬라이스로 분할함으로써 얻는다. 각 핀 그룹은 독립적으로 가능하거나, 또는 선택된 검사 헤드크기에 따라서 적당한 핀 자원의 개수를 공급하도록 다른 핀 그룹(들)과 결합될 수 있다.
하나의 타이밍 소스(timing source)가 각각의 핀 그룹에 사용되고, 동기화는 핀 그룹 자원을 결합할 때 사용된다. 독립적인 128개 핀 자원들이 더 큰 핀 수 검사기로 재구성되도록 결합될 때, 결합된 핀 그룹 자원들은 동기화되어야만 한다.
각각의 핀 그룹 자원은 자신의 핀들과 다른 핀 그룹들의 핀들에 대한 시간 기준으로 사용될 수 있는 수정 발진기를 포함한다. 각각의 핀 그룹 자원은 핀 그룹-대-그룹 데스큐(deskew)를 허용하기 위해 타이밍 기준 (timing reference) 또는 클럭이 갖는 동일한 배전 길이를 제공하는 팬-인/팬-아웃 (fan-in/fan-out)행렬을 갖는다. (공용 전자 유니트를 갖는) 각각의 핀 그룹은 자체 기능 검사 프로세서를 갖는다. 또한 각각의 핀 그룹은 소정의 신호들이 동일한 클럭 주기로 각각의 기능 검사 프로세서에 도달하는 것을 보장해 주기 위해 소정의 주기-임계 신호에 관한 프로그래밍 가능한 주기 지연을 갖는다.
2개 이상의 핀 그룹들을 병렬로 작동시킬 때, 그것들이 동기화에서 이탈되는것은 막기 위해서 모두가 정확하게 동일한 주파수에서 작동되어야 한다. 2개의 주파수를 동일하게 하는 한가지 방법은 단일 소스를 사용하는 것이다. 멀티플렉싱 방법은 각각의 핀 그룹이 동일 발진기를 작동 중지시키는 것을 허용하기 위해 본 발명에 사용된다. 각각의 핀 그룹은 스큐를 보상하기 위해 타이밍 기준 통로 내에서 프로그래밍 가능한 지연을 갖는다.
각각의 프로세서가 각각의 주기에서 동일한 명령을 수행하고 있는 것을 확실히 하기 위해서, 프로세서 개시 신호는 한 그룹 내의 각각의 프로세서에 동일 주기 상에서 도달해야 한다. 완전한 개시 동기화를 얻기 위해서, 각각의 핀 그룹은 신호들을 전송하고 다른 측의 핀 그룹으로부터 신호들을 받는다. 프로그래밍 가능한 개수의 주기 지연이, 사용되기 전에 이 신호들 내에 삽입된다.
본 발명에 의해 제공된 기술적 진보와 본 발명의 목적은 첨부된 도면과 첨부된 특허 청구 범위 내에 설정된 새로운 특징과 관련하여 고려될 때 본 발명의 양호한 실시예의 아래 설명으로부터 명백해질 것이다.
제1도는 2 개의 검사 헤드 구성 사이에 멀티플렉스될 수 있는 4개의 검사헤드와 핀 전자 회로를 도시한다. 검사헤드는 검사 중인 디바이스와 직접적으로 인터페이스 하기 위해서 임계 회로를 제공하는 반면, 핀 전자 회로는 기능적인 아날로그 자극 발생 및 반응 측정 회로와 검사 헤드 회로를 위한 지원을 제공한다. 본 예시의 핀 전자 회로는 512개까지의 핀 검사를 지원할 수 있다. 핀 전자 회로가 A쪽으로 스위칭되었을 때, 3개의 서로 다른 디바이스들이 검사 헤드(15,16 및 17)에서 동시에 독립적으로 검사될 수 있다, 이 경우에서 핀 전자 회로 중 512개 핀은, 두 개의 128개 핀과 하나의 256개 핀으로 분할된다.
대안으로, 핀 전자 회로가 B쪽으로 스위칭되면, 한 디바이스가 512개 핀 검사헤드(13)에서 검사될 것이다.
본 발명의 검사헤드는 이 검사 시스템에 있는 전체 전자 회로 중에서 매우 적은 영역만을 포함하기 때문에, 핀 전자 회로들이 A쪽으로 스위칭 되든지 B쪽으로 스위칭되든지간에, 대부분의 검사기 하드웨어가 유용화 된다.
제2도는 재구성 검사 시스템을 제공하기 위해, 전체 검사 시스템이 단순화되고 공용 부분을 사용하는 방식을 도면이다. 제2도에는 두 개의 단일 핀 전자(per pin) 그룹(20 및 23), 2 개의 128개 핀 검사 헤드(21 및 25), 및 2 개의 공용 전자 유니트(22 및 24)가 있다. 2 개의 공용 전자 유니트(22 및 24)는 하나의 공용 전자 유니트(27)로서 작동될 수 있고, 2 개의 단일 핀 전자 그룹(20 및 23)은 하나의 대형단일 핀 전자 그룹(26)으로서 작동될 수 있고, 2 개의 검사 헤드는 256 핀 검사 헤드(28)로 대치되거나 스위칭될 수 있다. 실제로 단일 핀 전자그룹(26)에 접속된 2 개의 128개 핀 검사 헤드와 하나의 256개 핀 검사 헤드가 있을 수 있다. 이 방법으로 128개 핀 디바이스 또는 하나의 256개 핀 디바이스가 검사될 수 있다. 이 단일 핀 전자 유니트(26)는 도시된 바와 같이, 하나의 디바이스 또는 두 개의 128개 핀 디바이스에 대해, 256개 핀까지 검사하는 능력을 갖는다.
예를 들어, 공용 전자 유니트는 중앙 타이밍 발생기, 패턴 시퀀스 제어기, 및 검사 중인 디바이스 또는 디바이스들을 위한 아날로그 검사 지원 기능을 제공할 것이다.
제3도는 재구성 가능한 검사 시스템의 더 상세한 도면이다. 예를 들면, 4개의 독립적인 검사기 슬라이스 또는 유니트는 병렬로 작동된다. 4 개의 유니트만이 도시되었지만, (예를 들면 8 개인) 어떤 수의 유니트도 128개 내지 1024개 핀 구성을 갖는 서로 다르거나 유사한 장치들을 동시에 검사할 수 있도록 병렬로 작동될 수 있다. 구성 관리기(configuration manager)에 접속된, 예를 들어 VME 버스인, 버스에 접속된 4 개의 제어기 (52,53,54 및 55)가 있다. 제어기(52)는 스위칭 행렬(43)을 통해 공용 전자 모듈(34)에 접속된다. 또한 공용 전자 모듈(34)은 동기화 회로(38) 및 핀 전자 유니트(30)에 접속된다. 핀 전자 유니트는 검사 헤드들(47,48,49 및 50)이 접속되어 있는 스위칭 행렬(45)에 접속된다.
제어기(53)는 스위칭 행렬(43)을 통해 공용 전자 모듈(35)에 접속된다. 또한 공용 전자 모듈(35)은 동기화 회로(39)에 접속되고, 핀 전자 유니트(31)에 접속된다. 핀 전자 유니트(31)는 검사 헤드들(47,48,49 및 50)이 접속되어 있는 스위칭 행렬(45)에 접속된다.
비슷한 방법으로, 제어기 (54)는 스위칭 행렬(43)을 통해 공용 전자 모듈(36)에 접속된다. 또한 전자 모듈(36)은 동기화 회로(40)에 접속되고, 핀 전자 유니트(32)에 접속된다. 단일 핀 전자 유니트(32)는 검사 헤드들(47,48,49 및 50)이 접속되어 있는 스위칭 행렬(45)에 접속된다.
제어기(55)는 스위칭 행렬(43)을 통해 공용 전자 모듈(37)에 접속된다. 또한 공용 전자 모듈(37)은 동기화 회로(41)에 접속되고, 단일 핀 전자 유니트(33)에 접속된다. 단일 핀 전자 유니트(33)는 검사 헤드들(47,48,49 및 50)이 접속되어 있는 스위칭 행렬(45)에 접속된다.
4 개의 동기화 회로(38,39,40 및 41)는 4개의 시스템들 간의 동기화를 제공하기 위해서 모두 함께 접속된다. 동기화 회로는 아래에서 좀 더 상세히 설명된다.
본 발명의 작동의 일례에서, 제어기(52)는 공용 전자 모듈(34) 및 스위칭 행렬(43)을 통해 단일 핀 전자 회로에 접속된다. 제어기(52)는 128개 핀 디바이스를 검사하도록 프로그래밍되고, 그 결과 핀 전자 회로(30)는 스위칭 행렬(45)을 통해 검사 헤드(47)에 접속된다.
제3도의 스위칭 행렬(45)은 두 개의 기본 위치(A, B)를 갖는다. 스위칭 행렬(45)이 위치(A)에 있을 때는 세 개의 장치를 검사하는 것이 가능하다. 예를 들면, 공용 전자 모듈(34) 및 핀 전자 유니트(30)는 128개 핀 디바이스 (검사 헤드(47))를 검사하는 데 사용될 수 있고, 공용 전자 모듈(35) 및 핀전자 유니트(31)는 다른 128개 핀 디바이스 (검사 헤드(48))를 검사할 수 있으며, 공용 전자모듈(36, 37) 및 핀 전자 유니트(32,33)는 256개 핀 디바이스 (검사 헤드(49))를 검사할수 있다. 스위칭 행렬(45)이 위치(B)에 있을 때, 모든 공용 전자모듈(34,35,36 및 37)은 핀 전자 유니트(30,31,32 및 33)와 함께 검사 헤드(50)를 사용하여 512개 핀 디바이스를 검사하는데 사용된다. 제어기(52,53,54 또는 55) 중 하나만이 각 검사 프로그램에서 필요하다. 스위칭 행렬(43)을 사용함으로써, 임의의 제어기가 접속되어 임의의 구성에 대한 검사 프로그램을 실행할 수 있고, 또는 여러 개의 검사 헤드가 상이한 디바이스에 사용되고 있는 경우는 하나의 제어기가 각 프로그램에 사용된다.
검사 시스템은 특정 시간 프레임(frame) 동안에 단일 검사 프로그램으로 제한되지 않지만, 각각의 제어기가 다른 유형의 디바이스에 대한 검사를 동시에 수행할 수도 있다. 예를 들면, 제어기들은 각각 상이한 128개 핀 디바이스를 검사할 수 있고, 또는 제어기 (54,55)가 상이한 128개 핀 디바이스들을 각각 검사하는 동안 제어기(52)는 256개 핀 디바이스를 검사할 수 있다.
제3도는 4개의 제어기를 도시하지만 검사 시스템은 예를 들어 8개의 제어기로 확장될 수 있다. 단일 핀전자 그룹의 개수, 즉 핀의 개수는 1024개까지의 핀을 갖는 디바이스를 검사하기 위해 확장될 수 있다. 핀의 개수는 물리적인 크기와 케이블 길이에 의해서만 제한된다.
본 발명에 의해 정의된 재구성 가능한 자원 구조는 자동화된 검사 기구의 유용성과 효율의 향상을 가져온다. 제3도의 실시예는 4개의 독립적인 128개 핀 검사기 슬라이스를 포함하는데, 이 슬라이스들은 더 많은 핀 수가 요구될 때 동기화하여 작동시킬 수 있다.
동기화 방법에서 고려해야 할 3가지 사항이 있다. 128개 핀 전자 그룹으로 정해진 각각의 슬라이스는 사용자가 결합하고자 하는 또 다른 슬라이스와 자신의 슬라이스를 위한 시간 기준으로서 사용될 수 있는 수정 발진기를 포함한다. 각각의 슬라이스는 슬라이스-대-슬라이스 데스큐를 허용하기 위해 타이밍 기준 또는 클럭이 갖는 동일한 배전길이를 제공하는 팬- 인/팬-아웃 행렬을 갖는다. 또한 각 슬라이스는 소정의 신호들이 동일한 클럭 주기로 각 슬라이스에 도달하는 것을 보장하기 위해 상기 주기-임계 신호들에 관한 프로그램 가능한 주기 지연들을 갖는다.
클럭 배분(CLOCK DISTRBUTION) : 임의 종류의 2 개 이상의 프로세서가 병렬로 수행될 때 프로세서들이 동기화로부터 이탈되는 것을 막기 위해서 모든 프로세서가 정확하게 동일한 주파수 크럭에서 작동을 중지해야만 한다. 예를 들면, 백만 주기 후에 0.001%의 에러는 10주기의 슬라이스 대 슬라이스 에러를 발생시킨다. 두 주파수가 동일한 것을 보장하기 위한 방법은 단일 소스를 사용하는 것이다.
본 발명에 사용될 수 있는 멀티플렉싱 방법의 한 예가 제4도에 도시되어 있다. 이 방법은 슬라이스 간의 케이블 개수를 최소화함으로써 비용을 최소화하는 한편, 임의의 인접한 슬라이스 그룹이 동일 발진기를 작동 중지시키는 것을 허용한다.
제4도는 8개의 슬라이스를 위한 클럭 배분 방법을 도시한다. 8개의 수정 발진기(80 내지 87)가 있고 각 슬라이스의 수정 발진기마다 하나씩 총 8개의 멀티플렉싱 유니트(72 내지 79)가 있다. 모든 멀티플렉스가 IN2를 선택하도록 프로그래밍되는 경우, 각 슬라이스는 자신의 발진기를 작동 중지시킬 수 있다. 슬라이스(1,2 및 3)가 IN3을 선택하도록 프로그래밍되고, 슬라이스(4)는 IN2를 선택하도록 프로그래밍되며, 슬라이스(5,6,7 및 8)가 LN1을 선택하도록 프로그래밍되는 경우, 8개의 슬라이스 모두가 슬라이스(4)를 작동 중지시킬 수 있다. 슬라이스(1 및 2)가 IN3을 선택하고 슬라이스(3)는 IN2를 선택하며 슬라이스(4,5 및 6)가 IN1을 선택하고 슬라이스(7)가 IN2를 선택하며 슬라이스(8)가 IN1을 선택하도록 프로그래밍된 경우, 슬라이스(1 내지6)는 슬라이스(3)를 작동 중지시킬 수 있고 슬라이스(7 및 8)는 슬라이스(7)를 작동중지시킬 수 있다. 이러한 방식으로, 임의 개수의 인접 슬라이스 그룹들은 임의의 발진기를 작동 중지시킬 수 있다. 이 방법은 8개부터 임의의 개수까지의 슬라이스로 확장될 수 있다.
클럭 데스큐(CLOCK DESKEW) : 클럭 배분 방법과 각 슬라이스에 있는 칩의 서로 다른 전달 지연 때문에 슬라이스들 사이에 스큐들이 생길 것이다. 동기화에서 발생하는 그룹의 슬라이스 출력을 위해서 이 스큐들은 디자인되거나 교정되어야한다. 스큐들을 디자인하는데는 많은 비용과 어려움이 있으므로, 교정이 더 바람직하다. 각 슬라이스는 이 스큐들을 보상하는 클럭에 따른 프로그램가능한 지연을 갖는다.
이 지연들이 얼마나 되어야 하는지 결정하기 위해서, 또 다른 슬라이스의 클럭과 관련하여 각 슬라이스의 클럭을 측정하는 것이 필요하다. 각 슬라이스는 임의의 두 신호 사이의 시간 측정을 허용하는 시간 측정 유니트(TMU)를 포함한다. 각 슬라이스의 한 클럭은 고 완전성 교체 행렬(high integrity relay matrix) 및 동축 케이블을 가지는 모든 슬라이스로 팬 아우트(fan out)된다. 정확하게 동일한 전기적 길의의 행렬 및 케이블은 제조 단가가 높기 때문에, 그것들은 물리적 길이가 같도록 제조된다. 이 전기적 길이 차이는 제조 시에 측정되고, 이 값들은 시스템 하드 디스크에 저장된다. 한 슬라이스의 팬-아우트 클럭과 관련하여 각 슬라이스의 클럭을 측정함으로써 다른 슬라이스에 있는 클럭들 사이의 스큐들을 결정하는 것이 가능하다.
제5도는 클럭의 팬-아우트 측정을 도시한다. 스위치(SW1, SW2 및 SW3)는 여러 TMU 유니트들 간의 기준 프리클럭(PRECLOCK)(1)을 스위칭하는 데 사용된다. TMU(1)은 클럭(1)에 대한 팬 아우트 지연 프리클럭(1)을 측정한다. TMU(2)는 클럭(2) 데스큐에 대한 프리플럭(1)을 측정한다. TMU(3)은 클럭(3) 스큐에 대한 프리 클럭(1)을 측정하고 TMU(4)는 클럭(4) 스큐에 대한 프리클럭(1)을 측정한다. 제6도는 클럭들 간의 상대적 스큐를 도시한 타이밍도이다.
주기-임계 신호 배분(CYCLE-CRITICAL SIGNAL DISTRIBUTION) : 각 프로세서가 각각의 주기에서 같은 명령을 수행하는 것을 보장하기 위해서, 프로세서 개시 신호는 그룹 내 각각의 프로세서에 동일 주기 상에서 도달해야 한다. 조건 코드와 같은 다른 신호들은 그룹 내의 각 슬라이스로부터 모아져서 같은 주기로 그룹내의 모든 프로세서에게 전달되어야 한다. 이를 가능하게 하는 간단한 방법은 각 슬라이스가 이 신호들을 동일한 길이의 케이블을 통해 다른 모든 슬라이스로 전송하는 것이다. 하지만 이것은 비용이 많이 들고 기술적인 문제를 갖는다. 이 비용과 기술적인 문제를 극복하기 위해서, 다른 방법이 사용된다. 각각의 슬라이스는 신호를 보내고 자기의 또 다른 측면에 접한 슬라이스로부터 신호를 받는다. 프로그램가능한 개수의 주기 지연이 사용 전의 신호 통로 내에 삽입된다.
제7도는 8개의 패턴 시퀀스 제어기(PSC) 및 8개의 단일 핀 전자 회로 슬라이스에 접속된 8개의 동기화 유니트를 도시한다. 이 동기화 유니트들은 실패(FAIL) 및 PSC 개시(PSCSTART) 신호와 같은 주기 임계 신호들을 정렬시켜서 이 신호들이 동일 주기 상에서 8개 슬라이스 모두에 도달하도록 만들어준다. 이것은 각 신호가 전송되기 전에 그 신호 내에 프로그래밍 가능한 개수의 주기 지연을 삽입함으로써 성취된다.
제8도는 동기화 유니트들을 위한 입력 및 출력 접속을 도시하며, 이러한 유니트들을 통한 지연이 제9도에 나타난다.
제9도는 CCIA[card cage 1A]이 슬라이스(1)가 되고 CC1B가 슬라이스(2)가되는, 각 슬라이스의 동기화 유니트에 의해서 삽입된 지연들을 도시한다.
한 예로써 핀 전자 회로인 각 슬라이스와 관련된 8개 핀 지원 기판(octal pin support board)에서 실패 신호가 발생되고, PSC로 전송되어 검사 실패한 디바이스의 경우 프로세서를 중지시킨다. 각 OPS는 실패 신호를 각 동기화 유니트로 전송한다. 각 동기화 유니트는 실패 신호에 두 주기의 지연을 반드시 삽입시키는데, 한 주기의 지연은 실패 신호를 클럭 인(clock in)하기 위한 것이고, 또 다른 한 주기의 지연을 클럭 아웃(clock out)하기 위한 것이다. 그러므로 실패 신호가 CC1A로부터 CC7B로 전파되는 데에는 16번의 주기가 필요하다. PSC로 17번째 주기에 도돌하기 전에 모든 실패 신호는 16번 주기동안 전부 지연되어야만 한다.
CC1A 내의 동기 유니트는 CC1B에 하는 것처럼 OPS 실패 신호를 전송한다. 또한 CC1A는 14번 주기 지연을 삽입하고, 그 실패 신호를 CC1B로부터 수신된 실패 신호와 결합시켜, 이 결합된 실패 신호를 PSC1A로 전송한다.
CC1B는 OPS로부터 수신된 실패 신호를 받아서, 그 신호를 두 번의 주기동안 지연시키고, CC1A로부터 온 실패 신호와 결합시켜서, CC3A로 전송한다. CC1B는 OPS실패 신호를 12번 주기 지연시키고, CC3A로부터 온 실패 신호와 결합시키고 CC1A로 전송한다. 또한 CC1B는 OPS로부터 온 실패 신호를 14번 주기동안 지연시키고, CC1A로부터의 실패 신호를 12번 주기동안 지연시키고, CC3A로부터의 실패 신호를 2번 주기동안 지연시켜서, 이 3개의 실패 신호들을 결합하여 이것을 PSC1B로 전송한다. 모든 PSC가 17번째 주기에서 실패 신호를 만나도록 하기 위해 모든 8개의 동기화 유니트는 비슷한 방법으로 기능한다. 동일한 이 방법은 PSC로 하여금 패턴 셋트 수행을 시작하게 하는 PSC 개시 신호와 같은 또 다른 주기-임계 신호에도 사용된다.

Claims (17)

  1. 두 개 이상의 검사 모듈을 포함하는 집적회로 검사용 재구성 가능 논리 검사 시스템에 있어서, 하나의 상기 검사 모듈이 프로그램제어기; 제1 스위칭 행렬; 상기 제1 스위칭 행렬에 의해 상기 프로그램 제어기에 접속된 핀 그룹 전자 회로; 상기 핀 그룹 전자 회로에 접속된 핀 전자 회로; 제2 스위칭 행렬; 및 상기 제2 스위칭 행렬에 의해 상기 핀 전자 회로에 접속 가능한 하나 이상의 검사헤드를 포함하는 것을 특징으로 하는 재구성 가능 논리 검사 시스템.
  2. 제1항에 있어서, 상기 핀 그룹 전자 회로 및 상기 핀 전자 회로의 동작을 다른 검사 모듈들과 동기화시키기 위해 상기 핀 그룹 전자 회로 내에 있는 동기화 회로를 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  3. 제1항에 있어서, 하나의 상기 핀 전자 회로가 검사할 수 있는 것보다 많은 핀 수를 갖는 집적 회로를 검사하기 위해서 두 개 이상의 상기 핀 전자회로가 결합되는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  4. 제1항에 있어서, 각각의 핀 전자 회로는 자신의 핀 및 다른 핀 전자 회로의 핀에 사용될 수 있는 시간 기준 회로를 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  5. 제4항에 있어서, 상기 동일한 시간 기준 회로를 사용하여 다수의 핀 전자 회로를 작동시킬 때 사용되는 멀티플렉싱 회로(multiplexing circuit)를 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  6. 제1항에 있어서, 상기 핀 그룹 전자 회로가 중앙 타이밍 발생기, 패턴 시퀀스 제어기 및 검사 받는 디바이스를 위한 아날로그 검사 지원 기능을 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  7. 제1항에 있어서, 상기 검사 시스템 및 상기 검사 시스템 내에 포함된 상기 각각의 검사 모듈을 선택된 구성으로 재구성하기 위한 구성 관리기를 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  8. 재구성 가능한 논리 검사 시스템에 있어, 다수의 검사 모듈; 및 공용 버스를 따라 상기 다수의 검사 모듈에 접속된 구성 관리기를 포함하고, 상기 구성 관리기는 상이한 핀 수를 가진 한 개 이상의 집적 회로를 동시에 검사할 수 있도록 상기 검사 모듈들을 구성할 수 있는 것을 특징으로 하는 재구성가능한 논리 검사 시스템.
  9. 제8항에 있어서, 상기 검사 모듈 각각이 프로그램제어기; 제1 스위칭 행렬; 상기 제1 스위칭 행렬에 의해 상기 프로그램 제어기에 접속된 핀 그룹 전자회로; 상기 핀 그룹 전자 회로에 접속된 핀 전자 회로; 제2 스위칭 행렬; 및 상기 제2 스위칭 헹렬에 의해 상기 핀 전자 회로에 접속 가능한 하나 이상의 검헤드를 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  10. 제9항에 있어서, 상기 핀 그룹 전자 회로 및 상기 핀 전자 회로의 동작을 다른 검사 모듈들과 동기화하기 위해 상기 핀 그룹 전자 회로 내에 동기화 회로를 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  11. 제9항에 있어서, 하나의 상기 핀 전자 회로가 검사할 수 있는 것보다 많은 핀 수를 갖는 집적회로를 검사하기 위해 2개 이상의 상기 핀 전자 회로가 결합되는 것을 특징으로 하는 재구성 가능한 논리검사 시스템.
  12. 제9항에 있어서, 상기 핀 그룹 전자 회로는 중앙 타이밍 발생기, 패턴 시퀀스 제어기 및 검사받는 디바이스를 위한 아날로그 검사 지원 그 기능을 포함하는 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  13. 제9항에 있어서, 상기 검사 시스템은 상이한 유형의 디바이스들에 대한 검사를 동시에 수행하기 위해서 일부 검사 모듈들을 결합시키고 다른 검사 모듈들은 결합시키지 않을 수 있도록 구성된 것을 특징으로 하는 재구성 가능한 논리 검사 시스템.
  14. 그 각각이 제어기, 및 128개 핀을 검사하기 위한 전자 자원을 갖는 다수의 검사 모듈을 포함하는 논리 검사 시스템을 128개부터 최소한 1024개까지의 핀 수를 갖는 집적회로를 검사할 수 있도록 재구성하는 방법에 있어서, 소망하는 개수의 핀을 검사하기 위한 검사 자원을 제공하기 위해 두 개 이상의 상기 검사 모듈들을 결합하는 단계; 상기 결합된 검사 모듈들을 동기화하는 단계; 및 상기 모듈들 중의 한 모듈의 단일 제어기를 사용하여 상기 결합된 모듈들을 프로그래밍하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 더 적은 핀 수를 가진 다수의 집적회로를 검사하기 위해 상기 검사 모듈들을 분리시키고, 또한 상기 더 적은 핀 수보다 많은 핀 수의 집적회로를 검사하기 위해 상기 검사 모듈들을 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 결합된 검사 모듈들을 동기화하는데 타이밍 기준이 사용되며, 상기 결합된 검사 모듈들 중 한 검사 모듈의 상기 타이밍 기준을 사용하여 각각의 검사 모듈이 상기 타이밍 기준을 동시에 수신하도록 가변 지연을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제14항에 있어서, 단일 검사 모듈로 검사 가능한 것보다 많은 전자 자원의 지원을 요구하는 집적 회로를 검사하기 위해 상기 결합된 전자 자원들을 멀티플렉싱하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019900009198A 1989-06-22 1990-06-21 논리 검사 시스템을 위한 재구성가능한 구조 및 방법 KR0184639B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US372506 1989-06-22
US07/372,506 US5025205A (en) 1989-06-22 1989-06-22 Reconfigurable architecture for logic test system

Publications (2)

Publication Number Publication Date
KR910001388A KR910001388A (ko) 1991-01-30
KR0184639B1 true KR0184639B1 (ko) 1999-04-15

Family

ID=23468421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009198A KR0184639B1 (ko) 1989-06-22 1990-06-21 논리 검사 시스템을 위한 재구성가능한 구조 및 방법

Country Status (3)

Country Link
US (1) US5025205A (ko)
JP (1) JP3297044B2 (ko)
KR (1) KR0184639B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506774B1 (ko) * 1999-11-12 2005-08-10 가부시키가이샤 어드밴티스트 혼성 신호 테스팅을 위한 이벤트 테스터 아키텍쳐

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2831767B2 (ja) * 1990-01-10 1998-12-02 株式会社アドバンテスト 半導体メモリ試験装置
JP2608167B2 (ja) * 1990-08-21 1997-05-07 三菱電機株式会社 Ｉｃテスタ
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
JP2641816B2 (ja) * 1991-07-23 1997-08-20 三菱電機株式会社 半導体集積回路の測定方法
US5391984A (en) * 1991-11-01 1995-02-21 Sgs-Thomson Microelectronics, Inc. Method and apparatus for testing integrated circuit devices
DE69333571T2 (de) * 1992-07-27 2005-08-04 Credence Systems Corp., Fremont Gerät zur automatischen prüfung von komplexen vorrichtungen
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
US5522038A (en) * 1993-04-16 1996-05-28 Micron Technology, Inc. Testing mapped signal sources
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
US5581561A (en) * 1994-12-07 1996-12-03 Texas Instruments Incorporated Random bit diagnostic for a high resolution measurement system
FR2728690B1 (fr) * 1994-12-23 1997-01-24 Schlumberger Ind Sa Procede et equipement de test automatique de composants electroniques
US6006346A (en) * 1994-12-23 1999-12-21 Schlumberger Industries Method and equipment for automatically testing electronic components
FR2733323B1 (fr) * 1995-04-19 1997-05-30 Schlumberger Ind Sa Procede et equipement de test automatique en parallele de composants electroniques
US5758063A (en) * 1995-05-04 1998-05-26 Micron Technology, Inc. Testing mapped signal sources
DE69502827T2 (de) * 1995-08-10 1998-10-15 Hewlett Packard Gmbh Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung
KR0157900B1 (ko) * 1995-10-02 1999-03-20 문정환 집적 회로내의 입출력 장치
US6076177A (en) * 1997-09-23 2000-06-13 Motorola, Inc. Method and apparatus for testing a circuit module concurrently with a non-volatile memory operation in a multi-module data processing system
JP4026945B2 (ja) * 1998-08-11 2007-12-26 株式会社アドバンテスト 混在ｉｃ試験装置及びこのｉｃ試験装置の制御方法
US6629282B1 (en) * 1999-11-05 2003-09-30 Advantest Corp. Module based flexible semiconductor test system
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
US6868513B1 (en) * 2000-10-26 2005-03-15 International Business Machines Corporation Automated multi-device test process and system
US6732219B1 (en) * 2001-02-23 2004-05-04 Hewlett-Packard Development Company, L.P. Dynamic allocation of devices to host controllers
US7278079B2 (en) * 2002-04-12 2007-10-02 Broadcom Corporation Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices
US7174490B2 (en) * 2002-04-12 2007-02-06 Broadcom Corporation Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices
US7363557B2 (en) 2002-04-12 2008-04-22 Broadcom Corporation System for at-speed automated testing of high serial pin count multiple gigabit per second devices
US7502326B2 (en) * 2002-04-12 2009-03-10 Broadcom Corporation Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices
DE60306008T2 (de) * 2002-04-12 2007-01-11 Broadcom Corp., Irvine Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit
WO2003093848A1 (en) * 2002-05-03 2003-11-13 Mcgill University Method and device for use in dc parametric tests
US6971045B1 (en) 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
KR100487535B1 (ko) * 2002-08-14 2005-05-03 삼성전자주식회사 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템
DE10241045B4 (de) * 2002-08-30 2006-07-20 Infineon Technologies Ag Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen
US6941232B2 (en) * 2003-01-28 2005-09-06 Texas Instruments Incorporated Method and apparatus for performing multi-site integrated circuit device testing
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
KR100512175B1 (ko) * 2003-03-17 2005-09-02 삼성전자주식회사 출력 신호들을 선택적으로 출력가능한 반도체 집적 회로및 그것의 테스트 방법
US7127652B2 (en) * 2003-06-03 2006-10-24 Agilent Technologies, Inc. X-tree test method and apparatus in a multiplexed digital system
US7673197B2 (en) * 2003-11-20 2010-03-02 Practical Engineering Inc. Polymorphic automatic test systems and methods
JP2005275938A (ja) * 2004-03-25 2005-10-06 Toshiba Corp コントローラシステムおよびメカトロニクス機器用コントローラ
US7197416B2 (en) * 2004-05-22 2007-03-27 Advantest America R&D Center, Inc. Supporting calibration and diagnostics in an open architecture test system
JP3947185B2 (ja) 2004-06-01 2007-07-18 株式会社アドバンテスト アナログディジタル変換方法、及びアナログディジタル変換装置
JP2007047098A (ja) * 2005-08-12 2007-02-22 Advantest Corp 試験装置
US7552370B2 (en) * 2006-03-31 2009-06-23 Robert Pochowski Application specific distributed test engine architecture system and method
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
KR100835466B1 (ko) * 2006-12-08 2008-06-04 동부일렉트로닉스 주식회사 반도체 테스트장치의 핀 일렉트로닉스 확장 구조
US8295182B2 (en) * 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method
DE102007033127A1 (de) * 2007-07-16 2009-01-29 Qimonda Ag Testvorrichtung für Halbleiterbausteine
DE112008002912A5 (de) * 2008-09-18 2012-01-19 Verigy (Singapore) Pte. Ltd. Verfahren zum gemeinschaftlichen Verwenden einer Testressource an einer Mehrzahl von Teststellen, automatische Testausrüstung, Handhabungseinrichtung zum Laden und Entladen von zu testenden Bauelementen und Testsystem
US8078424B2 (en) * 2008-09-29 2011-12-13 Advantest Corporation Test apparatus
US8838406B2 (en) * 2008-11-11 2014-09-16 Advantest (Singapore) Pte Ltd Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
US9733301B2 (en) * 2010-02-05 2017-08-15 Celerint, Llc Universal multiplexing interface system and method
US8938370B2 (en) 2010-07-12 2015-01-20 Advantest Corporation Method and apparatus for complex time measurements
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system
GB2509715A (en) * 2013-01-09 2014-07-16 Nordic Semiconductor Asa Tester for microcontroller integrated circuit
US9488674B2 (en) 2014-07-09 2016-11-08 Infineon Technologies Ag Testing device and a circuit arrangement
US11226267B2 (en) 2019-08-27 2022-01-18 Tech180 Corporation Virtualized automated test equipment and methods for designing such systems
WO2022020275A1 (en) * 2020-07-20 2022-01-27 Tektronix, Inc. Test and measurement instrument accessory with reconfigurable processing component
CN112558515B (zh) * 2020-11-27 2023-11-17 成都中科合迅科技有限公司 一种功能可动态重组的模拟电子系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636450A (en) * 1969-12-23 1972-01-18 Collins Radio Co Digital mos fet characteristic tester
US3673397A (en) * 1970-10-02 1972-06-27 Singer Co Circuit tester
US3764995A (en) * 1971-12-21 1973-10-09 Prd Electronics Inc Programmable test systems
US4402055A (en) * 1981-01-27 1983-08-30 Westinghouse Electric Corp. Automatic test system utilizing interchangeable test devices
US4397021A (en) * 1981-06-15 1983-08-02 Westinghouse Electric Corp. Multi-processor automatic test system
JPS6125263A (ja) * 1984-07-13 1986-02-04 Sony Corp 電子機器制御システム
US4760330A (en) * 1986-06-06 1988-07-26 Northern Telecom Limited Test system with shared test instruments
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system
JP2688941B2 (ja) * 1988-08-29 1997-12-10 株式会社アドバンテスト 位相補正装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506774B1 (ko) * 1999-11-12 2005-08-10 가부시키가이샤 어드밴티스트 혼성 신호 테스팅을 위한 이벤트 테스터 아키텍쳐

Also Published As

Publication number Publication date
KR910001388A (ko) 1991-01-30
US5025205A (en) 1991-06-18
JP3297044B2 (ja) 2002-07-02
JPH03128473A (ja) 1991-05-31

Similar Documents

Publication Publication Date Title
KR0184639B1 (ko) 논리 검사 시스템을 위한 재구성가능한 구조 및 방법
KR100623310B1 (ko) 전자 회로의 최적화된 병렬 테스팅 및 액세스 방법 및 장치
JP4424760B2 (ja) 時間多重相互接続を用いたエミュレーション・システム
US6694464B1 (en) Method and apparatus for dynamically testing electrical interconnect
US5534774A (en) Apparatus for a test access architecture for testing of modules within integrated circuits
US7245134B2 (en) Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
EP0985175B1 (en) Distributed logic analyzer for use in a hardware logic emulation system
US5032789A (en) Modular/concurrent board tester
JP2003347373A (ja) ウエハ上の回路を試験するシステム及び方法
EP0140205A2 (en) Method and apparatus for fault testing a clock distribution network of a processor
EP0454320B1 (en) Scan test circuit for use with multiple frequency circuits
JPH0772872B2 (ja) 順序ディジタル論理回路の組み込み自己検査用装置
US20060158203A1 (en) Allocating device testing resources
US9267965B2 (en) Flexible test site synchronization
US6385747B1 (en) Testing of replicated components of electronic device
US6618827B1 (en) System and method for parallel testing of IEEE 1149.1 compliant integrated circuits
US20030079165A1 (en) Effective use of parallel scan for identically instantiated sequential blocks
EP1649299B1 (en) System and method for optimized test and configuration throughput of electronic circuits
US8407541B1 (en) Dynamic test signal routing controller
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
O'Keefe Reconfigurable resource architecture improves VLSI tester utilization
CN220553110U (zh) 多时钟并行装置及芯片测试机
KR100822889B1 (ko) Ａｔｅ를 이용한 실제속도 칩 테스트 시스템 및 방법
Vasanthavada et al. A built-in test module for fault isolation
JP2001343430A (ja) 非同期回路を備えたｌｓｉのテスト手法とその評価装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee