KR0176703B1 - 에칭방법 및 에칭장치 - Google Patents
에칭방법 및 에칭장치 Download PDFInfo
- Publication number
- KR0176703B1 KR0176703B1 KR1019900018277A KR900018277A KR0176703B1 KR 0176703 B1 KR0176703 B1 KR 0176703B1 KR 1019900018277 A KR1019900018277 A KR 1019900018277A KR 900018277 A KR900018277 A KR 900018277A KR 0176703 B1 KR0176703 B1 KR 0176703B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- magnetic field
- silicon compound
- gas
- electrode
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000007789 gas Substances 0.000 claims abstract description 66
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 23
- 230000005684 electric field Effects 0.000 claims abstract description 19
- 230000008878 coupling Effects 0.000 claims abstract description 9
- 238000010168 coupling process Methods 0.000 claims abstract description 9
- 238000005859 coupling reaction Methods 0.000 claims abstract description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 25
- 239000011737 fluorine Substances 0.000 claims description 25
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 abstract description 13
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 12
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 abstract description 12
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- 239000000758 substrate Substances 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000004809 Teflon Substances 0.000 description 5
- 229920006362 Teflon® Polymers 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- QIVUCLWGARAQIO-OLIXTKCUSA-N (3s)-n-[(3s,5s,6r)-6-methyl-2-oxo-1-(2,2,2-trifluoroethyl)-5-(2,3,6-trifluorophenyl)piperidin-3-yl]-2-oxospiro[1h-pyrrolo[2,3-b]pyridine-3,6'-5,7-dihydrocyclopenta[b]pyridine]-3'-carboxamide Chemical compound C1([C@H]2[C@H](N(C(=O)[C@@H](NC(=O)C=3C=C4C[C@]5(CC4=NC=3)C3=CC=CN=C3NC5=O)C2)CC(F)(F)F)C)=C(F)C=CC(F)=C1F QIVUCLWGARAQIO-OLIXTKCUSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000010406 cathode material Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- XULSCZPZVQIMFM-IPZQJPLYSA-N odevixibat Chemical compound C12=CC(SC)=C(OCC(=O)N[C@@H](C(=O)N[C@@H](CC)C(O)=O)C=3C=CC(O)=CC=3)C=C2S(=O)(=O)NC(CCCC)(CCCC)CN1C1=CC=CC=C1 XULSCZPZVQIMFM-IPZQJPLYSA-N 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000029142 excretion Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3266—Magnetic control means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본원 발명은 에칭방법 및 에칭장치에 관한 것이다. 본원 발명의 에칭방법은 실리콘화합물막을 캐소드커플링평행평판형 마그네트론 RIE 장치로 에칭하는 경우에, 수소를 함유하지 않은 불화탄소계 가스를 주성분으로 하는 가스에 의해 실리콘화합물의 깊이방향의 일부를 패턴에칭하고, 그후 수소를 함유하는 불화탄소계 가스를 주성분으로 하는 가스에 의해 실리콘화합물의 깊이방향의 잔부를 패턴에칭함으로써, 도중까지는 고속으로 에칭을 행하고, 소지에 가까운 부분에서는 대미지가 적은 에칭을 행하도록 하여, 고속이고도 저대미지의 에칭을 달성하는 것이다. 또, 본원 발명의 에칭장치는 애노드전극 뒤쪽에 전계와 직교하는 자계성분을 가지며, 전계와 직교하는 방향으로 이동가능한 자석을 배설한 에칭장치에, 다시 캐소드전극주위에 전계와 직교하는 자계성분을 가진 자석을 균등하게 배설함으로써, 주방전영역에 인가하는 자장과 주변부로부터의 보조적인 자장의 쌍방에 의해 고속의 에칭에 있어서의 균일성을 향상시킨 것이다.
Description
제1a-d도는 실시예-1에 관한 에칭방법의 공정을 피에칭재의 단면도로 나타낸 도면.
제2a,b도는 실시예-2에 관한 에칭장치의 구성도.
제3도는 실시예-3에 관한 에칭장치의 구성도.
제4도는 제3도에 있어서의 주요부의 IV선 방향에서 본 도면.
제5도 및 제6도는 각각 실시예-4 및 실시예-5에 관한 에칭장치의 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘화합물막 21 : 패턴화된 마스크층
3 : 애노드전극 4 : 캐소드전극
6, 61-68 : 자석 8 : 피에칭제.
본원 발명은 에칭방법 및 에칭장치에 관한 것이다. 본원 발명은 예를 들면 반도체장치등의 전자부품의 제조에 있어서의 에칭등에이용할 수 있다.
본 출원의 청구항1의 발명은 실리콘화합물막을 캐수드커플링평행평판형 마그네트론 RIE 장치로 에칭하는 경우에, 수소를 함유하지 않은 불화탄소계 가스를 주성분으로 하는 가스에 의해 실리콘화합물의 깊이방향의 일부를 패턴에칭하고, 그후 수소를 함유하는 불화탄소계가스를 주성분으로 하는 가스에 의해 실리콘화합물의 깊이방향의 잔부(殘部)를 패턴에칭함으로써, 도중까지는 고속으로 에칭을 행하고, 소지(素地)에 가까운 부분에서는 대미지가 적은 에칭을 행하도록 하여, 고속이고도 저대미지의 에칭을 달성하는 것이다.
본 출원의 청구항2의 발명은 애노드전극 뒤쪽에 전계(電界)와 직교하는 자계성분을 가지며, 전계와 직교하는 방향으로 이동가능한 자석을 배설한 에칭장치에, 다시 캐소드전극주위에 전계와 직교하는 자계성분을 가진 자석을 균등하게 배설함으로써, 주방전영역에 인가하는 자장(磁場)과 주변부로부터의 보조적인 자장의 쌍방에 의해 고속의 에칭에 있어서의 균일성을 향상시킨 것이다.
본 출원의 청구항3의 발명은 주방전영역내에 불소를 함유하는 수지를 가진 제3전극을 배설함으로써, 이 수지에 의해 스퍼티링에 의한 에칭제의 공급을 증대시켜서 고속에칭을 가능하게 하는 동시에, 캐소드인가전력과 독립적으로 제어가능한 제3전극으로 함으로써 저대미지에서의 에칭을 가능하게 한 것이다.
에칭기술은 여러가지 분야에서 이용되고 있으나, 생산성을 향상하기 위해 에칭속도를 한층 고속화하는 것이 요망되고 있다.
예를 들면 전자재료 특히 반도체장치제조의 분야에서는 반도체웨이퍼의 대구경화(大口徑化) 및 패턴의 미세화에 수반하여 에칭속도의 증대가 절실히 요망되고 있다. 대구경웨이퍼에 있어서의 미세패턴을 면내 균일성 있게 에칭을 행하기 위해서는 한번에 다수매의 웨이퍼를 처리하는 종래의 배치(batch)방식으로는 이제는 대응하기 어려우며, 매엽식(枚葉式)의 에칭처리를 실용화하는 것이 요망되는 것인바, 매엽식은 배치식에 비해 1회의 처리에서의 재료가 한정되므로 에칭속도를 크게하여 처리효율을 올릴 필요가 있다.
매엽식 에칭기술은 일부에서 실용화되고 있으나, 피처리재료에 따라서는 아직 실제적은 못된다. 예를 들면 SiO2애칭에 관해서는 종래의 배치식과 동등한 스루풋을 얻을 수 있을 만큼 에칭속도가 올라가지 않으며, 매엽식의 실용화에는 이르고 있지 않다.
또한, 고속에칭을 실현하기 위해서는 에칭의 고속화에 따라 발생하는 문제를 해결하지 않으면 안된다.
그 하나는 대미지방지의 문제이며, 다른 하나는 처리의 균일성의 문제이다.
대미지방지에 대해 언급하면, 에칭속도를 높이는 데는 에칭시에 사용하는 에너지를 크게하거나 반응성이 큰 가스를 사용하는등의 수단이 있지만, 이들은 어느것이건 소지에 대하여 대미지를 줄 염려가 있다. 원래 고속화와 대미지저감과는 상반되는 요청이긴 하나, 고속에칭의 실용화에는 그 쌍방을 충족시키지 않으면 안된다.
또, 처리의 균일성에 대해서도 이를테면 에너지가 커지면 아무래도 균일성이 희생되는 수가 있다. 예를 들면 매엽식처리의 채용에 대해서는 균일성을 유지하기 위해 이러한 수단을 사용함에 있어 고속으로 하여 균일성을 손상시킬 염려가 있으면 이것을 채용하는 의의가 감소되고 만다. 일본국 특공소 60(1985)-11109호 공보에는 고속이고 대미지가 작은 마그네트론드라이에칭방법이 개시되어 있으나, 균일성의 점에서 문제가 남게되는 것이다. 한편, 일본국 특공소 57(1982)-44749호 공보에는 대미지가 작은 균일처리가능한 에칭기술이 개시되어 있으나, 고속화라는 점에서 더욱 개량이 요망된다.
따라서, 고속에칭이 가능하고, 더욱이 그것에 수반되는 문제, 예를 들면 대미지의 문제라든가, 처리불균일성의 문제를 해결한 에칭기술이 요망되고 있는 것이다.
본 출원의 각 발명은 상기 문제점을 해결하려는 것이다. 즉, 본 출원의 청구항1의 발명은 고속이고도 대미지가 작은 에칭방법을 제공하는 것을 목적으로 한다. 본 출원의 청구항2의 발명은 고속이고도 처리균일성이 높은 에칭을 달성할 수 있는 에칭장치를 제공하는 것을 목적으로 한다. 본 출원의 청구항3의 발명은 고속이고도 대미지가 작은 에칭을 달성할 수 있는 에칭장치를 제공하는 것을 목적으로 한다.
본 출원의 청구항1의 발명은 실리콘화합물막상에 패턴화된 마스크층을 형성하는 공정과, 수소를 함유하지 않은 불화탄소계 가스를 주성분으로 하는 가스에 의해 실리콘화합물막의 깊이방향의 일부를 패턴에칭하는 공정과, 수소를 함유하는 불화탄소계 가스를 주성분으로 하는 가스에 의해 실리콘화합물막의 깊이방향의 잔부를 패턴에칭하는 공정을 가지는 것을 특징으로 하는 캐소드커플링평행평판형 마그네트론 RIE 장치에 의한 에칭방법이다.
이 발명에 의하면, 수소를 함유하지 않은 불화탄소계 가스를 주성분으로 하는 가스에 의한 에칭에 의해서 실리콘화합물막의 고속에칭을 행할 수 있다. 또, 잔여부분에 대하여 수소를 함유하는 불화수소계 가스를 주성분으로 하는 가스에 의한 에칭에 의해서 소지에 대한 대미지가 없는 에칭을 행할 수 있다.
그러므로, 이 발명을 이용하면 도중까지 고속에칭을 행하고, 소지부근이 된 단계에서 저대미지의 에칭으로 전환하여 실시할 수 있다. 따라서, 이 발명에 의해 고속이고도 저대미지의 에칭이 달성된다.
본원 발명에 있어서는 상기 각 주성분을 이루는 가스외에 다른 가스성분 이를테면 희가스등을 함유하는 가스계를 사용해도 된다. 즉, 여기서 말하는 주성분이라함은 에칭가스로서 소망의 에칭을 달성할 수 있는 정도로 가스계에 함유되어 있는 것을 말한다.
이 발명에 있어서, 수소를 함유하지 않은 불화탄소계 가스라는 것은 프론계 가스 또는 프레온계 가스등으로 불리는 함불소가스중 분자중에 수소를 함유하지 않은 것을 말한다. 예를 들면 C3F8, C2F6등의 가스(일반식 CnF2n+2로 표시할 수 있는 불화탄소가스, n은 1이상의 정수)를 바람직하게 사용할 수 있다.
또, 수소를 함유하는 불화탄소계 가스라는 것은 역시 상기와 같은 함불소가스중 분자중에 수소를 함유한 것을 말한다. 예를 들면 CHF3, CH2F2등의 가스(일반식 CnH2n+2-mFm으로 표시할 수 있는 가스, n,m은 1이상의 정수)를 바람직하게 사용할 수 있다.
또, 이 발명에 있어서 실리콘화합물막이라함은 실리콘의 산화물이나 질화물로 대표되는 각종 실리콘화합물로 이루어지는 막이며, 피에칭처리되는 것이면 특히 한정은 없다. 특히 SiO2나 SiN(Si3N4등의 실리콘나이트라이드)은 소자가 실리콘기판의 경우 에칭에 의해 대미지가 발생할 염려가 크므로, 이 발명을 유효하게 적용할 수 있다.
다음에, 본 출원의 청구항2의 발명은 애노드전극 뒤쪽에 전계와 직교하는 자계성분을 가지며, 전계와 직교하는 방향으로 이동가능한 자석을 배설하고, 또한 캐소드전극 주위에 전계와 직교하는 자계성분을 가진 자석을 균등하게 배설한 것을 특징으로 하는 에칭장치이다.
이 발명에 의하면 전계와 직교하는 자계성분을 가진 자석을 애노드전극 뒤쪽에 있어서 전계와 직교하는 방향으로 이동시킴으로써 주방전영역에 있어서의 주된 자계를 형성하는 동시에, 캐소드전극 주위에 균등하게 배설한 자석에 의해 균등한 자계를 부여할 수 있으며, 이로 인해 균일한 에칭을 달성할 수 있다.
이 발명에 있어서, 애노드전극의 뒤쪽이라함은 주된 반응이 행해지는 주방전영역과 반대측을 의미한다. 또, 균등하게 배설이라함은 반드시 기계적으로 거리가 균등하다는 것만이 아니라, 부여되는 자계가 균등하며, 균일한 에칭을 초래할 수 있는 경우도 포함하는 것이다.
또, 본 발명에 있어서 직교라함은 반드시 엄밀하게 직각방향일 필요는 없으며, 자계등에 의한 효과가 있는 정도의 각도로 교차되어 있으면 된다.
다음에, 본 출원의 청구항3의 발명은 주방전영역내에 불소를 함유하는 수지를 가진 제3전극을 배설한 것을 특징으로 하는 에칭장치이다.
이 발명에 의하면, 제3전극이 가진 불소를 포함하는 수지로부터 에칭에 기여하는 불소계 에칭제가 발생하고, 에칭속도가 향상된다. 일반적으로 스퍼터에 의해 불소계의 이온이 공급되고, 이것이 에칭제로서 기능하는 것이다.
또, 이 발명에 의하면 이러한 에칭제도입용의 전극은 제3전극으로서 형성하였으므로, 이 제3전극의 인가전력은 캐소드인가전력과는 별도로 제어할 수 있다. 그러므로, 에칭제의 생성과 반도체웨이퍼등의 피에칭재에의 입사이온에너지를 각각 독립적으로 제어하는 것이 가능하게 되고, 저대미지의 에칭을 달성할 수 있다.
이 발명에 있어서, 불소의 함유하는 수지는 제3전극에 에칭제를 공급할수 있도록 구비되어 있으면 되며, 반드시 이 전극이 불소를 함유하는 수지에 피복되어 있을 필요는 없으나, 바람직하기로는 피복되어 있는 것이다.
이 발명에 있어서 불소를 함유하는 수지로서는 이른바 테프론을 바람직하게 사용할 수 있으나, 기타 불소를 함유하고 있으며, 불소계의 에칭제를 공급할 수 있는 것이라면 임의로 사용할 수 있다.
다음에, 실시예에 대해 설명한다. 단, 당연한 것이지만 본 출원의 각 발명은 다음에 기술하는 구체적인 실시예에 의해 한정되는 것은 아니며, 여러가지 양태를 취할 수 있는 것이다.
[실시예-1]
본 실시예는 본 출원의 청구항1의 발명을 구체화한 것이며, 특히 고집적화된 반도체장치의 제조에 적용한 것이다.
본 실시예에서는 SiO2계 막의 에칭에 상기 발명을 적용하였다. SiO2의 에칭은 이온이 에칭에 주로 기여하는 이른바 이온어시스트반응을 주로하여 에칭이 진행된다고 생각되는 것인데, 예를 들면 CF3이온과 같이 SiO2를 에칭하는 이온을 발생하는 것과 같은 해리(解離)가 많은 가스에 의한 고밀도플라즈마에 실리콘웨이퍼등의 피에칭제가 노출되면 입사이온에 의한 기판대미지가 커진다. 이것은 입사이온에너지를 크게 할 수 있는 마그네트론 RIE 장치에 있어서의 고속에칭에 대해 특히 문제이다. 이러한 대미지를 억제하려고 하면 에칭 속도를 희생시키지 않으면 안되었던 것인데, 본 실시예에서는 본 출원의 청구항1의 발명을 적용함으로써 고속이면서 기판대미지를 억제한 SiO2계 막이 에칭을 실현하였다.
본 실시예에 있어서는 소지상에 형성된 SiO2계 막을 에칭하는 경우에 C3F8, C2F6등의 H를 함유하지 않는 프론가스를 주로 하는 가스계로 소지 바로 앞까지 고속이방성 에칭을 행하고, 다음에 분자내에 최소한 1개의 H를 함유하는 프론가스 (예를 들면 CHF3)를 주로 하는 가스계로 전환함으로써 소지에의 입사이온대미지를 억제하도록 하였다.
다음에, 본 실시예에 의한 캐소드커플링형 평행평판형 마그네트론 RIE 장치에 의한 에칭방법에 대해 구체적으로 설명한다.
본 실시예에 있어서는 제1a도에 도시한 바와 같이 실리콘화합물막(1)(실리콘산화물이나 질화물등으로 이루어지는 막. 본 실시예에서는 SiO2막)상에 마스크형성용의 레지스트층(2)을 형성하고, 이어서 이 레지스트층(2)을 패터닝하여 제1b도에 도시한 바와 같은 패턴화된 마스크층(21)을 형성한다.
본 실시예에 있어서, 상기 실리콘화합물막(1)은 실리콘기판(10)상에 형성하였다.
이이서, 얻어진 제1b도의 패턴화된 마스크층(21)을 마스크로하여 실리콘화합물막(1)의 패턴에칭을 행하는 것이며, 본 실시예에 있어서의 캐소드커플링평행평판형 마그네트론 RIE 장치에 있어서의 이 패턴에칭은 다음의 구체적 조건의 2단계의 스텝으로 행하였다.
I. 고속조건의 패턴에칭공정.
에칭조건은 하기와 같암.
사용가스 및 유량 : C3F8= 46SCCM
분 위 기 압 : 2Pa
RF 파 워 : 2.76W/cm2
인 가 자 장 : 100Gauss
본 실시예에서는 저스트에치조건 즉 소지인 기판(10)이 알맞게 노출할 때까지의 에칭조건 보다 10% 정도전의 시기까지 상기 조건에서의 고속에칭을 행하였다. 소지가 노출하지 않은 한 될 수 있는대로 저스트에치조건에 가까운 곳까지 이 고속조건의 에칭을 행하는 것이 바람직하며, 10% 이내 보다 바람직하기로는5% 이내의 시간까지 이 에칭을 계속한다. 단, 실리콘화합물막(1)의 막두께의 면내불균일이 통상은 3% 정도 있다고 생각되므로, 이 불균일을 고려하여 소지가 노출되지 않도록 상기 고속에칭을 행한다.
이 공정에 있어서의 고속에칭은 다음공정의 저대미지조건의 경우에 대해 약 3배강의 에칭속도를 가지고 있다.
이 공정종료시의 구조를 제1c도에 약시한다.
II. 저대미지조건의 패턴에칭공정.
에칭조건은 하기와 같음.
사용가스 및 유량 : CHF3= 50SCCM
분 위 기 압 : 2Pa
RF 파 워 : 1.33W/cm2
인 가 자 장 : 100Gauss
고속에칭조건으로부터 이 저대미지조건의 에칭공정에 들어가는 시점은 상기와 같이 소지가 노출하지 않는 한 될 수 있는대로 소지에 근접하는 시점이 바람직한 것인데, 구체적으로는 미리 적정한 에칭잔부가 되는 시간을 조사하여 설정해 두고, 이 설정에 따르도록 할 수 있다. 또는, 눈으로 보거나 기타의 관찰에 의해 모니터하여 조건의 전환시점을 결정하도록 해도 된다.
이 조건으로 에칭함으로써 제1d도와 같이 에칭을 완성한 구조를 얻는다.
본 실시예에 있어서는 상기 I, II의 각 조건에 의한 2단계의 패턴에칭을 행함으로써 900㎚/min 이상의 높은에칭속도가 얻어졌다. 또한, 기판대미지를 억제한 SiO2막의 에칭이 가능하게 되었다. 종래의 에칭방법이라면 배치식으로 하든 매엽식으로 하든 40 - 50㎚/min 정도의 에칭속도였으므로, 본 실시예에 의하면 매엽식으로 한 경우에도 종래의 배치식에 비견되는 정도의 생산효율을 달성할 수 있다.
저대미지화가 가능하다는 본원 발명의 효과는 다음의 실험으로부터 명백하다.
즉, 상기 실시예에서 사용한 CHF3와 C3F8의 2종류의 가스에 대해, 모두 RF 파워를 1.33W/cm2인가하는 조건으로 에칭을 행한 경우의 기판대미지를 서멀웨이브(Thermal Wave)법에 의한 기판의 대미지 평가로 조사하였다. 이 결과 CHF3가스에서는 C3F8가스에 의한 경우에 비해, 465유니트로부터 110유니트로 대미지평가가 감소되었다(노대미지에서는 약 25유니트임). 이와 같이 76%의 대미지저감을 할수 있다는 것이 확인되었다.
이것으로부터도 기판노출시의 패턴에칭을 H 를 함유하는 불화탄소계 가스로 행하는 본원 발명이 전체로서 저대미지화의 현저한 효과를 가지고 있다는 것을 이해할 수 있을 것이다.
이 공정에 있어서의 함수소불화탄소계가스에 의한 에칭에서는 활성화된 불소를 수소가 포착하므로 SiO2/Si간의 선택비를 취할 수 있다.
또한, 상기 서멀웨이브법에 의한 기판의 대미지평가는 다음과 같이 행하였다. 즉, 1㎒로 변조된 Ar 이온레이저법에 의해 피측정물에 주기적 에너지를 부여하는 동시에 HeNe 레이저법을 피측정물상에 초점을 맞추도록 조사하고(빔강도는 3MW 정도), 피측정물로부터 반사한 빛만을 편광분리하여 그 신호를 검지한다. 이 조작을 에칭의 전후에 대해 행하여 에칭에 의해 부여되는 반사율의 변화나 주기변화의 상태를 서멀웨이브의 흡수유니트로 표시한 것이다. 이 평가방법의 상세에 대해서는 프레시저널사 월간 반도체세계(Semiconductor World) 1987년 1월호의 121 - 127 페이지에 상세한 기재가 있으므로 이것을 참조하기 바란다.
상술한 바와 같이, 본 실시예에 있어서는 SiO2막이나 SiN 막등의 실리콘화합물막을 드라이에칭할 때, 소지 바로 앞까지를 C3F8, C2F6등의 H를 함유하지 않은 프론가스를 주로하는 가스계로 고속 이방성 에칭하고, 그후 분자내에 최소한 1개의 H를 함유하는 프론가스(예를 들면 CHF3)를 주로하는 가스계로 저대미지에칭을 행하는 2스텝에칭으로 패턴에칭하므로, 고속화되고 저대미지화된 SiO2막 계의 에칭을 달성할 수 있다. 이 결과, 에칭의 매엽화도 실현할 수 있다. 또한, 저대미지화에 의한 디바이스특성의 향상을 도모할 수 있다. 또한, 저대미지화하였으므로 에칭후의 표면처리량의 저감화도 실현할 수 있다.
[실시예-2]
본 실시예에는 본 출원의 청구항2의 발명을 구체화한 것이다.
상기한 바와 같은 에칭의 고속화의 요청을 충족시키기 위해 고밀도플라즈마를 형성하는 수단으로서, ECR 방전을 이용한 마이크로파플라즈마에칭제나, 마그네트론방전을 이용한 RIE 장치가 개발되어 있는 것이며, 그중 마그네트론방전형의 RIE를 고려했을 경우, 인가자장강도의 최적화와 함께 피처리재(예를 들면 웨이퍼)면내에 있어서의 균일성이 문제가 된다. 그 대책으로서 교번자계를 이용한 것이라든가 영구자석을 기계주사시킨 것이 개발되어 있지만, 각각 일장일단이 있으며, 고에칭속도, 적절한 균일성, 저대미지성이라고 하는 특성을 모두 충족시킬 수 있는 기술은 개발되어 있지 않다. 이에 대해 본 실시예에서는 본 출원의 청구항2의 발명을 이용함으로써 이것을 충족시킨 에칭장치를 구체화한다.
본 실시예는 제2a도에 도시한 바와 같이 캐소드커플링형 마그네트론방전형 RIE에 있어서, 애노드전극(3) 뒷면에 자석(51)-(53)을 배치하여 이것들을 주사시키는 구성으로 하는 동시에, 이것과는 별도로 제2b도에 도시한 바와 같이 캐소드전극(4)의 주변에 균등하게 자석(61) - (68)을 배치하여 이것을 2중의 자장인가수단으로 한다. 애노드전극(3)의 안쪽의 자석(51) - (53)은 전계와 빅교하는 자계성분을 가지며, 전계와 직교하는 방향(예를 들면 도면에서는 좌우의 화살표방향)으로 이동가능하게 배치된다. 또, 캐소드전극(4)의 주변에 배치하는 자석(61) - (68)은 전계와 직교하는 자계성분을 갖는다. 제2a,b도중 파선으로 표시한 것은 자력선이다.
본 실시예에 있어서는 자석(61) - (68)으로 이루어지는 균등한 자장인가수단에 의해 자석(51) - (53)의 기계주사를 행하여도 보충할 수 없는 피에칭재(8)의 주변부에 있어서의 에칭속도의 저하를 방지할 수 있다. 제2a도에 있어서, 애노드전극(3) 안쪽의 자석(51) - (53)은 소망에 따라 적절히 주사할 수 있고, 각 자석(51) - (53)은 서로 밀착시키거나 이간시키거나 해도 된다.
또, SiO2 에칭등에 있어서, 캐소드재의 스퍼터를이용하여 고속화를 도모하는 것으로 행해지고 있으며, 예를 들면 제2a도에 부호(43)로 표시한 바와 같이 캐소드커버를 배설하고, 또한 이것을 이른바 테프론등의 함불소수지로 형성하도록 구성할 수 있는데, 이와 같이 한 경우에는 본 실시예의 구성에 의하면 스퍼터링에 기여하는 피에칭제(8)(여기서는 반도체웨이퍼) 주변부의 이온이 효율적으로 생성되기 때문에 에칭레이트의 고속화를 향상할 수 있다. 단, 제2a도의 예는 이러한 캐소드재의 스퍼터링에 의한 레이트향상의 하나의 구성예이고, 물론 이에 한정되는 것은 아니다.
본 실시예에 의하면, 주방전영역에 인가하는 자장에 더하여 피에칭제(8)의 주변부에 보조적인 자장인가수단이 배설됨으로써, 에칭속도의 향상과 비에칭제(8)의 면내균일성을 향상시킬 수 있다. 이와 같이, 본 실시예에 의해 고속마그네트론 RIE 에칭장치에 있어서의 균일성의 개선을 달성할 수 있다.
또, 본 실시예에 있어서는 구체적 에칭조건은 실시예-1에 있어서의 I의 고속에칭조건을 사용하였으나, 본 실시예에서는 이러한 프론 내지 프레온이라고 하는 함불소가스를 반드시 사용하지 않아도 실리콘계재료의 고속에칭을 실현할 수 있다.
[실시예-3]
본 실시예는 본 출원의 청구항3의 발명을 구체화한 것이다.
종래 예를 들면 RIE에 있어서의 SiO2에칭 레이트의 향상수단으로서 피에칭제의 주변의 전극을 함불소수지로 커버하고, 입사이온에 의한 스퍼터링으로 에칭제인 CFx+등의 생성을 촉진시키는 것이 알려져 있으나, 예를 들면 매엽식에 맞는 레이트를 얻기 위해서는 그것만으로는 불충분하였다. 그러므로, 본 실시예는 본 출원의 청구항3의 발명을 이용함으로써 충분히 고속에칭을 실현할 수 있도록 한 것이다.
본 실시예의 구성을 제3도에 도시한다.
본 실시예는 제3도에 도시한 바와 같이 캐소드커플링형 RIE 장치에 있어서, 애노드전극(3)과 캐소드전극(4)을 가진 주방전영역내에 불소를 함유한 수지를 가진 제3전극(9)으로서 테프론등의 불소수지로 표면을 피복한 전극을 새로히 도입한다. 도면의 (91)은 불소함유수지를 표시한다. 이 제3전극(9)에 고주파전력을 인가한다. 제3도의 부호(92)는 이를 위한 고주파전원을 표시한다. 캐소드전극(4)의 전원이 되는 고주파전원은 부호(41)로 표시한다.
상기 제3전극(9)에 고주파전력을 인가함으로써 스퍼터링에 의한 에칭제의 공급을 증대시킨다.
본 실시예에 있어서의 제3전극(9)의 형상은 제3도에 있어서의 IV 방향에서 본 도면인 제4도에 도시한 바와 같이 환상(環狀)구조로 하고, 그 외경 R 은 캐소드전극(4)의 직경보다 크게하며, 또 내부에는 피에칭제(8)인 웨이퍼의 직경과 대략 같은 직경 r 의 구멍을 형성함으로써 주방전을 저해하지 않는 형태로 하였다.
또, 본 실시예에서는 캐소드커버(43)로서도 불소함유의 예를 들면 테프론수지로 이루어진 것을 배설하였다.
이로써, 캐소드커버(43)의 스퍼터링에 더하여, 도입한 제3전극(9)의 표면으로부터의 스퍼터에 의해서 에칭제인 CFx+의 공급이 증대된다. 이 때문에 SiO2에칭의 고속화가 달성된다. 또, 희가스(Ar 등)를 다시 가스계에 함유시켜서, 그 방전에 의해 상기 스퍼터링을 효과적으로 행할수 있도록 할 수 있다. 이 결과, 프론등의 불소계가스를 사용하지 않아도 SiO2의 효과적인 에칭이 가능하게 된다.
또한, 이 구성에 의하면 제3전극(9)에의 인가전력과 캐소드인가전력은 따로 제어할 수 있으므로, 에칭제의 생성과 피에칭제(8)에의 입사이온에너지를 독립적으로 제어하는 것이 가능하게 된다. 따라서, 피에칭제(8)를 저대미지로 에칭하는 것이 가능해진다.
즉, 본 실시예에서는 제3전극(9)에 고주파를 부여하는 전원(92)은 예를 들면 2㎒ - 800㎑ 정도의 주파수의 것으로 하고, 이러한 비교적 낮은 주파수의 고주파를 제3전극(9)에 부여함으로써, 이온의 추종성을 용이하게 하였다. 이 결과, 에칭제로서 효율적인 작용이 행해진다. 한편, 캐소드전극(4)에 고주파를 부여하는 전극(41)은 예를 들면 12.5㎒ 와 같은 고주파로 하였다. 이와 같이 각각을 가장 적절히 독립적으로 제어하도록 한 것이다.
본 실시예는 피에칭제(8)의 SiO2의 에칭에 이 에칭장치를 사용한 것이며, 에칭조건은 다음과 같다.
사용가스 : C2F6(또는 C3F8등)
유 량 : 46SCCM
분위기압 : 0.5 - 2Pa
인가전력 : 2.76W
에칭가스로서는 CnF2n+2로 표시되는 불화탄소계 가스를 사용한 것은 고속화를 달성하기 위해서이다.
실제상 상기의 조건에 의해서 효율이 높은 SiO2의 에칭을 실현할 수 있었다. 또한, 기판대미지도 제어되었다.
이와 같이 본 실시예는 방전영역내에 함불소수지(91)로 표면이 피복된 제3전극(9)을 도입하여 고주파전력을 인가시킴으로써, 스퍼터링에 의한 에칭제의 공급을 증대시켜 SiO2의 에칭을 고속화하는 것을 가능하게 한 것이다. 이와 같이 에칭을 고속으로 할 수 있는 결과, 매엽식 에칭으로 한 경우에도 충분히 실용상 만족한 스루풋의 향상을 도모할 수 있다.
또, 상기 실시예는 고속화를 목표로 하였으므로 에칭가스로서 함불소가스를 사용하였으나 아르곤등의 불활성기체를 사용하는 것만으로도 함불소수지(91)로부터 수소가 공급되므로 에칭을 효과적으로 달성할 수 있다. 따라서, 청구항3의 발명을 사용하면 프론가스등의 함불소가스를 사용하지 않고 SiO2등의 에칭이 가능하게 된다.
또한, 청구항3의 발명은 상기 실시예와 같이 에칭제의 생성과 피에칭제(8)에의 입사이온에너지를 독립적으로 제어하는 것이 가능해지고, 에칭레이트의 고속화와 저대미지성의 양립을 도모할 수 있다.
[실시예-4]
본 실시예도 본 출원의 청구항3의 발명을 구체화한 것이다. 본 실시예에서는 이 발명을 마그네트론 RIE 장치, 특히 캐소드커플링형 마그네트론 RIE 장치에 적용하였다.
본 실시예의 에칭장치는 제5도에 도시한 바와 같이 애노드전극(3)의 뒷면에 자석(51) - (53)을 배치하여 전계와 직교하는 자장을 형성하고, 마그네트론에칭을 행하는 구성으로 한 것이다.
기타 제4도와 같은 부호를 붙인 부분은 같은 구성부분을 표시한다.
본 실시예에 있어서 실시예-3과 같은 조건으로 에칭을 행한바, 실시예-3과 같이 SiO2의 고속에칭이 달성되고, 또한 마그네트론 RIE 의 특징인 면내균일성의 효과를 충분히 발휘할 수 있었다.
[실시예-5]
본 실시예는 상기 설명한 제2도에 도시한 바와 같이 캐소드전극(4)의 주위에 균등하게 자계발생수단인 자석(6)을 배치하는 동시에, 불소를 함유하는 수지(91)를 가진 제3전극(9)을 배설한 것이다. 즉, 제2도의 구성과 제3도의 구성을 결합시킨 형태이며, 본 출원의 청구항2의 발명과 청구항3의 발명을 동시에 실시한 것이다.
이 구성을 제6도에 도시한다.
즉, 본 실시예에 있어서는 주변부에 제2도와 같은 보조자장을 배설하는 동시에, 이에 더하여 표면이 테프론등의 불소를 함유하는 수지(91)로 피복된 제3전극(9)을 방전영역에 도입시킨다. 이로써, 상기 설명한 바와 같이 스퍼터에 의한 에칭제의 생성이 한층 증대하고, SiO2의 에칭레이트도 상승한다. 전력도 작아도 되며, 예를 들면 100Gauss 의 마그네트를 사용하면 1.33W 로 소망의 에칭이 달성되었다. 본 실시예에 의하면 프론가스등의 함불소가스를 사용하지 않아도 희가스(Ar 등)의 방전에 의해서 SiO2막의 에칭이 가능하다.
상술한 바와 같이 본 출원의 각 발명에 의하면, 에칭속도를 크게 할 수 있으며, 따라서 매엽식 에칭이 적용해도 실용성이 있고, 또한 에칭의 고속화에 따른 각종 문제점의 해결도 도모할 수 있는 것이다.
Claims (3)
- 캐소드커플링평행평판형 마그네트론 RIE 장치에 의한 에칭방법에 있어서, 실리콘화합물막상에 패턴화된 마스크층을 형성하는 공정과, 수소를 함유하지 않은 불화탄소계 가스를 주성분으로 하는 가스에 의해 실리콘화합물막의 깊이방향의 일부를 패턴에칭하는 공정과, 수소를 함유하는 불화탄소계 가스를 주성분으로 하는 가스에 의해 실리콘화합물막의 깊이방향의 잔부를 패턴에칭하는 공정을 가지는 것을 특징으로 하는 에칭방법.
- 애노드전극 뒤쪽에 전계와 직교하는 자계성분을 가지며, 전계와 직교하는 방향으로 이동가능한 자석을 배설하고, 캐소드전극 주위에 전계와 직교하는 자계성분을 가진 자석을 균등하게 배설한 것을 특징으로 하는 에칭방법.
- 제2항에 있어서, 상기 애노드전극과 캐소드전극 사이에 형성되는 주방전영역내에 불소를 함유하는 수지를 가진 제3전극을 배설한 것을 특징으로 하는 에칭방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP89-298914 | 1989-11-17 | ||
| JP1298914A JP3033104B2 (ja) | 1989-11-17 | 1989-11-17 | エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010637A KR910010637A (ko) | 1991-06-29 |
| KR0176703B1 true KR0176703B1 (ko) | 1999-04-15 |
Family
ID=17865810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900018277A KR0176703B1 (ko) | 1989-11-17 | 1990-11-13 | 에칭방법 및 에칭장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5160398A (ko) |
| EP (1) | EP0429251A3 (ko) |
| JP (1) | JP3033104B2 (ko) |
| KR (1) | KR0176703B1 (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376211A (en) * | 1990-09-29 | 1994-12-27 | Tokyo Electron Limited | Magnetron plasma processing apparatus and processing method |
| DE4118973C2 (de) * | 1991-06-08 | 1999-02-04 | Fraunhofer Ges Forschung | Vorrichtung zur plasmaunterstützten Bearbeitung von Substraten und Verwendung dieser Vorrichtung |
| JP3146561B2 (ja) * | 1991-06-24 | 2001-03-19 | 株式会社デンソー | 半導体装置の製造方法 |
| JPH06232099A (ja) * | 1992-09-10 | 1994-08-19 | Mitsubishi Electric Corp | 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法 |
| US5433786A (en) * | 1993-08-27 | 1995-07-18 | The Dow Chemical Company | Apparatus for plasma enhanced chemical vapor deposition comprising shower head electrode with magnet disposed therein |
| US5557172A (en) * | 1993-12-21 | 1996-09-17 | Sumitomo Heavy Industries, Ltd. | Plasma beam generating method and apparatus which can generate a high-power plasma beam |
| DE69508273T2 (de) | 1994-11-18 | 1999-11-04 | Advanced Micro Devices, Inc. | Verfahren zum ätzen von siliziumnitrid mit verstärkung der kritischen abmessung |
| US5728261A (en) * | 1995-05-26 | 1998-03-17 | University Of Houston | Magnetically enhanced radio frequency reactive ion etching method and apparatus |
| US5626716A (en) * | 1995-09-29 | 1997-05-06 | Lam Research Corporation | Plasma etching of semiconductors |
| TW303480B (en) * | 1996-01-24 | 1997-04-21 | Applied Materials Inc | Magnetically confined plasma reactor for processing a semiconductor wafer |
| US5900284A (en) * | 1996-07-30 | 1999-05-04 | The Dow Chemical Company | Plasma generating device and method |
| US5993598A (en) * | 1996-07-30 | 1999-11-30 | The Dow Chemical Company | Magnetron |
| US5759920A (en) * | 1996-11-15 | 1998-06-02 | International Business Machines Corporation | Process for making doped polysilicon layers on sidewalls |
| US6303045B1 (en) * | 1997-03-20 | 2001-10-16 | Lam Research Corporation | Methods and apparatus for etching a nitride layer in a variable-gap plasma processing chamber |
| US6393685B1 (en) | 1997-06-10 | 2002-05-28 | The Regents Of The University Of California | Microjoinery methods and devices |
| US6055929A (en) * | 1997-09-24 | 2000-05-02 | The Dow Chemical Company | Magnetron |
| US6645353B2 (en) * | 1997-12-31 | 2003-11-11 | Intel Corporation | Approach to optimizing an ILD argon sputter process |
| US6066566A (en) * | 1998-01-28 | 2000-05-23 | International Business Machines Corporation | High selectivity collar oxide etch processes |
| US6133153A (en) * | 1998-03-30 | 2000-10-17 | Lam Research Corporation | Self-aligned contacts for semiconductor device |
| JPH11307512A (ja) * | 1998-04-23 | 1999-11-05 | Sony Corp | エッチング方法 |
| JP4066214B2 (ja) * | 1998-07-24 | 2008-03-26 | 財団法人国際科学振興財団 | プラズマプロセス装置 |
| US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
| JP2000336112A (ja) | 1999-06-01 | 2000-12-05 | Idemitsu Petrochem Co Ltd | 有機ケイ素化合物、オレフィン重合体製造用触媒およびオレフィン重合体の製造方法 |
| US6270634B1 (en) * | 1999-10-29 | 2001-08-07 | Applied Materials, Inc. | Method for plasma etching at a high etch rate |
| US20010047838A1 (en) * | 2000-03-28 | 2001-12-06 | Segal Vladimir M. | Methods of forming aluminum-comprising physical vapor deposition targets; sputtered films; and target constructions |
| US6863835B1 (en) | 2000-04-25 | 2005-03-08 | James D. Carducci | Magnetic barrier for plasma in chamber exhaust |
| US6803318B1 (en) * | 2000-09-14 | 2004-10-12 | Cypress Semiconductor Corp. | Method of forming self aligned contacts |
| US6559062B1 (en) | 2000-11-15 | 2003-05-06 | Agere Systems, Inc. | Method for avoiding notching in a semiconductor interconnect during a metal etching step |
| KR100403616B1 (ko) * | 2001-01-03 | 2003-10-30 | 삼성전자주식회사 | 플라즈마 장치에 의한 플라즈마 처리 공정의 시뮬레이션방법 |
| US7297577B2 (en) * | 2004-12-30 | 2007-11-20 | Sony Corporation | SOI SRAM device structure with increased W and full depletion |
| JP5065726B2 (ja) * | 2007-03-26 | 2012-11-07 | 株式会社アルバック | ドライエッチング方法 |
| US10460968B2 (en) | 2013-12-02 | 2019-10-29 | Applied Materials, Inc. | Electrostatic chuck with variable pixelated magnetic field |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US806381A (en) * | 1905-08-15 | 1905-12-05 | John Franklin Weller | Furnace-door frame and means of cooling. |
| FR2082505A5 (ko) * | 1970-03-18 | 1971-12-10 | Radiotechnique Compelec | |
| JPS5368171A (en) * | 1976-11-30 | 1978-06-17 | Hitachi Ltd | Method and apparatus for plasma treatment |
| JPS5744749A (en) * | 1980-08-27 | 1982-03-13 | Honda Motor Co Ltd | Controlling device of secondary air in suction air sistem of internal combustion engine |
| JPS57149734A (en) * | 1981-03-12 | 1982-09-16 | Anelva Corp | Plasma applying working device |
| JPS6011109A (ja) * | 1983-07-01 | 1985-01-21 | Nippon Steel Corp | 電磁超音波測定装置 |
| JPS6189635A (ja) * | 1984-10-09 | 1986-05-07 | Toshiba Corp | 微細加工方法 |
| JPS61190944A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Chiyou Lsi Eng Kk | ドライエツチング装置 |
| US4631248A (en) * | 1985-06-21 | 1986-12-23 | Lsi Logic Corporation | Method for forming an electrical contact in an integrated circuit |
| US4657619A (en) * | 1985-11-29 | 1987-04-14 | Donnell Kevin P O | Diverter magnet arrangement for plasma processing system |
| DE3615519A1 (de) * | 1986-05-07 | 1987-11-12 | Siemens Ag | Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten |
| US4842707A (en) * | 1986-06-23 | 1989-06-27 | Oki Electric Industry Co., Ltd. | Dry process apparatus |
| JPS6381928A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | ドライエツチング装置 |
| JPS63192229A (ja) * | 1987-02-03 | 1988-08-09 | Sumitomo Metal Ind Ltd | プラズマプロセス装置 |
| EP0282820A1 (de) * | 1987-03-13 | 1988-09-21 | Siemens Aktiengesellschaft | Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten |
-
1989
- 1989-11-17 JP JP1298914A patent/JP3033104B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-13 KR KR1019900018277A patent/KR0176703B1/ko not_active IP Right Cessation
- 1990-11-15 EP EP19900312463 patent/EP0429251A3/en not_active Withdrawn
- 1990-11-16 US US07/614,137 patent/US5160398A/en not_active Expired - Lifetime
-
1992
- 1992-08-11 US US07/927,954 patent/US5314575A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0429251A3 (en) | 1992-04-15 |
| KR910010637A (ko) | 1991-06-29 |
| US5314575A (en) | 1994-05-24 |
| EP0429251A2 (en) | 1991-05-29 |
| JP3033104B2 (ja) | 2000-04-17 |
| US5160398A (en) | 1992-11-03 |
| JPH03159235A (ja) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0176703B1 (ko) | 에칭방법 및 에칭장치 | |
| TWI761345B (zh) | 蝕刻方法 | |
| US4609428A (en) | Method and apparatus for microwave plasma anisotropic dry etching | |
| US5593539A (en) | Plasma source for etching | |
| KR970005035B1 (ko) | 플라즈마발생방법 및 그 장치 | |
| JP2988455B2 (ja) | プラズマエッチング方法 | |
| TWI445074B (zh) | 在蝕刻處理前施行之遮罩層處理方法 | |
| JP3339920B2 (ja) | ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法 | |
| JPH06177092A (ja) | 半導体装置の製造方法 | |
| KR20010039919A (ko) | 플라즈마 처리 방법 | |
| JPH06122983A (ja) | プラズマ処理方法およびプラズマ装置 | |
| Pu | Plasma Etch Equipment | |
| JP2728010B2 (ja) | プラズマ処理方法 | |
| JP2851765B2 (ja) | プラズマ発生方法およびその装置 | |
| JPS63116428A (ja) | ドライエツチング方法 | |
| JP3018462B2 (ja) | ドライエッチング方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JPH03156915A (ja) | 多層レジスト法によるパターン形成方法 | |
| KR100263611B1 (ko) | 트렌치 형성 방법 | |
| Nogami et al. | etching by M= 0 helicon plasma | |
| JP2874584B2 (ja) | プラズマ処理方法 | |
| JPH0250424A (ja) | プラズマ処理装置 | |
| JPS6354728A (ja) | エツチング方法 | |
| JPS6257220A (ja) | エツチング装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 12 |
|
| EXPY | Expiration of term |