KR0155994B1 - 피처리체의 열처리 방법 및 그 장치 - Google Patents

피처리체의 열처리 방법 및 그 장치 Download PDF

Info

Publication number
KR0155994B1
KR0155994B1 KR1019900008898A KR900008898A KR0155994B1 KR 0155994 B1 KR0155994 B1 KR 0155994B1 KR 1019900008898 A KR1019900008898 A KR 1019900008898A KR 900008898 A KR900008898 A KR 900008898A KR 0155994 B1 KR0155994 B1 KR 0155994B1
Authority
KR
South Korea
Prior art keywords
temperature
time
heat treatment
heating
recipe
Prior art date
Application number
KR1019900008898A
Other languages
English (en)
Other versions
KR910001952A (ko
Inventor
키미하루 마쓰무라
히로시 사카이
마사아키 무라카이
테쓰야 오오타
지미쓰 야마구치
Original Assignee
고다까 토시오
도오교오 에레구토론 가부시끼 가이샤
다카시마 히로시
도오교오 에레구토론 큐우슈우 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1276564A external-priority patent/JP3018082B2/ja
Application filed by 고다까 토시오, 도오교오 에레구토론 가부시끼 가이샤, 다카시마 히로시, 도오교오 에레구토론 큐우슈우 가부시끼 가이샤 filed Critical 고다까 토시오
Publication of KR910001952A publication Critical patent/KR910001952A/ko
Application granted granted Critical
Publication of KR0155994B1 publication Critical patent/KR0155994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1951—Control of temperature characterised by the use of electric means with control of the working time of a temperature controlling device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/68—Heating arrangements specially adapted for cooking plates or analogous hot-plates
    • H05B3/72—Plates of sheet metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

피처리체의 열처리 방법 및 그 장치
제1도는 종래의 열처리 방법이 이용된 레지스트 처리 시스템의 레이아웃개요를 나타내는 블록도.
제2도 및 제3도는 각각 종래의 방법에 의한 웨이퍼 얹어놓는 대의 열이력(熱履歷)을 나타내는 블록도.
제4도는 본 발명의 열처리 방법이 이용된 레지스트 처리 시스템의 레이아웃개요를 나타내는 블록도.
제5a도는 레지스트 처리 시스템에 포함되는 어드히죤(Adhesion)장치의 회로를 모식적으로 나타내는 회로도.
제5b도는 콘트롤 시스템의 회로를 상세하게 나타내는 블록도.
제6a 내지 6c도는 각각 콘트롤러로 부터 SSR(Solid State Relay)로 부터 보내지는 PWM신호(sm)및 냉각제어신호(SC)를 설명적으로 나타내는 챠아트도.
제7도는 온도의 승강시 및 온도유지시에서의 발열판의 온도 변화를 설명적으로 나타내는 챠아트도.
제8도는 웨이퍼 얹어놓는대의 열이력에 대한 레시피(Recipe)의 1예를 나타내는 챠아트도.
제9도는 웨이퍼 얹어 놓는대의 열이력에 대한 레시피의 다른예를 나타내는 챠아트도.
제10도는 다른 실시예의 가열판을 나타내는 종단면도.
제11도는 배치(Batch)식의 가열처리 장치를 모식적으로 나타내는 종단면도.
제12도는 배치식의 가열처리장치를 모식적으로 나타내는 횡단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 센더(Sender) 2 : 어드히죤 유니트
3 : 냉각 유니트 4 : 코우팅 유니트
5 : 베이킹 유니트 6 : 리시버
10 : 레지스트 시스템 11 : 챔버
12,12a : 웨이퍼 얹어놓는대 13,13a : 얹어놓는대의 상판
13b : 세라믹 박막 14 : 도전성 박막
15,16 : 전극 17 : 교류전원
18 : SSR(Solid State Relay) 19 : 전원 회로
20 : 제어시스템 20a : 키보오드
21 : 보호막 22 : 냉각 자켓(냉각수단)
22a : 내부통로 23 : 냉각시스템
24 : 온도계 25 : 센서(온도검출수단)
31 : 보틀(Bottle) 32 : 기포기
32a : 관 33 : HMDS 공급관
34 : 확산판 35 : 배기관
40 : 레지스트 처리시스템 41 : 센더
42 : 어드히죤 유니트 43 : 코우팅 유니트
44 : 베이킹 유니트 45 : 리시버
131 : 반응관 132 : 도전성 박막
133,134 : 전극 135 : 웨이퍼 보우트
201 : CPU(기억수단) 202 : 디지탈 가산기
203 : PID 콘트롤러(제어수단) 204 : 펄스 제네레이터
205 : 어드레스 카운터
본 발명은, 반도체 웨이퍼 또는 LCD 기판을 열처리하기 위한 방법 및 그 장치에 관한 것으로서, 특히 온도 상승시 및 온도 하강시의 온도를 제어하기 위한 방법 및 장치에 관한 것이다.
반도체를 이용한 각종 소자의 제조공정에는, 여러가지의 가열공정이 포함되어 있다.
예를들면, 반도체 집적회로의 포토리소그래피 공정에서는, 어드히죤(Adhesion)처리 및 베이킹(Baking)처리시에 반도체 웨이퍼를 가열한다.
즉, 어드히죤 처리공정에서는 반도체 웨이퍼 표면에로의 포토레지스트의 부착성을 개선하기 위하여, 반도체 웨이퍼를 가열하고, 그 표면에 HMDS 를 도포한다.
또한, 베이킹 처리 공정에서는, 포토레지스트 처리후, 반도체 웨이퍼를 소정온도에서 베이킹하고, 포토레지스트에 함유된 용제를 제거한다.
제1도에 나타낸 바와같이, 레지스트 처리 시스템(10)내에는 각종처리용의 유니트(1) 내지 (6)가 수납되고, 반도체 웨이퍼가 차례로 처리되도록 되어 있다.
시스템(10)의 입구측에는 센더(Sender)(1)가 형성되고, 시스템(10)의 출구측에는 리시버(6)가 형성되어 있다. 센더(1)에 의하여 반도체 웨이퍼가 1장씩 어드히죤 유니트(2)로 보내지고, 어드히죤 유니트(2)에서 1장마다 웨이퍼가 어드히죤 처리된다.
어드히죤 유니트(2)에서 가열된 후에, 반도체 웨이퍼는 냉각 유니트(3)에서 강제 냉각되고, 코우팅 유니트(4)에서 포토레지스트가 도포된다.
레지스트 도포후, 반도체 웨이퍼를 베이킹 유니트(5)에서 베이킹하고, 리시버(6)로 보내다. 리시버(6)로 부터 인터페이스를 통하여 반도체 웨이퍼를 레지스트 처리시스템(10) 외부의 노출장치(도시않됨)로 반송하고, 이를 노출처리한다.
냉각 유니트(3)에서는, 반도체 웨이퍼의 강제 냉각을 신속하게 행할 필요가 있다.
이는 다음공정에서 레지스트를 웨이퍼 표면에 균일하게 도포하기 위하여, 그 온도관리를 엄밀하게 행할 필요가 있고, 웨이퍼 표면을 소정온도로 되돌려놓을 필요가 있기 때문이다. 바꿔말하면, 종래의 어드히죤 유니트(2)에서는 처리종류후의 웨이퍼의 온도가 유니트(2)의 웨이퍼 얹어놓는대의 처리종료시의 온도에 의존하기 때문에, 웨이퍼 온도가 변화하여 일정하지 않다.
따라서, 종래는 유니트(2)에서 어드히죤처리후에, 유니트(3)에서 반도체 웨이퍼를 냉각처리할 필요가 있다.
그 때문에, 종래의 레지스트 처리 시스템은 전체로서 대형이다. 또한, 종래의 시스템에서는 냉각 유니트(3)에서 강제냉각시간 및 반송시간이 가산되기 때문에, 수율이 저하한다.
더우기, 시스템 전체의 처리소요시간이 길면, 반도체 웨이퍼에 먼지 등이 부착할 기회가 증대하고, 품질관리의 관점에서 바람직하지 않다.
한편, 종례의 베이킹 유니트(5)에서는, 스테인레스강제 또는 알루미늄합금제의 열판상에 반도체 웨이퍼를 얹어놓고, 이것을 가열한다.
종래의 열판은, 발열저항체를 열판의 아래면에 가지기 때문에, 열판 표면에서 균일온도를 확보하기 위하여 열확산 길이 거리로서 그 두께가 30 내지 50mm로 두껍고, 그 결과 열용량이 크게된다. 이 때문에, 종래의 열판에 의하면 베이킹유니트(5)의 웨이퍼 얹어놓는대의 온도상승 및 온도하강을 신속하게 행할수가 없다.
특히, 급속한 냉각은 원리적으로 열제거속도의 제약으로부터 곤란한 것이다.
제2도의 열이력(熱履歷)에 나타낸 바와같이, 웨이퍼 얹어놓는대의 온도는, 베이킹 온도(T₁)에 유지증인 때에만 제어되고, 온도상승시 및 온도하강시는 제어되지 않는다. 그 때문에, 베이킹속도의 전체의 이력은 보증되지 않는다. 이 경우에, 열판의 열용량이 크기 때문에 열처리의 응답시간이 늦고, 얹어놓는대의 온도상승시의 소요시간(D₄)및 온도하강시의 소요시간(D7)이 각각 길게된다.
또한, 제3도의 열이력에 나타낸 바와같이, 베이킹 유니트(5)에서는 레지스트막의 내열성의 향상을 도모하기 위하여, 반도체 웨이퍼를 스텝히팅하는 경우도 잇다.
이 경우에도, 웨이퍼 얹어놓는대의 온도는, 베이킹 온도(T₂),(T₃)에 유지증인 때에만 제어되고, 온도상승시 및 온도하강시는 제어되지 않는다. 이와 같이 반도체 웨이퍼를 단계적으로 2개의 베이킹 온도(T₂),(T₃)로 가열하면, 온도상승시간(D5),(D6)가 다시 가산되어, 처리에 요하는 전체시간이 길어진다.
또한 스템히팅하는 경우는, 수율이 저하되지 않도록, 다수의 열판을 준비할 필요가 있다. 최근, 반도체 소자의 고밀도화에 따라, 레지스트패턴이 미세화하고 있다.
이 때문에, 종래의 시스템에서는 무시되었던 온도상승시 및 온도하강시의 온도이력(온도변화패턴)이, 포토레지스트의 해상도나 감광성 등에 크게 영향을 주고 있다. 이와같은 배경에서, 온도상승시 및 온도하강시에 원하는 열이력이 얻어지도록, 웨이퍼 얹어놓는대의 온도를 제어할수 있는 시스템의 개발이 열망되고 있다.
특히, 종래에는 온도상승시 및 온도하강시의 열이력을 관리하지 않기 때문에, 같은 종류의 반도체 웨이퍼를 베이킹 처리하여도, 각 웨이퍼마다 레지스트의 물성이 다르게 되어 신뢰성에 결함이 있었다.
본 발명의 목적은, 반도체 소자의 열처리시에, 온도상승시 및 온도하강시의 온도를 제어하고, 그 열이력을 엄밀하게 관리할 수 있는 피처리체의 간편한 열처리 방법을 제공하는데에 있다. 본 발명의 1 실시형태에 의하면, 피처리체의 열처리 방법으로서; 온도상승시 및 온도하강시의 적어도 한쪽을 포함하는 온도/시간의 지령정보를 소정의 레시피로서 미리 기억하여 놓고, 이 레시피의 온도/시간의 지령정보를 호출하고, 이것에 기초하여 도전성 박막체에 의하여 피처리체를 가열하고, 피처리체의 온도를 간접 또는 직접 검출하고, 이 검출 온도 및 페시피의 온도/시간의 지령정보에 기초하여 피처리체의 온도상승시 및 온도하강시의 온도의 적어도 한쪽을 시간 제어하고, 피검체의 열이력을 소망의 것으로 하는 방법이 개시된다.
본 발명의 다른 1 실시형태에 의하면, 피처리체의 열처리 장치로서, 피처리체를 가열하기 위한 가열수단과, 피처리체의 온도를 검출하기 위한 온도검출수단과, 온도상승시 및 온도하강시의 적어도 한쪽을 포함하는 온도/시간의 지령정보를 소정의 레시피로서 미리 기억하여 놓는 기억 수단과, 상기 기억수단으로부터 소정의 레시피의 온도/시간 지령정보를 호출함과 함께, 상기 온도 검추수단에 의한 검출온도의 신호를 받아, 이것에 기초하여 상기 가열수단을 시간제어하는 제어수단을 갖는 장치가 개시된다. 이 경우에, 또한 피처리체를 강제적으로 냉각하기 위한 냉각수단을 갖는 것이 바람직하다.
가열수단에는, 도전성 박막의 가열 원리에 의한 열판을 이용하는 것이 바람직하다.
그 이유는, 이 열판이 열용량이 작고, 응답성이 뛰어나기 때문이다. 도전성 박막에는, 응답성 및 내열성이 뛰어난 저항발열체 재료를 채용하는 것이 바람직하다.
즉, 금속, 합금, 탄소계재료, 폴리머계 복합재료, 또는 복합세라믹스재료(도전성을 가지는 것)를 도전성 박막으로 하여 사용하는 것이 바람직하다. 도전성 박막으로 사용하는 단독의 금속으로서는 크롬, 니켈, 백금, 탄탈, 텅스텐, 주석, 철, 납, 베릴륨, 안티몬, 인듐, 코발트, 스트론슘, 로듐, 파라디움, 마그네슘, 몰리브덴, 리튬 또는 루비듐이 있다. 또한, 도전성 박막으로 이용하는 합금으로서는, 니크롬, 스테인레스스틸, 청동, 황동, 아루멜 및 크로멜등이 있다.
또한, 도전성 박막으로 이용하는 탄소계 재료로서는, 카아본블랙이나 그라파이트등이 있다. 또한, 도전성 박막으로 이용하는 폴리머계 복합재료로서는, 폴리머 그라프트카본등이 있다. 또한, 도전성 박막으로 이용되는 복합 세라믹스 재료로서는, 규화 몰리브덴등이 있다.
또한, 도전성 박막은, 온도가 낮아질수록 전기저항이 적어지도록된 재료나, 또는 온도가 높아질수록 전기저항이 적게되는 재료로 형성하는 것이 바람직한데, 그 이유는 도전성 박막을 발열시킬때에, 도전성 박막내에서 상대적으로 온도가 낮은 부분에 집중적으로 큰 전류가 흐르고, 낮은 온도 영역의 온도 상승 속도가 증대하여, 도전성 박막 전체로서는 온도가 균일화 하기 때문이다.
[실시예]
이하, 본 발명의 여러 실시예에 대하여, 첨부된 도면을 참조하여 설명한다.
제4도에 나타낸 바와같이, 레지스트 처리시스템(40)내에는 각종 처리용의 유니트(41) 내지 (45)가 수납되어, 반도체 웨이퍼(W)가 차례로 처리되도록 되어 있다. 시스템(40)의 입구측에는 센더(41)가 형성되는 한편, 시스템(40)의 출구측에는 리시버(45)가 형성된다. 카셋트 반송용 로보트(도시않됨)가 클린트랙상을 주행가능하게 형성되고, 클린트랙은 센더(41)의 앞면측에 형성한 카셋트 스테이지까지 연장되어 있다. 센더(41)는, 반도체 웨이퍼(W)를 카셋트로 부터 1장씩 꺼내고 다음의 어드히죤 유니트(42)에 웨이퍼(W)를 받아넘기는 기능을 가진다. 어드히죤 유니트(42)에는, 웨이퍼(W)를 가열하고, 이것에 HMDS를 도포하기 위한 기능이 부여되어 있다.
코우팅 유니트(43)는 어드히죤 유니트(42)의 다음에 형성되고 반도체 웨이퍼(W)의 표면에 소정두께의 레지스트 막이 형성되도록 되어 있다. 베이킹 유니트(44)가 코우팅 유니트(43)의 다음에 형성되고, 반도체 웨이퍼(W)가 소정온도에서 베이킹 되도록 되어 있다.
리시버(45)는 베이킹 유니트(44)의 다음에 형성되고, 레지스트 처리가 끝난 반도체 웨이퍼(W)가 리시버(45)에 받아들여지도록 되어 있다. 레지스트 처리 시스템(40)의 외부에는 노출유니트(도시않됨)가 형성된다.
노출유니트와 리시버(45)의 사이에는 인터페이스(도시않됨)가 형성되어 있고, 이 인터페이스를 통하여 반도체 웨이퍼(W)가 노출 유니트로 보내지도록 되어 있다. 다음에, 제 5a 도를 참조하면서 어드히죤 유니트(42)에 대하여 설명한다. 또한, 여기서는, 열처리 기능을 갖는 웨이퍼 얹어 놓는대(12)를 어드히죤 유니트(42)에 사용한 경우에 대하여 설명하였으나, 동일한 것을 베이킹 유니트(44)에 사용하여도 좋다. 어드히죤 유니트(42)의 챔버(11)내에, 반도체 웨이퍼(W)를 얹어 놓기 위한 얹어놓는대(12)가 형성된다.
HMDS 공급관(33)은 챔버(11)의 상부를 관통하고 있다. 공급관(33)의 앞끝단부에는 확산판(34)이 착설된다. 확산판(34)의 아래면은, 얹어놓는대(12)상의 웨이퍼(W)에 대면하고 있다. 이 확산판(34)의 아래면에는 다수의 구멍이 뚫려 있다. 이들 구멍은, 공급관(33)을 통하여 보틀(Bottle)(31)의 내부에 연이어 통한다. 보틀(31)내의 HMDS 액중에 기포기(32)가 담그어져 있다. 기포기(32)는 관(32a)을 통하여 질소가스 공급원(도시않됨)에 연결되어 있다. 배기관(35)은 챔버(11)의 하부를 관통하고 있다.
배기관(35)의 한끝단은 진공펌프(도시않됨)의 흡인구에 접속된다. 웨이퍼 얹어놓는대(12)는, 8 인치크기의 반도체 웨이퍼(W)를 얹어놓는 것이다. 확산판(34)은, 얹어놓는대(12)의 전체면에 덮어씌우도록 형성되어 있다. 얹어놓는대(12)의 상판(13)은, 알루미나 판으로 만들어져 있다. 이 경우에, 상판(13)은, 전기절연성 및 열전도성을 가지는 세라믹 재료라면 알루미나 이외의 세라믹 이어도 좋다. 또한, 상판(13)의 크기는, 세로 및 가로가 각각 160 내지 180 mm의 범위이고, 두께는 1 내지 20mm의 범위에서 적절히 선택 가능하다. 상판(13)의 두께는 5 내지 10 mm 정도인 것이 바람직하다. 도전성 박막(14)은 상판(13)의 아래면의 전체면에 걸쳐 형성된다. 도전성 박막(14)은, 상판(13)의 표면에 금속 크롬을 단독으로 증착시켜 형성한 것이다.
박막(14)의 두께는, 0.1 내지 100 ㎛의 범위에서 적절히 선택 가능하지만, 0.5 내지 2 ㎛의 범위가 바람직하다. 또한, 얹어놓는대(12)에는, 반도체 웨이퍼(W)를 상판(13)으로 부터 들어올리기 위한 핀(도시않됨)이 착설되어 있다. 이 핀에 의하여 반도체 웨이퍼(W)가 픽업되어 얹어놓는대(12)로 부터 언로우드 된다. 동으로 만든 전극(15),(16)은 도전성 박막(14)의 둘레 가장 자리부 근방에 각각 형성된다. 전극(15),(16)은 허리띠 형상을 가지며, 도전성 박막(14)의 아래면에 부착되어 있다. 전극(15),(16)은 전원 회로(19)에 접속된다. 전원회로(19)에는 상용 교류전원(17)과 SSR(Solid State Relay)(18)이 포함되어 있다. SSR(18)은, 스위칭 소자로서의 기능을 가진다.
제어시스템(20)은, CPU(201)나 PID 콘트롤러(203)를 내장하고 있으며, 입력된 레시피 및 온도검출신호에 따라서, SSR(18)이나 냉각시스템(23)으로 여러가지 신호(SM),(SC)를 보내는 기능을 가진다.
제5b도에 나타낸 바와같이, SSR(18)에는 제어시스템(20)의 PID 콘트롤러(203)가 접속되어 있고, PID 콘트롤러(203)로 부터 SSR(18)에 PWM 신호(SM)가 입력된다. 또한, 냉각 시스템(23)에도 PID 콘트롤러(203)가 접속되어, 시스템(23)에 신호(SC)가 입력되도록 되어 있다. 제어시스템(20)의 디지탈 가산기(202)에는 온도검출수단인 센서(25)를 가지는 온도계 (24)가 접속된다. 온도센서(25)는, 도전성 박막(14)의 아래면의 적절한 장소에 부착된다. 또한, CPU(201)의 입력부에는, 키보오드(20a)가 접속된다. 이 키보오드(20a)에 의하여 소정의 어드히죤 처리조건(가열조건 등을 포함하는 레시피)이 키보오드 입력되도록 되어 있다. 펄스 제네레이터(204)로 부터 CPU(201), 디지탈 가산기(202), 및 PID 콘트롤러(203)의 각각에 1초 간격의 타이밍으로 펄스신호가 나오게 된다. 또한, CPU(201)와 펄스제네레이터(204)의 사이에는 어드레스 카운터(205)가 형성된다.
전극(15),(16)및 온도센서(25)와 함께 도전성 박막(14)은, 보호막(21)으로 덮여 있다.
이 보호막(21)은, 예를들면 테트라플루오로에티렌(상표명 테프론)으로 되어 있으며, 도전성 박막(14)등을 보호하는 역할을 가진다. 얹어놓는대(12)의 하부에 냉각쟈켓(22)이 형성되어 있다. 쟈켓(22)은, 보호막(21)을 통하여 도전성 박막(14)과 열교환할 수 있도록 형성된다. 쟈켓(22)에는, 냉각 시스템(23)의 냉매공급원에 연이어 통하는 내부통로(22a)가 형성되어 있다.
냉각 시스템(23)은, 압축기 및 증발기를 가지며, 냉매를 쟈켓(22)과의 사이에서 순환하도록 하는 시스템이다. 또한 냉각 시스템(23)의 입력부에는 제어시스템(20)의 출력부가 접속되어 있다. 즉, 제어시스템(20)는, 입력된 레시피 및 온도검출신호에 따라서, 냉각시스템(23)으로 부터 자켓(22)으로의 냉매 공급량을 제어하기 위한 제어신호(SC)를 냉각 시스템(23)으로 보내는 기능을 가진다.
다음에, 제6a도 내지 제6c도 및 제7도를 참조하여, 반도체 웨이퍼(W)의 표면을 어드히죤 처리하는 경우에 대하여 설명한다.
(I)키보오드(20a)에 의하여 소정의 레시피를 기억수단인 CPU(201)에 입력한다. 여기에서 레시피는, 온도상승속도 및 온도하강속도가 매분 50 내지 200 ℃를 넘지 않는 범위에서 온도·시간 포인트 데이타를 지령온도 테이블로 하여 입력한다. 가열유지 온도는 100 내지 150 ℃, 가열유지시간은 0.1 내지 1분이다.
(II)1장의 반도체 웨이퍼(W)를 핸드링 장치(도시 않됨)에 의하여 센더(41)로 부터 어드히죤 유니트(42)로 반입하고, 얹어놓는대(12)상에 얹어놓는다. 챔버(11)의 웨이퍼 반입구를 닫고, 배기관(35)을 통하여 챔버(11)내의 b 가스를 배기한다.
(III)제어수단인 PID 콘트롤러(203)로 부터 PWM 신호(SM)를 SSR(18)로 보낸다.
이것에 의하여 회로(19)의 전원(17)으로부터 전원(15),(16)을 통하여 도전성 박막(14)에 소정의 전류가 흐르고, 도전성 박막(14)이 발열한다. 이 발열에 의하여 상판(13)상의 반도체 웨이퍼(W)가 가열된다. 이때, PWM 신호(SM)를 변화시킴으로써 도전성 박막(14)으로의 공급전류량을 스위칭제어하고, 소망하는 온도 상승속도로 한다. 제6a도 내지 제6c도 및 제7도를 참조하여, PWM 신호(SM)및 냉각제어신호(SC)에 대하여 설명한다. 제6a도에 나타낸 바와같이, 신호(SM)및 신호(SC)의 1 주기 T 에 있어서의 펄스폭 W₁,W₂가 1/2 T 일때, 즉, 듀티(Duty)비가 50% 인때는, 제7도 중의 직선 L₁으로 나타낸 바와같이, 상판(13)의 온도는 실질적으로는 변하지 않는다. 또한 1 주기 T 는 1 초간으로서, 이는 펄스제네레이터(204)로 부터의 펄스신호에 의하여 정해진다.
제6b도에 나타낸 바와같이, 신호(SM)의 1 주기 T 에 따른 펄스폭 W₁이 1/2 T 보다 클때, 즉, 듀티비가 50% 를 넘을때는, 제7 도중의 직선 L₂로 나타낸 바와같이, 상판(13)의 온도가 상승한다.
제6c도에 나타낸 바와같이, 신호(SM)의 1 주기 T 에 따른 펄스폭 W₁이 1/2 T 보다 작을때, 즉, 듀티비가 50% 를 밑돌때는, 제7도 중의 직선 L₃로 나타낸 바와같이 상판(13)의 온도가 하강한다.
이와같이 신호(SM)및 신호(SC)의 펄스폭을 여러가지로 바꿈으로써, 도전성 박막(14)에 의한 상판(13)의 가열량을 소망의 것으로 자유롭게 바꿀수 있고, 웨이퍼(W)의 온도상승속도를 소망의 것으로 할 수 있다.
(Ⅳ)온도계(24)의 센서(25)에 의하여 박막(14)의 온도를 검출하고, 이 검출신호를 디지탈 가산기(202)에 입력한다. 디지탈 가산기(202)에서는 검출신호에 기초하여 측정온도를 결정하고, 이 측정온도에 기초하여 도전성 박막(14)으로의 급전양을 피드백 제어한다. 검출신호에 기초하여 결정되는 측정온도가, 소정의 유지 온도에 일치하면, 신호(SM)의 듀티비를 50% 로 하여, 상판(13)의 온도를 100 내지 150℃의 범위에서 0.5 내지 1 분간 유지한다.
(Ⅴ)가열유지중의 반도체 웨이퍼(W)에, 헥사메틸디실라잔(HMDS)을 스프레이하여, 웨이퍼 표면에 HMDS 를 부착시킨다.
(Ⅵ)가열유지후, 신호(SM)의 듀티비를 50% 이하로 바꾸어 상판(13)을 온도하강시킨다.
이때, 동시에 PID 콘트롤러(203)로 부터 냉각 시스템(23)에 듀티비 50% 이상의 신호(SC)를 보내고, 냉각 수단인 쟈켓(22)에 냉매를 공급하여 상판(13)을 강제 냉각한다. 이때, 센서(25)의 온도검출결과에 기초하여 PID 콘트롤러(203)에 의하여 신호(SM)및 신호(SC)를 결정한다.
(Ⅶ)냉각후, 핀을 돌출시켜, 반도체 웨이퍼를 상판(13)으로 부터 들어올려, 이것을 챔버(11)로 부터 반출한다. 상기 실시예에 의하면, 온도상승 속도 및 온도하강 속도의 양자를 각각 제어할 수 있으므로, 수율을 향상할 수 있다.
다음에, 제8도 내지 제10도를 참조하면서, 레지스트 도포후에 반도체 웨이퍼(W)를 베이킹 처리하는 경우에 대하여 설명한다.
또한, 상술한 어드히죤처리의 설명과 베이킹처리의 설명이 공통되는 부분에 대하여는 설명을 생략한다.
제10도에, 베이킹 유니트(44)에 사용되는 웨이퍼 얹어 놓는대(12a)를 나타낸다.
이 웨이퍼 얹어놓는 대(12a)에는, 도전성 박막(14)과 상판(13)의 사이에 세라믹 박막(13b)을 개재시킨다.
이 경우에, 알루미늄 합금제의 상판(13a)의 표면에 세락믹을 용사(溶射)하여 박막(13b)을 형성한다. 상판(13a)은, 세라믹 박막(13b)에 의하여 도전성 박막(14)으로부터 절연된다.
다음에, 이러한 얹어놓는대(12a)를 갖는 베이킹 유니트(44)를 사용하여 반도체 웨이퍼(W)를 베이킹 하는 경우에 대하여 설명한다.
(I)제 8도에 나타낸 레시피를 CPU(201)에 키보오드 입력한다.
레시피에는 열이력의 재현을 확실하게 하기 위하여 점(P0) 내지 (P8)이 설정되어 있다. 이들 각 점(P0) 내지 (P8)의 온도 및 시간의 정보를 지령 온도테이블로서 CPU(201)에 입력한다.
본 레시피의 개요는, 온도상승 속도 및 온도하강속도가 각각 매분 100℃, 가열유지온도는 120℃, 가열유지시간은 60 초간이다. CPU(201)에서는 입력 점데이타의 상호간을 보완하여, 완전한 곡선을 작성한다.
(II)레지스트가 도포된 반도체 웨이퍼(W)를, 코우팅 유니트(43)로 부터 베이킹 유니트(44)로 반입하고, 얹어놓는대(12a)상에 얹어 놓는다.
(III)PID 콘트롤러(203)로 부터 PWM 신호(SM)를 SSR(18)로 보내어, 도전성 박막(14)에 통전한다. 도전성 박막(14)이 발열하고, 상판(13a)상의 반도체 웨이퍼(W)가 가열된다. 이때, PWM 신호(SM)를 변화시켜, 도전성 박막(14)으로의 공급전류량을 스위칭 제어한다.
(Ⅳ)온도계(24)의 센서(25)에 의하여 박막(14)의 온도를 검출하고, 이 검출신호를 디지탈 가산기(202)로 입력한다. 디지탈 가산기(202)에서는 검출신호에 기초하여 측정온도를 결정한다. 이 측정온도에 기초하여 도전성 박막(14)으로의 급전량을 피이드백 제어한다. 이 온도상승중의 피이드백 제어에 있어서는, 웨이퍼(W)의 열이력이 점(P1),(P2), 을 통과하여 점(P3)에 도달하도록 한다.
(Ⅴ)점(P3)에 도달한때에, PID 콘트롤러(203)으로부터의 신호(SM)의 듀티비를 50%로 하고, 온도를 일정하게 유지한다. 이 일정온도에서 60 분간 유지한다. 온도 유지중에 있어서는, 점(P4)에서 웨이퍼(W)의 열이력을 점검한다. 점(P5)에 도달한 때에, PID 콘트롤러(203)으로 부터의(SM)신호의 듀티비가 50% 를 밑돌도록 바꾸어 상판(13a)상의 웨이퍼(W)의 온도를 내린다.
(Ⅵ) 그 결과, 반도체 웨이퍼(W)에 도포된 레지스트가 원하는 특성을 가지는 레지스트 막으로 된다. 베이킹후, 핀을 돌출시켜, 반도체 웨이퍼(W)를 상판(13)으로 부터 들어올려, 이것을 베이킹 유니트(44)로 부터 리시버(45)로 반출한다.
다음에, 별개의 레시피에 따라서 반도체 웨이퍼(W)를 베이킹하는 경우에 대하여 설명한다. 또한, 상기 실시예와 증복하는 설명은 생략한다.
(I)제9도에 나타낸 레시피를 키보오드(20a)에 의하여 제어 시스템(20)에 키보오드 입력한다. 레시피에는, 열이력의 재현을 확실한 것으로 하기 위하여 점(P10) 내지 (P19)가 설정되어 있다. 이들 각 점(P10) 내지 (P19)의 온도 및 시간의 정보를 지령온도 테이블로 하여 CPU(201)에 입력한다. 레시피의 개요는, 제1 단계의 온도상승속도가 매분 70℃, 제1단계의 가열유지온도가 90℃, 제2단계의 온도상승 속도가 매분 150℃, 제2단계의 가열유지 시간이 140℃, 온도하강 속도가 2℃이다. 또한, 제1단계 및 제2단계의 가열유지 시간이 각각 30초간이다.
(II)레지스트를 도포한 후에, 반도체 웨이퍼(W)를 베이킹 유니트(44)의 얹어놓는대(12a)상에 얹어놓는다.
(III)PID 콘트롤러(203)로 부터 PWM 신호(SM)를 SSR(18)로 보내고, 도전성 박막에 통전하여, 반도체 웨이퍼(W)를 가열한다. 이때, PWM 신호(SM)를 변화시켜, 도전성 박막(14)으로의 급전량을 스위칭 제어한다.
(Ⅳ)센서(25)에 의하여 박막(14)의 온도를 검출하고, 검출속도에 기초하여 도전성 박막(14)으로의 급전량을 피드백 제어한다. 이 온도상승중의 피드백 제어에 있어서는, 웨이퍼(W)의 열이력이 점(P11)을 통과하여, 점(P12)에 도달하도록 한다.
(Ⅴ)점(P12)에 도달한때에, PID 콘트롤러(203)로 부터의 신호(SM)의 듀티비를 50%로 하고, 온도를 일정하게 유지한다. 이 일정온도에서 30초간 유지한다.
점(P13)에 도달한 때에, PID 콘트롤러(203)로 부터의 (SM)신호의 듀티비가 50%를 상회하도록 바꾸고, 상판(13a)상의 웨이퍼(W)의 온도를 올린다.
이와같이하여 반도체 웨이퍼를 스텝히팅 함으로써, 반도체 웨이퍼(W)에 도포된 레지스트가, 내열성이 뛰어난 레지스트 막으로 된다. 상기 실시예와 같은 콤포지트 형의 웨이퍼 얹어놓는대(12a)는, 대형의 베이킹 유니트에 사용하기에 적절하다. 그 이유는, 대형의 상판(13a)을 세라믹으로 만드는 경우에, 이것을 결함이 없이 만드는 것이 소결로의 능력으로 부터 곤란하기 때문이다.
이와같은 가열장치에서는, 열판(12a)의 측벽의 표면적을 작게 할 수 있으므로, 열량의 손실을 5% 이하로 억제할 수 있다. 그 때문에, 소위 단말효과로 불리는 가열시의 열손실을 무시할 수 있고 열판의 상판(13a)의 표면의 온도분포를 균일화할 수 있다. 즉, 상판(13a)상에 얹어놓은 반도체 웨이퍼(W)를 100℃로 가열하는 경우에, 상판(13a)의 표면의 온도를 100℃±0.5℃의 범위로 할 수 있다.
이러한 온도제어를 종래의 장치로 달성하고자 하면, 알루미늄제의 상판의 두께를 50mm 정도 이상으로 할 필요가 있으나, 그렇게 하면 열용량이 크게되고, 온도 상승 및 하강의 응답이 늦어진다.
또한, 상기 실시예에서는, 낱장처리용의 레지스트 처리 시스템의 경우에 대하여 설명하였으나, 본 발명은 이에만 한하는 것은 아니다. 예를들면, 웨이퍼 보우트를 이용하여 다수의 반도체 웨이퍼(W)를 배치처리하기위한 시스템에도 본 발명을 적용할 수 있다.
한편, 제11도에 나타낸 바와같이, 원통형상의 도전성 박막(132)을 반응관(131)의 외벽면 또는 내벽면에 형성하여, 박막(132)의 적당한 장소에 띠형상의 전극(133),(134)을 형성한다.
이들 1쌍의 전극(133),(134)사이에 통전하면, 웨이퍼 보우트(135)에 수용된 다수의 반도체 웨이퍼(W)를 동시에 가열 할 수 있다.
이와같은 배치처리 시스템을 행하는 경우라도, 고주파 유도가열 및 고주파 유전 가열의 방법을 사용하여 가열하는 것도 물론 가능하다.
또한, 가열수단에는, 상기의 도전성박막에 한하지 않고, 그밖에 열용량이 작고, 온도제어성이 양호한 것이라면 채용할 수 있다.
또한, 상기 실시예에서는 본 발명을 반도체 웨이퍼의 어드히죤 처리 또는 베이킹처리에 적용한 경우에 대하여 설명하였으나, 이것에 한하지 않고, 본 발명을 이온주입, CVD, 에칭, 애슁 등의 각 처리에도 적용하는 것이 가능하다. 또한, 상기 실시예에서는, 반도체 웨이퍼를 열처리하는 경우에 대하여 설명하였으나, 이것에 한하지 않고, 본 발명을 LCD 와 같은 다른 반도체 소자에 적용하여도 좋다.
다음에, 본 발명의 효과를 총괄적으로 설명한다. 본 발명에 의하면, 가열유지시의 외에, 온도상승시 및 온도하강시의 열이력을 적극적으로 제어할 수 있다. 그 때문에, 고집적화·고밀도화한 반도체 소자를 레지스트 처리하는 경우에, 그 미세패턴에 따라 포토레지스트의 특성관리를 엄밀하게 행 할 수 있다.
또한, 같은 종류의 반도체 소자를 열처리하는 경우, 온도의 상승, 하강을 포함하는 열이력을 동일하게 제어할 수 있으므로, 제품의 신뢰성을 향상시킬수 있다.
특히, 열이력을 엄밀하게 같게할 수 있으므로, 각 반도체 소자마다 레지스트의 물성에 흠이 생기는 일 없이, 품질을 균일하게 할 수 있다. 또한, 냉각 유니트를 생략할 수 있으므로, 레지스트처리 장치의 전체를 소형화 할 수 있다.

Claims (9)

  1. 피처리체의 열처리 방법으로서; 가열수단 및 냉각수단을 구비하는 재치대상에 피처리체를 재치하는 공정과, 피처리체를 소정의 열처리온도까지 상승시키는 온도상승시 및 소정의 열처리온도에서 피처리체의 온도를 하강시키는 온도하강시의 적어도 한쪽을 포함하는 온도/시간의 지령정보를 소정의 레시피로서 미리 기억수단에 기억시키는 공정과, 상기 기억수단으로부터 레시피의 온도/시간의 지령정보를 호출하고, 이것에 기초하여 상기 피처리체를 상기 가열수단으로 가열하고, 상기 냉각수단으로 냉각하는 공정과, 상기 피처리체의 온도를 간접 또는 직접으로 검출하는 공정과, 이 검출온도 및 레시피의 온도/시간의 지령정보에 기초하여 피처리체의 온도상승시 및 온도하강시의 온도중 적어도 한쪽을 시간제어하여, 피처리체의 열이력을 원하는 것으로 하는 피처리체의 열처리 방법.
  2. 제1항에 있어서, 온도상승시의 온도만을 시간제어하고, 온도하강시에는 피처리체를 방치냉각하는 피처리체의 열처리 방법.
  3. 제1항에 있어서, 온도상승시 및 온도하강시의 온도를 함께 시간 제어하는 피처리체의 열처리 방법.
  4. 제1항에 있어서, 반도체 웨이퍼를 어드히죤(Adhesion)처리하는 피처리체의 열처리 방법.
  5. 제1항에 있어서, 반도체 웨이퍼를 베이킹(Baking)처리하는 피처리체의 열처리 방법.
  6. 제1항에 있어서, 레시피는, 한개의 유지온도를 가지는 가열에 대응하는 것인 피처리체의 열처리 방법.
  7. 제1항에 있어서, 레시피는, 복수의 유지온도를 포함하는 스텝 가열 또는 스텝 냉각에 대응하는 것인 피처리체의 열처리 방법.
  8. 피처리체의 열처리 장치로서; 피처리체를 가열하기 위한 도전성 박막체(14),(132)와, 피처리체의 온도를 검출하기 위한 온도검출수단(25)과, 피처리체를 열처리온도까지 상승시키는 온도상승시 및 열처리온도에서 피처리체를 냉각시키는 온도하강시의 온도의 적어도 한쪽을 포함하는 온도/시간의 지령정보를 소정의 레시피로서 미리 기억하여 놓는 기억수단(201)과, 상기 기억수단(201)으로부터 소정의 레시피의 온도/시간의 지령정보를 호출함과 함께, 상기 온도검출수단(25)에 의한 검출온도의 신호를 받아서, 이들에 기초하여 상기 도전성박막체(14),(132)에 의한 피처리체의 가열시간을 제어하는 제어수단(203)을 가지는 피처리체의 열처리 장치.
  9. 제8항에 있어서, 피처리체를 강제적으로 냉각하기 위한 냉각수단(22)을 더욱 가지는 피처리체의 열처리장치.
KR1019900008898A 1989-06-16 1990-06-16 피처리체의 열처리 방법 및 그 장치 KR0155994B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP154119 1986-10-07
JP15411989 1989-06-16
JP1-154119 1989-06-16
JP1276564A JP3018082B2 (ja) 1989-10-24 1989-10-24 アドヒージョン処理方法
JP276564 1989-10-24
JP1-276564 1989-10-24

Publications (2)

Publication Number Publication Date
KR910001952A KR910001952A (ko) 1991-01-31
KR0155994B1 true KR0155994B1 (ko) 1998-12-01

Family

ID=26482525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008898A KR0155994B1 (ko) 1989-06-16 1990-06-16 피처리체의 열처리 방법 및 그 장치

Country Status (2)

Country Link
US (1) US5151871A (ko)
KR (1) KR0155994B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734922B1 (ko) * 2006-11-22 2007-07-03 (주)스마트코퍼레이션 접합용 전자유도가열기

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359693A (en) * 1991-07-15 1994-10-25 Ast Elektronik Gmbh Method and apparatus for a rapid thermal processing of delicate components
US5561612A (en) * 1994-05-18 1996-10-01 Micron Technology, Inc. Control and 3-dimensional simulation model of temperature variations in a rapid thermal processing machine
TW444922U (en) * 1994-09-29 2001-07-01 Tokyo Electron Ltd Heating device and the processing device using the same
US5881208A (en) * 1995-12-20 1999-03-09 Sematech, Inc. Heater and temperature sensor array for rapid thermal processing thermal core
EP0899986B1 (en) * 1996-05-05 2004-11-24 Tateho Chemical Industries Co., Ltd. Electric heating element and electrostatic chuck using the same
JP3665826B2 (ja) * 1997-05-29 2005-06-29 Ｓｍｃ株式会社 基板熱処理装置
JP3274095B2 (ja) * 1997-07-18 2002-04-15 富士通株式会社 加熱炉内の被加熱物の熱解析装置及びそれを用いたリフロー炉の制御装置並びにそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JPH11176902A (ja) * 1997-12-10 1999-07-02 Oki Electric Ind Co Ltd 半導体製造装置及びその製造方法
US6183562B1 (en) * 1997-12-23 2001-02-06 Sony Corporation Of Japan Thermal protection system for a chemical vapor deposition machine
US6359264B1 (en) * 1998-03-11 2002-03-19 Applied Materials, Inc. Thermal cycling module
US6319322B1 (en) * 1998-07-13 2001-11-20 Tokyo Electron Limited Substrate processing apparatus
JP3453069B2 (ja) * 1998-08-20 2003-10-06 東京エレクトロン株式会社 基板温調装置
US6673155B2 (en) * 1998-10-15 2004-01-06 Tokyo Electron Limited Apparatus for forming coating film and apparatus for curing the coating film
US6469283B1 (en) * 1999-03-04 2002-10-22 Applied Materials, Inc. Method and apparatus for reducing thermal gradients within a substrate support
EP1187511A1 (en) * 1999-05-07 2002-03-13 Ibiden Co., Ltd. Hot plate and method of producing the same
US6835916B2 (en) * 1999-08-09 2004-12-28 Ibiden, Co., Ltd Ceramic heater
WO2001013423A1 (fr) * 1999-08-10 2001-02-22 Ibiden Co., Ltd. Plaque ceramique pour dispositif de production de semi-conducteurs
JP2001203257A (ja) * 2000-01-20 2001-07-27 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
SE515785C2 (sv) * 2000-02-23 2001-10-08 Obducat Ab Anordning för homogen värmning av ett objekt och användning av anordningen
US20030098299A1 (en) * 2000-03-06 2003-05-29 Ibiden Co., Ltd. Ceramic heater
US6472643B1 (en) * 2000-03-07 2002-10-29 Silicon Valley Group, Inc. Substrate thermal management system
US6414276B1 (en) 2000-03-07 2002-07-02 Silicon Valley Group, Inc. Method for substrate thermal management
WO2001080601A1 (fr) 2000-04-14 2001-10-25 Ibiden Co., Ltd. Dispositif de chauffage en ceramique
US20040081439A1 (en) * 2000-05-04 2004-04-29 Applied Materials, Inc. Actively-controlled electrostatic chuck heater
US6414271B2 (en) * 2000-05-25 2002-07-02 Kyocera Corporation Contact heating device
US20020185487A1 (en) * 2001-05-02 2002-12-12 Ramesh Divakar Ceramic heater with heater element and method for use thereof
US6668570B2 (en) * 2001-05-31 2003-12-30 Kryotech, Inc. Apparatus and method for controlling the temperature of an electronic device under test
US6897411B2 (en) * 2002-02-11 2005-05-24 Applied Materials, Inc. Heated substrate support
JP4034095B2 (ja) * 2002-03-18 2008-01-16 日鉱金属株式会社 電気銅めっき方法及び電気銅めっき用含リン銅アノード
KR100479947B1 (ko) * 2002-06-28 2005-03-30 참이앤티 주식회사 웨이퍼 가열장치
US7372001B2 (en) * 2002-12-17 2008-05-13 Nhk Spring Co., Ltd. Ceramics heater
JP2006140367A (ja) * 2004-11-15 2006-06-01 Sumitomo Electric Ind Ltd 半導体製造装置用加熱体およびこれを搭載した加熱装置
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7699021B2 (en) 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7396412B2 (en) 2004-12-22 2008-07-08 Sokudo Co., Ltd. Coat/develop module with shared dispense
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US20080224817A1 (en) * 2007-03-15 2008-09-18 Sokudo Co., Ltd. Interlaced rtd sensor for zone/average temperature sensing
KR100848782B1 (ko) * 2007-08-21 2008-07-28 주식회사 동부하이텍 포토레지스트 교체시 질소가스 제어 시스템
AT509608B1 (de) * 2010-12-23 2011-10-15 Leica Mikrosysteme Gmbh Vorrichtung und verfahren zur kühlung von proben während einer einer ionenstrahlpräparation
US8809747B2 (en) * 2012-04-13 2014-08-19 Lam Research Corporation Current peak spreading schemes for multiplexed heated array
CN104765392A (zh) * 2015-03-24 2015-07-08 中航华东光电有限公司 加热控制系统、液晶显示模块和加热控制方法
JP6449074B2 (ja) * 2015-03-25 2019-01-09 住友化学株式会社 基板処理装置及び基板処理方法
WO2016210299A1 (en) 2015-06-26 2016-12-29 Tokyo Electron Limited GAS PHASE ETCH WITH CONTROLLABLE ETCH SELECTIVITY OF Si-CONTAINING ARC OR SILICON OXYNITRIDE TO DIFFERENT FILMS OR MASKS
US10580660B2 (en) 2015-06-26 2020-03-03 Tokyo Electron Limited Gas phase etching system and method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518848A (en) * 1981-05-15 1985-05-21 Gca Corporation Apparatus for baking resist on semiconductor wafers
US4481406A (en) * 1983-01-21 1984-11-06 Varian Associates, Inc. Heater assembly for thermal processing of a semiconductor wafer in a vacuum chamber
US4504730A (en) * 1983-10-04 1985-03-12 Ushio Denki Kabushiki Kaisha Method for heating semiconductor wafer by means of application of radiated light
JPS6112030A (ja) * 1984-06-27 1986-01-20 Toshiba Corp 二層レジストを用いたパタ−ン形成方法
JPS6123321A (ja) * 1984-07-11 1986-01-31 Toshiba Corp 半導体ウエ−ハのベ−キング装置
JPS6167224A (ja) * 1984-09-07 1986-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS61145606A (ja) * 1984-12-19 1986-07-03 Ohkura Electric Co Ltd 干渉対応形パタ−ン切換式温度制御装置
JP2517707B2 (ja) * 1985-03-04 1996-07-24 ソニー株式会社 フオトレジストパタ−ンの形成方法
US4794217A (en) * 1985-04-01 1988-12-27 Qing Hua University Induction system for rapid heat treatment of semiconductor wafers
JPS61235835A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd ベ−キング処理方法とこれに用いるベ−キング処理装置
JPS61271834A (ja) * 1985-05-27 1986-12-02 Toshiba Corp レジストパタ−ンの形成方法
DE3683284D1 (de) * 1985-09-23 1992-02-13 Sharetree Systems Ltd Ofen zum einbrennen integrierter schaltungen.
US4690569A (en) * 1986-05-22 1987-09-01 Qualtronics Corporation Thermal profile system
US5001327A (en) * 1987-09-11 1991-03-19 Hitachi, Ltd. Apparatus and method for performing heat treatment on semiconductor wafers
KR0155545B1 (ko) * 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
US4982347A (en) * 1989-06-22 1991-01-01 Unisys Corporation Process and apparatus for producing temperature profiles in a workpiece as it passes through a belt furnace

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734922B1 (ko) * 2006-11-22 2007-07-03 (주)스마트코퍼레이션 접합용 전자유도가열기

Also Published As

Publication number Publication date
KR910001952A (ko) 1991-01-31
US5151871A (en) 1992-09-29

Similar Documents

Publication Publication Date Title
KR0155994B1 (ko) 피처리체의 열처리 방법 및 그 장치
JP3881908B2 (ja) プラズマ処理装置
US6889764B2 (en) Cooling device and cooling method
KR0165898B1 (ko) 진공처리방법 및 장치
KR970005443B1 (ko) 기판의 처리방법
KR20010051530A (ko) 반도체 프로세싱 시스템 내의 온도를 제어하기 위한 장치
CN113841464A (zh) 载置台的温度调节方法、检查装置和载置台
CN111446198A (zh) 静电卡盘及其控制方法
JPH11168056A (ja) ウェハ保持装置
JP3588457B2 (ja) ウェハ加熱装置
TW202210969A (zh) 載置台之溫度調整方法及檢查裝置
JPH0369111A (ja) 熱処理方法及び熱処理装置
JP2923332B2 (ja) 熱処理方法および熱処理装置、ならびに加熱体の制御方法
US20040083621A1 (en) Forced convection assisted rapid thermal furnace
JP2002541428A (ja) 基板を熱処理するための反応室に一体化された加熱および冷却装置
EP0406669A2 (en) Thin film making method on semiconductor substrate and temperature controlling systems therefor
JP3018082B2 (ja) アドヒージョン処理方法
JP3921143B2 (ja) ウエハ加熱装置
JP2630118B2 (ja) 真空処理方法及び装置
JPH03119408A (ja) 温度調整装置及び温度調整方法
JP2909835B2 (ja) 半導体製造装置および液処理方法
JPH0322525A (ja) 熱処理装置
JPH037883A (ja) 薄膜加熱装置
JP3228993B2 (ja) 基板加熱機能を有する成膜装置
JPH02110917A (ja) 熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee