KR0147308B1 - 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치 - Google Patents

3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치

Info

Publication number
KR0147308B1
KR0147308B1 KR1019940033560A KR19940033560A KR0147308B1 KR 0147308 B1 KR0147308 B1 KR 0147308B1 KR 1019940033560 A KR1019940033560 A KR 1019940033560A KR 19940033560 A KR19940033560 A KR 19940033560A KR 0147308 B1 KR0147308 B1 KR 0147308B1
Authority
KR
South Korea
Prior art keywords
film
wiring
conductive film
display
substrate
Prior art date
Application number
KR1019940033560A
Other languages
English (en)
Other versions
KR950019830A (ko
Inventor
기요시 이나다
모또지 시오따
히로까주 요시다
야스노부 다꾸사
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30667293A external-priority patent/JP3006985B2/ja
Priority claimed from JP11804494A external-priority patent/JP3023052B2/ja
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR950019830A publication Critical patent/KR950019830A/ko
Application granted granted Critical
Publication of KR0147308B1 publication Critical patent/KR0147308B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시용 기판 및 그 실장구조에 관한 것으로, 구체적으로 액정표시장치, EL(electroluminescence)표시장치 등의 표시패널의 일부를 구성하는 표시용 기판과 그 실장구조에 관한 것이다. 각 배선은 표시용 기판의 표면에 배치된 제 1 재료의 제1도전막, 제1도전막의 표면보다 산화되기 어려운 조건을 만족하는 제2재료로 구성되고 제1도전막의 일부분 위에 배치되는 제2도전막, 및 적어도 제2도전막의 위에 배치되고 산화막인 투명도전막을 갖는다. 이러한 제1도전막, 제2도전막 및 투명도전막이 배선의 3층 구조부를 구성한다.

Description

3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치
제1도는 일반적인 실장방식에 의해 실장된 종래의 액정표시장치의 평면도
제2도는 제1도의 2-2선 단면도
제3도는 COG 방식으로 실장된 종래의 액정표시장치의 평면도
제4도는 제3도의 4-4선 단면도
제5도는 본 발명의 제 1 실시예에 따른 표시용 기판을 포함한 액정표시장치의 평면도
제6도는 제5도의 6-6선 단면도
제7도는 제 1 실시예의 표시용 기판의 하부기판상의 배선 형상을 보여주는 부분 평면도
제8도는 제6도의 요부의 확대단면도
제9도는 제 1 실시예의 표시용 기판의 제2배선의 평면도
제10도는 본 발명의 제 2 실시예에 따른 표시용 기판을 포함한 액정표시장치의 요부의 단면도
제11도는 제 2 실시예의 표시용 기판의 하부기판상의 배선의 형태를 보여주는 부분평면도
제12도는 제10도의 요부의 확대단면도
제13도는 제 2 실시예의 표시용 기판의 제 2 배선의 평면도
제14도는 제 1, 제 2 실시예의 액정표시장치의 표시영역의 단면도
제15도는 본 발명의 제 3 실시예에 따른 액정표시장치의 요부의 단면도
* 도면의 주요부분에 대한 부호의 설명
1 : LCD 패널 21 : 하부기관
22 : 상부기관 23 : 표시영역
24, 25 : 구동용 IC 28a, 28b : 범프전극
29 : Ta 막 30 : ITO막
33, 34 : 플렉시블 배선관 42 : SiN막
본 발명은 표시용 기관 및 그 실장구조에 관한 것으로, 구체적으로는 액정표시장치, EL(electroluminescence) 표시장치 등의 표시패널의 일부를 구성하는 표시용 기판과 그 실장구조에 관한 것이다.
제1도는 종래의 일반적인 실장방식(구동용 IC 실용방식)으로 실장된 매트릭스형 액정표시장치를 보여준다. 액정표시패널(201)은 표시용 기판을 구성하는 하부기판(221)과 상부기판(222) 사이에 액정(도시안됨)을 봉입하여 구성한다. 하부기판(221)의 주연부에는 화소가 포함된 표시영역(203)에서 그 주변을 향해 바깥쪽을 향해 다수의 배선(206,207)이 뻗어있다. 이들 배선(206,207)의 기판 주변측 단부가 전극단자 기능을 한다(편의상, 명세서 전체를 통해 이들 단자가 배선에 포함되었다고 하자). 제2도는 제1도의 2-2선 단면도이다. 제2도와 같이, 하부기관(221)의 배선(206)은, 예컨대 두께 3000Å 정도의 Ta 막(209)과 그 위에 배치된 두께 800Å 정도의 ITO(indum tinoxide) 막(210)으로 구성된 2층 구조를 갖는다(일본국 특개소 제63-195687호 공보 참조). 제1도와 같이, 실장상태에서는 하부기판(221)의 배선(206,207)에 각각 구동용 IC(224,225)를 탑재한 플랙시블 배선판(204,205)이 접속된다. 구체적으로는, 제2도와 같이, 플렉시블 배서판(204)은 폴리이미드 수지로 된 기재면(217)상에 Sn, Au 등으로 도금된 Cu로 된 출력단자(208)를 갖는다. 하부기판(221)의 배선(206)의 단부와 플렉시블 배선판(204)의 출력단자(208)는 도전성을 갖는 접속재(211)를 통해 접속된다. 동작시, 구동용IC(224)에서 출력된 표시신호는 플렉시블 배선판(204)의 출력단자(208), 접속재(211), 하부기관(221)의 배선(206)을 통해 표시영역에 공급된다.
제3도는 COG(Chip On Glass) 방식에 따라 실장된 종래의 매트릭스형 액정표시장치를 보여준다. LCD 패널(101)은 표시용 기판을 구성하는 하부기판(121)과 상부기판(122)의 사이에 액정(도시안됨)을 봉입하여 구성된다. 하부기관(121)의 주연부에는 화소가 형성되어 있는 표시영역(123)으로 부터 다수의 배선(126a,126b;127a,127b)이 외측을 향해 뻗어있다. 이들 배선(126a,126b;127a,127b)의 주변측 단부는 전극단자 기능을 한다. 베선(126a,127a)의 기판 주변부측에는 배선(126a,127a)에서 분리된 배선(126b,127b)이 배치된다. 이 배선(126b,127b)은 기판 주변부를 향해 뻗어있다. 제4도는 제3도의 4-4선 단면도이다. 제4도와 같이, 하부기판(121)의 배선(126a,126b)각각은 두께 3000Å 정도의 Ta 막(129)과 그 위에 배치된 두께 800Å 정도의 ITO 막(130)으로 구성된 2층 구조를 갖는다. 제3도와같이, 하부기판(121)의 배선(126a,127a)과 배선(126b,127b) 사이에 각각 구동용 IC(124,125)가 탑재되고, 배선(126b)에 플렉시블 배선판(133,134)이 접속된다. 구체적으로는, 제4도와 같이 구동용 IC(124)에 출력측 범프전극(128a)과 입력측 범프전극(128b)이 있다. 출력측 범프전극(128a)과 입력측 범프전극(128b) 각각은 도전성을 갖는 접소재(131)를 통해 하부기관(121)의 배선(126a)과 배선(126b)에 접속된다. 한편, 플렉시블 배선판(133)은 폴리이미드 수지로 된 기판 표면(137)에 Sn, Au 등으로 도금된 Cu로 된 출력단자(135)를 구비한다. 이 출력단자(135)는 도전성을 띠는 접속재(136)를 통해 하부기판(121)의 배선(126b)의 단부에 접속 된다. 동작시, 전원과 입력신호는 플렉시블 배선판(133)의 출력단자(135), 접속재(136), 배선(126b), 접속재(131) 및 입력측 범프전극(128b)을 통해 구동용 IC(124)에 공급된다. 이후, 구동용 IC(124)에서 출력된 표시신호는 출력측 범프전극(128a), 접속재(131) 및 배선(126a)을 통해 표시영역으로 공급된다.
상술한 어떤 액정표시장치에서도, 제1, 2도의 배선(206,207)과 제3, 4도의 배선(126a,126b; 127a,127b)은 하부 Ta 막과 상부 ITO 막의 2층 구조를 갖는다. Ta 막의 면저항이 약 3Ω/□이고 ITO 막의 면저항이 약 50 Ω/□이므로, 기관 주변측에서 표시영역으로의 전원과 신호의 공급은 주로 하부층인 Ta 막을 통해 이루어진다. 2층 구조에서는, Ta 막위에 ITO 막에 있기 때문에, 기판완성 후 Ta 막의 표면이 산화되는 것을 방지할 수 있다.
그러나, Ta 막과 ITO 막의 2층 구조를 갖는 제1, 2도의 배선(206,207)과 제3, 4도의 배선(126a,126b; 127a,127b)에서는 하부층인 Ta 막의 표면이 ITO 막을 형성하는 도중에 산화된다. 또, ITO 막을 패턴가공하는 공정에서 리워크(rework) 작업을 행할때, ITO 막용의 에칭액(염화제2철 용액)에 의해 Ta막이 침시되어 변질된다. 따라서, ITO 막과 Ta 막과 계면의 저항이 크게 변하여, 수율의 저하를 가져온다. 실험에 따르면, ITO 막과 Ta 막의 계면저항은 기판 제작공정에서의 변동요인에 따라 20x104∼107Ω㎛2범위가 있다. Ta 막의 표면이 산화되어 변질되고 Ta 막과 ITO 막의 계면저항이 증가하면, 구동용 IC로 부터 표시영역에 이르기까지 저항이 증가하여 표시신호가 왜곡되므로, 표시상태가 악화된다. 이 문제는, 표시의 고정세화에 따라 배선(206,207)(제1, 2도에 도시됨), 배선(126a,126b; 127a,127b)(제3, 4도에 도시됨)의 면적이 축소될때 심각하다. 예컨대, COG 실장방식에서의 배선(126a)의 면적은 일반적인 실장방식(구동용 IC 실장방식)에서의 면적보다 훨씬 작다. 따라서, 저항이 크게 증가하고, 이런 저항의 큰 증가는 표시상태에도 심각한 영향을 미친다. 한편, 베선(126b)의 면적이 배선(126a)에 비해 크지만, 전원을 공급하는 배선저항의 증가는 그 증가분이 작더라도 치명적이고, 이것은 구동용 IC의 동작 상태를 현저히 악화시킨다.
따라서, 본 발명의 목적은 프로세스 변동의 영향을 받지 않고 제작될 수 있고 높은 수율과 양호한 표시품위를 제공하는 표시용 기판 및 그 실장구조인 표시장치를 제공하는데 있다.
이 목적을 달성하기 위해, 본 발명은 주변부에서 외부로 부터 수신된 신호를 표시 영역에 전송하기 위한 배선이 표면에 형성되어 있는 표시용 기판으로; 상기 각 배선이,
제 1 재료로 형성되고 상기 표시용 기판의 상기 표면에 배치된 제1도전막;
상기 제1도전막의 표면보다 산화되기 어려운 조건을 만족시키는 제 2 재료로 형성되고 상기 제1도전막의 일부분에 배치되는 제2도전막; 및
산화막으로 되고 적어도 상기 제2도전막 위에 배치되는 투명도전막;을 구비하고,
상기 제1도전막, 제2도전막 및 투명도전막은 상기 배선의 3층 구조부를 구성한다.
이상의 구성의 표시용 기판에서는, 투명도전막이 제1도전막 위에 직접 형성되지 않고 제1도전막과 투명도전막 사이에 제2도전막이 형성되기 때문에, 종래와는 달리 제1도전막의 표면이 투명도전막의 형성공정중에 침습되지 않는다. 또, 제2도전막은 제1도전막에 비해 산회되기 어려우므로, 투명도전막의 형성공정중의 제2도전막의 산화도는 종래예의 투명도전막의 형성공정중의 제1도전막 표면의 산화도보다 경미하다. 따라서, 본 발명에 따르면, 제1도전막 표면과 제2도전막 표면의 산화를 억제할 수 있다. 또, 이상의 배열이라면, 제1도전막과 제2도전막의 계면저항 및 제2도전막과 투명도전막의 계면저항은 프로세스 변동의 영향을 적게 받으므로 낮고 안정한 상태에 있다. 따라서, 수율이 높고 실장공정이 끝난 후에도 양호한 표시품위를 보장하는 표시용 기판이 제작된다. 이런 표시용 기판은 화상표시를 더 정밀하게 하고자 하는 미래의 시도에는 대응할 수 있다.
본 발명의 일 실시예에서, 전극단자로 기능하는 일단부를 제외한 상기배선 부분이 상기 3층 구조부를 포함하고 절연보호막으로 피복된다. 각 배선의 단부에 있어서, 투명도전막이 제1도전막 위에 형성된다. 즉, 배선을 피복하는 절연보호막은 각 배선의 단부를 노출시키는 개구부를 구비하며 이 개구부 밑에 3층 구조부가 위치하지 않는다. 이런 배열이라면, 에창에 의해 절연보호막의 개구부를 형성할 때, 제2도전막이 에칭액에 침습되는 것을 방지할 수 있다. 따라서, 에칭액에 의해 제2도전막이 소실되는 것이 방지된다. 따라서, 제2도전막 밑의 제1도전막의 노출을 방지할 수 있다. 구체적으로는 , 제2도전막보다 산화되기 쉬운 제1도전막의 노출을 방지할 수 있다. 따라서, 제1도전막의 표면의 산화를 방지하여 배선저항의 상승을 방지한다.
그 결과, 배선 위에 절연보호막이 있는 표시용 기판을 높은 수율로 제작할 수 있고, 실장이 끝난 후에 양호한 표시품위가 보장된다.
본 실시예에서, 제2도전막은 각 배선의 단부에서 제1도전막의 위에 형성된 투명도전막을 둘러싼다. 이 경우, 투명도전막 주명의 제2도전막으로 부터 상기 제2도전막으로 둘러싸인 투명도전막으로, 및 그 반대로 다수의 상이한 경로를 통해 전류가 흐를 수 있다.
제 1 재료로서는 Ta나 Ta르 ㄹ주성분으로 하는 합금을, 제 2 재료로서는 Ti나 Ti를 주성분으로 하는 합금를 사용할 수 있지만, Al이나 Al을 주성분으로 하는 합금, Mo나 Mo를 주성분으로 하는 합금, Cr이나 Cr을 주성분으로 하는 합금, W나 W를 주성분으로 하는 합금, 및 Au나 Au를 주성분으로 하는 합금으로 구성되는 군에서 선택할 수도 있다.
한편, 투명도전막은 ITO로 제조될 수 있다.
제1도전막이 Ta막이고 제2 도전막이 Ti막이며 투명도전막이 ITO막일 경우에는, Ta막의 표면은 그 위에 Ti막을 형성할 때 산화되지 않는다. 또, Ti막 위에 ITO막을 형성하는 공정중의 Ti막 표면의 산화도는 Ta 막 위에 ITO막을 형성할 때의 Ta막 표면의 산화도보다 훨씬 낮다. 또, Ti막이 ITO막의 에칭액(염화제2철 용액)에 침습되지 않는다. 그러므로, 종래와 비교해, Ta막과 Ti막의 계면저항과 Ti막과 ITO막의 계면 저항이 프로세스 변동의 영향을 적게 받아 낮고 안정된 상태로 된다. 따라서, 표시용 기판을 높은 수율로 제조하고 실장이 끝난 후에 양호한 표시품위가 보장된다. 이 표시용 기판은 장래 화상표시를 더 정밀하게 할 때에도 대응할 수 있다.
이상의 표시용 기판을 구비한 표시장치에서, 배선은 표시영역에 전송할 신호를 생성하기 위한 구동회로가 탑재된 플렉시블 배선판의 출력단자에 접속된다. 이 표시장치에서, Ta막과 Ti막의 계면저항과 Ti막과 ITO막의 계면저항이 낮기 때문에, 플렉시블 배선판의 출력단자에서 표시영역 까지의 배선에 관련된 저항(단부의 저항 포함)이 종래보다 낮고 안정된 상태에 있다. 따라서, 양호한 표시품위를 얻을 수 있다.
상기 표시장치에서, 배선은 표시영역으로 부터 표시용 기판의 주변을 향해 바깥쪽으로 뻗어있는 제 1 배선과, 상기 제 1 배선의 기판주변측에 있으면서 표시용 기판의 주변을 향해 뻗어있는 제 2 배선을 포함한다. 이경우, 표시영역에 전송될 신호를 생성하기 위한 구동회로는 표시용 기판의 제 1 배선과 제 2 배선 사이에 배치되며, 구동회로의 입력측 전극은 제 2 배선의 표시영역측 단부에 접속되고, 구동회로의 출력측 전극은 제 1 배선의 기판주변측 단부에 접속되며, 구동회로에 신호를 공급하기 위한 플렉시블 배선판의 출력단자는 제 2 배선의 기판주변측 단부에 접속된다. 이 표시장치에서, 플렉시블 배선판의 출력단자에서 구동회로의 입력단자까지의 제 2 배선에 관련된 저항(단부의 저항 포함)과 구동회로의 출력측 단자로 부터 표시영역까지의 제 1 배선에 관련된 저항(단부의 저항 포함)은 배선의 막 사이의 계면저항이 낮기 때문에 종래에 비해 낮고 안정된 상태에 있다. 따라서, 양호한 표시품위를 얻을 수 있다.
제1, 제2 배선 각각의 투명도전막이 ITO막이라면, 각 배선의 ITO막은 이방성도 전막에 의해 구동회로의 대응 전극에 접속된다. 이 경우, 구동회로나 구동용 IC(칩)의 밑면이 이방성도전막으로 보호된다. 따라서, 구동용 IC를 실링(sealing)하기 위한 수지를 코팅하지 않고도 높은 신뢰성을 얻을 수 있다.
다른 실시예에서, 제 1 배선 각각의 기판주변측 단부와 제 2 배선 각각의 표시영역측 단부에 Mo막이 형성된다. 이경우, 구동용 IC의 출력측 전극 및 입력측 전극 (대개 Au로 구성됨)과 배선의 접촉저항이 Mo막 때문에 더 낮아진다. 따라서, 플렉시블 배선판의 출력단자에서 구동회로의 입력측 전극까지의 제 2 배선에 관련된 저항(단부의 저항 포함)과 구동회로의 출력측 전극에서 표시영역까지의 제1배선에 관련된 저항(단부의 저항 포함)이 더 낮아진다. 따라서, 양호한 표시품위를 얻을 수 있고, 접속부의 신뢰성이 향상된다.
제1, 제 2 배선 각각의 Mo막을 Ag 또는 Ag와 Pd의 합금을 함유한 페이스트를 통해 구동회로의 대응 전극에 접속하면, 각 배선과 구동회로의 대응전극 사이의 접촉 저항이 더 낮아진다. 따라서, 제1, 제 2 배선에 관련된 저항(단부의 저항 포함)이 더 낮아지고, 양호한 표시품위를 얻을 수 있으며 접속부의 신뢰성이 향상된다.
이하, 첨부 도면들을 참조하여 본 발명을 자세히 설명하면 다음과 같다.
[제 1 실시예]
제5도는 COG 방식으로 실장된 액정표시장치의 개략적 평면도이고, 제6도는 이 장치의 요부 단면도이지만, 편의상 일부 부재에는 해칭선을 치지 않았다. 이 액정표시장치에는 LCD 패널(1), 구동용 IC(24,25) 및 플렉시블 배선판(33,34)이 있다.
LCD 패널(1)에는 본 발명의 실시예 1에 따른 표시용 기판인 하부기판(21), 상부기판(22) 및 하부기관(21)과 상부기관(22) 사이에 밀봉삽입된 액정이 있다.
제 5∼7도와 같이, 하부기판(21)에는 복수의 제 1 배선(46a,47a), 복수의 제 2 배선(46b,47b) 및 절연보호막 역할을 하는 SiN 막(42)이 있다.
이하, 배선(46a,46b)에 대해 상세히 설명하겠지만, 다음 설명은 배선(47a,47b)에도 적용된다.
하부기판(21)상에서, 제 1 배선(46a)은 화소가 형성되어 있는 표시영역(23)에서 주변부를 향해 바깥쪽으로 뻗어있다. 제 1 배선(46a) 각각의 단부(46a-1)는 전극단자 역할을 한다. 제 2 배선 (46b)은, 제 1 배선(46a)에서 떨어진 상태로 제 1 배선(46a)의 기판 주변측에 배치되고, 기판(21)의 주변을 향해 뻗어있다. 절연보호막 역할을 하는 SiN막(42)은 배선(46a,46b)상에 형성되고 그 두께는 약 3000Å이다. SiN 막(42)에는 배선(46a,46b)의 단부(46a-1,46b-1,46-2)에 대향하는 위치에 개구부(X1,X2,X3)가 있다. SiN 막(42)은 개구부(X1,X2,X3)에 대향하는 영역을 제외하고는 배선(46a,46b) 전역을 덮는다.
제 1 배선 (46a)과 제 2 베선 (46b) 각각은 하부기판(21)상에 형성된 제 1 도전막으로서의 Ta 막(29), 이 Ta 막 (29)의 위에 형성된 제 2도전막으로서의 Ti, 막(40) 및 상기 Ta 막(29)과 Ti 막(40) 위에 형성된 투명도전막으로서의 ITO막(30)을 갖는다. Ta 막(29), Ti 막(40) 및 ITO막(30)은 3층 구조부(Z1,Z2)를 구성하는 반면, Ta막(29)과 Ta막(29)위에 직접 형성된 ITO막(30)은 2층 구조부(Y1,Y2,Y3,Y4)를 구성한다. 3층 구조부(Z1,Z2)는 SiN막(42)의 개구부(X1,X2,X3)에 대향하지 않는다. 2층 구조부(Y2, Y3, Y4)는 SiN막(42)의 개구부(X1, X2, X3)에 대향한다. Ta막(29)의 두께는 약 3000Å이고, Ti막(40)의 두께도 약 3000Å 이며, ITO막(30)의 두께는 약 800Å이다. Ta막의 면저항은 약 3Ω/□ 이고 ITO 막의 면저항은 약 50Ω/□이며 Ti막의 먼저항은 약 3Ω/□이다.
제 1 실시예의 하부기관(21)의 제 1, 제2 배선(46a,46b)에는 상술한 3층 구조 부(Z1,Z2)가 있다. 3층 구조부를 제조하려면, 먼저 Ta막(29) 위에 Ti막(40)을 형성한 뒤, Ti막(40) 위에 ITO막(30)을 형성한다. 즉, Ta막(29) 위에 ITO막(30)을 직접 형성하지 않는다. 따라서, 3층 구조부(Z1,Z2)에 있는 Ta막(29)의 표면이 산화되지 않는다. Ti막(40)은 Ta막(29)보다 산화하기 어려우므로, Ti막(40) 위의 ITO막(30)의 형성으로 인한 Ti막(40) 표면의 산화도는 Ta막(29) 위의 ITO막(30)의 형성으로 인한 Ta막(29) 표면의 산화도보다 훨씬 낮다. 또, Ti막(40)은 ITO막(30)을 애칭하는데 사용된 에칭액(염화제2철 용액)에 침식되지도 않는다.
따라서, Ta막(29)과 Ti막(40) 사이의 계면저항과, Ti막(40)과 ITO막(30) 사이의 계면저항은 종래에 비해 프로세스 변동의 영향을 받지 않는다. 그 결과, 계면저항이 낮고 안정된다. 따라서, 본 실시예에 의하면, 양호한 표시품질을 얻을수 있다. 또, LCD 패널(1)을 고수율로 제작하고 더 정밀한 화상표시에도 대응할 수 있다.
Ti막(40)은 SiN막(42)의 개구부(X1,X2,X3)에 대향하는 영역에는 배치되지 않는다. 따라서, Ti막(40)이 SiN막(42)의 패턴공정에 사용된 에칭액(완충 플루오르화 수소산)에 에칭되지 않는다. 개구부(X1,X2,X3)에 대향하는 영역에 Ti막(40)을 배치하면, 이 에칭액은 두께가 얇은 ITO막(30)을 통과하여 그 밑의 Ti막(40)을 침습할 것이다. 그결과 Ti막(40)은 에칭되고 그 위의 ITO막(30)과 함께 소실된다. 따라서, 단자부(46a-1,46b-1,46b-2)에는 산화되기 쉬운 Ta막(29) 만이 잔류하고, Ta막(29)의 표면이 현저히 불안정해진다. SiN막 (42)을 SiF4(4-불화규소) 플라즈마로 건식에칭하면, 에칭에의한 Ti막(40)과 ITO막(30)의 소실을 방지할 수 있다. 그러나 건식 에칭에는 다액의 초기 설비 투자가 필요하다는 문제가 있다.
본 실시예에 따르면, 개구부(X1,X2,X3)에 대향하는 영역에 Ti막(40)이 없기 때문에, 큰 초기 설비 투자를 필요로 하지 않으면서도 SiN막(42)의 에칭액에 의한 Ti막(40)의 소실을 피할 수 있다. 따라서, Ti막(40)보다 더 산화되기 쉬운 Ti막(40) 밑의 Ta막(29)을 노출시키지 않을 수 있다. 그러므로, Ta막(29)표면의 산화를 방지하여 제 1 배선(46a)과 제 2 배선 (46b)의 전기저항의 상승을 방지할 수 있다. 따라서, 본 실시예에 따르면, 건식 에칭을 위한 큰 초기 설비 투자 없이도 수율이 높은 (LCD) 패널(1)을 제작할 수 있다. 또, 본 실시예에 의하면 화상을 더 미세학 표시하는데도 대응할수 있다.
구동용 IC(24)에는 출력측 범프전극(28a)과 입력측 범프전극(28b)이 있다. 이러한 범프전극(28a,28b)은 금도금에 의해 형성된다. 이들 범프전극(28a,28b)은 SiN막(42)의 개구부(X1,X2) 위에 배영된다. 플렉시블 배서판(33)에는 폴리이미드 수지로 된 베이스 필름인 기판부(37)와 이 기판부(37)의 표면에 형서되고 Sn, Au 등으로 도금된 Cu로 된 출력단자(35)가 있다. 플렉시블 배서판(33)의 출력단자(35)는 SiN막(42)의 개구부(X3)위에 배열된다. 구동용 IC(25)와 플렉시블 배서판(34)은 각각 구동용 IC(24) 및 플렉시블 배선판(33)유사하다.
제5, 6도의 실장 상태에서, 구동용IC(24)는 제 1 배선(46a)과 제 2 배선(46b) 사이의 하부기판(21)상에 탑재된다. 구체적으로, 구동용 IC(24)의 출력측 범프전극(28a)과 입력측 범프전극(28b)은 접속재인 이방성도전막(41)을 통해 각각 배선(46a)의 기판 주변측 단부(46a-1)와 배선(46b)의 표시영역측 단부(46b-1)에 접속된다. 이들 단부(46a-1,46b-1)는 제1, 제 2 배선(46a,46b)의 전극단자 기능을 한다.
플렉시블 배신판(33)은 배선(46b)은 단부(46b-2)에 접속된다. 구체적으로, 플랙시블 배선판(33)의 출력단자(35)(1개만 도시됨)는 접속재인 이방서도 전막(36)을 통해 하부기판(21)상의 제 2 배선(46b)의 기판측 단부(46b-2)에 접속된다.
이상의 접속은 이방성도전막(41,36)을 가열가압하여 달성된다.
동작시, 전원전력과 입력신호가 플렉시블 배서판(33)의 각 출력단자로 부터 이방성도전막(36), 배선(46b), 이방성도전막(41) 및 입력측 범프전극(28b)을 통해 구동용 IC(24)에 공급된다,
구동용 IC(24)에서 출력된 표시신호는 출력측 범프전극(28a), 이방성도전막(41) 및 배선(46a)을 통해 표시영역에 공급된다.
배선(46a,46b)의 각 패턴의 일부분에 Ti막(40)이 배치되기 때문에, 플렉시블 배선판(33)의 출력단자(35)에서 구동용 IC(24)의 입력측 범프전극(28b)까지의 배선(46b)에 관련된 저항(단부에서의 저항을 포함)과, 구동용 IC(24)의 출력측 범프전극(28a)에서 표시영역(23)까지의 배선(46a)에 관련된 저항(단부에서의 저항 포함)은 종헤에 비해 낮고 안정하다. 따라서, 양호한 표시품질을 얻을 수 있다. 또 , 하부기관(21)과 구동용 IC(24)가 이방성도전막(41)을 통해 서로 접속되기 때문에, 구동용 IC(24)의 아랫면이 이방성도전막(41)에 의해 보호된다. 이때문에 구동용 IC(24)에 시일용 수지를 도포하지 않고도 높은 신뢰성을 얻을 수 있다.
측정용의 특별한 배선패턴으로 형성된 제1, 제 2 배선(46a,46b)에 관한 실험에 의하면, 프로세스에 변화가 생겼을 때도 Ta막(29)과 Ti막(40)의 계면저항은 5x102-8x102①였고, Ti막(40)과 ITO(30)의 계면저항은 5x102-8x102① 였다. 따라서, Ta막(29)에서 Ti막(40)을 거쳐 ITO막(30)까지의 저항은 양 저항치의 합인 1x103∼2.8x103①로 견적되었다. 즉, 실시에 1의 표시용 기판의 하부기판(21)에 있어서, Ti막(40)을 설치하지 않은 종래의 배선의 저항치인 2x104∼ 107①에 비해 배선저항을 현저히 낮출 수 있었다.
제 2 배선(46b)의 기판주변측 단부(46b-2), 표시영역측 단부(46b-1) 및 제 1 배선(46a)의 기판주변측 단부(46a-1)는 SiN막(42)의 개구부(X3,X2,X1)에 각각 대향배치되고 전극단자 기능을 한다. 전극단자 기능을 하는 각 단부(46b-2,46b-1,46a-1)는 ITO막(30)과 그 밑의 Ta막(29)의 2층 구조를 갖는다. 따라서, 단부(46b-2,46b-1,46a-1)에 있어서, ITO막(30)과 Ta(29)의 계면저항은 프로세스의 변화로 인해 상술한 3층 구조에 비해 크게 변한다.
다음에, 제 8, 9,도를 참조하여, 플랙시블 배선판(33)의 출력단자(35)에서 제 2 배선(46b)을 경유하여 구동용 IC(24)의 입력측 범프전극(28b)으로 전류가 흐르는 경우를 예로 들어 제 1 실시예의 저항감소기능을 설명한다. 제8도는 제 2 배선(46b)과 그 부근의 확대단면도이고, 제9도는 제 2 배선(46b)의 평면도이다. 제8도에서는 편의상 일부의 해칭은 생략한다.
먼저, 제8도의 경로 A는 제 2 배선(46b)의 ITO막(30)과 Ta막(29)의 계면저항이 변화 범위내에서 비교적 낮게 제작된 경우 전류가 흐르는 경로이다. 이 경우에, 플렉시블 배선판(33)의 출력단자(35)에서 이방성도전막(36)을 통새 ITO(30)으로 흐르는 전류는 Ta막(29)보다 면저항이 높은 ITO막(30)을 통과한다. 이후, 이 전류는 ITO막(30)과 Ta막(29)의 계면 S2을 통과하고, 면저항이 더 낮은 Ta막(29)으로 흐른다. 이어서, Ta막(29)을 흐르는 전류는 구동용 IC(24)의 입력측 범프전극(28b)밑에서 다시 ITO막(30)과 Ta막(29)의 계면 S2를 통과하고, ITO막(30)을 통해 이방성도전막(41)을 경유해 입력측 범프전극(28b)으로 흐른다.
한편, 제8도의 경로 B는 제 2 배선(46b)의 ITO막(30)과 Ta막(29)의 계면저항이 변화 범위내에서 비교적 높게 제작된 경우 전류가 흐르는 경로이다. 이 경우, 플렉시블 배선판(33)의 출력단자(35)에서 이방성도전막(36)을 통해 ITO막(30)까지 흐른 전류는 ITO막(30)과 Ta막(29)의 계면(S2)을 통과하지 않고 먼저항이 Ta막(29)보다 높은 ITO막(30)으로 흐른다. 이 전류는 SiN막(42)의 개구부(X3)에 대향하는 ITO막(30) 부분을 통과한 뒤, ITO막(30)과 Ti막(40)의 계면(S1)을 통과하여, 제8도의 경로 B1이나 B2와 같이 면저항이 ITO막(30)보다 낮은 Ti막(40)이나 그 밑의 Ta막(29)으로 흐른다. 그 이유는, Ti막(40)의 면저항이 ITO막(30)의 면저항보다 낮고, Ti막(40)과 ITO막(30)의 계면(S1)저항이 Ta막(29)과 ITO막(30)의 계면(S2)의 저항보다 낮기 때문이다. Ti막(40)과 Ta막(29)의 계면저항은 계면(S1)의 계면저항은 계면(S1)의 저항보다 낮다. 상기 전류는 입력측 범프전극(28b)측의 Ti막(40)의 단부에서 다시 ITO막(30)과 Ti막(40)의 계면(S1)을 통과하고, ITO막(30)을 통과한 다음 이방성도전막(41)을 거쳐 입력측 범프전극(28b)에 이른다.
Ti막(40)이 없는 종래의 배선구조에서는 전류의 경로가 A로 한정되므로, ITO막(30)과 Ti막(40)의 계면(S1)보다 저항이 높은 ITO막(30)과 Ta막(29)의 계면(S2)을 통해 전류가 흐르지 않을 수 없다. 반면에, 제 1 실시예에서는 , 계면(S2)보다 저항이 낮은 계면(S1)을 통과하는 바이패스 경로,즉 경로 B를 통해 전류가 흐를 수 있다. 제 1 실시예에 전류가 흐는 바이패스 경로가 있기 때문에, 제 2 배선(46b)은 고저항화가 억제되고 저저항으로 유지된다. 이것은 제 1 배선(46a)에도 마찬가지다. 즉, 배선 저항이 종래보다 낮게 유지될 수 있다. 따라서, 양호한 표시품질을 얻을 수 있다.
실제. 제 2 배선(46b)에 관련된 저항(단부의 저항을 포함)은 Ti막(40)의 면적이 104①일때 3∼4 Ω이었고, 이 값은 Ti막이 없는 경우의 저항 5∼29 Ω에 비해 저항과 저항의 변화를 대폭 낮출 수 있다는 것을 의미한다.
[제 2 실시예]
이하, 제 10 - 13도를 참조하여 본 발명의 제 2 실시예에 대해 설명한다. 제 10∼13도에서, 제 6∼9도와 동일한 부분에는 동일한 번호를 부가하였다. 제10도는 COG방식으로 실장된 액정표시장치의 요부단면도이다. 본 실시예의 액정표시장치는 제5도의 제 1실시예와 거의 같은 평면도로 도시되어 있으므로, 제 2 실시예의 액정표시장치를 설명하는데 제5도를 사용하기도 한다. 이 액정표시장치에는 LCD 패널(11),구동용 IC(24,25) 및 플렉시블 배선판(33,34)이 있다.
LCD 패널(11)에는 본 발명의 제 2 실시예에 따라 표시용 기판 역할을 하는 하부 기판(21), 상부기판(제5도의 22), 및 하부기판(21)과 상부기판사이에 봉입된 액정이 있다.
제10, 11도와 같이, 하부기판(21)에는 복수의 제 1 배선(96a), 제 2 배선(96b), 및 절연보호막 기능을 하는 SiN막(42)이 있다.
하부기관(21)상에는 화소가 형서된 표시영역(제5도의 23)으로 부터 주변부를 향해 외측으로 제 1 배선(96a)이 뻗어있다. 제 1 배선(96a)각각의 단부(96a-1)는 전극단자 기능을 한다. 제 2 배선(96b)은 제 1 배선(96a)에서 떨어져 제 1배선의기판주변측에 배치되도 기판(21)의 주변측을 향해 뻗어있다. 절연보호막 기능을 하는 SiN막(42)은 배선(96a,96b)상에 형성되고 두께는 약 3000Å이다. SiN막(42)에서 배선(96a,96b)의 단부(96a-1,96b-1,96b-2)에 대향하는 위치에 개구부(X10,X20,X30)가 형성된다. SiN막(42)은 개구부(X10,X20,X3)에 대향하는영역을 제외하고 배선(96a,96b)전역을 덮는다.
제 1 배선(96a)과 제 2 배선(96b) 각각은 하부기관(21)상에 형성된 제 1 도전막으로서의 Ta 막(29), 이 Ta 막(29)의 위에 형성된 제 2도전막으로서의 Ti막(40), 및 상기 Ta막(29)과 Ti막(40) 위에 형성된 투명도전막으로서의 ITO막(30)을 갖는다. Ta막(29), Ti막(40) 및 ITO막(30)은 개구부(X10,X20,X30)에 대향하지 않는영역에 3층 구조부(Z10,Z20)를 구성한다.
제1, 제2 배선(96a,96b)에는 3층 구조부(Z10,Z20)에 인접한 2층 구조부(Y10,Y20,Y30,Y40)가 있다. 2층 구조부(Y10∼Y40)는 Ta막(29)과 그 위의 ITO막(30)으로 구성된다.
또, 제 2 실시예에서, 3층 구조부(Z10,Z20)내의 제2도전막 기능을 하는 Ti막(40)은, 제13도와 같이 2층 구조부(Y20,Y30,Y40)의 ITO막(30)을 둘러싸고 있다.
Ta막(29)의 두께는 약 3000Å이고, Ti막(40)의 두께도 약 3000Å이며, ITO막(30)의 두께는 약 800Å이다. Ta막(29)의 면저항은 약 3 Ω/□이고 ITO막(30)의 면저항은 약 50Ω/□이며 Ti막(40)의 면저항은 약 3 Ω/□이다.
제5, 10도의 실장상태서, 제 1 배선(96a)과 제 2배선(96b) 사이의 하부전극(21)에 구동용 IC(24)가 탑재된다. 구동용 IC(24)에는 출력측 범프전극(28a)과 입력측 범프전극(28b)이 있다. 이들 범프전극(28a,28b)은 금도금에 의해 형성된다. 이들 범프전극(28a,28b)은 개구부(X10,X20) 위에 배열된다. 플렉시블 베선판(33)에는 폴리이미드 수지로 된 베이스 필름인 기판부(37)와 상기 기판부(37)의 표면에 형성되고 Sn, Au 등으로 도금된 Cu로 된 출력단자(35)가 있다. 플렉시블 배선판(33)의 출력단자(35)는 SiN막(42)의 개구부(X30) 위에 배열된다.
구동용 IC(24)의 출력측 범프전극(28a)과 입력측 범프전극(28b)은 이방성도전막 (41)을 통해 각각 배선(96a)의 기판주변측 단부(96a-1)와 배선(96b)의 표시영역측 단부(96b-1)의 접속된다. 이 접속은 이방성도전막(41)을 가열가압하여 달성된다. 단부(96a-1,96b-1)는 제1, 제2 배선(96a,96b)의 전극단자 기능을 한다.
플랙시블 배선판(33)은 하부기판(21)에 접속된다. 구체적으로, 플렉시블 배선관(33)의 출력단자(35)는 아방성도전막(36)을 통해 하부기판(21)상의 제 2 배선(96b)의 기판측 단부(96b-2)에 접속된다. 이 접속은 이방성도전막(36)을 가열가압하여 달성된다.
동작시, 전원전력과 입력신호가 플렉시블 배선관(33)의 출력단자(35)로 부터 이방성도전막(36), 배선(96b), 이방성도전막(41) 및 입력측 범프전극(28b)을 통해 구동용 IC(24)에 공급된다.
구동용 IC(24)에서 출력된 표시신호는출력측 범프전극(28a), 이방성도전막(41) 및 배선(96a)을 통해 표시영역(제5도의 23)에 공급된다.
하부기관(21)의 제1, 제2 배선(96a,96b)의 3층 구조부(Z10,Z20)를 제조하려면, 먼저 Ta막(29)위에 Ti막(40)을 형성한 뒤, Ti막(40) 위에 ITO막(30)을 형성한다. 즉, Ta막(29) 위에 ITO 막(30)을 직접 형성하지 않는다. 따라서, 3층 구조부(Z10,Z20)중의 Ta막(29)의 표면의 산화되지 않는다. Ti막(40)은 Ta막(29)보다 산화하기 어려우므로, Ti막(40) 위의 ITO막(30)의 형성으로 인한 Ti막(40)표면의 산화도는 Ta막(29) 위의 ITO막(30)의 형성으로 인한 Ta막(29) 표면의 산화도보다 훨씬 낮다. 또 Ti막(40)은 ITO막(30)을 에칭하는데 사용된 에칭액(염화제2철 용액)에 침식 되지도 않는다.
따라서, Ta막(29)과 Ti막(40)사이의 계면저항과, Ti막(40)과 ITO막(30)사이의 계면저항은 종래에 비해 프로세스 변동의 영향을 받지 않는다. 그 결과, 게면지항의 낮고 안정된다.
Ti막(40)은 SiN막(42)의 개구부(X10,X20,X30)에 대향하는 영역에는 배치되지 않는다. 따라서, Ti막(40)은 절연보호막인 SiN막(42)의 패턴공정에 사용된 에칭액(완층플루오르화 수소산)으로 애칭되지 않는다. 그 결과, SiN막(42)의 에칭액에 의한 Ti막(40)의 소실을 피할 수 있다. 따라서, Ti막(40)보다 더 산화되기 쉬운 Ti막(40)밑의 Ta막(29)의 노출이 방지된다. 이로 인해, Ta막(29) 표면의 산화를 방지하여 제 1배선(96a)과 제 2 배선(96b)의 전지저항의 상승을 방지할 수 있다. 결국, 본 실시예에 따르며, 높은 수율로 LCD 패널(11)을 제작할 수 있다. 또, 본 실시예에 의하면 화상을 더 미세하게 표시하는 장래의 시도에는 대응할 수 있다.
다음에, 제12, 13도를 참조하여, 플렉시블 배선판(33)의 출력단자(35)에서 제 2배선(96b)을 경유하여 구동용 IC(24)의 입력측 범프전극(28b)전류가 흐르는 경우를 예로 들어 제1 실시예의 저항감소기능을 설명한다. 제 12도는 제 2 배선(96b)과 그 부근의 확대단면도이고, 제 13도는 제 2 배선(96b)의 평면도이다. 제 12동서는 편의상 일부의 해칭은 생략한다.
먼저, 제 12도의 경로 C는 제 2배선(96b)의 ITO막(30)과 Ta막(29)의 계면저항이 변화 범위내에서 비교적 낮게 제작된 경우 전류가 흐르는 경로이다. 이 경우에, 플렌시블 배선판(33)의 출력단자(35)에서 이방성도전막(36)을 통해 흐르는 전류는 Ta막(29) 보다 면저항이 높은 ITO막(30)을 통과한다. 이후, 이 전류는 ITO막(30)과 Ta막(29)의 계면(S20)을 통과하고, 면저항이 더 낮은 Ta막(29)으로 흐른다. 이어서, Ta막(29)을 흐르는 전류는 구동용 IC(24)의 입력측 범프전극(28b) 밑에서 다시 ITO막(30)과 Ta막(29)의 계면(S20)을 통과하고, ITO막(30)을 통해 이방성도전박(41)을 경유해 입력측 범프전극(28b)으로 흐른다.
한편, 제12도의 경로 D는 제 2 배선(96b)의 ITO막(30)과 Ta막(29)의 계면저항이 변화 범위내에서 비교적 높게 제작된 경우 전류가 흐르는 경로이다. 이 경우, 플렉시블 배선판(33)의 출력단자(35)에서 이방성도전막(36)을 통해 ITO막(30)까지 흐른 전류는 ITO막(30)과 Ta막(29)의 계면(S20)을 통과하지 않고 면저항이 Ta막(29)보다 높은 ITO막(30)으로 흐른다. 이 전류는 SiN막(42)의 개구부(X30)에 대향하는 ITO막(30)부분을 통과한 뒤, ITO막(30)과 Ti막(40)의 계면(S10)을 통과하여, 제12도의 경로 D1이나 D2와 같이 면저항이 ITO막(30)보다 낮은 Ti막(40)이나 그 밑의 Ta막(29)으로 흐른다. 그 이유는, Ti막(40)의 면저항이 ITO막(30)의 면저항보다 낮고, Ti막(40)으로 ITO막(30)의 계면(S10)의 저항이 Ta막(29)과 ITO막(30)의 계면(S20)의 저항보다 낮기 때문이다. Ti막(40)과 Ta막(29)의 계며정항은 계녕(S10)의 저항보다 낮다. 상기 전류는 입력측 범프전극(28b)측의 Ti막(40)의 단부에서 다시 ITO막(30)과 Ti막(40)의 계면(S10)을 통과하고, ITO막(30)을 통과한 다음 이방성도전막(41)을 거쳐 입력측 범프전극(28b)에 이른다.
Ti막(40)이 없는 종래의 배선구조에서는 전류의 경로가 C로 한정되므로, ITO막(30)과 Ti막(40)의 계면(S10)보다 저항이 높은 ITO막(30)과 Ta막(29)의 계면(S20)을 통해 전류가 흐르지 않을 수 없다. 반면에, 제 2 실시예에서는, 계면(S20)보다 저항이 낮은 계면(S10)을 통과하는 바이패스 경로, 즉 경로 D를 통해 전류가 흐를 수 있다. 제 2 실시예에 전류가 흐르는 바이패스 경로가 있기 때문에, 제 2 배선(96b)은 고저항화가 억제되고 저저항으로 유지된다. 이것은 제 1 배선(96a)에도 마찬가지다. 즉, 배선저하이 종래보다 낮게 유지될 수 있다.
제 1 실시예에서는, 제 2 배선(46b)의 Ti막(40)이 개구부(X3)의 한쪽(표시영역측)에만 배치되기 때문에, 이 개구부(X3)에서 Ti막(40) 까ㅈ디의 진류 경로가 제9도와 같이 한방향으로만 있다. 반면에, 제 2 실시예에 의하면, Ti막(40)이 개구부(X30)에 대향하여 ITO막(30)을 감싸기 때문에, 제13도와 같이 ITO막(30)으로 부터 ITO막 주변의 Ti막(40)까지 복수의 여러 다른 전류 경로가 있다. 또, 제 2 실시예에 의하며, Ti막(40)이 입력측 범프전극(28b) 주변에서 SiN막(42)의 개구분(X20)둘레에 있기 때문에, 제13도와 같이 Ti막(40)으로 부터 개구부(X20) 주변의 ITO막(30)까지 복수의 여러다른 전류 경로가 있다. 이상 설명한 바와 같이, 제 2 실시예에서는 개구부(X20,X30)에 대향하는 ITO막(30)주변에 Ti막(40)이 었기 때문에, Ti막(40)과 ITO막(30) 사이에서 전방향으로 복수의 전류 경로가 제공된다. 따라서, Ti막(40)이 ITO막(30)을 둘러싸지 않는 제 1 실시예에 비해 전류경로의 전류밀도를 낮출 수 있다. 그러므로, 제 1 실시예보다 배선저항을 더 낮 출수 있다.
실제, 제 2 배선(96b)에 관련된 저항(단부의 저항을 포함)은 Ti막(40)의 면적이 3x104① 일 때 1.5∼2Ω이었고, 이 값에서 알 수 있듯이, Ti막이 없는 종래의 저항 5∼29Ω에 비해, 또 제 1 실시예의 배선의 저항에 비해 제 2 실시예의 배선의 저항과 저항의 변화랄 대폭 낮출 수 있다.
제1, 제2 실시예에서, Ta막(29),Ti막(40),ITO(30) 및 SiN막(42)은 제 1 배선(46a,96a)및 제 2 배선(46b,96b)은 물론 LCD패널(1,11)의 표시영역(23)을 구성하는 막이다. 구체적으로는, 제 14도와 같이, Ta막(29)은 표시영역(23)의 TFT(박막트랜지스터) 게이트전극(302a)을 구성하고, Ti막(40)은 소스전극(307)과 드레인전극(308)을 구성하며, ITO막(30)은 화소로 되는 ITO 투면도전막(309)을 구성하고, SiN막(42)은 보호막(310)을 구성한다.
따라서, 제1, 제 2 실시예에 따르면, LCD 패널의 표시영역을 구성하는 막을 효과 적으로 이용하여, 비용증가를 가져오는 배선저항을 낮출 수 있다.
이하, 제14도를 참조하여 LCD 패널의 표시영역(23)을 형성하는 공정에 대해 설명한다. 먼저, 유리기판(301)상에 Ta막을 형성하고, 이어서 포토리소그래픽에 의해 게이트 천국(302a), 게이트 버스라인(도시안됨) 및 리이드 전극(도시안됨)을 패턴화한다. 다음, 포토리소그래피에 의해 양극산화가 필요한 게이트 전극(302a)을 노출시키고 주석산 암모늄 수용액에 침지한 뒤, 형성처리한다. 이어서, 6.5V 의 정전압으로 형성공정을 통해 두께 1000Å의 Ta2O3막을 형성한다. 그 결과, Ta막을 포함한 제 1 절연막(304)이 형성된다. 제 1 절연막(304)위에는 CVD법이나 스퍼터링법으로 두께 1000Å의 Si3N4막을 제 2 절연막(305)으로 적충한다. 제 2 절연막(305)의 재료로는Si3N4이외의 다른 재료로서 SiO, SiO2,Y2O3,AL2O3,MgF2등도 좋다, 제 2 절연막(305)은 양극산화된 Ta2O3막인 제 1절약만(304)을 보호하는 기능을 한다. 제 1 절연막(304)과 제 2 절연막(305)이 게이트절연가을 구성한다. 이어, 글로(glow) 방전에 의해 비정질실리콘층을 3000Å 적층하여 반도체층(306)으로 한다. 다음, 소스전극(307) 및 드레인전극(308)으로서 Ti를 3000Å 적층하여 반도체층(306)으로 한다. 다음, 소스전극(307) 및 드레인전극(308)으로서 Ti를 3000Å 증착한다. 이렇게 하여 TFT가 완성된다.
이어서, 화소로서 두께 300∼1000Å의 ITO 투명도전막(309)을 형성한다. 이 TFT에서는, 보호막(310)으로서 CVD법에 의해 Si3N4를 3000Å두께로 적층하여 반도체층(306)을 코팅한다. 이 보호막(310)은 비정질실리콘층을 보호할 뿐 아니라 반도체층(306)의 표면을 공핍화하여 TFT의 OFF 상태에서의 누설전류를 감소시켜, TFT의 특성을 크게 향상시킨다. 끝으로, 폴리이미드 수지를 도포하고 러빙하여 배향처리하는 공정,시일공정, 액정주입 공정을 하여 LCD 패널을 완성한다.
이런 구조의 표시영역(23)에서는, 게이트절연막에 양극산화된 Ta막인 제 1절연막(304)이 있기 때문에, TFT가 다음과 같은 우수한 특성을 갖는다.
(1) 절연성이 양호하고(핀홀이 없음),신뢰성과 내압이 높으며;
(2) 가동이온밀도가 작고;
(3) 반도체에대한 계면준위밀도가 작으며;
(4) 반도체에 대한 전계효과가 크다. 또, 이 표시영역에서는 , 소스전극(307)과 드레인전극(308)이 Ti로 재작되기 때문에, 패널제조 프로세스중의(TFT로의 금속이온의 침입에 의한)TFT 특성변화를 낮추어, 신뢰성을 높일 수 있다.
제1, 제 2 실시예에서는, SiN막(42)의 애칭액으로서 완충 플루오르화 수소산을 사용했다. 따라서, SiN막(42)의 개구부(X1,X2,X3,X10,X20,X30)에 대향하는 영역에 Ti막(40)이 형성되지 않아 완충 플루오르화 수소산이 Ti막(40)을 침습하지 않는다.
그러나, 예컨대 SiF4(4-불화규소) 플라즈마로 SiN막(42)을 건식에칭할 경우에는, Ti막(40)이 에칭액에 의해 침습된다. 따라서, 이 경우에는, 배선패턴 전역에 Ti막(40)을 형성하는 것이 바람직하다. 이런 배열을 채택할 경우에는, 프로세스의 변동에 의한 ITO막(30)과 Ta막(29)의 계면저항의 변동에 대해 단자부의 저항을 최저로 유지할 수 있다.
또, 상기 실시예에서는 , 제 1 도전막으로서 Ta을, 제2도전막으로서 Ti막을 사용했지만, 제1도전막으로서 Ta를 주성분으로 하는 합금막을 사용하고 제2도전막으로서 Ti 를 주성분으로 하는 합금막을 사용해도 좋다. 또, 제 1 도전막에 비해 제 2 도전막의 표면이 산화되기 어려운 조건이기만 하면, 제 1도전막과 제 2 도전막에 비해 제 2 재료는; Al이나 Al을 주성분으로 하는 합금, Mo나 Mo를 주성분으로하는 합금, Cr이나 Cr을 주성분으로 하는 합금; W나 W를 주성분으로 하는 합금, Au나 Au를 주성분으로 하는합금으로 구성되는 군에서 선택할 수 있다.
[제 3실시예 ]
제15도는 본 발명의 제 3 실시예에 따른 액정표시장치의 요부단면도이다. 이것의 평면도는 제5도와 동일하므로, 본 실시예에서는 제5도의 평면도를 이용한다. 제1, 제 2 실시예의 액정표시장치와 마찬가지로, 본 실시예의 액정표시장치도 COG법으로 실장되고 LCD 패널(111), 구동용 IC(24), 및 플렉시블 배선판(33)을 갖는다. 편의상, 제 6도와 같은 소자에는 제15도에서는 동일한 번호를 부기한다. 구동용 IC(24)와 플렉시블 배선판(33)은 제1, 제 2 실시예와 동일하므로, 그 설명은 생략한다.
LCD 패널(111)은 표시용 기판으로서의 하부기판(21)과 상부기관(22) 사이에 액정을 봉입하여 구성된다(제5도 참조). 본 발명을 구현하는 하부기판(21)에는 화소가 형성된 표시영역(23)에서 그 주변부를 향해 외측으로 이어진 복수의 제 1 배선(66a)이 있다(제5도 참조). 제 1 배선(66a) 각각의 단부는 전극단자 역할을 한다. 제 1 배선(66a)의 기판주변측에는 역시 기판 주변쪽으로 뻗는 제 2 배선(66b)이 제 1 배선(66a)과 분리되게 배치된다. 이들 배선(66a,66b) 각각의 패턴은 하부기관(21)과 접촉되어 있는 Ta막(29)과 그 위의 ITO막(30)으로 구성된 2층막을 갖는 다. 적어도 각 배선의 패턴의 영역에서, Ta막(29)과 ITO막(30) 사이에는 Ti막(40)이 배치된다. 제 1배선(66a)의 기판주변측 단부와 제 2 배선(66b)의 표시영역측 단부에는, Ta막(29)과 ITO막(30) 위에 형성된 Mo막(60)이 있다 . Mo막의 면저항은 약 0.5 Ω/?이다. 절연막(42)은 배선(66a,66b)의 단부를 제외한 하부기관(21)의 거의 전역을 덮는다.
하부기관(21)을 제작하는 공정에서, Ta막(29)과 Ti막(40)사이의 계면저항과 Ti막(40)과 ITO막(30) 사이의 계면저항은 종래에 비해 프로세스 변동의 영향을 적게 받으므로 낮고 안정된다. 따라서, 표시용 기판(111)을 높은 수율로 제작할 수 있다. 또, 앞으로의 표시의 고정밀화에 대응할 수 도 있다. 제 1 배선(66a)의 기판주변측 단부와 제 2 배선(66b)의 표시영역측 단부에만 Mo막(60)이 제공되는 이유는, Mo막이 수분에 약하여 절연막(42)의 단차에서 생기는 간격을 통해 들어온 수분의 침습을 받기 때문이다.
제5, 15도의 실장상태에서, 하부기관(21)의 제 1 배선(66a)과 제 2 배선(66b)사이에 구동요 IC(24)가 실장 된다. 한편, 플렉시블 배선판(33)은 배선(66b)에 접속된다. 구체적으로, 구동용 IC(24)의 출력측 범프전극(28a)과 입력측 범프전극(28b)은 Au와 Pd 합금의 도전입자를 포함한 Au와 Pd 페이스트(61 : 이하Ag/Pd 페이스트라 함)를 통해 각각 하부기관(21)의 배선(66a)의 기판주변측 단부(전극단자)와 배선(66b)의 표시 영역측 단부에 접속된다. 한편, 플렉시블 배선판(33)의 출력단자(35)는 이방성도전막(36)을 통해 하부기관(21)의 배선(66b)의 기판주변측 단부에 접속된다. 구동용 IC(24)와 하부기판(21)의 간격에는 실링용 수지(62)를 채운다. Au/Pd 페이스트(61)에 의한 접속은, 전사방식으로 구동용 IC(24)의 출력측 범프전극(28a), 입력측 범프전극(28b)에 Au와 Pd 페이스트(61)를 적정량 공급하는공정, 구동용 IC를 정위치하는 공정, 및 Au와 Pd 페이스트(61)를 가열 경화시키는 공정을 통해 수행된다. 이방성도전막(36)에 의한 접속은 가열가입에 의해 행해진다.
동작시, 전원과 입력신호가 플렉시블 배선판(33)의 출력단자(35)에서 접속재(36), 제 2 배선(66b), 접속재(61), 및 구동용 IC924)의 입력측 범프전극(28b)을 통해 구동용 IC(24)에 공급된다. 그후, 구동용IC(24)에서 출력된 표시신호는 출력측 범프전극(28a), 접속재(61) 및 제 1 배선(66a)을 통해 표시영역(23)에 공급된다.
제 1실시예와 마찬가지로 배선 (66a,66b)의 각 패턴의 적어도 일부분에 Ti막(40)이 배치되기 때문에, 플렉시블 배선판(33)의 출력단자(35)에서 구동용 IC(24)의 입력측 범프전극(28b)까지의 제 2 배선(66b)에 관련된 저항(단부에서의 저항을 포함)과, 구동용 IC(24)의 출력측 범프적극(28a)에서 표시영역(23)까지의 제 1 배선(66a)에 관련된 저항 (단부에서의 저항 포함)은 종래에 비해 낮고 안정하다. 따라서, 양호한 표시품질을 얻을 수 있다. 또, Mo막(60)과 Au/Pd 페이스트(61)에 의해, 구동용 IC(24)의 제 1배선(66a)과 출력측 범프전극(28a) 사이 및 구동용 IC(24)의 제 2 배선(66b)과 입력측 범프전극(28b) 사이의 일정 저항을 제 1 실시예에 비해 더 낮출 수 있다. 따라서, 제 1 배선(66a)에 관련된 저항(단부의 저항 포함)과 제 2 배선(66b)에 관련된 저항(단부의 저항 포함)을 제 1실시예에 비해 더 낮출수는 있다. 그러므로, 표시품질을 더 좋게 할 수 있고, 접속부의 신뢰성을 향상시킬 수 있다.
실제 , 제 2 배선(66b)에 관련된 저항(단부의 저항을 포함)은 Ti막(40)의 면적이 4x104①일때 1.5∼2.5Ω였다. 따라서, Ti막이 없는 종래의 배선저항 2∼10Ω에 비해, Ti막이 있는 배선의 저항값과 저항의 변화 또는 분산을 현저히 낮출수 있다.
베선내부 또는 배선상의 제공된 Ti막과 Mo막은 액정표시패널의 표시영역을 형성하기 위해 통상 사용된는 것이고 본 발명의 실시를 위해서만 특별히 형성된 것은 아니다. 따라서, 본 발명의 구현에 의한 비용증가는 발생하지 않는다.
본 실시예에서는 프로세스상의 제한 때문에 각 베선패턴의 영역에만 Ti막을 형성 했지만, 프로세스상의 제한이 없을 경우에는 배선패턴의 전역에 걸쳐 Ti막(40)을 형성 해도 좋다.
상식 실시예에서는 COG 방식에 따라 실장된 액정표시장치에 대해 설명하였지만, 본 발명의 적용범위는 이것에 한정되지 않는다. 본 발명은 일반적인 실장방식(구동용 IC 실장방식)에 의해 실장된 액정표시장치에도 적용할 수 있다. 이 경우에도, 플렉시블 배선판의 출력단자에서 표시영역 까지의 배선의 저항을 종래에 비해 낮고 안정한 상티로 할 수 있으므로, 양호한 표시품질을 얻을 수 있다. 본 발명은 EL표시장치 등의 다른 평면형 표시장치에도 널리 적용될 수 있다.

Claims (20)

  1. 그 주변부에서 외부로 부터 수신된 신호를 그 표시 영역에 전송하기 위한 배선을 그 표면상에 구비한 표시용 기판으로, 상기 각 배선은; 제 1 재료로 형성되고 상기 표시용 기판의 상기표면상에 배치된 제1도전막; 그 표면이 상기 제1도전막의 표면보다 산화되기 어려운 조건을 만족시키는 재료로 형성되고 상기 제1도전막의 일부분상에 배치되는 제2도전막; 및 산화막으로 되고 적어도 상기 제2도전막 위에 배치되는 투명도전막;을 구비하고 상기제 1도전막, 제2도전막 및 투명도전막이 상기 배선의 3층 구조부를 구성하는 표시용 기판.
  2. 제 1항에 있어서, 전극단자로 기능하는 일단부를 제외한 상기배선 부분이 상기 3층 구조부를 포함하고 절연보호막으로 피복되는 표시용 기판.
  3. 제 2항에 있어서, 상기 전극단자로 기능하는 각 배선의 상기 단부에서, 상기 투명도전막이 상기 제 1도 전막 위에 형성되는 표시용 기판.
  4. 제 3항에 있어서, 상기 제2도전막이 상기 제1도전막의 위에 형성된 투명도전막을 둘러싸는 표시용 기판.
  5. 제3항에 있어서, 상기 배선은 상기 표시영역으로 부터 표시용 기판의 주변을 향해 바같쪽으로 뻗어있는 제 1배선과 상기 제1 배선의 기판주변측에 있으면서 표시용 기판의 주변을 향해 뻗어있는 제 2 배선을 포함하는 표시용 기판.
  6. 제 1항에 있어서, 상기 제 1재료는 Ta'또는 Ta를 주성분으로 하는 합금이고, 상기 제 2 재료는 Ti 또는 Ti를 주성분으로 하는 합금인 표시용 기판.
  7. 제 1항에 있어서, 상기 제 1 재료와 제 2재료가 A1이나 A1을 주성분으로 하는 합금, Mo 나 Mo 를 주성분으로 하는 합금, Cr이나 Cr을 주성분으로 하는 합금, W 나 W를 주성분으로 하는 합금, 및 Au나 Au를 주성분으로 하는 합금으로 구성되는 군에서 선택되며, 상기 제1 재료는 상기 제2 재료와 상이한 표시용 기판.
  8. 제1항에 있어서, 상기 투명도전막이 ITO(indium tin oxide)로 제조되는 표시용 기판.
  9. 제 6항에 있어서, 상기 투명도전막이 ITO로 제조되는 표시용 기판.
  10. 제 9항에 있어서, 상기 각 배선이 상기 3층 구조부에 포함된 상기 투명도전막의 위에 형성된 Mo 막을 더 포함하는 표시용 기판.
  11. 제 10항에 있어서, 전극단자 기능을 하는 상기 각 배선의 단부에 있어서, 상기 Mo막이 상기 제 1 도전막의 위에도 형성되는 표시용 기판.
  12. 제 11항에 있어서, 상기 배선이 상기 표시영역으로 부터 표시용 기판의 주변을 향해 바깥쪽으로 뻗어있는 제 1 배선과, 상기 제 1 배선의 기판주변측에 있으면서 표시 용 기판의 주변을 향해 뻗어있는 제 2 배선을 포함하고, 상기 Mo막은 제 1배선 각각의 가판주변측 단부와 제 2 배선 각각의 표시영역측 단부에 형성되는 표시용 기판.
  13. 제 1항의 표시용 기판을 포함하는 표시장치로서, 상기 배선들은 상기 표시 영역에 전송될 신호를 생성하기 위한 구동회로를 탐재한 플렉시블 배선판자에 출력단자에 접속되는 표시장치.
  14. 제 5항의 표시용 기판을 포함하는 표시장치로서, 상기 표시영역에 전송될 신호를 생성하기 위한 구동회로는 상기 표시용 기판의 상기 제 1 배선과 제 2 배선 사이에 배치되고, 상기 구동회로의 입력측 전극은 상기 제 2 배선의 표시영역측 단부에 접속되며, 상기 구동회로의 출력측 전극은 상기 제 1배선의 기판주변측 단부에 접속되고, 상기 구동회로에 신호를 공급하기 위한 플렉시블 배선판의 출력단자는 상기 제 2배선의 기판주변측 단부에 접속되는 표시 장치.
  15. 제 14항에 있어서, 상기 제1, 제 2 배선 각각의 투명도전막은 ITO막이고, 상기 제 1, 제 2 배선 각각의 상기 ITO막은 이방성도전막에 의해 상기 구동회로의 대응전극에 접속되는 표시장치
  16. 제 12항의 표시용 기판을 포함하는 표시 장치로서, 상지 표시영역에 전송할 신호를 생성하기 위한 구동회로는 상기 표시용 기판의 제 1배선과 제2배선 사이에 배치되고, 상기 구동회로의 입력측 전극은 상기 제 2배선의 표시영역측 단부에 접속되며, 상기 구동회로의 출력측 전극은 상기 제 1배선의 기판주변측 단부에 접속되고, 상기 구동회로에 신호를 공급하기 위한 플렉시블 배선판의 출력단자는 상기 제 2 배선의 기판주변측 단부에 접속되는 표시 장치.
  17. 제 16항에 있어서, 상기 제1, 제2 배선 각각의 Mo막은 도전입자로서 Ag 또는 Ag와 Pd 합금 중 어느 하나를 함유한 페이스트에 의해 상기 구동회로의 대응 전극에 접속되는 표시 장치.
  18. 그 주변부에서 외부로 부터 수신된 신호를 그 표시영역에 전송하기 위한 배선을 그 표면상에 구비한 표시용 기판으로 상기 각 배선은; 상기 표시용 기판의 상기 표면에 형성된 Ta막; 상기 Ta막의 적어도 일부분에 형성된 Ti막; 및 적어도 상기 Ti막의 위에 형성된 ITO막;을 포함하는 표시용 기판.
  19. 제 18항에 있어서, Ti막이 형성되 않은 상지 Ta막 부분의 위에도 상기 ITO막이 형성되는 표시용 기판.
  20. 제 19항에 있어서, 상기 각 배선의 단부에서 상기 ITO막의 위에 Mo막이 형성되어 있는 표시용 기판.
KR1019940033560A 1993-12-07 1994-12-06 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치 KR0147308B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP30667293A JP3006985B2 (ja) 1993-12-07 1993-12-07 表示用基板およびその実装構造
JP93-306672 1993-12-07
JP11804494A JP3023052B2 (ja) 1994-05-31 1994-05-31 表示用基板
JP94-118044 1994-05-31

Publications (2)

Publication Number Publication Date
KR950019830A KR950019830A (ko) 1995-07-24
KR0147308B1 true KR0147308B1 (ko) 1998-09-15

Family

ID=26456052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033560A KR0147308B1 (ko) 1993-12-07 1994-12-06 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치

Country Status (4)

Country Link
US (1) US5608559A (ko)
KR (1) KR0147308B1 (ko)
CN (1) CN1052088C (ko)
TW (1) TW340192B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW453449U (en) * 1995-11-16 2001-09-01 Hitachi Ltd LCD display panel with buckling driving multi-layer bendable PCB
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
JP3955376B2 (ja) * 1997-05-13 2007-08-08 セイコーエプソン株式会社 液晶表示パネルおよび液晶表示パネルの検査方法
US6292248B1 (en) * 1997-08-09 2001-09-18 Lg. Philips Lcd Co., Ltd. COG type liquid crystal panel and fabrication method thereof having first and second conductive bumps in different planes
JP3907804B2 (ja) 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
TW505803B (en) * 1997-10-20 2002-10-11 Citizen Watch Co Ltd Integrated circuit for driving liquid crystal
US6037005A (en) * 1998-05-12 2000-03-14 3M Innovative Properties Company Display substrate electrodes with auxiliary metal layers for enhanced conductivity
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP3808224B2 (ja) 1998-12-02 2006-08-09 株式会社 日立ディスプレイズ 液晶表示装置
US7411211B1 (en) * 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100381047B1 (ko) * 2000-05-24 2003-04-18 엘지.필립스 엘시디 주식회사 접합부가 분할된 테이프 캐리어 패키지와 이를 이용한액정표시장치 및 액정표시장치의 미스얼라인 보정방법
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
KR100390423B1 (ko) * 2000-12-01 2003-07-07 엘지전자 주식회사 유기 ｅｌ의 배선 및 그 처리 방법
US6833900B2 (en) * 2001-02-16 2004-12-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP3756418B2 (ja) * 2001-02-28 2006-03-15 株式会社日立製作所 液晶表示装置及びその製造方法
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP4226368B2 (ja) * 2002-06-07 2009-02-18 シャープ株式会社 配線基板、表示装置、及び配線基板の製造方法
US7361027B2 (en) * 2002-12-25 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Contact structure, display device and electronic device
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
TW594274B (en) * 2003-10-16 2004-06-21 Au Optronics Corp Display module
JP4142029B2 (ja) * 2004-05-07 2008-08-27 セイコーエプソン株式会社 電気光学装置および電子機器
JP2006309028A (ja) * 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
US7719184B2 (en) * 2005-07-29 2010-05-18 Kyocera Corporation Organic EL element having a protective layer
TW200737109A (en) * 2006-03-30 2007-10-01 Au Optronics Corp Display module
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TWI370257B (en) * 2008-07-15 2012-08-11 Au Optronics Corp Panel circuit structure
TWI382225B (zh) * 2008-08-06 2013-01-11 Au Optronics Corp 液晶顯示器及其封裝方法
US20120138943A1 (en) * 2009-08-21 2012-06-07 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing liquid crystal display device
JP2012134253A (ja) * 2010-12-20 2012-07-12 Toyoda Gosei Co Ltd 照明用ｌｅｄモジュール
CN103064207A (zh) * 2013-01-11 2013-04-24 信利半导体有限公司 一种导电引线及其制作方法
CN103728750A (zh) * 2013-12-26 2014-04-16 京东方科技集团股份有限公司 一种显示面板及显示面板制备方法
JP2017072811A (ja) * 2015-10-09 2017-04-13 パナソニック液晶ディスプレイ株式会社 表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358319A (ja) * 1986-08-29 1988-03-14 Daicel Chem Ind Ltd 表示装置用プラスチツク基板
JPS63195687A (ja) * 1987-02-09 1988-08-12 セイコーエプソン株式会社 アクテイブマトリツクス基板の端子構造
US4922323A (en) * 1987-04-09 1990-05-01 Microelectronics And Computer Technology Corporation Hermetically sealed multilayer electrical feedthru
JPS6419324A (en) * 1987-07-15 1989-01-23 Toshiba Corp Active matrix type liquid crystal display panel
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JPH0419710A (ja) * 1990-05-15 1992-01-23 Sharp Corp 液晶表示装置
JPH0443327A (ja) * 1990-06-11 1992-02-13 Ricoh Co Ltd 液晶表示装置
JPH0540274A (ja) * 1990-09-13 1993-02-19 Canon Inc 液晶装置
JPH04153623A (ja) * 1990-10-18 1992-05-27 Fuji Xerox Co Ltd 配線構造
JPH0527251A (ja) * 1991-07-23 1993-02-05 Ricoh Co Ltd 液晶表示素子の電極接続装置
US5467210A (en) * 1993-02-16 1995-11-14 Casio Computer Co., Ltd. Arrangement of bonding IC chip to liquid crystal display device
JP3184853B2 (ja) * 1993-06-24 2001-07-09 株式会社日立製作所 液晶表示装置
US5526563A (en) * 1994-03-10 1996-06-18 Matsushita Electric Industrial Co., Ltd. Method for manufacturing an electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
US6835896B2 (en) 2001-03-26 2004-12-28 Lg.Philips Lcd Co., Ltd. Packaging structure of a driving circuit for a liquid crystal display device and packaging method of a driving circuit for a liquid crystal display device
US7231711B2 (en) 2001-03-26 2007-06-19 Lg.Philips Lcd Co., Ltd. Packaging structure of a driving circuit for a liquid crystal display device and packaging method of driving circuit for a liquid crystal display device

Also Published As

Publication number Publication date
CN1052088C (zh) 2000-05-03
TW340192B (en) 1998-09-11
US5608559A (en) 1997-03-04
CN1110819A (zh) 1995-10-25
KR950019830A (ko) 1995-07-24

Similar Documents

Publication Publication Date Title
KR0147308B1 (ko) 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치
KR100302577B1 (ko) 반도체장치및그제조방법
US7583328B2 (en) Control signal unit for a liquid crystal display and a method for fabricating the same
JP2555987B2 (ja) アクティブマトリクス基板
US6528357B2 (en) Method of manufacturing array substrate
US20020113934A1 (en) Array substrate and display unit using it and production method for array substrate
US20040114060A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20060053923A (ko) 액정 표시장치 및 그 제조방법
US20030112382A1 (en) Liquid crystal display device
US6646694B2 (en) Method of repairing LCD data lines
US20020122149A1 (en) Reflective or transflective liquid crystal display device and method for manufacturing the same
JPH09506738A (ja) 直接多層薄膜トランジスタの製造方法
KR20040090697A (ko) 표시장치 및 표시장치의 제조방법
JP3006985B2 (ja) 表示用基板およびその実装構造
KR100552297B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4253181B2 (ja) 画像表示パネル、フォトマスク、画像表示装置、画像表示パネルを製造する方法
JP3023052B2 (ja) 表示用基板
KR20010056897A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100339334B1 (ko) 액정표시장치의 패드부 구조 및 그 제조방법
EP1478971B1 (en) Liquid crystal display device
KR100229610B1 (ko) 액정표시장치 및 그 제조방법
JP2733947B2 (ja) 薄膜パターンの製造方法
KR100495797B1 (ko) 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및그 제조 방법
JPH02259728A (ja) 液晶表示装置
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee