JPWO2018116692A1 - パッケージ基板及びパッケージ基板の製造方法 - Google Patents

パッケージ基板及びパッケージ基板の製造方法 Download PDF

Info

Publication number
JPWO2018116692A1
JPWO2018116692A1 JP2018557608A JP2018557608A JPWO2018116692A1 JP WO2018116692 A1 JPWO2018116692 A1 JP WO2018116692A1 JP 2018557608 A JP2018557608 A JP 2018557608A JP 2018557608 A JP2018557608 A JP 2018557608A JP WO2018116692 A1 JPWO2018116692 A1 JP WO2018116692A1
Authority
JP
Japan
Prior art keywords
metal
package substrate
conductive paste
melting point
metal pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018557608A
Other languages
English (en)
Other versions
JP7041075B2 (ja
Inventor
範博 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
Tatsuta Electric Wire and Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatsuta Electric Wire and Cable Co Ltd filed Critical Tatsuta Electric Wire and Cable Co Ltd
Publication of JPWO2018116692A1 publication Critical patent/JPWO2018116692A1/ja
Application granted granted Critical
Publication of JP7041075B2 publication Critical patent/JP7041075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11515—Curing and solidification, e.g. of a photosensitive bump material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

電気的な接続を可能にする金属ピンが傾くことなく立設されたパッケージ基板及び該パッケージ基板の製造方法を提供する。本発明のパッケージ基板は、基材と上記基材の表面に配置された電極とを備えるパッケージ基板であって、上記電極の上には、金属粉及び熱硬化性樹脂を含む導電性ペーストの硬化物を介して金属ピンが立設されており、上記金属粉は、低融点金属と、上記低融点金属の融点よりも高い融点を有する高融点金属とを含むことを特徴とする。

Description

本発明は、パッケージ基板及びパッケージ基板の製造方法に関する。
近年、集積回路の大容量化、高速化、低消費電力化が求められると共に、半導体パッケージの小型化や薄型化も求められている。半導体パッケージの小型化や薄型化を実現するために、ロジック系パッケージ基板やメモリ系パッケージ基板等の異なるパッケージ基板を積層するＰａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ（ＰｏＰ）等の３次元パッケージが提案されている。
基本的なＰｏＰの構造は、電極が表面に配置された複数のパッケージ基板が、半田ボールを介して互いに積層された構造である。ＰｏＰでは、各パッケージ基板が半田ボールにより電気的に接続されている。
このような構造を有するＰｏＰとして、特許文献１には、以下の積層型半導体パッケージが開示されている。
すなわち特許文献１には、それぞれ半導体素子の実装領域を有しており、互いに積層用半田ボールを介して積層される複数の第１のパッケージ基板と、該複数の第１のパッケージ基板に対応した大きさの多段凹部を有しており、該多段凹部に前記複数の第１のパッケージ基板が収容されるように前記複数の第１のパッケージ基板を覆い、接続用半田ボールを介して前記複数の第１のパッケージ基板のそれぞれに電気的に接続される基準電位配線を含んでいる第２のパッケージ基板と、前記複数の第１のパッケージ基板のうち最下段に位置する前記第１のパッケージ基板の下面及び前記第２のパッケージ基板の下端に設けられる実装用半田ボールとを備えており、前記複数の第１のパッケージ基板は、それぞれ前記多段凹部の対応する段部又は前記多段凹部の底面において前記基準電位配線に電気的に接続されることを特徴とする積層型半導体パッケージが開示されている。
特許文献１に開示された積層型半導体パッケージでは、パッケージ基板同士の電気的な接続には半田ボールが用いられている。
パッケージ基板をさらに小型化する場合には、パッケージ基板の表面に配置された電極をさらに密集させることが考えられる。このように電極を密集させようとすると、半田ボールも密集させる必要がある。その一方で、短絡を防ぐため、半田ボール同士の間には一定の空間が必要になる。半田ボールの形状は略球状であり、球は、空間を充填するには不利な形状である。つまり、半田ボールを密集させようとしても、形状的制約から半田ボールを充分に密集させることはできなかった。
そこで、パッケージ基板同士を電気的に接続するための手段として、柱状の金属ピンを用いることが試みられていた。
特許文献２には、導電性ポスト（柱状の金属ピン）を、はんだペーストを用いて第１の基板に立設し、その後、導電性ポストを、はんだペーストを用いて第２の基板に接続し、第１の基板と第２の基板とを電気的に接続する方法が開示されている。
特開２０１２−１６０６９３号公報 特開２０１６−４８７２８号公報
特許文献２では、導電性ポストをはんだペーストを用いて第１基板に立設する際、まず、はんだペーストを加熱して溶融させ、その後、はんだペーストを冷却して固化させることにより導電性ポストを第１基板に固定することになる。
このように、はんだペーストを用いて導電性ポストを第１基板に固定する場合、はんだペーストが溶融する際に、はんだペーストの粘度が低くなりすぎ、導電性ポストが自重等により傾いてしまうという問題や、はんだペーストが溶融する際のはんだペーストの表面張力の変化により導電性ポストが傾いてしまうという問題があった。
本発明は、上記課題を解決するためになされたものであり、本発明の目的は、電気的な接続を可能にする金属ピンが傾くことなく立設されたパッケージ基板及び該パッケージ基板の製造方法を提供することである。
上記課題を解決するために、本発明者は鋭意検討を重ねた結果、低融点金属、高融点金属及び熱硬化性樹脂を含む導電性ペーストを、金属ピンをパッケージ基板に固定する手段とすることにより、金属ピンが傾くことなくパッケージ基板に立設できることを見出し、本発明を完成させた。
すなわち、本発明のパッケージ基板は、基材と上記基材の表面に配置された電極とを備えるパッケージ基板であって、上記電極の上には、金属粉及び熱硬化性樹脂を含む導電性ペーストの硬化物を介して金属ピンが立設されており、上記金属粉は、低融点金属と、上記低融点金属の融点よりも高い融点を有する高融点金属とを含むことを特徴とする。
本発明のパッケージ基板では、パッケージ基板同士の接続手段である金属ピンが立設されている。金属ピンの形状は略柱状であるので、パッケージ基板同士の接続手段として略球状の半田ボールを用いるよりも、金属ピンを密集させることができる。従って、本発明のパッケージ基板を小型化することができ、さらに本発明のパッケージ基板が積層されたＰｏＰを小型化及び薄型化することができる。
本発明のパッケージ基板では、電極の上に、導電性ペーストの硬化物を介して金属ピンが立設されている。つまり、本発明のパッケージ基板を製造する際には、導電性ペーストを用いて金属ピンが電極に固定されることになる。
例えば、半田を用いて金属ピンを電極に固定する場合には、半田が溶融した際に半田の粘度が低下しすぎたり、半田の表面張力が変化することにより金属ピンが傾く場合がある。
一方、上記導電性ペーストは、熱硬化性樹脂を含むので加熱により硬化する。そのため、上記導電性ペーストを用いて金属ピンを電極に固定する場合には、半田を用いる場合と比較して金属ピンが傾きにくい。従って、本発明のパッケージ基板では、金属ピンの傾きが小さい。
本発明のパッケージ基板では、上記金属粉は、低融点金属と、上記低融点金属の融点よりも高い融点を有する高融点金属とを含む。
金属粉が低融点金属を含むと、導電性ペーストを加熱する際に、低融点金属が軟化し、導電性ペーストの粘度が一旦低下する。その後、導電性ペーストの熱硬化性樹脂が硬化し、導電性ペーストの硬化物となる。
本発明のパッケージ基板を製造する際に、低融点金属を用いると、導電性ペーストが加熱されて粘度が一旦低下する際に、導電性ペーストが金属ピンに隙間なく接触することになる。その後、導電性ペーストは硬化するので、金属ピンが強固に固定される。
つまり、金属粉が低融点金属を含む場合、パッケージ基板では、金属ピンが電極の上に強固に固定されて立設されている。
また、金属粉が高融点金属を含むと、導電性ペーストの導電性を向上させることができる。
本発明のパッケージ基板では、上記導電性ペーストの硬化物と上記金属ピンとの間には、上記低融点金属と上記金属ピンとの合金が存在していることが望ましい。
導電性ペーストの硬化物と金属ピンとの間に、低融点金属と金属ピンとの合金が存在しているということは、導電性ペーストの硬化物の一部と金属ピンの一部が一体化していることになる。そのため、このようなパッケージ基板では、金属ピンが電極の上に強固に固定されて立設されている。
さらに、このような合金は、耐熱性に優れるので、パッケージ基板の耐熱性も向上させることができる。
なお、本明細書において、合金とは、低融点金属元素と金属ピンを構成する元素との混合物であってもよく、これら元素同士の金属間化合物であってもよい。
本発明のパッケージ基板では、上記低融点金属の融点は、１８０℃以下であることが望ましい。
低融点金属の融点が１８０℃を超えると、導電性ペーストを加熱した際に、導電性ペーストの粘度が一旦低下する前に熱硬化性樹脂の硬化が始まったり、導電性ペーストの粘度が低下する温度範囲が狭くなったりしやすくなる。そのため、パッケージ基板において、金属ピンが電極の上に強固に固定されにくくなる。
本発明のパッケージ基板では、上記低融点金属は、インジウム、錫、鉛及びビスマスからなる群から選択される少なくとも１種を含むことが望ましい。
これら金属は、低融点金属として適した融点及び導電性を備える。
本発明のパッケージ基板では、上記高融点金属の融点は、８００℃以上であることが望ましい。
本発明のパッケージ基板では、上記高融点金属は、銅、銀、金、ニッケル、銀コート銅及び銀コート銅合金からなる群から選択される少なくとも１種を含むことが望ましい。
これら金属は導電性に優れる。そのため、パッケージ基板において金属ピンと電極との間の導電性を向上させることができる。
また、これら高融点金属は、低融点金属と合金を形成するため、連続した導電パスが得られる。
なお、導電性ペーストの硬化物に、金属粉として低融点金属が含まれず、高融点金属のみ含まれる場合、導電パスは、高融点金属同士の点接触及び高融点金属と金属ピンとの点接触のみになるので、金属ピンとパッケージ基板との間の接続抵抗値を低くすることは困難となる。
本発明のパッケージ基板では、上記金属ピンは、銅、銀、金及びニッケルからなる群から選択される少なくとも１種を含むことが望ましい。
これら金属は導電性に優れる。そのため、パッケージ基板同士を電気的に好適に接続することができる。
本発明のパッケージ基板の製造方法は、上記本発明のパッケージ基板を製造する方法であって、電極が表面に配置された基材を準備する基材準備工程と、上記電極の上に、金属粉及び熱硬化性樹脂を含む導電性ペーストを印刷する印刷工程と、上記導電性ペーストの上に金属ピンを配置する金属ピン配置工程と、上記導電性ペーストを加熱することにより、上記導電性ペーストを軟化させてから硬化させて上記導電性ペーストの硬化物とし、上記導電性ペーストの硬化物を介して、上記金属ピンを上記電極の上に立設する金属ピン立設工程とを含み、上記金属粉は、低融点金属と、上記低融点金属の融点よりも高い融点を有する高融点金属とを含むことを特徴とする。
本発明のパッケージ基板の製造方法は、上記本発明のパッケージ基板を製造する方法であって、電極が表面に配置された基材を準備する基材準備工程と、金属ピンの端部に、金属粉及び熱硬化性樹脂を含む導電性ペーストを付着させる導電性ペースト付着工程と、上記電極の上に、上記導電性ペーストを接触させて上記金属ピンを配置する金属ピン配置工程と、上記導電性ペーストを加熱することにより、上記導電性ペーストを軟化させてから硬化させて上記導電性ペーストの硬化物とし、上記導電性ペーストの硬化物を介して、上記金属ピンを上記電極の上に立設する金属ピン立設工程とを含み、上記金属粉は、低融点金属と、上記低融点金属の融点よりも高い融点を有する高融点金属とを含むことを特徴とする。
本発明のパッケージ基板では、パッケージ基板同士の接続手段である金属ピンが立設されている。金属ピンの形状は略柱状であるので、金属ピンを充分に密集させることができる。従って、本発明のパッケージ基板を小型化することができ、さらに本発明のパッケージ基板が積層されたＰｏＰを小型化及び薄型化することができる。
図１（ａ）は、本発明のパッケージ基板の一例を模式的に示す概略側面図である。図１（ｂ）は図１（ａ）の上面図である。 図２（ａ）は、半田ボールが配置されたパッケージ基板の一例を模式的に示す概略側面図である。図２（ｂ）は、図２（ａ）の上面図である。 図３（ａ）は、図１（ａ）に示すパッケージ基板を含むＰｏＰの一例を模式的に示す概略側面図である。図３（ｂ）は、図２（ａ）に示すパッケージ基板を含むＰｏＰの一例を模式的に示す概略側面図である。 図４は、本発明のパッケージ基板における電極、導電性ペーストの硬化物及び金属ピンの関係の一例を模式的に示す拡大断面図である。 図５は、本発明のパッケージ基板の製造方法の工程に含まれる基材準備工程を模式的に示す模式図である。 図６は、本発明のパッケージ基板の製造方法の工程に含まれる印刷工程を模式的に示す模式図である。 図７は、本発明のパッケージ基板の製造方法の工程に含まれる金属ピン配置工程を模式的に示す模式図である。 図８（ａ）及び（ｂ）は、本発明のパッケージ基板の製造方法の工程に含まれる金属ピン立設工程を模式的に示す模式図である。 図９（ａ）及び（ｂ）は、半田を用いてパッケージ基板の表面に配置された電極に、金属ピンを立設する方法の一例を模式的に示す模式図である。 図１０は、本発明のパッケージ基板の製造方法の工程に含まれる導電性ペースト付着工程を模式的に示す模式図である。 図１１は、本発明のパッケージ基板の製造方法の工程に含まれる金属ピン配置工程を模式的に示す模式図である。 図１２（ａ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界のＳＥＭ写真である。図１２（ｂ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界における錫の分布を示すマッピング画像である。図１２（ｃ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界におけるビスマスの分布を示すマッピング画像である。図１２（ｄ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界における銅の分布を示すマッピング画像である。図１２（ｅ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界における銀の分布を示すマッピング画像である。
本発明のパッケージ基板は、基材と上記基材の表面に配置された電極とを備えるパッケージ基板であって、上記電極の上には、金属粉及び熱硬化性樹脂を含む導電性ペーストの硬化物を介して金属ピンが立設されており、上記金属粉が、低融点金属と、上記低融点金属の融点よりも高い融点を有する高融点金属とを含んでいる構成であれば、他にどのような構成を含んでいてもよい。
このような本発明のパッケージ基板の一例について以下に具体的に説明する。しかしながら、本発明は、以下の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。
図１（ａ）は、本発明のパッケージ基板の一例を模式的に示す概略側面図である。
図１（ｂ）は図１（ａ）の上面図である。
図２（ａ）は、半田ボールが配置されたパッケージ基板の一例を模式的に示す概略側面図である。図２（ｂ）は、図２（ａ）の上面図である。
図３（ａ）は、図１（ａ）に示すパッケージ基板を含むＰｏＰの一例を模式的に示す概略側面図である。
図３（ｂ）は、図２（ａ）に示すパッケージ基板を含むＰｏＰの一例を模式的に示す概略側面図である。
図１（ａ）に示す、パッケージ基板１０は、基材２０と基材２０の表面２１に配置された電極３０とを備えるパッケージ基板である。
電極３０の上には、金属粉及び熱硬化性樹脂を含む導電性ペーストの硬化物４０を介して金属ピン５０が立設されている。
一方、図２（ａ）に示す、パッケージ基板１１０は、基材１２０と基材１２０の表面１２１に配置された電極１３０とを備えるパッケージ基板である。
電極１３０の上には、半田ボール１６０が配置されている。
図１（ａ）及び（ｂ）に示すように、金属ピン５０の形状は略円柱状であるのに対し、図２（ａ）及び（ｂ）に示すように、半田ボール１６０の形状は略球状である。
なお、図１（ａ）及び（ｂ）、並びに、図２（ａ）及び（ｂ）において、電極３０と電極１３０は同じ大きさであり、金属ピン５０及び半田ボール１６０の大きさは、これらのパッケージ基板を用いてＰｏＰを作製するために必要な大きさである。
図２（ｂ）に示すように、パッケージ基板１１０を上面視すると、基材１２０に配置された電極１３０の輪郭より、半田ボール１６０の輪郭の方が大きくなっている。半田ボール１６０同士が接触すると短絡が生じるため、パッケージ基板１１０では半田ボール１６０同士が接触しないように電極１３０が配置されている。そのため、パッケージ基板１１０では各電極１３０同士の間隔が広くなっている。
図１（ｂ）に示すように、パッケージ基板１０を上面視すると、基材２０に配置された電極３０の輪郭より、金属ピン５０の輪郭の方が小さくなっている。そのため、パッケージ基板１０では、金属ピン５０同士の側面の接触を気にせずに電極３０を配置することができる。そのため、パッケージ基板１０では各電極３０同士の間隔が狭くなっている。
つまり、パッケージ基板上に立体物を密集させる場合、略柱状の立体物の方が、略球状の立体物よりも有利である。
このような理由から、金属ピン５０は、半田ボール１６０よりも、パッケージ基板上に密集することができる。従って、パッケージ基板１０を、パッケージ基板１１０に対し小型化することができる。
図３（ａ）に示すように、パッケージ基板１０の上には別のパッケージ基板１１が積層されＰｏＰ１となる。この際、パッケージ基板１１の底に配置された電極３１と、金属ピン５０の上部とは導電性ペーストの硬化物４０を介して接続される。
また、図３（ｂ）に示すようにパッケージ基板１１０の上には別のパッケージ基板１１１が積層されＰｏＰ１０１となる。この際、パッケージ基板１１０の底に配置された電極１３１は、半田ボール１６０の上部に接続されることになる。
図３（ａ）と図３（ｂ）とを比較すると、パッケージ基板１０の上にさらに別のパッケージ基板１１が積層されたＰｏＰ１の方が、パッケージ基板１１０の上に別のパッケージ基板１１１が積層されたＰｏＰ１０１よりも幅が小さく薄い。
ＰｏＰ１の方がＰｏＰ１０１よりも幅が小さい理由は、上記の通り、金属ピン５０は、半田ボール１６０よりも、パッケージ基板上に密集させやすいためである。
ＰｏＰ１の方がＰｏＰ１０１よりも薄い理由は、以下の通りである。
図２（ａ）に示すように、半田ボール１６０の上面は曲面状である。また、図３（ｂ）に示すようにパッケージ基板１１１の底に配置された電極１３１の底面は平面状である。
半田ボール１６０と電極１３１とを接続する際には、半田ボール１６０の上面を溶融させてこれらを接続することになるが、半田ボール１６０が充分に電極１３１の底面を覆うことができるようにするため、半田ボール１６０は少し大きめのものが用いられる。
一方、図１（ａ）に示すように、金属ピン５０の上面は平面状である。また、図３（ａ）に示すように、パッケージ基板１１の底に配置された電極３１の底面は平面状である。
さらに、金属ピン５０の上面と、電極３１の底面とは、熱硬化性樹脂の硬化物４０を介して接続されている。
つまり、ＰｏＰ１では、半田ボール１６０を用いた場合のように、半田ボール１６０の上面の溶融を考慮して金属ピン５０を大きく設計する必要はない。
そのため、ＰｏＰ１の方がＰｏＰ１０１より薄くすることができる。
これらの理由から、金属ピン５０を用いることにより、パッケージ基板１０が積層されたＰｏＰ１を小型化及び薄型化することができる。
なお、後述するようにパッケージ基板１０では、導電性ペーストの硬化物４０を介して金属ピン５０が基材２０に対して傾くことなく立設されている。そのため、図３（ａ）に示すＰｏＰ１において、パッケージ基板１１の底に配置された電極３１と、金属ピン５０の上部との接続には半田を用いてもよい。
パッケージ基板１０では、金属ピン５０の形状は、略柱状であれば特に限定されないが、例えば、略三角柱状、略四角柱状、略六角柱状等の角柱状であってもよく、略円柱状、略楕円柱状等であってもよい。
これらの中では四角柱状又は円柱状であることが望ましい。
金属ピン５０が四角柱状である場合、その底面は、縦５０〜３００μｍ、横５０〜３００μｍの略長方形であることが望ましい。
金属ピン５０が円柱状である場合、その底面は直径が５０〜２００μｍの略円形であることが望ましく、７０〜１５０μｍの略円形であることがさらに望ましい。
金属ピン５０の底面が上記形状及び大きさであると、好適に金属ピン５０を密集させることができる。
パッケージ基板１０では、金属ピン５０の密度は、１００〜５００ピン／１パッケージであることが望ましく、３００〜４００ピン／１パッケージであることがさらに望ましい。また、金属ピン５０のピッチは、０．２〜０．５ｍｍであることが望ましい。金属ピン５０のピッチとは、隣合う金属ピン５０同士の間の距離のことを意味する。
このように、金属ピン５０を密集させることにより、パッケージ基板１０及びパッケージ基板１０を積層したＰｏＰ１を小さくすることができる。
金属ピン５０の高さは、特に限定されないが、５０〜５００μｍであることが望ましい。
金属ピン５０の高さが上記範囲であると、パッケージ基板１０を積層しＰｏＰ１の高さを低くすることができる。
パッケージ基板１０では、金属ピンは、銅、銀、金及びニッケルからなる群から選択される少なくとも１種を含むことが望ましい。
これら金属は導電性に優れる。そのため、パッケージ基板同士を電気的に好適に接続することができる。
パッケージ基板１０では、電極３０の上に、導電性ペーストの硬化物４０を介して金属ピン５０が立設されている。つまり、パッケージ基板１０を製造する際には、導電性ペーストを用いて金属ピン５０が電極３０に固定されることになる。
例えば、半田を用いて金属ピンを電極に固定する場合には、半田が溶融した際に半田の粘度が低下しすぎたり、半田の表面張力が変化することにより金属ピンが傾く場合がある。
一方、導電性ペーストは、熱硬化性樹脂を含むので加熱により硬化する。そのため、上記導電性ペーストを用いて金属ピンを電極に固定する場合には、半田を用いる場合と比較して金属ピンが傾きにくい。従って、パッケージ基板１０では、金属ピン５０の傾きが小さい。
また、パッケージ基板１０では、導電性ペーストの硬化物４０は、硬化した熱硬化性樹脂と、金属粉とを含む。
硬化した熱硬化性樹脂としては、特に限定されないが、アクリレート樹脂、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂等が硬化したものであることが望ましい。
より具体的な熱硬化性樹脂としては、ビスフェノールＡ型エポキシ樹脂、臭素化エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ樹脂、１，６−ヘキサンジオールジグリシジルエーテル等のグリシジルエーテル型エポキシ樹脂、複素環式エポキシ樹脂、アミノフェノール型エポキシ樹脂等があげられる。
これらの熱硬化性樹脂は、単独で用いられていてもよく、併用されていてもよい。
また、硬化前の熱硬化性樹脂の硬化温度は後述する低融点金属の融点より１０℃以上高いことが望ましい。また、熱硬化温度の上限は２００℃であることが望ましい。
熱硬化性樹脂の硬化温度が、上記温度未満の場合、低融点金属が軟化する前に、熱硬化性樹脂が硬化してしまい、低融点金属と、金属ピンとが合金を形成しにくくなる。
また、熱硬化性樹脂の硬化温度は、１６０〜１８０℃であることが望ましい。
また、金属粉は、低融点金属と、上記低融点金属の融点よりも高い融点を有する高融点金属とを含む。
金属粉は、低融点金属と、高融点金属を含めば、特に限定されないが、例えば、低融点金属粒子及び高融点金属粒子の混合物からなっていてもよく、低融点金属と高融点金属とが一体となった粒子からなっていてもよく、低融点金属粒子、高融点金属粒子及び低融点金属と高融点金属とが一体となった粒子の混合物からなっていてもよい。
金属粉が高融点金属を含むと、導電性ペーストの導電性を向上させることができる。
金属粉が低融点金属を含むと、導電性ペーストを加熱する際に、低融点金属が軟化し、導電性ペーストの粘度が一旦低下する。その後、導電性ペーストの熱硬化性樹脂が硬化し、導電性ペーストの硬化物となる。
パッケージ基板１０を製造する際に、低融点金属を用いると、導電性ペーストが加熱されて粘度が一旦低下する際に、導電性ペーストが金属ピンに隙間なく接触することになる。その後、導電性ペーストは硬化するので、金属ピン５０が強固に固定される。
つまり、金属粉が低融点金属を含むパッケージ基板では、金属ピン５０が電極３０の上に強固に固定されて立設されることになる。
また、導電性ペーストが低融点金属を含むと、導電性ペーストが硬化する際に金属ピン５０と低融点金属との合金を形成する。そのため、金属ピン５０が電極３０の上に強固に固定されると共に導電性ペーストの導電性を向上させることができる。
さらに、このような合金は、耐熱性に優れるので、パッケージ基板の耐熱性も向上させることができる。
このように合金が存在する場合について、以下に図面を用いて説明する。
図４は、本発明のパッケージ基板における電極、導電性ペーストの硬化物及び金属ピンの関係の一例を模式的に示す拡大断面図である。
図４に示すように、パッケージ基板１０では、導電性ペーストの硬化物４０と金属ピン５０との間に、低融点金属と金属ピン５０との合金７０が存在している。
つまり、導電性ペーストの一部と金属ピン５０の少なくとも一部が一体化していることになる。そのため、パッケージ基板１０では、金属ピン５０が電極３０の上に強固に固定されて立設されている。
なお、合金７０には、高融点金属由来の元素が含まれていてもよい。
導電性ペーストの硬化物４０と金属ピン５０との間に、合金７０が存在しているかどうかは、エネルギー分散型Ｘ線分析（ＥＤＳ）により確認することができる。
ＥＤＳの条件としては、走査型電子顕微鏡（日本電子（株）製、型番：ＪＳＭ−７８００Ｆ）に装着されているエネルギー分散型分光器（日本電子（株）製、型番：ＪＥＤ−２３００）を使用し、加速電圧：３〜１５ｋＶ、３０００倍で観察する条件があげられる。
パッケージ基板１０では、低融点金属の融点は、１８０℃以下であることが望ましく、６０〜１８０℃であることがより望ましく、１２０〜１４５℃であることがさらに望ましい。
低融点金属の融点が１８０℃を超えると、導電性ペーストを加熱した際に、導電性ペーストの粘度が一旦低下する前に熱硬化性樹脂の硬化が始まったり、導電性ペーストの粘度が低下する温度範囲が狭くなったりしやすくなる。そのため、パッケージ基板１０において、金属ピン５０が電極３０の上に強固に固定されにくくなる。
なお、低融点金属の融点が６０℃未満であると、導電性ペーストの粘度が低下する温度が低すぎるので、金属ピン５０を電極３０の上に固定する際に、金属ピン５０が傾きやすくなる。一方、低融点金属の融点が、６０℃以上であると、パッケージ基板１０において金属ピン５０が傾きにくくなる。
パッケージ基板１０では、低融点金属は、インジウム、錫、鉛及びビスマスからなる群から選択される少なくとも１種を含むことが望ましく、錫であることがより望ましい。
これら金属は、低融点金属として適した融点及び導電性を備える。
パッケージ基板１０では、高融点金属の融点は、８００℃以上であることが望ましく、８００〜１５００℃であることがより望ましく、９００〜１１００℃であることがさらに望ましい。
また、高融点金属は、銅、銀、金、ニッケル、銀コート銅及び銀コート銅合金からなる群から選択される少なくとも１種を含むことが望ましい。
これら金属は導電性に優れる。そのため、パッケージ基板１０において金属ピン５０と電極３０との間の導電性を向上させることができる。
パッケージ基板１０において、金属粉が、上記低融点金属及び高融点金属を含む場合、導電性ペーストの硬化物４０と金属ピン５０との間の合金７０は、錫と銅との合金であることが望ましい。
低融点金属と、高融点金属との重量比は、特に限定されないが、低融点金属：高融点金属＝８０：２０〜２０：８０であることが望ましい。
高融点金属の重量に対する低融点金属の重量の割合が、上記範囲より大きくなると本発明のパッケージ基板を製造する場合において、導電性ペーストを硬化させる際、一旦、導電性ペーストが柔らかくなりすぎ、金属ピンが傾きやすくなる。
高融点金属の重量に対する低融点金属の重量の割合が、上記範囲より小さくなると本発明のパッケージ基板を製造する場合において、導電性ペーストを硬化させる際、低融点金属が少ないことに起因し、低融点金属と、金属ピンとの合金が形成されにくくなる。その結果、金属ピンの固定が弱くなりやすくなる。
パッケージ基板１０において、導電性ペーストの硬化物４０中の金属粉の含有量は、８０〜９５重量％であることが望ましい。
導電性ペーストの硬化物中の金属粉の含有量が８０重量％未満だとパッケージ基板の抵抗値が高くなりやすい。
導電性ペーストの硬化物中の金属粉の含有量が９５重量％を超えると本発明のパッケージ基板を製造する際に、導電性ペーストの粘度が高くなって印刷性が悪くなる。その結果、導電性ペーストの硬化物の印刷状態が悪くなりやすい。
なお、パッケージ基板１０では、基材２０の材料は、特に限定されずエポキシ樹脂、ＢＴレジン（ビスマレイミドトリアジン）、ポリイミド、フッ素樹脂、ポリフェニレンエーテル、液晶ポリマー、フェノール樹脂、セラミック等であってもよい。
また、パッケージ基板１０では、電極３０の材料は、特に限定されず銅、スズ、ニッケル、アルミニウム、金、銀等であってもよい。
パッケージ基板１０の大きさは、縦１０〜３０ｍｍ、横１０〜５０ｍｍの略長方形であることが望ましい。
なお、本発明のパッケージ基板には、必要に応じて、半田ボールが配置されていてもよい。
すなわち、本発明のパッケージ基板では、金属粉及び熱硬化性樹脂を含む導電性ペーストの硬化物を介して立設された金属ピンと、半田ボールとが混在していてもよい。
次に、このような本発明のパッケージ基板の製造方法を以下の２例をあげて説明する。
（本発明のパッケージ基板の製造方法の第１例）
本発明のパッケージ基板の製造方法の第１例は、
（１）電極が表面に配置された基材を準備する基材準備工程と、
（２）上記電極の上に、金属粉及び熱硬化性樹脂を含む導電性ペーストを印刷する印刷工程と、
（３）上記導電性ペーストの上に金属ピンを配置する金属ピン配置工程と、
（４）上記導電性ペーストを加熱することにより、上記導電性ペーストを軟化させてから硬化させて上記導電性ペーストの硬化物とし、上記導電性ペーストの硬化物を介して、上記金属ピンを上記電極の上に立設する金属ピン立設工程とを含むことを特徴とする。
各工程について以下に図面を用いて説明する。
図５は、本発明のパッケージ基板の製造方法の工程に含まれる基材準備工程を模式的に示す模式図である。
図６は、本発明のパッケージ基板の製造方法の工程に含まれる印刷工程を模式的に示す模式図である。
図７は、本発明のパッケージ基板の製造方法の工程に含まれる金属ピン配置工程を模式的に示す模式図である。
図８（ａ）及び（ｂ）は、本発明のパッケージ基板の製造方法の工程に含まれる金属ピン立設工程を模式的に示す模式図である。
（１）基材準備工程
図５に示すように、まず、電極３０が表面２１に配置された基材２０を準備する。
基材２０及び電極３０の望ましい材料は、上記本発明のパッケージ基板の説明において記載した通りであるので、ここでの記載は省略する。
なお、電極が表面に配置された基材は公知の方法により作製することができる。
（２）印刷工程
（２−１）導電性ペーストの準備
本工程では、まず、導電性ペーストを作製する。
導電性ペーストは、金属粉と、熱硬化性樹脂とを混合することにより製造することができる。
作製する導電性ペーストにおいて、金属粉と熱硬化性樹脂との重量比は、特に限定されないが、熱硬化性樹脂：金属粉＝２０：８０〜５：９５であることが望ましい。
また、作製する導電性ペーストにおいて、金属粉として、低融点金属及び高融点金属を用いる。
導電性ペーストに含まれる熱硬化性樹脂、低融点金属及び高融点金属の望ましい材料及び性質は、上記本発明のパッケージ基板の説明において記載した通りであるので、ここでの記載は省略する。
また、導電性ペーストを作製する際に、金属粉及び熱硬化性樹脂以外に、硬化剤、フラックス、硬化触媒、消泡剤、レベリング剤、有機溶剤、無機フィラー等を混合してもよい。
硬化剤としては、２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾール、２−ヘプタデシルイミダゾール、２−エチルイミダゾール、２−フェニルイミダゾール、２−エチル−４−メチルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾリウムトリメリテイト等が挙げられる。
フラックスとしては、塩化亜鉛、乳酸、クエン酸、オレイン酸、ステアリン酸、グルタミン酸、安息香酸、シュウ酸、グルタミン酸塩酸塩、アニリン塩酸塩、臭化セチルピリジン、尿素、ヒドロキシエチルラウリルアミン、ポリエチレングリコールラウリルアミン、オレイルプロピレンジアミン、トリエタノールアミン、グリセリン、ヒドラジン、ロジン等が挙げられる。
（２−２）導電性ペーストの印刷
次に、図６に示すように、金属粉４６及び熱硬化性樹脂４７を含む導電性ペースト４５を印刷する。
導電性ペースト４５の印刷方法としては、特に限定されないが、スクリーン印刷等の公知の方法で行うことができる。
（３）金属ピン配置工程
次に、図７に示すように、導電性ペースト４５の上に金属ピン５０を配置する。
金属ピン５０は、３００〜４００ピン／１パッケージの密度となるように配置することが望ましい。
このように、金属ピン５０を密集させることにより、製造するパッケージ基板を小さくすることができる。さらに、製造したパッケージ基板を積層したＰｏＰも小さくすることができる。
金属ピン５０の望ましい形状、材料は、上記本発明のパッケージ基板の説明において記載した通りであるので、ここでの記載は省略する。
（４）金属ピン立設工程
次に、図８（ａ）に示すように、導電性ペースト４５を加熱することにより、導電性ペースト４５を軟化させてから硬化させて導電性ペーストの硬化物４０とする。これにより図８（ｂ）に示すように、導電性ペーストの硬化物４０を介して、金属ピン５０を電極３０の上に立設することができる。
導電性ペースト４５を用いて金属ピン５０を電極３０に固定する場合には、半田を用いる場合と比較して金属ピン５０が傾きにくい。
この原理を、半田を用いて金属ピンを電極に固定する場合と比較して説明する。
図９（ａ）及び（ｂ）は、半田を用いてパッケージ基板の表面に配置された電極に、金属ピンを立設する方法の一例を模式的に示す模式図である。
図９（ａ）に示すように、金属ピン１５０を電極１３０の上に立設するために、半田１６１を用いる場合、まず、電極１３０の上に半田１６１を配置し、その上に金属ピン１５０を配置する。
次に、図９（ｂ）に示すように、半田１６１を加熱して溶融させ、その後、半田１６１を冷却して固化させることにより金属ピン１５０を電極１３０に固定することになる。
このように、半田１６１を用いて金属ピン１５０を電極１３０に固定する場合、図９（ｂ）に示すように、半田１６１を溶融させる際に、半田１６１の粘度が低下しすぎたり、半田１６１の表面張力が変化することにより金属ピン１５０が傾きやすくなる。このように金属ピン１５０が傾いた状態で半田１６１は冷却されて固化するので、金属ピン１５０が傾いた状態で金属ピン１５０は電極１３０に固定されやすくなる。
一方、図８（ａ）及び（ｂ）に示すように、導電性ペースト４５を用いて金属ピン５０を電極３０に立設する場合には、導電性ペースト４５は、熱硬化性樹脂４７を含むので加熱により硬化する。そのため、導電性ペースト４５を用いて金属ピン５０を電極３０に固定する場合には、半田を用いる場合と比較して金属ピン５０が傾きにくい。
さらに、金属ピン立設工程における導電性ペースト４５の加熱温度は、低融点金属の融点よりも１０℃以上高い温度であることが望ましい。また加熱温度の上限は、２００℃であることがより望ましい。
加熱温度が、低融点金属の融点よりも１０℃高い温度未満であると、低融点金属が軟化する前に、熱硬化性樹脂４７が硬化してしまい、低融点金属と、金属ピン５０とが合金を形成しにくくなる。
加熱温度が、２００℃を超えると、導電性ペースト４５の硬化物に含まれる金属粉や、硬化した熱硬化性樹脂及び金属ピンが劣化しやすくなる。
また、導電性ペースト４５は、低融点金属と高融点金属とを含むので、導電性ペースト４５を加熱する際に、低融点金属が軟化し、導電性ペースト４５の粘度が一旦低下する。この際に、導電性ペースト４５が金属ピン５０に隙間なく接触することになる。
その後、導電性ペースト４５は硬化するので、金属ピン５０が強固に固定される。
つまり、金属粉が低融点金属を含むので、金属ピン５０を電極３０に強固に固定することができる。
なお、導電性ペースト４５の粘度が一旦低下する際の、粘度の極小値は、４０〜２００Ｐａ・ｓであることが望ましく、６０〜１８０Ｐａ・ｓであることがより望ましい。
また、金属粉が低融点金属を含むので、導電性ペースト４５が硬化する際に、低融点金属は、金属ピン５０との合金を形成する。そのため、金属ピン５０が電極３０の上に強固に固定されると共に導電性ペーストの硬化物４０の導電性を向上させることができる。
さらに、このような合金は、耐熱性に優れるので、製造されるパッケージ基板の耐熱性も向上させることができる。
本明細書における「粘度」とは、レオメータ（型番：ＭＣＲ３０２、製造元：Ａｎｔｏｎ Ｐａｒｒ社）を用い以下の条件で測定した粘度のことを意味する。
昇温速度：５℃／ｍｉｎ
測定治具：ＰＰ２５
振り角γ：０．１％
周波数ｆ：１Ｈｚ
温度 ：２５〜２００℃
以上の工程を経て、本発明のパッケージ基板を製造することができる。
（本発明のパッケージ基板の製造方法の第２例）
本発明のパッケージ基板の製造方法の第２例は、
（１）電極が表面に配置された基材を準備する基材準備工程と、
（２）金属ピンの端部に、金属粉及び熱硬化性樹脂を含む導電性ペーストを付着させる導電性ペースト付着工程と、
（３）電極の上に、導電性ペーストを接触させて金属ピンを配置する金属ピン配置工程と、
（４）導電性ペーストを加熱することにより、導電性ペーストを軟化させてから硬化させて導電性ペーストの硬化物とし、導電性ペーストの硬化物を介して、金属ピンを電極の上に立設する金属ピン立設工程とを含むことを特徴とする。
すなわち、本発明のパッケージ基板の製造方法の第２例は、上記本発明のパッケージ基板の製造方法の第１例の（２）印刷工程及び（３）金属ピン配置工程を以下の、（２´）導電性ペースト付着工程及び（３´）金属ピン配置工程に置換したパッケージ基板の製造方法である。
図１０は、本発明のパッケージ基板の製造方法の工程に含まれる導電性ペースト付着工程を模式的に示す模式図である。
図１１は、本発明のパッケージ基板の製造方法の工程に含まれる金属ピン配置工程を模式的に示す模式図である。
（２´）導電性ペースト付着工程
まず、上記「（２−１）導電性ペーストの準備」に記載したように、金属粉及び熱硬化性樹脂を含む導電性ペーストを作製する。
次に、本工程では、図１０に示すように、金属ピン５０の端部５１に、金属粉４６及び熱硬化性樹脂４７を含む導電性ペースト４５を付着させる。
金属ピン５０の端部５１に導電性ペースト４５を付着させる方法は、特に限定されず、例えばディップ法で付着させてもよい。
金属ピン５０の望ましい形状、材料等、及び、導電性ペースト４５の望ましい組成は上記の通りであるので、ここでの記載は省略する。
（３´）金属ピン配置工程
本工程では、図１１に示すように、電極３０の上に、金属ピン５０の端部５１に付着された導電性ペースト４５を接触させて金属ピン５０を配置する。
金属ピン５０の望ましい密度は、上記の通りであるので、ここでの記載は省略する。
以下に本発明をより具体的に説明する実施例を示すが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
（１）基材準備工程
銅からなる電極が表面に配置されたエポキシ樹脂からなる基板を準備した。
（２）印刷工程
（２−１）導電性ペーストの準備
表１に示す割合で原材料を配合し、プラネタリーミキサーを用いて５００ｒｐｍで３０分撹拌し、導電性ペーストを作製した。
表１中、原材料の数値は、重量部を意味する。
表１中、銀コート銅粉は、平均粒子径が２μｍであり、銀の融点が９６２℃、銅の融点が１０８５℃である。
表１中、銀粉は、平均粒子径が５μｍであり、融点が９６２℃である。
表１中、Ｓｎ４２％−Ｂｉ５８％合金は、平均粒子径が１０μｍであり、融点が１３９℃である。
表１中、Ｓｎ８０％−Ｂｉ２０％合金は、平均粒子径が５μｍであり、融点が１３９℃である。
（２−２）導電性ペーストの印刷
得られた導電性ペーストを、穴径１００μｍ、厚み６０μｍの開口部を複数有するメタルマスクを用いて印刷した。
（３）金属ピン配置工程
次に、導電性ペーストの上に、直径１５０μｍ、高さ２００μｍの略円柱状の銅からなる金属ピンを配置した。
（４）金属ピン立設工程
次に、導電性ペーストを、１８０℃で１時間加熱することにより導電性ペーストを軟化させてから硬化させて導電性ペーストの硬化物とした。
これにより導電性ペーストの硬化物を介して金属ピンを上記電極の上に立設した。
以上の工程を経て、実施例１に係るパッケージ基板を製造した。
（実施例２）及び（実施例３）、並びに、（比較例１）
導電性ペーストの原材料を表１に示す配合に変更した以外は実施例１と同様に、実施例２及び実施例３、並びに、比較例１に係るパッケージ基板を製造した。
（印刷性の評価）
実施例１〜３及び比較例１に係るパッケージ基板を製造する際の「（２−２）導電性ペーストの印刷」において、導電性ペーストが印刷された箇所の個数を目視によりカウントし、印刷性を評価した。
評価基準は以下の通りである。なお、転写率（％）は、導電性ペーストがメタルマスクの開口部を介して基板に転写された箇所の数／メタルマスクの開口部の全数×１００で算出する。評価結果を表２に示す。
○：転写率１００％
△：転写率１００％未満〜８０％
×：転写率８０％未満
（導電性ペーストの硬化物と金属ピンとの境界の観察）
製造された実施例１に係るパッケージ基板から、導電性ペーストの硬化物と金属ピンとの境界が含まれるように導電性ペーストの硬化物及び金属ピンを取り出した。
導電性ペーストの硬化物と金属ピンとの境界が切断面に表れるように、導電性ペーストの硬化物及び金属ピンを切断し、走査型電子顕微鏡（ＳＥＭ）を用いて観察し、さらに切断面における錫、ビスマス、銅、銀をＥＤＳにより元素分析しこれらの分布をマッピングした。結果を図１２（ａ）〜（ｅ）に示す。
図１２（ａ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界のＳＥＭ写真である。
図１２（ｂ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界における錫の分布を示すマッピング画像である。
図１２（ｃ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界におけるビスマスの分布を示すマッピング画像である。
図１２（ｄ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界における銅の分布を示すマッピング画像である。
図１２（ｅ）は、実施例１に係るパッケージ基板の導電性ペーストの硬化物と金属ピンとの境界における銀の分布を示すマッピング画像である。
図１２（ａ）〜（ｅ）において、符号４０で示す部分が導電性ペーストの硬化物部分であり、符号５０で示す部分が金属ピン部分である。
図１２（ｂ）〜（ｅ）において、符号４６ｂ、４６ｃ、４６ｄ及び４６ｅで示す部分はそれぞれ、錫、ビスマス、銅及び銀が分布している部分である。
図１２（ｂ）及び（ｄ）において、符号７０で示す部分は錫と銅との合金である。
図１２（ｂ）及び（ｄ）に示すように、導電性ペーストの硬化物と金属ピンとの間には、錫と銅との合金が存在していた。つまり、導電性ペーストの硬化物の一部と金属ピンの一部が一体化していた。
従って、実施例１のパッケージ基板では、金属ピンは、電極の上に強固に固定されていた。
（金属ピンの傾き観察）
製造された実施例１〜３、及び、比較例１に係るパッケージ基板の金属ピンの傾きを目視により観察し評価した。
評価結果は以下の通りである。結果を表３に示す。
◎：金属ピンが傾いている割合が５％未満であった。
○：金属ピンが傾いている割合が５〜１０％であった。
×：金属ピンが傾いている割合が１０％を超えていた。
これらの結果より、実施例１〜３に係るパッケージ基板では、金属ピンに傾きが少なく、パッケージ基板を積層するのに適していることが判明した。
１、１０１ ＰｏＰ
１０、１１０ パッケージ基板
２０、１２０ 基材
２１、１２１ 基材の表面
３０、３１、１３０、１３１ 電極
４０ 導電性ペーストの硬化物
４５ 導電性ペースト
４６ 金属粉
４７ 熱硬化性樹脂
５０、１５０ 金属ピン
５１ 金属ピンの端部
７０ 合金
１６０ 半田ボール
１６１ 半田

Claims (9)

  1. 基材と前記基材の表面に配置された電極とを備えるパッケージ基板であって、
    前記電極の上には、金属粉及び熱硬化性樹脂を含む導電性ペーストの硬化物を介して金属ピンが立設されており、
    前記金属粉は、低融点金属と、前記低融点金属の融点よりも高い融点を有する高融点金属とを含むことを特徴とするパッケージ基板。
  2. 前記導電性ペーストの硬化物と前記金属ピンとの間には、前記低融点金属と前記金属ピンとの合金が存在している請求項１に記載のパッケージ基板。
  3. 前記低融点金属の融点は、１８０℃以下である請求項１又は２に記載のパッケージ基板。
  4. 前記低融点金属は、インジウム、錫、鉛及びビスマスからなる群から選択される少なくとも１種を含む請求項１〜３のいずれかに記載のパッケージ基板。
  5. 前記高融点金属の融点は、８００℃以上である請求項１〜４のいずれかに記載のパッケージ基板。
  6. 前記高融点金属は、銅、銀、金、ニッケル、銀コート銅及び銀コート銅合金からなる群から選択される少なくとも１種を含む請求項１〜５のいずれかに記載のパッケージ基板。
  7. 前記金属ピンは、銅、銀、金及びニッケルからなる群から選択される少なくとも１種を含む請求項１〜６のいずれかに記載のパッケージ基板。
  8. 請求項１〜７のいずれかに記載のパッケージ基板の製造方法であって、
    電極が表面に配置された基材を準備する基材準備工程と、
    前記電極の上に、金属粉及び熱硬化性樹脂を含む導電性ペーストを印刷する印刷工程と、
    前記導電性ペーストの上に金属ピンを配置する金属ピン配置工程と、
    前記導電性ペーストを加熱することにより、前記導電性ペーストを軟化させてから硬化させて前記導電性ペーストの硬化物とし、前記導電性ペーストの硬化物を介して、前記金属ピンを前記電極の上に立設する金属ピン立設工程とを含み、
    前記金属粉は、低融点金属と、前記低融点金属の融点よりも高い融点を有する高融点金属とを含むことを特徴とするパッケージ基板の製造方法。
  9. 請求項１〜７のいずれかに記載のパッケージ基板の製造方法であって、
    電極が表面に配置された基材を準備する基材準備工程と、
    金属ピンの端部に、金属粉及び熱硬化性樹脂を含む導電性ペーストを付着させる導電性ペースト付着工程と、
    前記電極の上に、前記導電性ペースト接触させて前記金属ピンを配置する金属ピン配置工程と、
    前記導電性ペーストを加熱することにより、前記導電性ペーストを軟化させてから硬化させて前記導電性ペーストの硬化物とし、前記導電性ペーストの硬化物を介して、前記金属ピンを前記電極の上に立設する金属ピン立設工程とを含み、
    前記金属粉は、低融点金属と、前記低融点金属の融点よりも高い融点を有する高融点金属とを含むことを特徴とするパッケージ基板の製造方法。
JP2018557608A 2016-12-19 2017-11-13 パッケージ基板及びパッケージ基板の製造方法 Active JP7041075B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016245611 2016-12-19
JP2016245611 2016-12-19
PCT/JP2017/040697 WO2018116692A1 (ja) 2016-12-19 2017-11-13 パッケージ基板及びパッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018116692A1 true JPWO2018116692A1 (ja) 2019-10-24
JP7041075B2 JP7041075B2 (ja) 2022-03-23

Family

ID=62626261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018557608A Active JP7041075B2 (ja) 2016-12-19 2017-11-13 パッケージ基板及びパッケージ基板の製造方法

Country Status (6)

Country Link
US (1) US20200091050A1 (ja)
JP (1) JP7041075B2 (ja)
KR (2) KR102439010B1 (ja)
CN (1) CN110036471B (ja)
TW (1) TWI710071B (ja)
WO (1) WO2018116692A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220005723A (ko) * 2020-07-07 2022-01-14 주식회사 프로텍 마스크를 이용하는 구리 필러 기판 본딩 방법
KR20220005724A (ko) * 2020-07-07 2022-01-14 주식회사 프로텍 가압식 구리 필러 기판 본딩 방법
JPWO2022138681A1 (ja) * 2020-12-25 2022-06-30
CN113889293A (zh) * 2021-09-24 2022-01-04 暄泰电子(苏州)有限公司 一种用于电子元件的导电膏

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2004277444A (ja) * 2003-03-12 2004-10-07 Ricoh Co Ltd 導電性接着剤
WO2008026517A1 (fr) * 2006-08-28 2008-03-06 Murata Manufacturing Co., Ltd. Liant conducteur et dispositif électronique
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
JP2014003182A (ja) * 2012-06-19 2014-01-09 Fuji Electric Co Ltd 接合方法及び接合部材

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044606A (ja) * 1999-08-02 2001-02-16 Hitachi Ltd 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2007019360A (ja) * 2005-07-11 2007-01-25 Fuji Electric Holdings Co Ltd 電子部品の実装方法
JP2012160693A (ja) 2011-01-11 2012-08-23 Kyocera Corp 積層型半導体パッケージおよび積層型半導体装置
JP5594324B2 (ja) * 2012-06-22 2014-09-24 株式会社村田製作所 電子部品モジュールの製造方法
JP2015167193A (ja) * 2014-03-04 2015-09-24 アルファーデザイン株式会社 金属微粉末ペーストを用いた接合方法
JP2016048728A (ja) 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2004277444A (ja) * 2003-03-12 2004-10-07 Ricoh Co Ltd 導電性接着剤
WO2008026517A1 (fr) * 2006-08-28 2008-03-06 Murata Manufacturing Co., Ltd. Liant conducteur et dispositif électronique
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
JP2014003182A (ja) * 2012-06-19 2014-01-09 Fuji Electric Co Ltd 接合方法及び接合部材

Also Published As

Publication number Publication date
WO2018116692A1 (ja) 2018-06-28
TWI710071B (zh) 2020-11-11
CN110036471B (zh) 2023-10-10
US20200091050A1 (en) 2020-03-19
KR102439010B1 (ko) 2022-08-31
TW201826452A (zh) 2018-07-16
KR20190092404A (ko) 2019-08-07
KR20210132237A (ko) 2021-11-03
JP7041075B2 (ja) 2022-03-23
CN110036471A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
WO2018116692A1 (ja) パッケージ基板及びパッケージ基板の製造方法
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
JP4949802B2 (ja) 導電性ペースト及びこれを用いた多層基板
JP6475168B2 (ja) エポキシ樹脂組成物、半導体封止剤および半導体装置
TW200418052A (en) Conductive paste
TW201335312A (zh) 半導體用黏著劑、助焊劑、半導體裝置的製造方法及半導體裝置
US20120073869A1 (en) Conductive adhesive, and circuit board and electronic component module using the same
TWI588237B (zh) 導電性接著劑
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
JP2023029875A (ja) 補強用樹脂組成物及び電子部品装置
US20180229333A1 (en) Solder paste and mount structure obtained by using same
JP2013256584A (ja) 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置
JP5571730B2 (ja) 熱硬化性樹脂組成物および半導体装置
JP6229528B2 (ja) 半導体装置の製造方法、半導体装置及び接着剤組成物
JP5922544B2 (ja) 異方性導電材料及び接続構造体
JP6632618B2 (ja) 実装用導電性ペースト
WO2018116693A1 (ja) 導電性ペースト
US8685284B2 (en) Conducting paste for device level interconnects
JP2018126787A (ja) はんだペーストとそれにより得られる実装構造体
WO2020095634A1 (ja) 硬化樹脂組成物および実装構造体
JP2010171407A (ja) 実装構造体
WO2023282351A1 (ja) 導電性ペースト、及びこれを用いた多層基板
JP2001266642A (ja) 熱伝導性ペースト
JP5958799B2 (ja) 半導体封止用液状エポキシ樹脂組成物とそれを用いた半導体装置
JP2018181937A (ja) リペア性に優れる実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220310

R150 Certificate of patent or registration of utility model

Ref document number: 7041075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150