JPWO2016204163A1 - 電子素子実装用基板および電子装置 - Google Patents

電子素子実装用基板および電子装置 Download PDF

Info

Publication number
JPWO2016204163A1
JPWO2016204163A1 JP2016558829A JP2016558829A JPWO2016204163A1 JP WO2016204163 A1 JPWO2016204163 A1 JP WO2016204163A1 JP 2016558829 A JP2016558829 A JP 2016558829A JP 2016558829 A JP2016558829 A JP 2016558829A JP WO2016204163 A1 JPWO2016204163 A1 JP WO2016204163A1
Authority
JP
Japan
Prior art keywords
groove
frame portion
electronic element
electronic device
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016558829A
Other languages
English (en)
Other versions
JP6204610B2 (ja
Inventor
航輝 須田
航輝 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016204163A1 publication Critical patent/JPWO2016204163A1/ja
Application granted granted Critical
Publication of JP6204610B2 publication Critical patent/JP6204610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

電子素子実装用基板は、第１枠部と、第１枠部上に設けられ、内面が第１枠部の内面よりも内側に張り出した第２枠部とを有する枠状の基体と、基体の第１枠部の下面に設けられた電極と、第２枠部の張り出した部分の下面に設けられた、電極と電気的に接続されるパッドとを備え、基体の第２枠部の張り出した部分の内面には、上下方向に沿った溝を備えている。

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子が実装される電子素子実装用基板および電子装置に関するものである。
従来から第１枠部と、第１枠部上に設けられ、内面が平面視で前記第１枠部の内面よりも内側に張り出した第２枠部とを有する枠状の基体と、基体の第１枠部の下面に設けられた電極と、第２枠部の下面に設けられ、電極と電気的に接続されるパッドを備えた電子素子実装用基板が知られている。なお、特開２００２−２９９５９２号公報に開示されているように、電子素子実装用基板に電子素子を実装して、第２枠部の上面に蓋体で覆われた電子装置が知られている。
一般的に、電子素子を実装する工程や、蓋体を基体に接合する工程において、電子素子または蓋体から基体に対して押圧しつつ、熱をかけながら実装する。なお、電子素子は、高性能化にともない大型化しているため、電子素子が駆動する際の発熱量が大きくなってきている。これらの実装時にかかる熱および応力、または電子素子の駆動時の発熱が電子素子実装用基板の開口部周辺が加わると、開口部周辺が変形する可能性が高い。そして、電子素子実装用基板の開口部周辺が変形する際に、その変形した箇所に応力集中が起きて、電子素子実装用基板にクラックや割れ等が発生する場合があった。このクラックや割れにより、電子装置の気密性の低下、または割れに起因した粉塵が発生する場合があった。
本発明の１つの態様に係る電子素子実装用基板は、第１枠部と、前記第１枠部上に設けられ、内面が平面視で前記第１枠部の内面よりも内側に張り出した第２枠部とを有する枠状の基体と、前記基体の前記第１枠部の下面に設けられた電極と、前記第２枠部の張り出した部分の下面に設けられた、前記電極と電気的に接続されるパッドとを備え、前記基体の前記第２枠部の張り出した部分の内面には、上下方向に沿った溝を有している。
本発明の１つの態様に係る電子装置は、上記の電子素子実装用基板と、該電子素子実装用基板に実装された前記電子素子と、前記電子素子実装用基板の上面に接合された蓋体を有する。
（ａ）は、本発明の第１の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、図１に示す本発明の第１の実施形態の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図を９０度回転した図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）および（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図である。 本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図である。 （ａ）および（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す縦断面図である。 （ａ）および（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の要部Ｂを示す拡大図である。 （ａ）および（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の要部Ｂを示す拡大図である。 （ａ）は、本発明の第２の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、図８に示す本発明の第２の実施形態の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図を９０度回転した図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第３の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、図１０に示す本発明の第３の実施形態の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図を９０度回転した図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）および（ｂ）は本発明の第４の実施形態の態様に係る電子素子実装用基板、および電子装置の外観を示す縦断面図である。 （ａ）は、本発明の第５の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方もしくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面もしくは下面の語を用いるものとする。
（第１の実施形態）
図１〜図７を参照して本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを有している。なお、図１〜図７については蓋体１２を省略している。また、図１〜図４では、本実施形態の上面図または断面図の一例を示している。また図５〜図７では図１に示す本実施形態の要部Ｂの拡大図とその一例を示している。また、図７では本実施形態の溝４近傍の第２枠部２ｂの縦断面図の一例を示している。
図１〜図２に示す例において、電子素子実装用基板１は、第１枠部２ａと、第１枠部２ａ上に設けられ、内面が平面視で第１枠部２ａの内面よりも内側に張り出した第２枠部２ｂとを有する枠状の基体２と、基体２の第１枠部２ａの下面に設けられた電極９と、第２枠部２ｂの張り出した部分の下面に設けられた、電極９と電気的に接続されるパッド３とを備え、基体２の第２枠部２ｂの張り出した部分の内面には、上下方向に沿った溝４を有している。電極９は、外部の回路基板と接続するための外部回路接続用電極である。また、パッド３は、電子素子１０と接続するための電子素子接続用パッドである。
基体２は、第１枠部２ａと、第１枠部２ａ上に設けられ、内面が平面視で第１枠部２ａの内面よりも内側に張り出した第２枠部２ｂとから構成される。また、電子素子実装用基板１は、枠状の基体２と、基体２の第１枠部２ａの下面に設けられた電極９と、第２枠部２ｂの張り出した部分の下面に設けられた、電極９と電気的に接続されるパッド３とを有している。この基体２の材料は例えば、電気絶縁性セラミックス、または樹脂等が使用される。
基体２の材料として使用される電気絶縁性セラミックスとしては、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，またはガラスセラミックス焼結体等が挙げられる。なお、基体２が電気絶縁性セラミックス材料の１つである、酸化アルミニウム質焼結体の場合の熱膨張率は、例えば、６．５×１０−６／℃〜８．０×１０−６／℃である。
基体２の材料として使用される樹脂としては、例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、または四フッ化エチレン樹脂が挙げられる。なお、基体２が樹脂材料の1つであるエポキシ樹脂の場合の熱膨張率は、例えば、４５×１０−６／℃〜６５×１０−６／℃である。
図１〜図２に示す例では、基体２は、例えば前述した材料から成る絶縁層を複数上下に積層して形成されている。基体２は、図１および図２に示す例のように５層の絶縁層から形成されていてもよいし、２〜４層または６層以上の絶縁層から形成されていてもよい。なお、基体２は、例えば平面視して外形が矩形状である。基板２は、外形の一辺の長さが３ｍｍ〜１００ｍｍであって、上下方向の長さが０．５ｍｍ〜２０ｍｍである。また、開口部２ｃは、平面視して一辺の長さが２ｍｍ〜９０ｍｍである。
基体２の内部には、各絶縁層間を導通させる貫通導体と内部配線とから成る内部配線導体が設けられていてもよい。また、基体２は、表面に露出した外部配線導体を有していてもよい。また、基体２を形成する各絶縁層のそれぞれの内部に設けられた内部配線導体が、各絶縁層の表面に露出した外部配線導体等によって電気的に接続されていてもよい。なお、ここで外部配線導体は、パッド３および電極９を除いた、基体２の外部に露出した配線導体とする。
パッド３、電極９は、基体２が電気絶縁性セラミックスから成る場合には、金属材料から成る。金属材料としては、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）もしくは銅（Ｃｕ）である。またパッド３、電極９は、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、パッド３、電極９、内部配線導体および外部配線導体は、基体２が樹脂から成る場合には、たとえば金属材料から成る。金属材料としては、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）もしくはチタン（Ｔｉ）等である。またパッド３、電極９は、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
パッド３、電極９、および外部配線導体の露出した表面に、めっき層を設けてもよい。この構成によれば、パッド３、電極９、および外部配線導体の露出表面を保護して酸化しにくくすることができる。また、この構成によれば、パッド３と電子素子１０との接続部材１３（Ａｕボール等）を介した電気的接続を良好にできる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させる。または、このＮｉめっき層の上に、厚さ０．５〜３μｍの金（Ａｕ）めっき層を被着させてもよい。
図１〜図７に示す本実施形態の例では電子素子実装用基板１の基体２の第２枠部２ｂの張り出した部分の内面には、上下方向に沿った溝４を有している。
一般的に、電子素子１０を実装する工程や、蓋体１２を基体２に接合する工程において、電子素子１０または蓋体１２から基体２に対して押圧しつつ、熱をかけながら電子素子１０を実装する。また、電子素子１０の高性能化にともなって、電子素子１０は大型化して電子素子１０が駆動する場合の発熱量が大きくなってきている。さらに、基体２は電子装置２１の薄型化の要求により、より薄型化がすすんでいる。これらの条件から、電子素子１０の実装時の工程における加熱および応力、または電子素子１０の駆動の場合の発熱が電子素子実装用基板１の開口部２ｃの周辺に加わるとことで開口部２ｃ周辺が変形する場合がある。そして、電子素子実装用基板１の開口部２ｃ周辺が変形する場合に、その変形した箇所に応力集中が発生し、電子素子実装用基板１にクラックや割れ等が発生する場合があった。この電子素子実装用基板１のクラックや割れにより、電子装置２１の気密性の低下、または割れに起因した粉塵が発生する場合があった。
これに対して、図１〜図７に示す本実施形態の例では、電子素子実装用基板１の基体２の第２枠部２ｂの張り出した部分の内面には、上下方向に沿った溝４を有していることで、基体２の上面または下面からの応力を溝４で吸収することが可能となる。よって、電子素子実装用基板１が電子素子１０を実装する工程や電子素子１０の駆動時に、応力または熱が加わるり電子素子実装用基板１の開口部２ｃの周辺が変形したとしても、基体２が変形している箇所に応力が集中することを低減させることができる。このことで、電子素子実装用基板１にクラックや割れ等が発生することを低減させることができる。
また、一般的に、基体２の中央に開口部２ｃを有する基体２は作製の過程で開口部２ｃ周辺が変形する可能性が高くなる。このような場合に、電子素子１０または蓋体１２から基体２に対して押圧しつつ、熱をかけながら電子素子１０を実装するとする。その結果、基体２の作製の過程で基体２が変形している箇所に応力集中が発生し、電子素子実装用基板１にクラックや割れ等が発生する可能性があった。これに対して、図１〜図７に示す本実施形態の例では、電子素子実装用基板１の基体２の第２枠部２ｂの張り出した部分の内面には、上下方向に沿った溝４を有する。このとき、第２枠部２ｂの開口部周辺の変形した箇所に対して上面または下面からかかる応力を溝４へ逃がすことが可能となる。よって、電子素子実装用基板１の開口部２ｃ周辺の基体２の作製の過程で変形した箇所に応力が集中することを低減させることができる。つまり、電子素子実装用基板１にクラックや割れ等が発生することを低減させることができる。
また図１〜図２に示す例で溝４は第２枠部２ｂを上面側から下面側まで貫通しているが、第２枠部２ｂの上面側または下面側から第２枠部２ｂの中間部までに設けられていてもよい。なお、溝４は、第２枠部２ｂの上面から第２枠部２ｂの下面まで貫通した形状に限らず、上下方向に貫通していない形状であってもよい。
また、図１〜図３（ａ）に示す例では、第２枠部２ｂは矩形状であって、溝４は対向する両辺のそれぞれに設けられている。このことで、蓋体１２又は電子素子１０を実装する工程において、基体２の上面または下面側から垂直に圧力がかかったとしても、対向する両辺のそれぞれに設けられた溝４で均等に応力を逃がすことが可能となる。よって、開口部２ｃの周辺の基体２が偏って変形したまま蓋体１２または電子素子１０が実装されることを低減させることができる。よって溝４で電子素子実装用基板１の開口部２ｃ周辺の変形した箇所に応力が集中し、クラック等が発生することを低減させることがでる。また、電子装置２１の蓋体１２または電子素子１０の実装精度を向上することができる。なお、このとき、図３（ａ）に示す例のように、矩形状の各辺すべてにそれぞれが対称となるように溝４を設けることで、開口部２ｃの周辺の基体２が偏って変形したまま蓋体１２または電子素子１０が実装されることをより低減させることができる。
また図３（ｂ）に示す例では、第２枠部２ｂは矩形状であって、溝４は第２枠部２ｂの隣接する両辺の交わる角部に設けられている。このことで、電子素子実装用基板１を作製するときに、開口部２ｃ周辺の基体２が変形することを低減させることができる。また、一般的に基体２の角部に応力が集中するとクラックが入りやすい。このことから、第２枠部２ｂの隣接する両辺の交わる角部に溝４を設けることで角部に変形が生じることを低減させ、かつ角部にかかる応力を緩和させることができる。よって、電子素子実装用基板１の開口部２ｃ周辺の変形した箇所に応力が集中することを低減させることができる。ひいては、電子素子実装用基板１にクラックや割れ等が発生することを低減させることができる。
また図４に示す例では、第２枠部２ｂは矩形状であって、溝４は第２枠部２ｂの隣接する両辺の交わる角部の近傍にそれぞれ設けられている。このことで、電子素子実装用基板１を作製するときに、開口部２ｃ周辺の基体２が変形し、角部が上面側または下面側へ隆起して、基体２の上面または下面の平衡度の低減を抑制することができる。このことで、蓋体１２を実装する工程において、蓋体１２が傾いて実装されることを低減させることができる。または下面側へ隆起した角部が電子素子１０と接触し電子素子１０を傷つけることを低減させることができる。また、第２枠部２ｂの隣接する両辺の交わる角部の周辺にそれぞれ溝４を設けることで角部に変形が生じることを低減させ、かつ角部にかかる応力を緩和させることができる。よって、電子素子実装用基板１の開口部２ｃ周辺の変形した箇所に応力が集中することを低減させることができる。つまり、電子素子実装用基板１にクラックや割れ等が発生することを低減させることができる。
また図５に示す例では、溝４の近傍の第２枠部２ｂは断面視で上面側または下面側へ変形した形状となっている。つまり、第２枠部２ｂの溝４の周囲は、上方または下方へ傾斜している。このように、基体２の変形の大きい個所の中心部分と重なるように溝４を設けることで、電子素子１０または蓋体１２を実装する工程で最も応力がかかる部分に応力が直接かけられることを低減させることができる。このことで、より効果的に電子素子実装用基板１の開口部２ｃ周辺の変形した箇所に応力が集中することを低減させることができる。つまり、電子素子実装用基板１にクラックや割れ等が発生することを低減させることができる。
溝４は例えば幅は０．１ｍｍ〜１ｍｍ程度であり、また奥行き方向においても幅は０．１ｍｍ〜１ｍｍ程度である。また、開口部２ｃの辺の大きさの３０％以下とすることで、基体２の開口部２ｃの変形を良好に緩和しつつ空気中の塵等のダストが溝４を介して電子素子１０と接することを低減させることができる。
次に、図１および図２を用いて、電子装置２１について説明する。図１および図２に示す例において、電子装置２１は電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０と、を有している。
電子素子１０は例えば、ＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子、または半導体回路素子等が用いられる。図１および図２に示す例においては、電子素子１０の各電極は、接続部材１３によってパッド３に電気的に接続されている。また、図１〜図２に示す例では電子素子１０と電子素子実装用基板１は接続部材１３によって接続されているが接続部材１３は例えば金もしくはハンダから成るボール、または樹脂等からなる異方性導電樹脂等であってもよい。
本発明の電子装置２１は、本発明の電子素子実装用基板１を用いることで、気密性を良好に維持することが可能となり、電子装置２１の信頼性の向上を図ることが可能となる。
次に、本実施形態の電子素子実装用基板１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
（１）まず、基体２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基体２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加する。さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基体２を形成することができる。
また、基体２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートにパッド３、電極９、および貫通導体や内部配線を含んだ内部配線導体となる部分に金属ペーストを塗布または充填する。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
（３）次に基体２となるセラミックグリーンシートを作製する。また、枠状の基体２を作製するためには、例えば第１枠部２ａおよび第２枠部２ｂとなるセラミックグリーンシートを作製して後述する積層して加圧する工程により一体化させる方法がある。第１枠部２ａおよび第２枠部２ｂとなるセラミックグリーンシートは例えば金型、またはレーザー加工を用いて開口部２ｃとなる部分を打ち抜くことで作製することができる。また、複数のセラミックグリーンシートを積層して加圧し、セラミックグリーンシート積層体を作製してから開口部２ｃとなる部分を打ち抜いてもよい。
なおこのとき、第２枠部２ｂとなるセラミックグリーンシートに溝４となる孔をあけておいたセラミックグリーンシートに溝４を分断するような開口部２ｃを設けることによって溝４を作製することができる。また、開口部２ｃを設けた第２枠部２ｂとなるセラミックグリーンシートに溝４を形成しても構わない。このとき、溝４を設けた複数の層からなる第２枠部２ｂとなるセラミックグリーンシートは、事前に積層していても構わないし、それぞれ溝４を設けた後に複数のセラミックグリーンシートを積層しても構わない。また、溝４となる貫通孔を設ける方法としては、例えば金型で打ちぬく加工、またはレーザー加工を用いることができる。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより基体２となるセラミックグリーンシート積層体を作製する。このとき、上述した第１枠部２ａとなるセラミックグリーンシートと第２枠部２ｂとなるセラミックグリーンシートを積層して加圧することで一体化した基体２となるセラミックグリーンシート積層体を作製することができる。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、基体２が複数配列された多数個取り基板を得る。なお、この工程によって、前述した金属ペーストは、基体２となるセラミックグリーンシートと同時に焼成され、パッド３、電極９、内部配線導体または外部配線導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の基体２に分断する。この分断においては、基体２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておく。分断は、この分割溝に沿って破断させて分割する方法、またはスライシング法等により基体２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができる。このとき、分断には多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
上記（１）〜（６）の工程によって、電子素子実装用基板１が得られる。なお、上記（１）〜（６）の工程順番は指定されない。このようにして形成された電子素子実装用基板１に電子素子１０を実装することで、電子装置２１を作製することができる。
次に、本実施形態の溝４の形状について、図６〜図７を用いて説明する。図６〜図７は図１に示す本実施形態の要部Ｂ（溝４）の拡大図である。
図５（ａ）に示す例では、溝４は平面視において、コの字の形状となっている。このことで、基体２の上面または下面からかかる応力を溝４で緩和する際に、２点の角部を起点に応力を緩和できる為、より良好に緩和をすることができる。また、図５（ａ）に示す例や後述する図５（ｂ）に示す例のように溝４が多角形状であると、溝４の形成および設計が容易となる。
図５（ｂ）に示す例では、溝４は平面視において５角形の形状となっている。このことで、各辺が成す角の角度は９０度以上とすることができる。よって、基体２の上面または下面からかかる応力を溝４で緩和する際に、溝４の角部にかかる応力を緩和することができ、溝４の角部にクラック等が発生することを低減することができる。また、図５（ｂ）に示す例のように溝４の角部が平面視にて溝４の中心線と重なるように設けることで、溝４が応力を緩和する際、中心線と重なる角部を起点に上下し応力を緩和できる為、より良好に緩和をすることができる。
図６に示す例では、（ａ）が示す例では溝４は平面視において、円状の形状となっている。また、（ｂ）が示す例では溝４は平面視において、楕円の形状となっている。このことで、基体２の上面または下面からかかる応力を溝４で緩和する際に、溝４に角部が無いため、応力が集中しづらく溝４の周辺にクラック等が発生することを低減させることができる。なお、このとき、溝４は平面視で完全な円形状または楕円形状でなくてもよく、製造誤差による形状も含まれる。例えば、平面視で完全な円状でなく、一部が歪んでいる形状も含まれる。
図５〜図６に示す例のように、溝４を平面視で任意の形状となるように設ける製法として例えば基体２が電気絶縁性セラミックスから成る場合、それぞれの任意の形となる金型を用いて基体２となるセラミックグリーンシートを打ち抜くことで形成することが可能となる。また例えば、任意の形状になるようにレーザー等を用いて形成することも可能である。
なお、溝４と開口部２ｃの間に位置する基体２の幅が小さくなる（薄くなる）場合は、図６に示す例のように、ストレート部分を溝４と開口部２ｃの間に設け、適当な幅とする。このことで溝４と開口部２ｃとの間の基体２に割れ、クラック等が発生することを低減することができる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１および電子装置２１について、図８および図９を参照しつつ説明する。なお、図８および図９の上面図では、蓋体１２内の部分を破線、溝４を点線で示している。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、電子装置２１が蓋体１２を有し、蓋体１２と基体２との間に接合材１４および基体２と電子素子１０との間に封止材１５が流れ込んでいる点である。
図８および図９に示す例では、電子装置２１は本発明の電子素子実装用基板１と、パッド３と接続され、第２枠部２ｂの下面に接続された電子素子１０と、第２枠部２ｂの上面に設けられた蓋体１２を有している。電子装置２１は、溝４を有する電子素子実装用基板１を使用する。このことで、電子素子実装用基板１に電子素子１０または蓋体１２を接合する工程における加圧によって、クラックまたは割れ等が発生することを低減させることが可能となる。よって、電子装置２１の気密性を良好に保つことが可能となる。また、電子素子１０または蓋体１２の接合の工程における基体２の割れを低減することが可能となる。このことによって、基体２の割れの発生による粉塵の発生の低下を図ることが可能となる。
また、図８および図９に示す例では、蓋体１２は接合材１４で第２枠部２ｂと接合されており、接合材１４は溝４に流れ込んでいる。一般的に、電子装置２１は小型化が要求され、また電子素子１０の高機能化により、基体２に設けられた開口部２ｃは大型化が要求されている。これにより、蓋体１２と基体２との接合エリアが小さくなっている。よって、例えば電子素子１０が撮像装置である場合、接合材１４を実装する工程において、接合材１４が蓋体１２の中心部へ流れることにより撮像ノイズ等の発生が懸念されていた。このように、基体２に溝４を設けることにより、接合材１４が溝４に流れ込むことで蓋体１２の中心部に接合材１４が流出することを低減させることができる。よって、例えば電子装置２１が撮像装置である場合、接合材１４による撮像ノイズを低減させることができる。
また、接合エリアが小さくなることによって、蓋体１２と基体２とを接合する工程において、接合材１４が十分に広がることができずに接合材１４の厚みが一定にならず蓋体１２を電子素子１０と平行に接合できない場合があった。よって、例えば電子装置２１が撮像装置のとき蓋体１２が傾いて接合されることで、蓋体１２を透過する光が屈折し、屈折した光を撮像素子が受光することで撮像ノイズが発生する場合があった。このとき、基体２に溝４を設けることで、接合材１４が溝４へ流れ込み、接合材１４の厚みを一定とすることが容易となる。よって、蓋体１２を電子素子１０と平行に接合することが可能となる。例えば電子装置２１が撮像装置のときに撮像ノイズの発生を低減させることが可能となる。
接合材１４は熱硬化性の樹脂、または金属材料からなるろう材等から成る。このとき蓋体１２は、例えば電子素子実装用基板１に実装される電子素子１０が半導体回路素子、またはジャイロセンサー等である場合には、金属または樹脂等から成る光の透過性を有さない材料から構成されていてもよい。
また、蓋体１２は、例えば電子素子実装用基板１に実装される電子素子１０がＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子である場合には、光の透過性を有する材料から構成される。光の透過性を有する材料としては、たとえばガラス、水晶、または樹脂である。なお、例えば蓋体１２は、平面視して外形が矩形状であって、外形の一辺の長さが２．５ｍｍ〜９５ｍｍであって、上下方向の長さが例えば０．１ｍｍ〜５ｍｍである。蓋体１２の熱膨張率は蓋体１２がガラスから成る場合、例えば、６×１０−６／℃〜１１×１０−６／℃である。
また図８および図９に示す例のように、溝４は蓋体１２と平面視で重なる位置に設けることで、空気中の塵等のダストが溝４を介して電子素子１０と接することをより良好に低減させることができる。
また、図８および図９に示す例では、電子素子１０と第２枠部２ｂとの間は封止材１５によって封止されており、封止材１５は溝４に流れ込み這い上がっている。一般的に、電子装置２１は小型化が要求され、また電子素子１０の高機能化により、基体２に設けられた開口部２ｃは大型化が要求されている。これにより、電子素子１０と基体２との封止エリアが小さくなっている。よって、封止材１５を実装する工程において、封止材１５が電子素子１０の中心部へ流れることにより、例えば電子装置２１が撮像装置である場合、封止材１５が受光エリアに流れ込み、撮像ノイズが発生する場合があった。このように、基体２に溝４を設けることにより、封止材１５が溝４に流れ込み這い上がることで電子素子１０の中心部に封止材１５が流出することを低減させることができる。よって、例えば電子装置２１が撮像装置である場合、封止材１５による撮像ノイズを低減させることができる。なお、封止材１５は一般的に熱硬化性の樹脂等が用いられる。
また、図８および図９に示す例のように、溝４に接合材１４と封止材１５の両方が流れ込んでいることで、溝４で接合材１４と封止材１５をため込むことができる。このことで、接合材１４および封止材１５が溝４へ流れ込んだ分だけ接合材１４および封止材１５の厚みを最少とすることができる。よって、電子装置２１の高さをより小さくすることが可能となる。
また、図８および図９に示す例のように、溝４が平面視において、円形状または楕円形状とする（図６参照）。このことによって、電子素子１０が作動して発熱した場合において溝４に流れ込んでいる接合材１４または封止材１５またはその両方が熱されて熱膨張をした場合に、基体２と接合材１４または封止材１５と熱膨張の差による応力を緩和することができる。このことで溝４周辺の基体２にクラック等が発生することを低減させることが可能となる。
また、溝４の形状が平面視で開口部２ｃ側の幅が狭くなっていることで（図６参照）、接合材１４または封止材１５が蓋体１２の中央部または電子素子１０の中央部まで流出することを低減させることが可能となる。
また、図８および図９に示す例のように、電子装置２１に用いられる接合材１４および封止材１５は同種の材料から成る物であってもよいし、接合材１４と封止材１５は異種の材料から成っていても良い。また、接合材１４と封止材１５が異種の材料から成る場合は、接合材１４と封止材１５は重なっていてもよいし、重なっていなくてもよい。接合材１４と封止材１５とが同種の材料から成る場合、蓋体１２を接合する工程と電子素子１０を封止する工程とを同時に行えることが可能となる。また、上面側と下面側とで熱膨張係数が等しくなるため、電子素子１０が動作し発熱した場合においても基体２の変形を低減させることができる。また、接合材１４と封止材１５とが異種の材料から成る場合は、接合材１４と封止材１５の融点を異ならせることができる。このことで、電子素子１０と基体２を封止する工程と蓋体１２と基体２とを接合する工程が異なる場合に、リフローの温度で接合材１４または封止材１５が溶けて電子素子１０または蓋体１２がずれることを低減させることができる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１および電子装置２１について、図１０および図１１を参照しつつ説明する。なお、図１０および図１１の上面図では、蓋体１２内の部分を破線、溝４を点線で示している。
本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、平面視において溝４の形状が異なっている点である。
図１０および図１１に示す例では、溝４が図８および図９と比較して平面視において幅が広い形状となっている。具体的には、溝４は、平面視して、溝４の幅方向の長さが溝４の深さ方向の長さよりも大きい。ここで、溝４の幅方向とは、図１０に示す例では、溝４が設けられた開口部２ｃの縁に沿った方向（ｙ方向）である。また、溝４の深さ方向とは、図１０に示す例では、溝４が設けられた開口部２ｃの縁に直交する方向（ｘ方向）である。この形状により、接合材１４または封止材１５が溝４の側面を這うように広がることになる。このことで、より大きなフィレットを接合材１４または封止材１５に設けることが可能となる。よって、接合材１４または封止材１５が大きなフィレットによって蓋体１２または電子素子１０を引っ張り固定する力が強くなる。よって、蓋体１２または電子素子１０の接合強度をより向上させることが可能となる。
また、接合材１４または封止材１５が溝４の側面を這うように広がることで、接合材１４または封止材１５が平面視で開口部２ｃの内側に広がることを低減させることが可能となる。よって、例えば電子装置２１が撮像装置である場合、接合材１４または封止材１５による撮像ノイズを低減させることができる。なお、封止材１５は一般的に熱硬化性の樹脂等が用いられる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１および電子装置２１について、図１２を参照しつつ説明する。なお蓋体１２は省略している。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、断面視において溝４の形状が異なっている点である。溝４は、溝４の下面側の内壁が溝４の上面側の内壁よりも内側に位置している。つまり、溝４は、下部よりも上部の方が凹んでいる。
図１２（ａ）に示す例では、第２枠部２ｂは複数の絶縁層から成り、各絶縁層の溝４の内壁は上面側の層よりも下面側の層が内側に位置している。このことで、パッド３の位置を開口部２ｃ側に可能な限り近づけ、かつ溝４の体積を十分に設けることが可能となる。よって、電子素子実装用基板１の開口部２ｃ周辺の変形した箇所に応力が集中することを低減させ、電子素子実装用基板１にクラックや割れ等が発生することを低減させることができるとともに、電子装置２１の小型化が可能となる。
また、第２枠部２ｂの中間層の溝４の内壁は最上層および最下層の溝４の内壁の位置よりも外側に位置させても良い。このことで、接合材１４または封止材１５が第２枠部２ｂの中間層の外側に位置している箇所に流れ込むことが可能となるため、図１２（ａ）と同様の効果を得るとともに、蓋体１２と基体２との接合エリアを確保することが可能となる。
図１２（ａ）に示す例のような電子素子実装用基板１の製法として、例えば基体２が電気絶縁性セラミックスからなるとき、各絶縁層となるセラミックグリーンシートに溝４を形成する際に、各絶縁層の溝４の内壁は上面側の層よりも下面側の層が内側に位置するように設ける。そして、基板２は、それぞれのグリーンシートを加圧して積層することで作製することが可能となる。
図１２（ｂ）に示す例では、溝４の内壁は断面視において、溝４の深さが上部の方が下部よりも深くなるように、傾斜している。一般的に近年、電子素子実装用基板１は薄型化が要求されており、薄型化の要求に伴って基体２つまり第１枠部２ａと第２枠部２ｂも薄型化しており、第２枠部２ｂを構成する各絶縁層も非常に薄くなってきている。このとき図１２（ａ）のような溝４を設けると、電子素子１０の実装時、または電子素子実装用基板１のハンドリング時に、第２枠部２ｂの溝４を構成する最下層の絶縁層に変形などが生じる可能性がある。本構成のように、溝４の内壁を断面視で下面側へ傾斜するように設けることで、図１２（ａ）の効果を残しつつ、第２枠部２ｂの溝４を構成する最下層の絶縁層に変形などが生じる可能性を低減させることが可能となる。
図１２（ｂ）に示す例のような電子素子実装用基板１の製法として、例えば基体２が電気絶縁性セラミックスからなるとき、各絶縁層となるセラミックグリーンシートに溝４を金型で打ちぬくことで設けることが可能となる。このとき使用する金型として例えば、側面が傾斜している金型を用いる、臼金型の径を凸金型の径よりも大きくして設けておく等することで、図１２（ｂ）に示す例のような電子素子実装用基板１を作製することが可能となる。
（第５の実施形態）
次に、本発明の第５実施形態による電子素子実装用基板１および電子装置２１について、図１３を参照しつつ説明する。なお、図１３の上面図では、蓋体１２内の部分を破線、溝４を点線で示している。
本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、溝４を設ける位置が異なっている点である。
図１３に示す例では、溝４は断面視において、パッド３同士が大きく乖離している位置に設けられている。封止材１５は毛細管現象を用いてパッド３の間を充填する手法がある。図１３のように、パッド３同士が大きく乖離していると、封止材１５がうまく充填されない可能性がある。そのため、本実施形態のように溝４を断面視において、パッド３同士が大きく乖離している位置に設けることで、電子素子実装用基板１の開口部２ｃのクラック、割れ等を抑制することができる。また、封止材１５が溝４を這い上がろうとする、また封止材１５が上面側から流れ込むことで、広く乖離したパッド３同士の間を十分に封止することが可能となる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。
また、例えば、図１〜図１３に示す例では、パッド３、電極９、または溝４の形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態におけるパッド３、電極９、または溝４の配置、数、形状などは指定されない。
また、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。
１・・・・電子素子実装用基板
２・・・・基体
２ａ・・・第１枠部
２ｂ・・・第２枠部
２ｃ・・・開口部
３・・・・パッド（電子素子接続用パッド）
４・・・・溝
９・・・・電極（外部回路接続用電極）
１０・・・電子素子
１２・・・蓋体
１３・・・接続部材
１４・・・接合材
１５・・・封止材
２１・・・電子装置

Claims (6)

  1. 第１枠部と、前記第１枠部上に設けられ、内面が前記第１枠部の内面よりも内側に張り出した第２枠部とを有する枠状の基体と、
    前記基体の前記第１枠部の下面に設けられた電極と、
    前記第２枠部の張り出した部分の下面に設けられた、前記電極と電気的に接続されるパッドとを備え、
    前記基体の前記第２枠部の張り出した部分の内面には、上下方向に沿った溝が形成されていることを特徴とする電子素子実装用基板。
  2. 前記第２枠部は矩形状であって、前記溝は対向する両辺のそれぞれに設けられていることを特徴とする請求項１に記載の電子素子実装用基板。
  3. 前記第２枠部は矩形状であって、前記溝は前記第２枠部の隣接する両辺の交わる角部に設けられていることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
  4. 前記第２枠部の前記溝の周囲は、上方または下方へ傾斜していることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
  5. 前記溝は、下部よりも上部の方が凹んでいることを特徴とする請求項１ないし請求項４に記載の電子素子実装用基板。
  6. 請求項１ないし請求項５のいずれかに記載の電子素子実装用基板と、
    前記パッドと接続され、前記第２枠部の下面に接続された電子素子と、
    前記第２枠部の上面に設けられた蓋体と、を備えたことを特徴とする電子装置。
JP2016558829A 2015-06-18 2016-06-15 電子素子実装用基板および電子装置 Active JP6204610B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015122934 2015-06-18
JP2015122934 2015-06-18
PCT/JP2016/067738 WO2016204163A1 (ja) 2015-06-18 2016-06-15 電子素子実装用基板および電子装置

Publications (2)

Publication Number Publication Date
JPWO2016204163A1 true JPWO2016204163A1 (ja) 2017-06-29
JP6204610B2 JP6204610B2 (ja) 2017-09-27

Family

ID=57545303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016558829A Active JP6204610B2 (ja) 2015-06-18 2016-06-15 電子素子実装用基板および電子装置

Country Status (4)

Country Link
US (1) US10312168B2 (ja)
JP (1) JP6204610B2 (ja)
CN (1) CN107615477B (ja)
WO (1) WO2016204163A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7086536B2 (ja) * 2017-07-26 2022-06-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP6952396B2 (ja) * 2018-01-29 2021-10-20 京セラ株式会社 電子部品収納用基板およびこれを用いたパッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201427A (ja) * 2005-01-20 2006-08-03 Kyocera Corp 撮像素子収納用パッケージ、撮像装置および撮像モジュール
JP2007299887A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 半導体集積回路素子搭載用基板および半導体装置
JP2010045311A (ja) * 2008-08-18 2010-02-25 Panasonic Corp 配線基板及び半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299592A (ja) 2001-03-29 2002-10-11 Sony Corp 半導体装置
JP4170968B2 (ja) * 2004-02-02 2008-10-22 松下電器産業株式会社 光学デバイス
JP2006013440A (ja) * 2004-05-21 2006-01-12 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP5082542B2 (ja) * 2007-03-29 2012-11-28 ソニー株式会社 固体撮像装置
KR100998233B1 (ko) * 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
JP2010206158A (ja) * 2009-02-04 2010-09-16 Panasonic Corp デバイス
CN201638802U (zh) * 2010-02-04 2010-11-17 惠州市正源微电子有限公司 一种新型集成电路基板
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
JP5930263B2 (ja) * 2011-02-18 2016-06-08 ソニー株式会社 固体撮像装置
JP2013115100A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 固体撮像装置
CN103682066B (zh) * 2012-09-21 2016-08-03 展晶科技(深圳)有限公司 发光二极管模组及其制造方法
KR20140100325A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 발광 소자 패키지 모듈
CN104022215B (zh) * 2013-03-01 2017-02-01 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
US9872378B2 (en) * 2013-04-26 2018-01-16 Kyocera Corporation Electronic element mounting board and electronic device
WO2015073438A1 (en) * 2013-11-15 2015-05-21 Reald Inc. Directional backlights with light emitting element packages
JP6398563B2 (ja) * 2014-05-29 2018-10-03 日亜化学工業株式会社 発光装置
JP6582754B2 (ja) * 2015-08-31 2019-10-02 日亜化学工業株式会社 複合基板、発光装置、及び発光装置の製造方法
WO2017091051A1 (ko) * 2015-11-27 2017-06-01 엘지이노텍 주식회사 발광소자 패키지 및 조명 장치
JP6332253B2 (ja) * 2015-12-09 2018-05-30 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
US10109556B2 (en) * 2016-03-07 2018-10-23 Toyota Motor Engineering & Manufacturing North America, Inc. Systems and methods for spring-based device attachment
JP6880725B2 (ja) * 2016-12-27 2021-06-02 日亜化学工業株式会社 発光装置
JP6583297B2 (ja) * 2017-01-20 2019-10-02 日亜化学工業株式会社 発光装置用複合基板および発光装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201427A (ja) * 2005-01-20 2006-08-03 Kyocera Corp 撮像素子収納用パッケージ、撮像装置および撮像モジュール
JP2007299887A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 半導体集積回路素子搭載用基板および半導体装置
JP2010045311A (ja) * 2008-08-18 2010-02-25 Panasonic Corp 配線基板及び半導体装置

Also Published As

Publication number Publication date
US20180130716A1 (en) 2018-05-10
CN107615477A (zh) 2018-01-19
WO2016204163A1 (ja) 2016-12-22
JP6204610B2 (ja) 2017-09-27
CN107615477B (zh) 2021-12-28
US10312168B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP5734434B2 (ja) 配線基板、電子装置および電子モジュール
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6235713B2 (ja) 撮像素子実装用基板および撮像装置
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
JP6705861B2 (ja) 電子装置
JP6495740B2 (ja) 電子素子実装用基板および電子装置
JP5988412B2 (ja) 撮像素子搭載用基板および撮像装置
WO2019207884A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6204610B2 (ja) 電子素子実装用基板および電子装置
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6085028B2 (ja) 撮像素子搭載用基板及び撮像装置
JP2018032704A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6039311B2 (ja) 配線基板、電子装置および電子モジュール
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
CN111418055A (zh) 电子元件安装用基板、电子装置以及电子模块
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP6483470B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP2019054074A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置
JP2019207952A (ja) 電子素子実装用基板、電子装置、および電子モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170831

R150 Certificate of patent or registration of utility model

Ref document number: 6204610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150