JPWO2016017574A1 - 電子部品収納用パッケージおよびそれを備えた電子装置 - Google Patents

電子部品収納用パッケージおよびそれを備えた電子装置 Download PDF

Info

Publication number
JPWO2016017574A1
JPWO2016017574A1 JP2016538337A JP2016538337A JPWO2016017574A1 JP WO2016017574 A1 JPWO2016017574 A1 JP WO2016017574A1 JP 2016538337 A JP2016538337 A JP 2016538337A JP 2016538337 A JP2016538337 A JP 2016538337A JP WO2016017574 A1 JPWO2016017574 A1 JP WO2016017574A1
Authority
JP
Japan
Prior art keywords
electronic component
wiring conductor
notch
component storage
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016538337A
Other languages
English (en)
Other versions
JP6291061B2 (ja
Inventor
芳規 川頭
芳規 川頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016017574A1 publication Critical patent/JPWO2016017574A1/ja
Application granted granted Critical
Publication of JP6291061B2 publication Critical patent/JP6291061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

電子部品収納用パッケージ１０は、上面２に電子部品の実装領域２ａを有し、下面３に第１切欠き部５および第２切欠き部６を有する絶縁基体１を備えている。第１切欠き部５は、絶縁基体１の側面４の下部を切り込んで、側面４の下部から下面３まで切り欠かれている。第１切欠き部５には、絶縁基体１の下面３から第１切欠き部５の内壁面を経由し、絶縁基体１を貫通して絶縁基体１の上面２まで導出された複数の配線導体７が形成されている。第２切欠き部６は、第１切欠き部５の内壁面から下面３にかけて、配線導体７の間に設けられている。第２切欠き部６を備えていることによって配線導体７を密に配置することができる。

Description

本発明は、電子部品を収納するための電子部品収納用パッケージおよび電子装置に関する。より詳細には、側面に外部接続用導体が設けられている高周波用の電子部品収納用パッケージおよび電子装置に関する。
電子部品収納用パッケージの例として、例えば特許文献１に開示されている電子部品収納用パッケージがある。この電子部品収納用パッケージは、絶縁基体の側面に外部接続用導体が設けられている。
図６に示す電子部品収納用パッケージ１００は、側面１０４の一部が側面１０４から下面１０３にかけて切り取られた切欠き部１０５を有している。また、絶縁基体１０１の下面１０３から上面１０２まで導出された配線導体１０７が形成されている。配線導体１０７は、下面１０３から切欠き部１０５内に設けられた凹部１０６の内壁面を経由して上面１０２まで導出されている。
配線導体１０７が切欠き部１０５の内側に設けられているので、外部回路基板との接合を絶縁基体１０１の外周よりも内側で行なうことができる。これによって、複数の電子部品収納用パッケージ１００を、外部回路基板に隙間を設けずに並べて実装することができる。
また、特許文献２には、線路導体を複数配列する場合に、線路導体間の電気的干渉による高周波特性の劣化を低減するために、線路導体の間に溝を設けることが示されている。
特開２０１２−１７４７１３号公報 特開平１１−２１４５５６号公報
しかしながら、配線導体１０７を複数配列して高周波信号を伝送する場合に、配線導体１０７の特性インピーダンスを所定の値にしようとすると、配線導体１０７をある配線密度以上に配置できないという課題がある。そのため、電子部品収納用パッケージ１００が大型化してしまうという問題があった。
本発明は上記課題に鑑みてなされたものであり、その目的は、電子部品収納用パッケージおよびそれを備えた電子装置を小型化することにある。
本発明の一実施形態に係る電子部品収納用パッケージは、上面に電子部品の実装領域を有し、側面の下部を切り込んで側面の下部から下面まで切り欠かれた第１切欠き部を有する絶縁基体と、この絶縁基体の下面から前記第１切欠き部の内壁面を経由し、前記絶縁基体を貫通して前記絶縁基体の上面まで導出された複数の配線導体と、前記第１切欠き部の内壁面から前記絶縁基体の前記下面にかけて前記配線導体の間に設けられた第２切欠き部とを備えていることを特徴とするものである。
上記電子部品収納用パッケージにおいて、前記側面からの前記第１切欠き部の切欠きの深さが異なることによって、前記内壁面に形成されている複数の前記配線導体の位置が前記第１切欠き部の切欠きの深さ方向において異なる面に配置されているのがよい。
上記電子部品収納用パッケージにおいて、前記第１切欠き部は、前記絶縁基体の前記側面から切り欠かれた第１部分と、この第１部分の内壁の奥面中央部をさらに切り欠いた第２部分とから成り、前記配線導体は、前記第２部分の内壁面に配置されるとともに、最外部の配線導体が前記第２部分の奥面から前記第１部分の境界に亘って配置され、前記奥面が、前記第２部分が切り欠かれた深さ方向において、中央部の前記配線導体よりも深い位置に配置されていてもよい。
また、上記電子部品収納用パッケージにおいて、複数の前記配線導体は、高周波差動信号線路を構成し、最も外側に配置された配線導体は接地導体であってもよい。
また、本発明の一実施形態に係る電子装置は、上記電子部品収納用パッケージと、前記実装領域に実装されて前記配線導体に電気的に接続された電子部品とを備えたことを特徴とするものである。
本発明の一実施形態に係る電子部品収納用パッケージによれば、絶縁基体の下面から第１切欠き部の内壁面を経由し、絶縁基体を貫通して絶縁基体の上面まで導出された複数の配線導体と、第１切欠き部の内壁面から絶縁基体の下面にかけて配線導体の間に設けられた第２切欠き部とを備えていることから、配線導体を密に配置することができ、電子部品収納用パッケージを小型化できる。
また、上記電子部品収納用パッケージにおいて、側面からの第１切欠き部の切欠きの深さが異なることによって、内壁面に形成されている複数の前記配線導体の位置が切欠きの深さ方向において異なる面に配置されていると、配線導体同士の容量性結合を小さくすることができ、配線導体をさらに密に配置することができる。
また、上記電子部品収納用パッケージにおいて、第１切欠き部は、絶縁基体の側面から切り欠かれた第１部分と、この第１部分の内壁の奥面中央部をさらに切り欠いた第２部分とから成り、配線導体は、第２部分の内壁面に配置されるとともに、最外部の配線導体が第２部分の奥面から第１部分との境界に亘って配置され、奥面が、第２部分が切り欠かれた深さ方向において、中央部の配線導体よりも深い位置に配置されていると、中央部の配線導体と最外部の配線導体との間の容量性結合を小さくすることができ、配線導体を密に配置することができる。
また、上記電子部品収納用パッケージにおいて、複数の配線導体は、高周波差動信号線路を構成し、最も外側に配置された配線導体は接地導体である場合は、高周波差動信号線路を密に配置することができ、小型で高性能な電子部品収納用パッケージとすることができる。
また、本発明の一実施形態に係る電子装置によれば、小型で高周波特性に優れた電子装置とすることができる。
本発明の一実施形態に係る電子部品収納用パッケージを斜め下方から見た斜視図である。 図１に示す電子部品収納用パッケージの下面図である。 本発明の他の実施の形態の例に係る電子部品収納用パッケージを斜め下方から見た斜視図である。 図３に示す電子部品収納用パッケージの下面図である。 本発明の一実施形態に係る電子部品収納用パッケージを斜め上方から見た斜視図である。 従来の電子部品収納用パッケージの例を示す斜視図である。
以下、本発明の一実施形態に係る電子部品収納用パッケージ（以下、単にパッケージともいう）およびこれを備えた電子装置について、図面を参照しながら説明する。
図１は、電子部品収納用パッケージ１０を斜め下方から見た斜視図である。図２は図１に示す電子部品収納用パッケージ１０の下面図である。また、図５は、この電子部品収納用パッケージ１０を斜め上方から見た斜視図である。なお、これらの図において、見分け易くするため、配線導体７他のメタライズ層形成部分にはハッチングを施している。このハッチングは断面を示すものではない。また、これら図において、同じ部位には同じ符号を付している。図が煩雑になるのを避けるため、一つの図内に同じ部位が複数ある場合、代表的なものに符号を付して、全ての部位に同じ符号を付すのを省略している場合がある。
電子部品収納用パッケージ１０は、例えば図１に示すように、平面視したときに外形が四角形状の絶縁基体１を有している。絶縁基体１は、例えば１辺の長さが２ｍｍ〜２０ｍｍの正方形状であり、厚みが０．２ｍｍ〜２ｍｍの板状である。この他にも必要に応じて長方形状、多角形状等、種々の形状や大きさとすることができる。
絶縁基体１には、側面４の下部に第１切欠き部５が形成されている。図１に示す実施形態において、第１切欠き部５は、側面４の下半分を切り込んで設けられている。第１切欠き部５は、絶縁基体１の下面３まで切り欠かれていて、側面４および下面３に開口を有する。
なお、第１切欠き部５は、側面４のみならず、他の側面、例えば図１に示すように、側面４とは反対側の側面にも設けられてもよい。さらに、第１切欠き部５は全ての側面に設けられてもよい。また、第１切欠き部５は、絶縁基体１の厚さ方向に沿って側面４の下半分より薄く切り込んで設けられてもよい。これにより、第１切欠き部５が形成された部位の絶縁基体１の抗折強度を向上させることができる。その結果、絶縁基体１に生じる応力または反りに起因するクラックまたは割れを生じにくくすることができる。
配線導体７は、下面３から第１切欠き部５の奥側内壁面を経由し、絶縁基体１の内部を貫通して絶縁基体１の上面２へ導出されている。配線導体７は、高周波信号を下面３と上面２との間で導通させる機能を有する。配線導体７の下面３および第１切欠き部５の内壁面に配置される部分は、外部配線基板の電極と金（Ａｕ）−錫（Ｓｎ）半田、銀（Ａｇ）−錫（Ｓｎ）半田、または金（Ａｕ）−ゲルマニウム（Ｇｅ）半田等を介して接続される。なお、配線導体７は複数並行して設けられる。以下の説明においてこれらそれぞれの配線導体７を区別する場合は、配線導体７ａ，７ｂ等の枝番を付す。
また、複数の配線導体７の間には、第２切欠き部６が設けられる。第２切欠き部６を設けることによって、隣り合う配線導体７の間の容量性結合を少なくし、配線導体７を密に配置することができる。そして、複数の配線導体７を配置する領域を狭くし、パッケージを小型化することができる。さらに、絶縁基体１を切り欠いた第２切欠き部６では、隣り合う配線導体７の間に応力を生じないことから、配線導体７の周囲の絶縁基体１に生じるクラックまたは割れの発生を抑制できる。
また、電子部品収納用パッケージ１０を外部配線基板に電気的に接続する半田等の接合材が、隣り合う配線導体７との間でブリッジを形成し難くすることができる。その結果、隣り合う配線導体７同士をより密に配置することができる。
第２切欠き部６は、第１切欠き部５の奥面と下面３との間に設けられ、第１切欠き部５と下面３とに開口を有する。第２切欠き部６は、配線導体７の下面３における末端よりも奥まで深く設けるのがよい。第２切欠き部６の幅は例えば０．２５ｍｍであり、配線導体７のエッジから隣り合う配線導体７のエッジまで設けられる。第２切欠き部６を設けない場合は、絶縁基体１の誘電率が９．５Ｆ／ｍのときには、配線導体７の間に２．３７５ｍｍの間隔を設ける必要がある。なお、寸法例は２８ＧＨｚ付近の高周波信号を用いた場合を基にしたものである。
なお、配線導体７が形成される第１切欠き部５の側面４からの切欠きの深さを異ならせて、この表面に配線導体７が形成されるようにしてもよい。例えば、配線導体７ａを第１切欠き部５の奥側内壁面に配置する。配線導体７ａは、配線導体７ｂとは段違いになり、同一平面上に配置されない。これによって、配線導体７ａと配線導体７ｂとの間に生じる容量性結合を小さくすることができる。またこれによって、配線導体７をさらに密に配置することができる。さらに、配線導体７ａと配線導体７ｂとの間で半田ブリッジを形成し難くすることができる。
図２に示す例から解るように、中央部の配線導体７ａと最外部の配線導体７ｂとは、側面４からの第１切欠き部５の切欠きの深さがＤ１だけ異なっている。中央部の配線導体７ａの方が、最外部の配線導体７ｂよりも側面４からの距離がＤ１だけ長い。そして、中央部の配線導体７ａと最外部の配線導体７ｂとは段違いの平面上に配置されている。
容量性結合を小さくする観点から、距離Ｄ１は大きい方がよい。しかし距離Ｄ１を大きくし過ぎると、配線導体７ａと配線導体７ｂとの間に生じる容量性結合は小さくなるものの、その分を配線導体７ａと配線導体７ｂとの間の線間距離によって十分調整できず、高周波線路としての機能を発揮させられなくなる虞がある。例えば、配線導体７ａと配線導体７ｂとの配置関係によって決定される高周波インピーダンスが所定範囲を超えたものになると、第１切欠き部５の奥面に形成された配線導体７ａと、接地導体として機能する配線導体７ｂとで形成される高周波線路の伝送特性が劣化してしまう。そこで、例えば距離Ｄ１は、０．０１ｍｍ〜０．１ｍｍとすればよい。具体的に、本実施形態の一例において、距離Ｄ１は０．０５ｍｍである。
第１切欠き部５は、図３および図４に示すように、側面４側から切り欠かれた第１部分５ａと、第１部分５ａの奥面からさらに段差を設けるように奥面の中央部に切り欠かれた第２部分５ｂとから成るようにしてもよい。第１部分５ａは、両端部が曲面とされ、側面４に開口している。これにより、第１部分５ａの内壁面において応力が一部に集中しないようにすることができる。また、第２部分５ｂは、両端面が側面４に対して直角な平面とされ、第１部分５ａの両端曲面部分に接続されている。また、第２部分５ｂの奥面５ｂａ（奥側の内壁面）は、側面４に平行な平面とされている。
そして、配線導体７は、下面３から第２部分５ｂの奥面５ｂａにかけて配置される。これにより、電子部品収納用パッケージ１０と外部配線基板との間に設けられる接合材の量を多くすることができる。その結果、電子部品収納用パッケージ１０を外部配線基板に接合する際の接合信頼性を向上できる。また、配線導体７の間の第２部分５ｂの奥面５ｂａから絶縁基体１の下面３にかけて、第２切欠き部６が設けられる。
また、配線導体７のうち、最外部に配置される配線導体７ｂの側面４からの切欠きの深さは、中央部の配線導体７ａの側面４からの切欠きの深さよりもＤ２だけ深い位置に配置してもよい。すなわち、図４に示す例から分かるように、最外部の配線導体７ｂの側面４からの距離は、中央部の配線導体７ａの側面４からの距離よりもＤ２だけ長くなるように配置される。これによって、中央部の配線導体７ａと最外部の配線導体７ｂとの間隔をより短くして、配線導体７ａおよび配線導体７ｂを密に配置することができる。
容量性結合を小さくする観点からは、距離Ｄ２は大きい方がよい。しかし、距離Ｄ２を大きくし過ぎると、上記の距離Ｄ１の場合と同じく、高周波線路としての機能を発揮させられなくなる虞がある。そこで、例えば距離Ｄ２は、０．０１ｍｍ〜０．２ｍｍとすればよい。具体的に、本実施の形態の一例において、距離Ｄ２は０．１ｍｍである。
さらに、配線導体７の配列の最も外側に位置する配線導体７ｂは、第２部分５ｂの奥面５ｂａから直角に配置される端面５ｂｂにかけて形成されるのがよい。端面５ｂｂは第１部分５ａとの境界に位置する。最外部の配線導体７ｂが、直角に折れ曲がる第２部分５ｂの内壁面に形成されることによって、この直角に配置される端面５ｂｂと中央部の配線導体７ａとの間に生じる容量性結合を小さくすることができる。配線導体７ａおよびその両側の配線導体７ｂは、配線導体７ａが高周波信号の線路導体として機能し、端面５ｂｂに形成された配線導体７ｂが接地導体として機能するコプレーナ線路として、高周波信号を伝送させることができる。
また、電子部品収納用パッケージ１０を半田等の接合材で外部配線基板に電気的に接続する際に、第２部分５ｂに設けられた奥面５ｂａと端面５ｂｂとからなる配線導体７ｂの角部に、接合材によるメニスカスを設けることができる。さらに、第２部分５ｂに設けられる接合材の量を多くすることができる。その結果、電子部品収納用パッケージ１０を外部配線基板に接合する際の接合信頼性を向上できる。
ところで、図１および図３に示す電子部品収納用パッケージ１０の例において、配線導体７は高周波差動信号線路を形成している。この場合、最も外側に配置された両配線導体７ｂは接地配線であり、これらに挟まれた中央部の２本の配線導体７ａには高周波差動信号が導通される。高周波差動信号線路は、例えば２．５ＧＨｚ以上の高周波信号を伝送するのに好適に用いられる。なお、高周波差動信号が導通される中央部の２本の配線導体７ａの間に、第２切欠き部６で挟まれた接地配線導体をさらに設けた高周波差動信号線路を形成してもよい。
絶縁基体１の上面２には、電子部品（不図示）が実装される。図５に示す例において、絶縁基体１の中央部に電子部品の実装領域２ａが設けられる。実装領域２ａには、電子部品を金（Ａｕ）−錫（Ｓｎ）半田または金（Ａｕ）−ゲルマニウム(Ｇｅ)半田等で固定可能なように、メタライズ層が施されている。このように電子部品収納用パッケージ１０に電子部品を実装することによって、電子装置が完成する。なお、図５は、上面２の実施形態の一例として示すもので、上面２における実装領域２ａの配置等の都合により、絶縁基体１、実装領域２ａ、導体パッド２ｂおよび配線導体７は各種形状とすることが可能である。
実装領域２ａの周囲には高周波信号用の配線導体７、その他の電力供給用導体や接地配線等の導体パッド２ｂが配置されている。導体パッド２ｂは、下面３に設けられた電極パッドと絶縁基体１を貫通させた導体で接続されている。
そして、実装領域２ａにＩＣ，ＬＳＩ等の電子部品を実装し、その電極を導体パッド２ｂにボンディングワイヤや半田等で接続する。その後、実装領域２ａを覆うように絶縁基体１に取着されて電子部品を保護する封止部材によって電子部品を封止する。封止部材は、電子部品を気密に封止するものであればよい。例えば、樹脂材料またはガラス系材料等であっても、金属材料から成る蓋体等であってもよい。封止部材には、例えばエポキシ樹脂、シリコーン樹脂または低融点ガラス等が用いられる。また、封止部材が金属蓋体の場合は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等が用いられる。
なお、上記の実施形態の例において、絶縁基体１は、樹脂、ガラス、セラミックス等の絶縁材で形成される。セラミックスであれば、例えばアルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料を用いることができる。絶縁基体１は、実装領域２ａに実装される電子部品の発熱を速やかに放熱する材料が好ましい。絶縁基体１の熱伝導率は、例えば１５（Ｗ／ｍ・Ｋ）以上２００（Ｗ／ｍ・Ｋ）以下のものが好ましい。また、絶縁基体１の熱膨張係数は、例えば４（ｐｐｍ／℃）以上８（ｐｐｍ／℃）以下のものが好ましい。
セラミック製の絶縁基体１であれば、金型を用いて平板状のセラミックグリーンシートに打抜きを施し、これらを複数枚積層して焼成することによって作製される。例えば、図１，図２，図３，図４および図５に示す絶縁基体１は、絶縁基体１の上半分となる長方形状のセラミックグリーンシートと、下半分となる同じく長方形状のセラミックグリーンシートを作製して積層する。下半分のセラミックグリーンシートは、その側面を第１切欠き部５および第２切欠き部６の少なくとも一方の形状に打ち抜いて作製される。
次に、これらセラミックグリーンシート表面のメタライズ層形成部分に、例えばタングステン、モリブデンまたはマンガン等の金属粉末に有機バインダや溶剤を添加混合してなる金属ペーストを、スクリーン印刷法等によって所定パターンに印刷塗布する。また、貫通導体によって表裏の金属ペースト同士をつなぐ。最後に、これら上半分および下半分のセラミックグリーンシート同士を積層し、焼成炉にて焼成して、絶縁基体１を得る。
なお、配線導体７，実装領域２ａ等のメタライズ層の露出表面には、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を順次被着させておくのがよい。ニッケルメッキ層は、例えば０．５μｍ〜１０μｍの厚みに、金メッキ層は、例えば０．１μｍ〜５μｍの厚みにメッキする。これらの金属メッキ層は、配線導体７等のメタライズ層が酸化腐蝕するのを防止する。また、実装領域２ａの周辺の配線導体７と電子部品の電極との電気的な接続を良好なものにすることができる。
配線導体７は、第１切欠き部５の内壁面に設けられているので、配線導体７が外部配線基板その他の周囲の物体に衝突して損傷する可能性が少ない。また、配線導体７が第１切欠き部５内に設けられているので、外部配線基板上にパッケージ１０同士を密接して配置することができる。外部配線基板には、例えば樹脂製のプリント回路基板、セラミック製の回路基板等が用いられる。
また、外部配線基板のパッケージ１０の周囲に、コンデンサ等の電子部品を近接させて実装することが可能となり、外部配線基板を小型化することができる。または、外部基板の配線パターンの設計の自由度を向上することができる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
１ 絶縁基体
２ 上面
２ａ：実装領域
２ｂ：導体パッド
３ 下面
４ 側面
５ 第１切欠き部
５ａ：第１部分
５ｂ：第２部分
６ 第２切欠き部
７ 配線導体
７ａ：中央部の配線導体
７ｂ：最外部の配線導体
１０ 電子部品収納用パッケージ

Claims (5)

  1. 上面に電子部品の実装領域を有し、側面の下部を切り込んで側面の下部から下面まで切り欠かれた第１切欠き部を有する絶縁基体と、
    該絶縁基体の下面から前記第１切欠き部の内壁面を経由し、前記絶縁基体を貫通して前記絶縁基体の上面まで導出された複数の配線導体と、
    前記第１切欠き部の内壁面から前記絶縁基体の前記下面にかけて前記配線導体の間に設けられた第２切欠き部とを備えていることを特徴とする電子部品収納用パッケージ。
  2. 前記側面からの前記第１切欠き部の切欠きの深さが異なることによって、前記内壁面に形成されている複数の前記配線導体の位置が前記第１切欠き部の切欠きの深さ方向において異なる面に配置されていることを特徴とする請求項１記載の電子部品収納用パッケージ。
  3. 前記第１切欠き部は、前記絶縁基体の前記側面から切り欠かれた第１部分と、該第１部分の内壁の奥面中央部をさらに切り欠いた第２部分とから成り、前記配線導体は、前記第２部分の内壁面に配置されるとともに、最外部の配線導体が前記第２部分の奥面から前記第１部分の境界に亘って配置され、前記奥面が、前記第２部分が切り欠かれた深さ方向において、中央部の前記配線導体よりも深い位置に配置されていることを特徴とする請求項１または請求項２記載の電子部品収納用パッケージ。
  4. 複数の前記配線導体は、高周波差動信号線路を構成し、最も外側に配置された配線導体は接地導体であることを特徴とする請求項１乃至３のいずれかに記載の電子部品収納用パッケージ。
  5. 請求項１乃至請求項４のいずれかに記載の電子部品収納用パッケージと、
    前記実装領域に実装されて前記配線導体に電気的に接続された電子部品とを備えた電子装置。
JP2016538337A 2014-07-30 2015-07-27 電子部品収納用パッケージおよびそれを備えた電子装置 Active JP6291061B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014154472 2014-07-30
JP2014154472 2014-07-30
PCT/JP2015/071228 WO2016017574A1 (ja) 2014-07-30 2015-07-27 電子部品収納用パッケージおよびそれを備えた電子装置

Publications (2)

Publication Number Publication Date
JPWO2016017574A1 true JPWO2016017574A1 (ja) 2017-04-27
JP6291061B2 JP6291061B2 (ja) 2018-03-14

Family

ID=55217475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538337A Active JP6291061B2 (ja) 2014-07-30 2015-07-27 電子部品収納用パッケージおよびそれを備えた電子装置

Country Status (5)

Country Link
US (1) US9922925B2 (ja)
EP (1) EP3176817B1 (ja)
JP (1) JP6291061B2 (ja)
CN (1) CN106463464B (ja)
WO (1) WO2016017574A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415537B1 (en) 2000-04-07 2008-08-19 International Business Machines Corporation Conversational portal for providing conversational browsing and multimedia broadcast on demand
JP6929283B2 (ja) * 2016-06-27 2021-09-01 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
USD824866S1 (en) * 2016-09-30 2018-08-07 Rohm Co., Ltd. Semiconductor device
US10869387B2 (en) * 2016-10-21 2020-12-15 Kyocera Corporation High-frequency board, high-frequency package, and high-frequency module
JP6829106B2 (ja) * 2017-02-22 2021-02-10 京セラ株式会社 電子部品実装用基板、電子部品実装用パッケージおよび電子装置
JP6808067B2 (ja) * 2017-10-30 2021-01-06 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP6923431B2 (ja) * 2017-12-25 2021-08-18 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール
JP7021041B2 (ja) * 2018-09-26 2022-02-16 京セラ株式会社 配線基板、電子部品パッケージおよび電子装置
JP7230251B2 (ja) * 2018-09-26 2023-02-28 京セラ株式会社 配線基板、電子部品パッケージおよび電子装置
USD932452S1 (en) * 2019-11-27 2021-10-05 The Noco Company Semiconductor device
USD920264S1 (en) * 2019-11-27 2021-05-25 The Noco Company Semiconductor device
USD934187S1 (en) * 2020-01-21 2021-10-26 Lang Cheng Integrated circuit package
USD937231S1 (en) 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214556A (ja) * 1998-01-26 1999-08-06 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2003151856A (ja) * 2001-11-16 2003-05-23 Tdk Corp 積層電子部品とその製造方法
JP2009177041A (ja) * 2008-01-28 2009-08-06 Kyocera Corp 接続基板および電子装置
JP2010028800A (ja) * 2008-06-19 2010-02-04 Kyocera Corp 構造体，接続端子，パッケージ、並びに電子装置
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271480B2 (en) * 2005-09-29 2007-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Constraint stiffener design
JP2008159862A (ja) * 2006-12-25 2008-07-10 Hitachi Kokusai Electric Inc 高周波電子部品のパッケージ構造
JP5518086B2 (ja) * 2009-09-29 2014-06-11 京セラ株式会社 素子収納用パッケージおよび実装構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214556A (ja) * 1998-01-26 1999-08-06 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2003151856A (ja) * 2001-11-16 2003-05-23 Tdk Corp 積層電子部品とその製造方法
JP2009177041A (ja) * 2008-01-28 2009-08-06 Kyocera Corp 接続基板および電子装置
JP2010028800A (ja) * 2008-06-19 2010-02-04 Kyocera Corp 構造体，接続端子，パッケージ、並びに電子装置
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置

Also Published As

Publication number Publication date
CN106463464A (zh) 2017-02-22
EP3176817B1 (en) 2020-08-12
EP3176817A1 (en) 2017-06-07
EP3176817A4 (en) 2018-04-18
CN106463464B (zh) 2019-02-22
JP6291061B2 (ja) 2018-03-14
US9922925B2 (en) 2018-03-20
US20170133315A1 (en) 2017-05-11
WO2016017574A1 (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
JP6291061B2 (ja) 電子部品収納用パッケージおよびそれを備えた電子装置
WO2016080333A1 (ja) モジュール
JP6397127B2 (ja) 半導体素子パッケージ、半導体装置および実装構造体
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP2016146439A (ja) 高周波用半導体素子収納用パッケージ
JP2014232851A (ja) 電子素子搭載用基板および電子装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP5940937B2 (ja) 電子部品搭載用基板
WO2018155053A1 (ja) 配線基板、電子装置用パッケージおよび電子装置
JP4249601B2 (ja) 配線基板
JP2008159731A (ja) 電子部品実装用基板
JP6791771B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
JP5574848B2 (ja) 多数個取り配線基板
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP6744103B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6813379B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2005159130A (ja) 配線基板
KR20230024413A (ko) 회로 기판 및 프로브 카드
JP2013115347A (ja) 差動伝送線路および多層配線基板
JP2018200987A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180208

R150 Certificate of patent or registration of utility model

Ref document number: 6291061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150