JPWO2016013170A1 - フォトダイオード、フォトダイオードアレイ、及び固体撮像素子 - Google Patents

フォトダイオード、フォトダイオードアレイ、及び固体撮像素子 Download PDF

Info

Publication number
JPWO2016013170A1
JPWO2016013170A1 JP2016535775A JP2016535775A JPWO2016013170A1 JP WO2016013170 A1 JPWO2016013170 A1 JP WO2016013170A1 JP 2016535775 A JP2016535775 A JP 2016535775A JP 2016535775 A JP2016535775 A JP 2016535775A JP WO2016013170 A1 JPWO2016013170 A1 JP WO2016013170A1
Authority
JP
Japan
Prior art keywords
semiconductor region
type semiconductor
region
photodiode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016535775A
Other languages
English (en)
Other versions
JP6260917B2 (ja
Inventor
祐輔 坂田
祐輔 坂田
学 薄田
学 薄田
三佳 森
三佳 森
廣瀬　裕
裕 廣瀬
加藤　剛久
剛久 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2016013170A1 publication Critical patent/JPWO2016013170A1/ja
Application granted granted Critical
Publication of JP6260917B2 publication Critical patent/JP6260917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/40—Thermal components
    • H02S40/44—Means to utilise heat energy, e.g. hybrid systems producing warm water and electricity at the same time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/60—Thermal-PV hybrids

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

光電変換により発生した電荷をアバランシェ領域で増倍するフォトダイオード（１）であって、界面（Ｓ１）と界面（Ｓ２）とを有するＰ−型半導体層（１１）と、Ｐ−型半導体層（１１）の内部であって界面（Ｓ１）に接するＮ＋型半導体領域（１２）と、Ｐ−型半導体層（１１）の内部であってＮ＋型半導体領域（１２）と接続されたＮ＋型半導体領域（１３）と、Ｎ＋型半導体領域（１３）と界面（Ｓ２）との間に配置されたＰ型半導体領域（１４）とを備え、Ｎ＋型半導体領域（１２）、Ｎ＋型半導体領域（１３）、及びＰ型半導体領域（１４）の不純物濃度は、Ｐ−型半導体層（１１）の不純物濃度よりも高く、アバランシェ領域は、Ｐ−型半導体層（１１）の内部においてＮ＋型半導体領域（１３）とＰ型半導体領域（１４）とで挟まれた領域であり、Ｎ＋型半導体領域（１２）は、平面視において、Ｎ＋型半導体領域（１３）よりも面積が小さい。

Description

本開示は、フォトダイオード、フォトダイオードアレイ、及び固体撮像素子に関し、特に微弱な光を検出するフォトダイオードに関する。
近年、医療、バイオ、化学などの分野において、フォトンカウンティングを行うため、アバランシェ・フォトダイオード（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅ；以下、ＡＰＤ）が用いられている。ＡＰＤは、光電変換で発生した信号電荷を、アバランシェ降伏を用いて増倍し検出感度を高めたフォトダイオードである。現在までに、ＡＰＤを用いて、高感度イメージセンサ（特許文献１）及びフォトンカウンティングを行う光検出器(特許文献２)が考案されている。
国際公開第２０１４／０９７５１９号 国際公開第２００８／００４５４７号
微弱光をアバランシェ降伏により信号増倍して検出するには、暗電流が信号電荷量よりも低いことが望まれる。そのため、微弱光検出用の光検出器には暗電流を抑制する対策がとられている。特許文献１では表面の暗電流を抑制するため、表面の空乏化を抑制しているが、画素間の分離能力が弱まる懸念がある。特許文献２では、ｐ＋型半導体層と分離部との間がｐ−型となり、エッジブレークダウンは抑えられているものの、基板表面に広範囲に空乏層が形成されるため暗電流が増加する。
本開示は、暗電流を極限まで低減したフォトダイオード、フォトダイオードアレイ、及び固体撮像素子を提供することを目的とする。
上記課題を解決するため、本開示の一形態に係る固体撮像装置は、光電変換により発生した電荷をアバランシェ領域で増倍するフォトダイオードであって、第１面と、前記第１面と対向する第２面とを有する半導体層と、前記半導体層の内部に配置され、前記第１面に接する第１の半導体領域と、前記半導体層の内部に配置され、前記第１の半導体領域と接続された第２の半導体領域と、前記第２の半導体領域と前記第２面との間に配置された第３の半導体領域とを備え、前記半導体層及び前記第３の半導体領域は、第１導電型であり、前記第１の半導体領域及び前記第２の半導体領域は、前記第１導電型と逆導電型である第２導電型であり、前記第１の半導体領域、前記第２の半導体領域、及び前記第３の半導体領域の不純物濃度は、それぞれ、前記半導体層の不純物濃度よりも高く、前記アバランシェ領域は、前記半導体層の内部において前記第２の半導体領域と前記第３の半導体領域とで挟まれた領域であり、前記第１の半導体領域は、平面視において、前記第２の半導体領域よりも面積が小さいことを特徴とする。
本開示のフォトダイオードによれば、暗電流が低い高感度な光検出器を実現することができる。
図１は、実施の形態１に係るフォトダイオードを含む光検出器の断面図である。 図２は、実施の形態１に係るフォトダイオードの平面図である。 図３は、実施の形態１の変形例に係るフォトダイオードを含む光検出器の断面図である。 図４は、実施の形態２に係るフォトダイオードを含む光検出器の断面図である。 図５は、実施の形態２に係るフォトダイオードの平面図である。 図６は、実施の形態３に係るフォトダイオードアレイを含む光検出器の断面図である。 図７は、実施の形態３に係るフォトダイオードアレイの平面図である。 図８は、実施の形態４に係る固体撮像素子の断面図である。 図９は、実施の形態４に係る固体撮像素子の平面図である。 図１０は、実施の形態４に係る固体撮像素子の等価回路図である。 図１１は、実施の形態４に係る固体撮像素子の集積化を表す概念図である。 図１２は、実施の形態５に係るフォトダイオードアレイの等価回路図である。
以下、本開示に係るフォトダイオード、フォトダイオードアレイ、及び固体撮像素子の実施の形態について、図面を参照しながら具体的に説明する。実質的に同一の構成に対して同一の符号を付し、説明を省略する場合がある。本開示は以下の実施の形態に限定されない。また、本開示の複数の実施の形態を組合せることも可能である。また、以下の実施の形態において、第１導電型がＰ型であり第２導電型がＮ型である場合を例示するが、Ｐ型とＮ型とを逆転させた構造を排除するものではない。
（実施の形態１）
まず、図１及び図２を参照しながら、実施の形態１に係るフォトダイオード及び固体撮像素子の構造を説明する。
図１は、実施の形態１に係るフォトダイオードを含む光検出器の断面図であり、図２は、実施の形態１に係るフォトダイオードの平面図である。なお、図２は、平面視におけるフォトダイオードの配置を明確に示すため、一部透視図としている。また、図２は、図１に示した界面Ｓ１における平面図である。なお、本明細書において、「平面視」とは、界面Ｓ１及び界面Ｓ２の法線方向から見ることを指す。
本実施の形態に係るフォトダイオード１は、Ｐ−型半導体層１１と、Ｐ−型半導体層１１内に配置されたＮ＋型半導体領域１２及び１３と、Ｐ型半導体領域１４とを備える。
Ｐ−型半導体層１１は、第１面である界面Ｓ１と、第２面である界面Ｓ２とを有する半導体層であり、界面Ｓ１と界面Ｓ２とは対向している。
Ｎ＋型半導体領域１２は、Ｐ−型半導体層１１よりも不純物濃度が高く、界面Ｓ１に接する第１の半導体領域である。
Ｎ＋型半導体領域１３は、Ｐ−型半導体層１１よりも不純物濃度が高く、Ｎ＋型半導体領域１２と接続された第２の半導体領域である。
Ｐ型半導体領域１４は、Ｐ−型半導体層１１よりも不純物濃度が高く、Ｎ＋型半導体領域１３と界面Ｓ２との間に配置された第３の半導体領域である。
Ｐ−型半導体層１１の内部において、Ｎ＋型半導体領域１３とＰ型半導体領域１４とで挟まれた領域は、アバランシェ増倍領域ＡＭである。
また、平面視において、Ｎ＋型半導体領域１２は、Ｎ＋型半導体領域１３よりも面積が小さい。
フォトダイオード１を含む光検出器は、界面Ｓ１に接するように配置された層間絶縁膜１７と、Ｎ＋型半導体領域１２に電気的に接続された配線層１９と、層間絶縁膜１７内に配置され、Ｎ＋型半導体領域１２と金属配線１９とを電気的に接続するコンタクトプラグ１８とを備えた固体撮像素子である。コンタクトプラグ１８は、例えば、タングステン（Ｗ）を含む金属で構成される。金属配線１９は、例えば、Ａｌ、Ｃｕ、Ｔｉのいずれかを主に含む金属で構成される。
図１は、本実施の形態に係るフォトダイオード１を含む光検出器を、裏面照射型の光検出器とした場合の断面図である。ここで、裏面照射とは、Ｐ−型半導体層１１の界面Ｓ１及びＳ２のうち界面Ｓ２側からの照射を示す。フォトダイオード１を含む光検出器の製造方法としては、例えば、次の方法が挙げられる。
まず、Ｓｉ基板、ＢＯＸ層、及びシード層としてＰ＋型半導体領域１０を有するＳＯＩ基板上に、エピタキシャル成長で形成したＰ−型半導体層１１を形成する。
次に、イオン注入法により、Ｎ＋型半導体領域１２及び１３とＰ型半導体領域１４とを、Ｐ−型半導体層１１内に形成する。
次に、Ｐ−型半導体層１１の界面Ｓ１側に、層間絶縁膜１７、コンタクトプラグ１８、金属配線１９、層間絶縁膜２６を順に形成する。
次に、層間絶縁膜２６と半導体基板２７とを接合し、ＳＯＩ基板のうちＳｉ基板とＢＯＸ層を研磨工程またはエッチング工程を用いて取り除く。
最後に、Ｐ＋型半導体領域１０の上に、透明電極２０を形成する。
上記製造方法により製造された光検出器において、Ｐ型半導体領域１４は、Ｐ−型半導体層１１の内部に配置され、界面Ｓ２に露出されていない。また、界面Ｓ２には、第７の半導体領域であるＰ＋型半導体領域１０が配置されている。ここで、Ｐ＋型半導体領域１０の不純物濃度は、Ｐ−型半導体層１１の不純物濃度よりも高い。
光検出器の上記構成において、Ｐ＋型半導体領域１０（Ｐ−型半導体層１１）とＮ＋型半導体領域１２との間に逆バイアス電圧を印加すると、Ｎ＋型半導体領域１３とＰ＋型半導体領域１０との間が空乏化する。これにより、入射した光子ｈνを光電変換する光電変換領域ＰＤが、図１に示す範囲まで広がる。さらに、Ｐ型半導体領域１４とＮ＋型半導体領域１３とで挟まれた領域の電界強度が所定の値以上になると、アバランシェ増倍領域ＡＭが発生する。この所定の値は、材料、及び、Ｎ＋型半導体領域１２とＰ型半導体領域１４との距離に応じて変化する。例えば、材料がシリコンであり、当該距離が約０．５μｍから約１．０μｍの場合、アバランシェ増倍領域ＡＭの電界強度は約４×１０５Ｖ／ｃｍとなる。
図１において、透明電極２０側から入射した光子ｈνは、透明電極２０とｐ＋型半導体領域１０を透過して光電変換領域ＰＤに到達すると、吸収されて電荷（電子−正孔対）が発生する。発生した電荷のうちの電子はアバランシェ増倍領域ＡＭへと移動し、アバランシェ増倍を起こす。発生した増倍電子はＮ＋型半導体領域１３、Ｎ＋型半導体領域１２を介してコンタクトプラグ１８へパルス状に出力される。また、発生した電荷のうちの正孔は透明電極２０を介して排出される。
増倍電子をコンタクトプラグ１８から読み出すにあたり、ノイズとなる暗電流は増倍電子の信号量よりも低いことが求められる。暗電流の主な発生源は、欠陥密度の高い界面Ｓ１に形成される空乏領域である。本実施の形態によれば、界面Ｓ１における空乏領域は、Ｎ＋型半導体領域１２とＰ−型半導体層１１との境界に発生する。この場合、図２に示すように、Ｎ＋型半導体領域１２は、光電変換領域ＰＤに対して小面積で形成できるため、暗電流を低減することが可能となる。なお、Ｎ＋型半導体領域１２においては、可能な限り小さく形成されることが望ましいが、電圧印加時においてもコンタクトプラグ１８まで空乏層が広がらないような大きさ及び濃度で形成されることが望ましい。
逆に、Ｎ＋型半導体領域１３は、広く形成されることが望ましい。アバランシェ増倍領域ＡＭはＮ＋型半導体領域１３とＰ型半導体領域１４との間に形成される。そのため、Ｎ＋型半導体領域１３の面積が広がることで、光電変換領域ＰＤで発生した電荷が増倍される領域が広がり、フォトンを検出できる面積が向上する。このとき、Ｎ＋型半導体領域１３を広げても界面Ｓ１から発生する暗電流はＮ＋型半導体領域１２を広げない限り増加しない。Ｎ＋型半導体領域１２の大きさは、例えば、１辺が１００ｎｍ〜１０μｍの略正方形であり、濃度は、例えば、１０１７〜１０２０ｃｍ−３である。Ｎ＋型半導体領域１３の大きさは、例えば、１辺が１μｍ〜１ｍｍ以上の略正方形で、Ｎ＋型半導体領域１２よりも大きい。
これにより、Ｎ＋型半導体領域１３をＮ＋型半導体領域１２の面積に対して広くするほど、界面Ｓ１で発生する暗電流に対してのＳ／Ｎ比が向上する。
なお、Ｐ型半導体領域１４は、平面視において、Ｎ＋型半導体領域１３よりも広く形成されていることが望ましい。Ｐ型半導体領域１４よりも界面Ｓ２側で光電変換により発生した信号電荷の電子は、Ｐ型半導体領域１４の中でも最もポテンシャルが正方向に高い場所に向かって流れやすい。Ｐ型半導体領域１４をＮ＋型半導体領域１３より狭く形成した場合、電子は、Ｐ型濃度が低く電界強度も低いＰ型半導体領域１４の周辺部を流れやすくなる。そのため、アバランシェ増倍領域ＡＭを通らない電荷はアバランシェ増倍を起こしにくくなり、フォトン検出効率が低下する。なお、十分なフォトン検出効率が得られる場合には、Ｐ型半導体領域１４をＮ＋型半導体領域１３に対して縮小しても良い。この場合、Ｎ＋型半導体領域１３周辺の電界強度が弱まるため、Ｎ＋型半導体領域１３周辺のエッジブレークダウンを防止できる。
また、Ｐ型半導体領域１４とＮ＋型半導体領域１３との間には、不純物濃度が低い領域が設けられることが望ましい。高濃度のＰ型、高濃度のＮ型でＰＮ接合が形成される場合には、アバランシェ降伏よりもツェナー降伏が発生しやすくなる。つまり、アバランシェ増倍が発生する確率が減少するため、フォトン検出効率が低下することが懸念される。
また、Ｐ型半導体領域１４が過剰に高濃度、過剰な厚みで形成された場合、Ｐ＋型半導体領域１０（Ｐ−型半導体層１１）とＮ＋型半導体領域１２との間に逆バイアス電圧を印加しても、Ｎ＋型半導体領域１３から伸張する空乏層がＰ型半導体領域１４で止まり、光電変換領域ＰＤが界面Ｓ２側に延びにくくなることが懸念される。そのため、Ｐ型半導体領域１４の濃度は、Ｎ＋型半導体領域１３との間でアバランシェ増倍を発生させることが可能となる濃度以上であり、かつ、空乏層がＰ型半導体領域１４より界面Ｓ２側まで延びる濃度及び厚さとなるように形成されることが望ましい。Ｐ型半導体領域１４の濃度は、例えば、１０１６〜１０１８ｃｍ−３で、厚さは０．１〜０．５μｍである。
なお、Ｎ＋型半導体領域１３の周辺に電界集中が発生し、エッジブレークダウンによる暗電流の増加が発生する場合は、Ｎ＋型半導体領域１３の周辺部に低濃度のＮ型領域を形成することで周辺部の濃度を下げ、電界を弱めてもよい。
また、界面Ｓ１から発生する暗電流を抑制するため、Ｐ−型半導体層１１の界面Ｓ１上に、Ｐ型の半導体領域を形成し、Ｎ＋型半導体領域の周囲に広がる空乏層を抑制することも可能である。ただし、この場合は界面Ｓ１上に強電界が形成され、エッジブレークダウンが発生しないようにＮ＋型半導体領域１２の周囲にＮ−型、またはＰ−型の電界緩和領域が設けられることが望ましい。
なお、Ｐ型半導体領域１４は、Ｐ−型半導体層１１をエピタキシャル成長で形成する過程において、不純物濃度を変更してエピタキシャル成長により形成してもよい。この構成により、Ｐ型半導体領域１４をイオン注入法で形成した場合に対して、アバランシェ増倍領域ＡＭの欠陥密度が低減し、Ｐ型半導体領域１４内から発生する暗電流を抑制することができる。それに伴い、暗電流が増倍して発生する増倍電子も抑制することができる。Ｐ型半導体領域１４を所定の面積で形成する場合は、エピタキシャル成長で形成したＰ型半導体領域１４の周囲にＮ型の不純物をイオン注入法で注入し、不純物濃度を相殺してもよい。
また、Ｎ＋型半導体領域１３は、Ｐ−型半導体層１１をエピタキシャル成長で形成する過程において、ドーパント及び不純物濃度を変更してエピタキシャル成長により形成してもよい。この構成により、Ｎ＋型半導体領域１３をイオン注入法で形成した場合に対して、アバランシェ増倍領域ＡＭの欠陥密度が低減し、Ｎ＋型半導体領域１３内から発生する暗電流を抑制することができる。それに伴い、暗電流が増倍して発生する増倍電子も抑制することができる。Ｎ＋型半導体領域１３を所定の面積で形成する場合は、エピタキシャル成長で形成したＮ＋型半導体領域１３の周囲にＰ型の不純物をイオン注入法で注入し、不純物濃度を相殺してもよい。
エピタキシャル成長で形成される領域は、Ｐ型半導体領域１４及びＮ＋型半導体領域１３の双方であっても、一方のみであっても欠陥密度の低減は可能である。エピタキシャル成長で形成された場合には、不純物濃度や厚さが変更されるため、イオン注入法を用いて不純物を追加してもよい。ただし、アバランシェ増倍領域ＡＭにイオン注入による欠陥が発生しにくいように、不純物濃度はエピタキシャル成長時に所定の濃度で形成されることが望ましい。
図３は、実施の形態１の変形例に係るフォトダイオードを含む光検出器の断面図である。図１と比較して、フォトダイオード２はＰ型半導体領域１４を備えず、界面Ｓ２に接するようにＰ＋型半導体領域１０が配置された構成となっている。本構成において、Ｐ＋型半導体領域１０（Ｐ−型半導体層１１）とＮ＋型半導体領域１２との間に所定の逆バイアス電圧を印加すると、アバランシェ増倍領域ＡＭはＰ＋型半導体領域１０と、Ｎ＋型半導体領域１３との間に形成される。この構成においても、透明電極２０側から入射したフォトンは光電変換領域ＰＤにおいて電荷を発生し、電荷はアバランシェ領域ＡＭ内でアバランシェ増倍を起こす。これより、図３に示す構造においても、図１と同様の効果を得ることが可能である。
なお、実施の形態１において、図１に示した裏面照射型の光検出器の構成の他、Ｐ−型半導体層１１をＰ＋型半導体基板上に形成し、界面Ｓ１側から光電変換領域ＰＤに対して光を照射してもよい。この構造の場合、Ｎ＋型半導体領域１３よりも界面Ｓ１側で光電変換により発生した信号電荷はアバランシェ領域ＡＭを通過しにくいため、光電変換領域ＰＤにおいても光電変換が発生しやすい赤色光または赤外光検出用途の光検出器として利用することが望ましい。また、このときは光電変換領域ＰＤに対してコンタクトプラグ１８及び金属配線１９が重なりにくくするように、Ｎ＋型半導体領域１２をＮ＋型半導体領域１３の端部付近に配置することが望ましい。
なお、本実施の形態において、Ｐ＋型半導体領域１０の不純物濃度は、例えば、１０１７〜１０１９ｃｍ−３である、また、Ｐ―型半導体層１１の不純物濃度は、例えば、１０１３〜１０１６ｃｍ−３である。また、Ｎ＋型半導体領域１２の不純物濃度は、例えば、１０１７〜１０２０ｃｍ−３である。また、Ｎ＋型半導体領域１３の不純物濃度は、例えば、１０１７〜１０１９ｃｍ−３である。また、Ｐ型半導体領域１４の不純物濃度は、例えば、１０１６〜１０１８ｃｍ−３である。
（実施の形態２）
次に、図４及び図５を参照しながら、実施の形態に係るフォトダイオード及び固体撮像素子の構造を説明する。
図４は、実施の形態２に係るフォトダイオードを含む光検出器の断面図であり、図５は、実施の形態２に係るフォトダイオードの平面図である。なお、図５は、平面視におけるフォトダイオードの配置を明確に示すため、一部透視図としている。また、図５は、図４に示した界面Ｓ１における平面図である。
実施の形態２に係るフォトダイオード２は、実施の形態１に係るフォトダイオード１と比較して、Ｐ−型半導体層１１よりも不純物濃度が高いＮ＋型半導体領域１５を備える点が構成として異なる。以下、実施の形態１に係るフォトダイオード１と同じ点は説明を省略し、異なる点を中心に説明する。
Ｎ＋型半導体領域１５は、Ｐ−型半導体層１１の内部に配置され、界面Ｓ１に接し、かつ、平面視において、Ｎ＋型半導体領域１２の周囲を取り囲む第４の半導体領域である。
図５に示すように、Ｎ＋型半導体領域１５は、Ｎ＋型半導体領域１２を取り囲むように配置されている。この構成によれば、Ｐ−型半導体層１１の表面（界面Ｓ１）の大部分をＮ＋型半導体領域１５で不活性化することができるので、暗電流の発生源となる空乏層面積を最小限に抑制できる。その結果、Ｐ型半導体領域１４に流入する暗電流を低減することが可能となる。Ｎ＋型半導体領域１５は、Ｐ−型半導体層１１の表面における欠陥起因の暗電流を低減するため、Ｎ＋型半導体領域１２と分離できる限り、Ｎ＋型半導体領域１２に近づけて形成されることが望ましい。
これに対し、逆に、高濃度のＰ型領域を形成することによりＰ−型半導体層１１の表面の不活性化を行うと、高電界を印加した際にＰ−型半導体層１１の界面Ｓ１上の表面に形成されるＰＮ接合に強電界が発生し、暗電流が悪化してしまう。
フォトダイオード２は、さらに、Ｎ＋型半導体領域１５を覆うＰ型半導体領域１６を備えていてもよい。Ｐ型半導体領域１６は、Ｎ＋型半導体領域１３とＮ＋型半導体領域１５との間に配置された第６の半導体領域であり、かつ、Ｎ＋型半導体領域１２とＮ＋型半導体領域１５との間に形成配置された第５の半導体領域である。Ｐ型半導体領域１６の不純物濃度は、Ｐ−型半導体層１１の不純物濃度よりも高い。
この構成によれば、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間、及び、Ｎ＋型半導体領域１５とＮ＋型半導体領域１３との間の導通を防ぎ、検出した光信号が漏れ出すことを防止できる。また、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の分離能が高まるため、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の距離を縮小することができる。これにより、Ｎ＋型半導体領域１２の周囲のＰ−型半導体層１１の表面に形成される空乏層面積が減少し、表面欠陥起因の暗電流を抑制できる。また、Ｎ＋型半導体領域１３とＮ＋型半導体領域１５との間の分離能が高まるため、Ｎ＋型半導体領域１３をＰ−型半導体層１１の表面すなわち界面Ｓ１から浅い位置に配置することができる。これにより、Ｎ＋型半導体領域１５の濃度プロファイルの広がりを抑制しやすくなる。
また、Ｐ型半導体領域１６とＮ＋型半導体領域１２との間には不純物濃度が低い領域として、Ｐ−型半導体層１１の一部を残している。つまり、Ｐ型半導体領域１６とＮ＋型半導体領域１２との間の領域の不純物濃度は、Ｐ型半導体領域１６の不純物濃度よりも低い。これにより、Ｎ＋型半導体領域１２とＰ型半導体領域１６との間に急峻なＰＮ接合が形成されず、表面欠陥を介したトンネル電流が流れることを抑制できる。
なお、Ｐ型半導体領域１６の濃度を低くする等の対策により、Ｐ−型半導体層１１の表面近傍に形成される電界強度を弱めることで表面欠陥を介したトンネル電流が無視できる場合、Ｐ型半導体領域１６は、Ｎ＋型半導体領域１２と接触していてもよいし、またはＮ＋型半導体領域１２の内部にも形成されていてもよい。この場合の製造方法として、Ｐ型半導体領域１６をＰ−型半導体層１１の表面に形成した後、イオン注入によりＰ型半導体領域１６を打ち消すようにＮ＋型半導体領域１２を形成してもよい。
また、Ｐ型半導体領域１６は、Ｎ＋型半導体領域１３と離間して配置され、Ｎ＋型半導体領域１５に接している。つまり、Ｐ型半導体領域１６は、Ｎ＋型半導体領域１３よりもＮ＋型半導体領域１５に近い位置に配置されている。これは、例えば、Ｐ型半導体領域１６をイオン注入により形成する場合、Ｐ型半導体領域１６の注入深さが、Ｎ＋型半導体領域１３よりもＮ＋型半導体領域１５に近いことを示す。この構成により、Ｐ型半導体領域１６とＮ＋型半導体領域１３との間の電界が緩和され、電界強度が高まることによる暗電流の増加を抑制できる。
また、アバランシェ増倍を起こすためにＮ＋型半導体領域１２とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間に逆バイアス電圧が印加されると共に、Ｎ＋型半導体領域１５とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間にも逆バイアス電圧（第１の電圧）が印加されることが望ましい。これにより、基板表面の表面欠陥起因で発生した暗電流のうちの電子を、一部、Ｎ＋型半導体領域１５へ流すことができ、Ｎ＋型半導体領域１２に流れ込む暗電流を減少させることができる。
さらに、Ｎ＋型半導体領域１５とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間に印加される逆バイアス電圧（第１の電圧）の絶対値を、Ｎ＋型半導体領域１２とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間に印加される逆バイアス電圧（第２の電圧）の絶対値よりも大きくすることが望ましい。これにより、Ｎ＋型半導体領域１５へ流れる暗電流が増加し、それに伴いＮ＋型半導体領域１２に流れ込む暗電流をさらに抑制することができる。
Ｎ＋型半導体領域１５は、Ｎ＋型半導体領域１３よりもＰ型半導体領域１４から離れているため、Ｎ＋型半導体領域１２と比較して、高い逆バイアス電圧を印加してもブレークダウンが発生しにくい。ただし、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の電圧は、暗時において、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間を電気的に分離できる大きさに留めることが望ましい。Ｎ＋型半導体領域１５に電圧を印加するためのコンタクトプラグ１８Ａは、Ｎ＋型半導体領域１５に流れる暗電流を抑制するため、電圧を印加しても空乏化しない位置に配置されることが望ましい。
また、図４に示すように、Ｐ型半導体領域１４を、平面視において面内均一に形成するように変更していてもよい。この構成によれば、Ｐ型半導体領域１４とＰ＋型半導体領域１０との間で光電変換により発生した電荷のうちの電子は、逆バイアス電圧が印加されているＮ＋型半導体領域１３に向かって流れやすくなる。このため、アバランシェ増倍領域ＡＭを通過しやすくなり、これによりフォトン検出効率が増加する。
なお、本実施の形態において、Ｐ＋型半導体領域１０の不純物濃度は、例えば、１０１７〜１０１９ｃｍ−３である。また、Ｐ―型半導体層１１の不純物濃度は、例えば、１０１３〜１０１６ｃｍ−３である。また、Ｎ＋型半導体領域１２の不純物濃度は、例えば、１０１７〜１０２０ｃｍ−３である。また、Ｎ＋型半導体領域１３の不純物濃度は、例えば、１０１７〜１０１９ｃｍ−３である。また、Ｐ型半導体領域１４の不純物濃度は、例えば、１０１６〜１０１８ｃｍ−３である。また、Ｎ＋型半導体領域１５の不純物濃度は、例えば、１０１６〜１０１８ｃｍ−３である。また、Ｐ型半導体領域１６の不純物濃度は、例えば、１０１６〜１０１８ｃｍ−３である。
（実施の形態３）
次に、図６及び図７を参照しながら、実施の形態に係るフォトダイオードアレイ及び固体撮像素子の構造を説明する。
図６は、実施の形態３に係るフォトダイオードアレイを含む光検出器の断面図であり、図７は、実施の形態３に係るフォトダイオードアレイの平面図である。また、図７は、図６に示した界面Ｓ１における平面図である。
本実施の形態に係るフォトダイオードアレイ３は、複数の画素３０からなり、各画素３０はフォトダイオードを含む。フォトダイオードは、Ｐ−型半導体層１１と、Ｐ−型半導体層１１内に配置されたＮ＋型半導体領域１２及び１３と、Ｐ型半導体領域１４とを備える。
Ｐ−型半導体層１１は、第１面である界面Ｓ１と、第２面である界面Ｓ２とを有する半導体層であり、界面Ｓ１と界面Ｓ２とは対向している。
Ｎ＋型半導体領域１２は、Ｐ−型半導体層１１よりも不純物濃度が高く、界面Ｓ１に接する第１の半導体領域である。
Ｎ＋型半導体領域１３は、Ｐ−型半導体層１１よりも不純物濃度が高く、Ｎ＋型半導体領域１２と接続された第２の半導体領域である。
Ｐ型半導体領域１４は、Ｐ−型半導体層１１よりも不純物濃度が高く、Ｎ＋型半導体領域１３と界面Ｓ２との間に配置された第３の半導体領域である。
Ｐ−型半導体層１１の内部において、Ｎ＋型半導体領域１３とＰ型半導体領域１４とで挟まれた領域は、アバランシェ増倍領域ＡＭである。
また、平面視において、Ｎ＋型半導体領域１２は、Ｎ＋型半導体領域１３よりも面積が小さい。
また、画素３０は、界面Ｓ１に接するように配置された層間絶縁膜１７と、Ｎ＋型半導体領域１２に電気的に接続された金属配線１９と、層間絶縁膜１７内に配置され、Ｎ＋型半導体領域１２と第１の金属配線１９とを電気的に接続するコンタクトプラグ１８とを備えている。コンタクトプラグ１８は、例えば、タングステン（Ｗ）を含む金属で構成される。金属配線１９は、例えば、Ａｌ、Ｃｕ、Ｔｉのいずれかを主に含む金属で構成される。図６は、本実施の形態に係る光検出器を、裏面照射型の光検出器とした場合の断面図である。加工方法としては、例えば、次の方法が挙げられる。
まず、Ｓｉ基板、ＢＯＸ層、及びシード層としてＰ＋型半導体領域１０を有するＳＯＩ基板上に、エピタキシャル成長で形成したＰ−型半導体層１１を形成する。
次に、イオン注入法により、Ｎ＋型半導体領域１２及び１３とＰ型半導体領域１４とを、Ｐ−型半導体層１１内に形成する。
次に、Ｐ−型半導体層１１の界面Ｓ１側に、層間絶縁膜１７、コンタクトプラグ１８、金属配線１９、層間絶縁膜２６を順に形成する。
次に、層間絶縁膜２６と半導体基板２７とを接合し、ＳＯＩ基板のうちＳｉ基板とＢＯＸ層を研磨工程またはエッチング工程を用いて取り除く。
最後に、Ｐ＋型半導体領域１０の上に、透明電極２０を形成する。
上記構成において、Ｐ＋型半導体領域１０（Ｐ−型半導体層１１）とＮ＋型半導体領域１２との間に逆バイアス電圧を印加すると、Ｎ＋型半導体領域１３とＰ＋型半導体領域１０との間が空乏化する。これにより、入射した光子ｈνを光電変換する光電変換領域ＰＤが、図６に示す範囲まで広がる。さらに、Ｐ型半導体領域１４とＮ＋型半導体領域１３とで挟まれた領域の電界強度が所定の値以上になると、アバランシェ増倍領域ＡＭが発生する。この所定の値は、材料、及び、Ｎ＋型半導体領域１２とＰ型半導体領域１４との距離に応じて変化する。例えば、材料がシリコンであり、当該距離が約０．５μｍから約１．０μｍの場合、アバランシェ増倍領域ＡＭの電界強度は約４×１０５Ｖ／ｃｍとなる。
図６において、透明電極２０側から入射した光子ｈνは、透明電極２０とＰ＋型半導体領域１０とを透過して光電変換領域ＰＤに到達すると、そこで吸収されて電荷（電子−正孔対）が発生する。発生した電荷のうちの電子はアバランシェ増倍領域ＡＭへと移動し、アバランシェ増倍を起こす。発生した増倍電子はＮ＋型半導体領域１３、Ｎ＋型半導体領域１２を介してコンタクトプラグ１８へ出力される。また、発生した電荷のうちの正孔は、透明電極２０を介して排出される。
増倍電子をコンタクトプラグ１８から読み出すにあたり、ノイズとなる暗電流は増倍電子の信号量よりも低いことが求められる。暗電流の主な発生源は、欠陥密度の高い界面Ｓ１に形成される空乏領域である。本実施の形態によれば、界面Ｓ１における空乏領域は、Ｎ＋型半導体領域１２とＰ−型半導体層１１の境界に発生する。この場合、図７に示すように、Ｎ＋型半導体領域１２は、光電変換領域ＰＤに対して小面積で形成できるため、暗電流を低減することが可能となる。なお、Ｎ＋型半導体領域１２においては、可能な限り小さく形成されることが望ましいが、電圧印加時においてもコンタクトプラグ１８まで空乏層が広がらないような大きさ及び濃度で形成されることが望ましい。
逆に、Ｎ＋型半導体領域１３は、広く形成されることが望ましい。アバランシェ増倍領域ＡＭは、Ｎ＋型半導体領域１３とＰ型半導体領域１４との間に形成される。そのため、Ｎ＋型半導体領域１３の面積が広がることで、光電変換領域ＰＤで発生した電荷が増倍される領域が広がり、フォトンを検出できる面積が向上する。このとき、Ｎ＋型半導体領域１３を広げても基板の界面Ｓ１から発生する暗電流はＮ＋型半導体領域１２を広げない限り増加しない。Ｎ＋型半導体領域１２の大きさは、例えば、１辺が１００ｎｍ〜１０μｍの略正方形であり、濃度は、例えば、１０１７〜１０２０ｃｍ−３である。Ｎ＋型半導体領域１３の大きさは、例えば、１辺が１μｍ〜１ｍｍ以上の略正方形で、Ｎ＋型半導体領域１２よりも大きい。
これにより、Ｎ＋型半導体領域１３をＮ＋型半導体領域１２の面積に対して広くするほど、界面Ｓ１で発生する暗電流に対してのＳ／Ｎ比が向上する。ただし、Ｎ＋型半導体領域１３は、隣接画素どうし電気的に接続しないよう分離されることが望ましい。光信号検出時に隣接画素のＮ＋型半導体領域１３に信号が漏れ出してしまう場合、クロストークとなってしまう懸念がある。分離が困難な場合は、隣接する画素のＮ＋型半導体領域１３の間にＰ型の半導体領域を設けるとよい。
また、Ｐ型半導体領域１４とＮ＋型半導体領域１３との間には、不純物濃度が低い領域が設けられることが望ましい。高濃度のＰ型、高濃度のＮ型でＰＮ接合が形成される場合には、アバランシェ降伏よりもツェナー降伏が発生しやすくなる。つまり、アバランシェ増倍が発生する確率が減少するため、フォトン検出効率が低下することが懸念される。
また、Ｐ型半導体領域１４が過剰に高濃度、過剰な厚みで形成された場合、Ｐ＋型半導体領域１０（Ｐ−型半導体層１１）とＮ＋型半導体領域１２との間に逆バイアス電圧を印加しても、Ｎ＋型半導体領域１３から伸張する空乏層がＰ型半導体領域１４で止まり、光電変換領域ＰＤが界面Ｓ２側に延びにくくなることが懸念される。そのため、Ｐ型半導体領域１４の濃度及び厚さは、Ｐ型半導体領域１４とＮ＋型半導体領域１３との間でアバランシェ増倍を発生させることが可能となり、かつ、空乏層がＰ型半導体領域１４より界面Ｓ２側まで延びるように形成されることが望ましい。Ｐ型半導体領域１４の濃度は、例えば、１０１６〜１０１８ｃｍ−３である。
なお、Ｎ＋型半導体領域１３の周辺に電界集中が発生し、エッジブレークダウンによる暗電流の増加が発生する場合は、Ｎ＋型半導体領域１３の周辺部に低濃度のＮ型領域を形成することで周辺部の濃度を下げ、電界を弱めてもよい。
また、界面Ｓ１から発生する暗電流を抑制するため、Ｐ−型半導体層１１の界面Ｓ１上に、Ｐ型の半導体領域を形成し、Ｎ＋型半導体領域の周囲に広がる空乏層を抑制することも可能である。ただし、この場合は界面Ｓ１上に強電界が形成され、エッジブレークダウンが発生しないようにＮ＋型半導体領域１２の周囲にＮ−型、またはＰ−型の電界緩和領域が設けられることが望ましい。
本実施の形態においては、Ｎ＋型半導体領域１５が形成されている。図７に示すように、Ｎ＋型半導体領域１５は、Ｐ−型半導体層１１の内部に配置され、界面Ｓ１に接し、平面視において、Ｎ＋型半導体領域１２の周囲を囲む第４の半導体領域である。この構成では、Ｐ−型半導体層１１の表面の大部分をＮ＋型半導体領域１５で不活性化することができるため、暗電流の発生源となる空乏層面積を最小限に抑制できる。これによりＰ型半導体領域１４に流入する暗電流を低減することが可能となる。Ｎ＋型半導体領域１５は、基板表面における欠陥起因の暗電流を低減するため、Ｎ＋型半導体領域１２と分離できる限り、Ｎ＋型半導体領域１２に近づけて形成されることが望ましい。
Ｎ＋型半導体領域１５は、図７に示すように、複数の画素３０に共通に配置されている。なお、Ｎ＋型半導体領域１５を高濃度のＰ型とした場合には、アバランシェ増倍を起こすように高い逆バイアス電圧を印加すると、基板表面のＰＮ接合に強電界が形成されるため、エッジブレークダウンにより暗電流が悪化することが懸念される。
フォトダイオードアレイ３は、さらに、Ｐ型半導体領域１６を備える。Ｐ型半導体領域１６は、Ｎ＋型半導体領域１３とＮ＋型半導体領域１５の間に配置された第６の半導体領域であり、かつ、Ｎ＋型半導体領域１２とＮ＋型半導体領域１５の間に配置された第５の半導体領域である。Ｐ型半導体領域１６の不純物濃度は、Ｐ−型半導体層１１の不純物濃度よりも高い。
この構成によれば、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間、及び、Ｎ＋型半導体領域１５とＮ＋型半導体領域１３との間の導通を防ぎ、検出した光信号が漏れ出すことを防止できる。また、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の分離能が高まるため、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の距離を縮小することができる。これにより、Ｎ＋型半導体領域１２の周囲のＰ−型半導体層１１の表面に形成される空乏層面積が減少し、表面欠陥起因の暗電流を抑制できる。また、Ｎ＋型半導体領域１３とＮ＋型半導体領域１５との間の分離能が高まるため、Ｎ＋型半導体領域１３をＰ−型半導体層１１の表面、すなわち界面Ｓ１から浅い位置に形成することができる。これにより、Ｎ＋型半導体領域１５の濃度プロファイルの広がりを抑制しやすくなる。
また、Ｐ型半導体領域１６とＮ＋型半導体領域１２との間には不純物濃度が低い領域として、Ｐ−型半導体層１１の一部を残している。つまり、Ｐ型半導体領域１６とＮ＋型半導体領域１２との間の領域の不純物濃度は、Ｐ型半導体領域１６の不純物濃度よりも低い。これにより、Ｎ＋型半導体領域１２とＰ型半導体領域１６の間に急峻なＰＮ接合が形成されず、表面欠陥を介したトンネル電流が流れることを抑制できる。
なお、Ｐ型半導体領域１６の濃度を抑制する等、表面に形成される電界強度を弱めており、トンネル電流が無視できる場合、Ｐ型半導体領域１６は、Ｎ＋型半導体領域１２と接触していてもよい。この場合の製造方法として、Ｐ型半導体領域１６をイオン注入で打ち返すことでＮ＋型半導体領域１２を形成してもよい。
また、Ｐ型半導体領域１６は、Ｎ＋型半導体領域１３と離間して配置され、Ｎ＋型半導体領域１５に接している。つまり、Ｐ型半導体領域１６は、Ｎ＋型半導体領域１３よりもＮ＋型半導体領域１５に近い位置に配置されている。これは、例えば、Ｐ型半導体領域１６をイオン注入により形成する場合、Ｐ型半導体領域１６の注入深さが、Ｎ＋型半導体領域１３よりも、Ｎ＋型半導体領域１５に近いことを示す。この構成により、Ｐ型半導体領域１６とＮ＋型半導体領域１３との間の電界が緩和され、電界強度が高まることによる暗電流の増加を抑制できる。
また、アバランシェ増倍を起こすためにＮ＋型半導体領域１２とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間に逆バイアス電圧を印加すると共に、Ｎ＋型半導体領域１５とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間にも逆バイアス電圧（第１の電圧）が印加されることが望ましい。これにより、基板表面の表面欠陥起因で発生した暗電流のうちの電子を、一部、Ｎ＋型半導体領域１５へ流すことができ、Ｎ＋型半導体領域１２に流れ込む暗電流を減少させることができる。
また、光検出時に信号電荷がオーバーフローした際に、信号をＮ＋型半導体領域１５に流すことが可能となる。これにより、隣接画素のＮ＋型半導体領域１２に信号が漏れ出すことを抑制できる。この効果を得るため、Ｎ＋型半導体領域１２とＮ＋型半導体領域１５との間のポテンシャル障壁は、Ｎ＋型半導体領域１２と隣接画素におけるＮ＋型半導体領域１２との間のポテンシャル障壁よりも低いことが望ましい。
さらに、Ｎ＋型半導体領域１５とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間に印加される逆バイアス電圧（第１の電圧）を、Ｎ＋型半導体領域１２とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間に印加される逆バイアス電圧（第２の電圧）よりも高くすることが望ましい。これにより、Ｎ＋型半導体領域１５へ流れる暗電流が増加し、それに伴いＮ＋型半導体領域１２に流れ込む暗電流をさらに抑制することができる。
Ｎ＋型半導体領域１５は、Ｎ＋型半導体領域１３よりもＰ型半導体領域１４から離れているため、Ｎ＋型半導体領域１２よりも高い逆バイアス電圧を印加してもブレークダウンが発生しにくい。ただし、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の電圧は、暗時において、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間を分離できる高さに留めることが望ましい。Ｎ＋型半導体領域１５に電圧を印加するためのコンタクトプラグ１８Ａは、Ｎ＋型半導体領域１５に流れる暗電流を抑制するため、電圧を印加しても空乏化しない位置に配置されることが望ましい。
なお、Ｐ型半導体領域１４は、平面視において、Ｎ＋型半導体領域１３よりも広く形成されていることが望ましい。Ｐ型半導体領域１４よりも界面Ｓ２側で光電変換により発生した信号電荷の電子は、Ｐ型半導体領域１４の中でも最もポテンシャルが正方向に高い場所に向かって流れやすい。Ｐ型半導体領域１４をＮ＋型半導体領域１３より狭くした場合、電子は、Ｐ型濃度が低く電界強度も低いＰ型半導体領域１４の周辺部を流れやすくなる。そのため、アバランシェ増倍領域ＡＭを通らない電荷はアバランシェ増倍を起こしにくくなり、フォトン検出効率が低下する。なお、十分なフォトン検出効率が得られる場合には、Ｐ型半導体領域１４をＮ＋型半導体領域１３に対して縮小してもよい。これにより、Ｎ＋型半導体領域１３周辺の電界強度を弱め、Ｎ＋型半導体領域１３周辺のエッジブレークダウンを防止できる。
また、図６に示すように、Ｐ型半導体領域１４は、複数の画素３０に共通に配置されており、平面視において、画素３０ごとに分離せずに面内均一に形成されている。この構成においては、Ｐ型半導体領域１４とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間で光電変換により発生した電荷のうちの電子は、逆バイアス電圧が印加されているＮ＋型半導体領域１３に向かって流れやすくなる。このため、アバランシェ増倍領域ＡＭを通過しやすくなり、これによりフォトン検出効率が増加する。
なお、Ｐ型半導体領域１４は、Ｐ−型半導体層１１をエピタキシャル成長で形成する過程において、不純物濃度を変更してエピタキシャル成長により形成してもよい。この構成により、Ｐ型半導体領域１４をイオン注入法で形成した場合に対して、アバランシェ増倍領域ＡＭの欠陥密度が低減し、基板内から発生する暗電流を抑制することができる。それに伴い、暗電流が増倍して発生する増倍電子も抑制することができる。
また、Ｎ＋型半導体領域１３は、Ｐ−型半導体層１１をエピタキシャル成長で形成する過程において、ドーパント及び不純物濃度を変更してエピタキシャル成長により形成してもよい。この構成により、Ｎ＋型半導体領域１３をイオン注入法で形成した場合に対して、アバランシェ増倍領域ＡＭの欠陥密度が低減し、基板内から発生する暗電流を抑制することができる。それに伴い、暗電流が増倍して発生する増倍電子も抑制することができる。
なお、Ｎ＋型半導体領域１３を所定の面積で形成する場合は、エピタキシャル成長で形成したＮ＋型半導体領域１３の周囲にＰ型の不純物をイオン注入法で注入し、不純物濃度を相殺することで、隣接画素との分離を行ってもよい。
エピタキシャル成長で形成される領域は、Ｐ型半導体領域１４及びＮ＋型半導体領域１３の双方であっても、一方のみであっても欠陥密度の低減は可能である。エピタキシャル成長で形成された場合には、不純物濃度や厚さが変更されるため、イオン注入法を用いて不純物を追加してもよい。ただし、アバランシェ増倍領域ＡＭにイオン注入による欠陥が発生しにくいように、不純物濃度はエピタキシャル成長時に所定の濃度で形成されることが望ましい。
なお、本実施の形態において、図６に示した裏面照射型の光検出器の他、Ｐ−型半導体層１１をＰ＋型半導体基板上に形成し、界面Ｓ１側から光電変換領域ＰＤに対して光を照射してもよい。Ｎ＋型半導体領域１３よりも界面Ｓ１側で光電変換により発生した信号電荷は、アバランシェ領域ＡＭを通過しにくいため、光電変換領域ＰＤにおいても光電変換が発生しやすい赤色光または赤外光検出用途の光検出器として利用することが望ましい。また、このときは光電変換領域ＰＤに対してコンタクトプラグ１８及び金属配線１９が重なりにくくするように、Ｎ＋型半導体領域１２をＮ＋型半導体領域１３の端部付近に配置することが望ましい。
なお、本実施の形態において、例えば、Ｐ＋型半導体領域１０の不純物濃度は、例えば、１０１７〜１０１９ｃｍ−３である。また、Ｐ−型半導体層１１の不純物濃度は、例えば、１０１３〜１０１６ｃｍ−３である。また、Ｎ＋型半導体領域１２の不純物濃度は、例えば、１０１７〜１０２０ｃｍ−３である。また、Ｎ＋型半導体領域１３の不純物濃度は、例えば、１０１７〜１０１９ｃｍ−３である。また、Ｐ型半導体領域１４の不純物濃度は、例えば、１０１６〜１０１８ｃｍ−３である。また、Ｎ＋型半導体領域１５の不純物濃度は、例えば、１０１６〜１０１８ｃｍ−３である。また、Ｐ型半導体領域１６の不純物濃度は、例えば、１０１６〜１０１８ｃｍ−３である。
（実施の形態４）
実施の形態１〜３に係るフォトダイオード及びフォトダイオードアレイは、固体撮像素子に適用することが可能である。以下、図８及び図９を参照しながら、実施の形態４に係る固体撮像素子の構造を説明する。
図８は、実施の形態４に係る固体撮像素子の断面図であり、図９は、実施の形態４に係る固体撮像素子の平面図である。なお、図９は、図８に示した界面Ｓ３における平面図である。
本実施の形態に係る固体撮像素子１００は、複数の画素３０Ａが半導体基板２１上に行列状に配置されている。複数の画素３０Ａは、それぞれ、光電変換部１０１と、検出回路部２０１と、接合部３０１とを備え、光電変換部１０１は、検出回路部２０１と電気的に接続されている。
光電変換部１０１は、実施の形態３におけるフォトダイオードアレイ３である。図９に示すように、金属配線１９は、隣接画素と電気的に絶縁されており、検出回路部２０１と電気的に接続されている。金属配線１９Ａは、隣接画素と電気的に接続されており、全ての画素３０Ａにおいて同一の電圧を印加できるよう配置されている。
検出回路部２０１は、ｐ型の半導体基板２１と、ｎ−型の電荷蓄積部２２と、金属配線２３と、コンタクトプラグ２４と、絶縁膜である配線層間膜２５とを備えている。電荷蓄積部２２は、半導体基板２１内に配置され、光電変換部１０１からの信号電荷を蓄積する。金属配線２３は、電荷蓄積部２２の光電変換部１０１側の表面上に配置された配線である。コンタクトプラグ２４は、電荷蓄積部２２と金属配線２３とを電気的に接続する。
検出回路部２０１は、後述するリセット回路等を備えているが、図が煩雑になるため、当該回路等の図示を割愛する。金属配線２３は、例えば、Ａｌ、Ｃｕ、Ｔｉのいずれかを主に含む金属で構成される。コンタクトプラグ２４は、例えば、主にＷを含む金属で構成される。
接合部３０１は、光電変換部１０１と検出回路部２０１とを電気的に接続する。接合部３０１は、接合バンプ金属３１と、光電変換部１０１側に配置された接合下地金属３２と、検出回路部２０１側に配置された接合下地金属３３とを備える。接合バンプ金属３１は、例えば、スズ（Ｓｎ）と銀（Ａｇ）との合金で構成される。当該合金は、融点が２２０℃以下と低いため、光電変換部１０１と検出回路部２０１とを低温で接合できる。そのため、上記接合の際に、光電変換部１０１及び検出回路部２０１が、温度による悪影響を受けにくい。また、接合バンプ金属３１は、Ａｕを含む合金であってもよい。この合金は、めっき法や蒸着法などにより容易に狭ピッチのバンプを形成できるため、狭ピッチの画素アレイである光電変換部１０１と検出回路部２０１との接合に適している。
また、光電変換部１０１と検出回路部２０１と接合部３０１とで囲まれる空間は、樹脂３４で満たされている。樹脂３４等により満たされている場合は、上記空間が満たされていない場合に比べて、固体撮像素子１００の強度が増す。なお、上記空間は、樹脂３４等により満たされていなくても良い。
Ｎ＋型半導体領域１３とＰ型半導体領域１４とで挟まれた領域の電界強度が所定の値以上になると、アバランシェ増倍領域ＡＭが発生する。この所定の値は、材料、及び、Ｎ＋型半導体領域１３とＰ型半導体領域１４との距離に応じて変化する。例えば、材料がシリコンであり、上記距離が約０．５μｍから約１．０μｍの場合、アバランシェ増倍領域ＡＭの電界強度は、約４×１０５Ｖ／ｃｍとなる。
光電変換部１０１の上方から入射した光子ｈνは、透明電極２０とＰ＋型半導体領域１０を透過してＰ−型半導体層１１に到達する。そうすると、Ｐ−型半導体層１１で吸収されて電荷（電子−正孔対）が発生する。発生した電荷のうちの電子はアバランシェ増倍領域ＡＭへと移動し、アバランシェ増倍を起こす。発生した増倍電子はＮ＋型半導体領域１３および、Ｎ＋型半導体領域１２を介して検出回路部２０１側へ出力される。また、発生した電荷のうちの正孔は透明電極２０を介して排出される。
ノイズとなり得る基板表面の暗電流は、Ｎ＋型半導体領域１２の周囲に形成される空乏層において発生する。この構成においては、実施の形態３において開示したように、Ｐ−型半導体層１１の表面の空乏層面積が小さく抑制されることと、Ｎ＋型半導体領域１５を用いて暗電流を吸収できることから、基板表面の欠陥起因で発生する暗電流を極めて小さく抑制することが可能となる。また、Ｐ型半導体領域１４及びＮ＋型半導体領域１３の少なくとも一方を低欠陥なエピタキシャル成長で形成することで、基板内の欠陥から発生する暗電流も低減することが可能である。
なお、本実施の形態では、光電変換部１０１で発生した電子−正孔対のうちの電子を信号電荷として読み出す、いわゆる電子読出し方式を採用しているが、これに限られない。ｐ型をｎ型に置き換えるとともにｎ型をｐ型に置き換え、電圧条件を変えることで、正孔を信号電荷として読み出す、いわゆる正孔読出し方式を採用することも可能である。
次に、図１０を用いて、本実施の形態に係る固体撮像素子の信号検出の方式について説明する。
図１０は、実施の形態４に係る固体撮像素子の等価回路図である。同図において、光電変換部１０１に光が入射すると、光電変換部１０１の内部で信号電荷が発生し、それに応じて増倍電流ｉが流れる。キャパシタである電荷蓄積部２２には、Ｑ＝∫ｉｄｔの電荷が蓄積される。この蓄積電荷は、電荷蓄積部２２の静電容量をＣとすると、電圧変化量Ｑ／Ｃとして検出される。微細加工技術により静電容量Ｃの小さい電荷蓄積部２２を形成することにより、電圧変化量Ｑ／Ｃを大きくすることが可能となる。例えば、画素サイズを２５μｍ×２５μｍとし、電荷蓄積部２２のサイズを１０μｍ×１０μｍ、厚み（光電変換部１０１の受光面に垂直な方向の一辺の長さ）を１μｍとすると、静電容量Ｃは、略１０ｆＦとなる。降伏電圧ＶＢＤより小さい電圧で駆動する線形モード動作において、光電変換部１０１の増倍率を１００倍とすると、フォトン１個が入射して信号電荷が生成されて増倍された後の電荷量はＱ＝１．６×１０−１７［Ｃ］となる。従って、電荷蓄積部２２における電圧変化量はＶｃ＝Ｑ／Ｃ＝１．６［ｍＶ］と検出可能な値として出力される。このように、光電変換部１０１からの信号電荷を容量負荷型の検出回路を用いて検出することによって、低い電圧駆動であっても微弱光を検出することが可能となる。
本実施形態に係る固体撮像素子１００において、基板表面の暗電流を抑制することにより、光電変換部１０１からの信号電荷の誤検出を低減することが可能となる。また、基板内の暗電流を抑制することで、暗電流が増倍して偽の信号電荷が生成されることも抑制できる。また、増倍率が低い信号電荷であっても検出することが可能となる。これより、固体撮像素子１００のＳ／Ｎ比を格段に向上することが可能となる。
次に、図１１を用いて、本実施の形態に係る固体撮像素子１００の集積化について説明する。
図１１は、実施の形態４に係る固体撮像素子の集積化を表す概念図である。同図に示すように、光電変換部１０１が容量負荷型の検出回路部２０１上に積層された構造を有する画素３０Ａが行列状に配列されている。この構成により、検出回路部２０１を画素領域の外に配置しなくてよいため、画素領域の面積を大きくできる。
また、隣接する複数の画素３０Ａの光検出データを積算することで、信号（Ｓ）及びノイズ（Ｎ）レベルをそれぞれ平均化して相対的にＳ／Ｎ比を補うこともできる。このため、従来技術のような光源との同期を取ってＳ／Ｎ比を補う必要はなくなる。つまり、本実施の形態に係る固体撮像素子１００は、ランダム光の検出も実現できる。
（実施の形態５）
本実施の形態では、ノイズ低減効果の大きいフォトダイオードアレイを示す。
図１２は、実施の形態５に係るフォトダイオードアレイの等価回路図である。同図には、一例として、４画素をアレイ状に配置した場合の等価回路図が示されている。
本実施の形態に係るフォトダイオードアレイ４は、図６に示された実施の形態３に係るフォトダイオードアレイ３において、Ｎ＋型半導体領域１２が、各画素３０に同一の抵抗値を持つ抵抗４２を介して信号線４１に接続されたものである。この構成とすることにより、光検出時の波高値の画素ごとのばらつきを抑えることができる。これにより、光照射時に信号線４１に流れる電流の波高値から同時に入射したフォトン数を識別することが可能となる。
例えば、光電変換部１０１Ａ及び１０１Ｄに光子ｈνが入射した場合、信号線４１に流れる電流値ｉＳＩＧの波高は、光電変換部１０１Ａ及び１０１Ｄで発生した波高の合計値、つまり、１フォトン検出時の波高に対して２倍の高さとなり、波高から２フォトンを検出したことを識別することが可能となる。
本実施の形態に係るフォトダイオードアレイ４の構成によれば、基板表面の暗電流を低減することで、暗電流による出力の揺らぎを抑制できる。これにより、波高値の正確な識別が可能となる。本構成においては、Ｓ／Ｎ比は波高と暗電流から決まるが、暗電流は全画素の合計値で決まるため、暗電流を抑制することによるノイズ低減効果が大きい。なお、抵抗４２は、例えば、ポリシリコン等で形成される。
（効果など）
以上のように、上記実施の形態に係るフォトダイオードの一態様は、光電変換により発生した電荷をアバランシェ領域で増倍するフォトダイオード１であって、界面Ｓ１と、界面Ｓ１と対向する界面Ｓ２とを有するＰ−型半導体層１１と、Ｐ−型半導体層１１の内部に配置され、界面Ｓ１に接するＮ＋型半導体領域１２と、Ｐ−型半導体層１１の内部に配置され、Ｎ＋型半導体領域１２と接続されたＮ＋型半導体領域１３と、Ｎ＋型半導体領域１３と界面Ｓ２との間に配置されたＰ型半導体領域１４とを備え、Ｎ＋型半導体領域１２、Ｎ＋型半導体領域１３、及びＰ型半導体領域１４の不純物濃度は、それぞれ、Ｐ−型半導体層１１の不純物濃度よりも高く、アバランシェ領域は、Ｐ−型半導体層１１の内部においてＮ＋型半導体領域１３とＰ型半導体領域１４とで挟まれた領域であり、Ｎ＋型半導体領域１２は、平面視において、Ｎ＋型半導体領域１３よりも面積が小さい。
この構成によれば、基板表面に形成される空乏層はＮ＋型半導体領域１２の周囲にのみ形成されるため、ノイズとなる暗電流量は面積が小さいＮ＋型半導体領域１２の大きさに依存する。また、フォトン検出に必要となるアバランシェ増幅が発生する領域は、面積が大きいＮ＋型半導体領域１３とＰ型半導体領域１４との間の面積に依存する。これにより、アバランシェ増倍領域の面積に対して半導体層表面の暗電流発生源の面積が小さく抑えられ、従来技術に対して暗電流を低減することができる。
界面Ｓ１における空乏領域は、Ｎ＋型半導体領域１２とＰ−型半導体層１１との境界に発生する。この場合、Ｎ＋型半導体領域１２は、光電変換領域ＰＤに対して小面積で形成できるため、暗電流を低減することが可能となる。よって、暗電流が低い高感度な光検出器を実現することができる。
ここで、フォトダイオード２は、さらに、Ｐ−型半導体層１１の内部に配置され、界面Ｓ１に接し、かつ、平面視において、Ｎ＋型半導体領域１２の周囲を取り囲むＮ＋型半導体領域１５を備えてもよい。
これにより、Ｐ−型半導体層１１の表面（界面Ｓ１）の大部分をＮ＋型半導体領域１５で不活性化することができるので、暗電流の発生源となる空乏層面積を最小限に抑制できる。その結果、Ｐ型半導体領域１４に流入する暗電流を低減することが可能となる。
ここで、フォトダイオード２は、さらに、Ｐ型半導体領域１４とＮ＋型半導体領域１２との間に配置されたＰ型半導体領域１６を備え、Ｐ型半導体領域１６の不純物濃度は、Ｐ−型半導体層１１の不純物濃度よりも高くてもよい。
これにより、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の導通を防ぎ、検出した光信号が漏れ出すことを防止できる。また、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の分離能が高まるため、Ｎ＋型半導体領域１５とＮ＋型半導体領域１２との間の距離を縮小することができる。これにより、Ｎ＋型半導体領域１２の周囲のＰ−型半導体層１１の表面に形成される空乏層面積が減少し、表面欠陥起因の暗電流を抑制できる。
ここで、Ｐ型半導体領域１６とＮ＋型半導体領域１２との間の領域の不純物濃度は、Ｐ型半導体領域１６の不純物濃度よりも低くてもよい。
これにより、Ｎ＋型半導体領域１２とＰ型半導体領域１６との間に急峻なＰＮ接合が形成されず、表面欠陥を介したトンネル電流が流れることを抑制できる。
ここで、フォトダイオード２は、さらに、Ｎ＋型半導体領域１５とＮ＋型半導体領域１３との間に配置されたＰ型半導体領域１６を備え、Ｐ型半導体領域１６の不純物濃度は、Ｐ−型半導体層１１の不純物濃度よりも高くてもよい。
これにより、Ｎ＋型半導体領域１５とＮ＋型半導体領域１３の間の導通を防ぎ、検出した光信号が漏れ出すことを防止できる。
ここで、Ｐ型半導体領域１６は、Ｎ＋型半導体領域１３よりもＮ＋型半導体領域１５に近い位置に配置されていてもよい。
これにより、Ｐ型半導体領域１６とＮ＋型半導体領域１３との間の電界が緩和され、電界強度が高まることによる暗電流の増加を抑制できる。
ここで、Ｎ＋型半導体領域１５とＰ−型半導体層１１との間に、逆バイアスの第１の電圧が印加されてもよい。
これにより、基板表面の表面欠陥起因で発生した暗電流のうちの電子を、一部、Ｎ＋型半導体領域１５へ流すことができ、Ｎ＋型半導体領域１２に流れ込む暗電流を減少させることができる。
ここで、Ｎ＋型半導体領域１２とＰ−型半導体層１１との間に逆バイアスの第２の電圧が印加され、第１の電圧は、第２の電圧より高くてもよい。
これにより、Ｎ＋型半導体領域１５へ流れる暗電流が増加し、それに伴いＮ＋型半導体領域１２に流れ込む暗電流をさらに抑制することができる。
ここで、Ｐ型半導体領域１４は、Ｐ−型半導体層１１の内部に配置され、Ｎ＋型半導体領域１３よりも平面視において広い面積を有してもよい。
これにより、電子がアバランシェ増倍領域ＡＭを通るので、電荷がアバランシェ増倍を起こしにくくなり、フォトン検出効率が向上する。
ここで、Ｐ型半導体領域１４は、結晶成長法によりＰ−型半導体層１１と連続して形成されてもよい。
これにより、Ｐ型半導体領域１４をイオン注入法で形成した場合に対して、アバランシェ増倍領域ＡＭの欠陥密度が低減し、Ｐ型半導体領域１４内から発生する暗電流を抑制することができる。それに伴い、暗電流が増倍して発生する増倍電子も抑制することができる。
ここで、Ｎ＋型半導体領域１３は、結晶成長法によりＰ−型半導体層１１と連続して形成されてもよい。
これにより、Ｎ＋型半導体領域１３をイオン注入法で形成した場合に対して、アバランシェ増倍領域ＡＭの欠陥密度が低減し、Ｎ＋型半導体領域１３内から発生する暗電流を抑制することができる。
ここで、界面Ｓ１及び界面Ｓ２のうち界面Ｓ２側から光が照射されてもよい。
ここで、Ｐ型半導体領域１４は、Ｐ−型半導体層１１の内部に配置され界面Ｓ２に露出されておらず、フォトダイオード２は、さらに、界面Ｓ２上に配置されたＰ＋型半導体領域１０を備え、Ｐ＋型半導体領域１０の不純物濃度は、Ｐ−型半導体層１１の不純物濃度よりも高くてもよい。
これにより、Ｐ−型半導体層１１の表面の大部分をＮ＋型半導体領域１５で不活性化することができるため、暗電流の発生源となる空乏層面積を最小限に抑制できる。これによりＰ型半導体領域１４に流入する暗電流を低減することが可能となる。
ここで、さらに、Ｎ＋型半導体領域１３に電気的に接続された抵抗４２と、抵抗４２を介してＮ＋型半導体領域１３に接続された信号線４１とを備えてもよい。
これにより、光検出時の波高値の画素ごとのばらつきを抑えることができる。よって、光照射時に信号線４１に流れる電流の波高値から同時に入射したフォトン数を識別することが可能となる。
また、上記実施の形態に係るフォトダイオードアレイ３は、上記フォトダイオードを有する画素３０を複数備えてもよい。
これによれば、界面Ｓ１における空乏領域は、Ｎ＋型半導体領域１２とＰ−型半導体層１１との境界に発生する。この場合、Ｎ＋型半導体領域１２は、光電変換領域ＰＤに対して小面積で形成できるため、暗電流を低減することが可能となる。よって、暗電流が低い高感度な光検出器を実現することができる。
ここで、Ｐ型半導体領域１４は、複数の画素３０に共通に配置されていてもよい。
これにより、Ｐ型半導体領域１４とＰ＋型半導体領域１０（Ｐ−型半導体層１１）との間で光電変換により発生した電荷のうちの電子は、逆バイアス電圧が印加されているＮ＋型半導体領域１３に向かって流れやすくなる。このため、アバランシェ増倍領域ＡＭを通過しやすくなり、これによりフォトン検出効率が増加する。
ここで、Ｎ＋型半導体領域１５は、複数の画素３０に共通に配置されていてもよい。
ここで、Ｐ型の不純物をイオン注入することにより、Ｎ＋型半導体領域１３は、画素３０ごとに分離されていてもよい。
ここで、上記フォトダイオードまたは上記フォトダイオードアレイと、Ｎ＋型半導体領域１２と電気的に接続され、アバランシェ領域で増倍された電荷を蓄積する電荷蓄積部２２と、電荷蓄積部２２に蓄積された電荷を検出する検出回路とを備えてもよい。
（その他の実施の形態）
以上、本開示の実施の形態に係るフォトダイオード、フォトダイオードアレイ、及び固体撮像素子について説明したが、本開示は、上記実施の形態１〜５に限定されるものではない。
例えば、上記実施の形態１〜５に係る、フォトダイオード、フォトダイオードアレイ、及び固体撮像素子の機能のうち少なくとも一部を組み合わせてもよい。
また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。
また、上記で示した各構成要素の材料は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された材料に制限されない。また、構成要素間の接続関係は、本開示を具体的に説明するために例示するものであり、本開示の機能を実現する接続関係はこれに限定されない。
更に、本開示の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本開示に含まれる。
本開示に係るフォトダイオードは、単一フォトンを検出するための高感度光検出器や、高感度な固体撮像装置などに適用できる。
１、２ フォトダイオード
３、４ フォトダイオードアレイ
１０ Ｐ＋型半導体領域
１１ Ｐ−型半導体層
１２、１３、１５ Ｎ＋型半導体領域
１４ Ｐ型半導体領域
１６ Ｐ型半導体領域
１７、２６ 層間絶縁膜
１８、１８Ａ、２４ コンタクトプラグ
１９、１９Ａ、２３ 金属配線
２０ 透明電極
２１ 半導体基板
２２ 電荷蓄積部
２５ 配線層間膜
２７ 半導体基板
３０、３０Ａ 画素
３１ 接合バンプ金属
３２、３３ 接合下地金属
３４ 樹脂
４１ 信号線
４２ 抵抗
１００ 固体撮像素子
１０１、１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ 光電変換部
２０１ 検出回路部
３０１ 接合部
ＡＭ アバランシェ増倍領域
ＰＤ 光電変換領域
Ｓ１、Ｓ２、Ｓ３ 界面

Claims (19)

  1. 光電変換により発生した電荷をアバランシェ領域で増倍するフォトダイオードであって、
    第１面と、前記第１面と対向する第２面とを有する半導体層と、
    前記半導体層の内部に配置され、前記第１面に接する第１の半導体領域と、
    前記半導体層の内部に配置され、前記第１の半導体領域と接続された第２の半導体領域と、
    前記第２の半導体領域と前記第２面との間に配置された第３の半導体領域とを備え、
    前記半導体層及び前記第３の半導体領域は、第１導電型であり、
    前記第１の半導体領域及び前記第２の半導体領域は、前記第１導電型と逆導電型である第２導電型であり、
    前記第１の半導体領域、前記第２の半導体領域、及び前記第３の半導体領域の不純物濃度は、それぞれ、前記半導体層の不純物濃度よりも高く、
    前記アバランシェ領域は、前記半導体層の内部において前記第２の半導体領域と前記第３の半導体領域とで挟まれた領域であり、
    前記第１の半導体領域は、平面視において、前記第２の半導体領域よりも面積が小さい
    フォトダイオード。
  2. 前記フォトダイオードは、さらに、
    前記半導体層の内部に配置され、前記第１面に接し、かつ、平面視において、前記第１の半導体領域の周囲を取り囲む前記第２導電型の第４の半導体領域を備える
    請求項１に記載のフォトダイオード。
  3. 前記フォトダイオードは、さらに、
    前記第４の半導体領域と前記第１の半導体領域との間に配置された前記第１導電型の第５の半導体領域を備え、
    前記第５の半導体領域の不純物濃度は、前記半導体層の前記不純物濃度よりも高い
    請求項２に記載のフォトダイオード。
  4. 前記第５の半導体領域と前記第１の半導体領域との間の領域の不純物濃度は、前記第５の半導体領域の前記不純物濃度よりも低い
    請求項３に記載のフォトダイオード。
  5. 前記フォトダイオードは、さらに、
    前記第４の半導体領域と前記第２の半導体領域との間に配置された前記第１導電型の第６の半導体領域を備え、
    前記第６の半導体領域の不純物濃度は、前記半導体層の前記不純物濃度よりも高い
    請求項２〜４のいずれか１項に記載のフォトダイオード。
  6. 前記第６の半導体領域は、前記第２の半導体領域よりも前記第４の半導体領域に近い位置に配置されている
    請求項５に記載のフォトダイオード。
  7. 前記第４の半導体領域と前記半導体層との間に、逆バイアスの第１の電圧が印加される
    請求項２〜６のいずれか１項に記載のフォトダイオード。
  8. 前記第１の半導体領域と前記半導体層との間に逆バイアスの第２の電圧が印加され、
    前記第１の電圧は、前記第２の電圧よりも高い
    請求項７に記載のフォトダイオード。
  9. 前記第３の半導体領域は、前記半導体層の内部に配置され、前記第２の半導体領域よりも平面視において広い面積を有する
    請求項１〜８のいずれか１項に記載のフォトダイオード。
  10. 前記第３の半導体領域は、結晶成長法により前記半導体層と連続して形成される
    請求項１〜９のいずれか１項に記載のフォトダイオード。
  11. 前記第２の半導体領域は結晶成長法により前記半導体層と連続して形成される
    請求項１〜１０のいずれか１項に記載のフォトダイオード。
  12. 前記第１面及び前記第２面のうち前記第２面側から光が照射される
    請求項１〜１１のいずれか１項に記載のフォトダイオード。
  13. 前記第３の半導体領域は、前記半導体層の内部に配置され前記第２面に露出されておらず、
    前記フォトダイオードは、さらに、
    前記第２面上に配置された前記第１導電型の第７の半導体領域を備え、
    前記第７の半導体領域の不純物濃度は、前記半導体層の前記不純物濃度よりも高い
    請求項１〜１２のいずれか１項に記載のフォトダイオード。
  14. さらに、
    前記第１の半導体領域に電気的に接続された抵抗と、
    前記抵抗を介して前記第１の半導体領域に接続された信号線とを備える
    請求項１〜１３のいずれか１項に記載のフォトダイオード。
  15. 請求項１〜１４のいずれか１項に記載のフォトダイオードを有する画素を複数備える
    フォトダイオードアレイ。
  16. 前記第３の半導体領域は、複数の前記画素に共通に配置されている
    請求項１５に記載のフォトダイオードアレイ。
  17. 請求項２〜８のいずれか１項に記載のフォトダイオードを有する画素を複数備え、
    前記第４の半導体領域は、複数の前記画素に共通に配置されている
    フォトダイオードアレイ。
  18. 前記第１導電型の不純物をイオン注入することにより、前記第２の半導体領域は、前記画素ごとに分離されている
    請求項１５〜１７のいずれか１項に記載のフォトダイオードアレイ。
  19. 請求項１〜１４のいずれか１項に記載のフォトダイオード、または、請求項１５〜１８のいずれか１項に記載のフォトダイオードアレイと、
    前記第１の半導体領域と電気的に接続され、前記アバランシェ領域で増倍された前記電荷を蓄積する電荷蓄積部と、
    前記電荷蓄積部に蓄積された前記電荷を検出する検出回路とを備える
    固体撮像素子。
JP2016535775A 2014-07-25 2015-07-09 フォトダイオード、フォトダイオードアレイ、及び固体撮像素子 Active JP6260917B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014152269 2014-07-25
JP2014152269 2014-07-25
PCT/JP2015/003453 WO2016013170A1 (ja) 2014-07-25 2015-07-09 フォトダイオード、フォトダイオードアレイ、及び固体撮像素子

Publications (2)

Publication Number Publication Date
JPWO2016013170A1 true JPWO2016013170A1 (ja) 2017-04-27
JP6260917B2 JP6260917B2 (ja) 2018-01-17

Family

ID=55162716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016535775A Active JP6260917B2 (ja) 2014-07-25 2015-07-09 フォトダイオード、フォトダイオードアレイ、及び固体撮像素子

Country Status (4)

Country Link
US (1) US10923614B2 (ja)
JP (1) JP6260917B2 (ja)
CN (1) CN106537614B (ja)
WO (1) WO2016013170A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162985A (ja) * 2016-03-09 2017-09-14 キヤノン株式会社 撮像装置
EP3232479B1 (fr) * 2016-04-15 2020-05-06 STMicroelectronics (Tours) SAS Structure de diode
CN108305830A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6910005B2 (ja) * 2017-03-07 2021-07-28 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP6846648B2 (ja) * 2017-03-21 2021-03-24 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
JP7178605B2 (ja) * 2017-03-22 2022-11-28 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6860467B2 (ja) * 2017-10-26 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、および、フォトダイオードの製造方法
JP7174932B2 (ja) * 2018-03-23 2022-11-18 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP7038332B2 (ja) * 2018-03-27 2022-03-18 パナソニックＩｐマネジメント株式会社 光検出器
WO2019193777A1 (ja) * 2018-04-04 2019-10-10 三菱電機株式会社 赤外線固体撮像装置
JP7361506B2 (ja) * 2018-07-12 2023-10-16 キヤノン株式会社 撮像素子
JP7129664B2 (ja) * 2019-03-28 2022-09-02 パナソニックＩｐマネジメント株式会社 光検出器
JP7178613B2 (ja) * 2019-03-29 2022-11-28 パナソニックＩｐマネジメント株式会社 光検出器
TW202137523A (zh) * 2020-03-16 2021-10-01 日商索尼半導體解決方案公司 受光元件及測距系統
US11545518B2 (en) * 2020-08-11 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for fabricating the same
JP2022121297A (ja) * 2021-02-08 2022-08-19 株式会社ジャパンディスプレイ 検出装置
JP2023002986A (ja) * 2021-06-23 2023-01-11 浜松ホトニクス株式会社 アバランシェフォトダイオードアレイ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004812A (ja) * 2001-02-26 2009-01-08 Opnext Japan Inc アバランシェホトダイオード
US20090152681A1 (en) * 2007-08-14 2009-06-18 California Institute Of Technology Nano-multiplication region avalanche photodiodes and arrays
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762939B2 (ja) * 1994-03-22 1998-06-11 日本電気株式会社 超格子アバランシェフォトダイオード
DE102004022948B4 (de) * 2004-05-10 2006-06-01 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Avalanche-Strahlungsdetektor
CN100557826C (zh) * 2004-10-25 2009-11-04 三菱电机株式会社 雪崩光电二极管
CN101484999B (zh) 2006-07-03 2011-09-14 浜松光子学株式会社 光电二极管阵列
JP2011035114A (ja) * 2009-07-31 2011-02-17 Renesas Electronics Corp メサ型フォトダイオード及びその製造方法
KR20140046698A (ko) * 2012-10-10 2014-04-21 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004812A (ja) * 2001-02-26 2009-01-08 Opnext Japan Inc アバランシェホトダイオード
US20090152681A1 (en) * 2007-08-14 2009-06-18 California Institute Of Technology Nano-multiplication region avalanche photodiodes and arrays
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器

Also Published As

Publication number Publication date
US20170229599A1 (en) 2017-08-10
CN106537614B (zh) 2018-06-12
WO2016013170A1 (ja) 2016-01-28
US10923614B2 (en) 2021-02-16
CN106537614A (zh) 2017-03-22
JP6260917B2 (ja) 2018-01-17

Similar Documents

Publication Publication Date Title
JP6260917B2 (ja) フォトダイオード、フォトダイオードアレイ、及び固体撮像素子
JP6930805B2 (ja) 飛行時間型撮像素子
US9743026B2 (en) Semiconductor photodetector
JP6967755B2 (ja) 光検出器
JP4725095B2 (ja) 裏面入射型固体撮像装置及びその製造方法
JP5832852B2 (ja) 光検出装置
JP5926921B2 (ja) 光検出装置
US11830960B2 (en) Avalanche photodiode sensor and sensor device
WO2017043068A1 (ja) 固体撮像素子
JP5108369B2 (ja) 撮像素子の製造方法及び撮像素子の駆動方法
JP2018148097A (ja) 固体撮像素子
JP6140868B2 (ja) 半導体光検出素子
JP2016174048A (ja) 光検出装置
CN104952893B (zh) 图像传感器
JP6186038B2 (ja) 半導体光検出素子
US20110192961A1 (en) Solid state imaging device and its driving method
JP2006032385A (ja) 固体撮像装置
US10672826B2 (en) Segmented channel stop grid for crosstalk mitigation in visible imaging arrays
WO2019180898A1 (ja) 固体撮像素子
JP2020161739A (ja) 光検出器
KR20220114879A (ko) 이미지 센싱 장치
JP2020155686A (ja) 受光素子、撮像デバイス、撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171201

R151 Written notification of patent or utility model registration

Ref document number: 6260917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151