JPWO2014175034A1 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JPWO2014175034A1
JPWO2014175034A1 JP2015513655A JP2015513655A JPWO2014175034A1 JP WO2014175034 A1 JPWO2014175034 A1 JP WO2014175034A1 JP 2015513655 A JP2015513655 A JP 2015513655A JP 2015513655 A JP2015513655 A JP 2015513655A JP WO2014175034 A1 JPWO2014175034 A1 JP WO2014175034A1
Authority
JP
Japan
Prior art keywords
external electrode
multilayer ceramic
electrode
glass
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015513655A
Other languages
English (en)
Other versions
JP5904305B2 (ja
Inventor
哲也 喜住
哲也 喜住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5904305B2 publication Critical patent/JP5904305B2/ja
Publication of JPWO2014175034A1 publication Critical patent/JPWO2014175034A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

内部電極および外部電極に卑金属を用いた場合にも、両者のコンタクトを確実に得ることが可能で、かつ、外部電極から内部電極への金属の拡散によるセラミックへのクラックの発生を抑制することが可能な積層セラミックコンデンサおよびその製造方法を提供する。(a)外部電極4が、BaO、SrOの一方または両方を含み、一方のみを含む場合にはその一方の含有量が34mol%以上、両方を含む場合には合計含有量が34mol%以上であるガラスと、導電成分である卑金属とを含有し、(b)内部電極2が、外部電極に含まれる卑金属とは種類の異なる卑金属を導電成分とし、(c)積層セラミック素子を構成するセラミックと外部電極の界面部にガラス層が形成され、かつ、(d)外部電極と内部電極との接合部における、外部電極を構成する卑金属の内部電極への拡散距離が1〜5μmであるという要件を満足させる。

Description

本発明は、セラミックコンデンサおよびその製造方法に関し、詳しくは、誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、積層セラミック素子の表面に、上記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサおよびその製造方法に関する。
近年、電子機器の小型・軽量化にともない、小型で、大容量を取得することが可能な積層セラミックコンデンサが広く用いられている。この積層セラミックコンデンサは、例えば、図6に示すように、誘電体層であるセラミック層51を介して複数の内部電極52(52a,52b)が積層された積層セラミック素子(セラミック積層体)60の互いに対向する一対の端面53(53a,53b)に、内部電極52(52a,52b)と導通するように外部電極54(54a,54b)が配設された構造を有している。
そして、このような積層セラミックコンデンサにおいては、外部電極を形成する方法として、金属粉末などの導電成分とガラス粉末とビヒクルとを含む導電性ペーストを塗布して焼き付けることにより外部電極を形成する方法が広く用いられている。
そのような方法の一つに、ガラスフリット中に、酸化物単位として、B23:9.0〜20.0重量%、SiO2:22.0〜32.0重量%、BaO:35.0〜45.0重量%、ZnO:0.1〜30.0重量%、Al23:0.1〜12.0重量%、Na2O:0.1〜15.0重量%を含む導電性ペーストを用い、焼成温度600〜670℃で焼成することにより、電子部品素子(積層セラミック素子)などの表面に外部電極を形成する方法が提案されている(特許文献1参照)。
そして、上記特許文献1の方法で外部電極を形成するようにした場合、電子部品素子(積層セラミック素子)に設けられた内部電極(銀)が溶融することによる欠陥の発生を抑制することが可能になるとともに、電子部品素子への充分な接着強度を備えた外部電極を得ることができるとされている(特許文献1の段落0046)。
しかしながら、上記従来の方法の場合、その実施例に記載されているように、空気中で焼成することを前提としており、例えば、卑金属であるニッケル(Ni)を内部電極とし、銅(Cu)を外部電極とする電子部品の場合、電極が酸化されてしまうことを防止する必要から、中性〜還元雰囲気で焼成するようにした場合、特許文献1に開示されているような、例えば600〜670℃の低温で焼成を行うと、脱脂が不十分になり、外部電極が緻密化しないという問題点がある。
また、高温で焼成した場合、緻密化させることは可能になるものの、外部電極に含有されるガラスが適切なものでない場合、内部電極がガラスに溶出し、外部電極とのコンタクトが妨げられるという問題点がある。
また、逆に、内部電極と外部電極とのコンタクトを確実なものとするために、内部電極を積層セラミック素子から十分に露出させた場合には、外部電極を構成する金属と、内部電極を構成する金属との相互拡散が過剰になり、内部電極が膨張して積層セラミック素子を構成するセラミックにクラックが生じ、機械強度や耐湿信頼性を低下させるという問題点がある。
特許第3534684号公報
本発明は、上記課題を解決するものであり、内部電極および外部電極に卑金属を用いた場合にも、内部電極と外部電極とのコンタクトを確実に得ることが可能で、かつ、外部電極から内部電極への金属の拡散による、積層セラミック素子を構成するセラミックへのクラックの発生を抑制、防止することが可能な積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
上記課題を解決するため、本発明の積層セラミックコンデンサは、
誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、前記積層セラミック素子の表面に、前記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサであって、
(a)前記外部電極が、BaOおよびSrOのいずれか一方または両方を含有し、かつ、前記BaOおよび前記SrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、前記BaOおよび前記SrOの両方を含有している場合には前記BaOと前記SrOの合計含有量が34mol%以上であるガラスと、導電成分である卑金属とを含有し、
(b)前記内部電極が、前記外部電極に含まれる前記卑金属とは種類の異なる卑金属を導電成分として含有し、
(c)前記積層セラミック素子と前記外部電極との界面のうち、前記積層セラミック素子を構成するセラミックと前記外部電極との界面にはガラス層が形成され、かつ、
(d)前記積層セラミック素子と前記外部電極との界面のうち、前記外部電極と前記内部電極との接合部においては、前記外部電極を構成する卑金属が前記内部電極に拡散しており、かつ、その拡散距離が前記外部電極と前記内部電極の接合界面から1〜5μmの範囲にあること
を特徴としている。
また、本発明の積層セラミックコンデンサにおいては、前記外部電極に含まれる前記ガラスが、SiO2を42〜47mol%の範囲で含有するものであることが好ましい。
上記要件を備えることにより、さらに耐めっき性に優れ、薄層化した場合にも高い耐湿性を有する外部電極を備えた、より信頼性の高い積層セラミックコンデンサを得ることが可能になる。
本発明の積層セラミックコンデンサの製造方法は、
誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、前記積層セラミック素子の表面に、前記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサの製造方法であって、
BaOおよびSrOのいずれか一方または両方を含有しており、前記BaOおよび前記SrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、前記BaOおよび前記SrOの両方を含有している場合には前記BaOと前記SrOの合計含有量が34mol%以上であるガラス粉末と、平均粒径が1.0〜3.8μmの卑金属粉末とを含有する導電性ペーストを前記積層セラミック素子に付与し、700〜850℃で焼成することにより、前記外部電極を形成する工程を備えていること
を特徴としている。
本発明の積層セラミックコンデンサは、(a)外部電極が、BaOおよびSrOのいずれか一方または両方を含有しており、BaOおよびSrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、両方を含有している場合には両方の合計含有量が34mol%以上であるガラスと、導電成分である卑金属とを含有するとともに、(b)内部電極が、外部電極に含まれる卑金属とは種類の異なる卑金属を導電成分として含有し、(c)積層セラミック素子を構成するセラミックと外部電極の界面部にはガラス層が形成され、かつ、(d)外部電極を構成する卑金属が内部電極に拡散し、その拡散距離が外部電極と内部電極の接合界面から1〜5μmの範囲にあるという要件を満たしているので、内部電極および外部電極に卑金属を用いた場合にも、内部電極と外部電極とのコンタクトを確実に得ることが可能で、かつ、外部電極から内部電極への金属の拡散によるクラックの発生を抑制することが可能な積層セラミックコンデンサを提供することが可能になる。
なお、耐湿信頼性を向上させるためには、例えば、上述の特許文献1の電子部品の製造方法において、積層セラミック素子と外部電極の界面にガラス層が形成されるようにして、積層セラミック素子の内部へのめっき液や水分の浸入を抑制、防止する方法を採用することも考えられるが、実際には、導電性ペーストに用いられているガラスの組成が不適切である場合には、焼成過程でガラス層に、外部電極と内部電極との接合部が溶解し、外部電極と内部電極とのコンタクトを十分に確保することができなかった。
そのような状況下、本発明は、外部電極中のガラスを、BaO、SrOのいずれか一方を、または、両方を合計で34mol%以上含むガラスとすることで、セラミック、あるいは金属との反応性が低く、内部電極と外部電極との接合界面(接合部)が、その付近に存在するガラスによって溶解されにくくなることを見出し、さらに検討を行ってなされたものであり、このようなガラスを用いることにより、外部電極とセラミックの界面にガラス層(界面ガラス層)を形成しつつ、外部電極と内部電極とのコンタクトが得ることが可能になる。
加えて、外部電極を構成する卑金属の内部電極への拡散距離が、外部電極と前記内部電極の接合界面から1〜5μmの範囲となるようにすることで、強固なコンタクト性を確保しつつ、金属拡散に起因して内部電極が膨張することによってセラミックにクラックが発生することを、確実に抑制、防止することが可能になる。
また、本発明の積層セラミックコンデンサの製造方法は、BaOおよびSrOのいずれか一方または両方を含有しており、BaOおよびSrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、両方を含有している場合には両方の合計含有量が34mol%以上であるガラス粉末と、導電成分である卑金属とを含有する導電性ペーストを、積層セラミック素子に付与し、700〜850℃で焼成することにより、外部電極を形成するようにしているので、上述のような作用効果を奏する本発明にかかる積層セラミックコンデンサを効率よく製造することができる。
本発明の実施形態にかかる積層セラミックコンデンサの斜視図である。 本発明の実施形態にかかる積層セラミックコンデンサの正面断面図である。 本発明の要件を満たす積層セラミックコンデンサの研磨端面における外部電極中のガラスをWDXにて分析する位置を示す図であり、かつ、外部電極とセラミック層の界面に、空隙の少ない連続したガラス層が形成されている状態を示す図である。 研磨して露出させた外部電極と内部電極の接合界面の、コーナ部におけるクラックの発生状態を調べる方法を説明する図である。 本発明の要件を満たさない積層セラミックコンデンサの研磨端面を示す図であって、外部電極とセラミック層の界面に、連続したガラス層が形成されていない状態を示す図である。 一般的な積層セラミックコンデンサの構成を示す図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
[実施形態1]
<積層セラミックコンデンサの作製>
(1)セラミックグリーンシートの用意
積層セラミックコンデンサを作製するために、まず、チタン酸バリウムを主体とするセラミック原料粉末に、周知の有機バインダおよび有機溶剤を加えてボールミルにより湿式混合し、セラミック原料スラリーを調製した。
そして、このセラミック原料スラリーをドクターブレード法によりシート成形して、セラミックグリーンシートを作製した。
(2)内部電極形成用の導電性ペーストの用意
導電成分であるNi粉末と、例えば、ターピネオールとアクリルワニスとを混合し、分散させた内部電極形成用の導電性ペーストを用意した。
(3)外部電極形成用の導電性ペーストの用意
(3−1)ガラス粉末の用意
外部電極形成用の導電性ペーストを作製するにあたっては、まず、組成の異る複数種類のガラス粉末、すなわち、表1のガラス粉末1〜ガラス粉末5の合計5種類のガラス粉末を用意した。
この実施形態では、評価に用いたガラス粉末について、WD−XRF(波長分散型蛍光X線分析装置)で組成分析を行い、フッ素以降の軽元素〜重元素を定量した。なお、本発明において、導電性ペーストを構成するガラス粉末中のSiO2や、SrO、BaOなどの割合は、この分析方法により得られる値をいう。
表1に、WD−XRFの結果から求めた、各ガラス粉末に含まれるSiO2、SrO、BaO、Al23、CaO、ZnO、Na2O、CuO、およびBaO+SrOの合計量の値を示す。
Figure 2014175034
(3−2)導電成分であるCu粉末の用意
外部電極形成用の導電性ペーストの導電成分として、表2に示すように、平均粒径の異なるCu粉末を用意した。Cu粉末の平均粒径は、マイクロトラック法で測定された値である。
なお、本発明において、導電性ペーストを構成する卑金属粉末の平均粒径は、マイクロトラック法により測定される値をいう。
(3−3)導電性ペーストの作製
表1に示した、ガラス粉末1〜ガラス粉末5の5種類のガラス粉末(表1参照)と、マイクロトラック法で測定された平均粒径の異なるCu粉末(表2参照)とを、ターピネオールを溶剤とするアクリルワニスと混合し、3本ロールミルで分散させることにより、表2に示すような外部電極形成用の9種類の導電性ペースト(導電性ペーストA〜I)を作製した。
Figure 2014175034
(4)積層セラミックコンデンサの作製
(4−1)セラミックグリーンシート上への内部電極パターンの形成
上述のようにして作製したセラミックグリーンシート上に、スクリーン印刷法により、上述のようにして作製した、Ni粉末を導電成分とする内部電極ペーストを印刷して複数の内部電極パターンを形成した。
(4−2)マザーセラミックグリーンシートの積層
次に、上述のようにして形成した内部電極パターンを備えたセラミックグリーンシート(=内部電極シート)を、最終的にカットして個々の素子(未焼成の積層セラミック素子)に分割したときに、内部電極が個々の素子の互いに対向する一対の端面の、一方側の端面と他方側の端面に交互に引き出されることになるような態様で所定枚数積層した。
そして、得られる積層体のさらにその上下両面側に、内部電極が形成されていない外層用セラミックグリーンシート(=外層シート)を所定枚数積層し、マザーセラミックグリーンシート積層体を作製した。
このとき、小型で、静電容量の大きい積層セラミックコンデンサを得る見地からは、内部電極シートの積層枚数を多くし、外層シートの積層枚数を、特に不具合の生じない範囲で少なく設計することが望ましい。
(4−3)マザーセラミックグリーンシート積層体の圧着、分割および焼成
それから、上述のようにして作製したマザーセラミックグリーンシート積層体を、静水圧プレスなどの手段により積層方向に圧着した後、所定の位置でカットし、チップ状で未焼成の積層セラミック素子(個々の積層セラミックコンデンサ素子)を得た。
この未焼成の積層セラミック素子を1050℃で焼成し、チップ状の焼結積層体(積層セラミック素子10(図1,2参照))を得た。
この焼結積層体(積層セラミック素子)の寸法は、幅W: 1200μm、厚みT:1200μm、長さL:2000μm、外層厚は30〜50μmであった。
(4−4)外部電極の形成
それから、上述のようにして得た、Ni内部電極を有する積層セラミック素子の、内部電極が引き出されている、互いに対向する端面に、上述のようにして作製した外部電極形成用の導電性ペーストを、浸漬塗布の方法で塗布した。
それから、150℃で10分間乾燥させた後、N2雰囲気下、ピークトップ温度を650、700、750、800、850、900℃と変化させて焼成を行うことにより、外部電極を形成した。
次に、形成された外部電極の表面に、電解めっきによりNiめっき膜層を形成し、さらにNiめっき膜層上にSnめっき膜層を形成した。これにより、図1,2に示すような積層セラミックコンデンサを得た。
この積層セラミックコンデンサは、図1,2に示すように、誘電体層であるセラミック層1を介して複数の内部電極2(2a,2b)が積層された積層セラミック素子10の互いに対向する一対の端面3(3a,3b)に、内部電極2(2a,2b)と導通するように外部電極4(4a,4b)が配設され、外部電極4(4a,4b)の表面には、Niめっき膜層11およびSnめっき膜層12が順に形成された構造を有している。
<特性の評価>
上述のようにして作製した積層セラミックコンデンサについて、以下に説明する方法で、静電容量、耐湿性を調べた。
さらに、WDXマッピングおよびSEM観察により、外部電極中のガラス組成、外部電極とセラミックの界面におけるガラス層(界面ガラス層)の形成の有無、外部電極と内部電極との接合界面における、外部電極を構成する卑金属(Cu)の内部電極(Ni)への拡散距離(金属拡散距離)、およびセラミック素体へのクラックの発生の有無を調べた。
(1)静電容量
上述のようにして作製した積層セラミックコンデンサについて、静電容量を測定し、規定容量を満足するかどうかを確認した。静電容量は、LCRメーターで測定し、規定静電容量に対して95%以下となるものを不良(×)と判定した。
(2)耐湿性
また、定格電圧を印加し、湿度95%、温度125℃、試験時間72時間の条件で耐湿試験を実施し、試験後の絶縁抵抗の低下の有無を調べ、耐湿性の良否を調べた。
なお、耐湿性の良、不良については、絶縁抵抗が1.0×107Ω以上の試料については耐湿性が良(○)、絶縁抵抗が1.0×107Ω未満の試料については不良(×)と判定した。
(3)WDXマッピングおよびSEM観察による特性の評価
また、B(ホウ素)以下の軽元素を除いたWDXマッピングおよびSEM観察により、
(a)外部電極中のガラスの組成、
(b)外部電極とセラミックの界面におけるガラス層の形成の有無、
(c)外部電極と内部電極との接合部における、外部電極を構成する卑金属(Cu)の内部電極(Ni)への拡散距離(金属拡散距離)、
(d)積層セラミックへのクラックの発生の有無
を観察した。
具体的には、上記(a)のガラス組成は、図1,2における長さ方向(L方向)と厚み方向(T方向)で規定される面(LT面)を幅方向(W方向)に、幅方向寸法(W寸法)の1/2まで研磨し、研磨端面における外部電極4の表層部分のガラスをWDXにて点分析し、n=5の平均値を算出することでガラス組成を確認した(図3参照)。
なお、本発明における、外部電極を構成するガラスの組成は、上記方法により確認されるガラス組成をいう。
また、同様のサンプルにて外部電極4とセラミック(セラミック層)1の界面に着目し、空隙の少ない連続したガラス層(界面ガラス層)が形成されているか、または、連続したガラス層が形成されていないかを判定した。なお、図3は、本発明の要件を備えた積層セラミック電子部品を示すものであって、外部電極4とセラミック層1の界面に空隙の少ない連続したガラス層(界面ガラス層)Gが形成されている状態を示している。
さらに、外部電極を構成する卑金属(Cu)の内部電極(Ni)への拡散距離(Cu→Ni拡散距離)も同様のサンプルを用いて調べた。すなわち、外部電極4とセラミック(セラミック層)1の界面について、倍率3000倍でCuとNiに関するWDXマッピング像を取得し、視野内にある内部電極(Ni内部電極)2のすべてについてその先端から素子(積層セラミック素子)10の内部方向(内部電極の長手方向に直交する方向))へのCuの拡散距離(Cu→Ni拡散距離)を測定し、それら平均値を金属拡散距離とした。
なお、本発明における、外部電極を構成する卑金属の内部電極への拡散距離は、上記方法により測定される値をいう。
また、上述のようにして作製した、完成品としての積層セラミックコンデンサを、外部電極が形成されている端面(WT面)を、長さ方向(L方向)に向かって研磨し、外部電極と内部電極との接合界面を露出させた。そして、図4に示すように、その露出した接合界面のコーナ部に着目し、クラックCの発生の有無を観察した。なお、図4において、図1,2と同一符号を付した部分は同一部分を示している。
その結果を表3に示す。
Figure 2014175034
なお、表3において、試料番号に*を付した試料は、本発明の要件を満たさない比較例としての試料であり、その他の試料は、本発明の要件を満たす本発明の実施例にかかる試料である。
表3の試料番号1〜6の試料は、外部電極形成用の導電性ペーストとして、Cu粉末の平均粒径が3.8μm、BaOの含有率が34mol%であるガラス粉末(表1のガラス粉末1)を使用した導電性ペーストDを用い、異なる焼成温度で焼成を行って外部電極を形成した試料である。
そして、試料番号1〜6の試料のうち、650℃で焼成した試料番号1の試料では、熱量が不足してガラス軟化が不十分となり、図5に示すように、外部電極4とセラミック層1の界面に、連続した界面ガラス層が形成されないことが確認された。なお、図5において図3と同一符号を付した部分は同一部分を示している。
また、外部電極を構成する卑金属であるCuの、内部電極を構成するNiへの拡散距離(金属拡散距離)は1μm未満であることが確認された。そして、この試料番号1の試料の場合、耐湿性を満足せず、また、外部電極と内部電極とのコンタクトも不十分で、目標とする静電容量を確保することができないことが確認された。
一方、試料番号2〜5の試料の場合、焼成温度を700〜850℃に上げることで界面ガラス層が形成され、金属拡散距離(Cu→Ni拡散距離)が増大すること、および、それによって、静電容量を満足しつつ、耐湿性を満足することが確認された。
しかしながら、焼成温度を900℃とした試料番号6の試料の場合、外部電極を構成するCuの、内部電極を構成するNiへの拡散が過剰となり、図4に模式的に示すように、積層セラミック素子10にクラックCが発生することが確認された。
上記結果より、導電ペーストを焼き付けて外部電極を形成する際の焼成温度は700〜850℃の範囲とすることが望ましく、金属拡散距離が1〜5μmの範囲となるようにすることが望ましいことがわかる。
また、試料番号1〜6の試料において用いたものと同じガラス粉末(ガラス粉末1)を用い、Cu粉末の平均粒径を異ならせて作製した導電性ペーストA、B、C、およびEを塗布して、800℃で焼成することにより外部電極を形成した試料番号7〜10の試料の場合、Cu粉末の平均粒径が0.6μmと小さい試料番号7の試料では、外部電極を構成する卑金属であるCuの、内部電極を構成するNiへの拡散距離(金属拡散距離)が8μmとなり、積層セラミック素子を構成するセラミックにクラックが発生することが確認された。これは、平均粒径の小さいCu粉末を用いた場合、内部電極との接触面積が大きく、少ない熱量でも拡散量が多くなることによるものと考えられる。
一方、平均粒径が1.0μm、1.8μmのCu粉末を用いた試料番号8,9の試料では、外部電極を構成する卑金属であるCuの、内部電極を構成するNiへの拡散距離(金属拡散距離)は5μmとなり、良好な結果が得られることが確認された。
また、Cu粉末の平均粒径が3.8μmの試料番号4の試料の場合も、金属拡散距離は3μmとなり、良好な結果が得られることが確認された。
ただし、Cu粉末の平均粒径が4.6μmの試料番号10の試料の場合、金属拡散距離は本発明の要件を満たす2μmであったが、外部電極と内部電極のコンタクトは不十分であった。これはCu粉末の平均粒径が4.6μmと大きいため、外部電極と内部電極との接触面積が小さくなり、コンタクトが不十分になったものと考えられる。
以上の結果から、本発明の導電性ペーストを構成する導電性金属粉末にCu粉末を用いる場合、平均粒径が1.0〜3.8μmの範囲のCu粉末を用いることが望ましいことがわかる。
また、Cu粉末の平均粒径を3.8μmとし、組成の異なるガラス粉末を含有させた導電性ペーストD、F、G、H、Iを用い、焼成温度800℃の条件で外部電極を形成した試料番号4、11〜14の試料のうち、ガラス中のBaO+SrOの合計量が16mol%である試料番号11の試料(すなわち、本発明の範囲であるBaO+SrOの合計量が34mol%以上という要件を満たさない試料)では、静電容量を確保することができず、好ましくない結果となることが確認された。
これは、ガラス中のBaO+SrOの割合が16mol%と低く、焼成過程でガラス層に、外部電極と内部電極との接合部が溶解し、外部電極と内部電極とのコンタクトが不十分になることによるものである。
一方、BaO+SrOの合計量が34mol%以上という要件を満たす試料番号12〜14の試料の場合、静電容量を確保することができた。
さらに、ガラス中のSiO2が42〜47mol%の範囲にある試料番号12〜14の試料の場合、クラックの発生がなく、耐湿性の低下も認められなかった。なお、ガラス中のSiO2が42〜47mol%の範囲にある試料番号12〜14の試料の場合、外部電極を構成するガラス中のSiO2含有量が多いため、外部電極の耐めっき性が向上し、外部電極の膜厚のばらつきや、めっき時間のばらつきなどへの対応性が高く、耐湿性低下に対するマージンを十分に確保することが可能で信頼性の高い積層セラミックコンデンサを提供することができるようになる。
上記の結果から、本発明の要件を満たすことにより、内部電極および外部電極に卑金属を用いた場合にも、内部電極と外部電極とを確実に接続させて、目標とする静電容量を得ることが可能であるとともに、耐湿性に優れ、かつ、外部電極から内部電極への金属の拡散に起因するセラミック素子を構成するセラミックへのクラックの発生を抑制することが可能な、信頼性の高い積層セラミックコンデンサを確実に提供できるようになることがわかる。
また、本発明の積層セラミックコンデンサの製造方法によれば、上記作用効果を奏する積層セラミックコンデンサを確実に製造できるようになることがわかる。
なお、上記実施形態では、内部電極を構成する卑金属材料がNiであり、また、外部電極を構成する卑金属材料がCuである場合を例にとって説明したが、内部電極を構成する卑金属材料としては、Ni以外にも、酸化物をコートしたNi、Alなどを用いることが可能であり、また、外部電極を構成する卑金属材料としては、Cu以外にも、酸化物をコートしたCu、CuSn合金、CuNi合金などを用いることが可能である。
また、上記実施形態では、誘電体層であるセラミック層を構成する材料として、チタン酸バリウムを主体とするセラミック材料を用いたが、本発明において、誘電体層であるセラミック層を構成する材料はこれに限られるものではなく、ジルコン酸カルシウムを主体とするセラミック材料などを用いることも可能である。
なお、本発明は上記実施形態に限定されるものではなく、積層セラミック素子を構成する誘電体層や内部電極の層数などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
1 セラミック層
2(2a,2b) 内部電極
3(3a,3b) 積層セラミック素子の端面
4(4a,4b) 外部電極
10 積層セラミック素子
11 Niめっき膜層
12 Snめっき膜層
G ガラス層
L 積層セラミック素子の長さ
T 積層セラミック素子の厚さ
W 積層セラミック素子の幅
本発明は、セラミックコンデンサおよびその製造方法に関し、詳しくは、誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、積層セラミック素子の表面に、上記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサおよびその製造方法に関する。
近年、電子機器の小型・軽量化にともない、小型で、大容量を取得することが可能な積層セラミックコンデンサが広く用いられている。この積層セラミックコンデンサは、例えば、図6に示すように、誘電体層であるセラミック層51を介して複数の内部電極52(52a,52b)が積層された積層セラミック素子(セラミック積層体)60の互いに対向する一対の端面53(53a,53b)に、内部電極52(52a,52b)と導通するように外部電極54(54a,54b)が配設された構造を有している。
そして、このような積層セラミックコンデンサにおいては、外部電極を形成する方法として、金属粉末などの導電成分とガラス粉末とビヒクルとを含む導電性ペーストを塗布して焼き付けることにより外部電極を形成する方法が広く用いられている。
そのような方法の一つに、ガラスフリット中に、酸化物単位として、B23:9.0〜20.0重量%、SiO2:22.0〜32.0重量%、BaO:35.0〜45.0重量%、ZnO:0.1〜30.0重量%、Al23:0.1〜12.0重量%、Na2O:0.1〜15.0重量%を含む導電性ペーストを用い、焼成温度600〜670℃で焼成することにより、電子部品素子(積層セラミック素子)などの表面に外部電極を形成する方法が提案されている(特許文献1参照)。
そして、上記特許文献1の方法で外部電極を形成するようにした場合、電子部品素子(積層セラミック素子)に設けられた内部電極(銀)が溶融することによる欠陥の発生を抑制することが可能になるとともに、電子部品素子への充分な接着強度を備えた外部電極を得ることができるとされている(特許文献1の段落0046)。
しかしながら、上記従来の方法の場合、その実施例に記載されているように、空気中で焼成することを前提としており、例えば、卑金属であるニッケル(Ni)を内部電極とし、銅(Cu)を外部電極とする電子部品の場合、電極が酸化されてしまうことを防止する必要から、中性〜還元雰囲気で焼成するようにした場合、特許文献1に開示されているような、例えば600〜670℃の低温で焼成を行うと、脱脂が不十分になり、外部電極が緻密化しないという問題点がある。
また、高温で焼成した場合、緻密化させることは可能になるものの、外部電極に含有されるガラスが適切なものでない場合、内部電極がガラスに溶出し、外部電極とのコンタクトが妨げられるという問題点がある。
また、逆に、内部電極と外部電極とのコンタクトを確実なものとするために、内部電極を積層セラミック素子から十分に露出させた場合には、外部電極を構成する金属と、内部電極を構成する金属との相互拡散が過剰になり、内部電極が膨張して積層セラミック素子を構成するセラミックにクラックが生じ、機械強度や耐湿信頼性を低下させるという問題点がある。
特許第3534684号公報
本発明は、上記課題を解決するものであり、内部電極および外部電極に卑金属を用いた場合にも、内部電極と外部電極とのコンタクトを確実に得ることが可能で、かつ、外部電極から内部電極への金属の拡散による、積層セラミック素子を構成するセラミックへのクラックの発生を抑制、防止することが可能な積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
上記課題を解決するため、本発明の積層セラミックコンデンサは、
誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、前記積層セラミック素子の表面に、前記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサであって、
(a)前記外部電極が、BaOおよびSrOのいずれか一方または両方を含有し、かつ、前記BaOおよび前記SrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、前記BaOおよび前記SrOの両方を含有している場合には前記BaOと前記SrOの合計含有量が34mol%以上であるガラスと、導電成分である卑金属とを含有するとともに、前記ガラスが、SiO 2 を42〜47mol%の範囲で含有するものであり、
(b)前記内部電極が、前記外部電極に含まれる前記卑金属とは種類の異なる卑金属を導電成分として含有し、
(c)前記積層セラミック素子と前記外部電極との界面のうち、前記積層セラミック素子を構成するセラミックと前記外部電極との界面にはガラス層が形成され、かつ、
(d)前記積層セラミック素子と前記外部電極との界面のうち、前記外部電極と前記内部電極との接合部においては、前記外部電極を構成する卑金属が前記内部電極に拡散しており、かつ、その拡散距離が前記外部電極と前記内部電極の接合界面から1〜5μmの範囲にあること
を特徴としている。
本発明の積層セラミックコンデンサの製造方法は、
誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、前記積層セラミック素子の表面に、前記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサの製造方法であって、
BaOおよびSrOのいずれか一方または両方を含有しており、前記BaOおよび前記SrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、前記BaOおよび前記SrOの両方を含有している場合には前記BaOと前記SrOの合計含有量が34mol%以上であるガラス粉末と、平均粒径が1.0〜3.8μmの卑金属粉末とを含有するとともに、前記ガラス粉末が、SiO 2 を42〜47mol%の範囲で含有するものである導電性ペーストを前記積層セラミック素子に付与し、700〜850℃で焼成することにより、前記外部電極を形成する工程を備えていること
を特徴としている。
本発明の積層セラミックコンデンサは、(a)外部電極が、BaOおよびSrOのいずれか一方または両方を含有しており、BaOおよびSrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、両方を含有している場合には両方の合計含有量が34mol%以上であるガラスと、導電成分である卑金属とを含有するとともに、上記ガラスが、SiO 2 を42〜47mol%の範囲で含有するものであり、(b)内部電極が、外部電極に含まれる卑金属とは種類の異なる卑金属を導電成分として含有し、(c)積層セラミック素子を構成するセラミックと外部電極の界面部にはガラス層が形成され、かつ、(d)外部電極を構成する卑金属が内部電極に拡散し、その拡散距離が外部電極と内部電極の接合界面から1〜5μmの範囲にあるという要件を満たしているので、内部電極および外部電極に卑金属を用いた場合にも、内部電極と外部電極とのコンタクトを確実に得ることが可能で、かつ、外部電極から内部電極への金属の拡散によるクラックの発生を抑制することが可能な積層セラミックコンデンサを提供することが可能になる。
なお、耐湿信頼性を向上させるためには、例えば、上述の特許文献1の電子部品の製造方法において、積層セラミック素子と外部電極の界面にガラス層が形成されるようにして、積層セラミック素子の内部へのめっき液や水分の浸入を抑制、防止する方法を採用することも考えられるが、実際には、導電性ペーストに用いられているガラスの組成が不適切である場合には、焼成過程でガラス層に、外部電極と内部電極との接合部が溶解し、外部電極と内部電極とのコンタクトを十分に確保することができなかった。
そのような状況下、本発明は、外部電極中のガラスを、BaO、SrOのいずれか一方を、または、両方を合計で34mol%以上含むガラスとすることで、セラミック、あるいは金属との反応性が低く、内部電極と外部電極との接合界面(接合部)が、その付近に存在するガラスによって溶解されにくくなることを見出し、さらに検討を行ってなされたものであり、このようなガラスを用いることにより、外部電極とセラミックの界面にガラス層(界面ガラス層)を形成しつつ、外部電極と内部電極とのコンタクトが得ることが可能になる。
加えて、外部電極を構成する卑金属の内部電極への拡散距離が、外部電極と前記内部電極の接合界面から1〜5μmの範囲となるようにすることで、強固なコンタクト性を確保しつつ、金属拡散に起因して内部電極が膨張することによってセラミックにクラックが発生することを、確実に抑制、防止することが可能になる。
なお、本発明の積層セラミックコンデンサにおいては、外部電極に含まれる上記ガラスが、SiO 2 を42〜47mol%の範囲で含有するものであることから、耐めっき性に優れ、薄層化した場合にも高い耐湿性を有する外部電極を備えた、より信頼性の高い積層セラミックコンデンサを得ることが可能になる。
また、本発明の積層セラミックコンデンサの製造方法は、BaOおよびSrOのいずれか一方または両方を含有しており、BaOおよびSrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、両方を含有している場合には両方の合計含有量が34mol%以上であるガラス粉末と、導電成分である卑金属とを含有するとともに、上記ガラス粉末が、SiO 2 を42〜47mol%の範囲で含有するものである導電性ペーストを、積層セラミック素子に付与し、700〜850℃で焼成することにより、外部電極を形成するようにしているので、上述のような作用効果を奏する本発明にかかる積層セラミックコンデンサを効率よく製造することができる。
本発明の実施形態にかかる積層セラミックコンデンサの斜視図である。 本発明の実施形態にかかる積層セラミックコンデンサの正面断面図である。 本発明の要件を満たす積層セラミックコンデンサの研磨端面における外部電極中のガラスをWDXにて分析する位置を示す図であり、かつ、外部電極とセラミック層の界面に、空隙の少ない連続したガラス層が形成されている状態を示す図である。 研磨して露出させた外部電極と内部電極の接合界面の、コーナ部におけるクラックの発生状態を調べる方法を説明する図である。 本発明の要件を満たさない積層セラミックコンデンサの研磨端面を示す図であって、外部電極とセラミック層の界面に、連続したガラス層が形成されていない状態を示す図である。 一般的な積層セラミックコンデンサの構成を示す図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
[実施形態1]
<積層セラミックコンデンサの作製>
(1)セラミックグリーンシートの用意
積層セラミックコンデンサを作製するために、まず、チタン酸バリウムを主体とするセラミック原料粉末に、周知の有機バインダおよび有機溶剤を加えてボールミルにより湿式混合し、セラミック原料スラリーを調製した。
そして、このセラミック原料スラリーをドクターブレード法によりシート成形して、セラミックグリーンシートを作製した。
(2)内部電極形成用の導電性ペーストの用意
導電成分であるNi粉末と、例えば、ターピネオールとアクリルワニスとを混合し、分散させた内部電極形成用の導電性ペーストを用意した。
(3)外部電極形成用の導電性ペーストの用意
(3−1)ガラス粉末の用意
外部電極形成用の導電性ペーストを作製するにあたっては、まず、組成の異る複数種類のガラス粉末、すなわち、表1のガラス粉末1〜ガラス粉末5の合計5種類のガラス粉末を用意した。
この実施形態では、評価に用いたガラス粉末について、WD−XRF(波長分散型蛍光X線分析装置)で組成分析を行い、フッ素以降の軽元素〜重元素を定量した。なお、本発明において、導電性ペーストを構成するガラス粉末中のSiO2や、SrO、BaOなどの割合は、この分析方法により得られる値をいう。
表1に、WD−XRFの結果から求めた、各ガラス粉末に含まれるSiO2、SrO、BaO、Al23、CaO、ZnO、Na2O、CuO、およびBaO+SrOの合計量の値を示す。
Figure 2014175034
(3−2)導電成分であるCu粉末の用意
外部電極形成用の導電性ペーストの導電成分として、表2に示すように、平均粒径の異なるCu粉末を用意した。Cu粉末の平均粒径は、マイクロトラック法で測定された値である。
なお、本発明において、導電性ペーストを構成する卑金属粉末の平均粒径は、マイクロトラック法により測定される値をいう。
(3−3)導電性ペーストの作製
表1に示した、ガラス粉末1〜ガラス粉末5の5種類のガラス粉末(表1参照)と、マイクロトラック法で測定された平均粒径の異なるCu粉末(表2参照)とを、ターピネオールを溶剤とするアクリルワニスと混合し、3本ロールミルで分散させることにより、表2に示すような外部電極形成用の9種類の導電性ペースト(導電性ペーストA〜I)を作製した。
Figure 2014175034
(4)積層セラミックコンデンサの作製
(4−1)セラミックグリーンシート上への内部電極パターンの形成
上述のようにして作製したセラミックグリーンシート上に、スクリーン印刷法により、上述のようにして作製した、Ni粉末を導電成分とする内部電極ペーストを印刷して複数の内部電極パターンを形成した。
(4−2)マザーセラミックグリーンシートの積層
次に、上述のようにして形成した内部電極パターンを備えたセラミックグリーンシート(=内部電極シート)を、最終的にカットして個々の素子(未焼成の積層セラミック素子)に分割したときに、内部電極が個々の素子の互いに対向する一対の端面の、一方側の端面と他方側の端面に交互に引き出されることになるような態様で所定枚数積層した。
そして、得られる積層体のさらにその上下両面側に、内部電極が形成されていない外層用セラミックグリーンシート(=外層シート)を所定枚数積層し、マザーセラミックグリーンシート積層体を作製した。
このとき、小型で、静電容量の大きい積層セラミックコンデンサを得る見地からは、内部電極シートの積層枚数を多くし、外層シートの積層枚数を、特に不具合の生じない範囲で少なく設計することが望ましい。
(4−3)マザーセラミックグリーンシート積層体の圧着、分割および焼成
それから、上述のようにして作製したマザーセラミックグリーンシート積層体を、静水圧プレスなどの手段により積層方向に圧着した後、所定の位置でカットし、チップ状で未焼成の積層セラミック素子(個々の積層セラミックコンデンサ素子)を得た。
この未焼成の積層セラミック素子を1050℃で焼成し、チップ状の焼結積層体(積層セラミック素子10(図1,2参照))を得た。
この焼結積層体(積層セラミック素子)の寸法は、幅W: 1200μm、厚みT:1200μm、長さL:2000μm、外層厚は30〜50μmであった。
(4−4)外部電極の形成
それから、上述のようにして得た、Ni内部電極を有する積層セラミック素子の、内部電極が引き出されている、互いに対向する端面に、上述のようにして作製した外部電極形成用の導電性ペーストを、浸漬塗布の方法で塗布した。
それから、150℃で10分間乾燥させた後、N2雰囲気下、ピークトップ温度を650、700、750、800、850、900℃と変化させて焼成を行うことにより、外部電極を形成した。
次に、形成された外部電極の表面に、電解めっきによりNiめっき膜層を形成し、さらにNiめっき膜層上にSnめっき膜層を形成した。これにより、図1,2に示すような積層セラミックコンデンサを得た。
この積層セラミックコンデンサは、図1,2に示すように、誘電体層であるセラミック層1を介して複数の内部電極2(2a,2b)が積層された積層セラミック素子10の互いに対向する一対の端面3(3a,3b)に、内部電極2(2a,2b)と導通するように外部電極4(4a,4b)が配設され、外部電極4(4a,4b)の表面には、Niめっき膜層11およびSnめっき膜層12が順に形成された構造を有している。
<特性の評価>
上述のようにして作製した積層セラミックコンデンサについて、以下に説明する方法で、静電容量、耐湿性を調べた。
さらに、WDXマッピングおよびSEM観察により、外部電極中のガラス組成、外部電極とセラミックの界面におけるガラス層(界面ガラス層)の形成の有無、外部電極と内部電極との接合界面における、外部電極を構成する卑金属(Cu)の内部電極(Ni)への拡散距離(金属拡散距離)、およびセラミック素体へのクラックの発生の有無を調べた。
(1)静電容量
上述のようにして作製した積層セラミックコンデンサについて、静電容量を測定し、規定容量を満足するかどうかを確認した。静電容量は、LCRメーターで測定し、規定静電容量に対して95%以下となるものを不良(×)と判定した。
(2)耐湿性
また、定格電圧を印加し、湿度95%、温度125℃、試験時間72時間の条件で耐湿試験を実施し、試験後の絶縁抵抗の低下の有無を調べ、耐湿性の良否を調べた。
なお、耐湿性の良、不良については、絶縁抵抗が1.0×107Ω以上の試料については耐湿性が良(○)、絶縁抵抗が1.0×107Ω未満の試料については不良(×)と判定した。
(3)WDXマッピングおよびSEM観察による特性の評価
また、B(ホウ素)以下の軽元素を除いたWDXマッピングおよびSEM観察により、
(a)外部電極中のガラスの組成、
(b)外部電極とセラミックの界面におけるガラス層の形成の有無、
(c)外部電極と内部電極との接合部における、外部電極を構成する卑金属(Cu)の内部電極(Ni)への拡散距離(金属拡散距離)、
(d)積層セラミックへのクラックの発生の有無
を観察した。
具体的には、上記(a)のガラス組成は、図1,2における長さ方向(L方向)と厚み方向(T方向)で規定される面(LT面)を幅方向(W方向)に、幅方向寸法(W寸法)の1/2まで研磨し、研磨端面における外部電極4の表層部分のガラスをWDXにて点分析し、n=5の平均値を算出することでガラス組成を確認した(図3参照)。
なお、本発明における、外部電極を構成するガラスの組成は、上記方法により確認されるガラス組成をいう。
また、同様のサンプルにて外部電極4とセラミック(セラミック層)1の界面に着目し、空隙の少ない連続したガラス層(界面ガラス層)が形成されているか、または、連続したガラス層が形成されていないかを判定した。なお、図3は、本発明の要件を備えた積層セラミック電子部品を示すものであって、外部電極4とセラミック層1の界面に空隙の少ない連続したガラス層(界面ガラス層)Gが形成されている状態を示している。
さらに、外部電極を構成する卑金属(Cu)の内部電極(Ni)への拡散距離(Cu→Ni拡散距離)も同様のサンプルを用いて調べた。すなわち、外部電極4とセラミック(セラミック層)1の界面について、倍率3000倍でCuとNiに関するWDXマッピング像を取得し、視野内にある内部電極(Ni内部電極)2のすべてについてその先端から素子(積層セラミック素子)10の内部方向(内部電極の長手方向に直交する方向))へのCuの拡散距離(Cu→Ni拡散距離)を測定し、それら平均値を金属拡散距離とした。
なお、本発明における、外部電極を構成する卑金属の内部電極への拡散距離は、上記方法により測定される値をいう。
また、上述のようにして作製した、完成品としての積層セラミックコンデンサを、外部電極が形成されている端面(WT面)を、長さ方向(L方向)に向かって研磨し、外部電極と内部電極との接合界面を露出させた。そして、図4に示すように、その露出した接合界面のコーナ部に着目し、クラックCの発生の有無を観察した。なお、図4において、図1,2と同一符号を付した部分は同一部分を示している。
その結果を表3に示す。
Figure 2014175034
なお、表3において、試料番号に*を付した試料は、本発明の要件を満たさない比較例としての試料であり、その他の試料は、本発明の要件を満たす本発明の実施例にかかる試料である。
表3の試料番号1〜6の試料は、外部電極形成用の導電性ペーストとして、Cu粉末の平均粒径が3.8μm、BaOの含有率が34mol%であるガラス粉末(表1のガラス粉末1)を使用した導電性ペーストDを用い、異なる焼成温度で焼成を行って外部電極を形成した試料である。
そして、試料番号1〜6の試料のうち、650℃で焼成した試料番号1の試料では、熱量が不足してガラス軟化が不十分となり、図5に示すように、外部電極4とセラミック層1の界面に、連続した界面ガラス層が形成されないことが確認された。なお、図5において図3と同一符号を付した部分は同一部分を示している。
また、外部電極を構成する卑金属であるCuの、内部電極を構成するNiへの拡散距離(金属拡散距離)は1μm未満であることが確認された。そして、この試料番号1の試料の場合、耐湿性を満足せず、また、外部電極と内部電極とのコンタクトも不十分で、目標とする静電容量を確保することができないことが確認された。
一方、試料番号2〜5の試料の場合、焼成温度を700〜850℃に上げることで界面ガラス層が形成され、金属拡散距離(Cu→Ni拡散距離)が増大すること、および、それによって、静電容量を満足しつつ、耐湿性を満足することが確認された。
しかしながら、焼成温度を900℃とした試料番号6の試料の場合、外部電極を構成するCuの、内部電極を構成するNiへの拡散が過剰となり、図4に模式的に示すように、積層セラミック素子10にクラックCが発生することが確認された。
上記結果より、導電ペーストを焼き付けて外部電極を形成する際の焼成温度は700〜850℃の範囲とすることが望ましく、金属拡散距離が1〜5μmの範囲となるようにすることが望ましいことがわかる。
また、試料番号1〜6の試料において用いたものと同じガラス粉末(ガラス粉末1)を用い、Cu粉末の平均粒径を異ならせて作製した導電性ペーストA、B、C、およびEを塗布して、800℃で焼成することにより外部電極を形成した試料番号7〜10の試料の場合、Cu粉末の平均粒径が0.6μmと小さい試料番号7の試料では、外部電極を構成する卑金属であるCuの、内部電極を構成するNiへの拡散距離(金属拡散距離)が8μmとなり、積層セラミック素子を構成するセラミックにクラックが発生することが確認された。これは、平均粒径の小さいCu粉末を用いた場合、内部電極との接触面積が大きく、少ない熱量でも拡散量が多くなることによるものと考えられる。
一方、平均粒径が1.0μm、1.8μmのCu粉末を用いた試料番号8,9の試料では、外部電極を構成する卑金属であるCuの、内部電極を構成するNiへの拡散距離(金属拡散距離)は5μmとなり、良好な結果が得られることが確認された。
また、Cu粉末の平均粒径が3.8μmの試料番号4の試料の場合も、金属拡散距離は3μmとなり、良好な結果が得られることが確認された。
ただし、Cu粉末の平均粒径が4.6μmの試料番号10の試料の場合、金属拡散距離は本発明の要件を満たす2μmであったが、外部電極と内部電極のコンタクトは不十分であった。これはCu粉末の平均粒径が4.6μmと大きいため、外部電極と内部電極との接触面積が小さくなり、コンタクトが不十分になったものと考えられる。
以上の結果から、本発明の導電性ペーストを構成する導電性金属粉末にCu粉末を用いる場合、平均粒径が1.0〜3.8μmの範囲のCu粉末を用いることが望ましいことがわかる。
また、Cu粉末の平均粒径を3.8μmとし、組成の異なるガラス粉末を含有させた導電性ペーストD、F、G、H、Iを用い、焼成温度800℃の条件で外部電極を形成した試料番号4、11〜14の試料のうち、ガラス中のBaO+SrOの合計量が16mol%である試料番号11の試料(すなわち、本発明の範囲であるBaO+SrOの合計量が34mol%以上という要件を満たさない試料)では、静電容量を確保することができず、好ましくない結果となることが確認された。
これは、ガラス中のBaO+SrOの割合が16mol%と低く、焼成過程でガラス層に、外部電極と内部電極との接合部が溶解し、外部電極と内部電極とのコンタクトが不十分になることによるものである。
一方、BaO+SrOの合計量が34mol%以上という要件を満たす試料番号12〜14の試料の場合、静電容量を確保することができた。
さらに、ガラス中のSiO2が42〜47mol%の範囲にある試料番号12〜14の試料の場合、クラックの発生がなく、耐湿性の低下も認められなかった。なお、ガラス中のSiO2が42〜47mol%の範囲にある試料番号12〜14の試料の場合、外部電極を構成するガラス中のSiO2含有量が多いため、外部電極の耐めっき性が向上し、外部電極の膜厚のばらつきや、めっき時間のばらつきなどへの対応性が高く、耐湿性低下に対するマージンを十分に確保することが可能で信頼性の高い積層セラミックコンデンサを提供することができるようになる。
上記の結果から、本発明の要件を満たすことにより、内部電極および外部電極に卑金属を用いた場合にも、内部電極と外部電極とを確実に接続させて、目標とする静電容量を得ることが可能であるとともに、耐湿性に優れ、かつ、外部電極から内部電極への金属の拡散に起因するセラミック素子を構成するセラミックへのクラックの発生を抑制することが可能な、信頼性の高い積層セラミックコンデンサを確実に提供できるようになることがわかる。
また、本発明の積層セラミックコンデンサの製造方法によれば、上記作用効果を奏する積層セラミックコンデンサを確実に製造できるようになることがわかる。
なお、上記実施形態では、内部電極を構成する卑金属材料がNiであり、また、外部電極を構成する卑金属材料がCuである場合を例にとって説明したが、内部電極を構成する卑金属材料としては、Ni以外にも、酸化物をコートしたNi、Alなどを用いることが可能であり、また、外部電極を構成する卑金属材料としては、Cu以外にも、酸化物をコートしたCu、CuSn合金、CuNi合金などを用いることが可能である。
また、上記実施形態では、誘電体層であるセラミック層を構成する材料として、チタン酸バリウムを主体とするセラミック材料を用いたが、本発明において、誘電体層であるセラミック層を構成する材料はこれに限られるものではなく、ジルコン酸カルシウムを主体とするセラミック材料などを用いることも可能である。
なお、本発明は上記実施形態に限定されるものではなく、積層セラミック素子を構成する誘電体層や内部電極の層数などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
1 セラミック層
2(2a,2b) 内部電極
3(3a,3b) 積層セラミック素子の端面
4(4a,4b) 外部電極
10 積層セラミック素子
11 Niめっき膜層
12 Snめっき膜層
G ガラス層
L 積層セラミック素子の長さ
T 積層セラミック素子の厚さ
W 積層セラミック素子の幅

Claims (3)

  1. 誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、前記積層セラミック素子の表面に、前記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサであって、
    (a)前記外部電極が、BaOおよびSrOのいずれか一方または両方を含有し、かつ、前記BaOおよび前記SrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、前記BaOおよび前記SrOの両方を含有している場合には前記BaOと前記SrOの合計含有量が34mol%以上であるガラスと、導電成分である卑金属とを含有し、
    (b)前記内部電極が、前記外部電極に含まれる前記卑金属とは種類の異なる卑金属を導電成分として含有し、
    (c)前記積層セラミック素子と前記外部電極との界面のうち、前記積層セラミック素子を構成するセラミックと前記外部電極との界面にはガラス層が形成され、かつ、
    (d)前記積層セラミック素子と前記外部電極との界面のうち、前記外部電極と前記内部電極との接合部においては、前記外部電極を構成する卑金属が前記内部電極に拡散しており、かつ、その拡散距離が前記外部電極と前記内部電極の接合界面から1〜5μmの範囲にあること
    を特徴とする積層セラミックコンデンサ。
  2. 前記外部電極に含まれる前記ガラスが、SiO2を42〜47mol%の範囲で含有するものであることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 誘電体層であるセラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック素子と、前記積層セラミック素子の表面に、前記内部電極と導通するように配設された外部電極とを備えた積層セラミックコンデンサの製造方法であって、
    BaOおよびSrOのいずれか一方または両方を含有しており、前記BaOおよび前記SrOのいずれか一方のみを含有している場合にはその一方の含有量が34mol%以上であり、また、前記BaOおよび前記SrOの両方を含有している場合には前記BaOと前記SrOの合計含有量が34mol%以上であるガラス粉末と、平均粒径が1.0〜3.8μmの卑金属粉末とを含有する導電性ペーストを前記積層セラミック素子に付与し、700〜850℃で焼成することにより、前記外部電極を形成する工程を備えていること
    を特徴とする積層セラミックコンデンサの製造方法。
JP2015513655A 2013-04-25 2014-04-03 積層セラミックコンデンサおよびその製造方法 Active JP5904305B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013092139 2013-04-25
JP2013092139 2013-04-25
PCT/JP2014/059847 WO2014175034A1 (ja) 2013-04-25 2014-04-03 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP5904305B2 JP5904305B2 (ja) 2016-04-13
JPWO2014175034A1 true JPWO2014175034A1 (ja) 2017-02-23

Family

ID=51791615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513655A Active JP5904305B2 (ja) 2013-04-25 2014-04-03 積層セラミックコンデンサおよびその製造方法

Country Status (5)

Country Link
US (1) US9842698B2 (ja)
JP (1) JP5904305B2 (ja)
KR (1) KR101699389B1 (ja)
CN (1) CN105144323B (ja)
WO (1) WO2014175034A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015045722A1 (ja) 2013-09-27 2015-04-02 株式会社村田製作所 積層セラミック電子部品
US9859056B2 (en) * 2014-09-30 2018-01-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
TWI584309B (zh) * 2015-02-12 2017-05-21 Murata Manufacturing Co Negative characteristic thermal resistance and its manufacturing method
JP6679964B2 (ja) * 2015-03-12 2020-04-15 株式会社村田製作所 積層セラミックコンデンサ
KR20170096462A (ko) * 2016-02-16 2017-08-24 삼성전기주식회사 적층형 커패시터 및 그 제조 방법
JP7019374B2 (ja) * 2017-10-26 2022-02-15 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR102620518B1 (ko) * 2019-04-17 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
JP7427380B2 (ja) * 2019-07-19 2024-02-05 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP7506467B2 (ja) * 2019-11-18 2024-06-26 太陽誘電株式会社 セラミック電子部品の製造方法
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955118A (ja) * 1995-08-11 1997-02-25 Tdk Corp 導体ペーストおよびセラミック積層コンデンサ
JP2001274035A (ja) * 2000-03-28 2001-10-05 Murata Mfg Co Ltd 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ
JP2003077336A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 導電性ペースト及びこれを用いた積層セラミックコンデンサ
JP2003243246A (ja) * 2002-02-15 2003-08-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2006013219A (ja) * 2004-06-28 2006-01-12 Kyocera Corp チップ型電子部品およびその製法
JP2006248859A (ja) * 2005-03-11 2006-09-21 Tdk Corp 導電性ペースト、電子部品、及び電子機器
JP2012109488A (ja) * 2010-11-19 2012-06-07 Murata Mfg Co Ltd 積層セラミック電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494115B2 (ja) * 2000-03-30 2004-02-03 株式会社村田製作所 導電性ペーストおよびこれを用いた積層セラミック電子部品
JP3534684B2 (ja) 2000-07-10 2004-06-07 Tdk株式会社 導電ペーストおよび外部電極とその製造方法
US7074349B2 (en) * 2003-01-24 2006-07-11 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
JP2006246659A (ja) 2005-03-04 2006-09-14 Honda Motor Co Ltd 高分子アクチュエータ
JP2008130720A (ja) * 2006-11-20 2008-06-05 Tdk Corp 電極形成用組成物及びこれを用いた電子部品
KR101060824B1 (ko) * 2009-12-22 2011-08-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5772808B2 (ja) * 2012-12-25 2015-09-02 株式会社村田製作所 積層セラミック電子部品
JP6024830B2 (ja) * 2013-09-27 2016-11-16 株式会社村田製作所 積層セラミック電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955118A (ja) * 1995-08-11 1997-02-25 Tdk Corp 導体ペーストおよびセラミック積層コンデンサ
JP2001274035A (ja) * 2000-03-28 2001-10-05 Murata Mfg Co Ltd 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ
JP2003077336A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 導電性ペースト及びこれを用いた積層セラミックコンデンサ
JP2003243246A (ja) * 2002-02-15 2003-08-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2006013219A (ja) * 2004-06-28 2006-01-12 Kyocera Corp チップ型電子部品およびその製法
JP2006248859A (ja) * 2005-03-11 2006-09-21 Tdk Corp 導電性ペースト、電子部品、及び電子機器
JP2012109488A (ja) * 2010-11-19 2012-06-07 Murata Mfg Co Ltd 積層セラミック電子部品

Also Published As

Publication number Publication date
US9842698B2 (en) 2017-12-12
JP5904305B2 (ja) 2016-04-13
US20160042867A1 (en) 2016-02-11
CN105144323B (zh) 2018-07-17
KR101699389B1 (ko) 2017-01-24
CN105144323A (zh) 2015-12-09
WO2014175034A1 (ja) 2014-10-30
KR20150135424A (ko) 2015-12-02

Similar Documents

Publication Publication Date Title
JP5904305B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP5939475B2 (ja) 導電性ペースト、及び電子部品、並びに電子部品の製造方法
JP6645470B2 (ja) 外部電極用導電性ペーストおよびその外部電極用導電性ペーストを用いて製造する電子部品の製造方法
JP6679964B2 (ja) 積層セラミックコンデンサ
KR101228752B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP6079899B2 (ja) 積層セラミック電子部品
CN104282438A (zh) 陶瓷电子部件及其制造方法
WO2015045625A1 (ja) 積層セラミック電子部品
JP5880698B2 (ja) 積層セラミック電子部品
JP2012033621A (ja) 積層セラミックコンデンサ
JP6388809B2 (ja) セラミック電子部品及びその製造方法
JP2015216244A (ja) 導電性ペーストおよびセラミック電子部品
JP2013179268A (ja) セラミック電子部品
WO2016035482A1 (ja) セラミック電子部品およびその製造方法
JP5668429B2 (ja) 積層セラミック電子部品
KR102083994B1 (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
JP7388088B2 (ja) 積層セラミック電子部品とその製造方法
JP4826881B2 (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
TW201629994A (zh) 負特性熱阻器及其製造方法
JP2023099276A (ja) 積層型電子部品
JP2003123535A (ja) 導電性ペーストおよび積層セラミック電子部品
JP2006202857A (ja) 積層セラミック電子部品および積層セラミック電子部品の製造方法
JP5998785B2 (ja) 積層電子部品
JP2022136771A (ja) セラミック電子部品
JPH1092226A (ja) 導電性組成物

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160229

R150 Certificate of patent or registration of utility model

Ref document number: 5904305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150