JPWO2014125584A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2014125584A1
JPWO2014125584A1 JP2015500032A JP2015500032A JPWO2014125584A1 JP WO2014125584 A1 JPWO2014125584 A1 JP WO2014125584A1 JP 2015500032 A JP2015500032 A JP 2015500032A JP 2015500032 A JP2015500032 A JP 2015500032A JP WO2014125584 A1 JPWO2014125584 A1 JP WO2014125584A1
Authority
JP
Japan
Prior art keywords
layer
conductivity type
body contact
contact layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015500032A
Other languages
English (en)
Other versions
JP5941214B2 (ja
Inventor
圭佑 木村
圭佑 木村
亀山　悟
悟 亀山
雅紀 小山
雅紀 小山
佐智子 青井
佐智子 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Application granted granted Critical
Publication of JP5941214B2 publication Critical patent/JP5941214B2/ja
Publication of JPWO2014125584A1 publication Critical patent/JPWO2014125584A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

本明細書は、ＩＧＢＴ領域とダイオード領域が同一半導体基板に形成されている半導体装置を開示する。ＩＧＢＴ領域は、半導体基板の表面に形成された第１導電型のボディ層と、ボディ層の表面に部分的に形成されており、ボディ層より第１導電型の不純物濃度が高い、第１導電型のボディコンタクト層と、ボディ層の表面に部分的に形成された、第２導電型のエミッタ層と、ボディ層の裏面側に形成された第２導電型のドリフト層と、ドリフト層の裏面側に形成された、第１導電型のコレクタ層と、絶縁膜で覆われてトレンチの内部に配置されたゲート電極を備えている。その半導体装置では、ダイオード領域からの距離が遠い箇所におけるボディコンタクト層が、ダイオード領域からの距離が近い箇所におけるボディコンタクト層よりも、大きく形成されている。

Description

本明細書に記載の技術は、半導体装置に関する。
日本国特許公開公報２０１２−４３８９０号には、ＩＧＢＴ領域とダイオード領域が同一半導体基板に形成されている半導体装置が開示されている。ＩＧＢＴ領域は、半導体基板の表面に形成された第１導電型のボディ層と、ボディ層の表面に部分的に形成されており、ボディ層より第１導電型の不純物濃度が高い、第１導電型のボディコンタクト層と、ボディ層の表面に部分的に形成された、第２導電型のエミッタ層と、ボディ層の裏面側に形成された第２導電型のドリフト層と、ドリフト層の裏面側に形成された、第１導電型のコレクタ層と、絶縁膜で覆われてトレンチの内部に配置されたゲート電極を備えている。このような半導体装置は、逆導通（ＲＣ）ＩＧＢＴと呼ばれており、ＩＧＢＴ動作をすることもあるし、ダイオード動作をすることもある。
上記の半導体装置がダイオード動作をする際には、ダイオード領域だけでなく、ＩＧＢＴ領域の寄生ダイオードも動作に寄与する。ダイオード動作時には、ＩＧＢＴ領域のボディコンタクト層からドリフト層へ正孔が注入されるため、ダイオード動作時のスイッチング損失を低減するためには、ボディコンタクト層からドリフト層への正孔注入量を低減することが効果的である。ＩＧＢＴ領域のボディコンタクト層を縮小すれば、ボディコンタクト層からドリフト層への正孔注入量を低減し、ダイオード動作時のスイッチング損失を低減することができる。しかしながら、ＩＧＢＴ領域のボディコンタクト層を縮小すると、ＩＧＢＴ動作時のアバランシェ耐量が低下してしまうという問題がある。
本明細書は、上記課題を解決する技術を提供する。本明細書では、ＩＧＢＴ領域とダイオード領域が同一半導体基板に形成されている半導体装置において、ＩＧＢＴ動作時のアバランシェ耐量を確保しつつ、ダイオード動作時のスイッチング損失を低減することが可能な技術を提供する。
本明細書は、ＩＧＢＴ領域とダイオード領域が同一半導体基板に形成されている半導体装置を開示する。ＩＧＢＴ領域は、半導体基板の表面に形成された第１導電型のボディ層と、ボディ層の表面に部分的に形成されており、ボディ層より第１導電型の不純物濃度が高い、第１導電型のボディコンタクト層と、ボディ層の表面に部分的に形成された、第２導電型のエミッタ層と、ボディ層の裏面側に形成された第２導電型のドリフト層と、ドリフト層の裏面側に形成された、第１導電型のコレクタ層と、絶縁膜で覆われてトレンチの内部に配置されたゲート電極を備えている。その半導体装置では、ダイオード領域からの距離が遠い箇所におけるボディコンタクト層が、ダイオード領域からの距離が近い箇所におけるボディコンタクト層よりも、大きく形成されている。
本願の発明者らは、ＩＧＢＴ動作においてターンオフ時に発生するアバランシェ電流は、ＩＧＢＴ領域の全体に均等に分布するわけではなく、ＩＧＢＴ領域の中央部分、すなわちダイオード領域から遠い箇所に集中することを見出した。上記の半導体装置では、アバランシェ電流が集中する箇所において、ボディコンタクト層を大きく形成している。このような構成とすることで、ＩＧＢＴ動作時のアバランシェ耐量を確保することができる。
また、上記の半導体装置によれば、アバランシェ電流がそれほど流れないＩＧＢＴ領域の周縁部分、すなわちダイオード領域に近い箇所において、ボディコンタクト層を小さく形成することができる。このような構成とすることで、ダイオード動作時のドリフト層への正孔注入を抑制し、ダイオード動作時のスイッチング損失を低減することができる。
実施例の半導体装置２の平面図である。 実施例の半導体装置２のＩＧＢＴ領域４の詳細を示す平面図である。 図２のＩＩＩ−ＩＩＩ断面図である。 図２のＩＶ−ＩＶ断面図である。 変形例の半導体装置２のＩＧＢＴ領域４の詳細を示す平面図である。 変形例の半導体装置２のＩＧＢＴ領域４の断面図である。 変形例の半導体装置２のＩＧＢＴ領域４の断面図である。
本明細書が開示する半導体装置は、トレンチピッチが広い箇所におけるボディコンタクト層が、トレンチピッチが狭い箇所におけるボディコンタクト層よりも、大きく形成されているように構成することができる。
トレンチピッチが不均等に形成されている場合、アバランシェ降伏時に、トレンチピッチが広い箇所に電界が集中し、アバランシェ電流が集中して流れる。このため、トレンチピッチが広い箇所のボディコンタクト層を大きく形成しておくことで、ＩＧＢＴ動作時のアバランシェ耐量を確保することができる。また、トレンチピッチが狭い箇所のボディコンタクト層を小さく形成しておくことで、ドリフト層への正孔注入を抑制し、ダイオード動作時のスイッチング損失を低減することができる。
本明細書が開示する半導体装置は、トレンチ深さが深い箇所の近傍におけるボディコンタクト層が、トレンチ深さが浅い箇所の近傍におけるボディコンタクト層よりも、大きく形成されているように構成することができる。
トレンチ深さが不均等に形成されている場合、アバランシェ降伏時に、トレンチ深さが深い箇所に電界が集中し、その近傍にアバランシェ電流が集中して流れる。このため、トレンチ深さが深い箇所の近傍におけるボディコンタクト層を大きく形成しておくことで、ＩＧＢＴ動作時のアバランシェ耐量を確保することができる。また、トレンチ深さが浅い箇所の近傍におけるボディコンタクト層を小さく形成しておくことで、ドリフト層への正孔注入を抑制し、ダイオード動作時のスイッチング損失を低減することができる。
図１は本実施例の半導体装置２を示す。半導体装置２は、同一の半導体基板に形成された、ＩＧＢＴ領域４と、ダイオード領域６と、センス領域８を備えている。半導体装置２は、いわゆる逆導通（ＲＣ）ＩＧＢＴである。
半導体基板の表面には、複数のトレンチ１０（図２参照）が平行に形成されている。半導体装置２では、トレンチ１０が伸びる方向（Ｘ方向）に直交する方向（Ｙ方向）に、複数のＩＧＢＴ領域４と複数のダイオード領域６が交互に並んで配置されている。図１では、３つのＩＧＢＴ領域４と、２つのダイオード領域６が交互に並んで配置されている場合を例示しているが、ＩＧＢＴ領域４とダイオード領域６の個数はこれに限定されるものではない。
図２−図４は、ＩＧＢＴ領域４の詳細を示している。なお、図２では、後述する表面電極２４や、絶縁ゲート３４、表面絶縁膜４０、ダミーゲート４２は図示されていない。図２−図４に示すように、ＩＧＢＴ領域４には、不純物濃度の高いｐ型半導体からなるボディコンタクト層１２と、不純物濃度の高いｎ型半導体からなるエミッタ層１４と、ｐ型半導体からなるボディ層１６と、不純物濃度の低いｎ型半導体からなるドリフト層１８と、ｎ型半導体からなるバッファ層２０と、不純物濃度の高いｐ型半導体からなるコレクタ層２２が形成されている。ボディコンタクト層１２、エミッタ層１４、ボディ層１６は、半導体基板の表面に露出しており、表面電極２４に接触している。ボディコンタクト層１２およびエミッタ層１４は、ボディ層１６の表層部分に部分的に形成されている。ドリフト層１８は、ボディ層１６の裏面に形成されている。バッファ層２０は、ドリフト層１８の裏面に形成されている。コレクタ層２２は、バッファ層２０の裏面に形成されている。コレクタ層２２は半導体基板の裏面に露出しており、裏面電極２６に接触している。
ダイオード領域６には、不純物濃度の高いｐ型半導体からなるアノードコンタクト層２８と、ｐ型半導体からなるアノード層３０と、不純物濃度の低いｎ型半導体からなるドリフト層１８と、ｎ型半導体からなるバッファ層２０と、不純物濃度の高いｎ型半導体からなるカソード層３２が形成されている。アノードコンタクト層２８、アノード層３０は、半導体基板の表面に露出しており、表面電極２４に接触している。アノードコンタクト層２８は、アノード層３０の表層部分に部分的に形成されている。ドリフト層１８は、アノード層３０の裏面に形成されている。バッファ層２０は、ドリフト層１８の裏面に形成されている。カソード層３２は、バッファ層２０の裏面に形成されている。カソード層３２は半導体基板の裏面に露出しており、裏面電極２６に接触している。
半導体装置２では、ＩＧＢＴ領域４のドリフト層１８と、ダイオード領域６のドリフト層１８が、共通の層として形成されている。半導体装置２では、ＩＧＢＴ領域４のバッファ層２０とダイオード領域６のバッファ層２０が、共通の層として形成されている。また、半導体装置２では、ＩＧＢＴ領域４のボディ層１６と、ダイオード領域６のアノード層３０が、共通の層として形成されている。言い換えると、ＩＧＢＴ領域４のボディ層１６とダイオード領域６のアノード層３０とは、半導体基板の表面からの深さや、不純物濃度が共通している。
トレンチ１０は、ＩＧＢＴ領域４において、半導体基板の表面側からボディ層１６を貫通し、ドリフト層１８の内部まで達している。ＩＧＢＴ領域４のトレンチ１０には、絶縁ゲート３４が形成されている。絶縁ゲート３４は、トレンチ１０の内壁に形成されたゲート絶縁膜３６と、ゲート絶縁膜３６に覆われてトレンチ１０内に充填されているゲート電極３８とを備えている。ゲート電極３８は、表面絶縁膜４０によって、表面電極２４と隔離されている。ゲート電極３８は、ゲート電極端子７（図１参照）と電気的に接続されている。図２では、１つのＩＧＢＴ領域４が、トレンチ１０によって５つの領域に区画されている場合を例示しているが、１つのＩＧＢＴ領域４が区画される領域の個数はこれに限定されるものではない。
トレンチ１０は、ダイオード領域６において、半導体基板の表面側からアノード層３０を貫通し、ドリフト層１８の内部まで達している。ダイオード領域６のトレンチ１０には、ダミーゲート４２が形成されている。ダミーゲート４２は、トレンチ１０の内側に形成されたダミーゲート絶縁膜４４と、ダミーゲート絶縁膜４４に覆われてトレンチ１０内に充填されているダミーゲート電極４６とを備えている。図３および図４においては、ダミーゲート電極４６は表面絶縁膜４０によって表面電極２４と隔離されているが、図示しない箇所において、ダミーゲート電極４６は表面電極２４に接触しており、ダミーゲート電極４６と表面電極２４は電気的に接続されている。
センス領域８は、ＩＧＢＴ領域４と同様の構成を備えている。センス領域８は、表面電極２４と裏面電極２６の間を流れる電流の大きさを検出するために使用される。
図２に示すように、ＩＧＢＴ領域４において、エミッタ層１４は、並んで配置された２つのトレンチ１０の間で、一方のトレンチ１０から他方のトレンチ１０まで、トレンチ１０が伸びる方向（図のＸ方向）に対して直交する方向（図のＹ方向）に伸びるように配置されている。半導体基板を上面視したときに、ボディ層１６は、トレンチ１０とエミッタ層１４によって、矩形の範囲に区画されており、ボディコンタクト層１２は、区画されたボディ層１６の中央付近に配置されている。
本実施例の半導体装置２では、ＩＧＢＴ領域４のボディコンタクト層１２の大きさが、位置によって異なっている。本実施例では、ダイオード領域６からの距離が近い箇所に配置されたボディコンタクト層１２は、トレンチ１０が伸びる方向（Ｘ方向）に直交する方向（Ｙ方向）の幅が狭く、ダイオード領域６からの距離が遠い箇所に配置されたボディコンタクト層１２は、トレンチ１０が伸びる方向（Ｘ方向）に直交する方向（Ｙ方向）の幅が広く、それぞれ形成されている。すなわち、ダイオード領域６からの距離が近い箇所に配置されたボディコンタクト層１２は小さく形成されており、ダイオード領域６からの距離が遠い箇所に配置されたボディコンタクト層１２は大きく形成されている。言い換えると、ＩＧＢＴ領域４の周縁部分に配置されたボディコンタクト層１２は小さく形成されており、ＩＧＢＴ領域４の中央部分に配置されたボディコンタクト層１２は大きく形成されている。
半導体装置２がＩＧＢＴ動作する際、ターンオフ時のアバランシェ電流はＩＧＢＴ領域４の中央のボディコンタクト層１２に集中して流れる。言い換えると、アバランシェ電流はＩＧＢＴ領域４において、ダイオード領域６からの距離が遠い箇所のボディコンタクト層１２に集中して流れる。本実施例の半導体装置２では、アバランシェ電流が集中する箇所のボディコンタクト層１２が大きく形成されているので、ＩＧＢＴ動作時のアバランシェ耐量を確保することができる。
本実施例の半導体装置２では、ＩＧＢＴ領域４において、アバランシェ電流が集中しない箇所（すなわち、ＩＧＢＴ領域４の周縁部分ということもできるし、ＩＧＢＴ領域４においてダイオード領域６からの距離が近い箇所ということもできる）において、ボディコンタクト層１２が小さく形成されている。このような構成とすることによって、ダイオード動作時の、ボディコンタクト層１２からドリフト層１８への正孔の注入量が低減される。これによって、ダイオード動作時の逆回復特性を向上し、スイッチング損失を低減することができる。
なお、図５に示すように、ダイオード領域６からの距離が遠くなるにつれて、ボディコンタクト層１２のＸ方向（トレンチ１０が伸びる方向）の幅とＹ方向（トレンチ１０が伸びる方向に直交する方向）の幅の両方を大きくしていく構成とすることもできる。
上記の実施例では、ＩＧＢＴ領域４とダイオード領域６が、トレンチ１０に沿ったストライプ状の構造を有する場合について説明したが、ＩＧＢＴ領域４とダイオード領域６は、他の形状の構造を有していてもよい。
上記の実施例では、ＩＧＢＴ領域４とダイオード領域６が、トレンチ１０が伸びる方向（Ｘ方向）に直交する方向（Ｙ方向）に、交互に並んで配置される場合について説明したが、ＩＧＢＴ領域４とダイオード領域６の配置の仕方はこれに限定されるものではない。例えば、半導体装置２を上面視したときに、ダイオード領域６が円形形状または矩形形状に配置され、その周囲にＩＧＢＴ領域４が配置される構成としてもよい。
なお、上記の実施例では、半導体装置２を上面視したときに、ボディコンタクト層１２が矩形形状に形成される場合について説明したが、ボディコンタクト層１２は円形形状や、三角形形状など、他の形状に形成されていてもよい。
なお、上記の実施例では、ＩＧＢＴ領域４において、トレンチ１０のトレンチピッチおよびトレンチ深さが均等な場合について説明した。しかしながら、ＩＧＢＴ領域４の一部において、トレンチ１０のトレンチピッチやトレンチ深さを不均等にすることも可能である。
図６に、ＩＧＢＴ領域４の一部において、トレンチ１０のトレンチピッチを不均等にした構成を示している。トレンチピッチが広い部分では、トレンチピッチが狭い部分に比べて、アバランシェ降伏時の電界が集中し、アバランシェ電流が集中しやすくなる。そこで、図６に示すように、トレンチピッチが広い部分でのボディコンタクト層１２を大きく形成し、トレンチピッチが狭い部分でのボディコンタクト層１２を小さく形成することで、ＩＧＢＴ動作時のアバランシェ耐量を確保しつつ、ダイオード動作時のスイッチング損失を低減することができる。
図７に、ＩＧＢＴ領域４の一部において、トレンチ１０のトレンチ深さを不均等にした構成を示している。トレンチ深さが深い部分では、トレンチ深さが浅い部分に比べて、アバランシェ降伏時の電界が集中し、アバランシェ電流が集中しやすくなる。そこで、図７に示すように、トレンチ深さが深い部分の近傍でのボディコンタクト層１２を大きく形成し、トレンチ深さが浅い部分の近傍でのボディコンタクト層１２を小さく形成することで、ＩＧＢＴ動作時のアバランシェ耐量を確保しつつ、ダイオード動作時のスイッチング損失を低減することができる。
なお、上記の特徴は、互いに組み合わせることもできる。すなわち、ダイオード領域６からの距離が遠い箇所に配置されたボディコンタクト層１２をダイオード領域６からの距離が近い箇所に配置されたボディコンタクト層１２よりも相対的に大きく形成し、および／または、トレンチピッチが広い部分でのボディコンタクト層１２をトレンチピッチが狭い部分でのボディコンタクト層１２よりも相対的に大きく形成し、および／または、トレンチ深さが深い部分の近傍でのボディコンタクト層１２をトレンチ深さが深い部分の近傍でのボディコンタクト層１２よりも相対的に大きく形成することができる。このような構成とすることで、ＩＧＢＴ動作時のアバランシェ耐量を確保しつつ、ダイオード動作時のスイッチング損失を低減することができる。
本発明の代表的かつ非限定的な具体例について、図面を参照して詳細に説明した。この詳細な説明は、本発明の好ましい例を実施するための詳細を当業者に示すことを単純に意図しており、本発明の範囲を限定することを意図したものではない。また、開示された追加的な特徴ならびに発明は、さらに改善された半導体装置を提供するために、他の特徴や発明とは別に、又は共に用いることができる。
また、上記の詳細な説明で開示された特徴や工程の組み合わせは、最も広い意味において本発明を実施する際に必須のものではなく、特に本発明の代表的な具体例を説明するためにのみ記載されるものである。さらに、上記の代表的な具体例の様々な特徴、ならびに、特許請求の範囲に記載されるものの様々な特徴は、本発明の追加的かつ有用な実施形態を提供するにあたって、ここに記載される具体例のとおりに、あるいは列挙された順番のとおりに組合せなければならないものではない。
本明細書及び／又は特許請求の範囲に記載された全ての特徴は、実施例及び／又は特許請求の範囲に記載された特徴の構成とは別に、出願当初の開示ならびに特許請求の範囲に記載された特定事項に対する限定として、個別に、かつ互いに独立して開示されることを意図するものである。さらに、全ての数値範囲及びグループ又は集団に関する記載は、出願当初の開示ならびに特許請求の範囲に記載された特定事項に対する限定として、それらの中間の構成を開示する意図を持ってなされている。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (5)

  1. ＩＧＢＴ領域とダイオード領域が同一半導体基板に形成されている半導体装置であって、
    ＩＧＢＴ領域は、
    半導体基板の表面に形成された第１導電型のボディ層と、
    ボディ層の表面に部分的に形成されており、ボディ層より第１導電型の不純物濃度が高い、第１導電型のボディコンタクト層と、
    ボディ層の表面に部分的に形成された、第２導電型のエミッタ層と、
    ボディ層の裏面側に形成された第２導電型のドリフト層と、
    ドリフト層の裏面側に形成された、第１導電型のコレクタ層と、
    絶縁膜で覆われてトレンチの内部に配置されたゲート電極を備えており、
    ダイオード領域からの距離が遠い箇所におけるボディコンタクト層が、ダイオード領域からの距離が近い箇所におけるボディコンタクト層よりも、大きく形成されている、半導体装置。
  2. トレンチピッチが広い箇所におけるボディコンタクト層が、トレンチピッチが狭い箇所におけるボディコンタクト層よりも、大きく形成されている、請求項１の半導体装置。
  3. トレンチ深さが深い箇所の近傍におけるボディコンタクト層が、トレンチ深さが浅い箇所の近傍におけるボディコンタクト層よりも、大きく形成されている、請求項１または２の半導体装置。
  4. ＩＧＢＴ領域と、ダイオード領域が同一半導体基板に形成されている半導体装置であって、
    ＩＧＢＴ領域は、
    半導体基板の表面に形成された第１導電型のボディ層と、
    ボディ層の表面に部分的に形成されており、ボディ層より第１導電型の不純物濃度が高い、第１導電型のボディコンタクト層と、
    ボディ層の表面に部分的に形成された、第２導電型のエミッタ層と、
    ボディ層の裏面側に形成された第２導電型のドリフト層と、
    ドリフト層の裏面側に形成された、第１導電型のコレクタ層と、
    絶縁膜で覆われてトレンチの内部に配置されたゲート電極を備えており、
    トレンチピッチが広い箇所におけるボディコンタクト層が、トレンチピッチが狭い箇所におけるボディコンタクト層よりも、大きく形成されている、半導体装置。
  5. ＩＧＢＴ領域と、ダイオード領域が同一半導体基板に形成されている半導体装置であって、
    ＩＧＢＴ領域は、
    半導体基板の表面に形成された第１導電型のボディ層と、
    ボディ層の表面に部分的に形成されており、ボディ層より第１導電型の不純物濃度が高い、第１導電型のボディコンタクト層と、
    ボディ層の表面に部分的に形成された、第２導電型のエミッタ層と、
    ボディ層の裏面側に形成された第２導電型のドリフト層と、
    ドリフト層の裏面側に形成された、第１導電型のコレクタ層と、
    絶縁膜で覆われてトレンチの内部に配置されたゲート電極を備えており、
    トレンチ深さが深い箇所の近傍におけるボディコンタクト層が、トレンチ深さが浅い箇所の近傍におけるボディコンタクト層よりも、大きく形成されている、半導体装置。
JP2015500032A 2013-02-13 2013-02-13 半導体装置 Expired - Fee Related JP5941214B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053419 WO2014125584A1 (ja) 2013-02-13 2013-02-13 半導体装置

Publications (2)

Publication Number Publication Date
JP5941214B2 JP5941214B2 (ja) 2016-06-29
JPWO2014125584A1 true JPWO2014125584A1 (ja) 2017-02-02

Family

ID=51353617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015500032A Expired - Fee Related JP5941214B2 (ja) 2013-02-13 2013-02-13 半導体装置

Country Status (5)

Country Link
US (1) US9379225B2 (ja)
JP (1) JP5941214B2 (ja)
CN (1) CN105027289B (ja)
DE (1) DE112013006664B4 (ja)
WO (1) WO2014125584A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000071T5 (de) 2015-02-03 2017-03-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
JP2018046249A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 半導体装置
JP6598756B2 (ja) * 2016-11-11 2019-10-30 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7475251B2 (ja) 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251177A (ja) * 1989-03-24 1990-10-08 Toyota Autom Loom Works Ltd 静電誘導形半導体装置
US7135751B2 (en) * 2003-07-25 2006-11-14 Fuji Electric Device Technology Co., Ltd. High breakdown voltage junction terminating structure
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
DE102012200056A1 (de) 2011-01-12 2012-07-12 Denso Corporation Halbleitervorrichtung und Verfahren zur Herstellung hiervon
JP5287893B2 (ja) 2011-02-08 2013-09-11 株式会社デンソー 半導体装置およびその製造方法
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5745650B2 (ja) * 2011-12-15 2015-07-08 株式会社日立製作所 半導体装置および電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Also Published As

Publication number Publication date
DE112013006664B4 (de) 2019-07-04
US9379225B2 (en) 2016-06-28
CN105027289A (zh) 2015-11-04
US20160005844A1 (en) 2016-01-07
DE112013006664T5 (de) 2016-03-31
CN105027289B (zh) 2017-05-31
WO2014125584A1 (ja) 2014-08-21
JP5941214B2 (ja) 2016-06-29

Similar Documents

Publication Publication Date Title
JP5924420B2 (ja) 半導体装置
US9853024B2 (en) Semiconductor device
JP4265684B1 (ja) 半導体装置
JP6844147B2 (ja) 半導体装置
JP6135636B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP6281548B2 (ja) 半導体装置
JP6780777B2 (ja) 半導体装置
JP6098707B2 (ja) 半導体装置
JP6221974B2 (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
JP2016225345A (ja) 逆導通ｉｇｂｔ
JP2015138789A (ja) 半導体装置
JP6164201B2 (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP2018060984A (ja) 半導体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP5741069B2 (ja) 半導体装置
JP2014103352A (ja) 半導体装置
JP2019096732A (ja) 半導体装置
JP2015195307A (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP2016152261A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160519

R151 Written notification of patent or utility model registration

Ref document number: 5941214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees