JPWO2013132781A1 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JPWO2013132781A1 JPWO2013132781A1 JP2014503457A JP2014503457A JPWO2013132781A1 JP WO2013132781 A1 JPWO2013132781 A1 JP WO2013132781A1 JP 2014503457 A JP2014503457 A JP 2014503457A JP 2014503457 A JP2014503457 A JP 2014503457A JP WO2013132781 A1 JPWO2013132781 A1 JP WO2013132781A1
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- nonvolatile semiconductor
- fixed resistance
- resistance elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Abstract
Description
12 リファレンスセルアレイ
21 カラムゲート
22 センスアンプ
BL0〜BLm ビット線
SL0〜SLm ソース線
WL0〜WLn ワード線
RWL0〜RWLp リファレンスワード線
RBL リファレンスビット線
RSL リファレンスソース線
R0〜Rq 固定抵抗素子
MC メモリセル
DMC ダミーメモリセル
TC セルトランジスタ
RR 抵抗変化型素子
T0〜Tp リファレンスセルトランジスタ
Claims (20)
- 行列状に配置され、セルトランジスタと前記セルトランジスタの一端に接続された抵抗変化メモリ素子とをそれぞれ含む複数のメモリセルと、
前記複数のメモリセルの各行にそれぞれ対応して設けられ、当該行に配置された複数のメモリセルに含まれるセルトランジスタのゲートに共通に接続された複数のワード線と、
前記複数のメモリセルの各行あるいは各列にそれぞれ対応して設けられ、当該行あるいは当該列に配置された複数のメモリセルに含まれる抵抗変化メモリ素子に共通に接続された複数の第1のデータ線と、
前記複数のメモリセルの各行あるいは各列にそれぞれ対応して設けられ、当該行あるいは当該列に配置された複数のメモリセルに含まれるセルトランジスタの他端に共通に接続された複数の第2のデータ線と、
直列接続された複数の固定抵抗素子と、
複数のリファレンスセルトランジスタと、
前記複数のリファレンスセルトランジスタに対応して設けられ、当該対応するリファレンスセルトランジスタのゲートに接続された複数のリファレンスワード線と、
前記複数の固定抵抗素子が配置された抵抗経路の一端に接続された第1のリファレンスデータ線と、
前記複数のリファレンスセルトランジスタの一端に共通に接続された第2のリファレンスデータ線とを備え、
前記複数のリファレンスセルトランジスタの他端は、前記固定抵抗素子同士の接続点のうちいずれか1つ、または前記抵抗経路の他端に接続されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数の固定抵抗素子、前記複数のワード線、および前記複数のリファレンスワード線は同等の材料で形成されており、
前記複数の固定抵抗素子は、前記複数のワード線および前記複数のリファレンスワード線の少なくとも一方と並行して配置されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数の固定抵抗素子は、前記複数の第1のデータ線および前記複数の第2のデータ線の少なくとも一方と並行して配置されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項2の不揮発性半導体記憶装置において、
前記複数の固定抵抗素子および前記複数のワード線はポリシリコンで形成されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項3の不揮発性半導体記憶装置において、
前記複数の固定抵抗素子は、ポリシリコンで形成されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数のセルトランジスタおよび前記複数のリファレンスセルトランジスタは、ゲート酸化膜厚が同一である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数のセルトランジスタおよび前記複数のリファレンスセルトランジスタは、ゲートチャネル長およびゲートチャネル幅が同一である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数のメモリセルに格納されているデータを判定するセンスアンプと、
ビット線である前記複数の第1のデータ線のいずれか1本を選択して前記センスアンプに接続するとともに、リファレンスビット線である前記第1のリファレンスデータ線を前記センスアンプに接続するカラムゲートとを備えている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数のメモリセルに格納されているデータを判定するセンスアンプと、
ビット線である前記複数の第2のデータ線のいずれか1本を選択して前記センスアンプに接続するとともに、リファレンスビット線である前記第2のリファレンスデータ線を前記センスアンプに接続するカラムゲートとを備えている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数の固定抵抗素子は、前記複数のワード線および前記複数のリファレンスワード線のうち少なくとも一方と並行して、複数行にわたって配置されており、各行同士が屈曲部を有する配線によって接続されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1,2および請求項10のうちいずれか1つの不揮発性半導体記憶装置において、
前記複数の固定抵抗素子の少なくとも1つは、並列接続された複数の固定抵抗素子で構成されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数のリファレンスワード線のいずれかにゲートが接続されたダミートランジスタを備えている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項12の不揮発性半導体記憶装置において、
前記複数のセルトランジスタ、前記複数のリファレンスセルトランジスタ、および前記ダミートランジスタは、ゲート酸化膜厚が同一である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項12の不揮発性半導体記憶装置において、
前記複数のセルトランジスタ、前記複数のリファレンスセルトランジスタ、および前記ダミートランジスタは、ゲートチャネル長およびゲートチャネル幅が同一である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項12の不揮発性半導体記憶装置において、
前記ダミートランジスタのドレインおよびソースの少なくとも一方は、接地電位に接続されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記複数のリファレンスセルトランジスタと前記複数の固定抵抗素子とを含むリファレンスセルアレイは、前記複数のメモリセルを含むメモリセルアレイの列方向において隣り合って配置されており、
前記複数の、第1および第2のデータ線の少なくとも一方は、前記メモリセルアレイおよび前記リファレンスセルアレイにわたって延伸して配置されており、
前記第1および第2のリファレンスデータ線の少なくとも一方は、前記メモリセルアレイおよび前記リファレンスセルアレイにわたって、前記複数の、第1および第2のデータ線と同一方向に延伸して配置されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記抵抗変化メモリ素子は、抵抗変化型素子である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記抵抗変化メモリ素子は、磁気抵抗変化型素子である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記抵抗変化メモリ素子は、相変化型素子である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1の不揮発性半導体記憶装置において、
前記抵抗変化メモリ素子は、強誘電体素子である
ことを特徴とする不揮発性半導体記憶装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012050135 | 2012-03-07 | ||
JP2012050135 | 2012-03-07 | ||
PCT/JP2013/001103 WO2013132781A1 (ja) | 2012-03-07 | 2013-02-26 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013132781A1 true JPWO2013132781A1 (ja) | 2015-07-30 |
JP5948667B2 JP5948667B2 (ja) | 2016-07-06 |
Family
ID=49116277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014503457A Active JP5948667B2 (ja) | 2012-03-07 | 2013-02-26 | 不揮発性半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9153625B2 (ja) |
JP (1) | JP5948667B2 (ja) |
CN (1) | CN104160450B (ja) |
WO (1) | WO2013132781A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9773538B2 (en) | 2015-09-15 | 2017-09-26 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9311999B2 (en) | 2013-09-06 | 2016-04-12 | Micron Technology, Inc. | Memory sense amplifiers and memory verification methods |
US10490270B2 (en) * | 2015-10-28 | 2019-11-26 | Hewlett Packard Enterprise Development Lp | Reference column sensing for resistive memory |
US9812498B2 (en) * | 2016-02-12 | 2017-11-07 | Toshiba Memory Corporation | Semiconductor device |
JP6956191B2 (ja) * | 2017-09-07 | 2021-11-02 | パナソニック株式会社 | 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路 |
WO2019049741A1 (ja) * | 2017-09-07 | 2019-03-14 | パナソニック株式会社 | 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路 |
US10755779B2 (en) | 2017-09-11 | 2020-08-25 | Silicon Storage Technology, Inc. | Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof |
KR102445560B1 (ko) * | 2018-03-09 | 2022-09-22 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치 및 그의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003217277A (ja) * | 2001-11-14 | 2003-07-31 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置およびその情報プログラム方法 |
JP2009200123A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 磁気ランダムアクセスメモリ |
JP2010061743A (ja) * | 2008-09-04 | 2010-03-18 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4249992B2 (ja) | 2002-12-04 | 2009-04-08 | シャープ株式会社 | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
JP4861047B2 (ja) * | 2006-04-24 | 2012-01-25 | 株式会社東芝 | 電圧発生回路及びこれを備える半導体記憶装置 |
US7428163B2 (en) * | 2006-07-21 | 2008-09-23 | Infineon Technologies Ag | Method and memory circuit for operating a resistive memory cell |
KR100809334B1 (ko) * | 2006-09-05 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치 |
US8315079B2 (en) * | 2010-10-07 | 2012-11-20 | Crossbar, Inc. | Circuit for concurrent read operation and method therefor |
-
2013
- 2013-02-26 CN CN201380012560.2A patent/CN104160450B/zh active Active
- 2013-02-26 WO PCT/JP2013/001103 patent/WO2013132781A1/ja active Application Filing
- 2013-02-26 JP JP2014503457A patent/JP5948667B2/ja active Active
-
2014
- 2014-07-24 US US14/340,508 patent/US9153625B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003217277A (ja) * | 2001-11-14 | 2003-07-31 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置およびその情報プログラム方法 |
JP2009200123A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 磁気ランダムアクセスメモリ |
JP2010061743A (ja) * | 2008-09-04 | 2010-03-18 | Toshiba Corp | 半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9773538B2 (en) | 2015-09-15 | 2017-09-26 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
Also Published As
Publication number | Publication date |
---|---|
WO2013132781A1 (ja) | 2013-09-12 |
US20140332752A1 (en) | 2014-11-13 |
US9153625B2 (en) | 2015-10-06 |
CN104160450A (zh) | 2014-11-19 |
CN104160450B (zh) | 2017-06-09 |
JP5948667B2 (ja) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5948667B2 (ja) | 不揮発性半導体記憶装置 | |
JP6260832B2 (ja) | 不揮発性半導体記憶装置 | |
JP5878925B2 (ja) | 半導体記憶装置 | |
JP5998059B2 (ja) | 不揮発性半導体記憶装置 | |
US9036398B2 (en) | Vertical resistance memory device and a read method thereof | |
JP2013200922A (ja) | 不揮発性半導体記憶装置及びそのデータ書き込み方法 | |
JP2008034057A (ja) | 半導体記憶装置 | |
JP6256718B2 (ja) | 不揮発性半導体記憶装置 | |
JP2016167332A (ja) | 記憶装置 | |
US10026478B1 (en) | Biasing scheme for multi-layer cross-point ReRAM | |
KR20130092860A (ko) | 저항성 메모리 장치 | |
US10192616B2 (en) | Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects | |
JP6457792B2 (ja) | 半導体記憶装置 | |
JP5988061B2 (ja) | 不揮発性半導体記憶装置 | |
US20110235399A1 (en) | Nonvolatile semiconductor memory device | |
JP6229982B2 (ja) | 不揮発性半導体記憶装置 | |
JP5700602B1 (ja) | 不揮発性半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160518 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5948667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |