JPWO2012169521A1 - 半導体モジュール、上下アームキットおよび3レベルインバータ - Google Patents

半導体モジュール、上下アームキットおよび3レベルインバータ Download PDF

Info

Publication number
JPWO2012169521A1
JPWO2012169521A1 JP2013519503A JP2013519503A JPWO2012169521A1 JP WO2012169521 A1 JPWO2012169521 A1 JP WO2012169521A1 JP 2013519503 A JP2013519503 A JP 2013519503A JP 2013519503 A JP2013519503 A JP 2013519503A JP WO2012169521 A1 JPWO2012169521 A1 JP WO2012169521A1
Authority
JP
Japan
Prior art keywords
switching element
terminal
reverse
package
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013519503A
Other languages
English (en)
Other versions
JP5644943B2 (ja
Inventor
省吾 小川
省吾 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013519503A priority Critical patent/JP5644943B2/ja
Application granted granted Critical
Publication of JP5644943B2 publication Critical patent/JP5644943B2/ja
Publication of JPWO2012169521A1 publication Critical patent/JPWO2012169521A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

新規のパッケージを開発することなく、既存のパッケージを用いることで、低コストで広い電流定格および電圧定格の半導体モジュール、上下アームキットおよび3レベルインバータを提供することができる。
既存のパッケージを用いて、上アーム側の第1半導体モジュール(100)と下アーム側の第2半導体モジュール(200)を形成し、これらの半導体モジュール(100),(200)を用いて上下アームキット(300)を構成する。さらにこの上下アームキッド(300)を用いて3レベルインバータ(500)を構成する。これらを既存のパッケージ(56)を用いて形成できるので、低コスト化で広い電流定格および電圧定格の半導体モジュール(100),(200)、上下アームキット(300)および3レベルインバータ(500)を提供することができる。

Description

この発明は、半導体モジュール、この半導体モジュールで構成される上下アームキットおよびこの上下アームキットで構成される3レベルインバータに関する。
図13は、従来の技術を用いた直流から交流に変換する3レベルインバータの回路図である。
図13において、図中の符号の51,52が直列に接続された直流電源で、正極電位をP、負極電位をN、中性点電位をMとしている。直流電源51,52を交流電源システムより構成する場合は、図示していないダイオード整流器と大容量の電解コンデンサなどを用いて構成することが可能である。
正極電位Pと負極電位Nとの間には、ダイオードを逆並列接続した絶縁ゲートバイポーラトランジスタ(以下IGBTという)の直列接続回路が3相分接続されている。即ち、U相用の直列接続回路60はダイオードD1を逆並列接続したIGBT(T1)からなる上アームとダイオードD2を逆並列接続したIGBT(T2)からなる下アームとの直列接続回路で、V相用の直列接続回路61はダイオードD3を逆並列接続したIGBT(T3)からなる上アームとダイオードD4を逆並列接続したIGBT(T4)からなる下アームとの直列接続回路で、W相用の直列接続回路62はダイオードD5を逆並列接続したIGBT(T5)からなる上アームとダイオードD6を逆並列接続したIGBT(T6)からなる下アームとの直列接続回路で、それぞれ構成されている。
各相の直列接続回路の上アームと下アームの直列接続点と直流中性点電位Mとの間には、ダイオードを逆並列接続したIGBTを逆直列接続した交流スイッチが接続されている。即ち、U相用の直列接続回路60の直列接続点と直流電源の中性点Mとの間には、ダイオード82を逆並列接続したIGBT81からなるIGBTモジュール63のエミッタとダイオード84を逆並列接続したIGBT83からなるIGBTモジュール64のエミッタとが接続された構成の交流スイッチが、V相用の直列接続回路61の直列接続点と直流電源の中性点Mとの間には、ダイオード86を逆並列接続したIGBT85からなるIGBTモジュール65のエミッタとダイオード88を逆並列接続したIGBT87からなるIGBTモジュール66のエミッタとが接続された構成の交流スイッチが、W相用の直列接続回路62の直列接続点と直流電源の中性点Mとの間には、ダイオード90を逆並列接続したIGBT89からなるIGBTモジュール67のエミッタとダイオード92を逆並列接続したIGBT91からなるIGBTモジュール68のエミッタとが接続された構成の交流スイッチが、それぞれ接続されている。また、各直列接続回路60、61、62の直列接続点は交流出力となり、各々フィルタ用リアクトル71、72、73を介して負荷74に接続される。
本回路構成とすることで、各直列接続回路60、61、62の直列接続点は、正極電位P、負極電位N、および中性点電位Mを出力することが可能となるため、3レベルのインバータ出力となる。図14に出力電圧(Vout)波形例を示す。2レベルタイプのインバータに対して、3つの電圧レベルを持った低次の高調波成分の少ない交流電圧が出力されることが特徴であり、フィルタ用リアクトル(出力フィルタ)71〜73の小型化が可能となる。
つぎに、特許文献1に記載されている従来の3レベルインバータについて図15を用いて説明する。
図15は、3レベルインバータの交流スイッチを含んだ上下アーム1相分の構成図であり、(a)は回路図、(b)は半導体モジュールの斜視図である。
図15(b)に示す半導体モジュール40は、図15(a)に示すように2個の逆阻止IGBT54,55を逆並列にした交流スイッチ53と2個のIGBT(T1,T2)が収納されている。
図16は、半導体モジュールの模式的な断面図である。この半導体モジュール40は、パワー半導体チップ43(図15の符号で示すT1,T2,D1,D2,54,55)を放熱用金属ベース41上の絶縁基板42上に実装し、外部へ導出するための金属端子44をパッケージ45の上面に露出し、パッケージ45の内部は樹脂46が充填されている。
この半導体モジュール40は、電圧形の3レベルインバータに適用される。この半導体モジュール40は、直列接続回路60の正極端子(P端子)にコレクタ端子C1が接続されるダイオードD1を逆並列接続した第1のIGBT(T1)と、この第1のIGBT(T1)のエミッタにコレクタが接続され直列接続回路60の負極端子(N端子)にエミッタ端子E2が接続されるダイオードD2が逆並列接続した第2のIGBT(T2)からなる。
また、第1のIGBT(T1)のエミッタにコレクタが接続する第1の逆阻止型IGBT54と、第1の逆阻止IGBT54に逆並列接続される第2の逆阻止IGBT55で構成される交流スイッチ53からなる。
前記のダイオードD1が逆並列した第1のIGBT(T1)と第2のIGBT(T2)で直列接続回路60が構成され、直列接続回路60の正極端子(P端子)が第1のIGBTのコレクタ端子C1と接続し、負極端子(N端子)が第2のIGBT(T2)のエミッタ端子E2と接続する。
前記の第1の逆阻止IGBT54と第2の逆阻止IGBT55で交流スイッチ53が構成される。
また、この交流スイッチ53は第1のIGBT(T1)のエミッタと第2のIGBT(T2)のコレクタとの接続点E1C2と直列接続回路60の正極端子(P端子)と負極端子(N端子)との間の中間電位にある中間電位端子(M端子)との間に接続される。第1のIGBT(T1)、第2のIGBT(T2)、第1の逆阻止IGBT54および第2の逆阻止IGBT55は一つのパッケージ45内に収納される。
このように、一つの上下アームを一つのパッケージ45に収納し、これらのパッケージ45を3個用いて3レベルインバータを構成すると、外部配線が単純化される。さらに、3レベルインバータの配線インダクタンスの低減が図れると同時に、装置全体の小型化が図れる。
ここで、逆阻止IGBTとは、順方向耐圧(順耐圧)と同等の逆方向耐圧(逆耐圧)を有するIGBTのことであり、順耐圧と逆耐圧が同等であるところから対称型IGBTと称することもある。
また、逆耐圧を有さないIGBTとは、逆耐圧が順耐圧より大幅に低い非対称型IGBTと称せられるIGBTを指し、逆耐圧が印加されない例えばインバータ回路などにフリーホイーリングダイオードを逆並列接続して多用される。通常、単にIGBTというとこの逆耐圧を有さないIGBTのことを指す。
また、特許文献2〜4には、いわゆる1個組の半導体モジュールにおいて、エミッタ端子、コレクタ端子の導出位置を入れ替えた2種類のモジュールを用意し、この2種類のモジュールを並べて配置し、隣接する一方のモジュールのエミッタ端子と他方のモジュールのコレクタ端子を接続することでインバータの一つの上下アームを構成することが開示されている。
特開2008−193779号公報 特開平3−108749号公報 特開平3−65065号公報 特開平9−9644号公報
しかし、前記の図15で示す半導体モジュールを用いて3レベルインバータを製作する場合、3レベルインバータの容量によってモジュール内に格納するIGBTや逆阻止IGBTなどの半導体素子が変更される。すなわち、容量を大きくするためには、半導体素子のチップサイズが変更されたり、IGBTや逆阻止IGBTなどを並列接続したりする。このように、多種の容量の3レベルインバータを揃える場合、格納するIGBTや逆阻止IGBTなどの半導体素子に応じて専用の半導体モジュールのパッケージ45を新規に開発する必要がある。そのため、数十Aから数千Aの広い電流領域に対応するためには、幾つかのパッケージを新規に用意する必要がある。また、数百Vから千数百Vの広い耐圧領域に対応するためには、幾つかのパッケージを新規に用意する必要がある。
また、前記の第1、第2のIGBT(T1,T2)と第1、第2の逆阻止IGBT54,55を別々のパッケージ56a,57(図17、図19参照)で3レベルインバータを構成する場合もある。
図17は、インバータの上下アーム1相分の構成図であり、同図(a)は回路図、(b)は半導体モジュールの要部平面図である。ここで示す例では3主端子(E1C2,E2,C1)はパッケージ56aの上面に一列に配置されている。
図18は、図17の半導体モジュールの内部構造図である。イとロのE1C2はパッケージ56a内で接続しており、パッケージ56a上に配置されるのはイのE1C2である。
図19は、逆阻止IGBTが逆並列接続された交流スイッチの構成図であり、同図(a)は回路図、同図(b)は交流スイッチのパッケージの平面図である。
図15に示す3レベルインバータを図17および図18で示す第1、第2のIGBT(T1,T2)の上下アーム(直列接続回路60)となる半導体モジュール47と図19で示す第1、第2の逆阻止IGBT54,55を用いた交流スイッチ53を組み合わせて構成する。この場合は、図17で示す半導体モジュール47のパッケージは既存のパッケージ56aであり、上アームの素子と下アームの素子を収納した通常よく用いられている2個組パッケージである。この既存のパッケージ56a上には3個の主端子(E1C2,C1,E2)が配置される。
しかし、図19(b)に示す交流スイッチ53のパッケージ57は、図17および図18に示す半導体モジュール47と内部配線の回路構成が異なり2主端子(K端子、L端子)であるため、図17(b)のパッケージ56aは使用できない。
そのため、第1、第2の逆阻止IGBT54,55を収納するパッケージ57は電流定格および電圧定格に合せて新規に開発する必要がある。
3レベルインバータを製作するときに、図15の半導体モジュール40(新規の45パッケージ)を用いる場合や図17の半導体モジュール47(既存のパッケージ56a)と図19の交流スイッチ53(新規のパッケージ57)を組み合わせて用いる場合にはいずれにしても新規のパッケージを開発する必要がある。
また、特許文献2〜4では、外部端子の位置が同じである既存のパッケージを用いて、内部に配置される半導体素子を変更することで,パッケージの形状が同一で2種類のモジュールを形成し、この2種類のモジュールを用いて3レベルインバータの一つの上下アームを構成することについては記載されていない。
この発明の目的は、前記の課題を解決して、新規のパッケージを開発することなく、既存のパッケージを用いることで、低コストで広い電流定格および電圧定格の半導体モジュール、上下アームキットおよび3レベルインバータを提供することができる。
上記目的を達成するために、以下に示すような、半導体モジュールが提供される。半導体モジュールは、フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第1のスイッチング素子と、前記第1のスイッチング素子と直列接続する逆耐圧を有する第1の逆阻止スイッチング素子と、前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子を収納した第1のパッケージと、前記第1のパッケージの上面に配置され前記第1のスイッチング素子の高電位側と接続する高電位側端子(C11)と、前記第1のパッケージの上面に配置される前記第1の逆阻止スイッチング素子の低電位側と接続する第1の中間電位補助端子(M11)と、前記第1のパッケージの上面に配置され前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子とに接続する第1の接続端子(Q11)と、を有する。
また、上記半導体モジュールは、次のようにして提供される。前記第1のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、前記第1の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタである。
また、上記目的を達成するために、以下に示すような、半導体モジュールが提供される。逆耐圧を有する第2の逆阻止スイッチング素子と、前記第2の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第2のスイッチング素子と、前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子を収納した第2のパッケージと、前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子の高電位側と接続する第2の中間電位補助端子(M22)と、前記第2のパッケージの上面に配置され前記第2のスイッチング素子の低電位側と接続する低電位側端子(E22)と、前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子とに接続する第2の接続端子(Q22)と、を有する。
また、上記半導体モジュールは、次のようにして提供される。前記第2のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、前記第2の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタである。
また、上記目的を達成するために、以下に示すような、上下アームキットが提供される。上下アームキットは、3レベルインバータの上アーム側となる第1の半導体モジュールと、前記3レベルインバータの下アーム側となる第2の半導体モジュールの一対の組からなり、前記第1の半導体モジュールは、フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第1のスイッチング素子と、前記第1のスイッチング素子と直列接続する逆耐圧を有する第1の逆阻止スイッチング素子と、前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子を収納した第1のパッケージと、前記第1のパッケージの上面に配置され前記第1のスイッチング素子の高電位側と接続する高電位側端子(C11)と、前記第1のパッケージの上面に配置される前記第1の逆阻止スイッチング素子の低電位側と接続する第1の中間電位補助端子(M11)と、前記第1のパッケージの上面に配置され前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子とに接続する第1の接続端子(Q11)と、を有し、前記第2の半導体モジュールは、逆耐圧を有する第2の逆阻止スイッチング素子と、前記第2の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第2のスイッチング素子と、前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子を収納した第2のパッケージと、前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子の高電位側と接続する第2の中間電位補助端子(M22)と、前記第2のパッケージの上面に配置され前記第2のスイッチング素子の低電位側と接続する低電位側端子(E22)と、前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子とに接続する第2の接続端子(Q22)と、を有する。
また、上記上下アームキットを3個並列配置する3レベルインバータが提供される。3レベルインバータは、前記第1の半導体モジュールの前記高電位側端子(C11端子)同士を第3の接続導体で接続し、前記第2の半導体モジュールの低電位側端子(E22端子)同士を第4の接続導体で接続し、各前記第1の半導体モジュールの中間電位補助端子(M11)と各前記第2の半導体モジュールの中間電位補助端子(M22)同士を第5の接続導体で接続し、前記第3の接続導体と前記第5の接続導体に第1の直流電源の正極と負極をそれぞれ接続し、前記第5の接続導体と前記第4の接続導体に第2の直流電源の正極と負極をそれぞれ接続し、各前記第1の半導体モジュールの第1の接続端子(Q11)と各前記第2の半導体モジュールの第2の接続端子(Q22)を各々第6の接続導体で接続し、該3個の第6の接続導体を出力端子であるU端子、V端子、W端子とする。
また、上記目的を達成するために、以下に示すような、上下アームキットが提供される。上下アームキットは、第1の半導体モジュールと、第2の半導体モジュールと、を含み、前記第1の半導体モジュールは、フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第1のスイッチング素子と、前記第1のスイッチング素子と直列接続する逆耐圧を有する第1の逆阻止スイッチング素子と、前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子を収納した第1のパッケージと、前記第1のパッケージの上面に配置され前記第1のスイッチング素子の高電位側と接続する高電位側端子(C11)と、前記第1のパッケージの上面に配置される前記第1の逆阻止スイッチング素子の低電位側と接続する第1の中間電位補助端子(M11)と、前記第1のパッケージの上面に配置され前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子とに接続する第1の接続端子(Q11)と、を有し、前記第2の半導体モジュールは、逆耐圧を有する第2の逆阻止スイッチング素子と、前記第2の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第2のスイッチング素子と、前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子を収納した第2のパッケージと、前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子の高電位側と接続する第2の中間電位補助端子(M22)と、前記第2のパッケージの上面に配置され前記第2のスイッチング素子の低電位側と接続する低電位側端子(E22)と、前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子とに接続する第2の接続端子(Q22)と、を有し、前記第1の接続端子(Q11端子)と、前記第2の接続端子(Q22端子)と、を第1の接続導体で接続し、前記第1の半導体モジュールの中間電位補助端子(M11端子)と前記第2の半導体モジュールの中間電位補助端子(M22端子)と、を第2の接続導体で接続する。
また、上記上下アームキットを3個並列配置する3レベルインバータが提供される。3レベルインバータは、前記3個の第1の接続導体に3レベルインバータの出力端子であるU端子、V端子、W端子をそれぞれ接続し、前記第2の接続導体同士を接続して中間電位端子(M端子)とし、前記第1半導体モジュールの高電位側端子同士と第1の直流電源の正極を第3の接続導体(P端子)を介して接続し、該第1の直流電源の負極を前記中間電位端子(M端子)に接続し、前記第2半導体モジュールの低電位側端子同士と第2の直流電源の負極を第4の接続導体(N端子)を介して接続し、該第2の直流電源の正極を前記中間電位端子(M端子)に接続する。
この発明によれば、既存のパッケージ(3主端子)を用いて、半導体モジュール、上下アームキットおよび3レベルインバータが構成できるため、新規にパッケージを開発することなく、設計効率の向上、パッケージ部材の共通化が実現できて低コスト化を図ることができる。
また、各種の既存のパッケージを用いて回路構成ができるため、広い電流定格および電圧定格の半導体モジュール、上下アームキットおよび3レベルインバータを提供することができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
この発明の第1実施例の半導体モジュールの構成図であり、(a)は要部回路図、(b)は要部平面図である。 図1の半導体モジュールの内部構造図である。 この発明の第2実施例の半導体モジュールの構成図であり、(a)は要部回路図、(b)は要部平面図である。 図3の半導体モジュールの内部構造図である。 この発明の第3実施例の上下アームキットの要部回路図である。 この発明の第3実施例の上下アームキットの要部平面図である。 この発明の第4実施例の上下アームキットの要部回路図である。 この発明の第4実施例の上下アームキットの要部平面図である。 この発明の第5実施例の3レベルインバータの要部回路図である。 この発明の第5実施例の3レベルインバータの構成図の要部平面図である。 この発明の第6実施例の3レベルインバータの要部回路図である。 この発明の第6実施例の3レベルインバータの構成図の要部平面図である。 従来の技術を用いた直流から交流に変換する3レベルインバータの回路図である。 3レベルインバータの出力電圧(Vout)波形例の図である。 3レベルインバータの交流スイッチを含んだ上下アーム1相分の構成図であり、(a)は回路図、(b)は半導体モジュールの斜視図である。 半導体モジュールの模式的な断面図である。 インバータの上下アーム1相分の構成図であり、(a)は回路図、(b)は半導体モジュールの要部平面図である。 図17の半導体モジュールの内部構造図である。 逆阻止IGBTが逆並列接続された交流スイッチの構成図であり、同図(a)は回路図、同図(b)は交流スイッチのパッケージの平面図である。
実施の形態を以下の実施例で説明する。
<実施例1>
図1は、この発明の第1実施例の半導体モジュールの構成図であり、同図(a)は要部回路図、同図(b)は要部平面図である。図2は、図1の半導体モジュールの内部構造図である。図2では、逆耐圧を有する第1の逆阻止IGBT5が4個並列接続され、逆耐圧を有さない第1のIGBT1(通常用いられているIGBT)が4個並列接続され、FWD(フリーホイーリングダイオード)2が4個で各第1のIGBT1に逆並列された配置された例を挙げた。これは、図18のFWD(D2)を除去した場合の配置と同じである。また、イとロのQ11はパッケージ56内で接続しており、パッケージ56上に配置されるのはイのQ11であり、図17のE1C2に相当する端子である。
また、この第1半導体モジュール100の特徴は、3レベルインバータの直列接続回路の上アームのFWD2が逆並列された逆耐圧を有さない第1のIGBT1と交流スイッチの一方の逆耐圧を有する第1の逆阻止IGBT5を既存のパッケージ56aと同一のパッケージ56に収納している点である。
図1において、第1半導体モジュール100は、FWD2を逆並列接続した第1のIGBT1と第1の逆阻止IGBT5を直列接続した構成であり、第1のIGBT1のエミッタと第1の逆阻止IGBT5のコレクタが接続点9aで接続する。
パッケージ56上には、第1のIGBT1のコレクタと接続する高電位側端子7(C11)、第1の逆阻止IGBT5のエミッタと接続する第1の中間電位補助端子11(M11)、第1のIGBT1のエミッタと第1の逆阻止IGBT5のコレクタの接続点9aに接続する第1の接続端子9(Q11)が配置される。
また、パッケージ56上には、第1のIGBT1および第1の逆阻止IGBT5のそれぞれのゲート端子G1,G2と補助エミッタ端子E1,E2とが配置される。前記のQ11は図17のE1C2に相当する端子である。
前記のFWD2を逆並列接続した第1のIGBT1は、3レベルインバータ500(図9、図10参照)の上アームを構成する素子であり、第1の逆阻止IGBT5は交流スイッチ15(図9参照)の一部を構成する素子である。
図1(b)に示すパッケージ56は各端子配置も含めて、既存の半導体モジュール47のパッケージ56a(図17(b)参照)と同じである。
このように、図1の半導体モジュール100で用いられるパッケージ56は、図17(b)に示す従来の半導体モジュール47の既存のパッケージ56aと共用できるため、3レベルインバータ500用として新規のパッケージを開発する必要がなく、第1半導体モジュール100の開発期間の短縮と、低コスト化ができる。
また、新規のパッケージを開発せずに容易に広い電流定格および電圧定格の第1半導体モジュール100を提供することができる。
<実施例2>
図3は、この発明の第2実施例の半導体モジュールの構成図であり、同図(a)は要部回路図、同図(b)は要部平面図である。図4は、図3の半導体モジュールの内部構造図である。図4は、逆耐圧を有する第2の逆阻止IGBT6が4個並列接続され、逆耐圧を有さない第2のIGBT3(通常用いられているIGBT)が4個並列接続され、FWD4が4個で各通常の第2のIGBT3に逆並列された配置された例を挙げた。これは、図18のFWD(D1)を除去した場合の配置と同じである。また、イとロのQ22はパッケージ56内で接続しており、パッケージ56上に配置されるのはイのQ22であり、図17のE1C2に相当する端子である。
また、この第2半導体モジュール200の特徴は、3レベルインバータの直列接続回路の下アームのFWD4が逆並列された逆耐圧を有さない第2のIGBT3と交流スイッチの他方の逆耐圧を有する第2の逆阻止IGBT6を既存のパッケージ56aと同一のパッケージ56に収納している点である。
図3において、第2半導体モジュール200は、FWD4を逆並列接続した第2のIGBT3と第2の逆阻止IGBT6を直列接続した構成であり、第2のIGBT3のコレクタと第2の逆阻止IGBT6のエミッタが接続する。
第2のIGBT3のエミッタと接続する低電位側端子8(E22)、第2の逆阻止IGBT6のコレクタと接続する第2の中間電位補助端子12(M22)、第2のIGBT3のコレクタと第2の逆阻止IGBT6のエミッタの接続点10aに接続する第2の接続端子10(Q22)と、第2のIGBT3および第2の逆阻止IGBT6のそれぞれのゲート端子G2と補助エミッタ端子E2とが、第2半導体モジュール200のパッケージ56上に配置される。
また、パッケージ56上には、第2のIGBT3および第2の逆阻止IGBT6のそれぞれのゲート端子G3,G4と補助エミッタ端子E3,E4とが配置される。前記のQ22は図17のE1C2に相当する端子である。
前記のFWD4を逆並列接続した第2のIGBT3は、3レベルインバータ500の下アームを構成する素子であり、第2の逆阻止IGBT6は交流スイッチ15(図9参照)の一部を構成する素子である。
図3(b)に示すパッケージ56は各端子配置も含めて、従来のIGBTチップが2個直列接続して収納される既存の半導体モジュール47のパッケージ56a(図17参照)と同じである。
このように、図3(b)の半導体モジュール200で用いられるパッケージ56は、図17(b)に示す従来の半導体モジュール47の既存のパッケージ56aと共用できるため、3レベルインバータ500用として新規のパッケージを開発する必要がなく、第2半導体モジュール200の開発期間の短縮と、低コスト化ができる。
また、新規のパッケージを開発せずに容易に広い電流定格および電圧定格の第2半導体モジュール200を提供することができる。
尚、図中のG3,E3は第2の逆阻止IGBT6のゲート端子、エミッタ補助端子であり、G4,E4は第2のIGBT3のゲート端子、エミッタ補助端子である。
<実施例3>
図5および図6は、この発明の第3実施例の上下アームキットであり、図5は要部回路図、図6は要部平面図である。
この上下アームキット300は、図9および図10に示す3レベルインバータ500の上アーム側となる前記第1半導体モジュール100と下アーム側となる第2半導体モジュール200の一対組からなる。
上下アームが接続されていない図5および図6の上下アームキット300を用いて3レベルインバータ500の一つの上下アームを構成する仕方を説明する。
前記第1半導体モジュール100の第1の接続端子9(Q11)と第2半導体モジュール200の第2の接続端子10(Q22)を点線で示す第1の接続導体13で接続して3レベルインバータ500(図9、図10参照)の出力端子の例えばU端子とする。
前記第1半導体モジュール100の第1の中間電位補助端子11(M11)と第2半導体モジュール200の第2の中間電位補助端子12(M22)を点線で示す第2の接続導体14で接続して3レベルインバータ500の中間電位端子のM端子とする。
前記の第1半導体モジュール100の高電位側端子7(C11)は3レベルインバータ500の図示しないP端子に接続し、第2半導体モジュール200の低電位側端子8(E22)は3レベルインバータ500の図示しないN端子に接続する。
このように、既存のパッケージ56aと同一のパッケージ56を用いてこの上下アームキット300を構成するので上下アームキット300の低コスト化ができる。また、容易に広い電流定格および電圧定格の上下アームキット300を提供できる。
また、前記の上下アームキット300は、互いに接続していない第1半導体モジュール100と第2半導体モジュール200で構成されている。
<実施例4>
図7および図8は、この発明の第4実施例の上下アームキットであり、図7は要部回路図、図8は要部平面図である。
図7および図8の上下アームキット400と図5および図6の上下アームキット300との違いは、上アーム側の第1半導体モジュール100のQ11,M11と下アーム側の第2半導体モジュール200のQ22,M22を第3の接続導体16、第4の接続導体17で接続し、上下アームの半導体モジュール100,200を一体化した点である。
この場合上下アームが一体化されているので使い勝手がよい。また、第3実施例と同様の効果が得られる。
<実施例5>
図9および図10は、この発明の第5実施例の3レベルインバータの構成図であり、図9は要部回路図、図10は要部平面図である。図10では図9に示す第1、第2の直流電源23,24は図示されていない。
3個の上下アームキット300(図5および図6)のそれぞれのQ11,Q22を第1の接続導体13で接続して出力端子であるU端子、V端子、W端子とする。
また、3個の上下アームキット300のそれぞれのM11,M22を第2の接続導体14で接続して、中間電位端子であるM端子とする。この部分は図9に示す3レベルインバータ500の交流スイッチ15を構成する。
また、第1の半導体モジュール100の高電位側端子7(C11)同士を第5の接続導体21で接続して3レベルインバータ500のP端子とする。
また、第2の半導体モジュール200の低電位側端子8(E22)同士を第6の接続導体22で接続して3レベルインバータ500のN端子とする。
第1の直流電源23の正極と負極を3レベルインバータ500のP端子とM端子にそれぞれ接続し、第2の直流電源24の正極と負極を3レベルインバータ500のM端子とN端子にそれぞれ接続することで、3レベルインバータ500が構成される。尚、図示しないが中間電位端子であるM端子を2箇所に設けることで第1、第2の直流電源23,24と接続する配線インダクタンスを低減できる場合もある。
このように上アーム側を構成する第1半導体モジュール100と下アーム側を構成する第2半導体モジュール200の一対からなる前記の上下アームキット300を3個用いて3レベルインバータ500を製作するため、3レベルインバータ500の低コスト化ができる。また、容易に広い電流定格および電圧定格の3レベルインバータ500を製作できる。
<実施例6>
図11および図12は、この発明の第6実施例の3レベルインバータの構成図であり、図11は要部回路図、図12は要部平面図である。図12では図10に示す第1、第2の直流電源23,24は図示されていない。
この3レベルインバータ600と図9および図10の3レベルインバータ500との違いは、上下アームキット300の代わりに上下アームキット400を用いた点である。上下アームキット400では第1半導体モジュール100と第2半導体モジュール200は第3、第4の接続導体16,17で接続されているので、その第3、第4の接続導体16,17に第7の接続導体25、第8の接続導体26を接続点18,19でそれぞれ接続して、M端子、U端子、V端子、W端子とする。
第1の直流電源23の正極と負極を3レベルインバータ600のP端子とM端子にそれぞれ接続し、第2の直流電源24の正極と負極を3レベルインバータ600のM端子とN端子にそれぞれ接続することで、3レベルインバータ600が構成される。尚、図示しないが中間電位端子であるM端子を2箇所に設けることで第1、第2の直流電源23,24と接続する配線インダクタンスを低減できる場合もある。
この3レベルインバータ600の場合も前記の3レベルインバータ500と同様の効果が得られる。
尚、前記の第1実施例から第6実施例は半導体素子としてIGBTを例として挙げたが、パワーMOSFETを用いても構わない。しかし、FWDが内蔵されたパワーMOSFETの場合には、FWDを外付けする必要はない。また、パワーMOSFETは逆耐圧がないため、逆阻止IGBTに相当する部位に用いるパワーMOSFETには直列にダイオードを接続する必要がある。
上記については単に本発明の原理を示すものである。
さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
1 第1のIGBT
2,4 FWD
3 第2のIGBT
5 第1の逆阻止IGBT
6 第2の逆阻止IGBT
7 高電位側端子(C11)
8 低電位側端子(E22)
9 第1の接続端子(Q11)
9a,10a,18,19 接続点
10 第2の接続端子(Q22)
11 第1の中間電位補助端子(M11)
12 第2の中間電位補助端子(M22)
13 第1の接続導体(出力端子:U端子、V端子、N端子)
14 第2の接続導体(中間電位端子:M端子)
15 交流スイッチ
16 第3の接続導体
17 第4の接続導体
21 第5の接続導体(P端子)
22 第6の接続導体(N端子)
23 第1の直流電源
24 第2の直流電源
25 第7の接続導体(中間電位端子:M端子)
26 第8の接続導体(出力端子:U端子、V端子、W端子)
56 パッケージ(既存のパッケージ56aと同じ)
100 第1半導体モジュール
200 第2半導体モジュール
300,400 上下アームキット
500,600 3レベルインバータ

Claims (8)

  1. フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第1のスイッチング素子と、
    前記第1のスイッチング素子と直列接続する逆耐圧を有する第1の逆阻止スイッチング素子と、
    前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子を収納した第1のパッケージと、
    前記第1のパッケージの上面に配置され前記第1のスイッチング素子の高電位側と接続する高電位側端子(C11)と、
    前記第1のパッケージの上面に配置される前記第1の逆阻止スイッチング素子の低電位側と接続する第1の中間電位補助端子(M11)と、
    前記第1のパッケージの上面に配置され前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子とに接続する第1の接続端子(Q11)と、
    を有することを特徴とする半導体モジュール。
  2. 逆耐圧を有する第2の逆阻止スイッチング素子と、
    前記第2の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第2のスイッチング素子と、
    前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子を収納した第2のパッケージと、
    前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子の高電位側と接続する第2の中間電位補助端子(M22)と、
    前記第2のパッケージの上面に配置され前記第2のスイッチング素子の低電位側と接続する低電位側端子(E22)と、
    前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子とに接続する第2の接続端子(Q22)と、
    を有することを特徴とする半導体モジュール。
  3. 前記第1のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、
    前記第1の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタであることを特徴とする請求の範囲第1項に記載の半導体モジュール。
  4. 前記第2のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、
    前記第2の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタであることを特徴とする請求の範囲第2項に記載の半導体モジュール。
  5. 3レベルインバータの上アーム側となる第1の半導体モジュールと、前記3レベルインバータの下アーム側となる第2の半導体モジュールの一対の組からなる上下アームキットであって、
    前記第1の半導体モジュールは、
    フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第1のスイッチング素子と、
    前記第1のスイッチング素子と直列接続する逆耐圧を有する第1の逆阻止スイッチング素子と、
    前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子を収納した第1のパッケージと、
    前記第1のパッケージの上面に配置され前記第1のスイッチング素子の高電位側と接続する高電位側端子(C11)と、
    前記第1のパッケージの上面に配置される前記第1の逆阻止スイッチング素子の低電位側と接続する第1の中間電位補助端子(M11)と、
    前記第1のパッケージの上面に配置され前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子とに接続する第1の接続端子(Q11)と、
    を有し、
    前記第2の半導体モジュールは、
    逆耐圧を有する第2の逆阻止スイッチング素子と、
    前記第2の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第2のスイッチング素子と、
    前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子を収納した第2のパッケージと、
    前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子の高電位側と接続する第2の中間電位補助端子(M22)と、
    前記第2のパッケージの上面に配置され前記第2のスイッチング素子の低電位側と接続する低電位側端子(E22)と、
    前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子とに接続する第2の接続端子(Q22)と、
    を有する、
    ことを特徴とする上下アームキット。
  6. 第1の半導体モジュールと、第2の半導体モジュールと、を含む上下アームキットであって、
    前記第1の半導体モジュールは、
    フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第1のスイッチング素子と、
    前記第1のスイッチング素子と直列接続する逆耐圧を有する第1の逆阻止スイッチング素子と、
    前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子を収納した第1のパッケージと、
    前記第1のパッケージの上面に配置され前記第1のスイッチング素子の高電位側と接続する高電位側端子(C11)と、
    前記第1のパッケージの上面に配置される前記第1の逆阻止スイッチング素子の低電位側と接続する第1の中間電位補助端子(M11)と、
    前記第1のパッケージの上面に配置され前記第1のスイッチング素子と前記第1の逆阻止スイッチング素子とに接続する第1の接続端子(Q11)と、
    を有し、
    前記第2の半導体モジュールは、
    逆耐圧を有する第2の逆阻止スイッチング素子と、
    前記第2の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第2のスイッチング素子と、
    前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子を収納した第2のパッケージと、
    前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子の高電位側と接続する第2の中間電位補助端子(M22)と、
    前記第2のパッケージの上面に配置され前記第2のスイッチング素子の低電位側と接続する低電位側端子(E22)と、
    前記第2のパッケージの上面に配置され前記第2の逆阻止スイッチング素子と前記第2のスイッチング素子とに接続する第2の接続端子(Q22)と、
    を有し、
    前記第1の接続端子(Q11端子)と、前記第2の接続端子(Q22端子)と、を第1の接続導体で接続し、前記第1の半導体モジュールの中間電位補助端子(M11端子)と前記第2の半導体モジュールの中間電位補助端子(M22端子)と、を第2の接続導体で接続する、
    ことを特徴とする上下アームキット。
  7. 請求の範囲第5項に記載の上下アームキットを3個並列配置し、
    前記第1の半導体モジュールの前記高電位側端子(C11端子)同士を第3の接続導体で接続し、前記第2の半導体モジュールの低電位側端子(E22端子)同士を第4の接続導体で接続し、各前記第1の半導体モジュールの中間電位補助端子(M11)と各前記第2の半導体モジュールの中間電位補助端子(M22)同士を第5の接続導体で接続し、前記第3の接続導体と前記第5の接続導体に第1の直流電源の正極と負極をそれぞれ接続し、前記第5の接続導体と前記第4の接続導体に第2の直流電源の正極と負極をそれぞれ接続し、各前記第1の半導体モジュールの第1の接続端子(Q11)と各前記第2の半導体モジュールの第2の接続端子(Q22)を各々第6の接続導体で接続し、該3個の第6の接続導体を出力端子であるU端子、V端子、W端子とする、
    ことを特徴とする3レベルインバータ。
  8. 請求の範囲第6項に記載の上下アームキットを3個並列配置し、
    前記3個の第1の接続導体に3レベルインバータの出力端子であるU端子、V端子、W端子をそれぞれ接続し、前記第2の接続導体同士を接続して中間電位端子(M端子)とし、前記第1半導体モジュールの高電位側端子同士と第1の直流電源の正極を第3の接続導体(P端子)を介して接続し、該第1の直流電源の負極を前記中間電位端子(M端子)に接続し、前記第2半導体モジュールの低電位側端子同士と第2の直流電源の負極を第4の接続導体(N端子)を介して接続し、該第2の直流電源の正極を前記中間電位端子(M端子)に接続する、
    ことを特徴とする3レベルインバータ。
JP2013519503A 2011-06-10 2012-06-06 半導体モジュール、上下アームキットおよび3レベルインバータ Active JP5644943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013519503A JP5644943B2 (ja) 2011-06-10 2012-06-06 半導体モジュール、上下アームキットおよび3レベルインバータ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011129923 2011-06-10
JP2011129923 2011-06-10
PCT/JP2012/064544 WO2012169521A1 (ja) 2011-06-10 2012-06-06 半導体モジュール、上下アームキットおよび3レベルインバータ
JP2013519503A JP5644943B2 (ja) 2011-06-10 2012-06-06 半導体モジュール、上下アームキットおよび3レベルインバータ

Publications (2)

Publication Number Publication Date
JP5644943B2 JP5644943B2 (ja) 2014-12-24
JPWO2012169521A1 true JPWO2012169521A1 (ja) 2015-02-23

Family

ID=47296080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013519503A Active JP5644943B2 (ja) 2011-06-10 2012-06-06 半導体モジュール、上下アームキットおよび3レベルインバータ

Country Status (4)

Country Link
US (2) US9685888B2 (ja)
JP (1) JP5644943B2 (ja)
CN (1) CN103597730B (ja)
WO (1) WO2012169521A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2955836B1 (en) * 2013-02-06 2020-10-07 Fuji Electric Co., Ltd. Semiconductor device
TWI488421B (zh) * 2013-04-03 2015-06-11 Delta Electronics Inc 直流轉交流電源轉換系統及其操作方法
EP3093974B1 (en) * 2014-08-26 2019-02-20 Fuji Electric Co., Ltd. Three-level power conversion device
JP6304017B2 (ja) * 2014-12-18 2018-04-04 三菱電機株式会社 半導体装置
WO2017141407A1 (ja) * 2016-02-18 2017-08-24 三菱電機株式会社 パワー半導体モジュール
US9859808B2 (en) * 2016-04-26 2018-01-02 General Electric Company Power converter topology for use in an energy storage system
CN105789159B (zh) * 2016-05-03 2019-03-22 扬州国扬电子有限公司 一种电极连接点矩阵排列的功率模块
CN105827122A (zh) * 2016-05-03 2016-08-03 扬州国扬电子有限公司 一种电极连接点成列布置的三电平功率模块
CN109417354B (zh) * 2017-01-18 2021-03-19 富士电机株式会社 三电平逆变器
FR3076175B1 (fr) * 2017-12-22 2020-01-10 Valeo Siemens Eautomotive France Sas Equipement electrique a paroi deportee
CN212324008U (zh) * 2020-04-20 2021-01-08 阳光电源股份有限公司 一种逆变器及其功率单元和功率模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1014260A (ja) * 1996-06-18 1998-01-16 Toshiba Corp スイッチングモジュールおよびモジュールを用いた電力変換器
JP2002247862A (ja) * 2001-02-20 2002-08-30 Hitachi Ltd 電力変換装置
JP2008193779A (ja) * 2007-02-02 2008-08-21 Fuji Electric Systems Co Ltd 半導体モジュール
JP2010016947A (ja) * 2008-07-02 2010-01-21 Fuji Electric Device Technology Co Ltd 電力変換装置のパワーモジュール
JP2010288415A (ja) * 2009-06-15 2010-12-24 Fuji Electric Systems Co Ltd 3レベル電力変換装置
JP2011030350A (ja) * 2009-07-24 2011-02-10 Fuji Electric Systems Co Ltd 電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580804B2 (ja) 1989-06-23 1997-02-12 富士電機株式会社 電力変換装置用トランジスタモジュール
JP2707747B2 (ja) 1989-07-31 1998-02-04 富士電機株式会社 インバータ装置
JPH099644A (ja) 1995-06-21 1997-01-10 Fuji Electric Co Ltd 電力用半導体装置
JPH1198837A (ja) * 1997-09-24 1999-04-09 Sansha Electric Mfg Co Ltd 直流電源装置
ATE459131T1 (de) * 2006-02-01 2010-03-15 Abb Research Ltd Schaltzelle sowie umrichterschaltung zur schaltung einer vielzahl von spannungsniveaus
EP2107672A1 (de) * 2008-03-31 2009-10-07 SMA Solar Technology AG Dreiphasiger Wechselrichter ohne Verbindung zwischen dem Neutralleiter des Netzes und dem Mittelpunkt des Zwischenkreises
DE112009004960B4 (de) * 2009-06-19 2015-10-22 Mitsubishi Electric Corporation Leistungsumwandlungseinrichtung
JP5461899B2 (ja) * 2009-06-26 2014-04-02 株式会社東芝 電力変換装置
JP2011109789A (ja) * 2009-11-17 2011-06-02 Fuji Electric Holdings Co Ltd 電力変換装置
JP5429032B2 (ja) * 2010-05-07 2014-02-26 三菱電機株式会社 電力変換回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1014260A (ja) * 1996-06-18 1998-01-16 Toshiba Corp スイッチングモジュールおよびモジュールを用いた電力変換器
JP2002247862A (ja) * 2001-02-20 2002-08-30 Hitachi Ltd 電力変換装置
JP2008193779A (ja) * 2007-02-02 2008-08-21 Fuji Electric Systems Co Ltd 半導体モジュール
JP2010016947A (ja) * 2008-07-02 2010-01-21 Fuji Electric Device Technology Co Ltd 電力変換装置のパワーモジュール
JP2010288415A (ja) * 2009-06-15 2010-12-24 Fuji Electric Systems Co Ltd 3レベル電力変換装置
JP2011030350A (ja) * 2009-07-24 2011-02-10 Fuji Electric Systems Co Ltd 電力変換装置

Also Published As

Publication number Publication date
WO2012169521A1 (ja) 2012-12-13
US20170214336A1 (en) 2017-07-27
CN103597730A (zh) 2014-02-19
US9685888B2 (en) 2017-06-20
CN103597730B (zh) 2016-01-20
US20140169054A1 (en) 2014-06-19
US10003280B2 (en) 2018-06-19
JP5644943B2 (ja) 2014-12-24

Similar Documents

Publication Publication Date Title
JP5644943B2 (ja) 半導体モジュール、上下アームキットおよび3レベルインバータ
JP5369922B2 (ja) 3レベル電力変換装置
US8300443B2 (en) Semiconductor module for use in power supply
JP6717270B2 (ja) 半導体モジュール
JP5642086B2 (ja) 3レベル電力変換装置
JP5494147B2 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
US20170338734A1 (en) Power conversion apparatus and power semiconductor module
JPWO2010146637A1 (ja) 電力変換装置
KR101373170B1 (ko) 컨버터
JP2011193646A (ja) 半導体装置
JP2009022062A (ja) 3レベル電力変換回路の配線構造
JP2014036509A (ja) 3レベル電力変換装置
JP2014217270A (ja) 3レベル電力変換装置用ハーフブリッジ
JP6665456B2 (ja) パワー半導体装置
JP2011120376A (ja) パワー半導体モジュールとそれを適用した電力変換装置
JP2007181351A (ja) 電力変換装置のインバータモジュール
JP5571013B2 (ja) 半導体スイッチ、及び電力変換装置
JP5678597B2 (ja) 電力変換器の主回路構造
JP2006158107A (ja) 3レベルインバータ装置
CN107546974A (zh) 具有级联二极管电路的升压电路和逆变器拓扑
JPH10285950A (ja) 3レベル電力変換装置の主回路
JP6206090B2 (ja) 3レベル電力変換装置
JP6573025B2 (ja) マルチレベル電力変換装置
JP2006271131A (ja) 電力変換装置
JP2017162884A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5644943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250