JPWO2012105180A1 - 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法 - Google Patents

液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法 Download PDF

Info

Publication number
JPWO2012105180A1
JPWO2012105180A1 JP2012555726A JP2012555726A JPWO2012105180A1 JP WO2012105180 A1 JPWO2012105180 A1 JP WO2012105180A1 JP 2012555726 A JP2012555726 A JP 2012555726A JP 2012555726 A JP2012555726 A JP 2012555726A JP WO2012105180 A1 JPWO2012105180 A1 JP WO2012105180A1
Authority
JP
Japan
Prior art keywords
insulating film
electrode
capacitor
drain electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012555726A
Other languages
English (en)
Other versions
JP5243664B2 (ja
Inventor
義仁 原
義仁 原
幸伸 中田
幸伸 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012555726A priority Critical patent/JP5243664B2/ja
Application granted granted Critical
Publication of JP5243664B2 publication Critical patent/JP5243664B2/ja
Publication of JPWO2012105180A1 publication Critical patent/JPWO2012105180A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
    • G02F2201/508—Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

透明基板（１０）に各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極（１４ｂ）を有する複数のスイッチング素子と、各スイッチング素子を覆うように設けられ、無機絶縁膜（１５）及び有機絶縁膜（１６）が順に積層された層間絶縁膜（１７）と、層間絶縁膜（１７）上に設けられた容量電極（１８ａ）と、容量電極（１８ａ）を覆うように設けられた容量絶縁膜（１９）と、容量絶縁膜（１９）上に設けられ、容量電極（１８ａ）に対向して各副画素毎に補助容量（６）を構成し、容量電極（１８ａ）と絶縁状態で各スイッチング素子のドレイン電極（１４ｂ）にそれぞれ接続された複数の画素電極（２０ａ）とを備え、ドレイン電極（１４ｂ）及び容量電極（１８ａ）が有機絶縁膜（１６）から露出する無機絶縁膜（１５）を介して互いに重なる接続領域（Ｒ）を備えている。

Description

本発明は、液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法に関し、特に、液晶表示パネル及びそれを構成するアレイ基板における黒点化による欠陥修正技術に関するものである。
液晶表示パネルは、例えば、画像の最小単位である各副画素毎に薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）などが設けられたＴＦＴアレイ基板と、ＴＦＴアレイ基板に対向するように設けられた対向基板と、ＴＦＴアレイ基板及び対向基板の間に設けられた液晶層とを備えている。
ＴＦＴアレイ基板は、例えば、互いに平行に延びるように設けられた複数のゲート線と、各ゲート線の間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線と、各ゲート線及び各容量線を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上に各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線と、各ゲート線及び各ソース線の交差部分毎にそれぞれ設けられた複数のＴＦＴと、各ＴＦＴ及び各ソース線を覆うように設けられた層間絶縁膜と、層間絶縁膜上にマトリクス状に設けられ、各ＴＦＴにそれぞれ接続された複数の画素電極とを備えている。
ＴＦＴは、例えば、ガラス基板などの透明基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに離間するように設けられたソース電極及びドレイン電極とを備えている。ここで、ゲート電極は、例えば、各ゲート線が側方に突出した部分である。また、ソース電極は、例えば、各ソース線が側方に突出した部分である。さらに、ドレイン電極は、層間絶縁膜に形成されたコンタクトホールを介して画素電極に接続されていると共に、ゲート絶縁膜を介して容量線と重なることにより、補助容量を構成している。
液晶表示パネルでは、各副画素毎に設けられたＴＦＴにおいて、例えば、ソース電極及びドレイン電極の間に導電性を有する異物や膜残りなどが介在すると、ソース電極及びドレイン電極が短絡するおそれがある。そうなると、その副画素の画素電極には、ソース線からの表示信号が常に入力されるので、その副画素が輝点として検出され易くなってしまう。そのため、輝点が検出された副画素では、例えば、ドレイン電極を切断すると共に、切断されたドレイン電極の画素電極に接続された側とゲート線又は容量線とを接続することにより、輝点を黒点化する欠陥修正が行われることになる。
例えば、特許文献１には、データバスライン（ソース線）からのデータ信号（表示信号）が印加されない欠陥画素の画素電極を有するＴＦＴ方式の液晶表示装置において、ゲートバスライン（ゲート線）に接続されているＴＦＴのゲート電極の部分に、光エネルギーを照射し、そのゲート電極と欠陥画素の画素電極とをドレイン電極を介して電気的に接続し、欠陥画素の画素電極にゲートバスラインの走査信号を入力する、欠陥画素の修正方法が開示されている。
ここで、特許文献１のように、ドレイン電極とゲート線とを電気的に接続する修正方法では、液晶層の階調特性によっては輝点が黒点化せずに、中間調の輝点として検出される場合があるので、液晶表示パネルの製造では、ドレイン電極と容量線とを電気的に接続して黒点化する修正方法が主流になっている。
特開平９−１７９１４３号公報
ところで、上述した構成のＴＦＴアレイ基板では、各副画素に配置された遮光性の容量線により、低開口率になってしまうので、容量線を代わりに、層間絶縁膜及び各画素電極の間に透明な容量電極及び絶縁膜を順に配置させることにより、容量電極と、各画素電極と、それらの間の絶縁膜とにより補助容量を構成して、開口率を向上させた高開口率のＴＦＴアレイ基板が提案されている。
しかしながら、この高開口率のＴＦＴアレイ基板では、層間絶縁膜が、比較的薄い無機絶縁膜と比較的厚い有機絶縁膜とを順に積層した積層膜により構成されていると、黒点化による欠陥修正を行う際に、透明基板側から接続箇所にレーザー光を照射しても、ドレイン電極と容量線に相当する容量電極とを電気的に接続することが困難である。これは、レーザー光の照射により、ドレイン電極の金属が層間絶縁膜中に飛散しても、層間絶縁膜を構成する有機絶縁膜が比較的厚いので、ドレイン電極の金属が容量線に相当する容量電極に到達しないためと考えられる。これに対して、上述した低開口率のＴＦＴアレイ基板では、透明基板側から接続箇所にレーザー光を照射すると、容量線の金属が比較的薄いゲート絶縁膜中に飛散してドレイン電極に到達することにより、ドレイン電極と容量線とが電気的に接続されて、黒点化による欠陥修正を行うことができる。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、黒点化による欠陥修正において、ドレイン電極と容量電極とを確実に接続することにある。
上記目的を達成するために、本発明は、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えるようにしたものである。
具体的に本発明に係る液晶表示パネルは、複数の副画素と、互いに対向するように設けられたアレイ基板及び対向基板と、上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、上記アレイ基板が、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えた液晶表示パネルであって、上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられていることを特徴とする。
上記の構成によれば、アレイ基板において、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、ソース電極及びドレイン電極の間で短絡が発生した副画素が輝点として検出された場合には、例えば、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、輝点が黒点化されるので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。
上記各画素電極には、上記接続領域に重なるように開口部が設けられていてもよい。
上記の構成によれば、各画素電極には、例えば、液晶層の配向を規制するための構造体として、接続領域に重なるように開口部が設けられているので、接続領域に対するレーザー光の照射による画素電極の損傷が抑制される。
上記アレイ基板の上記接続領域では、上記透明基板上にゲート絶縁膜、上記ドレイン電極、無機絶縁膜、容量電極、容量絶縁膜及び各画素電極が順に積層されていてもよい。
上記の構成によれば、アレイ基板の接続領域では、画素電極（最上層）／容量絶縁膜／容量電極／無機絶縁膜／ドレイン電極／ゲート絶縁膜／透明基板（最下層）の積層構造を有しているので、ドレイン電極及び容量電極が確実に接続可能な基板構造が具体的に構成される。
また、本発明に係る液晶表示パネルの製造方法は、複数の副画素と、互いに対向するように設けられたアレイ基板及び対向基板と、上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、上記アレイ基板が、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備え、上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられた液晶表示パネルを製造する方法であって、上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とする。
上記の方法によれば、アレイ基板において、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、検出工程において、例えば、点灯検査により、ソース電極及びドレイン電極の間で短絡が発生した副画素が輝点として検出された場合には、修正工程において、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、輝点が黒点化されるので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。
上記修正工程では、上記接続領域の端部及び該端部に隣接する該接続領域の外部に上記レーザー光を照射してもよい。
上記の方法によれば、修正工程では、接続領域の端部及びそれに隣接する接続領域の外部にレーザー光を照射することにより、レーザー光の照射が接続領域だけに集中しないので、ドレイン電極の金属の過度の飛散が抑制され、ドレイン電極と容量電極とがいっそう確実に接続される。
また、本発明に係るアレイ基板は、複数の副画素と、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えたアレイ基板であって、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域を備えていることを特徴とする。
上記の構成によれば、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、ソース電極及びドレイン電極の間で短絡が発生した副画素が検出された場合には、例えば、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、黒点化されるので、アレイ基板の黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。
また、本発明に係るアレイ基板の製造方法は、複数の副画素と、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極と、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なるように設けられた接続領域とを備えたアレイ基板を製造する方法であって、上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とする。
上記の方法によれば、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、検出工程において、光学的検査や電荷検出法による検査により、ソース電極及びドレイン電極の間で短絡が発生した副画素が検出された場合には、修正工程において、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、黒点化されるので、アレイ基板の黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。
本発明によれば、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、黒点化による欠陥修正において、ドレイン電極と容量電極とを確実に接続することができる。
図１は、実施形態１に係る液晶表示パネルの断面図である。 図２は、実施形態１に係る液晶表示パネルを構成するＴＦＴアレイ基板の各副画素の平面図である。 図３は、図２中のIII−III線に沿ったＴＦＴアレイ基板の断面図である。 図４は、ＴＦＴアレイ基板の各副画素に設けられた接続領域及びその近傍を拡大した平面図である。 図５は、図４中のV−V線に沿ったＴＦＴアレイ基板の断面図である。 図６は、修正工程における液晶表示パネルの断面図である。 図７は、図６の液晶表示パネルの修正工程後の断面図である。 図８は、実施形態２に係る液晶表示パネルを構成するＴＦＴアレイ基板の各副画素に設けられた接続領域及びその近傍を拡大した平面図である。 図９は、実施形態３に係る液晶表示パネルを構成するＴＦＴアレイ基板の各副画素に設けられた接続領域及びその近傍を拡大した平面図である。 図１０は、図９中のX−X線に沿ったＴＦＴアレイ基板の断面図である。 図１１は、実施形態４に係る修正工程におけるＴＦＴアレイ基板の断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図７は、本発明に係る液晶表示パネル及びその製造方法の実施形態１を示している。具体的に、図１は、本実施形態の液晶表示パネル５０の断面図である。また、図２は、液晶表示パネル５０を構成するＴＦＴアレイ基板３０ａの各副画素Ｐの平面図であり、図３は、図２中のIII−III線に沿ったＴＦＴアレイ基板３０ａの断面図である。さらに、図４は、ＴＦＴアレイ基板３０ａの各副画素Ｐに設けられた接続領域Ｒ及びその近傍を拡大した平面図であり、図５は、図４中のV−V線に沿ったＴＦＴアレイ基板３０ａの断面図である。
液晶表示パネル５０は、図１に示すように、互いに対向するように設けられたＴＦＴアレイ基板３０ａ及び対向基板４０と、ＴＦＴアレイ基板３０ａ及び対向基板４０の間に設けられた液晶層４５と、ＴＦＴアレイ基板３０ａ及び対向基板４０を互いに接着すると共に、ＴＦＴアレイ基板３０ａ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材４６とを備えている。ここで、液晶表示パネル５０では、図１に示すように、対向基板４０から突出するＴＦＴアレイ基板３０ａの表面に端子領域Ｔが規定さえ、シール材４６の内側に表示領域Ｄが規定されている。そして、表示領域Ｄでは、複数の副画素Ｐ（図２参照）がマトリクス状に配列されている。
ＴＦＴアレイ基板３０ａは、図２及び図３に示すように、透明基板１０と、透明基板１０上に互いに平行に延びるように設けられた複数のゲート線１１と、各ゲート線１１を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上に各ゲート線１１と直交する方向に互いに平行に延びるように設けられた複数のソース線１４と、各ゲート線１１及び各ソース線１４の交差部分毎、すなわち、各副画素Ｐ毎にそれぞれ設けられた複数のＴＦＴ５と、各ＴＦＴ５及び各ソース線１４を覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上に設けられた容量電極１８ａと、容量電極１８ａを覆うように設けられた容量絶縁膜１９と、容量絶縁膜１９上にマトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極２０ａと、各画素電極２０ａを覆うように設けられた配向膜（不図示）とを備えている。
ＴＦＴ５は、図２及び図３に示すように、透明基板１０上に設けられたゲート電極１１ａと、ゲート電極１１ａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上にゲート電極１１ａに重なるように島状に設けられた半導体層１３と、半導体層１３上に互いに離間するように設けられたソース電極１４ａ及びドレイン電極１４ｂとを備えている。
ゲート電極１１ａは、図２に示すように、各ゲート線１１が各副画素Ｐ毎に側方に突出した部分である。なお、本実施形態では、各ゲート線１１の側方に突出した部分からなるゲート電極１１ａを例示したが、このゲート電極は、線状に延びるゲート線１１の一部分であってもよい。
半導体層１３は、例えば、チャネル領域を有する真性アモルファスシリコン層（不図示）と、チャネル領域が露出するように真性アモルファスシリコン層上に設けられ、ソース電極１４ａ及びドレイン電極１４ｂにそれぞれ接続されたｎ＋アモルファスシリコン層（不図示）とを備えている。なお、本実施形態では、半導体層１３として、アモルファスシリコンを例示したが、半導体層１３は、例えば、ポリシリコンやＩｎ−Ｇａ−Ｚｎ−Ｏ系などの酸化物半導体であってもよい。
ソース電極１４ａは、図２に示すように、各ソース線１４が各副画素Ｐ毎に側方に突出した部分である。なお、本実施形態では、各ソース線１４の側方に突出した部分からなるソース電極１４ａを例示したが、このソース電極は、線状に延びるソース線１４の一部分であってもよい。
ドレイン電極１４ｂは、図２及び図３に示すように、容量電極１８ａと絶縁状態で、すなわち、容量電極１８ａを覆う容量絶縁膜１９に形成されたコンタクトホール１９ｃを介して、画素電極２０ａに接続されている。
容量電極１８ａは、図３〜図５に示すように、全ての副画素Ｐにわたって一体に形成され、各副画素Ｐ毎に、ドレイン電極１４ｂと画素電極２０ａとの接続部分で開口部１８ｃを有している。そして、容量電極１８ａは、図３及び図５に示すように、容量絶縁膜１９を介して、画素電極２０ａに対向することにより、各副画素Ｐ毎に補助容量６を構成している。また、容量電極１８ａは、図４に示すように、後述する有機絶縁膜１６の開口部１６ｃの図中左中部に突出している。
層間絶縁膜１７は、図３及び図５に示すように、透明基板１０側に設けられた無機絶縁膜１５と、無機絶縁膜１５に積層された有機絶縁膜１６とを備えている。ここで、有機絶縁膜１６は、図３〜図５に示すように、ドレイン電極１４ｂと画素電極２０ａとの接続部分において開口部１６ｃを有し、開口部１６ｃでは、無機絶縁膜１５が有機絶縁膜１６から露出している。そして、有機絶縁膜１６の開口部１６ｃでは、図４及び図５に示すように、ドレイン電極１４ｂ、及び容量電極１８ａの突出部分が無機絶縁膜１５を介して互いに重なることにより、接続領域Ｒ（図４中のハッチング部分参照）が構成されている。また、接続領域Ｒでは、図５に示すように、画素電極２０ａ（最上層）／容量絶縁膜１９／容量電極１８ａ／無機絶縁膜１５／ドレイン電極１４ｂ／ゲート絶縁膜１２／透明基板１０（最下層）の積層構造を有している。なお、図４では、図中全面に配置する画素電極（２０ａ）が省略されている。
対向基板４０は、例えば、透明基板（不図示）と、透明基板上に格子状に設けられたブラックマトリクス（不図示）と、ブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層（不図示）と、ブラックマトリクス、各着色層を覆うように設けられた共通電極（不図示）と、共通電極上に柱状に設けられた複数のフォトスペーサ（不図示）と、共通電極及び各フォトスペーサを覆うように設けられた配向膜（不図示）とを備えている。
液晶層４５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示パネル５０は、ＴＦＴアレイ基板３０ａ上の各画素電極２０ａと対向基板４０上の共通電極との間に配置する液晶層４５に各副画素Ｐ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐにパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。
次に、本実施形態の液晶表示パネル５０ａの製造方法について、図６及び図７を用いて説明する。ここで、本実施形態の液晶表示パネル５０ａの製造方法は、ＴＦＴアレイ基板製造工程、対向基板製造工程、液晶注入工程、検出工程及び修正工程を備える。なお、図６は、修正工程における液晶表示パネル５０の断面図であり、図７は、図６の液晶表示パネル５０に対して、修正工程を行った後の液晶表示パネル５０ａの断面図である。
＜ＴＦＴアレイ基板製造工程＞
まず、ガラス基板やプラスチック基板などの透明基板１０の基板全体に、例えば、スパッタリング法により、モリブデン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブデン膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、ゲート線１１及びゲート電極１１ａを形成する。なお、本実施形態では、モリブデン膜を用いてゲート線１１及びゲート電極１１ａを形成する方法を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜などの金属膜、その合金膜や金属窒化膜、又はそれらの積層膜を用いて、ゲート線１１及びゲート電極１１ａを形成してもよい。
続いて、ゲート線１１及びゲート電極１１ａが形成された基板全体に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜（厚さ１００ｎｍ〜６００ｎｍ程度）を成膜して、ゲート絶縁膜１２を形成する。なお、本実施形態では、窒化シリコン膜を用いて、ゲート絶縁膜１２を形成する方法を例示したが、例えば、酸化シリコン膜（ＳｉＯｘ）、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）、窒化酸化シリコン膜（ＳｉＮｘＯｙ、ｘ＞ｙ）などの単層膜、又はそれらの積層膜を用いて、ゲート絶縁膜１２を形成してもよい。
そして、ゲート絶縁膜１２が形成された基板全体に、例えば、プラズマＣＶＤ法により、真性アモルファスシリコン膜（厚さ１００ｎｍ程度）及びリンがドープされたｎ＋アモルファスシリコン膜（厚さ５０ｎｍ程度）を順に成膜した後に、真性アモルファスシリコン膜及びｎ＋アモルファスシリコン膜の積層膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、半導体層形成部（１３）を形成する。
さらに、半導体層形成部（１３）が形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜１５０ｎｍ程度）及びアルミニウム膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、ソース線１４、ソース電極１４ａ及びドレイン電極１４ｂを形成する。なお、本実施形態では、チタン膜及びアルミニウム膜の金属積層膜を用いて、ソース線１４、ソース電極１４ａ及びドレイン電極１４ｂを形成する方法を例示したが、例えば、アルミニウム膜、タングステン膜、モリブデン膜、タンタル膜、クロム膜、チタン膜、銅膜などの金属膜、その合金膜や金属窒化膜、又はそれらの積層膜を用いて、ソース線１４、ソース電極１４ａ及びドレイン電極１４ｂを形成してもよい。
続いて、ソース電極１４ａ及びドレイン電極１４ｂをマスクとして、上記半導体層形成部のｎ＋アモルファスシリコン膜をエッチングすることにより、チャネル領域を形成して、半導体層１３及びそれを備えたＴＦＴ５を形成する。
そして、ＴＦＴ５が形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などの無機絶縁膜（１５）を厚さ３００ｎｍ程度で成膜する。
さらに、無機絶縁膜（１５）が成膜された基板全体に、例えば、スピンコート法又はスリットコート法により、感光性のアクリル樹脂などからなる感光性樹脂膜を厚さ２．０μｍ〜４．０μｍ程度に塗布した後に、その感光性樹脂膜に対して、露光、現像及びベーキングを行うことにより、開口部１６ｃを有する有機絶縁膜１６を形成する。
続いて、有機絶縁膜１６が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜などの透明導電膜を厚さ５０ｎｍ〜２００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、開口部１８ｃを有する容量電極１８ａを形成する。
そして、容量電極１８ａが形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などの無機絶縁膜を厚さ３００ｎｍ程度で成膜した後に、その無機絶縁膜（１９）及び先に成膜した無機絶縁膜（１５）に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、無機絶縁膜１５及び有機絶縁膜１６からなる層間絶縁膜１７、並びにコンタクトホール１９ｃを有する容量絶縁膜１９を形成する。
さらに、層間絶縁膜１７及び容量絶縁膜１９が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜などの透明導電膜を厚さ５０ｎｍ〜２００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、画素電極２０ａを形成する。
最後に、画素電極２０ａが形成された基板全体に、例えば、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
以上のようにして、ＴＦＴアレイ基板３０ａを製造することができる。
＜対向基板製造工程＞
まず、ガラス基板やプラスチック基板などの透明基板の基板全体に、例えば、スピンコート法又はスリットコート法により、黒色に着色された感光性樹脂を塗布した後に、その塗布膜に対して、露光、現像及びベーキングを行うことにより、ブラックマトリクスを厚さ１．０μｍ程度に形成する。
続いて、上記ブラックマトリクスが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜に対して、露光、現像及びベーキングを行うことにより、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
そして、上記各着色層が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜などの透明導電膜を厚さ５０ｎｍ〜２００ｎｍ程度で成膜することにより、共通電極を形成する。
さらに、上記共通電極が形成された基板全体に、例えば、スピンコート法又はスリットコート法により、感光性のアクリル樹脂などからなる感光性樹脂膜を塗布した後に、その感光性樹脂膜に対して、露光、現像及びベーキングを行うことにより、フォトスペーサを厚さ４．０μｍ程度に形成する。
最後に、上記フォトスペーサが形成された基板全体に、例えば、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
以上のようにして、対向基板４０を製造することができる。
＜液晶注入工程＞
まず、例えば、上記対向基板製造工程で製造された対向基板４０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化の併用型樹脂などからなるシール材４６を枠状に印刷した後に、シール材４６の内側に液晶材料を滴下する。
続いて、上記液晶材料が滴下された対向基板４０と、上記ＴＦＴアレイ基板製造工程で製造されたＴＦＴアレイ基板３０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
さらに、上記貼合体に挟持されたシール材４６にＵＶ光を照射した後に、その貼合体を加熱することによりシール材４６を硬化させる。
最後に、上記シール材４６を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
以上のようにして、液晶表示パネル５０（検査前）を製造することができる。
＜検出工程＞
上記製造された液晶表示パネル５０において、各ゲート線１１に、バイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して、全ての副画素ＰのＴＦＴ５をオン状態にすると共に、各ソース線１４に、１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力することにより、各ＴＦＴ５を介して画素電極２０ａにソース検査信号を入力する。そして、同時に、対向基板４０の共通電極に直流で−１Ｖの電位の共通電極検査信号を入力することにより、ＴＦＴアレイ基板３０ａの各画素電極２０ａと対向基板４０の共通電極との間に配置する液晶層４５に電圧を印加して、各画素電極２０ａにより構成される各副画素Ｐが点灯状態になる。このとき、例えば、ノーマリブラックモード（電圧無印加時に黒表示）の液晶表示パネル５０では、表示画面が黒表示から白表示となる。ここで、膜残りなどにより、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓ（図２中の２点鎖線参照）が発生した副画素Ｐでは、ＴＦＴ５のオン／オフ制御に関係せず、画素電極２０ａにソース検査信号が常に入力されるので、その副画素Ｐは、黒表示の表示画面において輝点として検出される。
＜修正工程＞
上記検出工程で短絡Ｓが検出された場合には、その検出された副画素Ｐにおいて、図２及び図６に示すように、ドレイン電極１４ｂのＸ部にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、接続領域ＲのＹ部にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを接続する。ここで、図７の修正工程後の液晶表示パネル５０ａでは、互いに接続されたドレイン電極１４ｂ及び容量電極１８ａの符号をそれぞれ１４ｂａ及び１８ａａとし、それらの間に配置する無機絶縁膜１５の符号を１５ａとし、それらを備えたＴＦＴアレイ基板３０ａの符号を３０ａａとしている。また、レーザー光Ｌは、例えば、ＹＡＧ（Yttrium Aluminium Garnet）レーザーなどから、２．５μｍ×２．５μｍ程度のスポットサイズで出力されたものである。なお、接続領域Ｒは、その大きさが５μｍ×５μｍ程度以上あれば、接続領域Ｒにレーザー光を照射して、修正可能である。
以上のようにして、黒点化による欠陥修正が行われた液晶表示パネル５０ａを製造することができる。
以上説明したように、本実施形態の液晶表示パネル５０（５０ａ）及びその製造方法によれば、ＴＦＴアレイ基板３０ａにおいて、ドレイン電極１４ｂ及び容量電極１８ａの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ａが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、ドレイン電極１４ｂ及び容量電極１８ａが互いに重なる接続領域Ｒには、ドレイン電極１４ｂ及び容量電極１８ａの間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜１６が配置されずに、比較的薄い無機絶縁膜１５だけが配置される。そのため、検出工程において、点灯検査により、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓが発生した副画素Ｐが輝点として検出された場合には、修正工程において、その短絡Ｓが発生した副画素Ｐにおいて、ドレイン電極１４ｂにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が層間絶縁膜１７（無機絶縁膜１５及び有機絶縁膜１６）中を飛散して、ドレイン電極１４ｂが切断されると共に、ドレイン電極１４ｂ及び容量電極１８ａが無機絶縁膜１５を介して互いに重なる接続領域Ｒにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が比較的薄い無機絶縁膜１５中を飛散して容量電極１８ａに容易に到達するので、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを確実に接続することができる。これにより、短絡Ｓが発生した副画素Ｐでは、画素電極２０ａが容量電極１８ａの電位（例えば、接地電位）に固定されて、輝点を黒点化することができるので、液晶表示パネル５０（５０ａ）の黒点化による欠陥修正において、ドレイン電極１４ｂ（１４ｂａ）と容量電極１８ａ（１８ａａ）とを確実に接続することができる。
《発明の実施形態２》
図８は、本実施形態の液晶表示パネルを構成するＴＦＴアレイ基板３０ｂの各副画素Ｐに設けられた接続領域Ｒ及びその近傍を拡大した平面図である。ここで、図８では、図４と同様に、図中全面に配置する画素電極（２０ａ）が省略されている。なお、以下の各実施形態において、図１〜図７と同じ部分については同じ符号を付して、その詳細な説明を省略する。
上記実施形態１では、レーザー光Ｌを照射するＹ部の大部分が接続領域Ｒに含まれる液晶表示パネル５０（５０ａ）の製造方法を例示したが、本実施形態では、レーザー光Ｌを照射するＹ部の一部分が接続領域Ｒに含まれる液晶表示パネルの製造方法を例示する。
本実施形態の液晶表示パネルは、互いに対向するように設けられたＴＦＴアレイ基板３０ｂ（図８参照）及び対向基板４０（図１参照）と、ＴＦＴアレイ基板３０ｂ及び対向基板４０の間に設けられた液晶層４５（図１参照）と、ＴＦＴアレイ基板３０ｂ及び対向基板４０を互いに接着すると共に、ＴＦＴアレイ基板３０ｂ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材４６（図１参照）とを備えている。
ＴＦＴアレイ基板３０ｂは、透明基板１０（図３参照）と、透明基板１０上に互いに平行に延びるように設けられた複数のゲート線１１（図２参照）と、各ゲート線１１を覆うように設けられたゲート絶縁膜１２（図３参照）と、ゲート絶縁膜１２上に各ゲート線１１と直交する方向に互いに平行に延びるように設けられた複数のソース線１４（図２参照）と、各ゲート線１１及び各ソース線１４の交差部分毎にそれぞれ設けられた複数のＴＦＴ５（図２及び図３参照）と、各ＴＦＴ５及び各ソース線１４を覆うように設けられた層間絶縁膜１７（図３参照）と、層間絶縁膜１７上に設けられた容量電極１８ｂ（図８参照）と、容量電極１８ｂを覆うように設けられた容量絶縁膜１９（図３参照）と、容量絶縁膜１９上にマトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極２０ａ（図２及び図３参照）と、各画素電極２０ａを覆うように設けられた配向膜（不図示）とを備えている。
ＴＦＴアレイ基板３０ｂでは、図８に示すように、容量電極１８ｂが有機絶縁膜１６の開口部１６ｃの図中左下部に突出している。そして、有機絶縁膜１６の開口部１６ｃでは、図８に示すように、ドレイン電極１４ｂ、及び容量電極１８ｂの突出部分が無機絶縁膜１５を介して互いに重なることにより、接続領域Ｒ（図中のハッチング部分参照）が構成されている。
本実施形態のＴＦＴアレイ基板３０ｂ及びそれを備えた液晶表示パネルは、上記実施形態１のＴＦＴアレイ基板製造工程において、容量電極１８ａのパターン形状を変更すれば、製造することができる。そして、製造されたＴＦＴアレイ基板３０ｂを備えた液晶表示パネルに対して、上記実施形態１と同様に、検出工程を行い、短絡Ｓが検出された場合には、修正工程を行うことになる。具体的に、その修正工程では、短絡Ｓが検出された副画素Ｐにおいて、上記実施形態１と同様に、図２に示すように、ドレイン電極１４ｂのＸ部にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、図８に示すように、接続領域Ｒの図中右上部及びそれに隣接する接続領域Ｒの外部を含むＹ部にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ｂとを接続する。
以上説明したように、本実施形態のＴＦＴアレイ基板３０ｂを備えた液晶表示パネル及びその製造方法によれば、上記実施形態１と同様に、ＴＦＴアレイ基板３０ｂにおいて、ドレイン電極１４ｂ及び容量電極１８ｂの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ｂが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極１４ｂと容量電極１８ｂとを確実に接続することができる。
また、本実施形態のＴＦＴアレイ基板３０ｂを備えた液晶表示パネル及びその製造方法によれば、修正工程では、接続領域Ｒの端部及びそれに隣接する接続領域Ｒの外部にレーザー光Ｌを照射することにより、レーザー光Ｌの照射が接続領域Ｒだけに集中しないので、ドレイン電極１４ｂの金属の過度の飛散を抑制することができ、ドレイン電極１４ｂと容量電極１８ｂとをいっそう確実に接続することができる。
《発明の実施形態３》
図９は、本実施形態の液晶表示パネルを構成するＴＦＴアレイ基板３０ｃの各副画素Ｐに設けられた接続領域Ｒ及びその近傍を拡大した平面図であり、図１０は、図９中のX−X線に沿ったＴＦＴアレイ基板３０ｃの断面図である。
上記各実施形態では、接続領域Ｒに画素電極２０ａが重なっているＴＦＴアレイ基板３０ａ及び３０ｂを例示したが、本実施形態では、接続領域Ｒに画素電極２０ｂが重なっていないＴＦＴアレイ基板３０ｃを例示する。
本実施形態の液晶表示パネルは、互いに対向するように設けられたＴＦＴアレイ基板３０ｃ（図９及び図１０参照）及び対向基板４０（図１参照）と、ＴＦＴアレイ基板３０ｃ及び対向基板４０の間に設けられた液晶層４５（図１参照）と、ＴＦＴアレイ基板３０ｃ及び対向基板４０を互いに接着すると共に、ＴＦＴアレイ基板３０ｃ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材４６（図１参照）とを備えている。
ＴＦＴアレイ基板３０ｃは、図９及び図１０に示すように、透明基板１０と、透明基板１０上に互いに平行に延びるように設けられた複数のゲート線１１（図２参照）と、各ゲート線１１を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上に各ゲート線１１と直交する方向に互いに平行に延びるように設けられた複数のソース線１４（図２参照）と、各ゲート線１１及び各ソース線１４の交差部分毎にそれぞれ設けられた複数のＴＦＴ５（図２及び図３参照）と、各ＴＦＴ５及び各ソース線１４を覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上に設けられた容量電極１８ｂと、容量電極１８ｂを覆うように設けられた容量絶縁膜１９と、容量絶縁膜１９上にマトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極２０ｂと、各画素電極２０ｂを覆うように設けられた配向膜（不図示）とを備えている。
ＴＦＴアレイ基板３０ｃでは、図９に示すように、容量電極１８ｂが有機絶縁膜１６の開口部１６ｃの図中左下部に突出している。そして、有機絶縁膜１６の開口部１６ｃでは、図９及び図１０に示すように、ドレイン電極１４ｂ、及び容量電極１８ｂの突出部分が無機絶縁膜１５を介して互いに重なることにより、接続領域Ｒ（図９中のハッチング部分参照）が構成されている。
また、ＴＦＴアレイ基板３０ｃでは、図９及び図１０に示すように、接続領域Ｒに重なるように、画素電極２０ｂの開口部２０ｃが設けられている。ここで、画素電極２０ｂの開口部２０ｃは、液晶層４５の配向を規制するための構造体として機能するよう構成されている。
本実施形態のＴＦＴアレイ基板３０ｃ及びそれを備えた液晶表示パネルは、上記実施形態１のＴＦＴアレイ基板製造工程において、容量電極１８ａ及び画素電極２０ａのパターン形状を変更すれば、製造することができる。そして、製造されたＴＦＴアレイ基板３０ｃを備えた液晶表示パネルに対して、上記実施形態１と同様に、検出工程を行い、短絡Ｓが検出された場合には、修正工程を行うことになる。具体的に、その修正工程では、短絡Ｓが検出された副画素Ｐにおいて、上記実施形態１と同様に、図２に示すように、ドレイン電極１４ｂのＸ部にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、図９に示すように、接続領域Ｒの図中右上部及びそれに隣接する接続領域Ｒの外部を含むＹ部にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ｂに接続された側と容量電極１８ｂとを接続する。
以上説明したように、本実施形態のＴＦＴアレイ基板３０ｃを備えた液晶表示パネル及びその製造方法によれば、上記実施形態１及び２と同様に、ＴＦＴアレイ基板３０ｃにおいて、ドレイン電極１４ｂ及び容量電極１８ｂの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ｂが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極１４ｂと容量電極１８ｂとを確実に接続することができる。
また、本実施形態のＴＦＴアレイ基板３０ｃを備えた液晶表示パネル及びその製造方法によれば、修正工程では、接続領域Ｒの端部及びそれに隣接する接続領域Ｒの外部にレーザー光Ｌを照射することにより、レーザー光Ｌの照射が接続領域Ｒだけに集中しないので、ドレイン電極１４ｂの金属の過度の飛散を抑制することができ、ドレイン電極１４ｂと容量電極１８ｂとをいっそう確実に接続することができる。
また、本実施形態のＴＦＴアレイ基板３０ｃを備えた液晶表示パネル及びその製造方法によれば、各画素電極２０ｂには、液晶層４５の配向を規制するための構造体として、接続領域Ｒに重なるように開口部２０ｃが設けられているので、接続領域Ｒに対するレーザー光Ｌの照射による画素電極２０ｂの損傷を抑制することができる。
《発明の実施形態４》
図１１は、本発明に係るＴＦＴアレイ基板及びその製造方法の実施形態を示している。具体的に、図１１は、本実施形態の修正工程におけるＴＦＴアレイ基板３０ａの断面図である。
上記各実施形態では、パネル状態で検出工程及び修正工程を行う液晶表示パネル及びその製造方法を例示したが、本実施形態では、基板状態で検出工程及び修正工程を行うＴＦＴアレイ基板３０ａ及びその製造方法を例示する。
本実施形態のＴＦＴアレイ基板３０ａは、上記実施形態１のＴＦＴアレイ基板３０ａと同一であるが、上記実施形態２のＴＦＴアレイ基板３０ｂや上記実施形態３のＴＦＴアレイ基板３０ｃであってもよい。
本実施形態のＴＦＴアレイ基板３０ａは、例えば、ＣＣＤ（Charge Coupled Device）カメラによる光学的検査や電荷検出法による検査により、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓが発生した副画素Ｐが検出することにより、検出工程を行い、短絡Ｓが検出された場合には、修正工程を行うことになる。具体的に、その修正工程では、短絡Ｓが検出された副画素Ｐにおいて、ドレイン電極１４ｂのＸ部（図２参照）にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、図１１に示すように、接続領域ＲのＹ部（図４参照）にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを接続する（図７中のＴＦＴアレイ基板３０ａａ参照）。
以上説明したように、本実施形態のＴＦＴアレイ基板３０ａ及びその製造方法によれば、ドレイン電極１４ｂ及び容量電極１８ａの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ａが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、ドレイン電極１４ｂ及び容量電極１８ａが互いに重なる接続領域Ｒには、ドレイン電極１４ｂ及び容量電極１８ａの間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜１６が配置されずに、比較的薄い無機絶縁膜１５だけが配置される。そのため、検出工程において、光学的検査や電荷検出法による検査により、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓが発生した副画素Ｐが検出された場合には、修正工程において、その短絡Ｓが発生した副画素Ｐにおいて、ドレイン電極１４ｂにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が層間絶縁膜１７（無機絶縁膜１５及び有機絶縁膜１６）中を飛散して、ドレイン電極１４ｂが切断されると共に、ドレイン電極１４ｂ及び容量電極１８ａが無機絶縁膜１５を介して互いに重なる接続領域Ｒにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が比較的薄い無機絶縁膜１５中を飛散して容量電極１８ａに容易に到達するので、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを確実に接続することができる。これにより、短絡Ｓが発生した副画素Ｐでは、画素電極２０ａが容量電極１８ａの電位（例えば、接地電位）に固定されて、黒点化されるので、ＴＦＴアレイ基板３０ａの黒点化による欠陥修正において、ドレイン電極１４ｂと容量電極１８ａとを確実に接続することができる。
なお、上記各実施形態では、ドレイン電極１４ｂを切断する修正方法を例示したが、ソース電極１４ａが切断可能な構造であれば、ドレイン電極１４ｂを切断する代わりに、ソース電極１４ａをその基部で切断してもよい。
また、上記各実施形態では、スイッチング素子として、ＴＦＴを例示したが、本発明は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)などの他の３端子のスイッチング素子にも適用することができる。
また、上記各実施形態では、各画素が３つの副画素（赤、緑及び青）を有する液晶表示パネルを例示したが、本発明は、各画素が４つ以上の副画素（例えば、赤、緑、青及び白や赤、緑、青及び黄など）を有する液晶表示パネルにも適用することができる。
また、上記各実施形態では、複数の副画素がマトリクス状に配列されたアレイ基板及びそれを備えた液晶表示パネルを例示したが、本発明は、複数の副画素がデルタ状に配列されたアレイ基板及びそれを備えた液晶表示パネルにも適用することができる。
また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたＴＦＴアレイ基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶＴＦＴアレイ基板にも適用することができる。
以上説明したように、本発明は、黒点化による欠陥修正において、ドレイン電極と容量電極とを確実に接続するので、補助容量を有する表示パネルについて有用である。
Ｌ レーザー光
Ｐ 副画素
Ｒ 接続領域
Ｓ 短絡
５ ＴＦＴ（スイッチング素子）
６ 補助容量
１０ 透明基板
１２ ゲート絶縁膜
１４ａ ソース電極
１４ｂ ドレイン電極
１５，１５ａ 無機絶縁膜
１６ 有機絶縁膜
１７ 層間絶縁膜
１８ａ，１８ｂ 容量電極
１９ 容量絶縁膜
２０ａ，２０ｂ 画素電極
２０ｃ 開口部
３０ａ，３０ａａ，３０ｂ，３０ｃ ＴＦＴアレイ基板
４０ 対向基板
４５ 液晶層
５０，５０ａ 液晶表示パネル

Claims (7)

  1. 複数の副画素と、
    互いに対向するように設けられたアレイ基板及び対向基板と、
    上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、
    上記アレイ基板が、
    透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
    上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
    上記層間絶縁膜上に設けられた容量電極と、
    上記容量電極を覆うように設けられた容量絶縁膜と、
    上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えた液晶表示パネルであって、
    上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられていることを特徴とする液晶表示パネル。
  2. 請求項１に記載された液晶表示パネルにおいて、
    上記各画素電極には、上記接続領域に重なるように開口部が設けられていることを特徴とする液晶表示パネル。
  3. 請求項１に記載された液晶表示パネルにおいて、
    上記アレイ基板の上記接続領域では、上記透明基板上にゲート絶縁膜、上記ドレイン電極、無機絶縁膜、容量電極、容量絶縁膜及び各画素電極が順に積層されていることを特徴とする液晶表示パネル。
  4. 複数の副画素と、
    互いに対向するように設けられたアレイ基板及び対向基板と、
    上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、
    上記アレイ基板が、
    透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
    上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
    上記層間絶縁膜上に設けられた容量電極と、
    上記容量電極を覆うように設けられた容量絶縁膜と、
    上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備え、
    上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられた液晶表示パネルを製造する方法であって、
    上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、
    上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とする液晶表示パネルの製造方法。
  5. 請求項４に記載された液晶表示パネルの製造方法において、
    上記修正工程では、上記接続領域の端部及び該端部に隣接する該接続領域の外部に上記レーザー光を照射することを特徴とする液晶表示パネルの製造方法。
  6. 複数の副画素と、
    透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
    上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
    上記層間絶縁膜上に設けられた容量電極と、
    上記容量電極を覆うように設けられた容量絶縁膜と、
    上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えたアレイ基板であって、
    上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域を備えていることを特徴とするアレイ基板。
  7. 複数の副画素と、
    透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
    上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
    上記層間絶縁膜上に設けられた容量電極と、
    上記容量電極を覆うように設けられた容量絶縁膜と、
    上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極と、
    上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なるように設けられた接続領域とを備えたアレイ基板を製造する方法であって、
    上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、
    上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とするアレイ基板の製造方法。
JP2012555726A 2011-01-31 2012-01-24 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法 Active JP5243664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012555726A JP5243664B2 (ja) 2011-01-31 2012-01-24 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011018806 2011-01-31
JP2011018806 2011-01-31
PCT/JP2012/000420 WO2012105180A1 (ja) 2011-01-31 2012-01-24 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法
JP2012555726A JP5243664B2 (ja) 2011-01-31 2012-01-24 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP5243664B2 JP5243664B2 (ja) 2013-07-24
JPWO2012105180A1 true JPWO2012105180A1 (ja) 2014-07-03

Family

ID=46602407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012555726A Active JP5243664B2 (ja) 2011-01-31 2012-01-24 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法

Country Status (7)

Country Link
US (1) US8629948B2 (ja)
EP (1) EP2672317B1 (ja)
JP (1) JP5243664B2 (ja)
KR (1) KR101311693B1 (ja)
CN (1) CN103229095B (ja)
TW (1) TWI415239B (ja)
WO (1) WO2012105180A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140118005A (ko) * 2013-03-27 2014-10-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10031388B2 (en) 2013-11-14 2018-07-24 Sakai Display Products Corporation Circuit board and display apparatus
KR102253966B1 (ko) * 2013-12-09 2021-05-18 엘지디스플레이 주식회사 유기전계 발광표시장치, 이의 제조방법 및 검사방법
JP6451054B2 (ja) * 2014-01-23 2019-01-16 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法及び画像表示装置
KR20150137218A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP6463065B2 (ja) * 2014-10-09 2019-01-30 三菱電機株式会社 アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法
CN104730790B (zh) * 2015-03-25 2018-05-11 深圳市华星光电技术有限公司 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN105487315A (zh) * 2016-01-19 2016-04-13 武汉华星光电技术有限公司 Tft阵列基板
CN105759522B (zh) * 2016-05-11 2019-01-22 深圳市华星光电技术有限公司 Tft基板的断线修复方法
US20200124891A1 (en) * 2017-01-16 2020-04-23 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, and method for manufacturing liquid crystal display panel
KR102193700B1 (ko) * 2018-07-11 2020-12-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
JP7160334B2 (ja) 2018-11-22 2022-10-25 株式会社ジャパンディスプレイ 表示装置
CN109728000B (zh) * 2019-01-02 2021-01-15 京东方科技集团股份有限公司 一种透明显示基板和显示面板
CN111430383B (zh) 2020-05-20 2023-04-28 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN112349205B (zh) * 2020-10-26 2022-09-27 京东方科技集团股份有限公司 一种阵列基板及其维修方法和显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256362A (ja) * 1991-02-08 1992-09-11 Sanyo Electric Co Ltd 表示装置及びその救済方法
JPH04324819A (ja) * 1991-04-25 1992-11-13 Seiko Epson Corp アクティブマトリックス表示体の画素欠陥修正方法及びその表示体
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JPH09179143A (ja) 1995-12-27 1997-07-11 Sharp Corp 液晶表示装置における欠陥画素修正方法
KR101006434B1 (ko) * 2003-06-26 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
JP4882662B2 (ja) * 2006-01-12 2012-02-22 セイコーエプソン株式会社 電気光学装置及び電子機器
US7855757B2 (en) * 2006-07-28 2010-12-21 Samsung Electronics Co., Ltd. Liquid crystal display, method of manufacturing the same, and method of repairing the same
KR101211087B1 (ko) * 2006-11-30 2012-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US8446539B2 (en) * 2007-03-13 2013-05-21 Sharp Kabushiki Kaisha Display panel and display apparatus
JP2009163214A (ja) * 2007-11-02 2009-07-23 Epson Imaging Devices Corp 液晶表示装置
US8952949B2 (en) * 2009-06-19 2015-02-10 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
TWI392946B (zh) * 2009-12-18 2013-04-11 Au Optronics Corp 畫素結構

Also Published As

Publication number Publication date
EP2672317B1 (en) 2015-04-29
TW201236129A (en) 2012-09-01
TWI415239B (zh) 2013-11-11
CN103229095A (zh) 2013-07-31
US20130235292A1 (en) 2013-09-12
WO2012105180A1 (ja) 2012-08-09
EP2672317A4 (en) 2014-08-20
EP2672317A1 (en) 2013-12-11
KR101311693B1 (ko) 2013-09-26
US8629948B2 (en) 2014-01-14
CN103229095B (zh) 2015-11-25
KR20130062375A (ko) 2013-06-12
JP5243664B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5243664B2 (ja) 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法
US8159641B2 (en) Array substrate having common electrode with slits that overlap data lines, and liquid crystal display apparatus having the array substrate
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
US8908116B2 (en) Liquid crystal display device
WO2013099155A1 (ja) アクティブマトリクス基板及びそれを備えた液晶表示パネル
US8350975B2 (en) Array substrate and method for manufacturing the same
JP6734441B2 (ja) 表示パネル及び表示装置
US20130321719A1 (en) Electronic device and method for manufacturing same
WO2013171989A1 (ja) アレイ基板及びそれを備えた液晶表示パネル
US9664956B2 (en) Liquid crystal display and manufacturing method thereof
US9780127B2 (en) Liquid crystral display and manufacturing method thereof
US20200012137A1 (en) Substrate for display device, display device, and method of producing substrate for display device
JP2009151285A (ja) 液晶表示装置及びその製造方法
JP2007041432A (ja) 電気光学装置の製造方法
WO2013061556A1 (ja) 液晶表示パネル及びその製造方法
JP5379790B2 (ja) アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法
US20160195789A1 (en) Liquid crystal display
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
JP2002341330A (ja) 液晶表示装置及び液晶表示装置の製造方法
JPH09325356A (ja) アクティブマトリクス基板
US20160202545A1 (en) Transistor substrate, related display device, and related manufacturing method
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
JP2003107444A (ja) 液晶表示装置
JP2003222877A (ja) 液晶表示装置及びその製造方法
JP2003066435A (ja) 液晶表示装置及び液晶表示装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150