JP6451054B2 - 薄膜トランジスタアレイ、その製造方法及び画像表示装置 - Google Patents
薄膜トランジスタアレイ、その製造方法及び画像表示装置 Download PDFInfo
- Publication number
- JP6451054B2 JP6451054B2 JP2014010644A JP2014010644A JP6451054B2 JP 6451054 B2 JP6451054 B2 JP 6451054B2 JP 2014010644 A JP2014010644 A JP 2014010644A JP 2014010644 A JP2014010644 A JP 2014010644A JP 6451054 B2 JP6451054 B2 JP 6451054B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source
- wiring
- capacitor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 111
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000003990 capacitor Substances 0.000 claims description 309
- 239000010408 film Substances 0.000 claims description 189
- 239000000758 substrate Substances 0.000 claims description 100
- 239000004065 semiconductor Substances 0.000 claims description 94
- 239000011241 protective layer Substances 0.000 claims description 79
- 238000003698 laser cutting Methods 0.000 claims description 68
- 238000007689 inspection Methods 0.000 claims description 54
- 239000011159 matrix material Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 17
- 238000007650 screen-printing Methods 0.000 description 108
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 76
- 238000007645 offset printing Methods 0.000 description 44
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 42
- 229910052799 carbon Inorganic materials 0.000 description 42
- 238000000206 photolithography Methods 0.000 description 40
- 229920000139 polyethylene terephthalate Polymers 0.000 description 40
- 239000005020 polyethylene terephthalate Substances 0.000 description 40
- 239000011112 polyethylene naphthalate Substances 0.000 description 38
- 229920000123 polythiophene Polymers 0.000 description 38
- 229920005989 resin Polymers 0.000 description 38
- 239000011347 resin Substances 0.000 description 38
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 37
- 239000003822 epoxy resin Substances 0.000 description 36
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 36
- 229920000647 polyepoxide Polymers 0.000 description 36
- 238000001039 wet etching Methods 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 230000007547 defect Effects 0.000 description 25
- 238000007740 vapor deposition Methods 0.000 description 18
- 238000007639 printing Methods 0.000 description 14
- 230000006378 damage Effects 0.000 description 12
- 230000008439 repair process Effects 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- VVJKKWFAADXIJK-UHFFFAOYSA-N Allylamine Chemical compound NCC=C VVJKKWFAADXIJK-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 239000004697 Polyetherimide Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007646 gravure printing Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229920001601 polyetherimide Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229920003026 Acene Polymers 0.000 description 2
- 101100008048 Caenorhabditis elegans cut-4 gene Proteins 0.000 description 2
- 101100008050 Caenorhabditis elegans cut-6 gene Proteins 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 238000010019 resist printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 1
- APLQAVQJYBLXDR-UHFFFAOYSA-N aluminum quinoline Chemical compound [Al+3].N1=CC=CC2=CC=CC=C12.N1=CC=CC2=CC=CC=C12.N1=CC=CC2=CC=CC=C12 APLQAVQJYBLXDR-UHFFFAOYSA-N 0.000 description 1
- 150000004985 diamines Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000004032 porphyrins Chemical class 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical class [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタアレイ、その製造方法及び薄膜トランジスタアレイを用いた画像表示装置に関する。
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ‐Ｓｉ）やポリシリコン（ｐｏｌｙ‐Ｓｉ）の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）アレイが製造され、液晶ディスプレイやエレクトロルミネッセンスディスプレイ、エレクトロクロミックディスプレイ、電気泳動ディスプレイ等に応用されている。ＴＦＴは、スイッチの役割を果たしており、ゲート配線に与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線に与えられた信号電圧をドレインに接続された画素電極に書込む。書込まれた電圧は、画素電極／ゲート絶縁膜／キャパシタ電極によって構成される蓄積キャパシタに保持される。キャパシタ電極には、キャパシタ配線から電圧が印加される。ここで、ＴＦＴアレイの場合、ソース及びドレインの働きは書込む電圧の極性によって変わるため、動作の特徴でソース及びドレインの名称を決められない。そこで、便宜的に一方をソース、他方をドレインと、呼び方を統一しておく。本発明では、配線に接続されている方をソース、画素電極に接続されている方をドレインと呼ぶ。
薄膜トランジスタアレイを表示素子に用いる場合、配線に短絡や断線があると、線欠陥や点欠陥となり、問題である。そこで、欠陥の影響を低減する方法や、欠陥を修正する方法が提案されている。
特許文献１には、ソース配線４’に架橋部３１を追加して梯子状にし、ソース配線４’の断線の影響をなくすことが開示されている（図９）。しかし、ここには、短絡欠陥の修正（リペア）方法は示されていない。
特許文献２には、１画素に２つのＴＦＴ６を有する薄膜トランジスタアレイが開示されている（図１０）。２つのうち１つのＴＦＴ６のソース電極４とドレイン電極５との間で短絡があった場合に、そのＴＦＴ６をレーザで切り離すことで影響を低減する。しかしその場合、オン電流が半減するという問題と、ゲートフィードスルー電圧が減少するという問題が発生する。
オン電流が半減する問題については、１つのＴＦＴで足りるような過剰設計にしてあれば、表示素子への影響はなく、過剰設計でない場合には、オン電流不足による書込み不足が発生する。
また、ＴＦＴ６が１つになるとゲート−ドレイン間容量も１個分に減少するため、ゲート電位をオフにした際に画素電位が変化するゲートフィードスルー電圧が小さくなる。このゲートフィードスルー電圧が無視できない場合、ゲートフィードスルー電圧の影響をキャンセルするために、対向電極の基準電位をゲートフィードスルー電圧と同等分だけずらすことが行われているが、それは全画素のゲートフィードスルー電圧が同等であることが前提である。ＴＦＴ６を１つ切り離した画素ではゲートフィードスルー電圧がほぼ半分になるため、対向電極−画素間にはゲートフィードスルー電圧の約半分が常に印加された状態となり、液晶ディスプレイでは液晶に直流成分が印加されて焼き付きが起こり易いという問題があった。また、エレクトロルミネッセンスディスプレイ、エレクトロクロミックディスプレイ、電気泳動ディスプレイの場合には表示状態が少しずれるという問題があった。
さらには、ソース電極−ドレイン電極間以外の部分、例えばソース配線−画素電極間の短絡等への対処法は記載されていない。
本発明は、係る従来技術の状況に鑑みてなされたもので、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタアレイ、その製造方法及び画像表示装置を提供することを目的とする。
上記課題を解決するための、本発明の一局面は、絶縁基板上に形成されたゲート電極と、ゲート電極に接続されたゲート配線と、ゲート電極及びゲート配線と所定の隙間を有して絶縁基板上に形成されたキャパシタ電極と、キャパシタ電極に接続されたキャパシタ配線と、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線の上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された１つの画素電極と、２組のソース電極・ドレイン電極と、該ソース電極・ドレイン電極間に半導体パターンを有する画素単位をマトリクス状に並べた薄膜トランジスタアレイであって、２つのドレイン電極はそれぞれ半導体パターンに接し個別のドレイン接続電極を介して１つの画素電極に接続され、２つのソース電極は各々個別のソース配線を介して給電され、２つのソース電極間を接続するソース接続電極を有し、１つの画素電極が、２つのドレイン接続電極のうち一方のドレイン接続電極に近い第１キャパシタと、他方のドレイン接続電極に近い第２キャパシタを有し、画素電極は、第１のドレイン電極に接続された第１の領域と、第２のドレイン電極に接続された第２の領域と、第１の領域と第２の領域を接続する第３の領域とを含み、第３の領域は、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置に形成され、画素電極の第３の領域の上に開口部を有し、少なくとも画素電極のうちの第１の領域、第２の領域、ソース電極、ソース接続電極及びソース配線を覆う絶縁膜と、絶縁膜の上に、開口部を介して画素電極に接続された上部画素電極とをさらに有する薄膜トランジスタアレイとした。
また、ソース接続電極は、少なくとも一部がゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置に形成された、薄膜トランジスタアレイとしてもよい。
さらに、本発明の他の局面は、上述の薄膜トランジスタアレイを製造する方法であって、絶縁基板上に、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線を形成する工程と、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線の上に、ゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に、ソース電極、ソース配線、ソース接続電極、ドレイン電極、ドレイン接続電極及び画素電極を形成する工程と、ソース電極、ソース配線、ソース接続電極、ドレイン電極、ドレイン接続電極及び画素電極の断線及び／又は短絡を検査する工程と、検査の結果に応じて、短絡箇所、ソース配線、ソース接続電極及びドレイン接続電極の少なくとも１つをレーザカットする工程と、半導体を形成する工程と、半導体を保護する保護層を形成する工程とを含み、レーザカットを行う工程は、検査する工程以後に行われる、薄膜トランジスタアレイの製造方法である。
また、レーザカットを行う工程では、１）ドレイン接続電極に断線がある場合、画素電極の第１の領域と第２の領域のうち、断線があるドレイン接続電極に接続された方の領域と、第３の領域の間をレーザカットし、２）ソース電極とドレイン電極との間に短絡がある場合、短絡がある薄膜トランジスタのドレイン接続電極を、ゲート電極、ゲート配線、キャパシタ電極、キャパシタ配線と重ならない位置でレーザカットし、かつ、画素電極の第１の領域と第２の領域のうち、レーザカットしたドレイン接続電極に接続された方の領域と、第３の領域の間をレーザカットし、３）ゲート電極又はゲート配線上で、隣り合う画素単位の、隣り合うソース電極またはソース配線間に短絡がある場合、一方の画素単位の、該短絡があるソース配線、または該短絡があるソース電極またはソース配線に接続されたソース配線のうち、短絡箇所を挟むソース配線の２箇所と、短絡箇所に最も近い薄膜トランジスタのドレイン接続電極及びソース接続電極とを、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でレーザカットし、かつ、画素電極の第１の領域と第２の領域のうち、レーザカットしたドレイン接続電極に接続された方の領域と、第３の領域の間をレーザカットし、４）キャパシタ電極又はキャパシタ配線上で、隣り合う画素単位の、隣り合うソース配線間に短絡がある場合、一方の画素単位の、短絡箇所を挟むソース配線の２箇所を、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でレーザカットし、５）ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置で、隣り合う画素単位の、隣り合うソース配線間に短絡がある場合、短絡箇所をレーザカットし、６）キャパシタ電極又はキャパシタ配線上でソース配線と画素電極との間に短絡がある場合、短絡箇所を挟むソース配線の２箇所を、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でレーザカットし、７）ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でソース配線と画素電極との間に短絡がある場合、短絡箇所をレーザカットし、８）ソース接続電極と画素電極との間に短絡がある場合、短絡箇所を、ゲート電極、ゲート配線、キャパシタ電極又はキャパシタ配線と重ならない位置でレーザカットしてもよい。
また、絶縁膜を形成する工程をさらに有してもよい。
また、上部画素電極を形成する工程をさらに有してもよい。
本発明のさらに他の局面は、本発明の薄膜トランジスタアレイの製造方法で製造した薄膜トランジスタアレイと、対向電極を有する別基板との間に、表示媒体を挟んだことを特徴とする、画像表示装置である。
本発明によれば、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタ、その製造方法及び画像表示装置を提供できる。
本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。例えば、ソース電極やドレイン電極を大きめに、画素電極を小さめに描いてある。
（第１の実施形態）
本発明の第１の実施形態に係る薄膜トランジスタアレイの一例を、図１Ａ、図１Ｂ及び図２に示す。図１Ａ、図１Ｂ及び図２は、絶縁基板１と、絶縁基板１上に形成されたゲート電極２と、ゲート電極２に接続されたゲート配線２’と、ゲート電極２及びゲート配線２’と所定の隙間を有して絶縁基板１上に形成されたキャパシタ電極１０と、キャパシタ電極１０に接続されたキャパシタ配線１０’と、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’の上に形成されたゲート絶縁膜（図示せず）と、ゲート絶縁膜上に形成された１つの画素電極７と、２組のソース電極・ドレイン電極と、該ソース電極・ドレイン電極間に半導体パターンを有する画素単位をマトリクス状に並べた薄膜トランジスタアレイであって、２つのドレイン電極は個別のドレイン接続電極を介して１つの画素電極に接続され、２つのソース電極は各々個別のソース配線を介して給電され、２つのソース電極間を接続するソース接続電極を有し、１つの画素電極が、２つのドレイン接続電極のうち第１のドレイン接続電極に近い第１キャパシタと、第２のドレイン接続電極に近い第２キャパシタを有する薄膜トランジスタアレイの一例である。画素電極７は、第１のドレイン接続電極に接続された第１の領域と、第２のドレイン接続電極に接続された第２の領域と、第１の領域と第２の領域を接続する第３の領域とを含み、第３の領域は、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置に形成され、第１の領域／ゲート絶縁膜／キャパシタ電極が第１キャパシタをなし、第２の領域／ゲート絶縁膜／キャパシタ電極が第２キャパシタをなす、薄膜トランジスタアレイの一例である。なお、「重なる位置」とは、直接接触して重なっていることを意味しているのではなく、電極又は配線が絶縁膜を挟んで重なっていることを意味している。また、本発明では、ソース電極４とソース配線４’の区別を以下のようにしている。チャネル部（半導体パターン６のうち、ソース・ドレイン間にあって、ゲート電極２と重なる位置にある部分）に接する部分をソース電極４、チャネル部に接しない部分をソース配線４’と呼ぶ。ドレイン電極５とドレイン接続電極５ａについても同様に、チャネル部に接する部分をドレイン電極５、チャネル部に接しない部分をドレイン接続電極５ａと呼ぶ。なお、図１Ａの（ｂ）では、各々のソース配線４’が複数のソース電極４間をつなぐように形成されている。この構造は、ＴＦＴの面積を大きくできる利点がある。しかし、各々のソース配線４’が複数の画素をまたいで長く形成され、そこに複数のソース電極４が接続された構造を排除するものではない。
本発明の第１の実施形態に係る薄膜トランジスタアレイの一例を、図１Ａ、図１Ｂ及び図２に示す。図１Ａ、図１Ｂ及び図２は、絶縁基板１と、絶縁基板１上に形成されたゲート電極２と、ゲート電極２に接続されたゲート配線２’と、ゲート電極２及びゲート配線２’と所定の隙間を有して絶縁基板１上に形成されたキャパシタ電極１０と、キャパシタ電極１０に接続されたキャパシタ配線１０’と、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’の上に形成されたゲート絶縁膜（図示せず）と、ゲート絶縁膜上に形成された１つの画素電極７と、２組のソース電極・ドレイン電極と、該ソース電極・ドレイン電極間に半導体パターンを有する画素単位をマトリクス状に並べた薄膜トランジスタアレイであって、２つのドレイン電極は個別のドレイン接続電極を介して１つの画素電極に接続され、２つのソース電極は各々個別のソース配線を介して給電され、２つのソース電極間を接続するソース接続電極を有し、１つの画素電極が、２つのドレイン接続電極のうち第１のドレイン接続電極に近い第１キャパシタと、第２のドレイン接続電極に近い第２キャパシタを有する薄膜トランジスタアレイの一例である。画素電極７は、第１のドレイン接続電極に接続された第１の領域と、第２のドレイン接続電極に接続された第２の領域と、第１の領域と第２の領域を接続する第３の領域とを含み、第３の領域は、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置に形成され、第１の領域／ゲート絶縁膜／キャパシタ電極が第１キャパシタをなし、第２の領域／ゲート絶縁膜／キャパシタ電極が第２キャパシタをなす、薄膜トランジスタアレイの一例である。なお、「重なる位置」とは、直接接触して重なっていることを意味しているのではなく、電極又は配線が絶縁膜を挟んで重なっていることを意味している。また、本発明では、ソース電極４とソース配線４’の区別を以下のようにしている。チャネル部（半導体パターン６のうち、ソース・ドレイン間にあって、ゲート電極２と重なる位置にある部分）に接する部分をソース電極４、チャネル部に接しない部分をソース配線４’と呼ぶ。ドレイン電極５とドレイン接続電極５ａについても同様に、チャネル部に接する部分をドレイン電極５、チャネル部に接しない部分をドレイン接続電極５ａと呼ぶ。なお、図１Ａの（ｂ）では、各々のソース配線４’が複数のソース電極４間をつなぐように形成されている。この構造は、ＴＦＴの面積を大きくできる利点がある。しかし、各々のソース配線４’が複数の画素をまたいで長く形成され、そこに複数のソース電極４が接続された構造を排除するものではない。
図１Ａの（ａ）は、絶縁基板１上にゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した平面図である。なお、第１の実施形態では、ゲート電極２及びゲート配線２’並びにキャパシタ電極１０及びキャパシタ配線１０’に区別は無いため、以下ではそれぞれゲート電極２兼ゲート配線２’及びキャパシタ電極１０兼キャパシタ配線１０’と呼ぶ。ここで、ゲート電極２兼ゲート配線２’及びキャパシタ電極１０兼キャパシタ配線１０’は、所定の隙間を有してストライプ状（縞状）に形成されている。
図１Ａの（ｂ）は、その上にゲート絶縁膜（図示せず）を形成後、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７を形成した平面図を示す。１つの画素電極７の近傍には、２組のソース電極４・ドレイン電極５が形成される。２つのソース電極４には、個別のソース配線４’が接続されるとともに、２つのソース電極４間を接続する１つのソース接続電極４ａが形成される。第１の実施形態では後述の理由から、ソース接続電極４ａは少なくとも一部がゲート電極２兼ゲート配線２’及びキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置に形成される。また、２つのドレイン電極５は、個別のドレイン接続電極５ａにより画素電極７に接続される。画素電極７は、一方のドレイン接続電極５ａに接続される第１の領域である画素電極７Ａ、他方のドレイン接続電極５ａに接続される第２の領域である画素電極７Ｂ及びドレイン接続電極５ａに直接接続されない第３の領域である画素電極７Ｃの３つの領域からなっており、画素電極７Ａ／ゲート絶縁膜／キャパシタ電極１０が、第１キャパシタを成し、画素電極７Ｂ／ゲート絶縁膜／キャパシタ電極１０が、第２キャパシタを成し、画素電極７Ｃが、画素電極７Ａと７Ｂをつないでいる。画素電極７Ｃは、ゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’との間に重なりを有していない。
図１Ａの（ｃ）は、半導体パターン６を形成した後の平面図である。ここで、半導体パターン６は、ゲート電極２兼ゲート配線２’上で、ソース電極４とドレイン電極５とのどちらにも接するむように、ドット状に形成される。
図１Ｂの（ｄ）は、保護層６’を形成した後の平面図である。保護層６’は、後述する表示媒体１３や絶縁膜８の成分から半導体パターン６を保護する役割を持っている。ここで、保護層６’は、少なくとも半導体パターン６を覆うように形成されており、ゲート電極２兼ゲート配線２’方向に平行な、複数のＴＦＴにわたって連続した等幅のストライプ状であることが望ましい。等幅のストライプ状であることにより、保護層６’が下層のソース電極４、ドレイン電極５及び半導体パターン６に対して左右方向にずれても影響がないという利点がある。なお、図２では、下層構造を見易くするため、保護層６’を縁のみ表示している。
図１Ｂの（ｅ）は、さらに絶縁膜８を形成した平面図である。絶縁膜８は、画素電極７のうちの画素電極７Ｃ部分の上に開口部８Ｈを有し、少なくとも画素電極７のうちの画素電極７Ａ、画素電極７Ｂと、ソース電極４、ソース接続電極４ａ及びソース配線４’を覆っている。
図１Ｂの（ｆ）は、さらに上部画素電極９を形成した平面図である。上部画素電極９は、絶縁膜８の開口部８Ｈを介して、画素電極７のうちの画素電極７Ｃに接続されている。
ここで、断線や短絡への対応について、図３Ａ〜図３Ｄを用いて説明する。なお、図３Ａ〜図３Ｄに使用する図面では、説明を判り易くするために半導体パターン６を形成する前の段階（図１Ａの（ｂ））の薄膜トランジスタアレイの平面図を用いる。本第１の実施形態の薄膜トランジスタアレイは、ソース接続電極４ａを有するので、ソース配線４’またはソース接続電極４ａのいずれかに断線が発生した場合でも、そのままでソース電圧を断線以降のソース電極４に供給できる。例えば、図３Ａ（ａ）のソース配線４’に紙面の下方から上方へ給電している場合、左のソース配線４’に断線２１があっても、断線２１のすぐ上にて右のソース配線４’→右のソース電極４→ソース接続電極４ａ→左のソース電極４→左のソース配線４’に給電され、断線２１の影響はない。ソース接続電極４ａが２つのソース電極４間を接続しているので、２本のソース配線４’間を直接つなぐ架橋部を別途設ける必要がなく、開口率（画素電極の面積比）を大きくすることができる。
また、１画素に２つのＴＦＴを有するので、一方のドレイン接続電極５ａに断線２１が発生してオン電流を流せない場合（図３Ａの（ｂ））に、もう一方のＴＦＴが書込みを行える。この場合、ＴＦＴが１つに減ったことでゲート−ドレイン間容量Ｃｇｄが減少するが、画素電極７Ａ・７Ｃ間をキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３でレーザカットすることにより、第１キャパシタを分離して蓄積容量Ｃｓを第２キャパシタ分のみに減少させ、ゲートフィードスルー電圧Ｖｇｆを同等に保つことができる。反対側のドレイン接続電極５ａに断線が発生した場合には、画素電極７Ｂ・７Ｃ間をレーザカットすればよい。
レーザカットは、金属に対しては光を吸収しやすいので適用しやすく、絶縁膜に対しては光を吸収しにくいので適用しにくい。金属電極が最上部のみにある場合、金属は容易に蒸発するのでレーザカットは簡単である。金属電極上に絶縁膜がある場合、光は絶縁膜を透過して金属電極に照射され、絶縁膜に損傷を与えつつその隙間から蒸発させることができてレーザカットは可能である。ところが金属＼絶縁膜＼金属の積層構造の場合、上層の金属電極のレーザカットは可能であるが、絶縁膜に損傷を与えるため、下層金属電極との間の耐電圧を悪化させる場合がある。また、上層の金属が容易に蒸発してしまうため、上下金属をレーザで接続することは困難である。なお、半導体は光を一部吸収するので、半導体のレーザカットは可能である。
また、短絡が発生した場合にも、レーザカットすることで影響を回避できる。ソース電極４とドレイン電極５との間に短絡２２がある場合（図３Ｂの（ｃ））、ＴＦＴのドレイン接続電極５ａを、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断し、画素電極７Ａ・７Ｃ間をキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断する。これにより、ソース電圧が画素電極７に直接印加されて起こる点欠陥と、ゲートフィードスルー電圧の変化を回避できる。
ゲート電極２兼ゲート配線２’上で隣り合うソース配線４’間に短絡２２がある場合（図３Ｂの（ｄ））、短絡箇所を挟むソース配線４’の上下２箇所と、短絡箇所に最も近いトランジスタのドレイン接続電極５ａと、ソース接続電極４ａとを、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断し、画素電極７Ａ・７Ｃ間をキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断する。この切断は、短絡した２本のソース配線４’の少なくとも一方側に対して行えばよい。これにより、ソースドライバの破壊や線欠陥、ゲートフィードスルー電圧の変化を回避できる。
キャパシタ電極１０兼キャパシタ配線１０’上で隣り合うソース配線４’間に短絡２２がある場合（図３Ｂの（ｅ））、短絡箇所を挟むソース配線４’の上下２箇所を、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断する。この切断は、短絡した２本のソース配線４’の少なくとも一方側に対して行えばよい。これにより、ソースドライバの破壊や線欠陥を回避できる。
ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置で隣り合うソース配線４’間に短絡２２がある場合（図３Ｃの（ｆ））、短絡箇所の任意の位置２３を切断する。これにより、ソースドライバの破壊や線欠陥を回避できる。
キャパシタ電極１０兼キャパシタ配線１０’上でソース配線４’と画素電極７との間に短絡２２がある場合（図３Ｃの（ｇ））、短絡箇所を挟むソース配線４’の上下２箇所を、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断する。これにより、ソース電圧が直接画素電極７に印加されて起こる点欠陥を回避できる。
ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置でソース配線４’と画素電極７との間に短絡２２がある場合（図３Ｄの（ｈ））、短絡箇所の任意の位置２３を切断する。これにより、ソース電圧が画素電極７に直接印加されて起こる点欠陥を回避できる。
画素電極７とソース接続電極４ａとの間に短絡２２がある場合（図３Ｄ（ｉ））、短絡箇所のうち、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３を切断する。これにより、ソース電圧が画素電極７に直接印加されて起こる点欠陥を回避できる。
なお、ソース配線４’又はソース電極４と、ゲート電極２兼ゲート配線２’との間に短絡があるか、あるいは短絡の疑いがある場合、図３Ｂの（ｄ）と同様に、ソース配線４’の上下２箇所、ドレイン接続電極５ａ及びソース接続電極４ａを、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断し、画素電極７Ａ・７Ｃ間（または７Ｂ・７Ｃ間）をキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断することができる。これにより、ドライバの破壊や十字線欠陥、ゲートフィードスルー電圧の変化を回避できる。ただし、この短絡は、画像検査で検出できるとは限らない。
さらに、ソース配線４’又はソース電極４と、キャパシタ電極１０兼キャパシタ配線１０’との間に短絡があるか、あるいは短絡の疑いがある場合、図３Ｃの（ｇ）と同様に、ソース配線４’の上下２箇所を、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断することができる。これにより、ソースドライバの破壊や線欠陥を回避できる。ただし、この短絡も、画像検査で検出できるとは限らない。
あるいは、画素電極７Ａ又は画素電極７Ｂと、キャパシタ電極１０兼キャパシタ配線１０’との間に短絡があるか、あるいは短絡の疑いがある場合、図３Ｂの（ｃ）と同様に、短絡（またはその疑い）がある方のドレイン接続電極５ａを、ゲート電極２兼ゲート配線２’やキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断し、画素電極の７Ａ・７Ｃ間（または７Ｂ・７Ｃ間）をキャパシタ電極１０兼キャパシタ配線１０’と重ならない位置２３で切断することができる。これにより、ソースドライバの破壊や線欠陥を回避できる。ただしこの短絡も、画像検査で検出できるとは限らない。
また、図１Ａ及び図１Ｂでは、ソース接続電極４ａが、ゲート電極２兼ゲート配線２’とは完全に重ならない部分を有している。ここで、「完全に重ならない部分」とは、ソース接続電極４ａの、ある箇所において、電極幅の全てにわたってゲート電極２兼ゲート配線２’と重ならないということである。これにより、ソース接続電極４ａをレーザカットする際に、ゲート電極２兼ゲート配線２’と重なっている部分にレーザを当てる必要がなく、ゲート・ソース間の耐電圧を低下させることがない。一方、ソース接続電極４ａがゲート電極２兼ゲート配線２’と完全に重なっていない部分を有していない場合（図２（ｂ））、ゲート電極２兼ゲート配線２’と重なっている部分にレーザを当てることになり、ソース接続電極４ａをレーザカットする際にゲート・ソース間の耐電圧が低下する場合がある。
なお、図１Ａ及び図１Ｂでは、ソース接続電極４ａが、平面視でゲート電極２兼ゲート配線２’に対してドレイン接続電極５ａと同じ側にある。これについては、図２の（ａ）のように、ソース接続電極４ａが、平面視でゲート電極２兼ゲート配線２’に対してドレイン接続電極５ａと逆側にあってもよい。また、ソース電極４・ドレイン電極５の形状は図１に限定されず、例えば図２の（ｃ）のような形状でもよい。さらに、半導体パターン６は、各ＴＦＴで独立したドットであってもよいが、例えば図２の（ｄ）のように同一画素電極に接続される２つのＴＦＴ分がつながった１つのドットでもよい。この場合、１つの印刷パターンの面積が２倍強に大きくなるので、半導体インクの供給量に不均一があった場合でも膜厚が平均化され、ばらつきを低減できる。
以上の説明から理解できるように、本発明によれば、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタアレイを提供できる。
第１の実施形態に係る薄膜トランジスタアレイの製造方法について、図１Ａ及び図１Ｂを用いて説明する。まず、絶縁基板１の上に、ゲート電極２兼ゲート配線２’と、キャパシタ電極１０兼キャパシタ配線１０’とを形成する（図１Ａの（ａ））。絶縁基板１としては、ガラス基板のようなリジッドなものでもよいし、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルスルホン（ＰＥＳ）等のフレキシブルなものでもよい。ゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいし、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。
次に、全面にゲート絶縁膜（図示せず）を形成する。ゲート絶縁膜としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。なお、薄膜トランジスタアレイ外にあるゲート配線２’への電圧供給部（図示せず）には、ゲート絶縁膜を付けない。
次に、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７を形成する（図１Ａの（ｂ））。ここで画素電極７は、画素電極７Ａ、７Ｂ、７Ｃの３領域からなっている。ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、フレキソ印刷、オフセット印刷等が好適である。特にグラビア印刷、フレキソ印刷、オフセット印刷は、２０μｍ以下のパターンを再現性よく形成することができる。
次に、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７について、画像検査を実施し、画像処理によって断線及び／又は短絡箇所を調べておく。なお、ソース配線４’の断線については、同一画素部で左右２本のソース配線４’が同時に断線していなければ、薄膜トランジスタアレイの動作へ影響しない。ドレイン接続電極５ａの断線については、同一画素を駆動する２本のドレイン接続電極が同時に断線していなければ、１つのＴＦＴでの駆動になるものの、薄膜トランジスタアレイの動作は可能である。
次に、断線及び／又は短絡への対応として、レーザカットを行う。少なくとも、ドレイン接続電極５ａの断線、ソース電極４−ドレイン電極５間の短絡、隣り合うソース配線４’間の短絡、ソース配線４’−画素電極７間の短絡、画素電極７−ソース接続電極４ａ間の短絡について、前述のように図３Ａの（ｂ）〜図３Ｄの（ｉ）の方法でレーザカットする。
なお、検査工程は、後述の半導体パターン６形成工程前だけでなく、半導体パターン６形成工程後、あるいは保護層６’形成後でもよい。レーザカット工程は、検査工程より後であれば、半導体パターン６形成後でもよいし、保護層６’形成後でもよい。即ち、下記のいずれでもよい。
１）検査→レーザカット→半導体→保護層
２）検査→半導体→レーザカット→保護層
３）検査→半導体→保護層→レーザカット
４）半導体→検査→レーザカット→保護層
５）半導体→検査→保護層→レーザカット
６）半導体→保護層→検査→レーザカット
ただし、通常は半導体パターン６の形成後に速やかに保護層６’を形成したいので、１）、３）及び６）のいずれかが望ましい。また、半導体パターン６のムラが多い等の理由で検査しにくい場合には、１）、２）及び３）のいずれかが望ましい。
１）検査→レーザカット→半導体→保護層
２）検査→半導体→レーザカット→保護層
３）検査→半導体→保護層→レーザカット
４）半導体→検査→レーザカット→保護層
５）半導体→検査→保護層→レーザカット
６）半導体→保護層→検査→レーザカット
ただし、通常は半導体パターン６の形成後に速やかに保護層６’を形成したいので、１）、３）及び６）のいずれかが望ましい。また、半導体パターン６のムラが多い等の理由で検査しにくい場合には、１）、２）及び３）のいずれかが望ましい。
検査工程、レーザカット工程の前、間又は後に、半導体パターン６を形成する（図１Ａの（ｃ））。半導体パターン６としては、ポリチオフェン系、アセン系、アリルアミン系等の有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系等の酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、フレキソ印刷等で印刷・焼成する方法が好適である。
半導体パターン６形成後に、保護層６’を形成する（図１Ｂの（ｄ））。保護層６’は、少なくとも半導体パターン６、ソース電極４及びドレイン電極５を覆い、望ましくはゲート電極２兼ゲート配線２’の全体を覆う。レーザカットが保護層６’形成工程より後の場合、ソース接続電極４ａを覆うことはできない。保護層６’としては、フッ素系樹脂、シリコーン系樹脂等を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、スクリーン印刷等で印刷・焼成する方法が好適である。
そして、レーザカット工程の後、かつ保護層６’形成の後に、絶縁膜８を形成する（図１Ｂの（ｅ））。絶縁膜８は、画素電極７のうちの画素電極７Ｃ部分の上に開口部８Ｈを有し、少なくとも画素電極７のうちの画素領域７Ａ・７Ｂ部分、ソース電極４、ソース接続電極４ａ及びソース配線４’を覆う。絶縁膜８としては、エポキシ等の有機絶縁膜が好適である。製法としては、スクリーン印刷や、グラビアオフセット印刷が好適である。
さらに、上部画素電極９を形成する（図１Ｂの（ｆ））。上部画素電極９としては、Ａｇペーストやカーボンペースト等が好適である。製法としては、スクリーン印刷や、グラビアオフセット印刷が好適である。
なお、ゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’形成工程と、ゲート絶縁膜形成工程との間に、ゲート電極２兼ゲート配線２’と、キャパシタ電極１０兼キャパシタ配線１０’間の短絡を検査する工程と、該短絡をレーザカットする工程をさらに有していてもよい。
以上の説明から理解できるように、本実施形態によれば、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタアレイの製造方法を提供できる。
（第２の実施形態）
本発明の第２の実施形態に係る薄膜トランジスタアレイの一例を、図４Ａ、図４Ｂ、及び図５に示す。図４Ａ、図４Ｂ、及び図５は、絶縁基板１と、絶縁基板１上に形成されたゲート電極２と、ゲート電極２に接続されたゲート配線２’と、ゲート電極２及びゲート配線２’と所定の隙間を有して絶縁基板１上に形成されたキャパシタ電極１０と、キャパシタ電極１０に接続されたキャパシタ配線１０’と、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’の上に形成されたゲート絶縁膜（図示せず）と、ゲート絶縁膜上に形成された１つの画素電極７と、２組のソース電極・ドレイン電極と、該ソース電極・ドレイン電極間に半導体パターンを有する画素単位をマトリクス状に並べた薄膜トランジスタアレイであって、２つのドレイン電極は個別のドレイン接続電極を介して１つの画素電極に接続され、２つのソース電極は各々個別のソース配線を介して給電され、２つのソース電極間を接続するソース接続電極を有し、１つの画素電極が、２つのドレイン接続電極のうち第１のドレイン接続電極に近い第１キャパシタと、第２のドレイン接続電極に近い第２キャパシタを有する薄膜トランジスタアレイの一例である。画素電極７は、第１のドレイン接続電極に接続された第１の領域と、第２のドレイン接続電極に接続された第２の領域と、第１の領域と第２の領域を接続する第３の領域とを含み、第３の領域は、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置に形成され、第１の領域／ゲート絶縁膜／キャパシタ電極が第１キャパシタをなし、第２の領域／ゲート絶縁膜／キャパシタ電極が第２キャパシタをなす、薄膜トランジスタアレイの一例である。なお、「重なる位置」とは、直接接触して重なっていることを意味しているのではなく、電極又は配線が絶縁膜を挟んで重なっていることを意味している。また、本発明では、ソース電極４とソース配線４’の区別を以下のようにしている。チャネル部（半導体パターン６のうち、ソース・ドレイン間にあって、ゲート電極２と重なる位置にある部分）に接する部分をソース電極４、チャネル部に接しない部分をソース配線４’と呼ぶ。ドレイン電極５とドレイン接続電極５ａについても同様に、チャネル部に接する部分をドレイン電極５、チャネル部に接しない部分をドレイン接続電極５ａと呼ぶ。なお、図４Ａの（ｂ）では、各々のソース配線４’が複数のソース電極４間をつなぐように形成されている。この構造は、ＴＦＴの面積を大きくできる利点がある。しかし、各々のソース配線４’が複数の画素をまたいで長く形成され、そこに複数のソース電極４が接続された構造を排除するものではない。
本発明の第２の実施形態に係る薄膜トランジスタアレイの一例を、図４Ａ、図４Ｂ、及び図５に示す。図４Ａ、図４Ｂ、及び図５は、絶縁基板１と、絶縁基板１上に形成されたゲート電極２と、ゲート電極２に接続されたゲート配線２’と、ゲート電極２及びゲート配線２’と所定の隙間を有して絶縁基板１上に形成されたキャパシタ電極１０と、キャパシタ電極１０に接続されたキャパシタ配線１０’と、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’の上に形成されたゲート絶縁膜（図示せず）と、ゲート絶縁膜上に形成された１つの画素電極７と、２組のソース電極・ドレイン電極と、該ソース電極・ドレイン電極間に半導体パターンを有する画素単位をマトリクス状に並べた薄膜トランジスタアレイであって、２つのドレイン電極は個別のドレイン接続電極を介して１つの画素電極に接続され、２つのソース電極は各々個別のソース配線を介して給電され、２つのソース電極間を接続するソース接続電極を有し、１つの画素電極が、２つのドレイン接続電極のうち第１のドレイン接続電極に近い第１キャパシタと、第２のドレイン接続電極に近い第２キャパシタを有する薄膜トランジスタアレイの一例である。画素電極７は、第１のドレイン接続電極に接続された第１の領域と、第２のドレイン接続電極に接続された第２の領域と、第１の領域と第２の領域を接続する第３の領域とを含み、第３の領域は、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置に形成され、第１の領域／ゲート絶縁膜／キャパシタ電極が第１キャパシタをなし、第２の領域／ゲート絶縁膜／キャパシタ電極が第２キャパシタをなす、薄膜トランジスタアレイの一例である。なお、「重なる位置」とは、直接接触して重なっていることを意味しているのではなく、電極又は配線が絶縁膜を挟んで重なっていることを意味している。また、本発明では、ソース電極４とソース配線４’の区別を以下のようにしている。チャネル部（半導体パターン６のうち、ソース・ドレイン間にあって、ゲート電極２と重なる位置にある部分）に接する部分をソース電極４、チャネル部に接しない部分をソース配線４’と呼ぶ。ドレイン電極５とドレイン接続電極５ａについても同様に、チャネル部に接する部分をドレイン電極５、チャネル部に接しない部分をドレイン接続電極５ａと呼ぶ。なお、図４Ａの（ｂ）では、各々のソース配線４’が複数のソース電極４間をつなぐように形成されている。この構造は、ＴＦＴの面積を大きくできる利点がある。しかし、各々のソース配線４’が複数の画素をまたいで長く形成され、そこに複数のソース電極４が接続された構造を排除するものではない。
図４Ａの（ａ）は、絶縁基板１上にゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した平面図である。ゲート電極２はゲート電極２’に接続され、キャパシタ配線１０はキャパシタ電極１０’に接続され。また、ゲート電極２及びゲート配線２’並びにキャパシタ電極１０及びキャパシタ配線１０’は、所定の隙間を有して形成されている。
図４Ａの（ｂ）は、その上にゲート絶縁膜（図示せず）を形成後、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７を形成した平面図を示す。１つの画素電極７の近傍には、２組のソース電極４・ドレイン電極５が形成される。２つのソース電極４には、個別のソース配線４’が接続されるとともに、２つのソース電極４間を接続する１つのソース接続電極４ａが形成される。第２の実施形態では後述の理由から、ソース接続電極４ａは少なくとも一部がゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置に形成される。また、２つのドレイン電極５は、個別のドレイン接続電極５ａにより画素電極７に接続される。画素電極７は、一方のドレイン接続電極５ａに接続される第１の領域である画素電極７Ａ、他方のドレイン接続電極５ａに接続される第２の領域である画素電極７Ｂ及びドレイン接続電極５ａに直接接続されない第３の領域である画素電極７Ｃの３つの領域からなっており、画素電極７Ａ／ゲート絶縁膜／キャパシタ電極１０が、第１キャパシタを成し、画素電極７Ｂ／ゲート絶縁膜／キャパシタ電極１０が、第２キャパシタを成し、画素電極７Ｃが、画素電極７Ａと７Ｂをつないでいる。画素電極７Ｃは、キャパシタ電極１０との間に重なりを有していない。
図４Ａの（ｃ）は、半導体パターン６を形成した後の平面図である。ここで、半導体パターン６は、ソース配線４’に平行な方向の複数のＴＦＴにわたって連続した等幅ストライプ状にすることができる。その場合、半導体パターン６の位置合わせが図の上下方向（ソース配線４’に平行な方向）にずれても影響しないという利点がある。
図４Ｂの（ｄ）は、保護層６’を形成した後の平面図である。保護層６’は、後述する表示媒体１３や絶縁膜８の成分から半導体パターン６を保護する役割を持っている。ここで、保護層６’は、少なくとも半導体パターン６を覆うように形成されており、ソース配線４’に平行な、複数のＴＦＴにわたって連続した等幅のストライプ状であることが望ましい。等幅のストライプ状であることにより、保護層６’が下層のソース電極４及びドレイン電極５や半導体パターン６に対して上下方向にずれても影響がないという利点がある。なお、図５では、下層構造を見易くするため、半導体パターン６および保護層６’の表示を省略している。
図４Ｂの（ｅ）は、さらに絶縁膜８を形成した平面図である。図４Ｂの（ｅ）で絶縁膜８は、画素電極７のうちの画素電極７Ｃの上に開口部８Ｈを有し、少なくとも画素電極７のうちの画素電極７Ａ、画素電極７Ｂと、ソース電極４、ソース接続電極４ａ及びソース配線４’を覆っている。
図４Ｂの（ｆ）は、さらに上部画素電極を形成した平面図である。上部画素電極９は、絶縁膜８の開口部８Ｈを介して、画素電極７のうちの画素電極７Ｃに接続されている。
ここで、断線や短絡への対応について、図６Ａ〜図６Ｄを用いて説明する。なお、図６Ａ〜図６Ｄに使用する図面では、説明を判り易くするために半導体パターン６を形成する前の段階（図４Ａの（ｂ））の薄膜トランジスタアレイの平面図を用いる。本第２の実施形態の薄膜トランジスタアレイは、ソース接続電極４ａを有するので、ソース配線４’またはソース接続電極４ａのいずれかに断線が発生した場合でも、そのままでソース電圧を断線以降のソース電極４に供給できる。例えば、図６Ａ（ａ）のソース配線４’に紙面の下方から上方へ給電している場合、左のソース配線４’に断線２１があっても、断線２１のすぐ上にて右のソース配線４’→右のソース電極４→ソース接続電極４ａ→左のソース電極４→左のソース配線４’に給電され、断線２１の影響はない。ソース接続電極４ａが２つのソース電極４間を接続しているので、２本のソース電極４’間を直接つなぐ冗長配線を別途設ける必要がなく、開口率（画素電極の面積比）を大きくすることができる。
また、１画素に２つのＴＦＴを有するので、一方のドレイン接続電極５ａに断線２１が発生してオン電流を流せない場合（図６Ａ（ｂ））、もう一方のＴＦＴが書込みを行える。この場合、ＴＦＴが１つに減ったことでゲート・ドレイン間容量Ｃｇｄが減少するが、画素電極７Ａ・７Ｃ間をキャパシタ電極１０と重ならない位置２３でレーザカットすることにより、第１キャパシタを分離して蓄積容量Ｃｓを第２キャパシタ分のみに減少させ、ゲートフィードスルー電圧Ｖｇｆを同等に保つことができる。反対側のドレイン接続電極５ａに断線が発生した場合には、画素電極７Ｂ・７Ｃ間をレーザカットすればよい。
レーザカットは、金属に対しては光を吸収しやすいので適用しやすく、絶縁膜に対しては光を吸収しにくいので適用しにくい。金属電極が最上部のみにある場合、金属は容易に蒸発するのでレーザカットは簡単である。金属電極上に絶縁膜がある場合、光は絶縁膜を透過して金属電極に照射され、絶縁膜に損傷を与えつつその隙間から蒸発させることができてレーザカットは可能である。ところが金属＼絶縁膜＼金属の積層構造の場合、上層の金属電極のレーザカットは可能であるが、絶縁膜に損傷を与えるため、下層金属電極との間の耐電圧を悪化させる場合がある。また、上層の金属が容易に蒸発してしまうため、上下金属をレーザで接続することは困難である。なお、半導体は光を一部吸収するので、半導体のレーザカットは可能である。
また、短絡が発生した場合にも、レーザカットすることで影響を回避できる。ソース電極４とドレイン電極５との間に短絡２２がある場合（図６Ｂの（ｃ））、ＴＦＴのドレイン接続電極５ａを、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置２３で切断し、画素電極７Ａ・７Ｃ間をキャパシタ電極１０と重ならない位置２３で切断する。これにより、ソース電圧が画素電極７に直接印加されて起こる点欠陥と、ゲートフィードスルー電圧の変化を回避できる。
ゲート電極２上で隣り合うソース配線４’間に短絡２２がある場合（図６Ｂの（ｄ））、短絡箇所を挟むソース配線４’の上下２箇所と、ドレイン接続電極５ａと、ソース接続電極４ａとを、ゲート電極２やゲート配線２’、キャパシタ電極１０やキャパシタ配線１０’と重ならない位置２３で切断し、画素電極７Ａ・７Ｃ間をキャパシタ電極１０と重ならない位置２３で切断する。この切断は、短絡した２本のソース配線４’の少なくとも一方側に対して行えばよい。これにより、ソースドライバの破壊や線欠陥、ゲートフィードスルー電圧の変化を回避できる。
キャパシタ配線１０’上で隣り合うソース配線４’間に短絡２２がある場合（図６Ｂの（ｅ））、短絡箇所を挟むソース配線４’の上下２箇所を、ゲート電極２やキャパシタ配線１０’と重ならない位置２３で切断する。この切断は、短絡した２本のソース配線４’の少なくとも一方側に対して行えばよい。これにより、ソースドライバの破壊や線欠陥を回避できる。
ゲート電極２やキャパシタ配線１０’と重ならない位置で隣り合うソース配線４’間に短絡２２がある場合（図６Ｃの（ｆ））、短絡箇所の任意の位置２３を切断する。これにより、ソースドライバの破壊や線欠陥を回避できる。
キャパシタ電極１０やキャパシタ配線１０’上でソース配線４’と画素電極７との間に短絡２２がある場合（図６Ｃの（ｇ））、短絡箇所を挟むソース配線４’の上下２箇所を、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置２３で切断する。これにより、ソース電圧が画素電極７に直接印加されて起こる点欠陥を回避できる。
ゲート電極２、ゲート配線２’やキャパシタ電極１０及びキャパシタ配線１０’と重ならない位置２３でソース配線４’又はソース電極４と画素電極７との間に短絡２２がある場合（図６Ｄの（ｈ））、短絡箇所の任意の位置２３を切断する。これにより、ソース電圧が画素電極７に直接印加されて起こる点欠陥を回避できる。
画素電極７とソース接続電極４ａとの間に短絡２２がある場合（図６Ｄ（ｉ））、短絡箇所のうち、ゲート配線２’やキャパシタ電極１０と重ならない位置２３を切断する。これにより、ソース電圧が画素電極７に直接印加されて起こる点欠陥を回避できる。
なお、ソース配線４’又はソース電極４と、ゲート電極２との間に短絡があるか、あるいは短絡の疑いがある場合、図６Ｂの（ｄ）と同様に、ソース配線４’の上下２箇所、ドレイン接続電極５ａ及びソース接続電極４ａを、ゲート電極２及びゲート配線２’や、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置２３で切断し、画素電極７Ａ・７Ｃ間（または７Ｂ・７Ｃ間）をキャパシタ電極１０と重ならない位置２３で切断することができる。これにより、ドライバの破壊や十字線欠陥を回避できる。ただし、この短絡は、画像検査で検出できるとは限らない。
さらに、ソース配線４’又はソース電極４と、キャパシタ配線１０’との間に短絡があるか、あるいは短絡の疑いがある場合、図６Ｃの（ｇ）と同様に、ソース配線４’の上下２箇所を、ゲート電極２やキャパシタ配線１０’と重ならない位置２３で切断することができる。これにより、ソースドライバの破壊や線欠陥を回避できる。ただし、この短絡も、画像検査で検出できるとは限らない。
あるいは、画素電極７Ａ又は画素電極７Ｂと、キャパシタ電極１０との間に短絡があるか、あるいは短絡の疑いがある場合、図６Ｂの（ｃ）と同様に、短絡（またはその疑い）がある方のドレイン接続電極５ａを、ゲート電極２やキャパシタ電極１０と重ならない位置２３で切断し、画素電極７Ａ・７Ｃ間（または７Ｂ・７Ｃ間）をキャパシタ電極１０と重ならない位置２３で切断することができる。これにより、ソースドライバの破壊や線欠陥を回避できる。ただし、この短絡も、画像検査で検出できるとは限らない。
また、図４Ａ及び図４Ｂでは、ソース接続電極４ａが、ゲート配線２’とは完全に重ならない部分を有している。ここで、「完全に重ならない部分」とは、ソース接続電極４ａの、ある箇所において、電極の幅全てにわたってゲート配線２’と重ならないということである。これにより、ソース接続電極４ａをレーザカットする際に、ゲート配線２’と重なっている部分にレーザを当てる必要がなく、ゲート・ソース間の耐電圧を低下させることがない。一方、ソース接続電極４ａがゲート配線２’と完全に重なっていない部分を有していない場合（図５の（ｂ））、ゲート配線２’と重なっている部分にレーザを当てることになり、ソース接続電極４ａをレーザカットする際にゲート・ソース間の耐電圧が低下する場合がある。
なお、図４Ａ及び図４Ｂでは、ソース接続電極４ａが、平面視でゲート配線２’に対してドレイン接続電極５ａと同じ側にある。これについては、図５の（ａ）のように、ソース接続電極４ａが、平面視でゲート配線２’に対してドレイン接続電極５ａと逆側にあってもよい。また、ソース電極４及びドレイン電極５の形状は、図４Ａの（ｂ）に限定されず、例えば図５の（ｃ）のような形状でもよい。
以上の説明から理解できるように、本実施形態によれば、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタアレイを提供できる。
第２の実施形態に係る薄膜トランジスタアレイの製造方法について、図４Ａ及び図４Ｂを用いて説明する。まず、絶縁基板１の上に、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成する（図４Ａの（ａ））。絶縁基板１としては、ガラス基板のようなリジッドなものでもよいし、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルスルホン（ＰＥＳ）等のフレキシブルなものでもよい。ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいし、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。
次に、全面にゲート絶縁膜（図示せず）を形成する。ゲート絶縁膜としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。なお、薄膜トランジスタアレイ外にあるゲート配線２’への電圧供給部（図示せず）には、ゲート絶縁膜を付けない。
次に、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７を形成する（図４Ａの（ｂ））。ここで１つの画素電極７は、７Ａ、７Ｂ、７Ｃの３つの領域からなっている。ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、フレキソ印刷、オフセット印刷等が好適である。特にグラビア印刷、フレキソ印刷、オフセット印刷は、２０μｍ以下のパターンを再現性よく形成することができる。
次に、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７について、画像検査を実施し、画像処理によって断線及び／又は短絡箇所を調べておく。なお、ソース配線４’の断線については、同一画素部で左右２本のソース配線４’が同時に断線していなければ、薄膜トランジスタアレイの動作へ影響しない。ドレイン接続電極５ａの断線については、同一画素を駆動する２本のドレイン接続電極が同時に断線していなければ、１つのＴＦＴでの駆動になるものの、薄膜トランジスタアレイの動作は可能である。
次に、断線及び／又は短絡への対応として、レーザカットを行う。少なくとも、ドレイン接続電極５ａの断線、ソース電極４−ドレイン電極５間の短絡、隣り合うソース配線４’間の短絡、ソース配線４’−画素電極７間の短絡、画素電極７−ソース接続電極４ａ間の短絡について、前述のように図６Ａの（ｂ）〜図６Ｄの（ｉ）の方法でレーザカットする。
なお、検査工程は、後述の半導体パターン６形成工程前だけでなく、半導体パターン６形成工程後、あるいは保護層６’形成後でもよい。レーザカット工程は、検査工程より後であれば、半導体パターン６形成後でもよいし、保護層６’形成後でもよい。即ち、下記のいずれでもよい。
１）検査→レーザカット→半導体→保護層
２）検査→半導体→レーザカット→保護層
３）検査→半導体→保護層→レーザカット
４）半導体→検査→レーザカット→保護層
５）半導体→検査→保護層→レーザカット
６）半導体→保護層→検査→レーザカット
ただし、通常は半導体パターン６の形成後に速やかに保護層６’を形成したいので、１）、３）及び６）のいずれかが望ましい。半導体パターン６にムラが多い等の理由で検査しにくい場合には、１）、２）及び３）のいずれかが望ましい。
１）検査→レーザカット→半導体→保護層
２）検査→半導体→レーザカット→保護層
３）検査→半導体→保護層→レーザカット
４）半導体→検査→レーザカット→保護層
５）半導体→検査→保護層→レーザカット
６）半導体→保護層→検査→レーザカット
ただし、通常は半導体パターン６の形成後に速やかに保護層６’を形成したいので、１）、３）及び６）のいずれかが望ましい。半導体パターン６にムラが多い等の理由で検査しにくい場合には、１）、２）及び３）のいずれかが望ましい。
検査工程、レーザカット工程の前、間又は後に、半導体パターン６を形成する（図３Ａの（ｃ））。半導体パターン６としては、ポリチオフェン系、アセン系、アリルアミン系等の有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系等の酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、フレキソ印刷等で印刷・焼成する方法が好適である。
半導体パターン６形成後に、保護層６’を形成する（図４Ｂの（ｄ））。保護層６’は少なくとも半導体パターン６、ソース電極４及びドレイン電極５を覆い、望ましくはソース配線４’をも覆う。レーザカットが保護層６’形成工程より後の場合、ソース接続電極４ａを覆うことはできない。保護層６’としては、フッ素系樹脂、シリコーン系樹脂等を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、スクリーン印刷等で印刷・焼成する方法が好適である。
そして、レーザカット工程の後、かつ保護層６’形成の後に、絶縁膜８を形成する（図４Ｂの（ｅ））。絶縁膜８は、画素電極７のうちの画素電極７Ｃ部分の上に開口部８Ｈを有し、少なくとも画素電極７のうちの画素領域７Ａ・７Ｂ部分、ソース電極４、ソース接続電極４ａ及びソース配線４’を覆う。絶縁膜８としては、エポキシ等の有機絶縁膜が好適である。製法としては、スクリーン印刷や、グラビアオフセット印刷が好適である。
さらに、上部画素電極９を形成する（図４Ｂの（ｆ））。上部画素電極９としては、Ａｇペーストやカーボンペースト等が好適である。製法としては、スクリーン印刷や、グラビアオフセット印刷が好適である。
なお、ゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’形成工程と、ゲート絶縁膜形成工程との間に、ゲート電極２及びゲート配線２’と、キャパシタ電極１０及びキャパシタ配線１０’との間の短絡を検査する工程と、短絡をレーザカットする工程をさらに有していてもよい。
以上の説明から理解できるように、本実施形態によれば、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタアレイの製造方法を提供できる。
（第３の実施形態）
本発明の薄膜トランジスタを用いた画像表示装置について説明する。
本発明の薄膜トランジスタの画素電極７又は上部画素電極９と、別途作製した透明な対向基板１１上に付けた透明な対向電極１２との間に、表示媒体１３を挟むことにより、反射型の画像表示装置とすることができる（図７）。表示媒体１３としては、液晶や、エレクトロルミネッセンス材料、エレクトロクロミック材料、電気泳動体等が挙げられる。表示媒体１３が液晶の場合は、さらに配向膜（図示せず）や位相差板１４や偏光板１５を用い（図８）、薄膜トランジスタの画素電極７又は上部画素電極９を反射型電極として使用する。ただし、表示媒体１３がポリマー分散液晶の場合は、配向膜や位相差板１４や偏光板１５は不要であり（図７）、画素電極７または上部画素電極９を黒色電極として使用する。表示媒体１３がエレクトロルミネッセンス材料の場合、エレクトロルミネッセンス材料としては、硫化亜鉛や、アルミキノリン、銅フタロシアニン等の金属錯体、ジアミン、アントラセン等が挙げられる。表示媒体１３がエレクトロクロミック材料の場合、エレクトロクロミック材料としては、ポリアニリンやポルフィリン等が挙げられる。表示媒体１３が電気泳動体の場合、電気泳動体としては、球の半分を白、半分を黒に着色し帯電させたものや、隔壁内の着色液中に帯電粒子を入れたもの等が挙げられる。また、カラー化にはカラーフィルタを用いることもできる。
本発明の薄膜トランジスタを用いた画像表示装置について説明する。
本発明の薄膜トランジスタの画素電極７又は上部画素電極９と、別途作製した透明な対向基板１１上に付けた透明な対向電極１２との間に、表示媒体１３を挟むことにより、反射型の画像表示装置とすることができる（図７）。表示媒体１３としては、液晶や、エレクトロルミネッセンス材料、エレクトロクロミック材料、電気泳動体等が挙げられる。表示媒体１３が液晶の場合は、さらに配向膜（図示せず）や位相差板１４や偏光板１５を用い（図８）、薄膜トランジスタの画素電極７又は上部画素電極９を反射型電極として使用する。ただし、表示媒体１３がポリマー分散液晶の場合は、配向膜や位相差板１４や偏光板１５は不要であり（図７）、画素電極７または上部画素電極９を黒色電極として使用する。表示媒体１３がエレクトロルミネッセンス材料の場合、エレクトロルミネッセンス材料としては、硫化亜鉛や、アルミキノリン、銅フタロシアニン等の金属錯体、ジアミン、アントラセン等が挙げられる。表示媒体１３がエレクトロクロミック材料の場合、エレクトロクロミック材料としては、ポリアニリンやポルフィリン等が挙げられる。表示媒体１３が電気泳動体の場合、電気泳動体としては、球の半分を白、半分を黒に着色し帯電させたものや、隔壁内の着色液中に帯電粒子を入れたもの等が挙げられる。また、カラー化にはカラーフィルタを用いることもできる。
次に、ゲートフィードスルー電圧Ｖｇｆの影響について説明する。
例えば、液晶ディスプレイの場合、図１０のような２個並列のＴＦＴのうち１個を切除すると、ゲートフィードスルー電圧Ｖｇｆのずれにより、液晶にかかる電圧の直流成分を０にできなくなり、液晶が劣化しやすくなる。しかし、本発明では、図３Ａ〜図３Ｄや図６Ａ〜図６Ｄのようにドレイン接続電極５ａの断線又はレーザカット時に一方のキャパシタを切除するので、ゲートフィードスルー電圧Ｖｇｆは同等に保たれ、表示は正常に行われる。エレクトロルミネッセンスディスプレイ、エレクトロクロミックディスプレイ、電気泳動ディスプレイの場合、Ｖｇｆのずれは印加電圧のずれとなり、表示輝度や明度のずれとなる。しかし本発明ではＶｇｆが同等に保たれるため、表示輝度や明度のずれが抑えられる。
例えば、液晶ディスプレイの場合、図１０のような２個並列のＴＦＴのうち１個を切除すると、ゲートフィードスルー電圧Ｖｇｆのずれにより、液晶にかかる電圧の直流成分を０にできなくなり、液晶が劣化しやすくなる。しかし、本発明では、図３Ａ〜図３Ｄや図６Ａ〜図６Ｄのようにドレイン接続電極５ａの断線又はレーザカット時に一方のキャパシタを切除するので、ゲートフィードスルー電圧Ｖｇｆは同等に保たれ、表示は正常に行われる。エレクトロルミネッセンスディスプレイ、エレクトロクロミックディスプレイ、電気泳動ディスプレイの場合、Ｖｇｆのずれは印加電圧のずれとなり、表示輝度や明度のずれとなる。しかし本発明ではＶｇｆが同等に保たれるため、表示輝度や明度のずれが抑えられる。
以上の説明から理解できるように、本実施形態によれば、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタアレイを用いた画像表示装置を提供できる。
本発明の実施例１〜９について、図１Ａ、図１Ｂ及び図３Ａ〜図３Ｄを用いて説明する。
（実施例１）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ、及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａ（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’の断線が１箇所確認された。この場合、図３Ａの（ａ）のように、レーザカットは不要である。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ、及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａ（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’の断線が１箇所確認された。この場合、図３Ａの（ａ）のように、レーザカットは不要である。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ドレイン接続電極５ａの断線が１箇所確認された。この場合、図３Ａの（ｂ）のように画素電極７Ａ・７Ｃ間をレーザカットした。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ドレイン接続電極５ａの断線が１箇所確認された。この場合、図３Ａの（ｂ）のように画素電極７Ａ・７Ｃ間をレーザカットした。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続配線４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース電極４−ドレイン電極５間の短絡が１箇所確認された。そこで、図３Ｂの（ｃ）のレーザカットを行った。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース電極４−ドレイン電極５間の短絡が１箇所確認された。そこで、図３Ｂの（ｃ）のレーザカットを行った。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例４）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図３Ｂの（ｄ）のレーザカットを行った。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図３Ｂの（ｄ）のレーザカットを行った。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例５）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図３Ｂの（ｅ）のレーザカットを行った。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図３Ｂの（ｅ）のレーザカットを行った。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例６）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’やキャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図３Ｃの（ｆ）のレーザカットを行った。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’やキャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図３Ｃの（ｆ）のレーザカットを行った。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例７）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重なった位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。そこで、図３Ｃの（ｇ）のレーザカットを行った。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重なった位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。そこで、図３Ｃの（ｇ）のレーザカットを行った。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例８）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。そこで、図３Ｄの（ｈ）のレーザカットを行った。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。そこで、図３Ｄの（ｈ）のレーザカットを行った。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例９）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、画素電極７−ソース接続電極４ａ間の短絡が１箇所確認された。そこで、図３Ｄの（ｉ）のレーザカットを行った。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、画素電極７−ソース接続電極４ａ間の短絡が１箇所確認された。そこで、図３Ｄの（ｉ）のレーザカットを行った。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ）、ただしソース接続電極４ａも保護層６’で覆った）。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、さらにカーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
本発明の実施例１０〜１８について、図４Ａ、図４Ｂ及び図６Ａ〜図６Ｄを用いて説明する。
（実施例１０）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線の断線が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線の断線が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ソース配線４’の断線の場合、図６Ａの（ａ）のように、レーザカットは不要である。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１１）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ドレイン接続電極５ａの断線が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ドレイン接続電極５ａの断線が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ドレイン接続電極５ａの断線の場合、図６Ａの（ｂ）のように画素電極７をレーザカットした。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１２）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’−ドレイン電極５間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’−ドレイン電極５間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、図６Ｂの（ｃ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１３）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、図６Ｂの（ｄ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１４）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、図６Ｂの（ｅ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１５）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２やキャパシタ配線１０’と重ならない位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２やキャパシタ配線１０’と重ならない位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、図６Ｃの（ｆ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１６）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、図６Ｃの（ｇ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１７）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース電極４−画素電極７間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース電極４−画素電極７間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、図６Ｄの（ｈ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例１８）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、画素電極７−ソース接続電極４ａ間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、画素電極７−ソース接続電極４ａ間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、図６Ｄの（ｉ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
本発明の実施例１９〜２７について、図１Ａ、図１Ｂ及び図３Ａ〜図３Ｄを用いて説明する。
（実施例１９）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’の断線が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’の断線が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ソース配線４’の断線の場合、図３Ａの（ａ）のように、レーザカットは不要である。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２０）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ドレイン接続電極５ａの断線が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ドレイン接続電極５ａの断線が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ａの（ｂ）のように画素電極７をレーザカットした。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２１）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース電極４−ドレイン電極５間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース電極４−ドレイン電極５間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ｂの（ｃ）のレーザカットを行った。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２２）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ｂの（ｄ）のレーザカットを行った。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２３）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ｂの（ｅ）のレーザカットを行った。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２４）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’やキャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２兼ゲート配線２’やキャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、隣り合うソース配線４’間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ｃの（ｆ）のレーザカットを行った。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２５）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重なった位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重なった位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ｃの（ｇ）のレーザカットを行った。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２６）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ｄの（ｈ）のレーザカットを行った。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２７）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、画素電極７−ソース接続電極４ａ間の短絡が１箇所確認された。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２兼ゲート配線２’、キャパシタ電極１０兼キャパシタ配線１０’を形成した（図１Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１Ａの（ｂ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ電極１０及びキャパシタ配線１０’と重ならない位置で、画素電極７−ソース接続電極４ａ間の短絡が１箇所確認された。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ドット状の半導体パターン６を形成した（図１Ａの（ｃ））。ここで、図３Ｄの（ｉ）のレーザカットを行った。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図１Ｂの（ｄ））。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図１Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図１Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
本発明の実施例２８〜３６について、図４Ａ、図４Ｂ及び図６Ａ〜図６Ｄを用いて説明する。
（実施例２８）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’の断線が１箇所確認された。ソース配線４’の断線の場合、図６Ａの（ａ）のように、レーザカットは不要である。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例２９）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、ドレイン接続電極５ａの断線が１箇所確認された。ドレイン接続電極５ａの断線の場合、図６Ａ（ｂ）のように画素電極７をレーザカットした。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３０）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース配線４’−ドレイン電極５間の短絡が１箇所確認された。そこで、図６Ｂの（ｃ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３１）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図６Ｂの（ｄ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３２）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図６Ｂの（ｅ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３３）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、ゲート電極２やキャパシタ配線１０’と重ならない位置で、隣り合うソース配線４’間の短絡が１箇所確認された。そこで、図６Ｃの（ｆ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３４）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、キャパシタ配線１０’と重なった位置で、ソース配線４’−画素電極７間の短絡が１箇所確認された。そこで、図６Ｃの（ｇ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３５）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、ソース電極４−画素電極７間の短絡が１箇所確認された。そこで、図６Ｄの（ｈ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
（実施例３６）
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
まず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２’、キャパシタ電極１０及びキャパシタ配線１０’を形成した（図４Ａの（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ソース接続電極４ａ、ドレイン電極５、ドレイン接続電極５ａ及び画素電極７として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図４Ａの（ｂ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、ストライプ状の半導体パターン６を形成した（図４Ａの（ｃ））。次に、フッ素化樹脂をスクリーン印刷、１００℃焼成することにより、ストライプ状の保護層６’を形成した（図４Ｂの（ｄ））。ここで、画像検査装置によって断線や短絡を検査したところ、画素電極７−ソース接続電極４ａ間の短絡が１箇所確認された。ここで、図６Ｄの（ｉ）のレーザカットを行った。そして、エポキシ樹脂をスクリーン印刷することにより絶縁膜８を形成し（図４Ｂの（ｅ））、カーボンペーストをスクリーン印刷することにより上部画素電極９を形成した（図４Ｂの（ｆ））。
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に未硬化のポリマー分散液晶を挟み、紫外線照射により硬化させた。所定の電圧印加によりアクティブマトリクス駆動を行い、入力データの明度に合った表示が得られた。
以上の説明から理解できるように、本発明によれば、断線の影響を抑えながら各種短絡のリペアが可能な、薄膜トランジスタアレイ、その製造方法及びこれを用いた画像表示装置を提供できる。
本発明は、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ、エレクトロクロミックディスプレイ等に使用する薄膜トランジスタアレイに適用可能である。
１ 絶縁基板
２ ゲート電極
２’ ゲート配線
４ ソース電極
４’ ソース配線
４ａ ソース接続電極
５ ドレイン電極
５ａ ドレイン接続電極
６ 半導体パターン
６’ 保護層
７ 画素電極
７Ａ 画素電極（第１の領域）
７Ｂ 画素電極（第２の領域）
７Ｃ 画素電極（第３の領域）
８ 絶縁膜
８Ｈ 開口部
９ 上部画素電極
１０ キャパシタ電極
１０’ キャパシタ配線
１１ 対向基板
１２ 対向電極
１３ 表示媒体
１４ 位相差板
１５ 偏光板
２１ 断線部
２２ 短絡部
２３ 位置（レーザカット部）
３１ 架橋部
３２ レーザ接続部
２ ゲート電極
２’ ゲート配線
４ ソース電極
４’ ソース配線
４ａ ソース接続電極
５ ドレイン電極
５ａ ドレイン接続電極
６ 半導体パターン
６’ 保護層
７ 画素電極
７Ａ 画素電極（第１の領域）
７Ｂ 画素電極（第２の領域）
７Ｃ 画素電極（第３の領域）
８ 絶縁膜
８Ｈ 開口部
９ 上部画素電極
１０ キャパシタ電極
１０’ キャパシタ配線
１１ 対向基板
１２ 対向電極
１３ 表示媒体
１４ 位相差板
１５ 偏光板
２１ 断線部
２２ 短絡部
２３ 位置（レーザカット部）
３１ 架橋部
３２ レーザ接続部
Claims (7)
- 絶縁基板上に形成されたゲート電極と、
前記ゲート電極に接続されたゲート配線と、
前記ゲート電極及びゲート配線と所定の隙間を有して前記絶縁基板上に形成されたキャパシタ電極と、
前記キャパシタ電極に接続されたキャパシタ配線と、
前記ゲート電極、前記ゲート配線、前記キャパシタ電極及び前記キャパシタ配線の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された１つの画素電極と、２組のソース電極・ドレイン電極と、該ソース電極・ドレイン電極間に半導体パターンを有する画素単位をマトリクス状に並べた薄膜トランジスタアレイであって、
前記２つのドレイン電極はそれぞれ前記半導体パターンに接し個別のドレイン接続電極を介して前記１つの画素電極に接続され、
前記２つのソース電極は各々個別のソース配線を介して給電され、前記２つのソース電極間を接続するソース接続電極を有し、
前記１つの画素電極が、前記２つのドレイン接続電極のうち一方のドレイン接続電極に近い第１キャパシタと、他方のドレイン接続電極に近い第２キャパシタを有し、
前記画素電極は、
前記第１のドレイン電極に接続された第１の領域と、
前記第２のドレイン電極に接続された第２の領域と、
前記第１の領域と第２の領域を接続する第３の領域とを含み、
前記第３の領域は、前記ゲート電極、前記ゲート配線、前記キャパシタ電極及び前記キャパシタ配線と重ならない位置に形成され、
前記画素電極の前記第３の領域の上に開口部を有し、少なくとも前記画素電極のうちの前記第１の領域、第２の領域、ソース電極、ソース接続電極及びソース配線を覆う絶縁膜と、
前記絶縁膜の上に、前記開口部を介して前記画素電極に接続された上部画素電極とをさらに有することを特徴とする薄膜トランジスタアレイ。 - 前記ソース接続電極は、少なくとも一部が前記ゲート電極、前記ゲート配線、前記キャパシタ電極及び前記キャパシタ配線と重ならない位置に形成された、請求項１に記載の薄膜トランジスタアレイ。
- 前記絶縁基板上に、前記ゲート電極、前記ゲート配線、前記キャパシタ電極及び前記キャパシタ配線を形成する工程と、
前記ゲート電極、前記ゲート配線、前記キャパシタ電極及び前記キャパシタ配線の上に、前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、前記ソース電極、前記ソース配線、前記ソース接続電極、前記ドレイン電極、前記ドレイン接続電極及び前記画素電極を形成する工程と、
前記ソース電極、前記ソース配線、前記ソース接続電極、前記ドレイン電極、前記ドレイン接続電極及び前記画素電極の断線及び／又は短絡を検査する工程と、
前記検査の結果に応じて、前記短絡箇所、前記ソース配線、前記ソース接続電極及び前記ドレイン接続電極の少なくとも１つをレーザカットする工程と、
半導体を形成する工程と、
前記半導体を保護する保護層を形成する工程とを含み、
前記レーザカットを行う工程は、前記検査する工程以後に行われる請求項１または２に記載の薄膜トランジスタアレイの製造方法。 - 前記レーザカットを行う工程では、
１）ドレイン接続電極に断線がある場合、画素電極の第１の領域と第２の領域のうち、断線があるドレイン接続電極に接続された方の領域と、第３の領域の間をレーザカットし、
２）ソース電極とドレイン電極との間に短絡がある場合、短絡がある薄膜トランジスタのドレイン接続電極を、ゲート電極、ゲート配線、キャパシタ電極、キャパシタ配線と重ならない位置でレーザカットし、かつ、画素電極の前記第１の領域と前記第２の領域のうち、レーザカットしたドレイン接続電極に接続された方の領域と、前記第３の領域の間をレーザカットし、
３）ゲート電極又はゲート配線上で、隣り合う画素単位の、隣り合うソース電極またはソース配線間に短絡がある場合、一方の画素単位の、該短絡があるソース配線、または該
短絡があるソース電極またはソース配線に接続されたソース配線のうち、短絡箇所を挟むソース配線の２箇所と、短絡箇所に最も近い薄膜トランジスタのドレイン接続電極及びソース接続電極とを、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でレーザカットし、かつ、画素電極の前記第１の領域と前記第２の領域のうち、レーザカットしたドレイン接続電極に接続された方の領域と、前記第３の領域の間をレーザカットし、
４）キャパシタ電極又はキャパシタ配線上で、隣り合う画素単位の、隣り合うソース配線間に短絡がある場合、一方の画素単位の、短絡箇所を挟むソース配線の２箇所を、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でレーザカットし、
５）ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置で、隣り合う画素単位の、隣り合うソース配線間に短絡がある場合、短絡箇所をレーザカットし、
６）キャパシタ電極又はキャパシタ配線上でソース配線と画素電極との間に短絡がある場合、短絡箇所を挟むソース配線の２箇所を、ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でレーザカットし、
７）ゲート電極、ゲート配線、キャパシタ電極及びキャパシタ配線と重ならない位置でソース配線と画素電極との間に短絡がある場合、短絡箇所をレーザカットし、
８）ソース接続電極と画素電極との間に短絡がある場合、短絡箇所を、ゲート電極、ゲート配線、キャパシタ電極又はキャパシタ配線と重ならない位置でレーザカットする、
請求項３記載の薄膜トランジスタアレイの製造方法。 - 絶縁膜を形成する工程をさらに有する、請求項３又は４に記載の薄膜トランジスタアレイの製造方法。
- 上部画素電極を形成する工程をさらに有する、請求項５に記載の薄膜トランジスタアレイの製造方法。
- 請求項４〜６のいずれかに記載の薄膜トランジスタアレイの製造方法で製造した薄膜トランジスタアレイと、対向電極を有する別基板との間に表示媒体を挟んだ、画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014010644A JP6451054B2 (ja) | 2014-01-23 | 2014-01-23 | 薄膜トランジスタアレイ、その製造方法及び画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014010644A JP6451054B2 (ja) | 2014-01-23 | 2014-01-23 | 薄膜トランジスタアレイ、その製造方法及び画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015138197A JP2015138197A (ja) | 2015-07-30 |
| JP6451054B2 true JP6451054B2 (ja) | 2019-01-16 |
Family
ID=53769215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014010644A Active JP6451054B2 (ja) | 2014-01-23 | 2014-01-23 | 薄膜トランジスタアレイ、その製造方法及び画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6451054B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6597097B2 (ja) * | 2015-09-15 | 2019-10-30 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165125A (ja) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| JPH03212620A (ja) * | 1990-01-17 | 1991-09-18 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| TWI282457B (en) * | 2000-04-06 | 2007-06-11 | Chi Mei Optoelectronics Corp | Liquid crystal display component with defect restore ability and restoring method of defect |
| KR100848099B1 (ko) * | 2002-05-27 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| JP2010156867A (ja) * | 2008-12-27 | 2010-07-15 | Sharp Corp | 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法 |
| KR101311693B1 (ko) * | 2011-01-31 | 2013-09-26 | 샤프 가부시키가이샤 | 액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법 |
-
2014
- 2014-01-23 JP JP2014010644A patent/JP6451054B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015138197A (ja) | 2015-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9379031B2 (en) | Display panel for display device | |
| US20170179162A1 (en) | Semiconductor device and display device | |
| JP7370375B2 (ja) | 表示装置及び半導体装置 | |
| US20180158845A1 (en) | Switching Element, Manufacturing Method Thereof, Array Substrate and Display Device | |
| TWI415239B (zh) | Liquid crystal display panel, manufacturing method thereof, and array substrate and manufacturing method thereof | |
| US20140034947A1 (en) | Thin film transistor, display panel, and method for fabricating thin film transistor | |
| US9366926B2 (en) | Pixel unit, array substrate, method for manufacturing array substrate, method for repairing array substrate, and display device | |
| US9618815B2 (en) | Method of manufacturing display substrate, repair method of display substrate and display substrate repaired by the repair method | |
| WO2019146264A1 (ja) | 表示装置及びその製造方法 | |
| WO2019138734A1 (ja) | 表示装置 | |
| CN104350533A (zh) | 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法 | |
| KR102398939B1 (ko) | 표시 기판 및 표시 기판의 리페어 방법 | |
| CN107104153B (zh) | 非线性元件、阵列基板以及阵列基板的制造方法 | |
| US20180374914A1 (en) | Display device and manufacturing method of the display device | |
| US20170235200A1 (en) | Display device and manufacturing method thereof | |
| KR101456946B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| US7253851B2 (en) | Pixel and method for pixel repair | |
| JP6402713B2 (ja) | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 | |
| CN105051908A (zh) | 薄膜晶体管阵列 | |
| US9478612B2 (en) | Thin film transistor and display device using the same | |
| US9711622B2 (en) | Manufacturing method of display apparatus | |
| JP6451054B2 (ja) | 薄膜トランジスタアレイ、その製造方法及び画像表示装置 | |
| KR102446004B1 (ko) | 액정 표시 장치 | |
| US20150293387A1 (en) | Liquid crystal display and a method of measuring a capacitance of a liquid crystal display | |
| US20170336671A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6451054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |