KR20130062375A - 액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130062375A
KR20130062375A KR1020137012378A KR20137012378A KR20130062375A KR 20130062375 A KR20130062375 A KR 20130062375A KR 1020137012378 A KR1020137012378 A KR 1020137012378A KR 20137012378 A KR20137012378 A KR 20137012378A KR 20130062375 A KR20130062375 A KR 20130062375A
Authority
KR
South Korea
Prior art keywords
insulating film
electrode
capacitor
drain electrode
array substrate
Prior art date
Application number
KR1020137012378A
Other languages
English (en)
Other versions
KR101311693B1 (ko
Inventor
요시히토 하라
유키노부 나카타
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20130062375A publication Critical patent/KR20130062375A/ko
Application granted granted Critical
Publication of KR101311693B1 publication Critical patent/KR101311693B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
    • G02F2201/508—Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

투명기판(10)에 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극(14b)을 갖는 복수의 스위칭 소자와, 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막(15) 및 유기 절연막(16)이 차례로 적층된 층간 절연막(17)과, 층간 절연막(17) 상에 형성된 용량전극(18a)과, 용량전극(18a)을 피복하도록 형성된 용량 절연막(19)과, 용량 절연막(19) 상에 형성되어, 용량전극(18a)에 대향하여 각 부화소마다 보조용량(6)을 구성하고, 용량전극(18a)과 절연상태에서 각 스위칭 소자의 드레인 전극(14b)에 각각 접속된 복수의 화소전극(20a)을 구비하며, 드레인 전극(14b) 및 용량전극(18a)이 유기 절연막(16)에서 노출되는 무기 절연막(15)을 개재하여 서로 겹쳐지는 접속영역(R)을 구비한다.

Description

액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법{LIQUID CRYSTAL DISPLAY PANEL, PRODUCTION METHOD FOR SAME, AND ARRAY SUBSTRATE AND PRODUCTION METHOD FOR SAME}
본 발명은, 액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법에 관하며, 특히, 액정표시패널 및 이를 구성하는 어레이 기판에서의 흑점화(黑点化)에 의한 결함 수정 기술에 관한 것이다.
액정표시패널은, 예를 들어, 화상의 최소단위인 각 부(副)화소마다 박막 트랜지스터(Thin Film Transistor, 이하, ＂TFT＂라고도 칭함) 등이 형성된 TFT 어레이 기판과, TFT 어레이 기판에 대향하도록 형성된 대향기판과, TFT 어레이 기판 및 대향기판 사이에 형성된 액정층을 구비하고 있다.
TFT 어레이 기판은, 예를 들어, 서로 평행으로 연장되도록 형성된 복수의 게이트선과, 각 게이트선 사이에 각각 형성되어, 서로 평행으로 연장되도록 배치된 복수의 용량선과, 각 게이트선 및 각 용량선을 피복하도록 형성된 게이트 절연막과, 게이트 절연막 상에서 각 게이트선과 직교하는 방향으로 서로 평행으로 연장되도록 형성된 복수의 소스선과, 각 게이트선 및 각 소스선의 교차 부분마다 각각 형성된 복수의 TFT와, 각 TFT 및 각 소스선을 피복하도록 형성된 층간 절연막과, 층간 절연막 상에 매트릭스형으로 형성되어, 각 TFT에 각각 접속된 복수의 화소전극을 구비하고 있다.
TFT는, 예를 들어, 유리기판 등의 투명기판에 형성된 게이트 전극과, 게이트 전극을 피복하도록 형성된 게이트 절연막과, 게이트 절연막 상에서 게이트 전극에 겹쳐지도록 섬형상으로 형성된 반도체층과, 반도체층 상에 서로 이간(離間)하도록 형성된 소스전극 및 드레인 전극을 구비하고 있다. 여기서, 게이트 전극은, 예를 들어, 각 게이트선이 측방으로 돌출된 부분이다. 또, 소스전극은, 예를 들어, 각 소스선이 측방으로 돌출된 부분이다. 또한, 드레인 전극은, 층간 절연막에 형성된 콘택트 홀을 통해 화소전극에 접속되어 있음과 동시에, 게이트 절연막을 개재하고 용량선과 겹쳐짐으로써, 보조용량을 구성하고 있다.
액정표시패널에서는, 각 부화소마다 형성된 TFT에서, 예를 들어, 소스전극 및 드레인 전극 사이에 도전성을 갖는 이물질이나 막(膜) 잔류 등이 개재되면, 소스전극 및 드레인 전극이 단락될 우려가 있다. 그렇게 되면, 이 부화소의 화소전극에는, 소스선으로부터의 표시신호가 항상 입력되므로, 이 부화소가 휘점(輝點)으로서 검출되기 쉬워져 버린다. 때문에, 휘점이 검출된 부화소에서는, 예를 들어, 드레인 전극을 절단함과 동시에, 절단된 드레인 전극의 화소전극에 접속된 측과 게이트선 또는 용량선을 접속함으로써, 휘점을 흑점화하는 결함 수정이 행해지게 된다.
예를 들어, 특허문헌 1에는, 데이터 버스 라인(소스선)으로부터의 데이터 신호(표시신호)가 인가되지 않는 결함 화소의 화소전극을 갖는 TFT 방식의 액정표시장치에서, 게이트 버스 라인(게이트선)에 접속되어 있는 TFT 게이트 전극의 부분에, 광 에너지를 조사(照射)하여, 이 게이트 전극과 결함 화소의 화소전극을 드레인 전극을 개재하여 전기적으로 접속하고, 결함 화소의 화소전극에 게이트 버스 라인의 주사(走査)신호를 입력하는, 결함 화소의 수정방법이 개시되어 있다.
여기서, 특허문헌 1과 같이, 드레인 전극과 게이트선을 전기적으로 접속하는 수정방법에서는, 액정층의 계조(階調) 특성에 따라서는 휘점이 흑점화되지 않고, 중간조(中間調)의 휘점으로서 검출되는 경우가 있으므로, 액정표시패널의 제조에서는, 드레인 전극과 용량선을 전기적으로 접속하여 흑점화하는 수정방법이 주류로 되어 있다.
일본 특허공개 평성 9-179143호 공보
그런데, 상술한 구성의 TFT 어레이 기판에서는, 각 부화소에 배치된 차광성(遮光性)의 용량선에 의해 저(低)개구율로 되어 버리므로, 용량선 대신에, 층간 절연막 및 각 화소전극의 사이에 투명한 용량전극 및 절연막을 차례로 배치시킴으로써, 용량전극과, 각 화소전극과, 이들 사이의 절연막에 의해 보조용량을 구성하여, 개구율을 향상시킨 고(高)개구율의 TFT 어레이 기판이 제안되어 있다.
그러나, 이 고개구율의 TFT 어레이 기판에서는, 층간 절연막이, 비교적 얇은 무기 절연막과 비교적 두꺼운 유기 절연막을 차례로 적층한 적층막에 의해 구성되어 있으면, 흑점화에 의한 결함 수정을 행할 시에, 투명기판 측으로부터 접속 부분에 레이저 광을 조사하여도, 드레인 전극과 용량선에 상당하는 용량전극을 전기적으로 접속하는 것이 곤란하다. 이는, 레이저 광의 조사에 의해, 드레인 전극의 금속이 층간 절연막 중에 비산(飛散)되어도, 층간 절연막을 구성하는 유기 절연막이 비교적 두꺼우므로, 드레인 전극의 금속이 용량선에 상당하는 용량전극에 도달하지 않기 때문이라 생각할 수 있다. 이에 반해, 상술한 저개구율의 TFT 어레이 기판에서는, 투명기판 측으로부터 접속 부분에 레이저 광을 조사하면, 용량선의 금속이 비교적 얇은 게이트 절연막 중에 비산되어 드레인 전극에 도달함으로써, 드레인 전극과 용량선이 전기적으로 접속되어, 흑점화에 의한 결함 수정을 행할 수 있다.
본 발명은, 이러한 점을 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 흑점화에 의한 결함 수정에 있어서, 드레인 전극과 용량전극을 확실하게 접속하는 데 있다.
상기 목적을 달성하기 위해, 본 발명은, 드레인 전극 및 용량전극 사이의 층간 절연막이 무기 절연막 및 유기 절연막을 차례로 적층하여 형성되고, 드레인 전극 및 용량전극이 유기 절연막에서 노출되는 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하도록 한 것이다.
구체적으로 본 발명에 관한 액정표시패널은, 복수의 부화소와, 서로 대향하도록 형성된 어레이 기판 및 대향기판과, 상기 어레이 기판 및 대향기판 사이에 형성된 액정층을 구비하고, 상기 어레이 기판이, 투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와, 상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과, 상기 층간 절연막 상에 형성된 용량전극과, 상기 용량전극을 피복하도록 형성된 용량 절연막과, 상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하고, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극을 구비한 액정표시패널에 있어서, 상기 어레이 기판에는, 상기 드레인 전극 및 용량전극이 상기 유기 절연막으로부터 노출하는 상기 무기 절연막을 개재하여 서로 겹쳐지는 접속영역이 형성되는 것을 특징으로 한다.
상기 구성에 의하면, 어레이 기판에 있어서, 드레인 전극 및 용량전극 사이의 층간 절연막이 무기 절연막 및 유기 절연막을 차례로 적층하여 형성되고, 드레인 전극 및 용량전극이 유기 절연막에서 노출되는 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하므로, 드레인 전극 및 용량전극이 서로 겹쳐지는 접속영역에는, 드레인 전극 및 용량전극 사이를 전기적으로 절연하는 절연막으로써, 비교적 두꺼운 유기 절연막이 배치되지 않고, 비교적 얇은 무기 절연막만이 배치된다. 때문에, 소스전극 및 드레인 전극 사이에 단락이 발생한 부화소가 휘점으로서 검출된 경우에는, 예를 들어, 이 단락이 발생한 부화소에서, 드레인 전극에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 층간 절연막(무기 절연막 및 유기 절연막) 중을 비산하여, 드레인 전극이 절단됨과 동시에, 드레인 전극 및 용량전극이 무기 절연막을 개재하여 서로 겹쳐지는 접속영역에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 비교적 얇은 무기 절연막 중을 비산하여 용량전극에 용이하게 도달하므로, 절단된 드레인 전극의 화소전극에 접속된 측과 용량전극이 확실하게 접속된다. 이에 따라, 단락이 발생한 부화소에서는, 화소전극이 용량전극의 전위(예를 들어, 접지(接地)전위)에 고정되어, 휘점이 흑점화되므로, 액정표시패널의 흑점화에 의한 결함 수정에 있어서, 드레인 전극과 용량전극이 확실하게 접속된다.
상기 각 화소전극에는, 상기 접속영역에 겹쳐지도록 개구부가 형성되어도 된다.
상기 구성에 의하면, 각 화소전극에는, 예를 들어, 액정층의 배향(配向)을 규제하기 위한 구조체로써, 접속영역에 겹쳐지도록 개구부가 형성되므로, 접속영역에 대한 레이저 광의 조사로 인한 화소전극의 손상이 억제된다.
상기 어레이 기판의 상기 접속영역에서는, 상기 투명기판 상에 게이트 절연막, 상기 드레인 전극, 무기 절연막, 용량전극, 용량 절연막 및 각 화소전극이 차례로 적층되어도 된다.
상기 구성에 의하면, 어레이 기판의 접속영역에서는, 화소전극(최상층)/용량 절연막/용량전극/무기 절연막/드레인 전극/게이트 절연막/투명기판(최하층)의 적층구조를 가지므로, 드레인 전극 및 용량전극이 확실하게 접속 가능한 기판구조가 구체적으로 구성된다.
또, 본 발명에 관한 액정표시패널의 제조방법은, 복수의 부화소와, 서로 대향하도록 형성된 어레이 기판 및 대향기판과, 상기 어레이 기판 및 대향기판 사이에 형성된 액정층을 구비하고, 상기 어레이 기판이, 투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와, 상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과, 상기 층간 절연막 상에 형성된 용량전극과, 상기 용량전극을 피복하도록 형성된 용량 절연막과, 상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하고, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극을 구비하며, 상기 어레이 기판에는, 상기 드레인 전극 및 용량전극이 상기 유기 절연막에서 노출되는 상기 무기 절연막을 개재하여 서로 겹쳐지는 접속영역이 형성된 액정표시패널을 제조하는 방법에 있어서, 상기 복수의 부화소에서, 상기 소스전극 및 드레인 전극 사이에 단락이 발생한 부화소를 검출하는 검출공정과, 상기 검출공정에서 단락이 검출된 부화소에서, 상기 드레인 전극에 레이저 광을 상기 투명기판 측으로부터 조사하여 이 드레인 전극을 절단함과 동시에, 상기 접속영역에 레이저 광을 상기 투명기판 측으로부터 조사하여, 이 절단된 드레인 전극의 상기 각 화소전극에 접속된 측과 상기 용량전극을 접속하는 수정공정을 구비하는 것을 특징으로 한다.
상기 방법에 의하면, 어레이 기판에서, 드레인 전극 및 용량전극 사이의 층간 절연막이 무기 절연막 및 유기 절연막을 차례로 적층하여 형성되고, 드레인 전극 및 용량전극이 유기 절연막에서 노출되는 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하므로, 드레인 전극 및 용량전극이 서로 겹쳐지는 접속영역에는, 드레인 전극 및 용량전극의 사이를 전기적으로 절연하는 절연막으로써, 비교적 두꺼운 유기 절연막이 배치되지 않고, 비교적 얇은 무기 절연막만이 배치된다. 때문에, 검출공정에 있어서, 예를 들어, 점등(點燈)검사에 의해, 소스전극 및 드레인 전극 사이에 단락이 발생한 부화소가 휘점으로서 검출된 경우에는, 수정공정에 있어서, 이 단락이 발생한 부화소에서, 드레인 전극에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 층간 절연막(무기 절연막 및 유기 절연막) 중을 비산하여, 드레인 전극이 절단됨과 동시에, 드레인 전극 및 용량전극이 무기 절연막을 개재하여 서로 겹쳐지는 접속영역에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 비교적 얇은 무기 절연막 중을 비산하여 용량전극에 용이하게 도달하므로, 절단된 드레인 전극의 화소전극에 접속된 측과 용량전극이 확실하게 접속된다. 이에 따라, 단락이 발생한 부화소에서는, 화소전극이 용량전극의 전위(예를 들어, 접지전위)에 고정되어, 휘점이 흑점화되므로, 액정표시패널의 흑점화에 의한 결함 수정에 있어서, 드레인 전극과 용량전극이 확실하게 접속된다.
상기 수정공정에서는, 상기 접속영역의 단부(端部) 및 이 단부에 인접하는 이 접속영역의 외부에 상기 레이저 광을 조사하여도 된다.
상기 방법에 의하면, 수정공정에서는, 접속영역의 단부 및 이에 인접하는 접속영역의 외부에 레이저 광을 조사함으로써, 레이저 광의 조사가 접속영역으로만 집중되지 않으므로, 드레인 전극의 금속의 과도한 비산이 억제되어, 드레인 전극과 용량전극이 한층 확실하게 접속된다.
또, 본 발명에 관한 어레이 기판은, 복수의 부화소와, 투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와, 상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과, 상기 층간 절연막 상에 형성된 용량전극과, 상기 용량전극을 피복하도록 형성된 용량 절연막과, 상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하며, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극을 구비한 어레이 기판에 있어서, 상기 드레인 전극 및 용량전극이 상기 유기 절연막에서 노출되는 상기 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하는 것을 특징으로 한다.
상기 구성에 의하면, 드레인 전극 및 용량전극 사이의 층간 절연막이 무기 절연막 및 유기 절연막을 차례로 적층하여 형성되고, 드레인 전극 및 용량전극이 유기 절연막에서 노출되는 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하므로, 드레인 전극 및 용량전극이 서로 겹쳐지는 접속영역에는, 드레인 전극 및 용량전극 사이를 전기적으로 절연하는 절연막으로써, 비교적 두꺼운 유기 절연막이 배치되지 않고, 비교적 얇은 무기 절연막만이 배치된다. 때문에, 소스전극 및 드레인 전극 사이에 단락이 발생한 부화소가 검출된 경우에는, 예를 들어, 이 단락이 발생한 부화소에서, 드레인 전극에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 층간 절연막(무기 절연막 및 유기 절연막) 중을 비산하여, 드레인 전극이 절단됨과 동시에, 드레인 전극 및 용량전극이 무기 절연막을 개재하고 서로 겹쳐지는 접속영역에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 비교적 얇은 무기 절연막 중을 비산하여 용량전극에 용이하게 도달하므로, 절단된 드레인 전극의 화소전극에 접속된 측과 용량전극이 확실하게 접속된다. 이에 따라, 단락이 발생한 부화소에서는, 화소전극이 용량전극의 전위(예를 들어, 접지전위)에 고정되어, 흑점화되므로, 어레이 기판의 흑점화에 의한 결함 수정에 있어서, 드레인 전극과 용량전극이 확실하게 접속된다.
또, 본 발명에 관한 어레이 전극의 제조방법은, 복수의 부화소와, 투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와, 상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과, 상기 층간 절연막 상에 형성된 용량전극과, 상기 용량전극을 피복하도록 형성된 용량 절연막과, 상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하고, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극과, 상기 드레인 전극 및 용량전극이 상기 유기 절연막에서 노출되는 상기 무기 절연막을 개재하여 서로 겹쳐지도록 형성된 접속영역을 구비한 어레이 기판을 제조하는 방법에 있어서, 상기 복수의 부화소에서, 상기 소스전극 및 드레인 전극 사이에 단락이 발생한 부화소를 검출하는 검출공정과, 상기 검출공정에서 단락이 검출된 부화소에서, 상기 드레인 전극에 레이저 광을 상기 투명기판 측으로부터 조사하여 이 드레인 전극을 절단함과 동시에, 상기 접속영역에 레이저 광을 상기 투명기판 측으로부터 조사하여, 이 절단된 드레인 전극의 상기 각 화소전극에 접속된 측과 상기 용량전극을 접속하는 수정공정을 구비하는 것을 특징으로 한다.
상기 방법에 의하면, 드레인 전극 및 용량전극 사이의 층간 절연막이 무기 절연막 및 유기 절연막을 차례로 적층하여 형성되고, 드레인 전극 및 용량전극이 유기 절연막에서 노출되는 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하므로, 드레인 전극 및 용량전극이 서로 겹쳐지는 접속영역에는, 드레인 전극 및 용량전극 사이를 전기적으로 절연하는 절연막으로써, 비교적 두꺼운 유기 절연막이 배치되지 않고, 비교적 얇은 무기 절연막만이 배치된다. 때문에, 검출공정에서, 광학적 검사나 전하 검출법에 의한 검사에 의해, 소스전극 및 드레인 전극 사이에서 단락이 발생한 부화소가 검출된 경우에는, 수정공정에 있어서, 이 단락이 발생한 부화소에서, 드레인 전극에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 층간 절연막(무기 절연막 및 유기 절연막) 중을 비산하여, 드레인 전극이 절단됨과 동시에, 드레인 전극 및 용량전극이 무기 절연막을 개재하고 서로 겹쳐지는 접속영역에 레이저 광을 투명기판 측으로부터 조사함으로써, 드레인 전극의 금속이 비교적 얇은 무기 절연막 중을 비산하여 용량전극에 용이하게 도달하므로, 절단된 드레인 전극의 화소전극에 접속된 측과 용량전극이 확실하게 접속된다. 이에 따라, 단락이 발생한 부화소에서는, 화소전극이 용량전극의 전위(예를 들어, 접지전위)에 고정되어, 흑점화되므로, 어레이 기판의 흑점화에 의한 결함 수정에 있어서, 드레인 전극과 용량전극이 확실하게 접속된다.
본 발명에 의하면, 드레인 전극 및 용량전극 사이의 층간 절연막이 무기 절연막 및 유기 절연막을 차례로 적층하여 형성되고, 드레인 전극 및 용량전극이 유기 절연막에서 노출되는 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하므로, 흑점화에 의한 결함 수정에 있어서, 드레인 전극과 용량전극을 확실하게 접속할 수 있다.
도 1은, 제 1 실시형태에 관한 액정표시패널의 단면도이다.
도 2는, 제 1 실시형태에 관한 액정표시패널을 구성하는 TFT 어레이 기판의 각 부화소의 평면도이다.
도 3은, 도 2 중의 III-III선을 따른 TFT 어레이 기판의 단면도이다.
도 4는, TFT 어레이 기판의 각 부화소에 형성된 접속영역 및 그 근방을 확대한 평면도이다.
도 5는, 도 4 중의 V-V선을 따른 TFT 어레이 기판의 단면도이다.
도 6은, 수정공정에서의 액정표시패널의 단면도이다.
도 7은, 도 6의 액정표시패널의 수정공정 후의 단면도이다.
도 8은, 제 2 실시형태에 관한 액정표시패널을 구성하는 TFT 어레이 기판의 각 부화소에 형성된 접속영역 및 그 근방을 확대한 평면도이다.
도 9는, 제 3 실시형태에 관한 액정표시패널을 구성하는 TFT 어레이 기판의 각 부화소에 형성된 접속영역 및 그 근방을 확대한 평면도이다.
도 10은, 도 9 중의 X-X선을 따른 TFT 어레이 기판의 단면도이다.
도 11은, 제 4 실시형태에 관한 수정공정에서의 TFT 어레이 기판의 단면도이다.
이하, 본 발명의 실시형태를 도면에 기초하여 상세히 설명한다. 그리고, 본 발명은, 이하의 각 실시형태에 한정되는 것은 아니다.
≪제 1 실시형태≫
도 1∼도 7은, 본 발명에 관한 액정표시패널 및 그 제조방법의 제 1 실시형태를 나타낸다. 구체적으로, 도 1은, 본 실시형태의 액정표시패널(50)의 단면도이다. 또, 도 2는, 액정표시패널(50)을 구성하는 TFT 어레이 기판(30a)의 각 부화소(P)의 평면도이고, 도 3은, 도 2 중의 III-III선을 따른 TFT 어레이 기판(30a)의 단면도이다. 또한, 도 4는, TFT 어레이 기판(30a)의 각 부화소(P)에 형성된 접속영역(R) 및 그 근방을 확대한 평면도이며, 도 5는, 도 4 중의 V-V선을 따른 TFT 어레이 기판(30a)의 단면도이다.
액정표시패널(50)은, 도 1에 나타내듯이, 서로 대향하도록 형성된 TFT 어레이 기판(30a) 및 대향기판(40)과, TFT 어레이 기판(30a) 및 대향기판(40) 사이에 형성된 액정층(45)과, TFT 어레이 기판(30a) 및 대향기판(40)을 서로 접착시킴과 동시에, TFT 어레이 기판(30a) 및 대향기판(40) 사이에 액정층(45)을 봉입(封入)하기 위해 틀형상으로 형성된 씰재(46)를 구비한다. 여기서, 액정표시패널(50)에서는, 도 1에 나타내듯이, 대향기판(40)에서 돌출되는 TFT 어레이 기판(30a)의 표면에 단자영역(T)이 규정되고, 씰재(46)의 내측에 표시영역(D)이 규정된다. 그리고, 표시영역(D)에서는, 복수의 부화소(P)(도 2 참조)가 매트릭스형으로 배열된다.
TFT 어레이 기판(30a)은, 도 2 및 도 3에 나타내듯이, 투명기판(10)과, 투명기판(10) 상에 서로 평행으로 연장되도록 형성된 복수의 게이트선(11)과, 각 게이트선(11)을 피복하도록 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상에 각 게이트 선(11)과 직교하는 방향에 서로 평행으로 연장되도록 형성된 복수의 소스선(14)과, 각 게이트선(11) 및 각 소스선(14)의 교차 부분마다, 즉, 각 부화소(P)마다 각각 형성된 복수의 TFT(5)와, 각 TFT(5) 및 각 소스선(14)을 피복하도록 형성된 층간 절연막(17)과, 층간 절연막(17) 상에 형성된 용량전극(18a)과, 용량전극(18a)을 피복하도록 형성된 용량 절연막(19)과, 용량 절연막(19) 상에 매트릭스형으로 형성되어, 각 TFT(5)에 각각 접속된 복수의 화소전극(20a)과, 각 화소전극(20a)을 피복하도록 형성된 배향막(도시 않음)을 구비한다.
TFT(5)는, 도 2 및 도 3에 나타내듯이, 투명기판(10) 상에 형성된 게이트 전극(11a)과, 게이트 전극(11a)을 피복하도록 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상에서 게이트 전극(11a)에 겹쳐지도록 섬형상으로 형성된 반도체층(13)과, 반도체층(13) 상에 서로 이간하도록 형성된 소스전극(14a) 및 드레인 전극(14b)을 구비한다.
게이트 전극(11a)은, 도 2에 나타내듯이, 각 게이트선(11)이 각 부화소(P)마다 측방으로 돌출된 부분이다. 그리고, 본 실시형태에서는, 각 게이트선(11)의 측방으로 돌출된 부분으로 이루어진 게이트 전극(11a)을 예시했으나, 이 게이트 전극은, 선(線)형상으로 연장되는 게이트선(11)의 일부분이라도 된다.
반도체층(13)은, 예를 들어, 채널영역을 갖는 진성 비정질 실리콘(intrinsic amorphous silicon)층(도시 않음)과, 채널영역이 노출하도록 진성 비정질 실리콘층 상에 형성되고, 소스전극(14a) 및 드레인 전극(14b)에 각각 접속된 n＋ 비정질 실리콘층(도시 않음)을 구비한다. 그리고, 본 실시형태에서는, 반도체층(13)으로서, 비정질 실리콘을 예시했으나, 반도체층(13)은, 예를 들어, 폴리실리콘이나 In-Ga-Zn-O계 등의 산화물 반도체라도 된다.
소스전극(14a)은, 도 2에 나타내듯이, 각 소스선(14)이 각 부화소(P)마다 측방으로 돌출된 부분이다. 그리고, 본 실시형태에서는, 각 소스선(14)의 측방으로 돌출된 부분으로 이루어진 소스전극(14a)을 예시했으나, 이 소스전극은, 선형으로 연장되는 소스선(14)의 일부분이라도 된다.
드레인 전극(14b)은, 도 2 및 도 3에 나타내듯이, 용량전극(18a)과 절연상태에서, 즉, 용량전극(18a)을 피복하는 용량 절연막(19)에 형성된 콘택트 홀(19c)을 통해, 화소전극(20a)에 접속된다.
용량전극(18a)은, 도 3∼도 5에 나타내듯이, 모든 부화소(P)에 걸쳐 일체로 형성되고, 각 부화소(P)마다, 드레인 전극(14b)과 화소전극(20a)과의 접속부분에 개구부(18c)를 갖는다. 그리고, 용량전극(18a)은, 도 3 및 도 5에 나타내듯이, 용량 절연막(19)을 개재하여, 화소전극(20a)에 대향함으로써, 각 부화소(P)마다 보조용량(6)을 구성한다. 또, 용량전극(18a)은, 도 4에 나타내듯이, 후술하는 유기 절연막(16)의 개구부(16c)의 도면 중 좌측 중간부에 돌출한다.
층간 절연막(17)은, 도 3 및 도 5에 나타내듯이, 투명기판(10)측에 형성된 무기 절연막(15)과, 무기 절연막(15)에 적층된 유기 절연막(16)을 구비한다. 여기서, 유기 절연막(16)은, 도 3~도 5에 나타내듯이, 드레인 전극(14b)과 화소전극(20a)과의 접속부분에서 개구부(16c)를 가지고, 개구부(16c)에서는, 무기 절연막(15)이 유기 절연막(16)에서 노출된다. 그리고, 유기 절연막(16)의 개구부(16c)에서는, 도 4 및 도 5에 나타내듯이, 드레인 전극(14b), 및 용량전극(18a)의 돌출부분이 무기 절연막(15)을 개재하고 서로 겹쳐짐으로써, 접속영역(R)(도 4 중의 해칭(hatching)부분 참조)이 구성된다. 또, 접속영역(R)에서는, 도 5에 나타내듯이, 화소전극(20a)(최상층)/용량 절연막(19)/용량전극(18a)/무기 절연막(15)/드레인 전극(14b)/게이트 절연막(12)/투명기판(10)(최하층)의 적층구조를 가진다. 그리고, 도 4에서는, 도면 중 전면(全面)에 배치되는 화소전극(20a)이 생략된다.
대향기판(40)은, 예를 들어, 투명기판(도시 않음)과, 투명기판 상에 격자상으로 형성된 블랙 매트릭스(도시 않음)와, 블랙 매트릭스의 각 격자 사이에 각각 형성된 적색층, 녹색층 및 청색층 등 복수의 착색층(도시 않음)과 블랙 매트릭스, 각 착색층을 피복하도록 형성된 공통전극(도시 않음)과, 공통전극 상에 기둥형으로 형성된 복수의 포토 스페이서(도시 않음)와, 공통전극 및 각 포토 스페이서를 피복하도록 형성된 배향막(도시 않음)을 구비한다.
액정층(45)은, 전기광학 특성을 갖는 네마틱(nematic) 액정재료 등에 의해 구성된다.
상기 구성의 액정표시패널(50)은, TFT 어레이 기판(30a) 상의 각 화소전극(20a)과 대향기판(40) 상의 공통전극과의 사이에 배치되는 액정층(45)에 각 부화소(P)마다 소정의 전압을 인가하여, 액정층(45)의 배향상태를 바꿈으로써, 각 부화소(P)에서 패널 내를 투과하는 빛의 투과율을 조정하여, 화상을 표시하도록 구성된다.
다음에, 본 실시형태의 액정표시패널(50a)의 제조방법에 대해, 도 6 및 도 7을 이용하여 설명한다. 여기서, 본 실시형태의 액정표시패널(50a)의 제조방법은, TFT 어레이 기판 제조공정, 대향기판 제조공정, 액정주입공정, 검출공정 및 수정공정을 구비한다. 그리고, 도 6은, 수정공정에서의 액정표시패널(50)의 단면도이고, 도 7은, 도 6의 액정표시패널(50)에 대해, 수정공정을 행한 후의 액정표시패널(50a)의 단면도이다.
<TFT 어레이 기판 제조공정>
먼저, 유리기판이나 플라스틱 기판 등 투명기판(10)의 기판 전체에, 예를 들어, 스퍼터링(sputtering)법에 의해, 몰리부덴막(두께 150㎚ 정도) 등을 성막(成膜)한 후에, 이 몰리부덴막에 대해, 포토리소 그래피(photolithography), 에칭(etching) 및 레지스트 박리 세척을 행함으로써, 게이트선(11) 및 게이트 전극(11a)을 형성한다. 그리고, 본 실시형태에서는, 몰리부덴막을 이용하여 게이트선(11) 및 게이트 전극(11a)을 형성하는 방법을 예시했으나, 예를 들어, 알루미늄막, 텅스텐막, 탄탈막, 크롬막, 티타늄막, 구리막 등의 금속막, 이 합금막이나 금속 질화막, 또는 이들의 적층막을 이용하여, 게이트선(11) 및 게이트 전극(11a)을 형성하여도 된다.
계속해서, 게이트선(11) 및 게이트 전극(11a)이 형성된 기판 전체에, 예를 들어, 플라즈마 CVD(Chemical Vapor Deposition)법에 의해, 질화실리콘막(두께 100㎚∼600㎚ 정도)을 성막하여, 게이트 절연막(12)을 형성한다. 그리고, 본 실시형태에서는, 질화실리콘막을 이용하여, 게이트 절연막(12)을 형성하는 방법을 예시했으나, 예를 들어, 산화실리콘막(SiOx), 산화질화실리콘막(SiOxNy, x＞y), 질화산화실리콘막(SiNxOy, x＞y) 등의 단층막, 또는 이들의 적층막을 이용하여, 게이트 절연막(12)을 형성하여도 된다.
그리고, 게이트 절연막(12)이 형성된 기판 전체에, 예를 들어, 플라즈마 CVD법에 의해, 진성 비정질 실리콘막(두께 100㎚ 정도) 및 인(phosphorus)이 도핑된 n＋ 비정질 실리콘막(두께 50㎚ 정도)을 차례로 성막한 후에, 진성 비정질 실리콘막 및 n＋ 비정질 실리콘막의 적층막에 대해, 포토리소 그래피, 에칭 및 레지스트의 박리 세척을 행함으로써, 반도체층 형성부(13)를 형성한다.
또한, 반도체층 형성부(13)가 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, 티타늄막(두께 20㎚∼150㎚ 정도) 및 알루미늄막(두께 50㎚~400㎚ 정도) 등을 차례로 성막한 후에, 이 금속 적층막에 대해, 포토리소 그래피, 에칭 및 레지스트 박리 세척을 행함으로써, 소스선(14), 소스전극(14a) 및 드레인 전극(14b)을 형성한다. 그리고, 본 실시형태에서는, 티타늄막 및 알루미늄막의 금속 적층막을 이용하여, 소스선(14), 소스전극(14a) 및 드레인 전극(14b)을 형성하는 방법을 예시했으나, 예를 들어, 알루미늄막, 텅스텐막, 몰리부덴막, 탄탈막, 크롬막, 티타늄막, 구리막 등의 금속막, 이 합금막이나 금속 질화막, 또는 이들의 적층막을 이용하여, 소스선(14), 소스전극(14a) 및 드레인 전극(14b)을 형성하여도 된다.
계속해서, 소스전극(14a) 및 드레인 전극(14b)을 마스크로써, 상기 반도체층 형성부의 n＋ 비정질 실리콘막을 에칭함으로써, 채널영역을 형성하고, 반도체층(13) 및 이를 구비한 TFT(5)를 형성한다.
그리고, TFT(5)가 형성된 기판 전체에, 예를 들어, 플라즈마 CVD법에 의해, 질화실리콘막, 산화실리콘막, 질화산화실리콘막 등의 무기 절연막(15)을 두께 300㎚ 정도로 성막한다.
또한, 무기 절연막(15)이 성막된 기판 전체에, 예를 들어, 스핀 코팅(spin coating)법 또는 슬릿 코팅(slit coating)법에 의해, 감광성의 아크릴 수지 등으로 이루어진 감광성 수지막을 두께 2.0㎛∼4.0㎛ 정도로 도포한 후에, 이 감광성 수지막에 대해, 노광, 현상 및 소성(燒成)을 행함으로써, 개구부(16c)를 갖는 유기 절연막(16)을 형성한다.
계속해서, 유기 절연막(16)이 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, ITO(Indium Tin Oxide)막 등의 투명 도전막을 두께 50㎚~200㎚ 정도로 성막한 후에, 이 투명 도전막에 대해, 포토리소 그래피, 에칭 및 레지스트의 박리 세척을 행함으로써, 개구부(18c)를 갖는 용량전극(18a)을 형성한다.
그리고, 용량전극(18a)이 형성된 기판 전체에, 예를 들어, 플라즈마 CVD법에 의해, 질화실리콘막, 산화실리콘막, 질화산화실리콘막 등의 무기 절연막을 두께 300㎚ 정도로 성막한 후에, 이 무기 절연막(19) 및 먼저 성막한 무기 절연막(15)에 대해, 포토리소 그래피, 에칭 및 레지스트의 박리 세척을 행함으로써, 무기 절연막(15) 및 유기 절연막(16)으로 이루어진 층간 절연막(17), 그리고 콘택트 홀(19c)을 갖는 용량 절연막(19)을 형성한다.
또한, 층간 절연막(17) 및 용량 절연막(19)이 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, ITO막 등의 투명 도전막을 두께 50㎚~200㎚ 정도로 성막한 후에, 이 투명 도전막에 대해, 포토리소 그래피, 에칭 및 레지스트 박리 세척을 행함으로써, 화소전극(20a)을 형성한다.
마지막에, 화소전극(20a)이 형성된 기판 전체에, 예를 들어, 인쇄법에 의해 폴리이미드의 수지막을 도포한 후에, 이 도포막에 대해, 소성 및 러빙(rubbing) 처리를 행함으로써, 배향막을 형성한다.
이상과 같이 하여, TFT 어레이 기판(30a)을 제조할 수 있다.
<대향기판 제조공정>
먼저, 유리기판이나 플라스틱 기판 등 투명기판의 기판 전체에, 예를 들어, 스핀 코팅법 또는 슬릿 코팅법에 의해, 흑색으로 착색된 감광성 수지를 도포한 후에, 이 도포막에 대해, 노광, 현상 및 소성을 행함으로써, 블랙 매트릭스를 두께 1.0㎛ 정도로 형성한다.
계속해서, 상기 블랙 매트릭스가 형성된 기판 전체에, 예를 들어, 스핀 코팅법 또는 슬릿 코팅법에 의해, 예를 들어, 적색, 녹색 또는 청색으로 착색된 감광성 수지를 도포한 후에, 이 도포막에 대해, 노광, 현상 및 소성을 행함으로써, 선택한 색의 착색층(예를 들어, 적색층)을 두께 2.0㎛ 정도로 형성한다. 그리고, 다른 2색에 대해서도 마찬가지 공정을 반복하여, 다른 2색의 착색층(예를 들어, 녹색층 및 청색층)을 두께 2.0㎛ 정도로 형성한다.
그리고, 상기 각 착색층이 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, ITO막 등의 투명 도전막을 두께 50㎚~200㎚ 정도로 성막함으로써, 공통전극을 형성한다.
또한, 상기 공통전극이 형성된 기판 전체에, 예를 들어, 스핀 코팅법 또는 슬릿 코팅법에 의해, 감광성 아크릴 수지 등으로 이루어진 감광성 수지막을 도포한 후에, 이 감광성 수지막에 대해, 노광, 현상 및 소성을 행함으로써, 포토 스페이서를 두께 4.0㎛ 정도로 형성한다.
마지막에, 상기 포토 스페이서가 형성된 기판 전체에, 예를 들어, 인쇄법에 의해 폴리이미드 수지막을 도포한 후에, 이 도포막에 대해, 소성 및 러빙 처리를 행함으로써, 배향막을 형성한다.
이상과 같이 하여, 대향기판(40)을 제조할 수 있다.
<액정주입공정>
먼저, 예를 들어, 상기 대향기판 제조공정에서 제조된 대향기판(40) 표면에, UV(ultraviolet) 경화(硬化) 및 열경화의 병용형 수지 등으로 이루어진 씰재(46)를 틀형상으로 인쇄한 후에, 씰재(46) 내측에 액정재료를 적하(滴下)한다.
계속해서, 상기 액정재료가 적하된 대향기판(40)과, 상기 TFT 어레이 기판 제조공정에서 제조된 TFT 어레이 기판(30a)을, 감압 하에서 맞붙인 후에, 이 맞붙인 접합체를 대기압에 개방함으로써, 이 접합체의 표면 및 이면을 가압한다.
또한, 상기 접합체에 협지(挾持)된 씰재(46)에 UV광을 조사한 후에, 이 접합체를 가열함으로써 씰재(46)를 경화시킨다.
마지막에, 상기 씰재(46)를 경화시킨 접합체를, 예를 들어, 다이싱(dicing)에 의해 절단함으로써, 불필요한 부분을 제거한다.
이상과 같이 하여, 액정표시패널(50)(검사 전)을 제조할 수 있다.
<검출공정>
상기 제조된 액정표시패널(50)에서, 각 게이트선(11)에, 바이어스 전압(bias voltage) －10V, 주기 16.7msec, 펄스 폭 50μsec의 ＋15V인 펄스 전압의 게이트 검사신호를 입력하여, 모든 부화소(P)의 TFT(5)를 온(ON) 상태로 함과 동시에, 각 소스선(14)에, 16.7msec마다 극성(極性)이 반전하는 ±2V인 전위의 소스 검사신호를 입력함으로써, 각 TFT(5)를 개재하여 화소전극(20a)에 소스 검사신호를 입력한다. 그리고, 동시에, 대향기판(40)의 공통전극에 직류로 －1V인 전위의 공통전극 검사신호를 입력함으로써, TFT 어레이 기판(30a)의 각 화소전극(20a)과 대향기판(40)의 공통전극과의 사이에 배치되는 액정층(45)에 전압을 인가하고, 각 화소전극(20a)에 의해 구성되는 각 부화소(P)가 점등상태가 된다. 이 때, 예를 들어, 노멀리 블랙 모드(normally black mode)(전압 무인가 시에 흑색 표시)의 액정표시패널(50)에서는, 표시화면이 흑색표시에서 백색표시로 된다. 여기서, 막 잔류 등에 의해, 소스전극(14a) 및 드레인 전극(14b) 사이에 단락(S)(도 2 중이 2점 쇄선 참조)이 발생한 부화소(P)에서는, TFT(5)의 온/오프(ON/OFF) 제어에 관계없이, 화소전극(20a)에 소스 검사신호가 항상 입력되므로, 이 부화소(P)는, 흑색표시의 표시화면에서 휘점으로서 검출된다.
<수정공정>
상기 검출공정에서 단락(S)이 검출된 경우에는, 이 검출된 부화소(P)에서, 도 2 및 도 6에 나타내듯이, 드레인 전극(14b)의 X부에 레이저 광(L)을 조사함으로써, 드레인 전극(14b)을 X부에서 절단함과 동시에, 접속영역(R)의 Y부에 레이저 광(L)을 조사함으로써, 절단된 드레인 전극(14b)의 화소전극(20a)에 접속된 측과 용량전극(18a)을 접속한다. 여기서, 도 7의 수정공정 후의 액정표시패널(50a)에서는, 서로 접속된 드레인 전극(14b) 및 용량전극(18a)의 부호를 각각 (14ba) 및 (18aa)로 하고, 이들 사이에 배치되는 무기 절연막(15)의 부호를 (15a)로 하며, 이들을 구비한 TFT 어레이 기판(30a)의 부호를 (30aa)로 한다. 또, 레이저 광(L)은, 예를 들어, YAG(Yttrium Aluminium Garnet) 레이저 등으로부터, 2.5㎛×2.5㎛ 정도의 스폿 사이즈로 출력된 것이다. 그리고, 접속영역(R)은, 그 크기가 5㎛×5㎛ 정도 이상이면, 접속영역(R)에 레이저 광을 조사하여, 수정 가능하다.
이상과 같이 하여, 흑점화에 의한 결함 수정이 행해진 액정표시패널(50a)을 제조할 수 있다.
이상 설명한 바와 같이, 본 실시형태의 액정표시패널(50(50a)) 및 그 제조방법에 의하면, TFT 어레이 기판(30a)에서, 드레인 전극(14b) 및 용량전극(18a) 사이의 층간 절연막(17)이 무기 절연막(15) 및 유기 절연막(16)을 차례로 적층하여 형성되고, 드레인 전극(14b) 및 용량전극(18a)이 유기 절연막(16)에서 노출되는 무기 절연막(15)을 개재하여 서로 겹쳐지는 접속영역(R)을 구비하므로, 드레인 전극(14b) 및 용량전극(18a)이 서로 겹쳐지는 접속영역(R)에는, 드레인 전극(14b) 및 용량전극(18a)의 사이를 전기적으로 절연하는 절연막으로써, 비교적 두꺼운 유기 절연막(16)이 배치되지 않고, 비교적 얇은 무기 절연막(15)만이 배치된다. 때문에, 검출공정에 있어서, 점등검사에 의해, 소스전극(14a) 및 드레인 전극(14b) 사이에 단락(S)이 발생한 부화소(P)가 휘점으로서 검출된 경우에는, 수정공정에 있어서, 이 단락(S)이 발생한 부화소(P)에서, 드레인 전극(14b)에 레이저 광(L)을 투명기판(10) 측으로부터 조사함으로써, 드레인 전극(14b)의 금속이 층간 절연막(17)(무기 절연막(15) 및 유기 절연막(16)) 중을 비산하여, 드레인 전극(14b)이 절단됨과 동시에, 드레인 전극(14b) 및 용량전극(18a)이 무기 절연막(15)을 개재하여 서로 겹쳐지는 접속영역(R)에 레이저 광(L)을 투명기판(10) 측으로부터 조사함으로써, 드레인 전극(14b)의 금속이 비교적 얇은 무기 절연막(15) 중을 비산하여 용량전극(18a)에 용이하게 도달하므로, 절단된 드레인 전극(14b)의 화소전극(20a)에 접속된 측과 용량전극(18a)을 확실하게 접속할 수 있다. 이에 따라, 단락(S)이 발생한 부화소(P)에서는, 화소전극(20a)이 용량전극(18a)의 전위(예를 들어, 접지전위)에 고정되어, 휘점을 흑점화할 수 있으므로, 액정표시패널(50(50a))의 흑점화에 의한 결함 수정에 있어서, 드레인 전극(14b(14ba))과 용량전극(18a(18aa))을 확실하게 접속할 수 있다.
≪제 2 실시형태≫
도 8은, 본 실시형태의 액정표시패널을 구성하는 TFT 어레이 기판(30b)의 각 부화소(P)에 형성된 접속영역(R) 및 그 근방을 확대한 평면도이다. 여기서, 도 8에서는, 도 4와 마찬가지로, 도면 중 전면에 배치하는 화소전극(20a)이 생략된다. 그리고, 이하의 각 실시형태에 있어서, 도 1∼도 7과 동일 부분에 대해서는 동일 부호를 사용하고, 그 상세한 설명은 생략한다.
상기 제 1 실시형태에서는, 레이저 광(L)을 조사하는 Y부의 대부분이 접속영역(R)에 포함되는 액정표시패널(50(50a))의 제조방법을 예시했으나, 본 실시형태에서는, 레이저 광(L)을 조사하는 Y부의 일부분이 접속영역(R)에 포함되는 액정표시패널의 제조방법을 예시한다.
본 실시형태의 액정표시패널은, 서로 대향하도록 형성된 TFT 어레이 기판(30b)(도 8 참조) 및 대향기판(40)(도 1 참조)과, TFT 어레이 기판(30b) 및 대향기판(40) 사이에 형성된 액정층(45)(도 1 참조)과, TFT 어레이 기판(30b) 및 대향기판(40)을 서로 접착함과 동시에, TFT 어레이 기판(30b) 및 대향기판(40) 사이에 액정층(45)을 봉입하기 위해 틀형상으로 형성된 씰재(46)(도 1 참조)를 구비한다.
TFT 어레이 기판(30b)은, 투명기판(10)(도 3 참조)과, 투명기판(10) 상에 서로 평행으로 연장되도록 형성된 복수의 게이트선(11)(도 2 참조)과, 각 게이트선(11)을 피복하도록 형성된 게이트 절연막(12)(도 3 참조)과, 게이트 절연막(12) 상에 각 게이트선(11)과 직교하는 방향에 서로 평행으로 연장되도록 형성된 복수의 소스선(14)(도 2 참조)과, 각 게이트선(11) 및 각 소스선(14)의 교차 부분마다 각각 형성된 복수의 TFT(5)(도 2 및 도 3 참조)와, 각 TFT(5) 및 각 소스선(14)을 피복하도록 형성된 층간 절연막(17)(도 3 참조)과, 층간 절연막(17) 상에 형성된 용량전극(18b)(도 8 참조)과, 용량전극(18b)을 피복하도록 형성된 용량 절연막(19)(도 3 참조)과, 용량 절연막(19) 상에 매트릭스형으로 형성되어, 각 TFT(5)에 각각 접속된 복수의 화소전극(20a)(도 2 및 도 3 참조)과, 각 화소전극(20a)을 피복하도록 형성된 배향막(도시 생략)을 구비한다.
TFT 어레이 기판(30b)에서는, 도 8에 나타내듯이, 용량전극(18b)이 유기 절연막(16)의 개구부(16c)의 도면 중 좌측하부에 돌출한다. 그리고, 유기 절연막(16)의 개구부(16c)에서는, 도 8에 나타내듯이, 드레인 전극(14b), 및 용량전극(18b)의 돌출부분이 무기 절연막(15)을 개재하여 서로 겹쳐짐으로써, 접속영역(R)(도면 중의 해칭부분 참조)이 구성된다.
본 실시형태의 TFT 어레이 기판(30b) 및 이를 구비한 액정표시패널은, 상기 제 1 실시형태의 TFT 어레이 기판 제조공정에 있어서, 용량전극(18a)의 패턴형상을 변경하면, 제조할 수 있다. 그리고, 제조된 TFT 어레이 기판(30b)을 구비한 액정표시패널에 대해, 상기 제 1 실시형태와 마찬가지로, 검출공정을 행하여, 단락(S)이 검출된 경우에는, 수정공정을 행하게 된다. 구체적으로, 이 수정공정에서는, 단락(S)이 검출된 부화소(P)에서, 상기 제 1 실시형태와 마찬가지로, 도 2에 나타내듯이, 드레인 전극(14b)의 X부에 레이저 광(L)을 조사함으로써, 드레인 전극(14b)을 X부에서 절단함과 동시에, 도 8에 나타내듯이, 접속영역(R)의 도면 중 우측상부 및 이에 인접하는 접속영역(R)의 외부를 포함하는 Y부에 레이저 광(L)을 조사함으로써, 절단된 드레인 전극(14b)의 화소전극(20a)에 접속된 측과 용량전극(18b)을 접속한다.
이상 설명한 바와 같이, 본 실시형태의 TFT 어레이 기판(30b)을 구비한 액정표시패널 및 이 제조방법에 의하면, 상기 제 1 실시형태와 마찬가지로, TFT 어레이 기판(30b)에서, 드레인 전극(14b) 및 용량전극(18b) 사이의 층간 절연막(17)이 무기 절연막(15) 및 유기 절연막(16)을 차례로 적층하여 형성되고, 드레인 전극(14b) 및 용량전극(18b)이 유기 절연막(16)에서 노출되는 무기 절연막(15)을 개재하여 서로 겹쳐지는 접속영역(R)을 구비하므로, 액정표시패널의 흑점화에 의한 결함 수정에 있어서, 드레인 전극(14b)과 용량전극(18b)을 확실하게 접속할 수 있다.
또, 본 실시형태의 TFT 어레이 기판(30b)을 구비한 액정표시패널 및 그 제조방법에 의하면, 수정공정에서는, 접속영역(R)의 단부(端部) 및 이에 인접하는 접속영역(R)의 외부에 레이저 광(L)을 조사함으로써, 레이저 광(L)의 조사가 접속영역(R)으로만 집중되지 않으므로, 드레인 전극(14b)의 금속의 과도한 비산을 억제할 수 있고, 드레인 전극(14b)과 용량전극(18b)을 한층 확실하게 접속할 수 있다.
≪제 3 실시형태≫
도 9는, 본 실시형태의 액정표시패널을 구성하는 TFT 어레이 기판(30c)의 각 부화소(P)에 형성된 접속영역(R) 및 그 근방을 확대한 평면도이고, 도 10은, 도 9 중의 X-X선을 따른 TFT 어레이 기판(30c)의 단면도이다.
상기 각 실시형태에서는, 접속영역(R)에 화소전극(20a)이 겹쳐진 TFT 어레이 기판(30a) 및 (30b)을 예시했으나, 본 실시형태에서는, 접속영역(R)에 화소전극(20b)이 겹쳐지지 않은 TFT 어레이 기판(30c)을 예시한다.
본 실시형태의 액정표시패널은, 서로 대향하도록 형성된 TFT 어레이 기판(30c)(도 9 및 도 10 참조) 및 대향기판(40)(도 1 참조)과, TFT 어레이 기판(30c) 및 대향기판(40) 사이에 형성된 액정층(45)(도 1 참조)과, TFT 어레이 기판(30c) 및 대향기판(40)을 서로 접촉함과 동시에, TFT 어레이 기판(30c) 및 대향기판(40) 사이에 액정층(45)을 봉입하기 위해 틀형상으로 형성된 씰재(46)(도 1 참조)를 구비한다.
TFT 어레이 기판(30c)은, 도 9 및 도 10에 나타내듯이, 투명기판(10)과, 투명기판(10) 상에 서로 평행으로 연장되도록 형성된 복수의 게이트선(11)(도 2 참조)과, 각 게이트선(11)을 피복하도록 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상에 각 게이트선(11)과 직교하는 방향에 서로 평형으로 연장되도록 형성된 복수의 소스선(14)(도 2 참조)과, 각 게이트선(11) 및 소스선(14)의 교차 부분마다 각각 형성된 복수의 TFT(5)(도 2 및 도 3 참조)와, 각 TFT(5) 및 각 소스선(14)을 피복하도록 형성된 층간 절연막(17)과, 층간 절연막(17) 상에 형성된 용량전극(18b)과, 용량전극(18b)을 피복하도록 형성된 용량 절연막(19)과, 용량 절연막(19) 상에 매트릭스형으로 형성되고, 각 TFT(5)에 각각 접속된 복수의 화소전극(20b)과, 각 화소전극(20b)을 피복하도록 형성된 배향막(도시 않음)을 구비한다.
TFT 어레이 기판(30c)에서는, 도 9에 나타내듯이, 용량전극(18b)이 유기 절연막(16)의 개구부(16c)의 도면 중 좌측 하부에 돌출한다. 그리고, 유기 절연막(16)의 개구부(16c)에서는, 도 9 및 도 10에 나타내듯이, 드레인 전극(14b), 및 용량전극(18b)의 돌출부분이 무기 절연막(15)을 개재하여 서로 겹쳐짐으로써, 접속영역(R)(도 9 중의 해칭부분 참조)이 구성된다.
또, TFT 어레이 기판(30c)에서는, 도 9 및 도 10에 나타내듯이, 접속영역(R)에 겹쳐지도록, 화소전극(20b)의 개구부(20c)가 형성된다. 여기서, 화소전극(20b)의 개구부(20c)는, 액정층(45)의 배향을 규제하기 위한 구조체로써 기능하도록 구성된다.
본 실시형태의 TFT 어레이 기판(30c) 및 이를 구비한 액정표시패널은, 상기 제 1 실시형태의 TFT 어레이 기판 제조공정에 있어서, 용량전극(18a) 및 화소전극(20a)의 패턴형상을 변경하면, 제조할 수 있다. 그리고, 제조된 TFT 어레이 기판(30c)을 구비한 액정표시패널에 대해, 상기 제 1 실시형태와 마찬가지로, 검출공정을 행하여 단락(S)이 검출된 경우에는, 수정공정을 행하게 된다. 구체적으로, 이 수정공정에서는, 단락(S)이 검출된 부화소(P)에 있어서, 상기 제 1 실시형태와 마찬가지로, 도 2에 나타내듯이, 드레인 전극(14b)의 X부에 레이저 광(L)을 조사함으로써, 드레인 전극(14b)을 X부에서 절단함과 동시에, 도 9에 나타내듯이, 접속영역(R)의 도면 중 좌측 상부 및 이에 인접하는 접속영역(R)의 외부를 포함하는 Y부에 레이저 광(L)을 조사함으로써, 절단된 드레인 전극(14b)의 화소전극(20b)에 접속된 측과 용량전극(18b)을 접속한다.
이상 설명한 바와 같이, 본 실시형태의 TFT 어레이 기판(30c)을 구비한 액정표시패널 및 그 제조방법에 의하면, 상기 제 1 및 제 2 실시형태와 마찬가지로, TFT 어레이 기판(30c)에 있어서, 드레인 전극(14b) 및 용량전극(18b) 사이의 층간 절연막(17)이 무기 절연막(15) 및 유기 절연막(16)을 차례로 적층하여 형성되고, 드레인 전극(14b) 및 용량전극(18b)이 유기 절연막(16)에서 노출되는 무기 절연막(15)을 개재하여 서로 겹쳐지는 접속영역(R)을 구비하므로, 액정표시패널의 흑점화에 의한 결함 수정에 있어서, 드레인 전극(14b)과 용량전극(18b)을 확실하게 접속할 수 있다.
또, 본 실시형태의 TFT 어레이 기판(30c)을 구비한 액정표시패널 및 이 제조방법에 의하면, 수정공정에서는, 접속영역(R)의 단부 및 이에 인접하는 접속영역(R)의 외부에 레이저 광(L)을 조사함으로써, 레이저 광(L)의 조사가 접속영역(R)으로만 집중되지 않으므로, 드레인 전극(14b)의 금속의 과도한 비산을 억제할 수 있고, 드레인 전극(14b)과 용량전극(18b)을 한층 확실하게 접속할 수 있다.
또한, 본 실시형태의 TFT 어레이 기판(30c)을 구비한 액정표시패널 및 그 제조방법에 의하면, 각 화소전극(20b)에는, 액정층(45)의 배향을 규제하기 위한 구조체로써, 접속영역(R)에 겹쳐지도록 개구부(20c)가 형성되므로, 접속영역(R)에 대한 레이저 광(L)의 조사에 의한 화소전극(20b)의 손상을 억제할 수 있다.
≪제 4 실시형태≫
도 11은, 본 발명에 관한 TFT 어레이 기판 및 그 제조방법의 실시형태를 나타낸다. 구체적으로, 도 11은, 본 실시형태의 수정공정에서의 TFT 어레이 기판(30a)의 단면도이다.
상기 각 실시형태에서는, 패널상태에서 검출공정 및 수정공정을 행하는 액정표시패널 및 그 제조방법을 예시했으나, 본 실시형태에서는, 기판 상태에서 검출공정 및 수정공정을 행하는 TFT 어레이 기판(30a) 및 그 제조방법을 예시한다.
본 실시형태의 TFT 어레이 기판(30a)은, 상기 제 1 실시형태의 TFT 어레이 기판(30a)과 동일하나, 상기 제 2 실시형태의 TFT 어레이 기판(30b)이나 상기 제 3 실시형태의 TFT 어레이 기판(30c)이라도 된다.
본 실시형태의 TFT 어레이 기판(30a)은, 예를 들어, CCD(Charge Coupled Device) 카메라에 의한 광학적 검사나 전하 검출법에 의한 검사에 의해, 소스전극(14a) 및 드레인 전극(14b) 사이에 단락(S)이 발생한 부화소(P)가 검출됨으로써, 검출공정을 행하여, 단락(S)이 검출된 경우에는, 수정공정을 행하게 된다. 구체적으로, 이 수정공정에서는, 단락(S)이 검출된 부화소(P)에서, 드레인 전극(14b)의 X부(도 2 참조)에 레이저 광(L)을 조사함으로써, 드레인 전극(14b)을 X부에서 절단함과 동시에, 도 11에 나타내듯이, 접속영역(R)의 Y부(도 4 참조)에 레이저 광(L)을 조사함으로써, 절단된 드레인 전극(14b)의 화소전극(20a)에 접속된 측과 용량전극(18a)을 접속한다(도 7 중의 TFT 어레이 기판(30aa) 참조).
이상 설명한 바와 같이, 본 실시형태의 TFT 어레이 기판(30a) 및 이 제조방법에 의하면, 드레인 전극(14b) 및 용량전극(18a) 사이의 층간 절연막(17)이 무기 절연막(15) 및 유기 절연막(16)을 차례로 적층하여 형성되고, 드레인 전극(14b) 및 용량전극(18a)이 유기 절연막(16)에서 노출되는 무기 절연막(15)을 개재하여 서로 겹쳐지는 접속영역(R)을 구비하므로, 드레인 전극(14b) 및 용량전극(18a)이 서로 겹쳐지는 접속영역(R)에는, 드레인 전극(14b) 및 용량전극(18a) 사이를 전기적으로 절연하는 절연막으로써, 비교적 두꺼운 유기 절연막(16)이 배치되지 않고, 비교적 얇은 무기 절연막(15)만이 배치된다. 때문에, 검출공정에 있어서, 광학적 검사나 전하 검출법에 의한 검사에 의해, 소스전극(14a) 및 드레인 전극(14b) 사이에 단락(S)이 발생한 부화소(P)가 검출된 경우에는, 수정공정에 있어서, 이 단락(S)이 발생한 부화소(P)에서, 드레인 전극(14b)에 레이저 광(L)을 투명기판(10) 측으로부터 조사함으로써, 드레인 전극(14b)의 금속이 층간 절연막(17)(무기 절연막(15) 및 유기 절연막(16)) 중을 비산하여, 드레인 전극(14b)이 절단됨과 동시에, 드레인 전극(14b) 및 용량전극(18a)이 무기 절연막(15)을 개재하여 서로 겹쳐지는 접속영역(R)에 레이저 광(L)을 투명기판(10) 측으로부터 조사함으로써, 드레인 전극(14b)의 금속이 비교적 얇은 무기 절연막(15) 중을 비산하여 용량전극(18a)에 용이하게 도달하므로, 절단된 드레인 전극(14b)의 화소전극(20a)에 접속된 측과 용량전극(18a)을 확실하게 접속할 수 있다. 이에 따라, 단락(S)이 발생한 부화소(P)에서는, 화소전극(20a)이 용량전극(18a)의 전위(예를 들어, 접지전위)에 고정되어, 흑점화되므로, TFT 어레이 기판(30a)의 흑점화에 의한 결함 수정에 있어서, 드레인 전극(14b)과 용량전극(18a)을 확실하게 접속할 수 있다.
그리고, 상기 각 실시형태에서는, 드레인 전극(14b)을 절단하는 수정방법을 예시했으나, 소스전극(14a)이 절단 가능한 구조이면, 드레인 전극(14b)을 절단하는 대신에, 소스전극(14a)을 그 베이스부에서 절단하여도 된다.
또, 상기 각 실시형태에서는 스위칭 소자로써, TFT를 예시했으나, 본 발명은, MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등의 다른 3단자의 스위칭 소자에도 적용할 수 있다.
또한, 상기 각 실시형태에서는, 각 화소가 3개의 부화소(적색, 녹색 및 청색)를 갖는 액정표시패널을 예시했으나, 본 발명은, 각 화소가 4개 이상의 부화소(예를 들어, 적색, 녹색, 청색 및 백색이나 적색, 녹색, 청색 및 황색 등)를 갖는 액정표시패널에도 적용할 수 있다.
또, 상기 각 실시형태에서는, 복수의 부화소가 매트릭스형으로 배열된 어레이 기판 및 이를 구비한 액정표시패널을 예시했으나, 본 발명은, 복수의 부화소가 델타형상으로 배열된 어레이 기판 및 이를 구비한 액정표시패널에도 적용할 수 있다.
또한, 상기 각 실시형태에서는, 화소전극에 접속된 TFT 전극을 드레인 전극으로 한 TFT 어레이 기판을 예시했으나, 본 발명은, 화소전극에 접속된 TFT 전극을 소스전극이라 부르는 TFT 어레이 기판에도 적용할 수 있다.
[산업상 이용 가능성]
이상 설명한 바와 같이, 본 발명은, 흑점화에 의한 결함 수정에 있어서, 드레인 전극과 용량전극을 확실하게 접속하므로, 보조용량을 갖는 표시패널에 대해 유용하다.
L : 레이저 광 P : 부화소
R : 접속영역 S : 단락
5 : TFT(스위칭 소자) 6 : 보조용량
10 : 투명기판 12 : 게이트 절연막
14a : 소스전극 14b : 드레인 전극
15, 15a : 무기 절연막 16 : 유기 절연막
17 : 층간 절연막 18a, 18b : 용량전극
19 : 용량 절연막 20a, 20b : 화소전극
20c : 개구부
30a, 30aa, 30b, 30c : TFT 어레이 기판
40 : 대향기판 45 : 액정층
50, 50a : 액정표시패널

Claims (7)

  1. 복수의 부화소와,
    서로 대향하도록 형성된 어레이 기판 및 대향기판과,
    상기 어레이 기판 및 대향기판 사이에 형성된 액정층을 구비하고,
    상기 어레이 기판이,
    투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간(離間)하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와,
    상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과,
    상기 층간 절연막 상에 형성된 용량전극과,
    상기 용량전극을 피복하도록 형성된 용량 절연막과,
    상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하고, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극을 구비한 액정표시패널에 있어서,
    상기 어레이 기판에는, 상기 드레인 전극 및 용량전극이 상기 유기 절연막에서 노출하는 상기 무기 절연막을 개재하여 서로 겹쳐지는 접속영역이 형성되는 것을 특징으로 하는 액정표시패널.
  2. 청구항 1에 있어서,
    상기 각 화소전극에는, 상기 접속영역에 겹쳐지도록 개구부가 형성되는 것을 특징으로 하는 액정표시패널.
  3. 청구항 1에 있어서,
    상기 어레이 기판의 상기 접속영역에서는, 상기 투명기판 상에 게이트 절연막, 상기 드레인 전극, 무기 절연막, 용량전극, 용량 절연막 및 각 화소전극이 차례로 적층되는 것을 특징으로 하는 액정표시패널.
  4. 복수의 부화소와,
    서로 대향하도록 형성된 어레이 기판 및 대향기판과,
    상기 어레이 기판 및 대향기판의 사이에 형성된 액정층을 구비하고,
    상기 어레이 기판이,
    투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와,
    상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과,
    상기 층간 절연막 상에 형성된 용량전극과,
    상기 용량전극을 피복하도록 형성된 용량 절연막과,
    상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하고, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극을 구비하며,
    상기 어레이 기판에는, 상기 드레인 전극 및 용량전극이 상기 유기 절연막에서 노출되는 상기 무기 절연막을 개재하고 서로 겹쳐지는 접속영역이 형성된 액정표시패널을 제조하는 방법에 있어서,
    상기 복수의 부화소에서, 상기 소스전극 및 드레인 전극 사이에 단락이 발생한 부화소를 검출하는 검출공정과,
    상기 검출공정에서 단락이 검출된 부화소에서, 상기 드레인 전극에 레이저 광을 상기 투명기판 측으로부터 조사하여 이 드레인 전극을 절단함과 동시에, 상기 접속영역에 레이저 광을 상기 투명기판 측으로부터 조사하여, 이 절단된 드레인 전극의 상기 각 화소전극에 접속된 측과 상기 용량전극을 접속하는 수정공정을 구비하는 것을 특징으로 하는 액정표시패널의 제조방법.
  5. 청구항 4에 있어서,
    상기 수정공정에서는, 상기 접속영역의 단부(端部) 및 이 단부에 인접하는 이 접속영역의 외부에 상기 레이저 광을 조사하는 것을 특징으로 하는 액정표시패널의 제조방법.
  6. 복수의 부화소와,
    투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와,
    상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과,
    상기 층간 절연막 상에 형성된 용량전극과,
    상기 용량전극을 피복하도록 형성된 용량 절연막과,
    상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하며, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극을 구비한 어레이 기판에 있어서,
    상기 드레인 전극 및 용량전극이 상기 유기 절연막에서 노출되는 상기 무기 절연막을 개재하여 서로 겹쳐지는 접속영역을 구비하는 것을 특징으로 하는 어레이 기판.
  7. 복수의 부화소와,
    투명기판에 상기 각 부화소마다 각각 형성되어, 각각, 서로 이간하도록 배치된 소스전극 및 드레인 전극을 갖는 복수의 스위칭 소자와,
    상기 각 스위칭 소자를 피복하도록 형성되어, 무기 절연막 및 유기 절연막이 차례로 적층된 층간 절연막과,
    상기 층간 절연막 상에 형성된 용량전극과,
    상기 용량전극을 피복하도록 형성된 용량 절연막과,
    상기 용량 절연막 상에 형성되어, 상기 용량전극에 대향하여 상기 각 부화소마다 보조용량을 구성하고, 이 용량전극과 절연상태에서 상기 각 스위칭 소자의 드레인 전극에 각각 접속된 복수의 화소전극과,
    상기 드레인 전극 및 용량전극이 상기 유기 절연막에서 노출되는 상기 무기 절연막을 개재하여 서로 겹쳐지도록 형성된 접속영역을 구비한 어레이 기판을 제조하는 방법에 있어서,
    상기 복수의 부화소에서, 상기 소스전극 및 드레인 전극 사이에 단락이 발생한 부화소를 검출하는 검출공정과,
    상기 검출공정에서 단락이 검출된 부화소에서, 상기 드레인 전극에 레이저 광을 상기 투명기판 측으로부터 조사하여 이 드레인 전극을 절단함과 동시에, 상기 접속영역에 레이저 광을 상기 투명기판 측으로부터 조사하여, 이 절단된 드레인 전극의 상기 각 화소전극에 접속된 측과 상기 용량전극을 접속하는 수정공정을 구비하는 것을 특징으로 하는 어레이 기판의 제조방법.
KR1020137012378A 2011-01-31 2012-01-24 액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법 KR101311693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-018806 2011-01-31
JP2011018806 2011-01-31
PCT/JP2012/000420 WO2012105180A1 (ja) 2011-01-31 2012-01-24 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20130062375A true KR20130062375A (ko) 2013-06-12
KR101311693B1 KR101311693B1 (ko) 2013-09-26

Family

ID=46602407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137012378A KR101311693B1 (ko) 2011-01-31 2012-01-24 액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법

Country Status (7)

Country Link
US (1) US8629948B2 (ko)
EP (1) EP2672317B1 (ko)
JP (1) JP5243664B2 (ko)
KR (1) KR101311693B1 (ko)
CN (1) CN103229095B (ko)
TW (1) TWI415239B (ko)
WO (1) WO2012105180A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140118005A (ko) * 2013-03-27 2014-10-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10031388B2 (en) 2013-11-14 2018-07-24 Sakai Display Products Corporation Circuit board and display apparatus
KR102253966B1 (ko) * 2013-12-09 2021-05-18 엘지디스플레이 주식회사 유기전계 발광표시장치, 이의 제조방법 및 검사방법
JP6451054B2 (ja) * 2014-01-23 2019-01-16 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法及び画像表示装置
KR20150137218A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP6463065B2 (ja) * 2014-10-09 2019-01-30 三菱電機株式会社 アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法
CN104730790B (zh) * 2015-03-25 2018-05-11 深圳市华星光电技术有限公司 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN105487315A (zh) * 2016-01-19 2016-04-13 武汉华星光电技术有限公司 Tft阵列基板
CN105759522B (zh) * 2016-05-11 2019-01-22 深圳市华星光电技术有限公司 Tft基板的断线修复方法
US20200124891A1 (en) * 2017-01-16 2020-04-23 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, and method for manufacturing liquid crystal display panel
KR102193700B1 (ko) * 2018-07-11 2020-12-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
JP7160334B2 (ja) 2018-11-22 2022-10-25 株式会社ジャパンディスプレイ 表示装置
CN109728000B (zh) * 2019-01-02 2021-01-15 京东方科技集团股份有限公司 一种透明显示基板和显示面板
CN111430383B (zh) 2020-05-20 2023-04-28 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN112349205B (zh) * 2020-10-26 2022-09-27 京东方科技集团股份有限公司 一种阵列基板及其维修方法和显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256362A (ja) * 1991-02-08 1992-09-11 Sanyo Electric Co Ltd 表示装置及びその救済方法
JPH04324819A (ja) * 1991-04-25 1992-11-13 Seiko Epson Corp アクティブマトリックス表示体の画素欠陥修正方法及びその表示体
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JPH09179143A (ja) 1995-12-27 1997-07-11 Sharp Corp 液晶表示装置における欠陥画素修正方法
KR101006434B1 (ko) * 2003-06-26 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
JP4882662B2 (ja) * 2006-01-12 2012-02-22 セイコーエプソン株式会社 電気光学装置及び電子機器
US7855757B2 (en) * 2006-07-28 2010-12-21 Samsung Electronics Co., Ltd. Liquid crystal display, method of manufacturing the same, and method of repairing the same
KR101211087B1 (ko) * 2006-11-30 2012-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US8446539B2 (en) * 2007-03-13 2013-05-21 Sharp Kabushiki Kaisha Display panel and display apparatus
JP2009163214A (ja) * 2007-11-02 2009-07-23 Epson Imaging Devices Corp 液晶表示装置
US8952949B2 (en) * 2009-06-19 2015-02-10 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
TWI392946B (zh) * 2009-12-18 2013-04-11 Au Optronics Corp 畫素結構

Also Published As

Publication number Publication date
EP2672317B1 (en) 2015-04-29
TW201236129A (en) 2012-09-01
TWI415239B (zh) 2013-11-11
CN103229095A (zh) 2013-07-31
US20130235292A1 (en) 2013-09-12
JPWO2012105180A1 (ja) 2014-07-03
WO2012105180A1 (ja) 2012-08-09
EP2672317A4 (en) 2014-08-20
EP2672317A1 (en) 2013-12-11
KR101311693B1 (ko) 2013-09-26
US8629948B2 (en) 2014-01-14
CN103229095B (zh) 2015-11-25
JP5243664B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
KR101311693B1 (ko) 액정표시패널 및 그 제조방법, 그리고 어레이 기판 및 그 제조방법
KR100632830B1 (ko) 표시장치 및 그 제조방법
US8237881B2 (en) Display panel, array substrate and manufacturing method thereof
WO2006064832A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置
US8350975B2 (en) Array substrate and method for manufacturing the same
US20150028340A1 (en) Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof
US8314424B2 (en) Thin film transistor array substrate, display panel comprising the same, and method for manufacturing thin film transistor array substrate
US20150138475A1 (en) Array substrate and liquid crystal display panel provided with same
US11079640B2 (en) Display panel, active matrix substrate , and method for repairing white defect of display panel
US9224824B2 (en) Display device substrate and display device equipped with same
US9780127B2 (en) Liquid crystral display and manufacturing method thereof
US20200012137A1 (en) Substrate for display device, display device, and method of producing substrate for display device
US8174637B2 (en) Thin-film transistor substrate comprising a repair pattern
US9354479B2 (en) Liquid-crystal panel and manufacturing method thereof
RU2441263C1 (ru) Подложка активной матрицы, панель жидкокристаллического дисплея, оборудованная ею, и способ производства подложки активной матрицы
KR20070001792A (ko) 액정표시장치 및 그 제조방법
US9853070B2 (en) Method of manufacturing display panel substrate
KR101432570B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
WO2013099191A1 (ja) アクティブマトリクス基板及び液晶表示装置
KR20160001875A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20110012113A (ko) 액정표시장치 및 그 제조방법
KR20060078238A (ko) 리페어방법 및 이를 적용한 액정표시장치
KR20080085461A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee