WO2013099191A1 - アクティブマトリクス基板及び液晶表示装置 - Google Patents

アクティブマトリクス基板及び液晶表示装置 Download PDF

Info

Publication number
WO2013099191A1
WO2013099191A1 PCT/JP2012/008207 JP2012008207W WO2013099191A1 WO 2013099191 A1 WO2013099191 A1 WO 2013099191A1 JP 2012008207 W JP2012008207 W JP 2012008207W WO 2013099191 A1 WO2013099191 A1 WO 2013099191A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
storage capacitor
active matrix
matrix substrate
electrode
Prior art date
Application number
PCT/JP2012/008207
Other languages
English (en)
French (fr)
Inventor
悠二郎 武田
行彦 中倉
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2013099191A1 publication Critical patent/WO2013099191A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Definitions

  • the present invention relates to an active matrix substrate and a liquid crystal display device, and more particularly to an active matrix substrate and a liquid crystal display device having a structure capable of correcting a short circuit defect in wiring.
  • the liquid crystal display device can be reduced in thickness and has low power consumption, it is widely used as a display for OA devices such as TVs and personal computers, mobile information devices such as mobile phones and PDAs (Personal Digital Assistants).
  • OA devices such as TVs and personal computers
  • mobile information devices such as mobile phones and PDAs (Personal Digital Assistants).
  • An active matrix type liquid crystal display device generally has a display panel in which a pair of substrates are arranged to face each other and the peripheral edge thereof is bonded with a sealing material. A liquid crystal material is sealed in a sealed region between the substrates to form a liquid crystal layer.
  • a substrate active matrix substrate
  • a plurality of pixel electrodes are provided independently for each pixel, and a switching element such as a thin film transistor (hereinafter also referred to as “TFT”) is provided for each pixel electrode.
  • TFT thin film transistor
  • the other electrode counter substrate
  • An arbitrary image display is obtained in the liquid crystal display device by changing the alignment state of the liquid crystal molecules by the electric field generated between the pixel electrode and the counter electrode and changing the transmittance of light incident on the display panel.
  • the active matrix type active matrix substrate has a complicated process in which lithography and etching are repeated many times in a semiconductor manufacturing process.
  • the number of pixels increases with an increase in the size of a display device, the number of switching elements also increases, and it is inevitable that defects occur in pixels having switching elements. Therefore, it is extremely difficult to manufacture a display device without defects. Have difficulty.
  • a first conductive film that forms a first wiring such as a gate electrode, a gate signal line, and a storage capacitor wiring, and a second wiring such as a source electrode, a drain electrode, and a source signal line are formed on the active matrix substrate.
  • the second conductive film is formed by being laminated with an insulating layer interposed therebetween.
  • the first wiring and the second wiring are arranged so that both extend in the same direction in a part of the region.
  • the first wiring and the second wiring A short-circuit defect may occur due to the presence of foreign matter or the remaining film of the conductive film between two adjacent first wirings or between two adjacent second wirings. .
  • it may be effective to make the wiring independent from the short-circuited portion by cutting the first wiring or the second wiring.
  • the first wiring and the second wiring extend in the overlapped portion, only one of the first wiring and the second wiring is cut. It is impossible to cancel the black spot due to the short-circuit defect.
  • An object of the present invention is to obtain an active matrix substrate having a configuration capable of correcting a short-circuit defect in the vicinity of the overlapping portion of the first wiring and the second wiring.
  • the active matrix substrate of the present invention includes an insulating substrate, a first wiring disposed on the insulating substrate, and a first insulating film provided to cover the insulating substrate and the first wiring. And a second wiring disposed in an upper layer of the first insulating film, wherein the first wiring and the second wiring extend at least partially in the same direction and in the same direction.
  • the part of the first wiring is formed in the narrow first part
  • the part of the second wiring is The first narrow portion is formed in a second narrow portion that is arranged in the width direction and spaced apart in the width direction.
  • wiring is a concept that means a configuration in which conductive films such as signal lines and electrodes extend linearly.
  • the first narrow width portion is provided by forming a notch in the first wiring, and the second narrow width portion is cut in the second wiring. It may be provided by forming a notch.
  • the first wiring may be a storage capacitor electrode
  • the second wiring may be a storage capacitor counter electrode extending along the storage capacitor electrode
  • a frame-like non-display region is formed at the peripheral edge of the substrate, and in the overlapping portion, one of the first wiring and the second wiring is the other wiring. It may be a floating bypass wiring that can bypass a part of the wiring.
  • the active matrix substrate of the present invention is suitably used for a liquid crystal display device including a counter substrate disposed opposite to the active matrix substrate and a liquid crystal layer formed between the active matrix substrate and the counter substrate.
  • a part of the overlapping portion is the first thin line. Since it is formed in the width portion and the second narrow width portion, only one of the first wiring and the second wiring can be cut. Therefore, even if the first wiring and the second wiring are short-circuited in the vicinity of the overlapping portion and a defect occurs, the short-circuit defect can be corrected by cutting each narrow portion.
  • FIG. 1 is a plan view of a liquid crystal display device according to Embodiment 1.
  • FIG. FIG. 2 is a cross-sectional view taken along line II-II in FIG. It is a top view which expands and shows 4 pixels among active matrix substrates. It is a top view which expands and shows the thin-film transistor of an active matrix substrate.
  • FIG. 5 is a cross-sectional view taken along line VV in FIG. 4. It is a top view which expands and shows 1 pixel part among active matrix substrates. It is a top view which expands and shows a short circuit defect correction location.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • (A) is a top view which shows the example of the short circuit defect which concerns on Embodiment 1, and its correction
  • (b) is a principal part enlarged view in the area
  • (A) is a top view which shows the example of the short circuit defect which concerns on the modification 2, and its correction
  • (b) is a principal part enlarged view in the area
  • region XIV of FIG. (A) is a sectional view taken along line XVa-XVa in FIG. 14, and (b) is a sectional view taken along line XVb-XVb in FIG.
  • FIG. It is a top view which expands and shows the short circuit defect correction location which concerns on the modification 6.
  • FIG. It is a top view which shows the example of the short circuit defect which concerns on the modification 6, and its correction. It is a figure which shows typically the problem of the conventional defect correction method.
  • ⁇ Liquid crystal display device> 1 and 2 are schematic views of the liquid crystal display device 1 of the present embodiment.
  • the liquid crystal display device 1 includes a liquid crystal display panel 10 and a backlight unit (not shown) that is an illumination device arranged to face the liquid crystal display panel 10.
  • the liquid crystal display panel 10 includes an active matrix substrate 20 and a counter substrate 30 provided so as to face each other, a liquid crystal layer 40 provided between the active matrix substrate 20 and the counter substrate 30, and the active matrix substrate 20 and the counter substrate. 30 and a sealing material 50 for sealing the liquid crystal layer 40 between the active matrix substrate 20 and the counter substrate 30.
  • the inner side of the frame-shaped region where the sealing material 50 is provided is a display region D for displaying an image.
  • a display region D for displaying an image.
  • a plurality of pixels P arranged in a matrix are formed (see FIG. 3).
  • a frame-like area outside the display area D is a non-display area F in which no image is displayed.
  • a plurality of terminals (not shown) are formed in the non-display area F, and a driver chip (not shown) for driving the liquid crystal display panel 10 is mounted.
  • FIG. 3 is an enlarged plan view showing four pixels P1, P2, P3, and P4 in the active matrix substrate 20. As shown in FIG. Each pixel P includes a first half pixel Pp and a second half pixel Pq arranged adjacent to each other in the vertical direction in the drawing.
  • a gate line 22a is formed in each of the regions that partition the first half pixel Pp and the second half pixel Pq among the pixels P.
  • a storage capacitor extends in parallel with the gate line 22a.
  • a wiring 22b is formed.
  • One source line 25a, 25b is formed on the upper layer 23 (see FIG. 5).
  • pixel electrodes 27p and 27q are provided on the interlayer insulating film 26 (see FIG. 8) covering the source line 25a, corresponding to the first half pixel Pp and the second version pixel Pq.
  • a thin film transistor Tp is formed on the first half pixel Pp side and a thin film transistor Tq is formed on the second half pixel Pq side at a portion where the gate line 22a and the source line 25a or the gate line 22a and the source line 25b intersect.
  • the thin film transistors Tp and Tq are sources at one of the two pixels P (pixels P1 and P3 in FIG. 3 or pixels P2 and P4 in FIG. 3) adjacent to each other in the direction in which the source line 25a extends (pixel P1 and pixel P4 in FIG. 3). It is provided at a portion intersecting with the line 25a.
  • the other is provided at a portion intersecting with the source line 25b.
  • FIG. 4 and 5 show the thin film transistor Tp.
  • a part of the gate line 22a is drawn out so as to protrude to the first half-pixel side, thereby forming a gate electrode 22aa.
  • the gate electrode 22aa is covered with a gate insulating film 23.
  • a semiconductor layer 24 is formed on the gate insulating film 23 in correspondence with the gate electrode 22aa.
  • a part of the source line 25a is drawn out in an L shape toward the first half pixel Pp to form the source electrode 25aa.
  • a drain electrode 25c is provided in the same layer as the source line 25a so as to be positioned between the source electrode 25aa and the source line 25a.
  • FIG. 6 is an enlarged plan view showing one pixel P in the active matrix substrate 20.
  • a part of the storage capacitor line 22b is drawn to the first half-pixel Pp side, and forms a storage capacitor electrode 22ba.
  • the storage capacitor electrode 22ba is provided in a cross shape extending around the center of the pixel electrode 27p of the first half pixel Pp in the direction parallel to the gate line 22a and the direction parallel to the source line 25a.
  • a storage capacitor counter electrode 25ca is formed so as to extend along the cross shape of the storage capacitor electrode 22ba (that is, the storage capacitor electrode 22ba and the storage capacitor counter electrode 25ca are formed here). Forms a cross-shaped overlapping portion).
  • the storage capacitor counter electrode 25ca is configured to be drawn from the drain electrode 25c of the thin film transistor Tp.
  • a contact hole 26c reaching the storage capacitor counter electrode 25ca from the surface of the interlayer insulating film 26 is formed, and the pixel electrode 27p and the storage capacitor counter electrode 25ca are electrically connected.
  • a storage capacitor Csp is formed between the storage capacitor electrode 22ba and the storage capacitor counter electrode 25ca.
  • the luminance tends to be lower than that in the other regions. Therefore, the storage capacitor Csp is formed so as to extend along the region, and the region is formed. By using the light shielding region, high light emission can be extracted efficiently.
  • a part of the storage capacitor line 22b is drawn out to the second half pixel Pq side to form a storage capacitor electrode 22ba.
  • the storage capacitor electrode 22ba is provided in a cross shape extending around the center of the pixel electrode 27q of the first half pixel Pq in the direction parallel to the gate line 22a and the direction parallel to the source line 25a.
  • a storage capacitor counter electrode 25ca is formed on the upper layer of the storage capacitor electrode 22ba so as to extend along the cross shape of the storage capacitor electrode 22ba.
  • the storage capacitor counter electrode 25ca is configured to be drawn from the drain electrode 25c of the thin film transistor Tq.
  • a contact hole 26c reaching the storage capacitor counter electrode 25ca from the surface of the interlayer insulating film 26 is formed, and the pixel electrode 27p and the storage capacitor counter electrode 25ca are electrically connected. ing.
  • a storage capacitor Csq is formed between the storage capacitor electrode 22ba and the storage capacitor counter electrode 25ca.
  • the description of the first half pixel Pp may be omitted as it can be applied to the second half pixel Pq as it is.
  • a defect correcting portion R is provided in each of the portions extending in four directions from the centers of the storage capacitor electrode and the storage capacitor counter electrode.
  • the defect correction portion R is a structure provided for correcting a defect on the wiring generated in the storage capacitor wiring 22b, the storage capacitor electrode 22ba, the storage capacitor counter electrode 25ca, and the like.
  • the defect correcting portion R has a part of the storage capacitor electrode 22ba having a notch in the middle thereof. And the narrow part 22ban reduced in width direction rather than parts other than the defect correction location R is formed by the notch. Similarly, a part of the storage capacitor counter electrode 25ca has a notch in the middle thereof. And the narrow part 25can shrunk
  • the narrow width portion 22ban of the storage capacitor electrode 22ba and the narrow width portion 25can of the storage capacitor counter electrode 25ca are positioned apart from each other in the width direction of each electrode. Therefore, the two narrow portions 22ban and 25can are arranged so as not to overlap each other in plan view.
  • the counter substrate 30 is provided between an insulating substrate (not shown), a black matrix (not shown) provided in a frame shape on the insulating substrate and in a lattice shape in the frame, and between each lattice of the black matrix.
  • a plurality of colored layers such as a red layer, a green layer and a blue layer, a common electrode (not shown) provided so as to cover the black matrix and each colored layer, and provided in a columnar shape on the common electrode
  • a plurality of photo spacers (not shown) and an alignment film (not shown) provided so as to cover the common electrode and each photo spacer.
  • the liquid crystal layer 40 is made of a nematic liquid crystal material having electro-optical characteristics.
  • the liquid crystal display device 1 having the above configuration applies a predetermined voltage for each pixel P to the liquid crystal layer 40 disposed between the pixel electrodes 27p and 27q on the active matrix substrate 20 and the common electrode on the counter substrate 30.
  • the transmittance of light transmitted through the panel is adjusted for each pixel P, and an image is displayed.
  • the manufacturing method of this embodiment includes an active matrix substrate manufacturing process, a counter substrate manufacturing process, a bonded body manufacturing process, a defect detection process, and a defect correction process.
  • a titanium film (thickness of about 25 nm) and a copper film (thickness of about 400 nm) are sequentially formed on the entire substrate of the insulating substrate 21 such as a glass substrate by sputtering, for example, to form a metal laminated film.
  • the metal laminated film is subjected to photolithography, etching, and resist pattern peeling cleaning to form the gate line 22a having the gate electrode 22aa and the storage capacitor wiring 22b having the storage capacitor electrode 22ba.
  • a silicon nitride film (thickness 400 n) is formed on the entire substrate on which the gate line 22a and the storage capacitor line 22b are formed by, for example, a plasma CVD (Chemical Vapor Deposition) method.
  • the gate insulating film 23 is formed.
  • an intrinsic amorphous silicon film (thickness of about 200 nm) and phosphorus-doped n + amorphous silicon film (thickness of about 20 nm) are formed on the entire substrate on which the gate insulating film 23 is formed, for example, by plasma CVD.
  • an island-like semiconductor layer is formed above the gate electrode 22aa by performing photolithography, etching, and resist pattern peeling cleaning on the intrinsic amorphous silicon film and the n + amorphous silicon film. Each layer is formed.
  • a titanium film (thickness of about 30 nm), a copper film (thickness of about 400 nm), and the like are sequentially formed on the entire substrate on which the semiconductor layer formation layer has been formed, for example, by sputtering, and a metal laminated film.
  • photolithography, etching, and resist pattern peeling and cleaning are performed on the metal laminated film, whereby the source lines 25a and 25b having the source electrode 25aa and the drain electrode 25c having the storage capacitor counter electrode 25ca are obtained.
  • the n + amorphous silicon layer of the semiconductor layer forming layer is removed by etching, thereby forming the semiconductor layer 24 and the thin film transistors Tp and Tq including the semiconductor layer 24.
  • a silicon nitride film (thickness of about 200 nm) or the like is formed on the entire substrate on which the thin film transistors Tp and Tq are formed, for example, by plasma CVD, thereby forming an inorganic insulating film.
  • an acrylic photosensitive resin film is applied to the entire substrate on which the inorganic insulating film has been formed, for example, by a spin coating method or a slit coating method, and the applied photosensitive resin film is exposed to light. Then, by performing development and baking, an organic insulating film (thickness of about 2500 nm) having an opening that becomes a part of the contact hole 26c is formed above the drain electrode 25c.
  • the inorganic insulating film exposed from the opening of the organic insulating film is removed by etching to form a contact hole 26c, thereby forming an interlayer insulating film 26 composed of a laminated film of the inorganic insulating film and the organic insulating film. To do.
  • the pixel electrodes 27p and 27q are formed by performing photolithography, etching, and peeling and cleaning of the resist pattern.
  • an alignment film material film is applied to the entire substrate on which the pixel electrodes 27p and 27q are formed, for example, by spin coating or slit coating, and the applied alignment film material is exposed, developed and developed. By baking, an alignment film (thickness of about 100 nm) is formed.
  • the active matrix substrate 20 can be manufactured.
  • an acrylic photosensitive resin colored in black is applied to the entire substrate of an insulating substrate such as a glass substrate by, for example, spin coating or slit coating, and the applied photosensitive resin is applied to a photomask. After being exposed to light, development is performed to form a black matrix (thickness of about 2 ⁇ m).
  • an acrylic photosensitive resin colored in red, green or blue is applied by, for example, a spin coating method or a slit coating method, and the coated photosensitive resin is applied.
  • patterning is performed by developing to form a colored layer (for example, a red layer) of a selected color with a thickness of about 2 ⁇ m.
  • the same process is repeated for the other two colors to form other two colored layers (for example, a green layer and a blue layer) with a thickness of about 2 ⁇ m.
  • an ITO film (thickness of about 100 nm) is formed on the substrate on which each of the colored layers is formed, for example, by a sputtering method to form a common electrode.
  • the photosensitive resin film is exposed to light. Then, development and baking are performed to form a photo spacer (thickness of about 1 ⁇ m).
  • an alignment film material film is applied to the entire substrate on which the photo spacer is formed, for example, by spin coating or slit coating, and the applied alignment film material is exposed, developed and baked. By doing so, an alignment film (thickness of about 100 nm) is formed.
  • the counter substrate 30 can be manufactured as described above.
  • the counter substrate 30 onto which the liquid crystal material is dropped and the active matrix substrate 20 manufactured in the active matrix substrate manufacturing step are bonded together under reduced pressure, and then the bonded body is brought to atmospheric pressure. By opening, the surface and the back surface of the bonded body are pressurized.
  • the sealing material is cured by heating the bonded body.
  • the unnecessary part is removed by dividing the bonding body which hardened the above-mentioned sealing material, for example by dicing.
  • the liquid crystal display panel 10 (bonding body) can be produced as described above.
  • a predetermined inspection signal is input to each gate line 22a, each storage capacitor wiring 22b, each source line 25a, b and the common electrode for the liquid crystal display panel 10 manufactured in the bonded body manufacturing process, and a lighting inspection is performed. Do. Then, for example, as shown in FIG. 9A, a short-circuit defect in which the storage capacitor electrode 22ba and the storage capacitor counter electrode 25ca are short-circuited is detected through a foreign substance X1 having conductivity such as a film residue.
  • the potential of the storage capacitor wiring 22b is applied to the storage capacitor counter electrode 25ca (that is, the drain electrode 25c and the pixel electrode 27p electrically connected thereto) due to the short-circuit defect, and the first half pixel Pp Has become a black spot.
  • FIG. 4 the region Y crossing the narrow portion 25can of the storage capacitor counter electrode 25ca is irradiated with laser, and the right portion 25cay of the laser irradiation region Y is made independent of the storage capacitor counter electrode 25ca.
  • the laser irradiated here is, for example, output with a spot size of about 1 ⁇ m ⁇ 5 ⁇ m using a YAG (Yttrium Aluminum Garnet) laser or the like.
  • the storage capacitor counter electrode 25ca is released from the potential of the storage capacitor wiring 22b, and the first half pixel Pp is blackened. Can be displayed normally.
  • the liquid crystal display device 1 in which the short-circuit defect of the present embodiment is corrected can be manufactured.
  • the short-circuit defect correction portion R is formed as described above.
  • the normal display can be performed by eliminating the black dot display in the first half pixel Pp.
  • the defect correcting process for correcting the short-circuit defect caused by the foreign matter X1 that short-circuits the storage capacitor electrode 22ba and the storage capacitor counter electrode 25ca the region Y crossing the narrow portion 25can of the storage capacitor counter electrode 25ca is used.
  • the defect is corrected by laser irradiation.
  • the defect may be corrected by other methods.
  • the short-circuit defect may be corrected by making the portion 22bay including the location where the foreign substance X1 exists in the storage capacitor electrode 22ba independent from the storage capacitor electrode 22ba.
  • the portion 22bay is cut. It can be made independent of the storage capacitor electrode 22ba.
  • the short-circuit defect can be corrected in the same manner as in the first embodiment. Specifically, as shown in FIG. 11B, the region Y crossing the narrow width portion 25can of the storage capacitor counter electrode 25ca is irradiated with laser, and the right portion 25cay of the laser irradiation region Y is stored in the storage capacitor counter electrode. Independent from 25ca.
  • the short-circuit defect can be corrected in the same manner as in the first modification.
  • the portion 22bay including the location where the foreign substance X1 is present in the storage capacitor electrode 22ba is made independent from the storage capacitor electrode 22ba, and the short-circuit defect is corrected.
  • the region Y1 that crosses the narrow portion 22ban of the short-circuit defect correction portion R1 is cut, and the region Y2 that crosses the narrow portion 22ban of the short-circuit defect correction portion R2 is cut to hold the portion 22bay. It is made independent from the capacitance electrode 22ba.
  • Modification 4 In the modified examples 1 and 3, it has been described that the respective narrow width portions 22ban of the short-circuit defect correction locations R1 and R2 are cut so that the portion 22bay including the foreign matter X1 and X3 is made independent. Not only the width portion 22ban, but also the narrow width portion 25can of the storage capacitor counter electrode 25ca may be cut. For example, when there is a foreign substance X1 that short-circuits the storage capacitor electrode 22ba and the storage capacitor counter electrode 25ca, even if laser irradiation is performed on the regions Y3 and Y4 as shown as Modification 4 in FIGS. Good.
  • FIGS. 15A and 15B show cross sections taken along lines XVa-XVa and XVb-XVb in FIG.
  • FIG. 19 shows a cross section in the case where laser irradiation is performed from the arrow L on two wirings 122ba and 125ca provided to overlap each other as a comparative example.
  • the cutting wastes 122 bad and 125 cad generated when the wirings 122 ba and 125 ca are cut are generated. May spread to the other side. Then, the cutting waste 122bad of the lower wiring 122ba and the cutting waste 125cad of the upper wiring 125ca come into contact with each other as shown in FIG. 19, and a short circuit between the wiring 122ba and the wiring 125ca occurs secondarily. It can be a cause.
  • the storage capacitor electrode 22ba has a cutout to form a narrow width portion 22ban
  • the storage capacitor counter electrode 25ca has a cutout to make the narrow width portion.
  • the narrow portions 22ban and 25can may be formed by other layouts.
  • the narrow width portion 22ban may be formed by providing an opening in the middle of the storage capacitor electrode 22ba in the width direction in the defect correction region R.
  • the narrow width portion 25can can be formed by narrowing the width of the storage capacitor counter electrode 25ca so as to correspond to the opening.
  • the storage capacitor electrode 22ba of the first wiring and the storage capacitor counter electrode 25ca of the second wiring extend in the same direction, and the two wirings overlap each other at a portion extending in the same direction.
  • the configuration of the short-circuit defect correcting portion R of the present invention can be applied even to the overlapping portion in a portion other than the storage capacitor electrode 22ba and the storage capacitor counter electrode 25ca.
  • a case where the configuration of the present invention is applied to the non-display area F of the liquid crystal display panel 10 will be described as a sixth modification.
  • FIG. 17 is an enlarged plan view showing a part of the non-display area F of the liquid crystal display panel 10.
  • the non-display area F is provided with a plurality of lead lines 25d that lead out each of the plurality of source lines 25a and 25b (see FIG. 3) to the non-display area F and connect to terminals (not shown).
  • a bypass line 22c made of the same material as that of the gate line 22a is formed in each lower layer of the lead line 25d.
  • the bypass line 22c is provided for the purpose of shielding the lead line 25d, or for the purpose of switching to the bypass line 22c and correcting the disconnection defect when the lead line 25d is broken.
  • the bypass line 22c is provided in a floating state that is not electrically connected to another conductive film.
  • Short-circuit defect correction points R are formed so as to be arranged at regular intervals in each of the lead line 25d and the bypass line 22c that are overlapped with each other.
  • the lead line 25d has a notch so that the narrow width portion 25dn is formed.
  • the bypass line 22c has a notch, so that a narrow width portion 22cn is formed.
  • each narrow part 25dn and 22cn are arrange
  • laser irradiation is performed at the four short-circuit defect correction locations R1, R2, R3, and R4 surrounding the portion 25dny so that the portion 25dny including the foreign matter X4 in the lead wire 25d is independent from the two lead wires 25d.
  • the region Y1 that crosses the narrow portion 25dn of the short-circuit defect correction portion R1 is cut
  • the region Y2 that crosses the narrow portion 25dn of the short-circuit defect correction portion R2 is cut
  • the thin portion of the short-circuit defect correction portion R3 is cut.
  • the region Y3 that crosses the width portion 25dn is cut
  • the region Y4 that crosses the narrow width portion 25dn of the short-circuit defect correction portion R4 is cut.
  • the portion 25dny including the foreign substance X4 is independent from the two lead lines 25d, and each of the two lead lines 25d is divided into the upper portion 25dns and the lower portion 25dnt with the portion 25dny as a boundary. It becomes.
  • each of the two lead wires 25d is electrically continuous from the upper portion 25dns via the bypass line 22c to the lower portion 25dnt without passing through the portion 25dny where the foreign matter X4 exists, and the foreign matter X4. The defect due to is corrected.
  • the short-circuit defect correction locations R1 to R4 are described as being corrected for short-circuit defects.
  • the short-circuit defect correction locations R1 and R2 may be corrected.
  • the left lead line 25d is electrically continuous from the upper part 25dns to the lower part 25dnt via the bypass line 22c without passing through the part 25dny where the foreign matter X4 exists.
  • the right lead line 25d the upper part 25dns continues to the lower part 25dnt via the part 25dny. Even in this case, since the portion 25dny through which the right lead line 25d passes is independent of the left lead line 25d, the defect due to the foreign matter X4 is corrected.
  • the lead line 25d formed in the same layer as the source lines 25a and 25b and the bypass line 22c that overlaps with the lead line 25d have been described, but the lead line formed in the same layer as the gate line 22a Even if a bypass line is formed that extends by being superposed on it, the configuration of the short-circuit defect correcting portion R of the present invention can be applied.
  • the bypass line is formed of the same material as the source lines 25a and 25b.
  • the defect inspection process and the defect correction process are described as being performed after the bonded body manufacturing process. However, after the active matrix substrate 20 is manufactured, before the active matrix substrate 20 and the counter substrate 30 are bonded, The active matrix substrate 20 may be inspected for defects and corrected.
  • the TFT semiconductor layer 24 of the active matrix substrate 20 is described as being formed of an amorphous silicon semiconductor film.
  • the semiconductor layer 24 may be formed of an oxide semiconductor film.
  • the oxide semiconductor film include a Zn—O based semiconductor (ZnO), an In—Ga—Zn—O based semiconductor (IGZO), an In—Zn—O based semiconductor (IZO), and a Zn—Ti—O based semiconductor (ZTO).
  • ZnO Zn—O based semiconductor
  • IGZO In—Ga—Zn—O based semiconductor
  • IZO In—Zn—O based semiconductor
  • ZTO Zn—Ti—O based semiconductor
  • the liquid crystal display device including the active matrix substrate 20 of the present invention has been described.
  • the active matrix substrate 20 of the present invention is not limited to the liquid crystal display device, and for example, an organic EL display You may use for an apparatus, an inorganic EL display apparatus, an electrophoretic display apparatus, a plasma display (PD (plasma
  • PD plasma display
  • the present invention is useful for an active matrix substrate and a liquid crystal display device. More specifically, the present invention is useful for an active matrix substrate and a liquid crystal display device having a structure capable of correcting a short-circuit defect in wiring.
  • Liquid crystal display device Liquid crystal display panel 20 Active matrix substrate 21 Insulating substrate 22ba Retention capacitance electrode (first wiring) 22ban narrow portion 22c bypass line (first wiring) 22cn Narrow width portion 25ca Retention capacitance counter electrode (second wiring) 25can narrow part 25d Lead line (second wiring) 25dn narrow part 30 Counter substrate 40 Liquid crystal layer 50 Sealing material

Abstract

　第１の配線（２２ｂａ）及び第２の配線（２５ｃａ）は、少なくとも一部が同一方向に延びると共にその同一方向に延びた部分で両配線が重なる重合部を有する。重合部において、第１の配線（２２ｂａ）の一部が細幅の第１の細幅部（２２ｂａｎ）に形成され、第２の配線（２５ｃａ）の一部が、第１の細幅部（２２ｂａｎ）と幅方向に並ぶと共に幅方向に離間した第２の細幅部（２５ｃａｎ）に形成されている。

Description

アクティブマトリクス基板及び液晶表示装置
　本発明は、アクティブマトリクス基板及び液晶表示装置に関し、より詳しくは、配線の短絡欠陥の修正を可能とする構造のアクティブマトリクス基板及び液晶表示装置に関する。
　液晶表示装置は、薄型化が可能で低消費電力であるため、テレビ、パーソナルコンピュータ等のＯＡ機器や携帯電話、ＰＤＡ（Personal Digital Assistant）等の携帯情報機器のディスプレイとして広く用いられている。
　アクティブマトリクス型の液晶表示装置は、一般に、一対の基板が対向して配置され、その周縁部がシール材により貼り合わせられた表示パネルを有する。基板間の密封された領域には液晶材料が封入され液晶層を構成する。基板の一方（アクティブマトリクス基板）は、複数の画素電極が画素毎に独立して設けられ、画素電極毎に薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」とも称する。）等のスイッチング素子が設けられている。基板の他方（対向基板）は、表面に対向電極が形成されている。そして、画素電極と対向電極との間に発生する電界により液晶分子の配向状態を変化させ、表示パネルに入射する光の透過率を変化させることにより、液晶表示装置において任意の画像表示を得る。
　アクティブマトリクス型のアクティブマトリクス基板は、半導体の製造工程において、リソグラフィーとエッチングを何度も繰り返す複雑な工程を備えている。表示装置の大型化に伴って画素数が増加すると、スイッチング素子の数も増加し、スイッチング素子を有する画素に欠陥が発生することは避けられないので、欠陥のない表示装置を製造するのは極めて困難である。
　そのため、アクティブマトリクス基板を作製した段階や表示パネルを作製した段階において、スイッチング素子が正常に動作して表示画素に所望の表示状態が得られるかどうかを確認する検査が行われる。この検査においてスイッチング素子を有する画素に欠陥が生じていて所望の表示状態が得られない場合には、例えば、レーザーを照射して配線を切断する等の修正手段を用いて欠陥画素の修正が行われる（例えば、特許文献１）。
特開２００８－１５０２９号公報
　アクティブマトリクス基板上には、ゲート電極やゲート信号線、保持容量配線等の第１の配線を形成する第１導電膜と、ソース電極やドレイン電極、ソース信号線等の第２の配線を形成する第２導電膜とが、絶縁層を介して積層して形成されている。第１の配線と第２の配線とは、一部の領域において、両者が同一方向に重なって延びるように配置されている。
　ところで、第１の配線と第２の配線とが同一方向に延びると共にその同一方向に延びた部分で両配線が重なった重合部分の近傍で、第１の配線と第２の配線との間や、隣接する２本の第１の配線間、隣接する２本の第２の配線間において、異物が存在したり導電膜の膜残りが存在したりすることにより、短絡欠陥が発生することがある。このとき、かかる短絡欠陥を修正する方法として、第１の配線又は第２の配線を切断することにより短絡箇所から配線を独立させることが有効な場合がある。しかしながら、そのような場合であっても、当該重合部分では第１の配線と第２の配線とが重なって延びているので、第１の配線及び第２の配線のうちいずれか一方だけを切断させることが不可能であり、短絡欠陥による黒点化を解除することができなくなってしまう。
　本発明は、第１の配線と第２の配線との重合部の近傍における短絡欠陥を修正可能な構成のアクティブマトリクス基板を得ることを目的とする。
　本発明のアクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板の上層に配設された第１の配線と、上記絶縁性基板及び第１の配線を覆って設けられた第１の絶縁膜と、上記第１の絶縁膜の上層に配設された第２の配線と、を備え、上記第１の配線及び第２の配線は、少なくとも一部が同一方向に延びると共にその同一方向に延びた部分で両配線が重なる重合部を有し、上記重合部において、該第１の配線の一部が細幅の第１の細幅部に形成され、該第２の配線の一部が、上記第１の細幅部と幅方向に並ぶと共に幅方向に離間した第２の細幅部に形成されている。
　上記の構成によれば、第１及び第２の配線の重合部において両者がそれぞれ互いに離間した細幅部に形成されているので、一方の配線だけを切断することができる。従って、当該重合部の近傍において配線間で短絡欠陥が発生しても、細幅部を切断することによって第１及び第２の配線のうちいずれか一方だけを断線させることができ、係る短絡欠陥の修正を行うことが可能となる。
　なお、ここでの「配線」は、信号線や電極等の導電膜が線状に延びるように設けられた構成を意味する概念とする。
　本発明のアクティブマトリクス基板は、上記第１の細幅部が、上記第１の配線に切り欠きが形成されることにより設けられ、上記第２の細幅部が、上記第２の配線に切り欠きが形成されることにより設けられていてもよい。
　本発明のアクティブマトリクス基板は、上記重合部において、上記第１の配線は保持容量電極であり、上記第２の配線は該保持容量電極に沿って延びる保持容量対向電極であってもよい。
　また、本発明のアクティブマトリクス基板は、基板周縁部に枠状の非表示領域が形成され、上記重合部において、上記第１の配線及び第２の配線のうちいずれか一方の配線は、上記他方の配線の一部をバイパス可能なフローティング状態のバイパス配線であってもよい。
　本発明のアクティブマトリクス基板は、アクティブマトリクス基板に対向配置された対向基板と、アクティブマトリクス基板及び対向基板間に形成された液晶層と、を備えた液晶表示装置に好適に用いられる。
　本発明によれば、第１の配線と第２の配線とが同一方向に延びると共にその同一方向に延びた部分で両配線が重なる重合部においても、重合部の一部がそれぞれ第１の細幅部及び第２の細幅部に形成されているので、第１の配線と第２の配線のうち一方だけを切断することが可能となる。従って、当該重合部近傍において第１の配線と第２の配線とが短絡して欠陥が生じても、各細幅部を切断することにより短絡欠陥の修正が可能となる。
実施形態１に係る液晶表示装置の平面図である。 図１のII－II線における断面図である。 アクティブマトリクス基板のうち４画素分を拡大して示す平面図である。 アクティブマトリクス基板の薄膜トランジスタを拡大して示す平面図である。 図４のV－V線における断面図である。 アクティブマトリクス基板のうち１画素分を拡大して示す平面図である。 短絡欠陥修正箇所を拡大して示す平面図である。 図７のVIII－VIII線における断面図である。 （ａ）は実施形態１に係る短絡欠陥とその修正の例を示す平面図であり、（ｂ）は（ａ）の領域IXbにおける要部拡大図である。 変形例１に係る短絡欠陥とその修正の例を示す平面図である。 （ａ）は変形例２に係る短絡欠陥とその修正の例を示す平面図であり、（ｂ）は（ａ）の領域XIbにおける要部拡大図である。 変形例３に係る短絡欠陥とその修正の例を示す平面図である。 変形例４に係る短絡欠陥とその修正の例を示す平面図である。 図１３の領域XIVにおける要部拡大図である。 （ａ）は図１４のXVa－XVa線における断面図であり、（ｂ）は図１４のXVb－XVb線における断面図である。 変形例５に係る短絡欠陥修正箇所を拡大して示す平面図である。 変形例６に係る短絡欠陥修正箇所を拡大して示す平面図である。 変形例６に係る短絡欠陥とその修正の例を示す平面図である。 従来の欠陥修正方法の問題点を模式的に示す図である。
　以下、本発明の実施形態１について、図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
　　＜液晶表示装置＞
　図１及び２は、本実施形態の液晶表示装置１の概略図である。
　液晶表示装置１は、液晶表示パネル１０と、この液晶表示パネル１０に対向して配置された照明装置であるバックライトユニット（不図示）とを有している。
　液晶表示パネル１０は、互いに対向するように設けられたアクティブマトリクス基板２０及び対向基板３０と、アクティブマトリクス基板２０及び対向基板３０の間に設けられた液晶層４０と、アクティブマトリクス基板２０及び対向基板３０を互いに接着すると共に、アクティブマトリクス基板２０及び対向基板３０の間に液晶層４０を封入するためのシール材５０とを備えている。
　液晶表示装置１は、シール材５０が設けられる枠形状の領域の内側が、画像の表示を行う表示領域Ｄとなっている。表示領域Ｄには、マトリクス状に配置された複数の画素Ｐが形成されている（図３参照）。表示領域Ｄの外側の額縁状の領域は、画像表示を行わない非表示領域Ｆとなっている。非表示領域Ｆには複数の端子（不図示）が形成され、液晶表示パネル１０を駆動するためのドライバチップ（不図示）が実装されている。
　図３は、アクティブマトリクス基板２０のうち４つの画素Ｐ１，Ｐ２，Ｐ３及びＰ４を拡大して示す平面図である。各画素Ｐは、図中の縦方向に互いに隣り合うよう第１半画素Ｐｐと第２半画素Ｐｑとが配置されて構成されている。
　アクティブマトリクス基板２０には、各画素Ｐのうち第１半画素Ｐｐと第２半画素Ｐｑを区画する領域のそれぞれには、ゲート線２２ａが形成されている。また、隣接する画素Ｐを区画する領域（図３では、画素Ｐ１と画素Ｐ３、画素Ｐ２と画素Ｐ４をそれぞれ区画する領域）のそれぞれには、ゲート線２２ａと並行して延びるように、保持容量配線２２ｂが形成されている。ゲート線２２ａの延びる方向（図３中の横方向）に直交する方向（図３中の縦方向）に沿った各画素Ｐの２辺のそれぞれに対応して、ゲート線２２ａを覆うゲート絶縁膜２３（図５参照）の上層に、ソース線２５ａ、２５ｂが１本ずつ形成されている。また、ソース線２５ａを覆う層間絶縁膜２６（図８参照）の上層に、各第１半画素Ｐｐ及び第２版画素Ｐｑに対応して、画素電極２７ｐ、２７ｑが設けられている。
　ゲート線２２ａとソース線２５ａ、又はゲート線２２ａとソース線２５ｂの交差する部分には、第１半画素Ｐｐ側に薄膜トランジスタＴｐが、第２半画素Ｐｑ側に薄膜トランジスタＴｑが形成されている。薄膜トランジスタＴｐ、Ｔｑは、ソース線２５ａが延びる方向に隣接する２つの画素Ｐ（図３では、画素Ｐ１とＰ３、又は画素Ｐ２とＰ４）の一方（図３では、画素Ｐ１や画素Ｐ４）においてソース線２５ａとの交差する部分に設けられている。また、他方（図３では、画素Ｐ３や画素Ｐ２）においてソース線２５ｂとの交差する部分に設けられている。
　図４及び５は、薄膜トランジスタＴｐを示す。ゲート線２２ａの一部は第１半画素側に突出するように引き出され、ゲート電極２２ａａを構成している。ゲート電極２２ａａは図５に示すようにゲート絶縁膜２３で覆われるが、ゲート絶縁膜２３の上層には、ゲート電極２２ａａに対応して半導体層２４が形成されている。また、ソース線２５ａの一部は、第１半画素Ｐｐ側にＬ字状に引き出されてソース電極２５ａａを構成している。また、ソース電極２５ａａとソース線２５ａの間に位置付けられるように、ソース線２５ａと同一層にドレイン電極２５ｃが設けられている。そして、これらが全体として薄膜トランジスタＴｐを構成する。なお、薄膜トランジスタＴｑについても、薄膜トランジスタＴｐを同一の構成を有する。
　図６は、アクティブマトリクス基板２０のうち１つの画素Ｐを拡大して示す平面図である。保持容量配線２２ｂの一部は第１半画素Ｐｐ側に引き出され、保持容量電極２２ｂａを構成している。保持容量電極２２ｂａは、第１半画素Ｐｐの画素電極２７ｐの中央を中心として、ゲート線２２ａと平行な方向及びソース線２５ａと平行な方向にそれぞれ延びる十字形状に設けられている。保持容量電極２２ｂａの上層には、保持容量電極２２ｂａの十字形状に沿って延びるように、保持容量対向電極２５ｃａが形成されている（つまり、ここで、保持容量電極２２ｂａと保持容量対向電極２５ｃａとは十字形状の重合部を形成している）。保持容量対向電極２５ｃａは、薄膜トランジスタＴｐのドレイン電極２５ｃから引き出されて構成されている。保持容量対向電極２５ｃａの十字の中心部分においては、層間絶縁膜２６の表面から保持容量対向電極２５ｃａに達するコンタクトホール２６ｃが形成され、画素電極２７ｐと保持容量対向電極２５ｃａとが電気的に接続されている。そして、保持容量電極２２ｂａと保持容量対向電極２５ｃａとの間に保持容量Ｃｓｐが形成されている。画素電極２７ｐの中央を中心とする十字形状の領域では、その他の領域と比較して輝度が低くなりやすい傾向があるため、当該領域に沿って延びるように保持容量Ｃｓｐを形成して当該領域を遮光領域とすることにより、効率良く高い発光を取り出すことができる。
　同様に、保持容量配線２２ｂの一部は第２半画素Ｐｑ側に引き出され、保持容量電極２２ｂａを構成している。この保持容量電極２２ｂａは、第１半画素Ｐｑの画素電極２７ｑの中央を中心として、ゲート線２２ａと平行な方向及びソース線２５ａと平行な方向にそれぞれ延びる十字形状に設けられている。保持容量電極２２ｂａの上層には、保持容量電極２２ｂａの十字形状に沿って延びるように、保持容量対向電極２５ｃａが形成されている。保持容量対向電極２５ｃａは、薄膜トランジスタＴｑのドレイン電極２５ｃから引き出されて構成されている。保持容量対向電極２５ｃａの十字の中心部分においては、層間絶縁膜２６の表面から保持容量対向電極２５ｃａに達するコンタクトホール２６ｃが形成され、画素電極２７ｐと保持容量対向電極２５ｃａとが電気的に接続されている。そして、保持容量電極２２ｂａと保持容量対向電極２５ｃａとの間に保持容量Ｃｓｑが形成されている。以下、第１半画素Ｐｐについて説明した内容は、第２半画素Ｐｑについてもそのまま準用できるものとして説明を省略することがある。
　保持容量電極及び保持容量対向電極の中心から四方に延びた部分のそれぞれには、図６に示すように、中途部において、欠陥修正箇所Ｒが設けられている。欠陥修正箇所Ｒは、保持容量配線２２ｂや保持容量電極２２ｂａ、保持容量対向電極２５ｃａ等で発生した配線上の欠陥を修正するために設けられた構造である。
　欠陥修正箇所Ｒは、図７及び図８に示すように、保持容量電極２２ｂａの一部分はその中途部において切り欠きを有する。そして、その切り欠きによって、欠陥修正箇所Ｒ以外の部分よりも幅方向に縮幅された細幅部２２ｂａｎが形成されている。同様に、保持容量対向電極２５ｃａの一部分はその中途部において切り欠きを有する。そして、その切り欠きによって、欠陥修正箇所Ｒ以外の部分よりも幅方向に縮幅された細幅部２５ｃａｎが形成されている。保持容量電極２２ｂａの細幅部２２ｂａｎと保持容量対向電極２５ｃａの細幅部２５ｃａｎとは、各電極の幅方向に離間して、位置付けられている。従って、両細幅部２２ｂａｎ、２５ｃａｎは平面視で互いに重なり合わないように配置されている。
　対向基板３０は、絶縁性基板（不図示）と、絶縁性基板上に枠状に且つその枠内に格子状に設けられたブラックマトリクス（不図示）と、ブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層（不図示）と、ブラックマトリクス及び各着色層を覆うように設けられた共通電極（不図示）と、共通電極上に柱状に設けられた複数のフォトスペーサ（不図示）と、共通電極及び各フォトスペーサを覆うように設けられた配向膜（不図示）とを備えている。
　液晶層４０は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
　上記構成の液晶表示装置１は、アクティブマトリクス基板２０上の各画素電極２７ｐ、２７ｑと対向基板３０上の共通電極との間に配置する液晶層４０に画素Ｐ毎に所定の電圧を印加して、液晶層４０の配向状態を変えることにより、画素Ｐ毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。
　　＜液晶表示装置の製造方法＞
　次に、本実施形態の液晶表示装置１を製造する方法について説明する。本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程、貼合体作製工程、欠陥検出工程及び欠陥修正工程を備える。
　　（アクティブマトリクス基板作製工程）
　まず、ガラス基板などの絶縁性基板２１の基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２５ｎｍ程度）及び銅膜（厚さ４００ｎｍ程度）などを順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、ゲート電極２２ａａを有するゲート線２２ａ、及び保持容量電極２２ｂａを有する保持容量配線２２ｂを形成する。
　続いて、ゲート線２２ａ及び保持容量配線２２ｂが形成された基板全体に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜（厚さ４００ｎ
ｍ程度）などを成膜して、ゲート絶縁膜２３を形成する。
　さらに、ゲート絶縁膜２３が形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、真性アモルファスシリコン膜（厚さ２００ｎｍ程度）、及びリンがドープされたｎ＋アモルファスシリコン膜（厚さ２０ｎｍ程度）を順に成膜した後に、真性アモルファスシリコン膜及びｎ＋アモルファスシリコン膜の積層膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、ゲート電極２２ａａの上方に島状の半導体層形成層をそれぞれ形成する。
　続いて、上記半導体層形成層が形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ３０ｎｍ程度）及び銅膜（厚さ４００ｎｍ程度）などを順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、ソース電極２５ａａを有するソース線２５ａ、２５ｂ、保持容量対向電極２５ｃａを有するドレイン電極２５ｃを形成する。
　そして、ソース電極２５ａａ及びドレイン電極２５ｃをマスクとして、上記半導体層形成層のｎ＋アモルファスシリコン層をエッチングで除去することにより、半導体層２４及びそれを備えた薄膜トランジスタＴｐ，Ｔｑを形成する。
　さらに、薄膜トランジスタＴｐ，Ｔｑが形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜（厚さ２００ｎｍ程度）などを成膜し、無機絶縁膜を形成する。
　続いて、上記無機絶縁膜が形成された基板全体に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂膜を塗布し、その塗布された感光性樹脂膜に対して、露光、現像及びベーキングを行うことにより、ドレイン電極２５ｃの上方にコンタクトホール２６ｃの一部となる開口部を有する有機絶縁膜（厚さ２５００ｎｍ程度）を形成する。
　さらに、上記有機絶縁膜の開口部から露出する上記無機絶縁膜をエッチングで除去して、コンタクトホール２６ｃを形成することにより、無機絶縁膜及び有機絶縁膜の積層膜からなる層間絶縁膜２６を形成する。
　そして、層間絶縁膜２６が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜（厚さ１００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、画素電極２７ｐ、２７ｑを形成する。
　最後に、画素電極２７ｐ、２７ｑが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、配向膜材料膜を塗布し、その塗布された配向膜材料に対して、露光、現像及びベーキングを行うことにより、配向膜（厚さ１００ｎｍ程度）を形成する。
　以上のようにして、アクティブマトリクス基板２０を作製することができる。
　　（対向基板作製工程）
　まず、ガラス基板などの絶縁性基板の基板全体に、例えば、スピンコート法又はスリットコート法により、黒に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクス（厚さ２μｍ程度）を形成する。
　続いて、ブラックマトリクスが形成された基板上に、例えば、スピンコート法又はスリットコート法により、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２μｍ程度に形成する。
　その後、上記各着色層が形成された基板上に、例えば、スパッタリング法により、ＩＴＯ膜（厚さ１００ｎｍ程度）を成膜して、共通電極を形成する。
　さらに、共通電極が形成された基板全体に、例えば、スピンコート法又はスリットコート法により、感光性のアクリル樹脂などからなる感光性樹脂膜を塗布した後に、その感光性樹脂膜に対して、露光、現像及びベーキングを行うことにより、フォトスペーサ（厚さ１μｍ程度）を形成する。
　最後に、上記フォトスペーサが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、配向膜材料膜を塗布し、その塗布された配向膜材料に対して、露光、現像及びベーキングを行うことにより、配向膜（厚さ１００ｎｍ程度）を形成する。
　以上のようにして、対向基板３０を作製することができる。
　　（貼合体作製工程）
　まず、例えば、上記対向基板作製工程で作製された対向基板３０の表面に、ＵＶ硬化及び熱硬化の併用型樹脂などからなるシール材を枠状に印刷した後に、そのシール材の内側に液晶材料を滴下する。
　続いて、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０とを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
　さらに、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシール材を硬化させる。
　最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
　以上のようにして、液晶表示パネル１０（貼合体）を作製することができる。
　　（欠陥検出工程）
　上記貼合体作製工程で作製された液晶表示パネル１０に対して、各ゲート線２２ａ、各保持容量配線２２ｂ、各ソース線２５ａ、ｂ及び共通電極に所定の検査信号を入力して、点灯検査を行う。そして、例えば、図９（ａ）に示すように、膜残りなどの導電性を有する異物Ｘ１を介して、保持容量電極２２ｂａと保持容量対向電極２５ｃａとの間が短絡した短絡欠陥を検出する。ここでは、短絡欠陥により保持容量対向電極２５ｃａ（すなわち、ドレイン電極２５ｃやそれと電気的に接続された画素電極２７ｐ）に保持容量配線２２ｂの電位が与えられることとなってしまい、第１半画素Ｐｐが黒点化した状態となっている。
　　（欠陥修正工程）
　上記欠陥検出工程で保持容量電極２２ｂａ及び保持容量対向電極２５ｃａ間の短絡欠陥が検出された場合には、短絡欠陥が検出された第１半画素Ｐｐの欠陥修正領域Ｒにおいて、図９（ｂ）に示すように、保持容量対向電極２５ｃａの細幅部２５ｃａｎを横断する領域Ｙに対してレーザー照射し、レーザー照射領域Ｙの右側部分２５ｃａｙを保持容量対向電極２５ｃａから独立させる。ここで照射するレーザーは、例えば、ＹＡＧ（Yttrium Aluminum Garnet）レーザー等を用いて、１μｍ×５μｍ程度のスポットサイズで出力されたものである。短絡欠陥部分を含む右側部分２５ｃａｙを保持容量対向電極２５ｃａから独立させることにより、保持容量対向電極２５ｃａが保持容量配線２２ｂの電位から解放され、第１半画素Ｐｐが黒点化していたのが修正されて正常に表示できるようになる。
　以上のようにして、本実施形態の短絡欠陥が修正された液晶表示装置１を製造することができる。
　　＜実施形態１の効果＞
　本実施形態によれば、保持容量電極２２ｂａと保持容量対向電極２５ｃａとが重なるように延びて設けられている場合であっても、上記説明したように短絡欠陥修正箇所Ｒが形成されていることにより、保持容量電極２２ｂａと保持容量対向電極２５ｃａのうち保持容量対向電極２５ｃａだけを切断するようにレーザー照射することができる。そのため、例えば図９（ａ）に示す異物Ｘ１が存在して第１半画素Ｐｐが黒点化してしまった場合であっても、異物Ｘ１による短絡欠陥を保持容量対向電極２５ｃａから独立させることが可能となり、第１半画素Ｐｐにおいて黒点表示を解消して通常の表示を行うようにすることができる。
　　＜その他の実施形態＞
　　（変形例１）
　実施形態１では、保持容量電極２２ｂａと保持容量対向電極２５ｃａとを短絡する異物Ｘ１により生じた短絡欠陥を修正する欠陥修正工程において、保持容量対向電極２５ｃａの細幅部２５ｃａｎを横断する領域Ｙに対してレーザー照射して欠陥の修正を行うとして説明したが、その他の方法により欠陥の修正を行ってもよい。例えば、図１０に変形例１として示すように、保持容量電極２２ｂａのうち異物Ｘ１の存在箇所を含む部分２２ｂａｙを保持容量電極２２ｂａから独立させ、短絡欠陥の修正を行ってもよい。具体的には、短絡欠陥修正箇所Ｒ１の細幅部２２ｂａｎを横断する領域Ｙ１を切断し、また、短絡欠陥修正箇所Ｒ２の細幅部２２ｂａｎを横断する領域Ｙ２を切断することにより、部分２２ｂａｙを保持容量電極２２ｂａから独立させることができる。
　　（変形例２，３）
　実施形態１では、欠陥検出工程において、保持容量電極２２ｂａ及び保持容量対向電極２５ｃａ間の短絡欠陥が検出された場合の欠陥修正について説明したが、その他の短絡欠陥の例について説明する。例えば、図１１（ａ）に示すように、ソース線２５ｂと保持容量対向電極２５ｃａとを短絡する異物Ｘ２による短絡欠陥が検出された場合を変形例２とする。また、図１２に示すように、ソース線２５ｂと保持容量電極２２ｂａとを短絡する異物Ｘ３による短絡欠陥が検出された場合を変形例３とする。
　変形例２の場合には、例えば、実施形態１の場合と同様に短絡欠陥修正を行うことができる。具体的には、図１１（ｂ）に示すように、保持容量対向電極２５ｃａの細幅部２５ｃａｎを横断する領域Ｙに対してレーザー照射し、レーザー照射領域Ｙの右側部分２５ｃａｙを保持容量対向電極２５ｃａから独立させる。
　変形例３の場合には、例えば、変形例１の場合と同様に短絡欠陥修正を行うことができる。具体的には、図１２に示すように、保持容量電極２２ｂａのうち異物Ｘ１の存在箇所を含む部分２２ｂａｙを保持容量電極２２ｂａから独立させ、短絡欠陥の修正を行う。具体的には、短絡欠陥修正箇所Ｒ１の細幅部２２ｂａｎを横断する領域Ｙ１を切断し、また、短絡欠陥修正箇所Ｒ２の細幅部２２ｂａｎを横断する領域Ｙ２を切断して、部分２２ｂａｙを保持容量電極２２ｂａから独立させる。
　　（変形例４）
　変形例１や３では、異物Ｘ１やＸ３を含む部分２２ｂａｙを独立させるように、短絡欠陥修正箇所Ｒ１，Ｒ２のそれぞれの細幅部２２ｂａｎを切断するとして説明したが、これらの場合には、細幅部２２ｂａｎのみならず保持容量対向電極２５ｃａの細幅部２５ｃａｎをも切断してもよい。例えば、保持容量電極２２ｂａと保持容量対向電極２５ｃａとを短絡する異物Ｘ１が存在する場合には、図１３及び１４に変形例４として示すように領域Ｙ３，Ｙ４に対してレーザー照射を行ってもよい。
　変形例４において保持容量電極２２ｂａ及び保持容量対向電極２５ｃａが互いに重なり合わない細幅部２２ｂａｎ，２５ｃａｎを切断することの効果について、以下に説明する。図１５（ａ）及び（ｂ）は、変形例４の欠陥修正工程における図１４のXVa－XVa線及びXVb－XVb線における断面を示す。また、図１９は、比較例として、重なり合うように設けられた２つの配線１２２ｂａ及び配線１２５ｃａにおいて矢印Ｌからレーザー照射を行う場合の断面を示す。
　図１９のように、２つの配線１２２ｂａ及び配線１２５ｃａが重合する部分において、基板本体１２１側からレーザーＬを照射すると、配線１２２ｂａ、１２５ｃａを切断するときに生じた切断屑１２２ｂａｄ、１２５ｃａｄが基板本体１２１とは反対側に広がってしまうことがある。そして、下側の配線１２２ｂａの切断屑１２２ｂａｄと上側の配線１２５ｃａの切断屑１２５ｃａｄとが、図１９に示すように接触し、二次的に、配線１２２ｂａと配線１２５ｃａとの短絡が発生してしまう原因となり得る。
　しかしながら、変形例４のように、保持容量電極２２ｂａ及び保持容量対向電極２５ｃａが互いに重なり合わない細幅部２２ｂａｎ，２５ｃａｎにおいて各々を切断することにより、図１５（ａ）及び（ｂ）に示すように、切断屑２２ｂａｎｄや切断屑２５ｃａｎｄが発生しても両者は平面視で重なることがないので、切断屑による二次的な配線の短絡の発生を防止することができる。
　　（変形例５）
　実施形態１では、アクティブマトリクス基板２０の欠陥修正領域Ｒにおいて、保持容量電極２２ｂａが切り欠きを有することにより細幅部２２ｂａｎが形成され、保持容量対向電極２５ｃａが切り欠きを有することにより細幅部２５ｃａｎが形成されている場合について説明したが、他のレイアウトによって各細幅部２２ｂａｎ、２５ｃａｎが形成されていてもよい。例えば、図１６に変形例５として示すように、欠陥修正領域Ｒにおいて保持容量電極２２ｂａの幅方向中途部に開口を有することにより細幅部２２ｂａｎが形成されていてもよい。この場合には、当該開口に対応するように保持容量対向電極２５ｃａの幅を細くすることにより、細幅部２５ｃａｎを形成することができる。
　　（変形例６）
　実施形態１では、第１の配線のうちの保持容量電極２２ｂａと、第２の配線のうち保持容量対向電極２５ｃａとが同一方向に延びると共にその同一方向に延びた部分で両配線が重なって重合部を形成している場合について説明したが、保持容量電極２２ｂａと保持容量対向電極２５ｃａ以外の部分における重合部であっても、本発明の短絡欠陥修正箇所Ｒの構成を適用可能である。例えば、液晶表示パネル１０の非表示領域Ｆにおいて本発明の構成を適用する場合を、変形例６として説明する。
　図１７は、液晶表示パネル１０の非表示領域Ｆの一部を拡大して示す平面図である。非表示領域Ｆには、複数のソース線２５ａ、２５ｂ（図３参照）のそれぞれを非表示領域Ｆに引き出して端子（不図示）に接続する複数の引き出し線２５ｄが設けられている。また、引き出し線２５ｄのそれぞれの下層には、ゲート線２２ａと同一の材料で形成されたバイパス線２２ｃが形成されている。バイパス線２２ｃは、引き出し線２５ｄを遮光する目的や、引き出し線２５ｄが断線した場合にバイパス線２２ｃに切り替えて断線欠陥を修正可能とする目的で設けられるものである。バイパス線２２ｃは、他の導電膜と電気的に接続されないフローティング状態に設けられている。
　互いに重合して延びる引き出し線２５ｄ及びバイパス線２２ｃのそれぞれには、一定の間隔で並ぶように短絡欠陥修正箇所Ｒが形成されている。具体的には、短絡欠陥修正箇所Ｒにおいて、引き出し線２５ｄが切り欠きを有することにより細幅部２５ｄｎが形成されている。また、短絡欠陥修正箇所Ｒにおいて、バイパス線２２ｃが切り欠きを有することにより細幅部２２ｃｎが形成されている。そして、それぞれの細幅部２５ｄｎ、２２ｃｎが離間するように配置されている。
　次に、図１８を用いて、欠陥検出工程において、隣接する２つの引き出し線２５ｄ間を短絡する異物Ｘ４が検出された場合の欠陥修正工程の一例について説明する。
　まず、引き出し線２５ｄのうち異物Ｘ４を含む部分２５ｄｎｙを２本の引き出し線２５ｄから独立させるように、部分２５ｄｎｙを囲う４つの短絡欠陥修正箇所Ｒ１，Ｒ２，Ｒ３，Ｒ４においてレーザー照射を行う。具体的には、短絡欠陥修正箇所Ｒ１の細幅部２５ｄｎを横断する領域Ｙ１を切断し、短絡欠陥修正箇所Ｒ２の細幅部２５ｄｎを横断する領域Ｙ２を切断し、短絡欠陥修正箇所Ｒ３の細幅部２５ｄｎを横断する領域Ｙ３を切断し、さらに、短絡欠陥修正箇所Ｒ４の細幅部２５ｄｎを横断する領域Ｙ４を切断する。これにより、異物Ｘ４を含む部分２５ｄｎｙが２本の引き出し線２５ｄから独立する共に、２本の引き出し線２５ｄのそれぞれは、部分２５ｄｎｙを境にして上部分２５ｄｎｓと下部分２５ｄｎｔとに分断されることとなる。
　次に、引き出し線２５ｄの上部分２５ｄｎｓと下部分２５ｄｎｔとの断線状態を解除するため、上部分２５ｄｎｓとバイパス線２２ｃ、及び下部分２５ｄｎｔとバイパス線２２ｃとが重なる部分Ｚ１，Ｚ２，Ｚ３，Ｚ４において、公知の方法を用いて溶融を行う。これにより、２本の引き出し線２５ｄのそれぞれは、異物Ｘ４が存在する部分２５ｄｎｙを経ることなく、上部分２５ｄｎｓからバイパス線２２ｃを経由して下部分２５ｄｎｔに電気的に連続することとなり、異物Ｘ４による欠陥が修正される。
　なお、ここでは、短絡欠陥修正箇所Ｒ１～Ｒ４において短絡欠陥の修正を行うとして説明したが、その他の短絡欠陥修正の例としては、短絡欠陥修正箇所Ｒ１，Ｒ２の短絡欠陥の修正を行ってもよい。この場合には、２本の引き出し線２５ｄのうち左側の引き出し線２５ｄにおいて異物Ｘ４が存在する部分２５ｄｎｙを経ることなく、上部分２５ｄｎｓからバイパス線２２ｃを経由して下部分２５ｄｎｔに電気的に連続することとなる一方、右側の引き出し線２５ｄにおいては、上部分２５ｄｎｓから部分２５ｄｎｙを経由して下部分２５ｄｎｔに連続することとなる。この場合でも、右側の引き出し線２５ｄが経由する部分２５ｄｎｙは左側の引き出し線２５ｄから独立しているので、異物Ｘ４による欠陥は修正される。
　また、変形例６では、ソース線２５ａ、２５ｂと同一層に形成された引き出し線２５ｄと、それと重合して延びるバイパス線２２ｃについて説明したが、ゲート線２２ａと同一層に形成された引き出し線と、それと重合して延びるバイパス線が形成された場合であっても、本発明の短絡欠陥修正箇所Ｒの構成を適用することができる。この場合のバイパス線は、ソース線２５ａ、２５ｂと同一の材料で形成されることとなる。
　　（その他の変形例）
　実施形態１では、欠陥検査工程及び欠陥修正工程を、貼合体作製工程の後に行うとして説明したが、アクティブマトリクス基板２０を作製した後、アクティブマトリクス基板２０と対向基板３０とを貼り合わせる前に、アクティブマトリクス基板２０の欠陥の有無の検査及び欠陥修正を行ってもよい。
　実施形態１では、アクティブマトリクス基板２０のＴＦＴの半導体層２４がアモルファスシリコン半導体膜で形成されているとして説明したが、半導体層２４が酸化物半導体膜で形成されていてもよい。酸化物半導体膜は、例えばＺｎ－Ｏ系半導体（ＺｎＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体（ＩＧＺＯ）、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ）、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）からなる膜であることが好ましい。なお、酸化物半導体膜は、ＳｉＯ２膜等の保護膜で覆われている。
　実施形態１及び変形例１～４では、本発明のアクティブマトリクス基板２０を備えた液晶表示装置について説明したが、本発明のアクティブマトリクス基板２０は、液晶表示装置に限らず、例えば、有機ＥＬ表示装置、無機ＥＬ表示装置、電気泳動表示装置、プラズマディスプレイ（ＰＤ（plasma display））等に用いてもよい。
　本発明は、アクティブマトリクス基板及び液晶表示装置にについて有用であり、より詳しくは、配線の短絡欠陥の修正を可能とする構造のアクティブマトリクス基板及び液晶表示装置について有用である。
１　　　　　液晶表示装置
１０　　　　液晶表示パネル 
２０　　　　アクティブマトリクス基板 
２１　　　　絶縁性基板
２２ｂａ　　保持容量電極（第１の配線）
２２ｂａｎ　細幅部
２２ｃ　　　バイパス線（第１の配線）
２２ｃｎ　　細幅部
２５ｃａ　　保持容量対向電極（第２の配線）
２５ｃａｎ　細幅部 
２５ｄ　　　引き出し線（第２の配線）
２５ｄｎ　　細幅部 
３０　　　　対向基板 
４０　　　　液晶層 
５０　　　　シール材

Claims (5)

  1. 　絶縁性基板と、
    　上記絶縁性基板の上層に配設された第１の配線と、
    　上記絶縁性基板及び第１の配線を覆って設けられた第１の絶縁膜と、
    　上記第１の絶縁膜の上層に配設された第２の配線と、
    を備え、
    　上記第１の配線及び第２の配線は、少なくとも一部が同一方向に延びると共にその同一方向に延びた部分で両配線が重なる重合部を有し、
    　上記重合部において、
    　該第１の配線の一部が細幅の第１の細幅部に形成され、
    　該第２の配線の一部が、上記第１の細幅部と幅方向に並ぶと共に幅方向に離間した第２の細幅部に形成されていることを特徴とするアクティブマトリクス基板。
  2. 　請求項１に記載されたアクティブマトリクス基板において、
    　上記第１の細幅部は、上記第１の配線に切り欠きが形成されることにより設けられ、
    　上記第２の細幅部は、上記第２の配線に切り欠きが形成されることにより設けられていることを特徴とするアクティブマトリクス基板。
  3. 　請求項１又は２に記載されたアクティブマトリクス基板において、
    　上記重合部において、上記第１の配線は保持容量電極であり、上記第２の配線は該保持容量電極に沿って延びる保持容量対向電極である
    ことを特徴とするアクティブマトリクス基板。
  4. 　請求項１又は２に記載されたアクティブマトリクス基板において、
    　基板周縁部に枠状の非表示領域が形成され、
    　上記重合部において、上記第１の配線及び第２の配線のうち一方の配線は、上記他方の配線の一部をバイパス可能なフローティング状態のバイパス配線である
    ことを特徴とするアクティブマトリクス基板。
  5. 　請求項１～４のいずれか１項に記載されたアクティブマトリクス基板と、
    　上記アクティブマトリクス基板に対向配置された対向基板と、
    　上記アクティブマトリクス基板及び対向基板間に形成された液晶層と、
    を備えた液晶表示装置。
PCT/JP2012/008207 2011-12-28 2012-12-21 アクティブマトリクス基板及び液晶表示装置 WO2013099191A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011287278 2011-12-28
JP2011-287278 2011-12-28

Publications (1)

Publication Number Publication Date
WO2013099191A1 true WO2013099191A1 (ja) 2013-07-04

Family

ID=48696733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/008207 WO2013099191A1 (ja) 2011-12-28 2012-12-21 アクティブマトリクス基板及び液晶表示装置

Country Status (1)

Country Link
WO (1) WO2013099191A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258315A (ja) * 2001-03-01 2002-09-11 Display Technologies Inc アレイ基板、及びこれを用いる液晶表示装置
WO2006054386A1 (ja) * 2004-11-17 2006-05-26 Sharp Kabushiki Kaisha アクティブマトリクス基板及び表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258315A (ja) * 2001-03-01 2002-09-11 Display Technologies Inc アレイ基板、及びこれを用いる液晶表示装置
WO2006054386A1 (ja) * 2004-11-17 2006-05-26 Sharp Kabushiki Kaisha アクティブマトリクス基板及び表示装置

Similar Documents

Publication Publication Date Title
JP5243664B2 (ja) 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
US9239495B2 (en) Display device, electronic device including display device, and method for manufacturing display device
WO2011077607A1 (ja) アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
JP2010128418A (ja) 液晶表示装置及びその製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
KR101799938B1 (ko) 액정표시장치
JP2005173613A (ja) 薄膜トランジスタ表示板
US9224824B2 (en) Display device substrate and display device equipped with same
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
US9715147B2 (en) Array substrate for LCD panel and manufacturing method thereof
WO2013061556A1 (ja) 液晶表示パネル及びその製造方法
KR20070079821A (ko) 액정표시장치 및 그 제조방법
KR20070001792A (ko) 액정표시장치 및 그 제조방법
KR102188068B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US8530291B2 (en) Method for manufacturing display device
WO2013099191A1 (ja) アクティブマトリクス基板及び液晶表示装置
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
JP2009277733A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2005201982A (ja) 液晶表示装置及びその製造方法
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR20160001875A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20040031513A (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12861532

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12861532

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP