JPWO2012098754A1 - 出力モード切替増幅器 - Google Patents
出力モード切替増幅器 Download PDFInfo
- Publication number
- JPWO2012098754A1 JPWO2012098754A1 JP2012553565A JP2012553565A JPWO2012098754A1 JP WO2012098754 A1 JPWO2012098754 A1 JP WO2012098754A1 JP 2012553565 A JP2012553565 A JP 2012553565A JP 2012553565 A JP2012553565 A JP 2012553565A JP WO2012098754 A1 JPWO2012098754 A1 JP WO2012098754A1
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output mode
- output
- feedback circuit
- mode switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 21
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical group [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 15
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 241001125929 Trisopterus luscus Species 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
所望の利得を実現しつつ、受信帯雑音の劣化を抑制した出力モード切替増幅器を得る。切替手段を介して直列接続されたN個の増幅器と、複数の出力モードに応じて、N個の増幅器の接続状態およびオン/オフ状態を切替制御する制御回路80Aとを備える。N個の増幅器のうちのP個の増幅器は、ドライバ増幅器1を構成するとともに、自身の出力信号を自身の入力側に負帰還させる帰還回路100を含む負帰還型増幅器10を構成する。N−P個の増幅器は、負帰還型増幅器10に対して切り離し可能に直列接続された最終段増幅器2を構成する。制御回路80Aは、第1の出力モードでは、最終段増幅器2を負帰還型増幅器10から切り離すとともに帰還回路10を無効化し、第2の出力モードでは、最終段増幅器2を負帰還型増幅器10に直列接続するとともに帰還回路100を有効化する。
Description
この発明は、広い出力電力範囲で高効率特性を実現するための出力モード切替増幅器に関するものである。
近年、移動体通信端末においては、電池を小形化するために消費電力の削減が求められている。特に、携帯電話端末においては、消費電力を削減するために、基地局との間の距離および通信状態の時々刻々の変化に応じて端末の送信電力を変化させるので、端末に用いられる増幅器として、広い出力電力範囲で高効率であることが要求されている。
上記要求を満たすために、移動体通信端末用の増幅器としては、低出力電力モードと高出力電力モードとに適合可能な出力モード切替増幅器が広く採用されており、複数の出力モードの切替えを行う技術を適用することが主流となっている(たとえば、特許文献1参照)。
図12は従来の出力モード切替増幅器の構成を示す回路ブロック図であり、たとえば特許文献1に開示されているように、低出力電力および高出力電力の2つの出力モードを有する場合での、各出力モードに応じた切替構成を示している。
図12において、出力モード切替増幅器は、ドライバ増幅器1と、最終段増幅器2と、ドライバ増幅器1の入出力端に挿入された第1および第2の整合回路3、4と、最終段増幅器2の入出力端に挿入された第3および第4の整合回路5、6と、出力モード切替用のスイッチ7、8と、入力端子20と、出力端子21と、第1および第2の経路50、51と、ドライバ増幅器1、最終段増幅器2、スイッチ7、8を制御する制御回路80とを備えている。
図13および図14は各出力モードにおける構成を示す回路ブロック図であり、図13は要求出力電力が低い第1の出力モードでの回路構成を示し、図14は要求出力電力が高い第2の出力モードでの回路構成を示している。
次に、図12〜図14を参照しながら、従来の出力モード切替増幅器の動作について説明する。
まず、図13のように、要求される出力電力が低い第1の出力モードにおいては、制御回路80は、スイッチ7、8に対して第1の切替制御信号を生成し、最終段増幅器2(破線参照)を含まない第1の経路50に切替える。
また、これと同時に、制御回路80は、ドライバ増幅器1に対する電源電圧供給をオンにし、最終段増幅器2に対する電源電圧供給をオフにする。
まず、図13のように、要求される出力電力が低い第1の出力モードにおいては、制御回路80は、スイッチ7、8に対して第1の切替制御信号を生成し、最終段増幅器2(破線参照)を含まない第1の経路50に切替える。
また、これと同時に、制御回路80は、ドライバ増幅器1に対する電源電圧供給をオンにし、最終段増幅器2に対する電源電圧供給をオフにする。
第1の出力モード(図13)の場合、入力端子20から入力された入力信号は、第1の整合回路3を介してドライバ増幅器1に入力され、増幅後の入力信号は、第1のスイッチ7および第1の経路50を介して第2の整合回路4に入力される。続いて、第2の整合回路4からの出力信号は、第1のスイッチ8を介して出力端子21から出力される。
このとき、入力端子20からの入力信号は、ドライバ増幅器1のみで増幅されるので、低出力電力が得られることになる。
このとき、入力端子20からの入力信号は、ドライバ増幅器1のみで増幅されるので、低出力電力が得られることになる。
一方、図14のように、要求される出力電力が高い第2の出力モードにおいては、制御回路80は、スイッチ7、8に対して第2の切替制御信号を生成し、第1の経路50(破線参照)から最終段増幅器2を含む第2の経路51に切替える。
また、これと同時に、制御回路80は、ドライバ増幅器1および最終段増幅器2の両方に対する電源電圧供給をオンにする。
また、これと同時に、制御回路80は、ドライバ増幅器1および最終段増幅器2の両方に対する電源電圧供給をオンにする。
第2の出力モード(図14)の場合、入力端子20から入力された入力信号は、第1の整合回路3を介してドライバ増幅器1に入力され、増幅後の入力信号は、第1のスイッチ7および第2の経路51を介して第3の整合回路5に入力される。続いて、第3の整合回路5からの出力信号は、最終段増幅器2に入力されて増幅され、最終段増幅器2の出力信号は、第4の整合回路6および第1のスイッチ8を介して出力端子21から出力される。
このとき、入力端子20からの入力信号は、ドライバ増幅器1および最終段増幅器2で増幅されるので、高出力電力が得られることになる。
このとき、入力端子20からの入力信号は、ドライバ増幅器1および最終段増幅器2で増幅されるので、高出力電力が得られることになる。
このように、出力モード切替増幅器は、要求される出力電力に応じて動作させる増幅器を切替えることにより、広い出力電力範囲で高効率動作を実現している。
従来の出力モード切替増幅器は、要求出力電力が低い第1の出力モードでは、ドライバ増幅器1のみによる1段増幅で十分な必要利得を得ているものの、要求出力電力が高い第2の出力モードでは、ドライバ増幅器1および最終段増幅器2の両方による2段増幅器として動作するので、利得が必要利得よりも高過ぎることになって、受信帯雑音が劣化するという課題があった。
また、第2の出力モードで利得を抑制するためには、ドライバ増幅器1と最終段増幅器2との段間、または最終段増幅器2の出力側に、さらに減衰器を装荷することが考えられるが、減衰器を装荷した場合には効率の低下を招くという課題があった。
この発明は、上記のような課題を解決するためになされたものであり、所望の利得を実現しつつ、受信帯雑音の劣化を抑制した出力モード切替増幅器を得ることを目的とする。
この発明に係る出力モード切替増幅器は、出力電力の異なる複数の出力モードを有する出力モード切替増幅器であって、切替手段を介して直列接続されたN個(Nは2以上の自然数)の増幅器と、複数の出力モードに応じて、N個の増幅器の接続状態およびオン/オフ状態を切替制御する制御回路とを備え、N個の増幅器のうちのP個(Pは1以上の自然数、P≦N)の増幅器は、ドライバ増幅器を構成するとともに、自身の出力信号を自身の入力側に負帰還させる帰還回路を含む負帰還型増幅器を構成し、N個の増幅器のうちのN−P個の増幅器は、負帰還型増幅器に対して切り離し可能に直列接続された最終段増幅器を構成し、制御回路は、要求される出力電力が比較的低い第1の出力モードにおいては、最終段増幅器を負帰還型増幅器から切り離すとともに、ドライバ増幅器に並列接続された帰還回路を無効化し、要求される出力電力が比較的高い第2の出力モードにおいては、最終段増幅器を負帰還型増幅器に直列接続するとともに、帰還回路を有効化するものである。
この発明によれば、第2の出力モードのみにおいてドライバ増幅器の利得を抑制する負帰還回路を備えることにより、所望の利得を実現しつつ、受信帯雑音の劣化を抑制ことができる。
(実施例1)
以下、図面を参照しながら、この発明の実施の形態1について詳細に説明する。
図1はこの発明の実施の形態1に係る出力モード切替増幅器200の構成を示す回路ブロック図である。
以下、図面を参照しながら、この発明の実施の形態1について詳細に説明する。
図1はこの発明の実施の形態1に係る出力モード切替増幅器200の構成を示す回路ブロック図である。
図1において、出力モード切替増幅器200は、前述と同様の構成として、ドライバ増幅器1と、最終段増幅器2と、第1〜第4の整合回路3〜6と、第1スイッチ7、8と、入力端子20と、出力端子21と、第1および第2の経路50、51と、制御回路80Aとを備えている。
また、出力モード切替増幅器200は、上記構成に加えて、ドライバ増幅器1の出力端子91に接続された第2のスイッチ101と、第2のスイッチ101に接続された容量素子102と、容量素子102とドライバ増幅器1の入力端子90との間に挿入された抵抗素子103と、を備えている。
第2のスイッチ101、容量素子102および抵抗素子103は、ドライバ増幅器1の帰還回路100を構成している。
この結果、ドライバ増幅器1は、帰還回路100によって負帰還がかけられており、帰還回路100(第2のスイッチ101、容量素子102および抵抗素子103)とともに、負帰還型増幅器10を構成している。
この結果、ドライバ増幅器1は、帰還回路100によって負帰還がかけられており、帰還回路100(第2のスイッチ101、容量素子102および抵抗素子103)とともに、負帰還型増幅器10を構成している。
図1の出力モード切替増幅器200において、従来の出力モード切替増幅器(図12)との相違点は、ドライバ増幅器1の入力端子90と出力端子91との間に、ドライバ増幅器1と並列に、帰還回路100(第2のスイッチ101、容量素子102、抵抗素子103)を新たに備えたことにある。
また、制御回路80Aは、入力端子20を介して入力される入力信号の電流レベルに応じて自動的に出力モードを決定し、ドライバ増幅器1、最終段増幅器2、第1のスイッチ7、8のみならず、帰還回路100内の第2のスイッチ101をも制御する。
たとえば、制御回路80Aは、入力信号の電流レベルが基準値よりも高い場合には、自動的に第2の出力モードに切替える制御動作を行う。
たとえば、制御回路80Aは、入力信号の電流レベルが基準値よりも高い場合には、自動的に第2の出力モードに切替える制御動作を行う。
制御回路80Aは、要求出力電力が低い第1の出力モードにおいては、第1の切替制御信号を生成して第2のスイッチ101をオフ(開放)させることにより、ドライバ増幅器1の利得を維持する。
一方、要求出力電力が高い第2の出力モードにおいては、制御回路80Aは、第2の切替制御信号を生成して第2のスイッチ101をオン(導通)させ、帰還回路100を有効化することにより、負帰還によりドライバ増幅器1の利得を抑制する。
すなわち、第1の出力モードではドライバ増幅器1の利得を維持し、第2の出力モードではドライバ増幅器1の利得を抑制するように帰還回路100を制御することにより、出力モード切替増幅器200において、出力モードに応じた所望の利得を得ることが可能となる。また、負帰還の効果により、第2の出力モードにおける非線形歪みを低減することができる。
次に、図2および図3を参照しながら、図1に示したこの発明の実施の形態1による具体的な動作について説明する。
図2は第1の出力モードにおける構成を示す回路ブロック図であり、図3は第2の出力モードにおける構成を示す回路ブロック図である。
図2は第1の出力モードにおける構成を示す回路ブロック図であり、図3は第2の出力モードにおける構成を示す回路ブロック図である。
まず、図2のように、要求される出力電力が低い第1の出力モードにおいては、制御回路80Aは、第1および第2のスイッチ7、8、101に対して第1の切替制御信号を生成し、第1のスイッチ7、8により、最終段増幅器2(破線参照)を含まない第1の経路50に切替えるとともに、第2のスイッチ101をオフにして帰還回路100(破線参照)を無効にする。
また、これと同時に、制御回路80Aは、ドライバ増幅器1に対する電源電圧供給をオンにし、最終段増幅器2に対する電源電圧供給をオフにする。
第1の出力モード(図2)の場合、出力モード切替増幅器200の動作は、前述(図13)と同様であり、ドライバ増幅器1の利得を維持しつつ1段増幅器として機能する。
第1の出力モード(図2)の場合、出力モード切替増幅器200の動作は、前述(図13)と同様であり、ドライバ増幅器1の利得を維持しつつ1段増幅器として機能する。
一方、図3のように、要求される出力電力が高い第2の出力モードにおいては、制御回路80Aは、第1および第2のスイッチ7、8、101に対して第2の切替制御信号を生成し、第1のスイッチ7、8により、最終段増幅器2を含む第2の経路51に切替えるとともに、第2のスイッチ101をオンにして帰還回路100を有効にする。
する。
する。
また、これと同時に、制御回路80Aは、ドライバ増幅器1および最終段増幅器2の両方に対する電源電圧供給をオンにする。
第2の出力モード(図3)の場合、入力端子20から第1の整合回路3を介してドライバ増幅器1に入力された入力信号は、ドライバ増幅器1で増幅された後に、出力端子91から、帰還回路100(第2のスイッチ101、容量素子102および抵抗素子103)を介して、ドライバ増幅器1の入力端子90に負帰還される。
第2の出力モード(図3)の場合、入力端子20から第1の整合回路3を介してドライバ増幅器1に入力された入力信号は、ドライバ増幅器1で増幅された後に、出力端子91から、帰還回路100(第2のスイッチ101、容量素子102および抵抗素子103)を介して、ドライバ増幅器1の入力端子90に負帰還される。
このとき、負帰還型増幅器10からの出力信号の電圧Voutは、負帰還型増幅器10への入力信号の電圧Vinと、ドライバ増幅器1の利得Gdrvと、帰還回路100の帰還量β(<1)と、ドライバ増幅器1で発生する歪みDとを用いて、以下の式(1)のように表される。
Vout=(Vin/β)+(D/Gdrv・β) ・・・(1)
ただし、式(1)において、Gdrv・β>>1であり、第2項(右側)の値は無視することができる。
したがって、式(1)の第1項(左側)から明らかなように、利得Gdrvを有するドライバ増幅器1に対して、帰還量βによる負帰還をかけた場合、負帰還型増幅器10の利得Gdrv_fbは、簡略的に表すと、以下の式(2)となる。
したがって、式(1)の第1項(左側)から明らかなように、利得Gdrvを有するドライバ増幅器1に対して、帰還量βによる負帰還をかけた場合、負帰還型増幅器10の利得Gdrv_fbは、簡略的に表すと、以下の式(2)となる。
Gdrv_fb=1/β ・・・(2)
式(2)から明らかなように、負帰還型増幅器10の利得Gdrv_fbは、ドライバ増幅器1の利得Gdrvから1/β分だけ低下することが分かる。
また、式(1)から明らかなように、ドライバ増幅器1で発生する歪みDは、負帰還をかけることにより、ループ利得Gdrv・β分だけ低減することが分かる。
また、式(1)から明らかなように、ドライバ増幅器1で発生する歪みDは、負帰還をかけることにより、ループ利得Gdrv・β分だけ低減することが分かる。
以下、負帰還型増幅器10の出力信号は、第1のスイッチ7、第2の経路51および第3の整合回路5を介して最終段増幅器2に入力され、最終段増幅器2でさらに増幅された後、第4の整合回路6および第1のスイッチ8を介して出力端子21から出力される。
この結果、入力端子20から入力された入力信号は、ドライバ増幅器1および最終段増幅器2の両方で増幅され、利得が抑制された高出力電力となって出力端子21から出力される。
一般に、第2の出力モードでは、ドライバ増幅器1および最終段増幅器2からなる2つの増幅器の非線形性が重畳されるので、第1の出力モードに比べて大きな歪みが発生するが、ドライバ増幅器1での帰還回路100による負帰還により、非線形歪みを低減することができる。
図4および図5はこの発明の実施の形態1に係る出力モード切替増幅器200の第2の出力モードにおける動作特性を示す説明図であり、図4は出力電力−利得特性を示し、図5は周波数−出力特性を示している。
図4、図5においては、従来特性(破線)と比較しながら各特性を示しており、図4において、横軸は出力電力Pout、縦軸は利得Gaであり、図5において、横軸は出力周波数、縦軸は出力電力Poutである。
第2の出力モードにおいては、従来特性(破線)の場合には、出力電力Pout全般に対して利得Gaが過剰に高くなり(図4参照)、且つ周波数に対する出力電力Poutの歪みも大きくなる(図5参照)。
これに対して、この発明の実施の形態1(実線)によれば、利得Gaが均一に抑制され(図4参照)、且つ周波数に対する出力電力Poutの歪みも小さくなる(図5参照)。
これに対して、この発明の実施の形態1(実線)によれば、利得Gaが均一に抑制され(図4参照)、且つ周波数に対する出力電力Poutの歪みも小さくなる(図5参照)。
なお、ここでは、各1個のドライバ増幅器1および最終段増幅器2を用いた場合を示したが、要求利得に応じて、任意数ずつ(直列接続されたP個のドライバ増幅器1と、直列接続されたN−P個の最終段増幅器2)を用いてもよい。
また、2つの出力モードを有する出力モード切替増幅器200を例にとって説明したが、出力モードは2つに限定されず、任意の複数の出力モードを有する出力モード切替増幅器にも適用可能なことは言うまでもない。
また、2つの出力モードを有する出力モード切替増幅器200を例にとって説明したが、出力モードは2つに限定されず、任意の複数の出力モードを有する出力モード切替増幅器にも適用可能なことは言うまでもない。
以上のように、この発明の実施の形態1(図1〜図5)に係る出力モード切替増幅器は、出力電力の異なる複数の出力モードを有する出力モード切替増幅器200であって、切替手段を介して直列接続されたN個(図1では、N=2)の増幅器(ドライバ増幅器1、最終段増幅器2)と、複数の出力モードに応じて、N個の増幅器の接続状態およびオン/オフ状態を切替制御する制御回路80Aとを備えている。
N個の増幅器のうちのP個(図1では、P=1)の増幅器は、ドライバ増幅器1を構成するとともに、自身の出力信号を自身の入力側に負帰還させる帰還回路100を含む負帰還型増幅器10を構成している。
N個の増幅器のうちのN−P個(図1では、N−P=1)の増幅器は、負帰還型増幅器10に対して切り離し可能に直列接続された最終段増幅器2を構成している。
N個の増幅器のうちのN−P個(図1では、N−P=1)の増幅器は、負帰還型増幅器10に対して切り離し可能に直列接続された最終段増幅器2を構成している。
制御回路80Aは、要求される出力電力が比較的低い第1の出力モードにおいては、最終段増幅器2を負帰還型増幅器10から切り離すとともに、ドライバ増幅器に並列接続された帰還回路100を無効化し、要求される出力電力が比較的高い第2の出力モードにおいては、最終段増幅器2を負帰還型増幅器10に直列接続するとともに、帰還回路100を有効化する。
具体的には、負帰還型増幅器10と最終段増幅器2との間には、第1のスイッチ7(第1の切替手段)が挿入され、最終段増幅器2の出力側には、第1のスイッチ8(第1の切替手段)が挿入され、ドライバ増幅器1の出力側と帰還回路100との間には、第2のスイッチ101(第2の切替手段)挿入されている。
帰還回路100は、抵抗素子103および容量素子102の少なくとも一方を含み、たとえば、図1のように、抵抗素子103および容量素子102からなる直列接続回路を含む。
制御回路80Aは、第1の出力モードにおいては、最終段増幅器2を短絡するように第1のスイッチ7、8を切替えるとともに、第2のスイッチ101をオフにして帰還回路100を無効化し、第2の出力モードにおいては、負帰還型増幅器10に最終段増幅器2が直列接続されるように第1のスイッチ7、8を切替えるとともに、第2のスイッチ101をオンにして帰還回路100を有効化する。
負帰還型増幅器10は、第2の出力モードにおいては、第1の出力モードにおける増幅率よりも低い増幅率で入力信号を増幅する。
また、最終段増幅器2は、第2の出力モードのみにおいて、負帰還型増幅器10からの出力信号をさらに増幅する。
また、最終段増幅器2は、第2の出力モードのみにおいて、負帰還型増幅器10からの出力信号をさらに増幅する。
このように、第1の出力モードにおいては、帰還回路100を無効化してドライバ増幅器1の利得を維持し、第2の出力モードにおいては、帰還回路100を有効化してドライバ増幅器1の利得を抑制することにより、第2の出力モードで過大な利得になるのを防ぐことができる。
したがって、異なる出力モードにおいて所望の利得を得るとともに、受信帯雑音の劣化を抑制ことができる。
また、非線形性が強い第2の出力モードにおいても、歪みを低減することができるという効果が得られる。
また、非線形性が強い第2の出力モードにおいても、歪みを低減することができるという効果が得られる。
(実施例2)
なお、上記実施の形態1(図1)では、帰還回路100内に第2のスイッチ101を設けたが、図6のように、第2のスイッチ101の機能を第1のスイッチ7Bと共有化して、第2のスイッチ101を省略してもよい。
なお、上記実施の形態1(図1)では、帰還回路100内に第2のスイッチ101を設けたが、図6のように、第2のスイッチ101の機能を第1のスイッチ7Bと共有化して、第2のスイッチ101を省略してもよい。
図6はこの発明の実施の形態2に係る出力モード切替増幅器200Bの構成を示す回路ブロック図であり、前述(図1参照)と同様のものについては、前述と同一符号を付して、または符号の後に「B」を付して詳述を省略する。
図6において、帰還回路100B内の容量素子102の一端は、第1のスイッチ7Bの出力端子92に接続されている。
図6の出力モード切替増幅器200Bにおいて、前述(図1)の出力モード切替増幅器200との相違点は、第2のスイッチ101を除去し、第1のスイッチ7Bを用いて、第1の経路50と第2の経路51との切替動作、および帰還回路100Bのオン/オフ切替動作を行うことにある。
図6の出力モード切替増幅器200Bにおいて、前述(図1)の出力モード切替増幅器200との相違点は、第2のスイッチ101を除去し、第1のスイッチ7Bを用いて、第1の経路50と第2の経路51との切替動作、および帰還回路100Bのオン/オフ切替動作を行うことにある。
この場合、第1のスイッチ7Bは、容量素子102および抵抗素子103とともに帰還回路100Bを構成するとともに、さらにドライバ増幅器1とともに負帰還型増幅器10Bを構成しており、モード変更時の信号経路の切替動作のみでなく、帰還回路100Bのオン/オフ切替動作にも併用される。
これにより、前述の実施の形態1と比較して、帰還回路100B内に第2のスイッチを装荷する必要もなく、小形化を図ることができる。
これにより、前述の実施の形態1と比較して、帰還回路100B内に第2のスイッチを装荷する必要もなく、小形化を図ることができる。
次に、図6に示したこの発明の実施の形態2による具体的な動作について説明する。
まず、第1の出力モードにおいては、制御回路80Bは、第1の切替制御信号により、第1のスイッチ7B、8を第1の経路50側に接続するとともに、ドライバ増幅器1のみをオンにする。
このとき、容量素子102が第1のスイッチ7Bから切り離されるので、帰還回路100Bは無効となり、前述(図2)と同様の動作となる。
まず、第1の出力モードにおいては、制御回路80Bは、第1の切替制御信号により、第1のスイッチ7B、8を第1の経路50側に接続するとともに、ドライバ増幅器1のみをオンにする。
このとき、容量素子102が第1のスイッチ7Bから切り離されるので、帰還回路100Bは無効となり、前述(図2)と同様の動作となる。
一方、第2の出力モードにおいては、制御回路80Bは、第2の切替制御信号により、第1のスイッチ7B、8を第2の経路51側に接続するとともに、ドライバ増幅器1および最終段増幅器2の両方をオンにする。
このとき、容量素子102が第1のスイッチ7Bに接続されるので、帰還回路100Bは有効となり、前述(図3)と同様の動作となる。
このとき、容量素子102が第1のスイッチ7Bに接続されるので、帰還回路100Bは有効となり、前述(図3)と同様の動作となる。
以上のように、この発明の実施の形態2(図6)によれば、第2のスイッチ101の機能を単一の切替手段(第1のスイッチ7B)で共用化し、第1のスイッチ7Bを、入力信号の経路切替えのみでなく、帰還回路100Bのオン/オフにも併用する構成としたので、第1の出力モードにおいては、ドライバ増幅器1の利得を維持し、第2の出力モードにおいては、ドライバ増幅器1の利得を抑制しつつ、非線形歪みを低減することができる。
また、帰還回路100Bに第2のスイッチを装荷する必要がないので、前述の実施の形態1と比較して、さらに小形化を実現することができる。
また、帰還回路100Bに第2のスイッチを装荷する必要がないので、前述の実施の形態1と比較して、さらに小形化を実現することができる。
(実施例3)
なお、上記実施の形態1、2(図1、図6)では、特に言及しなかったが、図7のように、ドライバ増幅器1の入力端子90側に直流阻止用の容量素子104を挿入してもよい。
図7はこの発明の実施の形態3に係る出力モード切替増幅器200Cの構成を示す回路ブロック図であり、前述(図1参照)と同様のものについては、前述と同一符号を付して、または符号の後に「C」を付して詳述を省略する。ここでは、図1の回路構成に直流阻止用の容量素子104を追加した場合を示しているが、図6の回路構成に直流阻止用の容量素子104を追加してもよい。
なお、上記実施の形態1、2(図1、図6)では、特に言及しなかったが、図7のように、ドライバ増幅器1の入力端子90側に直流阻止用の容量素子104を挿入してもよい。
図7はこの発明の実施の形態3に係る出力モード切替増幅器200Cの構成を示す回路ブロック図であり、前述(図1参照)と同様のものについては、前述と同一符号を付して、または符号の後に「C」を付して詳述を省略する。ここでは、図1の回路構成に直流阻止用の容量素子104を追加した場合を示しているが、図6の回路構成に直流阻止用の容量素子104を追加してもよい。
図7において、ドライバ増幅器1の入力端子90側には、直流阻止用の容量素子104が挿入されており、直流阻止用の容量素子104は、第2のスイッチ101、容量素子102および抵抗素子103とともに、負帰還型増幅器10Cを構成している。
図7の出力モード切替増幅器200Cにおいて、前述(図1)の出力モード切替増幅器200との相違点は、ドライバ増幅器1の入力側に直流阻止用の容量素子104を装荷し、直流阻止用の容量素子104を含む負帰還型増幅器10C(帰還ループ)を構成することにある。
すなわち、帰還回路100Cは、第2のスイッチ101、容量素子102および抵抗素子103に加えて、ドライバ増幅器1の入力側に直列接続された直流阻止用の容量素子104を含む。
これにより、前述の実施の形態1と比較して、低周波数では、直流阻止用の容量素子104の効果により、ドライバ増幅器1に入力される電力が低下してループ利得が低下するので、低周波数での発振を抑圧することができる。
これにより、前述の実施の形態1と比較して、低周波数では、直流阻止用の容量素子104の効果により、ドライバ増幅器1に入力される電力が低下してループ利得が低下するので、低周波数での発振を抑圧することができる。
次に、図7に示したこの発明の実施の形態3による具体的な動作について説明する。
まず、第1の出力モードにおいては、前述(図2)と同様に、第1のスイッチ7、8が第2の整合回路4側に切替えられて、最終段増幅器2が短絡状態(切り離し状態)となり、第2のスイッチ101がオフされて帰還回路100Cが無効化される。このときの動作は、前述と同様である。
まず、第1の出力モードにおいては、前述(図2)と同様に、第1のスイッチ7、8が第2の整合回路4側に切替えられて、最終段増幅器2が短絡状態(切り離し状態)となり、第2のスイッチ101がオフされて帰還回路100Cが無効化される。このときの動作は、前述と同様である。
一方、第2の出力モードにおいては、前述(図3)と同様に、第1のスイッチ7、8が切替えられて負帰還型増幅器10Cに最終段増幅器2が直列接続され、かつ、第2のスイッチ101がオンされて帰還回路100Cが有効化される。
このとき、ドライバ増幅器1の出力端子91から入力端子90に負帰還された信号は、低周波数時においては、直流阻止用の容量素子104が高インピーダンスに見えるので、入力端子20側に流れやすくなる。
したがって、ドライバ増幅器1に入力される負帰還信号の電力が低下し、ループ利得が低下するので、低周波数時におけるドライバ増幅器1の発振を抑圧することができる。
したがって、ドライバ増幅器1に入力される負帰還信号の電力が低下し、ループ利得が低下するので、低周波数時におけるドライバ増幅器1の発振を抑圧することができる。
以上のように、この発明の実施の形態3(図7)による帰還回路100Cは、ドライバ増幅器1の入力側に装荷された直流阻止用の容量素子104を含み、直流阻止用の容量素子104を含めて負帰還型増幅器10C(帰還ループ)を構成したので、低周波数時には、直流阻止用の容量素子104が高インピーダンスとして作用する。
これにより、ドライバ増幅器1に入力される負帰還信号の電力が低下してループ利得が低下するので、前述の実施の形態1と比較して、低周波数時での発振を抑圧することができる。
また、直流阻止用の容量素子104は、ドライバ増幅器1の入力側に通常装荷される容量素子と共用化することができるので、格別なコストアップを招くこともない。
また、直流阻止用の容量素子104は、ドライバ増幅器1の入力側に通常装荷される容量素子と共用化することができるので、格別なコストアップを招くこともない。
(実施例4)
なお、上記実施の形態1〜3(図1、図6、図7)では、第1および第2の出力モードに応じて、2通りの利得切替動作を行う負帰還型増幅器10、10B、10Cを用いたが、図8のように、任意のM通りの利得切替動作を行う負帰還型増幅器10Dを用いてもよい。
なお、上記実施の形態1〜3(図1、図6、図7)では、第1および第2の出力モードに応じて、2通りの利得切替動作を行う負帰還型増幅器10、10B、10Cを用いたが、図8のように、任意のM通りの利得切替動作を行う負帰還型増幅器10Dを用いてもよい。
図8はこの発明の実施の形態4に係る出力モード切替増幅器200Dの構成を示す回路ブロック図であり、前述(図1参照)と同様のものについては、前述と同一符号を付して、または符号の後に「D」を付して詳述を省略する。ここでは、代表的に、図1の構成に適用した場合を示しているが、図6または図7の構成にも適用可能なことは言うまでもない。
図8において、ドライバ増幅器1の入出力端子90、91の間に並列に挿入された帰還回路100Dは、M(Mは2以上の自然数)個の並列ループ回路からなり、M個の第2のスイッチ101a、101b、・・・、101mと、M個の容量素子102a、102b、・・・、102mと、M個の抵抗素子103a、103b、・・・、103mと、を備えている。
図8の出力モード切替増幅器200Dにおいて、前述(図1)の出力モード切替増幅器200との相違点は、M個の容量素子102a〜102mとM個の抵抗素子103a〜103mとからなるM個の直列接続回路を装荷し、第2の出力モード時に、制御回路80Dが、M個の第2のスイッチ101a〜101mの所要数をオン制御することにより、帰還回路100Dの帰還量βを調整することにある。
これにより、前述の実施の形態1と比較して、M通りの利得を得ることができるので、利得の微調整が可能になり、多くの出力モードが要求されるようなマルチモードシステムにも適用することができる。
次に、図8に示したこの発明の実施の形態4による具体的な動作について説明する。
まず、第1の出力モードの動作については、前述(図2)と同様なので省略する。
一方、第2の出力モードにおいては、制御回路80Dは、負帰還型増幅器10Dに最終段増幅器2が直列接続されるように第1のスイッチ7、8を制御するとともに、要求される利得に合わせて、第2のスイッチ101a〜101mのオン/オフを選択し、第2のスイッチ101a〜101mの所要数をオン制御する。
まず、第1の出力モードの動作については、前述(図2)と同様なので省略する。
一方、第2の出力モードにおいては、制御回路80Dは、負帰還型増幅器10Dに最終段増幅器2が直列接続されるように第1のスイッチ7、8を制御するとともに、要求される利得に合わせて、第2のスイッチ101a〜101mのオン/オフを選択し、第2のスイッチ101a〜101mの所要数をオン制御する。
すなわち、最下段の容量素子102aおよび抵抗素子103aのみを有効化する場合には、第2のスイッチ101aのみをオンさせ、下から2段目までの容量素子102a、102bおよび抵抗素子103a、103bのみを有効化する場合には、第2のスイッチ101a、101bのみをオンさせ、最上段までの容量素子102a〜102mおよび抵抗素子103a〜103mを有効化する場合には、M個すべての第2のスイッチ101a〜101mをオンさせる。これにより、帰還回路100Dの抵抗値が順次に減少して帰還量βが増大し、利得が減少するので、負帰還型増幅器10Dの利得をM通りに調整することができる。
以上のように、この発明の実施の形態4(図8)によれば、容量素子および抵抗素子からなる直列接続回路を、ドライバ増幅器1の入出力端子90、91間に並列にM個装荷して帰還回路100Dを構成し、M個の第2のスイッチ101a〜101mのオン/オフによって帰還回路100Dの帰還量βを調整することにより、M通りの利得を得ることができるので、前述の実施の形態1と比較して、利得の微調整が可能になる。
すなわち、第2のスイッチ101a〜101mを介して並列接続されたM個の直列接続回路(それぞれ直列接続された容量素子102a〜102mおよび抵抗素子103a〜103m)からなる帰還回路100Dの抵抗値および容量値は、第2のスイッチ101a〜101mのオン/オフによって可変設定されるので、抵抗値に応じた帰還量βと、容量値に応じた周波数特性との両方を可変設定することができる。
また、さらに多くの出力モードが要求されるようなマルチモードシステムにも適用することができる。
また、さらに多くの出力モードが要求されるようなマルチモードシステムにも適用することができる。
(実施例5)
なお、上記実施の形態4(図8)では、第2の出力モードにおいて、容量素子および抵抗素子からなるM個の直列接続回路を選択的に有効化することにより、帰還回路100Dの抵抗値および容量値(帰還量βおよび周波数特性)の両方を可変設定したが、容量素子または抵抗素子のいずれか一方を固定値として、他方のみを選択的に切替えてもよい。
なお、上記実施の形態4(図8)では、第2の出力モードにおいて、容量素子および抵抗素子からなるM個の直列接続回路を選択的に有効化することにより、帰還回路100Dの抵抗値および容量値(帰還量βおよび周波数特性)の両方を可変設定したが、容量素子または抵抗素子のいずれか一方を固定値として、他方のみを選択的に切替えてもよい。
たとえば、図9に示すように、第2のスイッチ101aとドライバ増幅器1の出力端子91との間に単一の容量素子102を挿入し、第2のスイッチ101a〜101mを介してM個の抵抗素子103a〜103mを並列接続し、第2のスイッチ101a〜101mのオン/オフによって帰還回路100Eの抵抗値のみを可変設定するように構成すれば、帰還量β(利得)のみを任意に設定することができる。
一方、図9内の容量素子102に代えて、第2のスイッチ101aとドライバ増幅器1の出力端子91との間に単一の抵抗素子103を挿入し、第2のスイッチ101a〜101mを介してM個の容量素子102a〜102m(図8参照)を並列接続し、第2のスイッチ101a〜101mのオン/オフによって帰還回路の容量値のみを可変設定するように構成すれば、帰還回路100Eの容量値(周波数特性)を任意に設定することができる。
(実施例6)
なお、上記実施の形態1〜5では、特に言及しなかったが、帰還回路100、100B、100C、100D内に、高域通過フィルタ、低域通過フィルタまたは位相進み回路を追加挿入してもよい。
なお、上記実施の形態1〜5では、特に言及しなかったが、帰還回路100、100B、100C、100D内に、高域通過フィルタ、低域通過フィルタまたは位相進み回路を追加挿入してもよい。
たとえば、前述の実施の形態1(図1)の帰還回路100に高域通過フィルタを追加する場合には、図10に示すように、高域通過フィルタを構成する容量素子105を帰還回路100Fに追加挿入するとともに、帰還回路100Fとグランドとの間に高域通過フィルタを構成する抵抗素子106を挿入すればよい。
これにより、低周波信号の帰還が阻止されて、高域信号の帰還量のみを増大設定することが可能となる。
これにより、低周波信号の帰還が阻止されて、高域信号の帰還量のみを増大設定することが可能となる。
一方、帰還回路に低域通過フィルタを追加する場合には、図10内の容量素子105に代えて、低域通過フィルタを構成する抵抗素子を帰還回路に追加挿入するとともに、帰還回路とグランドとの間に低域通過フィルタを構成する容量素子を挿入すればよい。
これにより、高周波信号の帰還が阻止されて、低域信号の帰還量のみを増大設定することが可能となる。
これにより、高周波信号の帰還が阻止されて、低域信号の帰還量のみを増大設定することが可能となる。
さらに、帰還回路に位相進み回路を追加する場合には、図11に示すように、位相進み回路を構成する容量素子107および抵抗素子108の並列接続回路を帰還回路に追加挿入すればよい。
これにより、帰還信号の位相遅れを防止して発振を回避することが可能となる。
これにより、帰還信号の位相遅れを防止して発振を回避することが可能となる。
(実施例7)
なお、上記実施の形態1〜6では、特に言及しなかったが、ドライバ増幅器1および最終段増幅器2として、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)を用いてもよい。
これにより、広い出力電力範囲で高効率特性を損なうことなく、出力モード切替増幅器の高速動作が可能となるので、広い用途に適用することができる。
なお、上記実施の形態1〜6では、特に言及しなかったが、ドライバ増幅器1および最終段増幅器2として、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)を用いてもよい。
これにより、広い出力電力範囲で高効率特性を損なうことなく、出力モード切替増幅器の高速動作が可能となるので、広い用途に適用することができる。
また、上記実施の形態1〜6では、2つの出力モード(低出力電力モードおよび高出力電力モード)を有する出力モード切替増幅器について説明したが、2つの出力モードに限定されることはなく、任意の複数の出力モードを有する出力モード切替増幅器にも適用することができる。
この場合、たとえば、ドライバ増幅器1および最終段増幅器2を、それぞれ利得の異なる複数の並列増幅器により構成し、切替スイッチを介して所要の増幅器を選択するように構成すればよい。
この場合、たとえば、ドライバ増幅器1および最終段増幅器2を、それぞれ利得の異なる複数の並列増幅器により構成し、切替スイッチを介して所要の増幅器を選択するように構成すればよい。
さらに、上記各実施の形態においては、それぞれ代表的な適用例について説明したが、各実施の形態の構成を任意に組み合わせて適用することは可能であり、その場合、各実施の形態での効果が重複して得られることは言うまでもない。
1 ドライバ増幅器、2 最終段増幅器、7、7B、8 第1のスイッチ(第1の切替手段)、10、10B〜10G 負帰還型増幅器、80A〜80G 制御回路、100、100B〜100G 帰還回路、101、101a〜101m 第2のスイッチ(第2の切替手段)、102、102a〜102m 容量素子、103、103a〜103m 抵抗素子、104 直流阻止用の容量素子、105 高域通過フィルタの容量素子、106 高域通過フィルタの抵抗素子、107 位相進み回路の容量素子、108 位相進み回路の抵抗素子、200、200B〜200G 出力モード切替増幅器。
この発明に係る出力モード切替増幅器は、出力電力の異なる複数の出力モードを有する出力モード切替増幅器であって、切替手段を介して直列接続されたN個(Nは2以上の自然数)の増幅器と、複数の出力モードに応じて、N個の増幅器の接続状態およびオン/オフ状態を切替制御する制御回路とを備え、N個の増幅器のうちのP個(Pは1以上の自然数、P≦N)の増幅器は、ドライバ増幅器を構成するとともに、自身の出力信号を自身の入力側に負帰還させる帰還回路を含む負帰還型増幅器を構成し、N個の増幅器のうちのN−P個の増幅器は、負帰還型増幅器に対して切り離し可能に直列接続された最終段増幅器を構成し、前記最終段増幅器に設けられた第1の切替手段と、前記帰還回路に設けられた第2の切替手段と、を備え、前記制御回路は、入力される入力信号の電流レベルが基準値以下の場合には出力モードを第1の出力モードに決定し、前記入力信号の電流レベルが前記基準値よりも高い場合には出力モードを第2の出力モードに決定し、前記第1の出力モードにおいては、前記最終段増幅器を短絡するように前記第1の切替手段を切替えるとともに、前記第2の切替手段をオフにして前記帰還回路を無効化し、前記第2の出力モードにおいては、前記負帰還型増幅器に対して前記最終段増幅器を直列接続するように前記第1の切替手段を切替えるとともに、前記第2の切替手段をオンにして前記帰還回路を有効化し、前記負帰還型増幅器は、前記第2の出力モードにおいては、前記第1の出力モードにおける増幅率よりも低い増幅率で入力信号を増幅し、前記最終段増幅器は、前記第2の出力モードのみにおいて、前記負帰還型増幅器からの出力信号をさらに増幅し、前記第1および第2の切替手段は、単一の切替手段で共用化されているものである。
Claims (17)
- 出力電力の異なる複数の出力モードを有する出力モード切替増幅器であって、
切替手段を介して直列接続されたN個(Nは2以上の自然数)の増幅器と、
前記複数の出力モードに応じて、前記N個の増幅器の接続状態およびオン/オフ状態を切替制御する制御回路とを備え、
前記N個の増幅器のうちのP個(Pは1以上の自然数、P≦N)の増幅器は、ドライバ増幅器を構成するとともに、自身の出力信号を自身の入力側に負帰還させる帰還回路を含む負帰還型増幅器を構成し、
前記N個の増幅器のうちのN−P個の増幅器は、前記負帰還型増幅器に対して切り離し可能に直列接続された最終段増幅器を構成し、
前記制御回路は、
要求される出力電力が比較的低い第1の出力モードにおいては、
前記最終段増幅器を前記負帰還型増幅器から切り離すとともに、前記ドライバ増幅器に並列接続された前記帰還回路を無効化し、
要求される出力電力が比較的高い第2の出力モードにおいては、
前記最終段増幅器を前記負帰還型増幅器に直列接続するとともに、前記帰還回路を有効化することを特徴とする出力モード切替増幅器。 - 前記最終段増幅器に設けられた第1の切替手段と、
前記帰還回路に設けられた第2の切替手段と、を備え、
前記制御回路は、
前記第1の出力モードにおいては、
前記最終段増幅器を短絡するように前記第1の切替手段を切替えるとともに、前記第2の切替手段をオフにして前記帰還回路を無効化し、
前記第2の出力モードにおいては、
前記負帰還型増幅器に対して前記最終段増幅器を直列接続するように前記第1の切替手段を切替えるとともに、前記第2の切替手段をオンにして前記帰還回路を有効化し、
前記負帰還型増幅器は、前記第2の出力モードにおいては、前記第1の出力モードにおける増幅率よりも低い増幅率で入力信号を増幅し、
前記最終段増幅器は、前記第2の出力モードのみにおいて、前記負帰還型増幅器からの出力信号をさらに増幅することを特徴とする請求項1に記載の出力モード切替増幅器。 - 前記第1および第2の切替手段は、それぞれ第1および第2のスイッチにより構成されたことを特徴とする請求項2に記載の出力モード切替増幅器。
- 前記第1および第2の切替手段は、単一の切替手段で共用化されたことを特徴とする請求項2または請求項3に記載の出力モード切替増幅器。
- 前記帰還回路は、抵抗素子および容量素子の少なくとも一方を含むことを特徴とする請求項1から請求項4までのいずれか1項に記載の出力モード切替増幅器。
- 前記帰還回路は、抵抗素子および容量素子からなる直列接続回路を含むことを特徴とする請求項5に記載の出力モード切替増幅器。
- 前記帰還回路は、前記ドライバ増幅器の入力側に直列接続された直流阻止用の容量素子を含むことを特徴とする請求項1から請求項6までのいずれか1項に記載の出力モード切替増幅器。
- 前記帰還回路は、高域通過フィルタを含むことを特徴とする請求項1から請求項7までのいずれか1項に記載の出力モード切替増幅器。
- 前記高域通過フィルタは、前記帰還回路に追加挿入された容量素子と、前記帰還回路とグランドとの間に挿入された抵抗素子とにより構成されたことを特徴とする請求項8に記載の出力モード切替増幅器。
- 前記帰還回路は、低域通過フィルタを含むことを特徴とする請求項1から請求項7までのいずれか1項に記載の出力モード切替増幅器。
- 前記低域通過フィルタは、前記帰還回路に追加挿入された抵抗素子と、前記帰還回路とグランドとの間に挿入された容量素子とにより構成されたことを特徴とする請求項10に記載の出力モード切替増幅器。
- 前記帰還回路は、位相進み回路を含むことを特徴とする請求項1から請求項7までのいずれか1項に記載の出力モード切替増幅器。
- 前記位相進み回路は、前記帰還回路に追加挿入された抵抗素子および容量素子の並列接続回路により構成されたことを特徴とする請求項12に記載の出力モード切替増幅器。
- 前記帰還回路は、前記第2の切替手段を介して並列接続されたM個(Mは2以上の自然数)の抵抗素子を含み、前記第2の切替手段のオン/オフによって抵抗値が可変設定されることを特徴とする請求項2から請求項13までのいずれか1項に記載の出力モード切替増幅器。
- 前記帰還回路は、前記第2の切替手段を介して並列接続されたM個(Mは2以上の自然数)の容量素子を含み、前記第2の切替手段のオン/オフによって容量値が可変設定されることを特徴とする請求項2から請求項13までのいずれか1項に記載の出力モード切替増幅器。
- 前記帰還回路は、前記第2の切替手段を介して並列接続されたM個(Mは2以上の自然数)の直列接続回路を含み、
前記M個の直列接続回路は、それぞれ、直列接続された容量素子および抵抗素子により構成され、
前記帰還回路の抵抗値および容量値は、前記第2の切替手段のオン/オフによって可変設定されることを特徴とする請求項2から請求項13までのいずれか1項に記載の出力モード切替増幅器。 - 前記N個の増幅器は、それぞれ、ヘテロ接合バイポーラトランジスタにより構成されたことを特徴とする請求項1から請求項16までのいずれか1項に記載の出力モード切替増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011008934 | 2011-01-19 | ||
JP2011008934 | 2011-01-19 | ||
PCT/JP2011/075862 WO2012098754A1 (ja) | 2011-01-19 | 2011-11-09 | 出力モード切替増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2012098754A1 true JPWO2012098754A1 (ja) | 2014-06-09 |
Family
ID=46515394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012553565A Pending JPWO2012098754A1 (ja) | 2011-01-19 | 2011-11-09 | 出力モード切替増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130249626A1 (ja) |
JP (1) | JPWO2012098754A1 (ja) |
KR (1) | KR20130126683A (ja) |
CN (1) | CN103329433A (ja) |
TW (1) | TW201304400A (ja) |
WO (1) | WO2012098754A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105519000B (zh) * | 2013-09-11 | 2018-03-23 | 株式会社理光 | 无线通信装置和移动设备 |
US9160376B1 (en) * | 2014-09-15 | 2015-10-13 | Qualcomm, Inc. | Programmable stabilization network |
WO2016103845A1 (ja) * | 2014-12-22 | 2016-06-30 | ソニー株式会社 | 信号検出器、電子装置、および、信号検出器の制御方法 |
JP2018181943A (ja) | 2017-04-05 | 2018-11-15 | 株式会社村田製作所 | 電力増幅モジュール |
US10840957B2 (en) | 2018-08-21 | 2020-11-17 | Skyworks Solutions, Inc. | Radio frequency communication systems with coexistence management based on digital observation data |
US10840958B2 (en) | 2018-08-21 | 2020-11-17 | Skyworks Solutions, Inc. | Radio frequency communication systems with discrete time cancellation for coexistence management |
US10855325B2 (en) | 2018-08-21 | 2020-12-01 | Skyworks Solutions, Inc. | Discrete time cancellation for providing coexistence in radio frequency communication systems |
US11558079B2 (en) | 2019-01-15 | 2023-01-17 | Skyworks Solutions, Inc. | Radio frequency communication systems with interference cancellation for coexistence |
US11309839B2 (en) | 2019-05-06 | 2022-04-19 | Mediatek Inc. | High signal-to-noise ratio amplifier with multiple output modes |
WO2021061792A1 (en) | 2019-09-27 | 2021-04-01 | Skyworks Solutions, Inc. | Mixed signal low noise interference cancellation |
US11784419B2 (en) * | 2019-09-27 | 2023-10-10 | Skyworks Solutions, Inc. | Antenna-plexer for interference cancellation |
CN111193476B (zh) * | 2020-02-27 | 2022-10-14 | 广州慧智微电子股份有限公司 | 一种放大器及放大方法 |
CN116346050A (zh) * | 2023-05-24 | 2023-06-27 | 广州慧智微电子股份有限公司 | 一种功率放大器系统和放大器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58132412U (ja) * | 1982-03-02 | 1983-09-07 | パイオニア株式会社 | パワ−ブ−スタ用入力回路 |
JPH07273557A (ja) * | 1994-03-29 | 1995-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 周波数変換回路 |
JP2003309436A (ja) * | 2002-04-15 | 2003-10-31 | Sony Ericsson Mobilecommunications Japan Inc | 増幅回路及び電力制御方法 |
JP2003318672A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 電力増幅装置 |
JP2003347870A (ja) * | 2002-05-22 | 2003-12-05 | Mitsubishi Electric Corp | 電力増幅器 |
JP2007243606A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 信号増幅装置 |
JP2009225342A (ja) * | 2008-03-18 | 2009-10-01 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690123A (ja) * | 1991-12-05 | 1994-03-29 | Fujitsu Ltd | 帰還回路 |
JP3838447B2 (ja) * | 1995-08-31 | 2006-10-25 | ソニー株式会社 | 送信装置及び受信装置 |
US5862461A (en) * | 1995-08-31 | 1999-01-19 | Sony Corporation | Transmitting apparatus and method of adjusting gain of signal to be transmitted, and receiving apparatus and method of adjusting gain of received signal |
US7479827B2 (en) * | 2006-03-21 | 2009-01-20 | Fairchild Semiconductor Corporation | Multi-mode power amplifier with high efficiency under backoff operation |
JP4269188B2 (ja) * | 2007-02-05 | 2009-05-27 | ソニー株式会社 | 可変利得増幅回路、受信機および受信機用ic |
US8102205B2 (en) * | 2009-08-04 | 2012-01-24 | Qualcomm, Incorporated | Amplifier module with multiple operating modes |
JP2011041172A (ja) * | 2009-08-18 | 2011-02-24 | Ricoh Co Ltd | 電子ボリューム回路 |
US8149050B2 (en) * | 2009-11-13 | 2012-04-03 | Qualcomm, Incorporated | Cascaded amplifiers with transformer-based bypass mode |
-
2011
- 2011-11-09 WO PCT/JP2011/075862 patent/WO2012098754A1/ja active Application Filing
- 2011-11-09 CN CN2011800653110A patent/CN103329433A/zh active Pending
- 2011-11-09 JP JP2012553565A patent/JPWO2012098754A1/ja active Pending
- 2011-11-09 KR KR1020137020747A patent/KR20130126683A/ko not_active Application Discontinuation
- 2011-11-09 US US13/992,317 patent/US20130249626A1/en not_active Abandoned
-
2012
- 2012-01-17 TW TW101101682A patent/TW201304400A/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58132412U (ja) * | 1982-03-02 | 1983-09-07 | パイオニア株式会社 | パワ−ブ−スタ用入力回路 |
JPH07273557A (ja) * | 1994-03-29 | 1995-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 周波数変換回路 |
JP2003309436A (ja) * | 2002-04-15 | 2003-10-31 | Sony Ericsson Mobilecommunications Japan Inc | 増幅回路及び電力制御方法 |
JP2003318672A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 電力増幅装置 |
JP2003347870A (ja) * | 2002-05-22 | 2003-12-05 | Mitsubishi Electric Corp | 電力増幅器 |
JP2007243606A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 信号増幅装置 |
JP2009225342A (ja) * | 2008-03-18 | 2009-10-01 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
Also Published As
Publication number | Publication date |
---|---|
TW201304400A (zh) | 2013-01-16 |
WO2012098754A1 (ja) | 2012-07-26 |
KR20130126683A (ko) | 2013-11-20 |
CN103329433A (zh) | 2013-09-25 |
US20130249626A1 (en) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012098754A1 (ja) | 出力モード切替増幅器 | |
JP5141389B2 (ja) | 電力増幅器 | |
JP2008236683A (ja) | 電力増幅回路 | |
US10778169B2 (en) | Power amplification module | |
JP2010074542A (ja) | 電力増幅器、電力増幅器の制御方法、および無線通信装置 | |
JP5397307B2 (ja) | 高周波電力増幅器 | |
JP5425316B2 (ja) | 出力モード切替え増幅器 | |
KR102163049B1 (ko) | 전력 증폭기 및 전력 증폭기의 출력 제어 방법 | |
JP5708190B2 (ja) | 高周波増幅回路、無線装置 | |
JP6314572B2 (ja) | ひずみ補正回路 | |
JP5757362B2 (ja) | 高周波増幅回路、無線装置 | |
WO2011154549A1 (en) | Improved crossover performance of power amplifier | |
US11942909B2 (en) | Amplifier and amplification method | |
CN111193476B (zh) | 一种放大器及放大方法 | |
CN110380698B (zh) | 一种线性放大器 | |
JP5488319B2 (ja) | 電力増幅器 | |
US11018643B2 (en) | Signal amplifier device | |
TWI683533B (zh) | 放大電路 | |
CN104639076A (zh) | 一种低功耗的宽带全差分运算放大器 | |
WO2014170955A1 (ja) | 高効率電力増幅器 | |
JP2010251944A (ja) | シャットダウン機能付き増幅器 | |
WO2016130785A1 (en) | Switcher noise reduction | |
JP2006033134A (ja) | 高周波電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |