JP2010074542A - 電力増幅器、電力増幅器の制御方法、および無線通信装置 - Google Patents

電力増幅器、電力増幅器の制御方法、および無線通信装置 Download PDF

Info

Publication number
JP2010074542A
JP2010074542A JP2008239829A JP2008239829A JP2010074542A JP 2010074542 A JP2010074542 A JP 2010074542A JP 2008239829 A JP2008239829 A JP 2008239829A JP 2008239829 A JP2008239829 A JP 2008239829A JP 2010074542 A JP2010074542 A JP 2010074542A
Authority
JP
Japan
Prior art keywords
output
power amplifier
power
stage
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008239829A
Other languages
English (en)
Other versions
JP4560573B2 (ja
Inventor
Hiroyuki Asano
宏之 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008239829A priority Critical patent/JP4560573B2/ja
Priority to US12/483,907 priority patent/US7893769B2/en
Priority to CN2009101598435A priority patent/CN101677229B/zh
Publication of JP2010074542A publication Critical patent/JP2010074542A/ja
Application granted granted Critical
Publication of JP4560573B2 publication Critical patent/JP4560573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

【課題】低歪みかつ高効率の電力増幅器の実現に伴う、飽和出力電力の低下の虞を低減することが可能な電力増幅器を提供する。
【解決手段】電力増幅器１は、後段の信号増幅用バイポーラトランジスタ２０２の飽和出力電力が最大となるように、バイアス回路２１２の出力インピーダンスの値を設定する歪補償回路２２０と、飽和出力電力が最大となった後段の信号増幅用バイポーラトランジスタ２０２の、入力電力に対する出力電力の歪み特性と、前段の信号増幅用バイポーラトランジスタ２０１の、入力電力に対する出力電力の歪み特性と、により、電力増幅器１の、入力電力に対する出力電力の歪みを相殺するように、バイアス回路２１１の出力インピーダンスの値を設定する歪補償回路２３０と、を備える。
【選択図】図１

Description

本発明は、携帯端末などの無線通信装置において、デジタル信号の変調波を、低歪みかつ高効率に電力増幅する電力増幅器、電力増幅器の制御方法、および無線通信装置に関するものである。
例えば、携帯端末をはじめとする無線通信装置の送信側において使用される電力増幅器では、振幅変調および位相変調といったデジタル変調が行われた信号（デジタル信号の変調波）を取り扱うために、出力信号の線形性向上、即ち、低歪み化が要求されている。
また同時に、電力増幅器では、無線通信装置に備えられたバッテリーの寿命を延ばすため、低消費電力化、即ち、高効率化が要求されている。
電力増幅器における低歪み化は、出力段をＡ級動作させることにより実現可能である。
しかしながら、Ａ級動作の電力増幅器を無線通信装置に備えた場合には、無線通信装置の無信号時の電流（いわゆる、アイドル電流）が、Ｂ級動作の電力増幅器を無線通信装置に備えた場合よりも大きくなる。
そのため、Ａ級動作の電力増幅器を備えた無線通信装置では、消費電力が大きくなってしまい、低消費電力化の実現が困難となる。
そこで、低消費電力化を実現するために、無線通信装置の電力増幅器は、出力段を、Ａ級動作とＢ級動作との中間の特性で動作させる、いわゆる出力段をＡＢ級動作とする技術が主流になっている。
Ａ級動作の電力増幅器の利得は一般的に、出力電力が該電力増幅器自身の飽和出力電力付近となる場合まで、概ね一定にすることができる。
一方、ＡＢ級動作の電力増幅器の利得は一般的に、出力電力の上昇に依存して大きく変動してしまう。そして、これにより、ＡＢ級動作の電力増幅器では、Ａ級動作の電力増幅器と比較して、線形性が大きく悪化する。
線形性が悪化したＡＢ級動作の電力増幅器で、デジタル変調が行われた信号を電力増幅すると、電力増幅器の出力電力のスペクトラムは広大化する。そして、電力増幅器の出力電力のスペクトラムが広大化してしまうと、この出力電力は、所望のチャンネルに隣接するチャンネルへの妨害波となるため、好ましくない。
そこで、従来、低歪みかつ高効率の電力増幅を目的とした電力増幅器としては、特許文献１に開示された電力増幅器が存在する。
特許文献１に開示された電力増幅器では、出力段をＡＢ級動作とする電力増幅器において、線形性の悪化を抑制するために、以下の技術が採用されている。
図１３は、特許文献１に係る電力増幅器の回路構成を示す図である。
図１３に示す電力増幅器は、抵抗４およびキャパシタ５が直列に接続された歪補償回路（調整回路）２１が、可変インピーダンス素子２を介して、後段の信号増幅用バイポーラトランジスタ１０２（以下、「トランジスタ１０２」と称する）のベース端子に接続されている。
具体的に、トランジスタ１０２のベース端子は可変インピーダンス素子２の一端に接続されており、可変インピーダンス素子２の他端は抵抗４の一端に接続されており、抵抗４の他端はキャパシタ５の一端に接続されており、キャパシタ５の他端は接地されている。
なお、その他、図１３に示す電力増幅器は、電源電圧端子１、抵抗３を備えた直流電流調整素子２２、前段の信号増幅用バイポーラトランジスタ１０１（以下、「トランジスタ１０１」と称する）、入力端子１０３、出力端子１０４、入力整合回路１０５、段間整合回路１０６、出力整合回路１０７、２つの電源電圧端子１０８、および電源電圧端子１０９を備える。
図１３に示す電力増幅器は、歪補償回路２１による歪補償が行われない、トランジスタ１０１のベースバイアス点を、Ａ級またはＡ級に近いＡＢ級に設定する。
一方、図１３に示す電力増幅器は、歪補償回路２１による歪補償が行われる、トランジスタ１０２のベースバイアス点を、Ｂ級またはＢ級に近いＡＢ級に設定する。
トランジスタ１０１は、Ａ級またはＡ級に近いＡＢ級により動作するため、入力される電力が上昇して、トランジスタ１０１の飽和出力電力に近づくと、利得が減少するという特性を有する。
一方、トランジスタ１０２は、Ｂ級またはＢ級に近いＡＢ級により動作するため、入力される電力が上昇して、トランジスタ１０２の飽和出力電力に近づくと、利得が増加するという特性を有する。
これにより、前段と後段とでは、入力電力に対する出力電力の歪み特性が互いに、概ね逆の特性を呈するため、電力増幅器全体では、前段と後段とでそれぞれ発生している歪みを相殺することができる。
結果、特許文献１に係る電力増幅器では、入力電力に対する出力電力の歪み特性を改善することができる。
なお、上記歪みの相殺度合の調整は、トランジスタ１０２のバイアス回路の一部として備えられた歪補償回路２１の、抵抗４の抵抗値および／またはキャパシタ５の静電容量を調整することにより実施可能である。ここでバイアス回路とは、トランジスタ１０２のベース端子（ベースバイアス点）に所定のバイアス電流を供給するための回路であり、歪補償回路２１に加え、可変インピーダンス素子２および直流電流調整素子２２により構成される。
以上の構成により、特許文献１に係る電力増幅器では、低消費電力、かつ、低歪みの（出力電力に対する利得偏差の小さい）電力増幅器を実現している。
特開２００２−８４１４４号公報（２００２年３月２２日公開）
しかしながら、特許文献１に開示された電力増幅器では、低歪みかつ高効率の電力増幅器を実現したときに、電力増幅器の飽和出力電力が低下してしまう虞があるという問題が発生する。
以下では、上記問題について、図１３を参照して説明する。
図１３に示す電力増幅器の飽和出力電力は、出力段となるトランジスタ１０２のベース端子から見た、バイアス回路の出力インピーダンスに依存する。
一般的に、上記バイアス回路の出力インピーダンスが大きい場合、トランジスタ１０２のベース端子には、入力される電力が上昇してベース電流が増加したときに、該インピーダンスに起因した電圧降下が発生する。この電圧降下が発生すると、トランジスタ１０２のベース電圧は低下し、これに伴い、トランジスタ１０２の出力電力は低下する。この結果、電力増幅器の出力段の利得は低下するため、飽和出力電力の低下が発生する。
このことから、トランジスタ１０２のベース電圧の低下を抑制し、図１３に示す電力増幅器の飽和出力電力の低下を抑制するためには、バイアス回路のインピーダンスをできるだけ小さくするのが好ましい。
ここで、図１３に示す電力増幅器において、電源電圧端子１のインピーダンスを無限大とし、可変インピーダンス素子２のインピーダンスをＺｄ、歪補償回路２１のインピーダンスをＺｃとすると、バイアス回路のインピーダンスＺｂは、下記の数式（１）で表される。
Ｚｂ＝Ｚｃ＋Ｚｄ ・・・（１）
特に、歪補償回路２１のインピーダンスＺｃは、抵抗値Ｒｃなる抵抗４と、静電容量Ｃｃなるキャパシタ５と、の直列回路のインピーダンスになる。
バイアス回路のインピーダンスＺｂを最小とするためには、可変インピーダンス素子２のインピーダンスＺｄを可能な限り小さくし、かつ、歪補償回路２１のインピーダンスＺｃを最小とする必要がある。なお、歪補償回路２１のインピーダンスＺｃを最小とするためには、理想的には、抵抗４の抵抗値Ｒｃを０とし、キャパシタ５の静電容量Ｃｃを無限大とすればよい。
ところが、その一方で、歪補償回路２１はそもそも、低歪みかつ高効率の電力増幅器の実現に際して、前段（トランジスタ１０１）と後段（トランジスタ１０２）とでそれぞれ発生している歪みを相殺するために、抵抗４の抵抗値Ｒｃおよび／またはキャパシタ５の静電容量Ｃｃをある特定の最適値に調整する必要がある。
従って、飽和出力電力と振幅歪みとを同時に最適化することは困難である。
本発明は、上記の問題に鑑みて為されたものであり、その目的は、低歪みかつ高効率の電力増幅器の実現に伴う、飽和出力電力の低下の虞を低減することが可能な電力増幅器を提供することにある。
本発明に係る電力増幅器は、上記の問題を解決するために、バイポーラトランジスタからなる増幅段を、複数有しており、複数の上記増幅段における出力段を構成する、出力段バイポーラトランジスタのベース端子に接続された出力段バイアス回路と、出力段よりも前段の増幅段を構成する、前段バイポーラトランジスタのベース端子に接続された前段バイアス回路と、を備える電力増幅器であって、上記出力段バイポーラトランジスタの飽和出力電力が最大となるように、上記出力段バイアス回路の出力インピーダンスを低く設定する出力段歪補償回路と、上記飽和出力電力が最大となった上記出力段バイポーラトランジスタの、入力電力に対する出力電力の振幅歪み特性と、上記前段バイポーラトランジスタの、該振幅歪み特性と、により、上記電力増幅器の、入力電力に対する出力電力の振幅歪みを相殺するように、上記前段バイアス回路の出力インピーダンスを設定する前段歪補償回路と、を備えることを特徴としている。
また、本発明に係る電力増幅器の制御方法は、上記の問題を解決するために、バイポーラトランジスタからなる増幅段を、複数有しており、複数の上記増幅段における出力段を構成する、出力段バイポーラトランジスタのベース端子に接続された出力段バイアス回路と、出力段よりも前段の増幅段を構成する、前段バイポーラトランジスタのベース端子に接続された前段バイアス回路と、を備える電力増幅器の制御方法であって、上記出力段バイポーラトランジスタの飽和出力電力が最大となるように、上記出力段バイアス回路の出力インピーダンスを低く設定し、上記飽和出力電力が最大となった上記出力段バイポーラトランジスタの、入力電力に対する出力電力の振幅歪み特性と、上記前段バイポーラトランジスタの、該振幅歪み特性と、により、上記電力増幅器の、入力電力に対する出力電力の振幅歪みを相殺するように、上記前段バイアス回路の出力インピーダンスを調整することを特徴としている。
上記の構成によれば、出力段バイアス回路の出力インピーダンスは、出力段を構成する出力段バイポーラトランジスタの飽和出力電力が最大となるような値、即ち、該出力インピーダンスが十分低い値に設定される。これにより、出力段バイポーラトランジスタの飽和出力電力の低下は、抑制することができる。
そして、出力段バイポーラトランジスタの飽和出力電力を最大とすることで、電力増幅器の飽和出力電力の低下を抑制したうえで、前段バイアス回路の出力インピーダンスを調整する。このとき、前段バイアス回路の出力インピーダンスは、出力段バイポーラトランジスタの、入力電力に対する出力電力の振幅歪み特性と、前段バイポーラトランジスタの、該振幅歪み特性と、により、上記電力増幅器全体の、入力電力に対する出力電力の歪みを相殺するような、動作電圧となるように設定する。これにより、電力増幅器の飽和出力電力の低下を抑制しつつ、従来技術に係る電力増幅器と同様に、低歪みかつ高効率の電力増幅器の実現が可能となる。
また、本発明に係る電力増幅器は、上記前段バイポーラトランジスタは、出力電力の上昇に伴い利得が減少する、上記振幅歪み特性を有している一方、上記出力段バイポーラトランジスタは、出力電力の上昇に伴い利得が増加する、上記振幅歪み特性を有していることを特徴としている。
また、本発明に係る電力増幅器の制御方法は、さらに、上記前段バイポーラトランジスタの動作方式を、Ａ級またはＡＢ級とし、かつ、上記出力段バイポーラトランジスタの動作方式を、Ｂ級またはＡＢ級とすることを特徴としている。
上記の構成によれば、前段バイポーラトランジスタの出力電力を、出力段バイポーラトランジスタで増幅して外部に出力することで、簡単な構成で、広い出力電力の範囲にわたって、利得が一定化された電力増幅器を実現することができる。
そして、各上記歪み特性を得るためには、上記前段バイポーラトランジスタの動作方式を、Ａ級またはＡ級に近いＡＢ級とし、かつ、上記出力段バイポーラトランジスタの動作方式を、Ｂ級またはＢ級に近いＡＢ級とするのが好ましい。
また、本発明に係る電力増幅器は、上記前段歪補償回路および／または上記出力段歪補償回路は、抵抗およびキャパシタの直列回路であり、該抵抗の抵抗値および該キャパシタの静電容量の少なくとも一方を変化させることで、対応する上記前段バイアス回路および／または上記出力段バイアス回路の出力インピーダンスを所望の値に設定するものであることを特徴としている。
上記の構成によれば、前段バイアス回路および／または出力段バイアス回路の出力インピーダンスを、抵抗の抵抗値および／またはキャパシタの静電容量に応じて、所望の値に設定できる。また、出力段歪補償回路が上記直列回路である場合は、理想的には、抵抗の抵抗値を０とし、キャパシタの静電容量を無限大とすれば、出力段バイアス回路の出力インピーダンスを０とすることでき、出力段バイポーラトランジスタの飽和出力電力を最大とすることができる。
また、本発明に係る電力増幅器は、上記直列回路は、出力段バイポーラトランジスタのベース端子に接続された出力段ベースバラスト抵抗、および／または、前段バイポーラトランジスタのベース端子に接続された前段ベースバラスト抵抗に対して並列に接続されているのが好ましい。
上記の構成によれば、上記直列回路を、ベースバラスト抵抗に対して並列接続となるように付加することにより、該ベースバラスト抵抗による、対応する前段バイポーラトランジスタ、および／または、出力段バイポーラトランジスタへ印加されるベース電圧の低下を抑制して、上記飽和出力電力の低下をさらに抑制することができる。
なお、上記いずれかの電力増幅器と、上記電力増幅器からの出力信号を受信し、外部に出力する送信アンテナと、を備えた無線通信装置であれば、無線通信装置において、上述と同様の効果を得ることができる。
以上のとおり、本発明に係る電力増幅器は、バイポーラトランジスタからなる増幅段を、複数有しており、複数の上記増幅段における出力段を構成する、出力段バイポーラトランジスタのベース端子に接続された出力段バイアス回路と、出力段よりも前段の増幅段を構成する、前段バイポーラトランジスタのベース端子に接続された前段バイアス回路と、を備える電力増幅器であって、上記出力段バイポーラトランジスタの飽和出力電力が最大となるように、上記出力段バイアス回路の出力インピーダンスを低く設定する出力段歪補償回路と、上記飽和出力電力が最大となった上記出力段バイポーラトランジスタの、入力電力に対する出力電力の振幅歪み特性と、上記前段バイポーラトランジスタの、該振幅歪み特性と、により、上記電力増幅器の、入力電力に対する出力電力の振幅歪みを相殺するように、上記前段バイアス回路の出力インピーダンスを設定する前段歪補償回路と、を備える。
また、本発明に係る電力増幅器の制御方法は、上記の問題を解決するために、バイポーラトランジスタからなる増幅段を、複数有しており、複数の上記増幅段における出力段を構成する、出力段バイポーラトランジスタのベース端子に接続された出力段バイアス回路と、出力段よりも前段の増幅段を構成する、前段バイポーラトランジスタのベース端子に接続された前段バイアス回路と、を備える電力増幅器の制御方法であって、上記出力段バイポーラトランジスタの飽和出力電力が最大となるように、上記出力段バイアス回路の出力インピーダンスを低く設定し、上記飽和出力電力が最大となった上記出力段バイポーラトランジスタの、入力電力に対する出力電力の振幅歪み特性と、上記前段バイポーラトランジスタの、該振幅歪み特性と、により、上記電力増幅器の、入力電力に対する出力電力の振幅歪みを相殺するように、上記前段バイアス回路の出力インピーダンスを調整する。
従って、低歪みかつ高効率の電力増幅器の実現に伴う、飽和出力電力の低下の虞を低減することが可能になるという効果を奏する。
〔前提となる技術〕
ここでは、本発明に係る電力増幅器の、前提となる技術について、説明を行う。
図８は、本発明に係る電力増幅器、および、上述した特許文献１に係る電力増幅器等の、一般的な電力増幅器の基本回路構成を示す図である。
図８に示す電力増幅器は、前段の信号増幅用バイポーラトランジスタ（前段バイポーラトランジスタ）２０１および後段の信号増幅用バイポーラトランジスタ（出力段バイポーラトランジスタ）２０２を備える。
なお便宜上、以下では、前段の信号増幅用バイポーラトランジスタ２０１をトランジスタ２０１と、後段の信号増幅用バイポーラトランジスタ２０２をトランジスタ２０２と、それぞれ称するものとする。
トランジスタ２０１は、ＮＰＮ型のバイポーラトランジスタであり、電力増幅器における増幅段の前段を構成する、電力増幅用の素子である。
トランジスタ２０２は、ＮＰＮ型のバイポーラトランジスタであり、電力増幅器における増幅段の出力段を構成する、電力増幅用の素子である。
つまり、図８に示す電力増幅器は、電力増幅用の素子としてのバイポーラトランジスタを複数個備え、かつ、複数個の該バイポーラトランジスタの各々が、該電力増幅器に入力された信号を順次増幅していく、即ち、各バイポーラトランジスタが電力増幅器において互いに異なる増幅段として機能する、複数の増幅段を有する電力増幅器である。
図８に示す電力増幅器の場合は、トランジスタ２０１（前段）および２０２（後段、出力段）の各々が、互いに異なる増幅段として設けられている、２段の増幅段を有する電力増幅器であると解釈することができる。
トランジスタ２０１および２０２はいずれも、エミッタ端子が接地されている。トランジスタ２０１および２０２におけるその他の接続関係については、他の部材との接続関係と併せて、後述する。
また、図８に示す電力増幅器は、入力端子２０３、出力端子２０４、入力整合回路２０５、段間整合回路２０６、出力整合回路２０７、電源電圧入力端子２０８Ａおよび２０８Ｂ、電源電圧端子２０９および２１０、および、バイアス回路（ベースバイアス回路）２１１および２１２を備える構成である。
入力端子２０３は、例えばデジタル変調が行われた信号（デジタル信号の変調波）といった、電力増幅器による電力増幅が行われる対象となる信号が入力される端子である。本願では、入力端子２０３から、電力増幅器に入力される電力信号を、入力電力Ｐｉｎと称する。
出力端子２０４は、電力増幅器による電力増幅が行われた信号を、電力増幅器の外部に出力するための端子である。本願では、出力端子２０４から、電力増幅器の外部に出力される電力信号を、出力電力Ｐｏｕｔと称する。
入力整合回路２０５は、入力端子２０３と、トランジスタ２０１のベース端子と、の間に接続されている。この入力整合回路２０５は、自身と入力端子２０３との間での、信号の反射を防止するために設けられた回路であり、これらの間のインピーダンス整合を行っている。
段間整合回路２０６は、トランジスタ２０１のコレクタ端子と、トランジスタ２０２のベース端子と、の間に接続されている。この段間整合回路２０６は、トランジスタ２０１の最適化された負荷インピーダンスとトランジスタ２０２の入力インピーダンスの間で、インピーダンス整合を行っている。
出力整合回路２０７は、トランジスタ２０２のコレクタ端子と、出力端子２０４と、の間に接続されている。この出力整合回路２０７は、トランジスタ２０２の最適化されたインピーダンスと出力端子２０４のインピーダンス（通常は５０Ω）との間で、インピーダンス整合を行っている。
電源電圧入力端子２０８Ａは、トランジスタ２０１のコレクタ端子に設けられている。電源電圧入力端子２０８Ａに、図示しない電圧源からの電源電圧Ｖｃｃ１が入力されると、該電源電圧Ｖｃｃ１は、トランジスタ２０１のコレクタ端子に印加される。
電源電圧入力端子２０８Ｂは、トランジスタ２０２のコレクタ端子に設けられている。電源電圧入力端子２０８Ｂに、図示しない電圧源からの電源電圧Ｖｃｃ２が入力されると、該電源電圧Ｖｃｃ２は、トランジスタ２０２のコレクタ端子に印加される。
電源電圧端子２０９は、バイアス回路（前段バイアス回路）２１１を介して、入力整合回路２０５と、トランジスタ２０１のベース端子と、の間に接続されている。電源電圧端子２０９に、図示しない電圧源からの電圧Ｖｂｂ１が入力されると、該電圧Ｖｂｂ１は、バイアス回路２１１に印加される。バイアス回路２１１は、電圧Ｖｂｂ１に応じたベースバイアス電流を生成し、該ベースバイアス電流をトランジスタ２０１のベース端子に供給する。
電源電圧端子２１０は、バイアス回路（出力段バイアス回路）２１２を介して、段間整合回路２０６と、トランジスタ２０２のベース端子と、の間に接続されている。電源電圧端子２１０に、図示しない電圧源からの電圧Ｖｂｂ２が入力されると、該電圧Ｖｂｂ２は、バイアス回路２１２に印加される。バイアス回路２１２は、電圧Ｖｂｂ２に応じたベースバイアス電流を生成し、該ベースバイアス電流をトランジスタ２０２のベース端子に供給する。
〔比較例〕
ここでは、本発明に対する比較例としての、上述した特許文献１に開示されている電力増幅器（以下、「従来型電力増幅器」と称する）の、上記図８に示す電力増幅器の基本回路構成に基づくシミュレーション回路、および、該シミュレーション回路により測定した、出力電力特性のシミュレーション結果について説明を行う。
図９は、上記従来型電力増幅器のシミュレーション回路の構成を示す図である。
図９に示すとおり、上記従来型電力増幅器は、シミュレーション回路として表すと、上記図８に示す電力増幅器の基本回路構成において、バイアス回路２１１として、ダイオードＤ１およびＤ２、抵抗Ｒ１およびＲ２、およびバイポーラトランジスタＴ１を備え、バイアス回路２１２として、ダイオードＤ３およびＤ４、抵抗Ｒ３、バイポーラトランジスタＴ２、および、抵抗２２１とキャパシタ２２２とを備えた歪補償回路（出力段歪補償回路）２２０を備える構成であると解釈することができる。
抵抗Ｒ１の一端は、電源電圧端子２０９に接続されている。抵抗Ｒ１の他端は、ダイオードＤ２のアノードと、バイポーラトランジスタＴ１のベース端子と、に接続されている。ダイオードＤ２のカソードは、ダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、接地されている。バイポーラトランジスタＴ１のコレクタ端子は、電源電圧端子２１３を介して、直流電源電圧Ｖｄｃ１を供給するための、図示しない直流電源に接続されている。バイポーラトランジスタＴ１のエミッタ端子は、トランジスタ２０１の熱暴走防止のための安定化抵抗である抵抗（前段ベースバラスト抵抗）Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、入力整合回路２０５とトランジスタ２０１のベース端子との間に接続されている。
抵抗Ｒ３の一端は、電源電圧端子２１０に接続されている。抵抗Ｒ３の他端は、ダイオードＤ４のアノードと、バイポーラトランジスタＴ２のベース端子と、に接続されている。ダイオードＤ４のカソードは、ダイオードＤ３のアノードに接続されている。ダイオードＤ３のカソードは、接地されている。バイポーラトランジスタＴ２のコレクタ端子は、電源電圧端子２１４を介して、直流電源電圧Ｖｄｃ２を供給するための、図示しない直流電源に接続されている。バイポーラトランジスタＴ２のエミッタ端子は、段間整合回路２０６とトランジスタ２０２のベース端子との間に接続されている。
さらに、バイポーラトランジスタＴ２のベース端子には、歪補償回路２２０が接続されている。歪補償回路２２０は、抵抗２２１の一端がバイポーラトランジスタＴ２のベース端子に接続されており、抵抗２２１の他端がキャパシタ２２２の一端に接続されており、キャパシタ２２２の他端が接地されている、抵抗２２１およびキャパシタ２２２の直列回路である。
ここで、バイアス回路２１１および２１２における、ベースバイアス電流の生成要領についての説明を行う。
まずは、直流動作（ＤＣ動作）から説明する。トランジスタ２０１と、トランジスタ２０１に対してベース電流を供給するバイポーラトランジスタＴ１のコレクタ端子と、には、電圧が印加される。このとき、バイアス回路２１１に電圧Ｖｂｂ１がさらに印加されると、バイポーラトランジスタＴ１は導通するため、トランジスタ２０１には、ベース電流が流れ込む。なお、トランジスタ２０１には、そのベース電流値に応じたコレクタ電流（アイドル電流）が流れる。同様に、トランジスタ２０２と、トランジスタ２０２に対してベース電流を供給するバイポーラトランジスタＴ２のコレクタ端子と、には、電圧が印加される。このとき、バイアス回路２１２に電圧Ｖｂｂ２がさらに印加されると、バイポーラトランジスタＴ２は導通するため、トランジスタ２０２には、ベース電流が流れ込む。なお、トランジスタ２０２には、そのベース電流値に応じたコレクタ電流（アイドル電流）が流れる。ここで、バイポーラトランジスタＴ１およびＴ２のそれぞれからのアイドル電流は、電圧Ｖｂｂ１およびＶｂｂ２の各電圧値によって変わるが、通常、バイアス電圧が特定の値（たとえば２．８Ｖ）に決まっているため、抵抗Ｒ１およびＲ３の各抵抗値に応じて、各アイドル電流は決定され、このアイドル電流の大きさで、トランジスタ２０１および２０２の各々の動作点（Ａ、ＡＢ級、またはＢ級）が決定される。なお、直流動作であるため、この動作点は、歪補償回路のインピーダンスに影響されない。
次に上記直流動作中に、入力端子２０３より変調信号（入力信号Ｐｉｎ）を入力した場合の動作（ＡＣ動作）について説明する。トランジスタ２０１および２０２にはそれぞれ、自身のコレクタ端子から見た各負荷インピーダンスに応じた各コレクタ電流が流れ、各コレクタ電流に応じた各ベース電流が、バイアス回路２１１および２１２の各々より供給される。トランジスタ２０２のベース端子に接続されたバイアス回路２１２には、歪補償回路２２０が付加されており、ＡＣ動作時には、歪補償回路２２０のインピーダンスが影響する、即ち、バイアス回路２１２の出力インピーダンスが、歪補償回路２２０のインピーダンスに依存する。例えば、トランジスタ２０２の飽和出力電力を最大にできる、歪補償回路２２０の条件、即ち、後に詳述するが、抵抗２２１の抵抗値Ｒｘ＝０Ω、キャパシタ２２２の静電容量Ｃｘ＝無限大の場合は、バイポーラトランジスタＴ２のベース端子のインピーダンスは、ＡＣ的に接地されていることになるため、バイアス回路２１２の出力インピーダンスは非常に小さくなる。
ここで、図９に示す従来型電力増幅器では、歪補償回路２２０による歪補償が行われない、トランジスタ２０１のベースバイアス点が、Ａ級またはＡ級に近いＡＢ級に設定されている。このとき、トランジスタ２０１は、図１０（ａ）に示すとおり、出力電力の上昇に伴い利得が減少する、上記歪み特性を有する（即ち、利得はマイナス方向に歪む）。
また、図９に示す従来型電力増幅器では、歪補償回路２２０による歪補償が行われる、トランジスタ２０２のベースバイアス点が、Ｂ級またはＢ級に近いＡＢ級に設定される。このとき、トランジスタ２０２は、図１０（ａ）に示すとおり、出力電力の上昇に伴い利得が増加する、上記歪み特性を有する（即ち、利得はプラス方向に歪む）。
なお、トランジスタ２０１および２０２が、上記の各歪み特性を有する理由は、下記の通りである。
図１１（ａ）は、トランジスタの動作点を、Ｂ級、ＡＢ級、およびＡ級へと変化させたときの、該トランジスタの、出力電力（横軸）と利得（縦軸）との関係を示したグラフである。
図１１（ｂ）は、トランジスタの動作点を、Ｂ級、ＡＢ級、およびＡ級へと変化させたときの、該トランジスタの、出力電力（横軸）と流れるコレクタ電流の電流密度（縦軸）との関係を示したグラフである。
一般に、トランジスタの利得は、コレクタ端子に流れる電流の電流密度（単位エミッタ面積あたりの電流値）に依存しており、該電流密度が大きいほど、利得が大きくなるという特性を有している。
Ａ級動作であるトランジスタ２０１では、図１１（ｂ）に示すとおり、出力電力が小さい領域から、十分大きな電流密度（約５ｋＡ／ｃｍ２）のコレクタ電流が流れるため、図１１（ａ）に示すとおり、小信号（低い出力電力）領域から大信号（高い出力電力）領域までの広い出力電力の範囲において、ほぼ一定の利得が得られる。しかしながら、トランジスタ２０１への入力電力が上昇し、トランジスタ２０１に流れるベース電流が増加すると、バイアス回路２１１の内部抵抗に起因した電圧降下により、トランジスタ２０１のベース電圧は低下する。なお、該ベース電圧の低下度合は、バイアス回路２１１の内部抵抗（出力インピーダンス）の大きさに依存する。このため、出力電力が大きくなると、トランジスタ２０１の利得はわずかながら減少する（図１１（ａ）参照）。つまり、Ａ級動作であるトランジスタ２０１は、出力電力の上昇に伴い利得が減少する、上記歪み特性を有する。
一方、ＡＢ級動作であるトランジスタ２０２では、出力電力が小さい領域では、図１１（ｂ）に示すとおり、コレクタ電流密度が約２〜３ｋＡ／ｃｍ２と小さいため、図１１（ａ）に示すとおり、出力電力の小さい小信号領域では利得が低いが、出力電力の大きい大信号領域になるとコレクタ電流が徐々に大きくなるため、それに伴い電流密度が高くなり、利得が増加する特性となる。
図９に戻って、歪補償回路２２０は、抵抗２２１の抵抗値Ｒｘおよび／またはキャパシタ２２２の静電容量Ｃｘを変化させることで、バイアス回路２１２の出力インピーダンスの値を適宜変化させる。バイアス回路２１２の出力インピーダンス値の変化により、歪補償回路２２０は、トランジスタ２０２における、入力電力に対する出力電力の歪み特性を変化させるものである。
具体的に、歪補償回路２２０は、図１０（ａ）に示すトランジスタ２０２の上記振幅歪み特性と、図１０（ａ）に示すトランジスタ２０１の該振幅歪み特性と、を合成することで、従来型電力増幅器全体としての、入力電力に対する出力電力の歪みが相殺されるように、トランジスタ２０２のベース端子に接続されたバイアス回路２１２の出力インピーダンスの値を設定して、トランジスタ２０２の上記歪み特性を調整するものである。換言すれば、歪補償回路２２０は、トランジスタ２０２の上記歪み特性を、トランジスタ２０１の該歪み特性と略反対となるように変化させる。これにより、増幅段前段を構成するトランジスタ２０１と、増幅段後段（出力段）を構成するトランジスタ２０２と、でそれぞれ発生している歪みは相殺される。結果、図９に示す従来型電力増幅器全体では、図１０（ｂ）に示すとおり、出力電力Ｐｏｕｔの振幅の歪みが概ねキャンセルされる、即ち、広い出力電力Ｐｏｕｔの振幅の範囲において、利得偏差が概ね０ｄＢとなっている。
図１２（ａ）〜（ｄ）は、図９の従来型電力増幅器における出力電力特性のシミュレーション結果を示すグラフである。
なお、図１２（ａ）〜（ｄ）等、以下で説明する、出力電力特性のシミュレーション結果を示す各グラフは、縦軸を電力増幅器の利得偏差ｄＧａｉｎ１（単位：ｄＢ）、横軸を電力増幅器の出力電力Ｐｏｕｔ（単位：ｄＢｍ）としている。
利得偏差とは、小信号（出力電力Ｐｏｕｔが低い）時の利得を基準（０ｄＢ）としたとき、出力電力Ｐｏｕｔが増加した時の利得の変化を表している。線形電力増幅器では、この利得偏差が、出力電力Ｐｏｕｔが大きくなっても変化しない、つまり振幅歪みが小さい特性が望ましい。また、一般的に線形電力増幅器の利得偏差の出力電力Ｐｏｕｔに対する依存性は、ある出力電力Ｐｏｕｔまで一定に推移するが、やがて入力電力Ｐｉｎをいくら大きくしても増加しなくなる。この時の最大出力電力を飽和出力電力という。線形電力増幅器では、この飽和出力電力ができるだけ大きいことが望ましい。
図１２（ａ）は歪補償回路２２０のキャパシタ２２２の静電容量Ｃｘを４ｐＦに固定して、抵抗２２１の抵抗値Ｒｘを、５０Ω、１５０Ω、２５０Ω、および３５０Ωに変化させた場合の利得偏差ｄＧａｉｎ１の出力電力依存性を示す。図１２（ｂ）は、同図（ａ）に示すグラフにおいて、出力電力Ｐｏｕｔの２７ｄＢｍ〜３３ｄＢｍの範囲を拡大して示したグラフである。
図１２（ｃ）は歪補償回路２２０の抵抗２２１の抵抗値Ｒｘを５０Ωに固定して、キャパシタ２２２の静電容量Ｃｘを、１ｐＦ、２ｐＦ、３ｐＦ、および４ｐＦに変化させた場合の利得偏差ｄＧａｉｎ１の出力電力依存性を示す。図１２（ｄ）は、同図（ｃ）に示すグラフにおいて、出力電力Ｐｏｕｔの２７ｄＢｍ〜３３ｄＢｍの範囲を拡大して示したグラフである。
例えば、図１２（ａ）および（ｂ）に示すグラフにおいて、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘ＝５０Ωの場合の飽和出力電力は約３２．６ｄＢｍとなる。ここで、抵抗値Ｒｘを、上記の５０Ωから、１５０Ω、２５０Ω、さらには、３５０Ωへと、順次大きくすると、グラフにあるように利得偏差ｄＧａｉｎ１が変化する。つまり、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘを変化させることで、上記従来型電力増幅器では、出力電力Ｐｏｕｔに対する利得偏差ｄＧａｉｎ１を調整することができ、電力増幅器の低歪み化が可能となる。図１２（ａ）に示すグラフによれば、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘを２５０Ωとした場合、図９に示す従来型電力増幅器の振幅歪みは最も小さくなると言える。
一方、従来型電力増幅器の飽和出力電力は、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘが大きくなる程に、低下している。特に、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘを３５０Ωとした場合、該飽和出力電力は、図１２（ｂ）に示すとおり、約３１．４ｄＢｍにまで低下してしまい、抵抗値Ｒｘを５０Ωとした時と比較すると、約１．２ｄＢも小さくなっている。
また、例えば、図１２（ｃ）および（ｄ）に示すグラフにおいて、歪補償回路２２０のキャパシタ２２２の静電容量Ｃｘ＝４ｐＦの場合の飽和出力電力は、約３２．６ｄＢｍとなる。ここで、静電容量Ｃｘを、上記の４ｐＦから、３ｐＦ、２ｐＦさらには、１ｐＦへと、順次小さくすると、グラフにあるように利得偏差ｄＧａｉｎ１は変化する。つまり、歪補償回路２２０のキャパシタ２２２の静電容量Ｃｘを変化させることで、上記従来型電力増幅器では、出力電力Ｐｏｕｔに対する利得偏差ｄＧａｉｎ１を調整することができ、電力増幅器の低歪み化が可能となる。この場合、図１２（ｃ）に示すグラフによれば、歪補償回路２２０のキャパシタ２２２の静電容量Ｃｘを２ｐＦとした場合、図９に示す従来型電力増幅器の振幅歪みは最も小さくなると言える。
一方、従来型電力増幅器の飽和出力電力は、歪補償回路２２０のキャパシタ２２２の静電容量Ｃｘが小さくなる程に、低下している。特に、歪補償回路２２０のキャパシタ２２２の静電容量Ｃｘを１ｐＦとした場合、該飽和出力電力は、図１２（ｄ）に示すとおり、約３２．１ｄＢｍにまで低下してしまい、静電容量Ｃｘを４ｐＦとした時と比較すると、約０．５ｄＢ小さくなっている。
以上のように、上記従来型電力増幅器において、歪補償回路２２０による歪補償を実施することで、低歪みかつ高効率の電力増幅器を実現するためには、抵抗２２１の抵抗値Ｒｘと、キャパシタ２２２の静電容量Ｃｘと、の少なくとも一方を、最適な値に調整する必要がある。しかしながら、上記従来型電力増幅器において、飽和出力電力の低下をできるだけ抑制するためには、理想的には、抵抗２２１の抵抗値Ｒｘは０とし、キャパシタ２２２の静電容量Ｃｘを無限大としなければならない。そして、該調整に伴い、抵抗２２１の抵抗値Ｒｘが大きくなってしまったり、キャパシタ２２２の静電容量Ｃｘが小さくなってしまったりした場合には、従来型電力増幅器全体の飽和出力電力が低下してしまうという問題が発生する。
〔実施の形態１〕
ここでは、本発明の一実施の形態に係る、電力増幅器のシミュレーション回路、および、該シミュレーション回路により測定した、出力電力特性のシミュレーション結果について説明を行う。
図１は、本発明の一実施の形態に係る電力増幅器のシミュレーション回路の構成を示す図である。
図１に示すとおり、シミュレーション回路として表すと、本発明に係る電力増幅器１は、図９に示す上記従来型電力増幅器のシミュレーション回路の構成において、バイアス回路２１１に歪補償回路（前段歪補償回路）２３０をさらに備える構成である。歪補償回路２３０は、抵抗２３１とキャパシタ２３２との直列回路であり、該直列回路は、好ましくは図１に示すとおり、抵抗Ｒ２に対して並列に接続される。
なお、図１に示す電力増幅器１は、歪補償回路２３０を、ベースバラスト抵抗としての抵抗Ｒ２に対して並列接続となるように付加することにより、キャパシタ２３２のバイパス効果により、抵抗Ｒ２によるトランジスタ２０１のベース電圧の低下を抑制して、トランジスタ２０１の飽和出力電力の低下をさらに抑制している。この場合、歪補償回路２３０は、バイアス回路２１１の出力インピーダンスを調整するときには、抵抗Ｒ２に対して並列に接続するのが好ましい。
歪補償回路２３０は、抵抗２３１の抵抗値Ｒｙおよびキャパシタ２３２の静電容量Ｃｙの変化に応じて、トランジスタ２０１のベース端子に接続された、バイアス回路２１１の出力インピーダンスを適宜変化させる。このバイアス回路２１１の出力インピーダンスの変化により、歪補償回路２３０は、トランジスタ２０１における、入力電力に対する出力電力の歪み特性を変化させるものである。
図１に示す電力増幅器１では、まず、図９に示す従来型電力増幅器と同じく、トランジスタ２０１のベースバイアス点を、Ａ級またはＡ級に近いＡＢ級に設定し、かつ、トランジスタ２０２のベースバイアス点を、Ｂ級またはＢ級に近いＡＢ級に設定する。このとき、トランジスタ２０１は、出力電力の上昇に伴い利得が減少する、上記歪み特性を有する一方、トランジスタ２０２は、出力電力の上昇に伴い利得が増加する、上記歪み特性を有する。
続いて、図１に示す電力増幅器１では、歪補償回路２２０の、抵抗２２１の抵抗値Ｒｘを０とし、キャパシタ２２２の静電容量Ｃｘを無限大とする。これにより、歪補償回路２２０は、トランジスタ２０２の飽和出力電力が最大となるように、バイアス回路２１２の出力インピーダンスの値を設定することとなる。なお、厳密に言えば、電力増幅器１および後述する電力増幅器２（図３参照）において、キャパシタ２２２の静電容量Ｃｘは、入力電力Ｐｉｎが有する周波数において、該静電容量Ｃｘのインピーダンスの値が十分に大きくなる（即ち、バイアス回路２１２のインピーダンスが、十分小さくなる）値、例えば、電力増幅器１および後述する電力増幅器２の動作周波数が２ＧＨｚ以上の場合は、１０ｐＦ程度であればよい。
そして、その後、図１に示す電力増幅器１では、歪補償回路２３０の、抵抗２３１の抵抗値Ｒｙおよび／またはキャパシタ２３２の静電容量Ｃｙを適宜変化させて、バイアス回路２１１の出力インピーダンスの値を設定して、トランジスタ２０１の上記歪み特性を調整する。
具体的に、歪補償回路２３０は、飽和出力電力が最大となったトランジスタ２０２の上記歪み特性と、トランジスタ２０１の該歪み特性と、を合成することで、電力増幅器１の、入力電力に対する出力電力の歪みが相殺されるように、バイアス回路２１１の出力インピーダンスの値を設定して、トランジスタ２０１の上記振幅歪み特性を調整する。
図２（ａ）〜（ｄ）は、図１に示す上記シミュレーション回路により測定した、電力増幅器１における出力電力特性のシミュレーション結果を示すグラフである。
なお、図２（ａ）に示すグラフは、縦軸を電力増幅器１の利得偏差ｄＧａｉｎ１、横軸を電力増幅器１の出力電力Ｐｏｕｔの振幅として、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙを、０Ω、１０Ω、２０Ω、３０Ω、および４０Ωに変化させた場合のそれぞれにおける、電力増幅器１全体での利得偏差ｄＧａｉｎ１と出力電力Ｐｏｕｔの振幅との関係を示している。また、図２（ｂ）に示すグラフは、同図（ａ）に示すグラフにおいて、出力電力Ｐｏｕｔの振幅が２７ｄＢｍ〜３３ｄＢｍに該当する範囲を拡大して示したグラフである。ここで、図２（ａ）および（ｂ）において、歪補償回路２３０のキャパシタ２３２の静電容量Ｃｙは、いずれも同一の値（４ｐＦ）であるものとする。
また、図２（ｃ）に示すグラフは、縦軸を電力増幅器１の利得偏差ｄＧａｉｎ１、横軸を電力増幅器１の出力電力Ｐｏｕｔの振幅として、歪補償回路２３０のキャパシタ２３２の静電容量Ｃｙを、１ｐＦ、２ｐＦ、３ｐＦ、および４ｐＦに変化させた場合のそれぞれにおける、電力増幅器１全体での利得偏差ｄＧａｉｎ１と出力電力Ｐｏｕｔの振幅との関係を示している。また、図２（ｄ）に示すグラフは、同図（ｃ）に示すグラフにおいて、出力電力Ｐｏｕｔの振幅が２７ｄＢｍ〜３３ｄＢｍに該当する範囲を拡大して示したグラフである。ここで、図２（ｃ）および（ｄ）において、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙは、いずれも同一の値（０Ω）であるものとする。
さらに、図２（ａ）〜（ｄ）に示すグラフにおいてはいずれも、図１に示す電力増幅器１において、歪補償回路２２０の、抵抗２２１の抵抗値Ｒｘが０Ωであり、キャパシタ２２２の静電容量Ｃｘが無限大である場合を示すものとする。
例えば、図２（ａ）および（ｂ）に示すグラフにおいて、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙ＝０Ωの場合の飽和出力電力は約３２．７ｄＢｍとなる。ここで、抵抗値Ｒｙを、上記の０Ωから、１０Ω、２０Ω、３０Ωさらには、４０Ωへと、順次大きくすると、グラフにあるように利得偏差ｄＧａｉｎ１が変化する。つまり、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙを変化させることで、電力増幅器１では、出力電力Ｐｏｕｔに対する利得偏差ｄＧａｉｎ１を調整することができ、電力増幅器１の低歪み化が可能となる。図２（ａ）に示すグラフによれば、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙを３０Ωとした場合、電力増幅器１の振幅歪みは最も小さくなると言える。一方、飽和出力電力は歪補償回路２３０の抵抗２３１の抵抗値Ｒｙが変化しても、ほぼ一定（約３２．６〜約３２．７ｄＢｍ）となっている。
以上のとおり、予め、歪補償回路２２０の、抵抗２２１の抵抗値Ｒｘが０Ωであり、キャパシタ２２２の静電容量Ｃｘが無限大である、図１に示す電力増幅器１では、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙの大小に関らず、図２（ｂ）に示すとおり、約３２．６ｄＢｍ〜約３２．７ｄＢｍの高い飽和出力電力を得ることができる。
また、例えば、図２（ｃ）および（ｄ）に示すグラフにおいて、歪補償回路２３０のキャパシタ２３２の静電容量Ｃｙ＝４ｐＦの場合の飽和出力電力は３２．７ｄＢｍとなる。ここで、静電容量Ｃｙを、上記の４ｐＦから、３ｐＦ、２ｐＦさらには、１ｐＦへと、順次小さくすると、グラフにあるように利得偏差ｄＧａｉｎ１が変化する。つまり、歪補償回路２３０のキャパシタ２３２の静電容量Ｃｙを変化させることで、電力増幅器１では、出力電力Ｐｏｕｔに対する利得偏差ｄＧａｉｎ１を調整することができ、電力増幅器１の低歪み化が可能となる。図２（ｃ）に示すグラフによれば、歪補償回路２３０のキャパシタ２３２の静電容量Ｃｙを２ｐＦとした場合、電力増幅器１の振幅歪みは最も小さくなると言える。一方、飽和出力電力は歪補償回路２３０のキャパシタ２３２の静電容量Ｃｙが変化しても、ほぼ一定（約３２．７ｄＢｍ）となっている。
以上のとおり、予め、歪補償回路２２０の、抵抗２２１の抵抗値Ｒｘが０Ωであり、キャパシタ２２２の静電容量Ｃｘが無限大である、図１に示す電力増幅器１では、歪補償回路２３０のキャパシタ２３２の静電容量Ｃｙの大小に関らず、図２（ｄ）に示すとおり、約３２．７ｄＢｍの高い飽和出力電力を得ることができる。
〔実施の形態２〕
ここでは、本発明の別の実施の形態に係る、電力増幅器のシミュレーション回路、および、該シミュレーション回路により測定した、出力電力特性のシミュレーション結果について説明を行う。
図３は、本発明の別の実施の形態に係る電力増幅器のシミュレーション回路の構成を示す図である。
図３に示す電力増幅器２は、図１に示す電力増幅器１の構成において、さらに、バイアス回路２１２に、抵抗２４１およびキャパシタ２４２の直列回路である歪補償回路（出力段歪補償回路）２４０と、抵抗（出力段ベースバラスト抵抗）Ｒ１２と、を備える。抵抗Ｒ１２は、トランジスタ２０２のベース端子とバイポーラトランジスタＴ２のエミッタ端子との間に備えられており、トランジスタ２０２の熱暴走防止のためのバラスト抵抗である。
図３に示す電力増幅器２は、図１に示す電力増幅器１の構成において、歪補償回路２３０と同様の構成（抵抗２４１およびキャパシタ２４２の直列回路）および機能を有している歪補償回路２４０を、ベースバラスト抵抗としての抵抗Ｒ１２に対して並列接続となるように付加することにより、キャパシタ２４２のバイパス効果により、抵抗Ｒ１２によるトランジスタ２０２のベース電圧の低下を抑制して、トランジスタ２０２の飽和出力電力の低下をさらに抑制することができる。
図４は、図３に示す上記シミュレーション回路により測定した、電力増幅器２における出力電力特性のシミュレーション結果を示すグラフである。
なお、図４に示すグラフは、縦軸を電力増幅器２の利得偏差ｄＧａｉｎ１、横軸を電力増幅器２の出力電力Ｐｏｕｔとして、歪補償回路２２０の、抵抗２２１の抵抗値Ｒｘを０Ω、キャパシタ２２２の静電容量Ｃｘを１０ｐＦ（無限大）とし、歪補償回路２３０の、抵抗２３１の抵抗値Ｒｙを０Ω、キャパシタ２３２の静電容量Ｃｙを１０ｐＦとし、歪補償回路２４０の、抵抗２４１の抵抗値Ｒｚを０Ω、キャパシタ２４２の静電容量Ｃｚを１０ｐＦとした場合における、該電力増幅器２全体での利得偏差ｄＧａｉｎ１と出力電力Ｐｏｕｔの振幅との関係を示している。換言すれば、図４に示すグラフは、図３に示す電力増幅器２において、トランジスタ２０１および２０２の両方を、飽和出力電力が最大となるように設定した場合の、電力増幅器２全体での利得偏差ｄＧａｉｎ１と出力電力Ｐｏｕｔの振幅との関係を示している。
図４に示すグラフでは、利得偏差ｄＧａｉｎ１が約０．０ｄＢ〜約０．７ｄＢの間に維持されている。また、電力増幅器２の飽和出力電力は、約３３．０ｄＢｍである。
図５は、図３に示す上記シミュレーション回路により測定した、電力増幅器２における出力電力特性の、別のシミュレーション結果を示すグラフである。
なお、図５に示すグラフは、縦軸を電力増幅器２の利得偏差ｄＧａｉｎ１、横軸を電力増幅器２の出力電力Ｐｏｕｔの振幅として、歪補償回路２２０の、抵抗２２１の抵抗値Ｒｘを０Ωまたは１８０Ω（即ち、抵抗値Ｒｘを調整する）、キャパシタ２２２の静電容量Ｃｘを１０ｐＦとし、歪補償回路２３０の、抵抗２３１の抵抗値Ｒｙを０Ω、キャパシタ２３２の静電容量Ｃｙを１０ｐＦとし、歪補償回路２４０の、抵抗２４１の抵抗値Ｒｚを０Ω、キャパシタ２４２の静電容量Ｃｚを１０ｐＦとした場合における、該電力増幅器２全体での利得偏差ｄＧａｉｎ１と出力電力Ｐｏｕｔの振幅との関係を示している。
図５に示すグラフにおいて、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘが０Ωである場合は、図４に示すグラフと同じ電力増幅器２の条件となる。
一方、図５に示すグラフにおいて、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘが１８０Ωである場合は、出力電力Ｐｏｕｔが約１０ｄＢｍ〜約３０ｄＢｍの範囲において、利得偏差ｄＧａｉｎ１が、約０ｄＢに維持される。即ち、該範囲において、電力増幅器２の振幅は、ほとんど歪んでいない。しかしながら、図５に示すグラフにおいて、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘが１８０Ωである場合は、電力増幅器２の飽和出力電力は、約３２．０ｄＢｍであり、歪補償回路２２０の抵抗２２１の抵抗値Ｒｘが０Ωである場合（約３３．０ｄＢｍ）と比較して１ｄＢ程低下している。
図６は、図３に示す上記シミュレーション回路により測定した、電力増幅器２における出力電力特性の、さらに別のシミュレーション結果を示すグラフである。
なお、図６に示すグラフは、縦軸を電力増幅器２の利得偏差ｄＧａｉｎ１、横軸を電力増幅器２の出力電力Ｐｏｕｔの振幅として、歪補償回路２２０の、抵抗２２１の抵抗値Ｒｘを０Ω、キャパシタ２２２の静電容量Ｃｘを１０ｐＦとし、歪補償回路２３０の、抵抗２３１の抵抗値Ｒｙを０Ωまたは７０Ω（即ち、抵抗値Ｒｙを調整する）、キャパシタ２３２の静電容量Ｃｙを１０ｐＦとし、歪補償回路２４０の、抵抗２４１の抵抗値Ｒｚを０Ω、キャパシタ２４２の静電容量Ｃｚを１０ｐＦとした場合における、該電力増幅器２全体での利得偏差ｄＧａｉｎ１と出力電力Ｐｏｕｔの振幅との関係を示している。
図６に示すグラフにおいて、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙが０Ωである場合は、図４に示すグラフと同じ電力増幅器２の条件となる。
一方、図６に示すグラフにおいて、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙが７０Ωである場合は、出力電力Ｐｏｕｔの振幅が約１０ｄＢｍ〜約３０ｄＢｍの範囲において、利得偏差ｄＧａｉｎ１が、約０．０ｄＢ〜約０．２ｄＢに維持される。即ち、該範囲において、電力増幅器２の利得は、歪みが大幅に低減されている。さらに、図６に示すグラフにおいて、電力増幅器２の飽和出力電力は、約３３．０ｄＢｍであり、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙが０Ωである場合と比較してほとんど変化がない。
つまり、図６に示すグラフにおいて、歪補償回路２３０の抵抗２３１の抵抗値Ｒｙが７０Ωである場合は、低歪みかつ高効率の電力増幅器２の実現に伴い、電力増幅器２の飽和出力電力の低下が抑制されている。
なお、上記の各実施の形態では、増幅素子としてのトランジスタを２個備えた、増幅段が２段の電力増幅器について説明を行ってきたが、増幅段の段数はこれに限定されず、本発明は、増幅素子としてのトランジスタを３個以上備えた、増幅段が３段以上の電力増幅器においても適用可能である。
増幅段が３段以上の電力増幅器において、本発明を適用する場合は、該増幅段における出力段（最も後段）を構成するトランジスタの飽和出力電力を最大とし、該出力段よりも前段の増幅段を構成する、少なくとも１個のトランジスタの上記歪み特性を、前段歪補償回路により変化させて、上述した要領で、電力増幅器の、入力電力に対する出力電力の歪みを相殺すればよい。
〔実施の形態３〕
図７は、本発明に係る電力増幅器を備えた無線通信装置の構成を示す回路ブロック図である。
図７に示す無線通信装置３０は、電力増幅器３６からの出力信号（出力電力Ｐｏｕｔ）を外部に出力するアンテナ（送信アンテナ）３１と、上記アンテナ３１が接続されたアンテナ共用器３２と、上記アンテナ共用器３２の出力端子に接続された受信回路３３と、上記アンテナ共用器３２の入力端子に接続された送信回路３４と、上記受信回路３３からの受信信号を受信するものであり、変復調器およびベースバンド回路等を有する回路ブロック３５と、上記回路ブロック３５からの送信信号を受信する前段回路３７と、上記前段回路３７からの送信信号を増幅して、アンテナ共用器３２に出力する電力増幅器３６と、を備える構成である。なお、無線通信装置３０は、上記電力増幅器３６と前段回路３７とで、機能ブロックとしての送信回路３４を構成している。
上記電力増幅器３６としては、電力増幅器１（図１参照）または電力増幅器２（図３参照）を使用することによって、無線通信装置３０の送信時の特性を低歪みかつ高効率にすることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、低歪みかつ高効率の電力増幅器の実現に伴う、飽和出力電力の低下の虞を低減することが可能になるという効果を奏するものである。このため、本発明は、携帯端末などの無線通信装置において、デジタル信号の変調波を、低歪みかつ高効率に電力増幅する電力増幅器、電力増幅器の制御方法、および無線通信装置に適用することできる。
本発明の一実施の形態に係る電力増幅器のシミュレーション回路の構成を示す図である。 図２（ａ）〜（ｄ）は、図１に示すシミュレーション回路により測定した、上記電力増幅器における出力電力特性のシミュレーション結果を示すグラフである。 本発明の別の実施の形態に係る電力増幅器のシミュレーション回路の構成を示す図である。 図３に示すシミュレーション回路により測定した、上記電力増幅器における出力電力特性のシミュレーション結果を示すグラフである。 図３に示すシミュレーション回路により測定した、上記電力増幅器における出力電力特性の、別のシミュレーション結果を示すグラフである。 図３に示すシミュレーション回路により測定した、上記電力増幅器における出力電力特性の、さらに別のシミュレーション結果を示すグラフである。 本発明に係る電力増幅器を備えた無線通信装置の構成を示す回路ブロック図である。 一般的な電力増幅器の基本回路構成を示す図である。 従来技術に係る電力増幅器のシミュレーション回路の構成を示す図である。 図１０（ａ）は、前段バイポーラトランジスタと出力段バイポーラトランジスタとの、出力電力に対する利得の関係（歪み特性）を示すグラフであり、図１０（ｂ）は、図９に示す電力増幅器の、出力電力に対する利得の関係（歪み特性）を示すグラフである。 図１１（ａ）は、トランジスタの動作点を、Ｂ級、ＡＢ級、およびＡ級へと変化させたときの、出力電力と利得との関係を示したグラフであり、図１１（ｂ）は、トランジスタの動作点を、Ｂ級、ＡＢ級、およびＡ級へと変化させたときの、出力電力と流れるコレクタ電流の電流密度との関係を示したグラフである。 図１２（ａ）〜（ｄ）は、図９に示すシミュレーション回路により測定した、従来技術に係る電力増幅器における出力電力特性のシミュレーション結果を示すグラフである。 従来技術に係る電力増幅器の回路構成を示す図である。
符号の説明
１、２、３６ 電力増幅器
３０ 無線通信装置
３１ アンテナ（送信アンテナ）
２０１ トランジスタ（前段バイポーラトランジスタ）
２０２ トランジスタ（出力段バイポーラトランジスタ）
２１１ バイアス回路（前段バイアス回路）
２１２ バイアス回路（出力段バイアス回路）
２２０ 歪補償回路（出力段歪補償回路）
２３０ 歪補償回路（前段歪補償回路）
２４０ 歪補償回路（出力段歪補償回路）
Ｃｘ キャパシタ２２２の静電容量
Ｃｙ キャパシタ２３２の静電容量
Ｃｚ キャパシタ２４２の静電容量
Ｒ２ 抵抗（前段ベースバラスト抵抗）
Ｒ１２ 抵抗（出力段ベースバラスト抵抗）
Ｒｘ 抵抗２２１の抵抗値
Ｒｙ 抵抗２３１の抵抗値
Ｒｚ 抵抗２４１の抵抗値

Claims (9)

  1. バイポーラトランジスタからなる増幅段を、複数有しており、
    複数の上記増幅段における出力段を構成する、出力段バイポーラトランジスタのベース端子に接続された出力段バイアス回路と、出力段よりも前段の増幅段を構成する、前段バイポーラトランジスタのベース端子に接続された前段バイアス回路と、を備える電力増幅器であって、
    上記出力段バイポーラトランジスタの飽和出力電力が最大となるように、上記出力段バイアス回路の出力インピーダンスを低く設定する出力段歪補償回路と、
    上記飽和出力電力が最大となった上記出力段バイポーラトランジスタの、入力電力に対する出力電力の振幅歪み特性と、上記前段バイポーラトランジスタの、該振幅歪み特性と、により、上記電力増幅器の、入力電力に対する出力電力の振幅歪みを相殺するように、上記前段バイアス回路の出力インピーダンスを設定する前段歪補償回路と、を備えることを特徴とする電力増幅器。
  2. 上記前段バイポーラトランジスタは、出力電力の上昇に伴い利得が減少する、上記振幅歪み特性を有している一方、
    上記出力段バイポーラトランジスタは、出力電力の上昇に伴い利得が増加する、上記振幅歪み特性を有していることを特徴とする請求項１に記載の電力増幅器。
  3. 上記前段歪補償回路は、抵抗およびキャパシタの直列回路であり、該抵抗の抵抗値および該キャパシタの静電容量の少なくとも一方を変化させることで、上記前段バイアス回路の出力インピーダンスを所望の値に設定するものであることを特徴とする請求項１または２に記載の電力増幅器。
  4. 上記前段歪補償回路は、上記前段バイポーラトランジスタのベース端子に接続された前段ベースバラスト抵抗に対して並列に接続されていることを特徴とする請求項３に記載の電力増幅器。
  5. 上記出力段歪補償回路は、抵抗およびキャパシタの直列回路であり、該抵抗の抵抗値および該キャパシタの静電容量の少なくとも一方を変化させることで、上記出力段バイアス回路の出力インピーダンスを所望の値に設定するものであることを特徴とする請求項１〜４のいずれか１項に記載の電力増幅器。
  6. 上記出力段歪補償回路は、上記出力段バイポーラトランジスタのベース端子に接続された出力段ベースバラスト抵抗に対して並列に接続されていることを特徴とする請求項５に記載の電力増幅器。
  7. バイポーラトランジスタからなる増幅段を、複数有しており、
    複数の上記増幅段における出力段を構成する、出力段バイポーラトランジスタのベース端子に接続された出力段バイアス回路と、出力段よりも前段の増幅段を構成する、前段バイポーラトランジスタのベース端子に接続された前段バイアス回路と、を備える電力増幅器の制御方法であって、
    上記出力段バイポーラトランジスタの飽和出力電力が最大となるように、上記出力段バイアス回路の出力インピーダンスを低く設定し、
    上記飽和出力電力が最大となった上記出力段バイポーラトランジスタの、入力電力に対する出力電力の振幅歪み特性と、上記前段バイポーラトランジスタの、該振幅歪み特性と、により、上記電力増幅器の、入力電力に対する出力電力の振幅歪みを相殺するように、上記前段バイアス回路の出力インピーダンスを調整することを特徴とする電力増幅器の制御方法。
  8. さらに、上記前段バイポーラトランジスタの動作方式を、Ａ級またはＡＢ級とし、かつ、上記出力段バイポーラトランジスタの動作方式を、Ｂ級またはＡＢ級とすることを特徴とする請求項７に記載の電力増幅器の制御方法。
  9. 請求項１〜６のいずれか１項に記載の電力増幅器と、
    上記電力増幅器からの出力信号を受信し、外部に出力する送信アンテナと、を備えた無線通信装置。
JP2008239829A 2008-09-18 2008-09-18 電力増幅器、電力増幅器の制御方法、および無線通信装置 Expired - Fee Related JP4560573B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008239829A JP4560573B2 (ja) 2008-09-18 2008-09-18 電力増幅器、電力増幅器の制御方法、および無線通信装置
US12/483,907 US7893769B2 (en) 2008-09-18 2009-06-12 Power amplifier, method for controlling power amplifier, and wireless communication apparatus
CN2009101598435A CN101677229B (zh) 2008-09-18 2009-07-06 功率放大器、功率放大器的控制方法以及无线通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239829A JP4560573B2 (ja) 2008-09-18 2008-09-18 電力増幅器、電力増幅器の制御方法、および無線通信装置

Publications (2)

Publication Number Publication Date
JP2010074542A true JP2010074542A (ja) 2010-04-02
JP4560573B2 JP4560573B2 (ja) 2010-10-13

Family

ID=42006682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239829A Expired - Fee Related JP4560573B2 (ja) 2008-09-18 2008-09-18 電力増幅器、電力増幅器の制御方法、および無線通信装置

Country Status (3)

Country Link
US (1) US7893769B2 (ja)
JP (1) JP4560573B2 (ja)
CN (1) CN101677229B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124613A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電力増幅回路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9143172B2 (en) * 2009-06-03 2015-09-22 Qualcomm Incorporated Tunable matching circuits for power amplifiers
US8963611B2 (en) * 2009-06-19 2015-02-24 Qualcomm Incorporated Power and impedance measurement circuits for a wireless communication device
US8750810B2 (en) * 2009-07-24 2014-06-10 Qualcomm Incorporated Power amplifier with switched output matching for multi-mode operation
US9559639B2 (en) * 2009-08-19 2017-01-31 Qualcomm Incorporated Protection circuit for power amplifier
US8072272B2 (en) * 2009-08-19 2011-12-06 Qualcomm, Incorporated Digital tunable inter-stage matching circuit
JP6341461B2 (ja) * 2013-09-11 2018-06-13 株式会社村田製作所 電力増幅器
JP2019057837A (ja) 2017-09-21 2019-04-11 株式会社村田製作所 電力増幅回路
CN109617531B (zh) * 2017-10-04 2023-08-25 株式会社村田制作所 功率放大电路
JP2019068404A (ja) * 2017-10-04 2019-04-25 株式会社村田製作所 電力増幅回路
US11431306B2 (en) * 2019-09-26 2022-08-30 Smarter Microelectronics (Guang Zhou) Co., Ltd. Compensation circuit for amplitude modulation-amplitude modulation of radio frequency power amplifier
CN115882795B (zh) * 2023-02-03 2023-04-28 成都明夷电子科技有限公司 一种具备线性化补偿结构的功率放大器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135750A (ja) * 1996-11-01 1998-05-22 Mitsubishi Electric Corp マイクロ波帯アンプ
JP2001102873A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 線形増幅器及びこれを用いた無線通信装置
JP2002084144A (ja) * 2000-09-07 2002-03-22 Sharp Corp 電力増幅器および無線通信装置
JP2002111400A (ja) * 2000-10-03 2002-04-12 Nec Corp 電力増幅器
JP2002171145A (ja) * 2000-11-30 2002-06-14 Gigatec Kk 電力増幅回路
JP2003324325A (ja) * 2002-02-27 2003-11-14 Sharp Corp 電力増幅器
WO2005067139A1 (ja) * 2004-01-05 2005-07-21 Nec Corporation 増幅器
JP2007036973A (ja) * 2005-07-29 2007-02-08 Sharp Corp 電力増幅器および通信装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271708B2 (ja) * 2007-02-01 2009-06-03 シャープ株式会社 電力増幅器、およびそれを備えた多段増幅回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135750A (ja) * 1996-11-01 1998-05-22 Mitsubishi Electric Corp マイクロ波帯アンプ
JP2001102873A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 線形増幅器及びこれを用いた無線通信装置
JP2002084144A (ja) * 2000-09-07 2002-03-22 Sharp Corp 電力増幅器および無線通信装置
JP2002111400A (ja) * 2000-10-03 2002-04-12 Nec Corp 電力増幅器
JP2002171145A (ja) * 2000-11-30 2002-06-14 Gigatec Kk 電力増幅回路
JP2003324325A (ja) * 2002-02-27 2003-11-14 Sharp Corp 電力増幅器
WO2005067139A1 (ja) * 2004-01-05 2005-07-21 Nec Corporation 増幅器
JP2007036973A (ja) * 2005-07-29 2007-02-08 Sharp Corp 電力増幅器および通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124613A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電力増幅回路

Also Published As

Publication number Publication date
US20100066445A1 (en) 2010-03-18
CN101677229B (zh) 2013-02-27
JP4560573B2 (ja) 2010-10-13
CN101677229A (zh) 2010-03-24
US7893769B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
JP4560573B2 (ja) 電力増幅器、電力増幅器の制御方法、および無線通信装置
US10601374B2 (en) Power amplifier module
US7917106B2 (en) RF power amplifier controller circuit including calibrated phase control loop
US7439808B2 (en) High-frequency power amplifier
EP1984978B1 (en) Amplifier compression controller circuit
US8013674B2 (en) Amplifier compression adjustment circuit
JP5958483B2 (ja) 電力増幅モジュール
US20070184796A1 (en) Amplifier compression controller circuit
JP2010124433A (ja) 高周波電力増幅器
JP3510194B2 (ja) 電力増幅器および無線通信装置
KR20060129383A (ko) 증폭기용 적응형 바이어스 전류 회로 및 방법
US8618879B2 (en) Semiconductor device
JP3607855B2 (ja) 電力増幅器
JP2020184665A (ja) 送受信回路
KR20210068071A (ko) 푸시-풀 전력 증폭기들을 위한 부하선 스위칭
JP2021069089A (ja) 電力増幅モジュール及び電力増幅方法
JP2016213547A (ja) 電力増幅モジュール
JP2002223127A (ja) 電力増幅回路およびそれを用いた通信装置
JP2006157435A (ja) 歪補償回路、それを用いた電力増幅器および電力増幅器を備える通信装置
JP2005045440A (ja) 電力増幅器及びこれを用いた無線通信装置
JP3808064B2 (ja) 電力増幅器を備える通信装置
JP2001028526A (ja) 高周波電力増幅装置
KR20040084500A (ko) 전력 증폭기
JP2006033134A (ja) 高周波電力増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees