JP2019068404A - 電力増幅回路 - Google Patents

Abstract

【課題】広い帯域においてゲインの線形性劣化が抑制される電力増幅回路を提供する。【解決手段】電力増幅回路１００は、第１信号ＲＦ１を増幅して第２信号ＲＦ２を出力する第１トランジスタＱ１と、第２信号に応じた信号を増幅して第３信号ＲＦ３を出力する第２トランジスタＱ２と、第１トランジスタのベースに第１バイアス電流Ｉｂｉａｓ１又は電圧Ｖｂｂを供給する第３トランジスタＱ５と、第２トランジスタのベースに第２バイアス電流Ｉｂｉａｓ２を供給する第４トランジスタＱ８とを備える。第１トランジスタのエミッタ面積に対する第３トランジスタのエミッタ面積の比率は、第２トランジスタのエミッタ面積に対する第４トランジスタのエミッタ面積の比率より大きい。【選択図】図１

Description

本発明は、電力増幅回路に関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ‐Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、電力増幅用のトランジスタにバイアス電流を供給するためのバイアス回路が用いられる。例えば、特許文献１には、エミッタフォロアにより構成されたバイアス回路を用いた電力増幅回路が開示されている。当該バイアス回路では、バイアス電流供給用のトランジスタのエミッタから、増幅用のトランジスタのベースに向かってバイアス電流が出力される。

特開２０１６−２１３５５７号公報

上述のようにエミッタフォロアにより構成されたバイアス回路においては、バイアス電流の電流量がＲＦ信号の影響を受ける。具体的には、ＲＦ信号のレベルが大きくなると、バイアス電流に負の電流（増幅用のトランジスタのベースからバイアス電流供給用のトランジスタのエミッタ側への電流）が発生する。このとき、バイアス電流供給用のトランジスタのベース・エミッタ間のＰＮ接合の整流特性によって、当該負の電流がカットされてしまう。これにより、正の方向にバイアス電流が流れる割合が増加し、バイアス電流の平均値が高くなる。従って、電力増幅回路のゲインが上昇し、結果として電力増幅回路におけるゲインの線形性劣化を招く。

この問題に対処するため、特許文献１に開示される構成では、バイアス電流供給用のトランジスタのベース・エミッタ間に負の電流を通す電流経路を設けることにより、バイアス電流の負の部分がカットされないようにしている。これにより、ＲＦ信号のレベルが大きくても、バイアス電流の平均値の上昇が抑制される。

しかしながら、上記の構成では負の電流を通す経路としてキャパシタが用いられているため、当該経路が周波数特性を有することとなる。これにより、例えばマルチバンド技術に見られるようにＲＦ信号の周波数帯域が広範囲にわたる場合、周波数に応じて特性が変動してしまうという問題がある。

本発明は、かかる事情に鑑みてなされたものであり、広い帯域においてゲインの線形性劣化が抑制される電力増幅回路を提供することを目的とする。

かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、第１信号を増幅して第２信号を出力する第１トランジスタと、第２信号に応じた信号を増幅して第３信号を出力する第２トランジスタと、第１トランジスタのベースに第１バイアス電流又は電圧を供給する第３トランジスタと、第２トランジスタのベースに第２バイアス電流又は電圧を供給する第４トランジスタと、を備え、第１トランジスタのエミッタ面積に対する第３トランジスタのエミッタ面積の比率は、第２トランジスタのエミッタ面積に対する第４トランジスタのエミッタ面積の比率より大きい。

本発明によれば、広い帯域においてゲインの線形性劣化が抑制される電力増幅回路を提供することができる。

本発明の一実施形態に係る電力増幅回路の構成例を示す図である。 トランジスタＱ１を構成する１つのセルの構造を示した平面図である。 本発明の一実施形態に係る電力増幅回路における電圧Ｖｂｂのシミュレーション結果の一例を示すグラフである。 本発明の一実施形態に係る電力増幅回路における前段のゲインのシミュレーション結果の一例を示すグラフである。 本発明の比較例に係る電力増幅回路におけるＡＣＬＲ特性のシミュレーション結果の一例を示すグラフである。 本発明の一実施形態に係る電力増幅回路におけるＡＣＬＲ特性のシミュレーション結果の一例を示すグラフである。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態に係る電力増幅回路の構成例を示す図である。図１に示される電力増幅回路１００は、例えば、携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、ＬＴＥ−Ａｄｖａｎｃｅｄ Ｐｒｏ等の通信規格の信号の電力を増幅する。また、電力増幅回路１００は、例えば複数の異なる周波数帯域の信号の電力を増幅する。ＲＦ信号の周波数は、例えば数百ＭＨｚ〜数十ＧＨｚ程度である。なお、電力増幅回路１００が増幅する信号の通信規格及び周波数はこれらに限られない。

電力増幅回路１００は、例えば増幅器１１０，１１１及びバイアス回路１２０，１２１を備える。

増幅器１１０，１１１は、２段の増幅器を構成している。前段（ドライブ段）の増幅器１１０は、ＲＦ信号ＲＦ１（第１信号）を増幅して、ＲＦ信号ＲＦ２（第２信号）を出力する。後段（パワー段）の増幅器１１１は、ＲＦ信号ＲＦ２をさらに増幅して、ＲＦ信号ＲＦ３（第３信号）を出力する。なお、増幅器の段数は２段に限られず、３段以上であってもよい。

バイアス回路１２０，１２１は、それぞれ、増幅器１１０，１１１にバイアス電流又は電圧を供給する。具体的には、バイアス回路１２０（第１バイアス回路）は、バイアス電流Ｉｂｉａｓ１（第１バイアス電流）を前段の増幅器１１０に供給する。また、バイアス回路１２１（第２バイアス回路）は、バイアス電流Ｉｂｉａｓ２（第２バイアス電流）を後段の増幅器１１１に供給する。バイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２の電流量によって増幅器１１０，１１１のゲインが制御される。

なお、図示は省略されているが、電力増幅回路１００は、各増幅器１１０，１１１の前段及び後段に、回路間のインピーダンスを整合させる整合回路を備えていてもよい。

次に、増幅器１１０，１１１及びバイアス回路１２０，１２１の具体的な構成例について説明する。

前段の増幅器１１０は、例えば、トランジスタＱ１、キャパシタＣ１及び抵抗素子Ｒ１を備える。同様に、後段の増幅器１１１は、例えば、トランジスタＱ２、キャパシタＣ２及び抵抗素子Ｒ２を備える。

トランジスタＱ１（第１トランジスタ）及びトランジスタＱ２（第２トランジスタ）は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。トランジスタＱ１は、ベースにＲＦ信号ＲＦ１及びバイアス電流Ｉｂｉａｓ１が供給され、コレクタに電源電圧が供給され、エミッタが接地される。これにより、トランジスタＱ１は、ＲＦ信号ＲＦ１を増幅して、コレクタからＲＦ信号ＲＦ２を出力する。トランジスタＱ２は、ベースにＲＦ信号ＲＦ２及びバイアス電流Ｉｂｉａｓ２が供給され、コレクタに電源電圧が供給され、エミッタが接地される。これにより、トランジスタＱ２は、ＲＦ信号ＲＦ２をさらに増幅して、コレクタからＲＦ信号ＲＦ３を出力する。

なお、図示は省略されているが、トランジスタＱ１，Ｑ２のコレクタには、チョークインダクタを経由して電源電圧が供給されていてもよい。

キャパシタＣ１，Ｃ２は、それぞれ、入力されるＲＦ信号に含まれる直流成分を遮断し、交流成分を通過させるカップリングコンデンサである。

抵抗素子Ｒ１，Ｒ２は、それぞれ、バイアス回路１２０，１２１とトランジスタＱ１，Ｑ２のベースとの間に接続される。バイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２が抵抗素子Ｒ１，Ｒ２を経由して供給されることにより、トランジスタＱ１，Ｑ２の温度上昇によるバイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２の増加が抑制される。

図２は、トランジスタＱ１を構成する１つのセルの構造を示した平面図である。なお、トランジスタＱ２は、同図に示されるセルと同様のセルにより構成することができる。

同図に示されるように、１つのセルは、半導体基板１０の主面の平面視において、当該主面に形成されたベース層２０と、ベース層２０の両外側にそれぞれ形成された２つのエミッタ層３０ａ，３０ｂと、２つのエミッタ層３０ａ，３０ｂの両外側にそれぞれ形成されたコレクタ層４０ａ，４０ｂと、を含む。これにより、１個の単位トランジスタが構成される。なお、「単位トランジスタ」とは、少なくともベース層、コレクタ層及びエミッタ層を含み、トランジスタとして機能する最小単位の構成のことを指す。

また、図２においては図示が省略されているが、各セルにおいては、上述の単位トランジスタに加えて、キャパシタＣ１及び抵抗素子Ｒ１に相当する素子もまた一体的に形成されてもよい。図１では、各増幅器１１０，１１１に含まれる各素子が１つの回路記号により図示されているが、本実施形態における増幅器１１０，１１１は、それぞれ、複数のセルを含んで構成される。そして、複数のセル間において、各単位トランジスタのコレクタ同士、エミッタ同士及びベース同士は互いに電気的に接続される。これにより、複数のセルは並列接続された構成となり、全体として１つの増幅器として動作する。増幅器を構成するセル数は特に限定されないが、電力増幅回路１００においては、後段は前段に比べて電力の増幅レベルが大きいため、後段のセル数（例えば２０個）は、前段のセル数（例えば４個）よりも多い。

以下では、各セルにおいて、半導体基板１０の主面の平面視におけるエミッタ層の面積の合計（図２ではエミッタ層３０ａ，３０ｂの面積の合計）を「セルのエミッタ面積」とも呼ぶ。また、増幅器を構成する複数のセルのエミッタ面積の合計を、「増幅器のエミッタ面積（又はトランジスタのエミッタ面積）」とも呼ぶ。例えば、増幅器１１０が４個のセルにより構成される場合、エミッタ層３０ａの面積を１とすると、当該増幅器１１０（トランジスタＱ１）のエミッタ面積は、１×２個×４セル＝８となる。なお、１個のセルに含まれるエミッタ層の数は２個に限られず、例えば４個であってもよい。エミッタ層が４個である場合、４個のエミッタ層と３個のベース層が交互に並んで形成されていてもよい。

図１に戻り、バイアス回路１２０は、例えば、トランジスタＱ３〜Ｑ５、抵抗素子Ｒ３及びキャパシタＣ３を備える。

トランジスタＱ３〜Ｑ５は、例えばＨＢＴである。トランジスタＱ３は、コレクタとベースが接続され（以下、「ダイオード接続」とも呼ぶ。）、コレクタに抵抗素子Ｒ３を経由して電圧Ｖｂ１が供給され、エミッタがトランジスタＱ４のコレクタに接続される。トランジスタＱ４は、ダイオード接続され、コレクタがトランジスタＱ３のエミッタに接続され、エミッタが接地される。これにより、トランジスタＱ３のコレクタに、所定レベルの電圧（例えば２．６Ｖ程度）が生成される。

トランジスタＱ５（第３トランジスタ）は、コレクタにバッテリ電圧Ｖｂａｔｔが供給され、ベースがトランジスタＱ３のベースと接続され、エミッタが抵抗素子Ｒ１を経由してトランジスタＱ１のベースに接続される。これにより、トランジスタＱ５のエミッタからバイアス電流Ｉｂｉａｓ１が出力される。トランジスタＱ５は、上述のトランジスタＱ１，Ｑ２と同様に、例えば複数のセルにより構成される。図１においては例として、トランジスタＱ５が３個のセルにより構成されることが模式的に示されている。

抵抗素子Ｒ３は、一端に電圧Ｖｂ１が供給され、他端がトランジスタＱ３のコレクタに接続される。なお、抵抗素子Ｒ３の一端には、電圧Ｖｂ１の代わりに電流源から電流Ｉｂ１が供給されてもよい。

キャパシタＣ３は、一端がトランジスタＱ３のコレクタに接続され、他端が接地される。キャパシタＣ３は、交流成分を接地に流すことにより、ＲＦ信号の検波に起因するトランジスタＱ３のベースの電圧振幅を抑制する。

バイアス回路１２１は、例えば、トランジスタＱ６〜Ｑ８、抵抗素子Ｒ４及びキャパシタＣ４を備える。なお、トランジスタＱ６，Ｑ７、抵抗素子Ｒ４及びキャパシタＣ４の構成は、それぞれ、バイアス回路１２０におけるトランジスタＱ３，Ｑ４、抵抗素子Ｒ３及びキャパシタＣ３の構成と同様であるため、詳細な説明は省略する。

トランジスタＱ８（第４トランジスタ）は、コレクタにバッテリ電圧Ｖｂａｔｔが供給され、ベースがトランジスタＱ６のベースと接続され、エミッタが抵抗素子Ｒ２を経由してトランジスタＱ２のベースに接続される。これにより、トランジスタＱ８のエミッタからバイアス電流Ｉｂｉａｓ２が出力される。トランジスタＱ８は、上述のトランジスタＱ１，Ｑ２と同様に、例えば複数のセルにより構成されてもよい。図１においては例として、トランジスタＱ８が１個のセルにより構成されることが模式的に示されている。

なお、バイアス回路１２０，１２１は、それぞれ、電圧Ｖｂ１，Ｖｂ２の電圧値（あるいは、電流Ｉｂ１，Ｉｂ２の電流値）の調整によりバイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２の電流量が制御されてもよい。

次に、バイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２の電流量の変動の抑制について、前段（増幅器１１０及びバイアス回路１２０）を例として説明する。

一般的に、エミッタフォロアにより構成されたバイアス回路においては、バイアス電流の電流量がＲＦ信号の影響を受けて変動し得る。具体的には、図１に示される符号を便宜的に用いると、トランジスタＱ１のベースに供給されるＲＦ信号ＲＦ１のレベルが大きい場合、バイアス電流に負の電流（トランジスタＱ１のベースからトランジスタＱ５のエミッタ側へと流れる電流）が発生する。当該負の電流は、トランジスタＱ５のエミッタからベース方向へ流れようとするものの、トランジスタＱ５のベース・エミッタ間のＰＮ接合の整流特性によってカットされる。このように、バイアス電流の負の部分はカットされるため、ＲＦ信号のレベルの増大に伴ってトランジスタＱ５のエミッタ電圧（電圧Ｖｂｂ）の平均値が上昇し、バイアス電流Ｉｂｉａｓ１の平均値も上昇してしまう。

この問題に対し、例えば特許文献１に開示される構成では、バイアス電流を供給するトランジスタをカスコード接続とし、上段のトランジスタ（図１におけるトランジスタＱ５に相当）に流れ込む負の電流の一部を下段のトランジスタに流そうとしている。しかしながら、当該構成では、上段のトランジスタのエミッタから見た下段のトランジスタのコレクタのインピーダンスが非常に高くなる。従って、下段のトランジスタには電流が流れにくいと考えられる。

また、特許文献１に開示される構成では、上段のトランジスタのベース・エミッタ間に負の電流を通す電流経路を設けることにより、バイアス電流の負の部分がカットされないようにしている。しかしながら、上記の構成では負の電流を通す経路としてキャパシタが用いられているため、当該経路が周波数特性を有することとなる。従って、例えばマルチバンド技術に見られるように、ＲＦ信号の周波数帯域が広範囲にわたる場合、周波数に応じて特性が変動してしまうと考えられる。

この点、電力増幅回路１００では、前段のトランジスタＱ１のエミッタ面積に対するトランジスタＱ５のエミッタ面積の比率が、後段のトランジスタＱ２のエミッタ面積に対するトランジスタＱ８のエミッタ面積の比率より大きくなるように設計されている。ここでの面積の比率とは、バイアス電流供給用のトランジスタ（トランジスタＱ５，Ｑ８に相当）のエミッタ面積を、増幅用のトランジスタ（トランジスタＱ１，Ｑ２に相当）のエミッタ面積で割った値を指す。例えば、前段では、トランジスタＱ１のセル数が４個であるのに対し、トランジスタＱ５のセル数が３個であるとする。一方、後段では、例えば、トランジスタＱ２のセル数が２０個であるのに対し、トランジスタＱ８のセル数が１個であるとする。この時、各セルのエミッタ面積が等しいとすると、エミッタ面積の比率は、前段では（トランジスタＱ５／トランジスタＱ１）＝３／４であり、後段では（トランジスタＱ８／トランジスタＱ２）＝１／２０である。このように、本実施形態では、後段に比べて前段の方が、増幅用のトランジスタのエミッタ面積に対するバイアス電流供給用のトランジスタのエミッタ面積の比率が大きい。

ここで、エミッタフォロア構成のトランジスタの出力インピーダンスはエミッタ電流の電流量に反比例することが知られている。従って、エミッタ電流の総量が一定である場合、トランジスタのエミッタ面積が広いほど、エミッタの単位面積当たりに流れる電流が減少するため、出力インピーダンスが高くなる。本実施形態においては、トランジスタＱ１のエミッタ面積に対するトランジスタＱ５のエミッタ面積の比率が、トランジスタＱ２のエミッタ面積に対するトランジスタＱ８のエミッタ面積の比率より大きいため、エミッタ電流の総量が一定の場合、当該トランジスタＱ５の出力インピーダンスが高くなる。従って、ＲＦ信号ＲＦ１のレベルが大きく、トランジスタＱ１のベースにおける交流的な振幅が大きくても、トランジスタＱ５のエミッタにおける電流の交流的な変動が抑制される。このように、本実施形態ではトランジスタＱ５のＲＦ信号の検波性能が低下するため、負の電流の発生が抑制され、結果としてバイアス電流Ｉｂｉａｓ１の電流量の平均値の上昇が抑制される。また、これに伴い、トランジスタＱ５のエミッタにおける電圧Ｖｂｂの上昇も抑制される。

すなわち、電力増幅回路１００では、カスコード接続やベース・エミッタ間に接続されるキャパシタを用いることなく、バイアス電流Ｉｂｉａｓ１の電流量の変動を抑制することができる。従って、電力増幅回路１００は、特許文献１に開示される構成に比べて、ＲＦ信号の帯域によらず、広い帯域においてゲインの線形性劣化を抑制することができる。

なお、前段において、トランジスタＱ５のエミッタ面積は特に限定されないが、例えば増幅用のトランジスタＱ１のエミッタ面積の２分の１以上であることが好ましい。すなわち、例えばトランジスタＱ１のセル数が４個である場合、トランジスタＱ５のセル数が２個以上であることが好ましい。

また、後段においては、バイアス回路１２１のトランジスタＱ８のエミッタ面積を過度に大きくすると、増幅用のトランジスタＱ２の電力の増幅レベルに対してパワーが不足し得る。従って、後段のトランジスタＱ８のエミッタ面積は、例えば前段のトランジスタＱ５のエミッタ面積より小さいことが好ましい。トランジスタＱ８のエミッタ面積が小さいと、ＲＦ信号のレベルの増大に伴いバイアス電流の平均値が上昇し、ゲインが上昇し得る。ここで、後段におけるゲインの上昇が打ち消されるように前段においてゲインを低下させることにより、前段及び後段を合わせた際の線形性を向上させることができる。

なお、電力増幅回路１００は例えば３段の増幅器を備えていてもよい。その場合、例えば２段目の増幅器（第１トランジスタ）に上述のバイアス回路１２０の構成を適用し、３段目の増幅器（第２トランジスタ）に上述のバイアス回路１２１の構成を適用することにより、３段目の増幅器におけるゲインの上昇を打ち消してもよい。あるいは、１段目の増幅器（第１トランジスタ）に上述のバイアス回路１２０の構成を適用し、３段目の増幅器（第２トランジスタ）に上述のバイアス回路１２１の構成を適用することにより、３段目の増幅器におけるゲインの上昇を打ち消してもよい。

図３は、本発明の一実施形態に係る電力増幅回路における電圧Ｖｂｂのシミュレーション結果の一例を示すグラフである。具体的には、図３に示されるグラフは、トランジスタＱ１とトランジスタＱ５のセル数を、（Ｑ１：Ｑ５）＝（４：０．５）、（４：１）、（４：２）、（４：３）、（４：４）、（４：５）、（４：６）とした場合に、トランジスタＱ５のエミッタにおける電圧Ｖｂｂと出力電力Ｐｏｕｔとの関係を示している。ここで、トランジスタＱ１を構成する各セルは２個のエミッタ層を含み、各セルのエミッタ面積は３．０×４０×２個＝２４０μｍ²であるものとする。他方、トランジスタＱ５を構成する各セルは４個のエミッタ層を含み、各セルのエミッタ面積は３．０×２０×４個＝２４０μｍ²であるものとする。なお、トランジスタＱ５のセル数が０．５とは、そのエミッタ面積が３．０×２０×２個＝１２０μｍ²であるものとした場合の計算結果である。図３に示されるグラフにおいて、横軸は出力電力Ｐｏｕｔ（ｄＢｍ）を示し、縦軸は電圧Ｖｂｂ（Ｖ）を示す。

図３に示されるように、トランジスタＱ１のセル数４個に対してトランジスタＱ５のセル数が２個以上となると、出力電力の増大に伴う電圧Ｖｂｂの上昇が抑制されている。このことから、トランジスタＱ５のエミッタ面積が、トランジスタＱ１のエミッタ面積の２分の１以上であることが好ましいと言える。

図４は、本発明の一実施形態に係る電力増幅回路における前段のゲインのシミュレーション結果の一例を示すグラフである。具体的には、図４に示されるグラフは、トランジスタＱ１とトランジスタＱ５のセル数を、（Ｑ１：Ｑ５）＝（４：０．５）、（４：１）、（４：２）、（４：３）、（４：４）、（４：５）、（４：６）とし、トランジスタＱ２とトランジスタＱ８のセル数を、（Ｑ２：Ｑ８）＝（２０：２）とした場合に、前段のトランジスタＱ１におけるゲインと出力電力Ｐｏｕｔとの関係を示している。ここで、トランジスタＱ２を構成する各セルは２個のエミッタ層を含み、各セルのエミッタ面積が３．０×４０×２個＝２４０μｍ²であるものとする。他方、トランジスタＱ８を構成する各セルは４個のエミッタ層を含み、各セルのエミッタ面積が３．０×２０×４個＝２４０μｍ²であるものとする。なお、トランジスタＱ１とトランジスタＱ５については、上述の図３に示されるシミュレーションと同条件である。図４に示されるグラフにおいて、横軸は出力電力Ｐｏｕｔ（ｄＢｍ）を示し、縦軸はトランジスタＱ１のゲイン（ｄＢ）を示す。なお、参考として、後段のトランジスタＱ２のゲインの一例が破線によって示されている。

図４に示されるように、トランジスタＱ５のエミッタ面積がいずれの場合においても、前段のトランジスタＱ１は出力電力の増大に伴ってゲインが緩やかに低下している。一方、後段のトランジスタＱ２は、図４に示されるように出力電力の増大に伴ってゲインが上昇するように設定することができる。従って、これらのゲイン特性を合わせることにより、電力増幅回路１００のゲインの線形性劣化を抑制することができると言える。

図５は、本発明の比較例に係る電力増幅回路におけるＡＣＬＲ特性のシミュレーション結果の一例を示すグラフである。また、図６は、本発明の一実施形態に係る電力増幅回路におけるＡＣＬＲ特性のシミュレーション結果の一例を示すグラフである。比較例とは、図１に示されるトランジスタＱ５のベース・エミッタ間にキャパシタが接続された構成である。図５及び図６は、室温下において電源電圧を３．４Ｖとし、ＲＦ信号の周波数を８２４ＭＨｚ、８４９ＭＨｚ、８８０ＭＨｚ、９１５ＭＨｚとした場合における隣接チャネル漏洩電力比（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ：ＡＣＬＲ）特性と出力電力Ｐｏｕｔとの関係を示している。図５及び図６に示されるグラフにおいて、横軸は出力電力Ｐｏｕｔ（ｄＢｍ）を示し、縦軸はＡＣＬＲ（ｄＢｃ）を示す。

図５に示されるように、比較例においては、ＲＦ信号の周波数帯域に応じてＡＣＬＲ特性にばらつきが生じていることが分かる。特に出力電力のレベルが小中程度の領域において特性のばらつきが顕著であり、線形性の劣化が認められる。

一方、図６に示されるように、電力増幅回路１００においては、いずれの周波数帯域であっても同様のＡＣＬＲ特性を示しており、比較例に比べてＡＣＬＲ特性のばらつきが低減していることが分かる。また、出力電力のレベルが小中程度の領域において、比較例に比べてＡＣＬＲが小さく、線形性が向上していることが分かる。このように、本実施形態によると、広い帯域において線形性の劣化を抑制することができる。

以上、本発明の例示的な実施形態について説明した。電力増幅回路１００は、増幅用のトランジスタＱ１，Ｑ２及びバイアス電流供給用のトランジスタＱ５，Ｑ８を備え、トランジスタＱ１のエミッタ面積に対するトランジスタＱ５のエミッタ面積の比率は、トランジスタＱ２のエミッタ面積に対するトランジスタＱ８のエミッタ面積の比率より大きい。これにより、トランジスタＱ５の出力インピーダンスが高くなるため、キャパシタ等の周波数特性を有する素子を用いずに、トランジスタＱ５のＲＦ信号の検波性能を低下させることができる。従って、電力増幅回路１００によると、広い帯域においてゲインの線形性劣化を抑制することができる。

また、電力増幅回路１００において、トランジスタＱ５のエミッタ面積はトランジスタＱ１のエミッタ面積の２分の１以上である。これにより、出力電力の増大に伴うトランジスタＱ５のエミッタにおける電圧Ｖｂｂの上昇が抑制される。従って、ゲインの線形性劣化を抑制することができる。

また、電力増幅回路１００において、トランジスタＱ５のエミッタ面積は、トランジスタＱ８のエミッタ面積より大きい。これにより、後段において必要なパワーを維持しつつ、前段のトランジスタＱ１及び後段のトランジスタＱ２のゲイン特性を合わせて、線形性を向上させることができる。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００…電力増幅回路、１１０，１１１…増幅器、１２０，１２１…バイアス回路、Ｑ１〜Ｑ８…トランジスタ、Ｒ１〜Ｒ４…抵抗素子、Ｃ１〜Ｃ４…キャパシタ、１０…半導体基板、２０…ベース層、３０ａ，３０ｂ…エミッタ層、４０ａ，４０ｂ…コレクタ層

Claims (3)

1. 第１信号を増幅して第２信号を出力する第１トランジスタと、
   前記第２信号に応じた信号を増幅して第３信号を出力する第２トランジスタと、
   前記第１トランジスタのベースに第１バイアス電流又は電圧を供給する第３トランジスタと、
   前記第２トランジスタのベースに第２バイアス電流又は電圧を供給する第４トランジスタと、
   を備え、
   前記第１トランジスタのエミッタ面積に対する前記第３トランジスタのエミッタ面積の比率は、前記第２トランジスタのエミッタ面積に対する前記第４トランジスタのエミッタ面積の比率より大きい、
   電力増幅回路。
2. 前記第３トランジスタのエミッタ面積は、前記第１トランジスタのエミッタ面積の２分の１以上である、
   請求項１に記載の電力増幅回路。
3. 前記第３トランジスタのエミッタ面積は、前記第４トランジスタのエミッタ面積より大きい、
   請求項１又は２に記載の電力増幅回路。