KR20060129383A - 증폭기용 적응형 바이어스 전류 회로 및 방법 - Google Patents

Abstract

본 발명은 증폭기 회로의 감지된 입력 전력에 적어도 부분적으로 기초하여 상당한 전류 부스트를 제공하는 증폭기용 적응형 바이어스 방법 및 회로를 제공한다. 본 발명의 방법 및 회로는 감지된 입력 전력에 기초한 추가 바이어스 회로를 제공한다. 본 발명의 회로는 단순하고 공간 효율적이고 저전력에 안정하며, 디지털식으로 프로그램할 수 있다. 게다가, 본 발명의 방법 및 회로는 인덕터 및/또는 디제너레이션 저항을 갖는 증폭기를 포함하는 다수의 증폭기 회로 구성으로 사용될 수 있다.

Description

증폭기용 적응형 바이어스 전류 회로 및 방법 {ADAPTIVE BIAS CURRENT CIRCUIT AND METHOD FOR AMPLIFIERS}

본 발명은 증폭기에 관한 것이다. 보다 상세하게는 무선 주파수(RF) 증폭기, 예를 들어 RF 신호를 수신 및 전송하고 일반적으로 휴대용 전원 공급기를 사용하는 핸드셋 및 기타 장치에 사용되는 증폭기에 관한 것이다.

RF 응용을 위해서는 효율적인 증폭기의 사용이 중요하다. 일반적인 RF 장치는 휴대용 전원, 예를 들어 전지를 사용한다. RF 장치의 동작은 전지에 대한 필요성이 감소할 때 향상된다. 그러나, 휴대용 장치의 RF 회로는 휴대용 장치의 전원을 가장 크게 필요로 하는 것 중 하나이다. 구체적으로, RF 회로의 증폭기는 상당한 양의 전력을 소비한다.

RF 신호 전송에는 여러 가지 방법이 있다. 일부 방법에서는 전송되는 정보가 전송된 RF 신호의 위상으로 완전히 코드화된다. GSM은 전송되는 정보가 RF 신호의 위상으로 완전히 코드화되는 경우의 전형적인 표준이다. 다른 방법으로는 적어도 일부의 정보가 RF 신호의 진폭으로 코드화된다. 후자의 경우, RF 증폭기 회로의 설계에 있어서 상반되는 목표들을 이루려는 시도가 중요하다. 첫 번째 목표는, 전원으로부터 유효 전력의 사용을 더 향상시킬 수 있는 높은 평균의 효율성이다. 두 번 째 목표는, 진폭 신호를 전하는 정보를 증폭기가 왜곡시키지 않기 위한 높은 선형성이다. RF 신호에 의해 전해지는 정보의 일부 또는 전체를 위해 RF 진폭을 사용하는 많은 기술과 표준들이 있다.

최신의 무선 데이터 전송 방법은 RF 신호에 실려 전달되는 트래픽이 음성과, 텍스트 메시징에서 이미지 데이터, 비디오 데이터 및 인터넷 프로토콜 데이터까지 이르는 고용량(bit heavy) 데이터 트래픽을 포함하기 때문에 고속 데이터 레이트를 제공하도록 의도된다. 3세대(3G) 무선 통신 방법은 스펙트럼 상의 효율적인 가변-엔벨로프(variable-envelope) 변조 설계를 사용한다. 그러한 설계 중 하나로 광대역 코드 분할 다중 접속(WCDMA; wideband code division multiple access) 표준을 위하여 채택되었던 혼성 위상 편이 변조(HPSK; hybrid phase-shift keying) 설계가 있다. WCDMA에 있어서, 송신기 회로 왜곡으로 인한 스펙트럼 재성장은 엄격하게 제한된다. 이는 전송자 체인의 종단(end)을 구성하고 최고 신호 레벨을 조정하도록 할당된 무선 주파수(RF) 증폭기에 대해 엄격하고 도전적인 선형성 요건으로 종종 변형된다.

상반되기는 하지만, 또다른 중요한 설계적 기준은 증폭기 전력 소비이다. RF 증폭기는 휴대용 장치에서 상당한 양분의 전지 전력을 소비하기 때문에, 전력 효율성은 전원, 예를 들어 전지의 재충전 또는 교체 전의 장치 동작 기간에 직접적이고 결정적인 영향을 갖는다. 효율성은 증폭기의 피크 전력 레벨에서 증폭기의 선형성을 손상시키는 일 없이 최대화되어야 한다. 그러나, 그에 덧붙어 효율성은 또한 전력 백-오프(back-off) 중에도 높아야 한다. 실제로는 양쪽 모두의 상황에서의 효율 성을 달성하는 것이 어렵다고 입증되어왔다. 예를 들어, WCDMA 표준은, 기지국의 커버리지 영역 내에서 핸드셋의 기지국으로부터의 거리에 상관없이, 기지국에 의해 수신된 신호의 등화를 전력 제어(감쇠)가 연속적으로 그리고 적응적으로 달성할 것을 요구한다. 그러므로 RF 증폭기는 전지 수명을 연장하기 위해 높은 평균 효율성을 나타내야 한다. 증폭기의 바이어스는 적응적(adaptive)이어야 한다. 소신호 조건에서는 효율성을 향상시키기 위해 대기 전류(quiescent current)가 그의 최소값으로 유지되어야 한다. 대신호 조건에서는 높은 선형성이 이루어지도록 전류가 자동적으로 상승하여야 한다.

통상 RF 증폭기에 AB급(또는 B급) 바이어스가 사용되어 적응형 바이어스 전류를 제공한다. 적응형 바이어스 전류를 달성하는 다양한 유형의 증폭기들이 있다. 증폭기의 한 유형으로 인덕터 베이스 바이어스 피드 증폭기(inductor base bias feed amplifier)라 언급되는 증폭기가 있다. 이 증폭기에서 인덕터는 출력 트랜지스터의 베이스와 전류 바이어스 회로의 출력 사이에서 결합된다. 변형으로는 전류 증배 효과를 높이기 위해 전류 바이어스 회로에 피드백을 위한 전류 미러(current mirror)를 추가하는 셀프 베이스 바이어스 제어 회로가 있다. 인덕터 베이스 바이어스 피드 증폭기의 전류 미러 피드백 변형(셀프 베이스 바이어스 제어)에 대해서는 2002년 7월 IEICE Trans. Electron., vol.E85-C, no.7, pp.1404-1411에서 Shinjo, 등의“Low Quiescent Current SiGe HBT Driver Amplifier Having Self Base Bias Control Circuit"에서 논의되었다.

인덕터를 사용한 이들 또는 다른 증폭기 회로에 관하여 알려져 있는 문제점 으로는 인덕터에 의해 점유되는 공간량을 포함한다. 통상적으로 작은 양의 폴리실리콘인 저항은 인덕터보다 매우 적은 공간을 차지한다. 저항 베이스 바이어스 피드 회로는 인덕터를 생략하지만, 회로의 백워드(backward) 임피던스 요건은 고저항값을 필요로 한다. 그러나 출력 트랜지스터의 베이스 전류가 증가함에 따라, 출력 트랜지스터의 베이스에 연결된 저항 양단간의 전압 강하도 증가한다. 따라서 공통-이미터 증폭기(commom-emitter amplifier)의 베이스 전류의 임의의 증가는 베이스에서 전압 강하를 야기한다. 대신호 조건에서의 이후의 베이스-이미터 전압(V_be) 감소는 전류 부스트(boost)를 크게 제한한다. 저항 값이 높아질수록(임피던스 요건에 좋은), 바이어스 회로는 더욱 정전류 바이어스(콜렉터 전류가 입력 전력(P_in)이 증가함에 따라 높아질 수 없는)에 가까워진다.

저항 베이스 바이어스 피드의 변형으로는 출력 트랜지스터의 베이스로 전류를 공급하기 위해 부가적인 전류 바이어스 회로를 추가한다. 저항 베이스 바이어스의 듀얼 바이어스 회로에 대해서는 2003년 2월 IEEE Trans. Microwave Theory Tech., vol.51, no.2, pp.414-421에서 Tanmiguchi 등의“A Dual Bias-Feed Circuit Design for SiGe HBT Low-Noise Linear amplifier"에 논의되었다.

선형성을 이루기 위해 디제너레이션(degenaration) 저항이 사용되지만, 이는 증폭기의 이득이 소비되어 사용된다. 저항은 출력 트랜지스터의 이미터에 연결된다. 이러한 회로 구성에서, 이미터 저항은 출력 트랜지스터의 이미터에서 전압을 상승시키고, 이로써, 베이스-이미터 전압 강하(V_BE)와, 따라서 상술된 바이어스 설 계의 전류 부스트 효과를 감소시킨다. 디제너레이션 인덕터는 이미터 전압의 상승을 방지하지만, 상술된 바와 같이, 인덕터는 인덕터를 수용하기 위해 필요한 공간량 때문에 제조상의 문제점을 제공한다.

본 발명은 증폭기 회로의 감지된 입력 전력에 적어도 부분적으로 기초하여 상당한 전류 부스트를 제공하는 증폭기용 적응형 바이어스 방법 및 회로를 제공한다. 본 발명의 방법 및 회로는 감지된 입력 전력에 기초한 추가 바이어스 회로를 제공한다. 본 발명의 회로는 단순하고 공간 효율적이고 저전력에 안정하며, 디지털식으로 프로그램할 수 있다. 게다가, 본 발명의 방법 및 회로는 인덕터 및/또는 디제너레이션 저항을 갖는 증폭기를 포함하는 다수의 증폭기 회로 구성으로 사용될 수 있다.

도 1은 본 발명의 실시예에 따른 적응적으로 바이어스된 증폭기 회로의 블록도이다.

도 2는 도 1의 적응형 바이어스 전류 부스트 블록의 블록도이다.

도 3은 본 발명의 실시예에 따른 적응형 바이어스 전류 회로도이다.

도 4는 본 발명의 실시예에 따른 예시적인 다단 RF 증폭기의 절반부를 도시한다.

본 발명의 실시예는 RF 증폭기의 바이어스 회로에 입력 전력 기반의 전류 부 스트를 제공한다. 본 발명의 바람직한 실시예에서, 차동 트랜지스터(differential transistor) 쌍이 RF 증폭기의 포지티브 및 네거티브 입력 전압의 입력 전력 차를 감지한다. 차동 RF 증폭기로의 입력 전력이 증가함에 따라, 차동 트랜지스터 쌍의 출력 전류는 클리핑(clip)하여, 입력 전력의 레벨에 응답하는 높은 평균 전류를 제공한다. 차동 트랜지스터들은 낮은 대기 전류로 바이어스 되어 그들의 콜렉터 전류가 대신호 조건 중에 클리핑될 것이며, 따라서 대기 레벨보다 높은 그들의 평균 (dc) 콜렉터 전류를 상승시킨다. 로우 패스 필터가 고조파(harmonics)를 제거하고, 입력 전력에 비례인 전류 부스트 △I가 생성된다. 이 전류 부스트는 RF 증폭기의 바이어스 회로에 제공된다. 바람직하게는, RF 증폭기 바이어스 회로에 제공되는 전류 부스트 △I를 증배시키기 위해, 디지털 프로그램이 가능한 전류 미러를 포함하는 하나 이상의 전류 미러가 제공된다. 입력 전력에 비례하는 여분의 dc 전류가 디지털 프로그램이 가능한 바이어스 전류 미러 네트워크를 통해 RF 증폭기에 인가된다.

본 발명에 따른 적응형 바이어스 회로는 상이한 유형의 RF 증폭기에 적용할 수 있다. 본 발명의 바이어스 회로는 저항 디제너레이션(degeneration)의 효과를 방해하기 위해 사용될 수 있다. 본 발명의 바람직한 실시예인 RF 증폭기 회로는 저항이 출력 트랜지스터의 이미터에 연결된 디제너레이션 저항을 사용한다. 전류 부스트 바이어스 회로는 입력 전력을 감지하고, 전류 부스트를 제공하여 입력 전력의 증가와 함께 효율적인, 증가하는 적응형 바이어스 전류를 유지한다. 출력 트랜지스터에서의 증폭기용 베이스-이미터 전압 V_BE이 유지되는 반면에, 저항의 디제너레이 션은 선형성을 제공한다.

이하 도면을 참고하여 바람직한 실시예에 대해 기술될 것이다. 바람직한 실시예의 설명으로부터, 기술자는 발명의 보다 광범위한 태양을 이해할 것이다. 또한 본 발명의 원리는 높은 평균 효율성과 높은 선형성 모두를 제공하기 위해 사용될 수 있기 때문에, 기술자는 본 발명의 적응형 바이어스 회로 및 방법이 일반적으로 클래스 AB/B 종류의 RF 증폭기 회로에 적용할 수 있음을 알 것이다.

도 1은 예시적인 실시예의 RF 증폭기를 도시한다. 도 1에서, 바이어스 회로(10)는 포지티브 출력(12_P)과 네거티브 출력(12_N)을 포함하는 출력 증폭기(12)에 바이어스 전류 I_cql을 제공한다. 적응형 바이어스 전류 회로(14)는 RF 증폭기의 포지티브 전압 V_IP 및 네거티브 전압 V_IN 간의 입력 전력차를 감지하고, △I_cq + I_env(t)의 전류 부스트를 제공하며, 여기서, I_cq는 적응형 바이어스 전류 회로(14)에 제공되는 대기 전류이다. 전류 부스트의 dc 부분 △I_cq이 먼저 설명되고, 엔벨로프 전류 I_env(t)가 바람직한 실시예 회로에 의해 또한 유용하게 제공되며, 하기에 설명될 것이다. dc 전류 부스트 △I_cq은 입력 전력에 비례하고, 바이어스 회로(10)에 제공되어 높아지는 입력 전력에 응답하여 대기 전류를 증가시킨다. 도 1에 도시하지 않았지만, 저항이 출력 증폭기(12)의 트랜지스터의 이미터에 적용된다면, 전류 부스트는 저항 디제너레이션의 효과를 방해하기 위해 사용될 수 있다. 도 1은 적응형 바이어스 전류 회로(14)가 포지티브 및 네거티브 입력 전압을 수신함을 보여준다. 이 전압들은 예를 들어, 단일 입력을 거쳐(접지 전위 또는 다른 기준 전위에 관련된다면) 또는 두 개의 입력을 포함한 차동 입력을 거쳐 수신될 수 있다.

이제 도 2를 참조하면, 바람직한 실시예의 적응형 바이어스 전류 회로(14)의 일반적인 특징이 도시되어 있다. 차동 센서(16)는 증폭기(12)의 포지티브 및 네거티브 입력 전압(V_IP 및 V_IN)의 입력 전력차를 감지한다. 바람직하게는 차동 트랜지스터 쌍으로서 실행되는 센서(16)는, 입력 전력차에 비례하는 전류를 생성한다. 차동 RF 증폭기로의 입력 전력이 증가할 때, 센서(16)의 출력 전류는 큰 입력 전력 상태 동안 입력 전력의 레벨에 응답하는 높은 평균 전류를 제공한다. 로우 패스 필터(18)는 고조파를 제거하고, 입력 전력에 비례하는 전류 부스트 △I_cq + I_env(t)는, 증배율에 의해 전류 부스트의 레벨을 증가시키는 전류 배율기(20), 예를 들어 전류 미러에 제공된다. 프로그램 가능한 전류 배율기(programmable current multiplier, 22)는 추가적인 전류 부스트를 제공한다. 전체 증배율은 KN이라 지칭될 수 있으며, K는 배율기(20)의 상수이고 N은 배율기(22)의 증배율이며, 이 경우 상기 전체증배율은 KN(△I_cq + I_env(t))이다. 이 전류 부스트는 RF 증폭기의 바이어스 회로(24)에 제공된다. 따라서 바이어스 회로(24)는 입력 전력에 비례하는 여분의 dc 전류와, 엔벨로프 전류를 수신한다. 엔벨로프 전류 I_env(t)는 본 발명의 바람직한 실시예의 적응형 바이어스 전류 회로에서 dc 전류 △I_cq의 정상부에 제공된다. 주파수 ω₁ 및 ω₂의 투-톤(two-tone) 사인파(sinusiodal) 입력을 가정해보면, 엔벨로프 신호는 I_env(t)=I_envcos[(ω₂-ω₁)t+Θ_env]로 주어지고, 여기서 I_env와 Θ_env는 각각 엔벨로프 신호의 진폭 및 위상을 나타낸다. 엔벨로프 신호의 진폭은 프로그램 가능한 전류 배율기(22)와 대기 전류값에 의해 변경될 수 있고, 로우 패스 필터(18)는 엔벨로프 신호의 위상을 결정한다. 엔벨로프 신호의 위상 및 진폭은 RF 증폭기의 3고조파(third harmonic)를 상쇄하기 위해 제어될 수 있다. 2004년 10월 Proc. IEEE Custom Integrated Circuit Conf., pp133-136에 개시된 V, Leung, J. Deng, P.Gudem 및 L.Larson의 “Analysis of Envelope Signal Injection for Improvement of RF Amplifier Intermodulation Distortion"을 참조한다.

도 3은 바람직한 실시예의 적응형 전류 바이어스 및 RF 증폭기 바이어스 회로(25)에 여분의 전류 바이어스를 공급하기 위한 적응형 전류 바이어스 전류를 제공하는 증폭기 회로를 도시한다. 낮은 대기 전류는 대기 전류 바이어스 공급 회로(26)에 의해, 차동 트랜지스터 Q₁ 및 Q₂를 포함하고 두개의 커패시터(C₁, C₂)를 통해 RF 증폭기용 차동 입력 신호 V_ip 및 V_in을 감지하는 차동 트랜지스터 센서(28)로 제공된다. 커패시터 C₁ 및 C₂는 작은 값(예를 들어, 50fF)을 가져야 한다. 커패시터 C₁ 및 C₂의 값은 적응형 전류 바이어스 회로가 연결된 RF 증폭기에의 로딩을 최소화하도록 선택되어야 한다.

신호 검출은 차동 트랜지스터(28)에서 두 개의 바이폴라 트랜지스터(Q₁, Q₂)에 의해 이루어질 수 있다. 트랜지스터 Q₁, Q₂는 공통-이미터 증폭기로 구성한다. 트랜지스터 Q₁, Q₂는 바람직하게는 매우 낮은 대기 전류(예를 들어, 20㎂)로 바이어스된다. 대기 전류 바이어스는 전력 소비를 최소화하는 반면에, 또한 증폭을 위한 전류 부스트의 충분한 레벨을 제공하도록 선택된다. 낮은 대기 전류 바이어스로, RF 증폭기의 정상적인 동작 중 발생하는 대신호 상태 중에 트랜지스터 Q₁ 및 Q₂의 콜렉터 전류는 용이하고 격렬하게 클리핑될 것이다. 클리핑(clipping)을 트리거하는 입력 신호 조건의 소정 레벨은 발명을 수행하는 특정 설계 선택에 적합한 트랜지스터 크기, 대기 전류 및 기타 회로 요소 값들을 결정할 수 있는 기술자에 의해 결정될 수 있는 설계 선택 사항이다.

전력 레벨이 클리핑이 발생하는 곳에 도달할 때, 평균 전류(I_ave) 또는 클리핑된 전류의 dc 부분은 대기 전류 레벨(I_cq) 위로 올라갈 것이다. 즉, I_ave=I_cq+△I이다. 신호 레벨이 높아질수록, 합성 평균 전류도 커지게 된다. 콜렉터 전류 I_Q1, I_Q2는 전류 합산기(current summer, 30)에 의해 합산된다.

두 개의 콜렉터 전류 I_Q1, I_Q2는 본래 차동인 것을 주의하자. 같은 평균 전류를 갖는 반면에, 그들의 (RF) 신호 성분은 위상에서 180° 벗어나 있다. 그러므로, 두 개의 전류가 트랜지스터 M₁의 드레인에서 합해질 때, 신호 일부가 제거된다. 다음, M₁의 전류(I_M1)는 평균 전류의 2배를 포함한다. 요약하면, I_M1는 입력 신호 레벨에 비례한다.

이러한 큰 과도한 전류 클리핑이 발생할 때, 고조파의 호스트(host) 및 상호 변조(intermodulation) 왜곡 성분들이 발생된다. M₁의 드레인에서의 신호 조합은 제 1 차수에 대하여, 모든 짝수-차수(even-order) 왜곡을 제거할 것이다. 그러나, 홀수-차수(odd-order) 고조파 성분들은 잔류할 것이다(dc 성분, I_ave와 함께). I_M1이 그 대기 전류(I_cql)를 보충하기 위해 RF 증폭기로 직접 피드백된다면, 왜곡 성분들은 RF 신호로 변조하고 증폭기 선형성 성능을 열화시킬 것이다. 로우 패스 필터(32)는 증폭기의 선형성 성능의 열화를 일으킬 수 있는 왜곡 성분들을 제거한다.

로우-패스 필터링은 M₁ 및 M₂의 게이트 사이에 위치된 단일 폴(single pole)에 의해 전류 I_M1에서 수행된다. R_lp와 C_lp 값은 폴 주파수가 왜곡 성분을 억제할 수 있을 정도로 충분히 낮도록 선택된다. 그러나, 폴 주파수가 너무 낮게 설정되면, 평균 전류가 신호 엔벨로프로 충분히 빠르게 응답하지 못하여 적응형 바이어스 제어의 목적을 상실할 것이다. 신호 대역폭을 약 5㎒ 정도로 하여 시뮬레이트한 바람직한 실시예의 WCDMA 증폭기에 있어서, 폴은 1.4㎒(R_lp=18KΩ, C_lp=6.4pF)로 설정되었다. 시뮬레이션 및 실험은 우수한 왜곡 제거와 빠른 엔벨로프 트래킹(envelope tracking) 간의 양호한 절충을 확인하였다. 이러한 파라미터 및 고려 사항들은 로우 패스 필터에서의 적합한 폴 주파수와 저항 및 커패시턴스 값들을 설정하는 데 사용될 수 있다.

로우-패스 필터링 후에, I_M1은 M₂의 드레인에 1:1의 비율로 반사된다. 대기 전류(2I_cq)는 Q₃의 콜렉터에서 제거된다. 합성 전류는 전류 미러(34)로, 특히 트랜 지스터 Q₄의 콜렉터로 전달된다. Q₄ 콜렉터 전류, I_Q4는 2I_ave-2I_cq=2△I와 동일하다. 여기서, dc 전류(I_Q4)는 증폭기 입력 레벨 P_in에 직접 비례하여 획득되었다. 전류는 입력 전력의 검출된 신호에 기초하고, 부스트 바이어스 회로로 직접 부가될 수 있으며, 또는 보다 바람직하게는, 추가적인 전류 부스트를 제공하기 위해 더 증배될 수 있다.

전류 증배는 도 3의 예시된 실시예에서 2단으로 제공된다. 전류 미러(34)는 상수 비율의 전류 증배를 제공한다. 특히, 전류 I_Q4는 Q₄ 및 Q₅에 의해 반사된다. 예시된 실시예에서, 1:4의 전류 미러 비율은 주어진 입력 레벨용 RF 증폭기에서 전력 검출기 제어 바이어스의 전류 부스트 효과를 증대시킬 것이다. 다음, 트랜지스터 쌍 M₃-M₄는 전류 흐름의 방향을 바꾸고, RF 증폭기의 바이어스 회로(25)에서 대기 전류(I_cql)를 보충하기 위해 dc 전류를 전달할 것이다.

두 번째 전류 증배는 프로그램 가능한 전류 미러(36)에 의해 제공된다. M₃ 및 M₄ 간의 미러 비율은 디지털식으로 프로그램할 수 있다. 이는 증폭기의 전류 부스팅 효과에 대한 유연성과 조정성이 공정 및 온도 변화를 설명할 수 있도록 한다. 일례로써, M₄의 전체 트랜지스터 크기는 M₃보다 8배 더 클 수 있다. 따라서, 2-비트 디지털 제어에 따라, M₄의 8, 6, 4, 및 0 단위 중 어느 하나는 단절될 수 있다. 그러므로, 미러 비율은 1:0으로(효과적으로 전력 검출기 제어 회로를 디스에이블하는), 또는 1:2, 1:4 또는 1:8로 점차적으로 증가하도록 디지털식으로 프로그램될 수 있다. 요약하면, 예시된 실시예의 적응형 바이어스 전류 회로(미러(34)는 1:4 비율을 갖고 M₄의 트랜지스터 크기는 M₃의 8배임)는 I_Q4의 0, 16, 32 또는 64배로 RF 증폭기의 대기 전류를 보충할 수 있으며, 여기서, I_Q4는 P_in에 비례한다. 전류 부스트는 증폭기 베이스 전류 또는 출력 전력에 의존하지 않기 때문에 피드백이 없고, 적응형 바이어스 회로 및 방법은 본질적으로 안정하다. 회로는 낮은 대기 전류 바이어스로 거의 전력을 소비하지 않으며, 반도체 제조의 실시를 위해 소형이다.

도 3 회로의 적응형 바이어스 출력은 도 4에서 바이어스 1로 지칭되었고, 도 4에 도시된 실시예의 2단 증폭기용 바이어스 전류 공급원으로 사용되었다. 도 4는 단순화를 위해 증폭기 회로의 절반부를 도시하였으나, 기술자는 회로의 다른동일한 절반부가 출력 전력의 반대 위상을 생성할 것임을 알 것이다. 도 4의 회로는, 예를 들어 WCDMA 모바일 폰 송신기 적용을 위한 저전력 구동기 증폭기용으로 적합한 회로이다.

증폭기는 2-경로(two-path), 2단(two-stage), 단일-단부(single-ended) 설계로 이루어진다. 도 4는 증폭기의 한 경로를 보여준다. 다른 한 경로는 도시되지 않았으나, 이는 동일하며 출력 전력의 반대 위상을 생성한다. 제 1 단은 가변 이득을 공급하는 캐스코드(cascode) 증폭기(38)이다. 가변 이득량은 제어 전압 V_ctrl의 레벨에 의해 결정된다. 캐스코드 증폭기(38)는 선형성을 제공하는 디제너레이션 레지스터(40)를 포함한다. 제 2 단은 공통-이미터 증폭기(42)이다. 공통 이미터 증폭기는 전력 매치를 제공하고 선형성을 위한 디제너레이션 인덕터(44)를 포함한다. 도 3 회로의 예시된 실시예에 의해 제공된 바이어스 1은 대신호 상태에 대하여 우수한 선형성 성능을 이루기 위하여 전류 소비를 적응적으로 조정하고, 전력 백-오프 동안에 고효율성을 유지한다. 바이어스 2는, 예를 들어 통상의 클래스 AB/B 바이어스 회로일 수 있다. 또는 전압 입력이 캐스캐이드 증폭기(38)의 출력 전압이 될 본 발명의 적응형 바이어스 회로일 수 있다. 바이어스 1을 제공하는 바이어스 회로 및 바이어스 2를 제공하는 바이어스 회로는 증폭기의 제 2 경로에 의해 공유된다(개별 바이어스 회로들은 출력 전력의 반대 위상을 생성하는 제 2 경로를 위해 요구되지 않는다). 도 4의 실시는 일례일 뿐, 기술자는 적응형 바이어스 회로를 제공하는 도 3의 적응형 전류 바이어스 회로에 의한 방법이 다른 클래스 AB/B 증폭기 회로에도 적용될 수 있음을 알 것이다. 당업자는 특히 다른 유형의 RF 증폭기에도 본 발명의 원리를 전반적으로 적용할 수 있음을 알 것이다.

본 발명의 적응형 바이어스 전류의 제공 방법 및 적응형 바이어스 전류 회로는 높은 전력 레벨에서 RF 증폭기의 대기 전류를 보충하는 전류 부스트를 제공한다. 본 발명의 회로는 저전력, 소형, 그리고 디지털 프로그램 가능한 실행으로서 시행될 수 있으며, 그들의 성능은 본질적으로 안정하다. 본 발명의 적응형 바이어스 회로는 디제너레이션 저항을 갖는 증폭기에 AB/B-급 바이어스를 제공할 수 있다.

본 발명의 특정 실시예가 도시 및 설명되었으나, 다른 수정, 대체 및 대안들이 당업자에게 명백함을 이해하여야 한다. 그러한 수정, 대체 및 대안들은 본 발명의 기술적 사상 및 범위로부터 벗어나지 않아야하며, 첨부된 특허청구범위로부터 정해져야 한다.

본 발명의 다양한 특징은 첨부된 특허청구범위 내에서 설명될 것이다.

Claims (22)

1. RF 증폭기의 입력 전력에 응답하는 적응형 바이어스 전류를 생성하는 방법으로서,

   상기 RF 증폭기의 네거티브 및 포지티브 입력 전압을 수신하는 단계;

   상기 RF 증폭기의 네거티브 및 포지티브 입력 전압에 응답하는 차동 전류를 생성하는 단계로서, 상기 차동 전류는 상기 RF 증폭기의 정상 동작 범위 내에 클리핑(clip)되는 것인 상기 차동 전류 생성 단계; 및

   상기 차동 전류로부터 적어도 하나의 고조파를 필터링하는 단계

   를 포함하는 적응형 바이어스 전류의 생성 방법.
2. 제 1항에 있어서, 상기 입력 전력에 응답하는 적응형 바이어스 전류를 생성하기 위하여, 상기 차동 전류를 생성하는 단계를 수행하는 회로를 구동시키는데 사용되는 대기 바이어스 전류를 제거하는 단계를 더 포함하는 적응형 바이어스 전류의 생성 방법.
3. 제 1항에 있어서, 상기 적응형 바이어스 전류를 증배시키는 단계를 더 포함하는 적응형 바이어스 전류의 생성 방법.
4. 제 3항에 있어서, 상기 증배시키는 단계는 상기 적응형 바이어스 전류를 상 수 비율로 증배시키는 단계를 포함하는 것인 적응형 바이어스 전류의 생성 방법.
5. 제 4항에 있어서, 상기 증배시키는 단계는 상기 적응형 바이어스 전류를 프로그램 가능한 비율로 증배시키는 2단 증배를 더 포함하는 것인 적응형 바이어스 전류의 생성 방법.
6. 제 1항에 있어서, 상기 생성하는 단계는,

   상기 입력 전력의 네거티브 전압에 응답하는 제 1 전류를 발생시키는 단계;

   상기 입력 전력의 포지티브 전압에 응답하는 제 2 전류를 발생시키는 단계; 및

   차동 전류를 생성하기 위해 상기 제 1 전류 및 제 2 전류를 합하는 단계

   를 포함하는 것인 적응형 바이어스 전류의 생성 방법.
7. 제 1항에 있어서, 상기 고조파를 필터링하는 단계는 상기 RF 증폭기의 네거티브 및 포지티브 입력 전압에 응답하는 차동 전류를 로우 패스 필터링하는 단계를 포함하는 것인 적응형 바이어스 전류의 생성 방법.
8. 제 7항에 있어서, 상기 로우 패스 필터링하는 단계는 왜곡 성분을 억제할 수 있을 정도로 충분히 낮으며 RF 증폭기의 신호 엔벨로프에 응답하는 데 충분히 높은 폴 주파수로 수행되는 것인 적응형 바이어스 전류의 생성 방법.
9. RF 증폭기의 입력 전력에 응답하는 바이어스 전류를 생성하는 적응형 바이어스 전류 회로로서,

   대기 전류를 공급하기 위한 전류 공급 수단; 및

   상기 대기 전류에 의해 바이어스되며, RF 증폭기의 입력 전력을 감지하고 상기 입력 전력이 하이 레벨에 도달할 때 대기 전류보다 높고, 상기 입력 전력에 응답적인 바이어스 전류를 생성하기 위한 차동 전력 센서 수단

   을 포함하는 적응형 바이어스 전류 회로.
10. 제 9항에 있어서, 상기 바이어스 전류로부터 고조파를 필터링하기 위한 로우 패스 필터 수단을 더 포함하는 적응형 바이어스 전류 회로.
11. 제 10항에 있어서, 상기 바이어스 전류를 증배시키기 위한 제 1 전류 증배 수단을 더 포함하는 적응형 바이어스 전류 회로.
12. 제 11항에 있어서, 상기 바이어스 전류를 프로그램 가능한 증배율로 증배시키기 위한 제 2 전류 증배 수단을 더 포함하는 적응형 바이어스 전류 회로.
13. 제 9항에 있어서, 상기 차동 전력 수단은,

    상기 RF 증폭기의 입력 전력의 포지티브 전압 위상에 응답하는 제 1 전류를 생성하는 수단;

    상기 RF 증폭기의 입력 전력의 네거티브 전압 위상에 응답하는 제 2 전류를 생성하는 수단; 및

    상기 바이어스 전류를 생성하기 위해 상기 제 1 전류 및 상기 제 2 전류를 합하는 수단

    을 포함하는 것인 적응형 바이어스 전류 회로.
14. 제 13항에 있어서, 상기 바이어스 전류로부터 고조파를 필터링하기 위한 로우 패스 필터 수단을 더 포함하는 적응형 바이어스 전류 회로.
15. 제 14항에 있어서, 상기 바이어스 전류를 증배시키기 위한 전류 증배 수단을 더 포함하는 적응형 바이어스 전류 회로.
16. RF 증폭기의 입력 전력에 응답하는 바이어스 전류를 생성하는 적응형 바이어스 전류 회로로서,

    대기 전류를 발생시키는 대기 전류 바이어스 공급 회로(26);

    상기 대기 전류에 의해 바이어스된 차동 트랜지스터쌍(28)으로서, 상기 차동 트랜지스터 쌍은 상기 RF 증폭기의 입력 전력의 포지티브 전압 위상에 응답하는 제 1 콜렉터 전류를 발생시키는 제 1 트랜지스터 및 상기 RF 증폭기의 입력 전력의 포지티브 전압 위상에 응답하는 제 2 콜렉터 전류를 발생시키는 제 2 트랜지스터를 포함하고, 상기 대기 전류는 상기 RF 증폭기의 입력 전력이 소정 레벨에 도달할 때 제 1 및 제 2 콜렉터 전류가 클립되는 것을 허용하도록 설정되는 것인 상기 차동 트랜지스터쌍(28); 및

    상기 바이어스 전류를 생성하기 위해 상기 제 1 및 상기 제 2 콜렉터 전류를 합하는 전류 합산기

    를 포함하는 적응형 바이어스 전류 회로.
17. 제 16항에 있어서, 상기 바이어스 전류를 수신하여 필터링하는 로우 패스 필터를 더 포함하는 적응형 바이어스 전류 회로.
18. 제 17항에 있어서,

    상기 바이어스 전류를 반사하기 위한 제 1 전류 미러;

    상기 바이어스 전류로부터 상기 대기 전류에 대응하는 전류량을 제거하기 위한 감산기; 및

    상기 바이어스 전류를 반사하고 증가시키기 위한 제 2 전류 미러

    를 더 포함하는 적응형 바이어스 전류 회로.
19. 제 18항에 있어서, 상기 바이어스 전류의 증배를 위해 프로그램 가능한 제 3 전류 미러를 더 포함하는 적응형 바이어스 전류 회로.
20. RF 증폭기로서,

    제 16항에 따른 전류 바이어스 회로; 및

    상기 전류 바이어스 회로로부터 바이어스 전류를 수신하는 증폭기 회로를 포함하는 RF 증폭기.
21. 제 20항에 있어서, 상기 증폭기 회로 내에 출력 트랜지스터 증폭기를 더 포함하고, 상기 출력 트랜지스터 증폭기는 디제너레이션 저항을 포함하는 것인 RF 증폭기.
22. 대기 전류를 공급하도록 구성된 전류 공급원(26); 및

    적어도 대기 전류에 의해 바이어스되며, RF 증폭기의 입력 전력을 결정하고 상기 입력 전력이 소정의 하이 레벨에 도달할 때 상기 대기 전류보다 큰 바이어스 전류를 발생시키도록 구성되고, 상기 바이어스 전류는 상기 입력 전력에 대략 비례하는 것인 차동 전력 센서

    를 포함하는 적응형 바이어스 전류 회로.

Images