KR100880065B1

KR100880065B1 - 통신 시스템 및 이를 포함하는 장치

Info

Publication number: KR100880065B1
Application number: KR1020037003272A
Authority: KR
Inventors: 소울라티티르다드에스에이치; 리나에르츠도미니쿠스엠더블유
Original assignee: 엔엑스피 비 브이
Priority date: 2001-07-06
Filing date: 2002-07-03
Publication date: 2009-01-22
Also published as: EP1407542A2; CN1302616C; WO2003005574A3; CN1524338A; JP2004534471A; US6838938B2; WO2003005574A2; KR20030027114A; US20040183596A1

Abstract

본 발명은 검출기 및 바이어스 생성기에 접속되는 전력 증폭기를 포함하는 통신 시스템에 관한 것이다. 상기 검출기는 입력 신호의 전력을 나타내며 제어가능한 바이어스 레벨을 갖는 출력 신호(Th_S)를 생성하는 제어형 증폭 수단(a controlled amplifying means)을 포함한다. 상기 바이어스 생성기는 상기 출력 신호(Th_S)에 의해 제어되는 전류(Cc)를 생성하는 레벨 감지 전류 생성기(LSCG)를 포함한다. 상기 신호(Th_S)가 임계 레벨(TL)보다 낮다면 상기 전류(Cc)가 거의 제로가 되도록 상기 LSCG는 상기 임계 레벨(TL)을 갖는다. 이와 달리 상기 신호 (Th_S)가 임계 레벨(TL)보다 높다면 상기 전류(Cc)는 상기 신호 (Th_S)에 의해 선형적으로 제어된다. 상기 바이어스 생성기는 상기 LSCG에 접속되어, 상기 증폭기의 특성을 제어하는 제어 신호(C_S)를 생성하는 전류 제어형 적응 수단(a current controlled adapting means)을 포함하는 어댑터를 더 포함하며, 상기 제어 신호(C_S)는 상기 전류(Cc)에 대해 제어가능한 선형 의존성을 갖는다.

Description

통신 시스템 및 이를 포함하는 장치{A COMMUNICATION SYSTEM AND ARRANGEMENTS COMPRISING SUCH A COMMUNICATION SYSTEM}

본 발명은 청구 범위 제 1 항에 따른 통신 시스템에 관한 것이다. 또한, 본 발명은 상기 통신 시스템을 포함하는 장치에 관한 것이다.

매우 복잡하게 네트워크화된 세계에서 가장 자주 사용되는 시스템 간에는 통신 시스템이 존재한다. 이 통신 시스템의 성능은 이 통신 시스템이 사용되는 애플리케이션에 의존한다. 고주파수 애플리케이션에서는 상기 통신 시스템의 선형성과 효율 간에 절충이 존재한다. 또한, 무선 애플리케이션에서는 진폭 변조 장치를 사용하는 EDGE, AMPS, UMTS와 같은 규격이 존재한다. 이 규격들 중 하나가 사용될 때, 매우 양호한 선형성 및 효율이 요구된다. 또한, 동시에 통신 시스템은 외부 소스로부터 가능한한 낮은 전력 소비량을 갖는 것이 바람직하다.

통신 장치에서 전력 소비량을 줄이는 방법은 EP 622895A1에 알려져 있다. 이 문헌에서 전력 증폭기를 포함하는 통신 장치가 제안된다. 전력 증폭기의 바이어스 전압은 가산기에 접속된 게이트 바이어스 생성기에 접속된 검출기를 포함하는 장치에 의해 생성되며, 또한 상기 검출기는 주 제어기에 접속된다. 상기 검출기는 전력 증폭기 내의 입력 신호에 비례하는 DC 신호를 생성하며, 상기 DC 신호는 상기 게이트 바이어스 생성기(GBG)에 인가된다. 상기 GBG는 또한 상기 전력 증폭기를 바이어싱하기에 적합한 게이트 바이어스 전압을 생성한다. 이 게이트 바이어스 전압은 가산기의 제 1 입력에 제공된다. 상기 주 제어기에 의해 생성된 제어 신호는 상기 주 제어기가 신호를 전송할지의 여부를 나타내며, 상기 제어 신호는 상기 가산기의 제 2 입력에 제공된다. 상기 주 제어기가 신호를 전력 증폭기에 전송하지 않을 때, 전력 증폭기는 바이어스되지 않고, 상기 주 제어기가 신호를 전력 증폭기에 전송할 때, 전력 증폭기는 상기 GBG에 의해 생성된 신호를 사용하여 바이어스된다. 이러한 종래 기술의 단점은 전력 증폭기가 입력 신호를 갖는지의 여부를 나타내는 주 제어기에 의해 생성된 전용 신호를 사용하는 가산기를 포함해야 한다는 것이다. 이는 주 제어기가 가산기로의 추가 접속부를 갖는 특정 구조를 갖는 것과 관련된다. 다른 단점은 신호가 검출기, GBG 및 가산기를 통과할 때에 신호가 추가적으로 지연된다는 것이다.

발명의 개요

본 발명의 목적은 오직 전력 증폭기 내의 입력 신호만을 사용하는 통신 시스템 및 이 통신 시스템을 포함하는 장치를 제공하는 것이다.

본 발명에 따라, 상기 목적은 청구범위 제 1 항의 서문에 따르는 통신 시스템으로 성취되는데, 이 통신 시스템은 검출기가 출력 신호를 생성하는 제어형 증폭 수단(a controlled amplifying means)을 포함하며, 상기 출력 신호가 입력 신호의 전력에 대해 표시하며 또한 제어가능한 바이어스 레벨을 갖는다는 것을 특징으로 한다.

바이어스 생성기는 출력 신호에 의해 제어되는 전류를 생성하는 레벨 감지 전류 생성기(LSCG)를 포함하며, 상기 출력 신호의 제어가능한 임계 레벨은 LSCG에 적응가능하며, 출력 신호가 임계 레벨보다 낮을 때 출력 신호에 의해 제어되는 전류가 실질적으로 제로가 되고 출력 신호가 임계 레벨보다 높을 때 상기 전류가 출력 신호에 의해 선형적으로 제어되도록 상기 LSCG는 임계 레벨을 갖는다.

상기 바이어스 생성기는 LSCG에 접속되어, 증폭기의 특성을 제어하는 제어 신호를 생성하는 전류 제어형 적응 수단(a current controlled adapting means)을 포함하는 어댑터를 더 포함하며, 상기 제어 신호는 상기 출력 신호에 의해 제어된 전류에 대해 제어가능한 선형 의존성을 갖는다.

본 발명에 따른 장치의 장점은 입력 신호를 제공하는 생성기가 이 생성기의 신호 전송 여부를 나타내는 추가 신호를 생성하도록 적응될 필요가 없다는 것이다. 검출기는 증폭 수단을 포함하며 입력 신호의 전력에 대해 표시하는 신호를 그의 출력에서 제공한다. 별도의 생성기가 증폭 수단의 출력에서 바이어스를 제어하며 출력 신호는 제어가능한 바이어스 레벨을 갖는다. 상기 바이어스 생성기는 레벨 감지 전류 생성기(LSCG)를 포함하며 자신이 사전결정된 임계 레벨 이하의 신호를 수신할 때 그의 출력 전류는 실질적으로 제로가 된다. 이와 달리, 상기 바이어스 생성기가 사전결정된 임계 레벨보다 큰 신호를 수신할 때, 출력 전류는 입력 신호 를 실질적으로 선형적으로 따른다. 상기 바이어스 생성기는 이 바이어스 생성기에 의해 생성된 전류를 전력 증폭기에 적응시키는 어댑터를 더 포함한다. 상기 어댑터는 출력 신호와 입력 신호 간의 의존도가 제어가능하도록 상기 전력 증폭기를 제어하는 제어 신호를 생성하는 적응 수단을 포함한다.

바람직한 실시예에서, 검출기는 제어형 증폭 수단(a controlled amplifier means)를 포함하며, 상기 제어형 증폭 수단은 저역 통과 필터에 접속되어, 입력 신호를 제어가능한 방식으로 증폭하며 출력 신호를 전송하는 증폭기를 더 포함한다. 상기 증폭기 수단의 출력 임피던스 및 상기 LSCG의 입력 캐패시턴스에 의해 실현된 필터링이 상기 LSCG의 입력에 존재할 수 있는 신호 또는 스퓨리어스 신호(spurious signal)의 고주파수 성분을 필터링하기에 충분하지 않다면, 상기 저역 통과 필터는 상기 증폭 수단의 출력 신호의 고주파수 성분을 보충적으로 필터링한다. 사실상, 상기 저역 통과 필터링은 LSCG의 입력에서 실질적 직류 신호를 보장한다. 상기 저역 통과 필터는 인덕터 및 캐패시터와 함께 실현되는 모드, 스위치형 캐패시터 필터와 같은 모드, 캐패시터에 접속된 전송 라인과 같은 모드의 다양한 모드로 실현될 수 있다. 바람직한 실시예에서, 상기 저역 통과 필터는 다수의 저항 및 캐패시터와 함께 실현된다. 이러한 방법은 비교적 매우 높은 주파수 통신 시스템에서 매우 적절하게 사용될 수 있다.

본 발명의 다른 실시예에서, 제어 신호는 신호들의 벡터이다. 이러한 특징은 전력 증폭기가 캐스캐이드로 접속된 다수의 스테이지, 즉 이전 스테이지의 출력 신호가 다음 스테이지의 입력 신호가 되는 다수의 스테이지를 가지며, 상기 스테이 지들 각각이 신호들의 벡터의 성분에 의해 제어될 때 유용하다.

본 발명의 실시예에서, 전송 시스템(emitting system)은 캐스캐이드로 접속된 청구 범위 제 1 항에서 청구된 다수의 통신 시스템을 포함한다. 이 경우에 한 통신 시스템의 출력 신호는 다음의 통신 시스템 및 다음의 검출기에 입력된다.

본 발명의 다른 목적은 가변 이득 증폭기에 접속된 통신 시스템을 포함하는, 개선된 선형성을 갖는 장치를 제공하는 것이다. 상기 장치는 제 1 위상을 갖는 입력 신호를 수신하는 입력부와 제 2 위상을 갖는 출력 신호를 전송하는 출력부를 더 포함한다. 상기 장치는 상기 입력부에 접속된 제 1 수신 입력부와 상기 출력부에 접속된 제 2 수신 입력부를 가지며 제 1 전송 출력부를 통해 전송될 제 2 제어 신호를 생성하는 극성 표시기(polar indicator)를 더 포함한다. 상기 제 2 제어 신호는 상기 제 1 위상과 상기 제 2 위상 간의 위상 차를 표시하며, 상기 가변 이득 증폭기는 입력 신호를 수신하는 입력부, 출력부, 제 1 제어 입력부를 갖는다. 상기 출력부는 통신 시스템의 입력부에 접속되며, 상기 가변 이득 증폭기(AGV)는 상기 제 2 제어 신호의 제어 하에서 입력 신호의 증폭을 나타내는 신호를 상기 출력부를 통해 전송한다. 상술된 장치는 이 장치 내의 입력 신호와 전력 증폭기의 출력 신호 간의 위상차를 나타내는 제어 신호를 생성하는 극성 표시기를 포함한다. 이러한 방식으로 전력 증폭기를 추가적으로 제어하는 것은 증폭기의 선형성이 더욱 개선될 필요가 있을 때 제공된다.

본 발명의 다른 목적은 가변 이득 증폭기(VGA)에 접속된 통신 시스템을 포함하는, 개선된 효율을 갖는 장치를 제공하는 것이다. 상기 장치는 제 1 전력을 갖는 입력 신호를 수신하는 입력부와 제 2 전력을 갖는 출력 신호를 전송하는 출력부를 더 포함한다. 상기 장치는 입력 신호를 수신하는 제 3 수신 입력부와 출력 신호를 수신하는 제 4 수신 입력부를 갖는 전력 표시기를 더 포함한다. 상기 전력 표시기는 제 2 전송 출력부를 통해 전송될 제 3 제어 신호를 생성하며, 상기 제 3 제어 신호는 상기 제 1 전력과 상기 제 2 전력 간의 전력 차를 표시한다. 상기 가변 이득 증폭기는 입력 신호를 수신하는 입력부, 출력부, 제 3 제어 입력부를 갖는다. 상기 출력부는 통신 시스템의 입력부에 접속되며, 상기 가변 이득 증폭기(AGV)는 상기 제 3 제어 신호의 제어 하에서 입력 신호의 증폭을 나타내는 출력부를 통해 신호를 전송한다. 전력 증폭기의 더욱 개선된 효율이 필요할 때, 상기 언급된 전력 표시기가 사용된다. 전력 표시기는 입력 신호의 전력과 상기 장치의 효율을 개선하는 전력 증폭기 출력 신호의 일부 전력 간의 전력 차를 나타내는 제어 신호를 그의 출력에서 제공한다. 본 발명의 상기 특징 및 장점 및 다른 특징 및 장점은 첨부 도면을 참조하여 설명되는 예시적인 실시예를 통해 분명해질 것이다.

도 1은 본 발명의 실시예에 따른 통신 시스템(1)의 블록도,

도 2는 검출기(20) 및 바이어스 생성기(30)를 세부적으로 도시한 도면,

도 3은 검출기(20) 및 바이어스 생성기(30)의 MOS 타입 트랜지스터 실시예의 도면,

도 4는 검출기(20) 및 바이어스 생성기(30)의 바이폴라 타입 트랜지스터 실시예의 도면,

도 5는 본 발명의 일 실시예에 따라 상이한 초기 바이어스 전압을 갖는 입력 신호 Th_S와 제어 신호 C_S 간의 의존도를 도시한 도면,

도 6는 본 발명의 일 실시예에 따라 동일한 임계 레벨을 가지지만 상이한 기울기를 갖는 입력 신호 Th_S와 제어 신호 C_S 간의 의존도를 도시한 도면,

도 7은 본 발명의 바람직한 실시예에 따른 장치(400)의 도면.

도 1은 본 발명에 따른 통신 시스템(1)의 블록도이다. 통신 시스템(1)은 제 1 입력부(I1), 제 1 출력부(O1), 제 1 제어 입력부(C1)를 갖는 전력 증폭기(10)를 포함한다. 상기 통신 시스템은 바이어스 생성기(30)에 접속된 검출기(20)를 더 포함한다. 상기 검출기는 제 2 입력부(I2) 및 제 2 출력부(O2)를 갖는다. 상기 제 2 입력부(I2)는 제 1 입력부(I1)에 접속되어 입력 신호 In_S를 수신한다. 상기 검출기는 입력 신호 In_S의 전력을 나타내는 신호 Th_S를 제 2 출력부(O2)에서 제공하며, 상기 신호 Th_S는 제어가능한 바이어스 레벨을 갖는다. 바이어스 생성기(GB)(30)는 제 3 입력부(I3) 및 제 3 출력부(O3)를 포함하며, 상기 제 3 입력부(I3)는 상기 제 2 출력부(O2)에 접속되어 상기 신호 Th_S를 수신한다. 상기 제 3 출력부(O3)는 상기 제 1 제어 입력부(C1)에 접속되어 전력 증폭기(10)의 바이어스를 제어하는 제어 신호 C_S를 전송한다. 상기 바이어스는 상기 입력 신호 In_S의 전력이 비교적 높을 때 전력 증폭기(10)가 비교적 높은 전압으로 바이어스되어 그의 선형성 및 효율이 비교적 최적 레벨에 되도록 제어된다. 상기 입력 신호 In_S의 전력이 비교적 낮을 때에는 제어 신호 C_S도 또한 비교적 낮으며 전력 증폭기는 바이어스되지 않아 그의 전력 소비량이 가능한 최저 레벨이 된다.

도 2는 검출기(20) 및 바이어스 생성기(30)를 보다 세부적으로 도시한 도면이다. 검출기(20)는 제 2 입력부(I2)와 제 2 출력부(O2)에 접속된 제어형 증폭 수단(201)을 포함한다. 상기 검출기(20)는 상기 제어형 증폭 수단(201)에 접속된 제어 생성기(202)를 더 포함한다. 상기 제어 생성기는 상기 제 2 출력부(O2)에서 전송될 신호 Th_S의 바이어스 레벨을 제어하는 제어 신호 CG_S를 생성한다.

바이어스 생성기(30)는 상기 제 3 입력부(I3)에 접속되어 신호 Th_S를 수신하여 전류 신호 Cc를 생성하는 레벨 감지 전류 생성기(LSCG)를 포함한다. 상기 LSCG(301)는 그의 출력 전류 Cc가 임계 레벨로부터 시작하는 신호 Th_S에 대해 거의 선형이 되는 특징을 갖는다. 입력 신호 Th_S의 진폭이 임계 레벨보다 낮다면, 출력 전류는 거의 제로가 된다. 바이어스 생성기(30)는 상기 LSCG(301)에 접속되어 신호 Cc를 수신하는 어댑터(302)를 더 포함한다. 상기 LSCG(301)는 상기 제 3 출력부(O3)에 접속되어 제어 신호 C_S를 생성한다. 상기 어댑터(302)는 상기 전력 증폭기(10)에 대해 적합한 바이어스 신호를 생성하는 수단을 포함한다. 가령, 바이어스 신호가 전압이면, 어댑터는 전력 증폭기에 적합한 바이어스 전압을 생성하는 제어가능한 전류 대 전압 변환기를 포함하며, 이로써 신호 Th_S가 LSCG(301)의 임계 레벨보다 낮다면 상기 바이어스 전압은 거의 제로가 되며 상기 전력 증폭기(10)에 의해 소비되는 전력은 그의 최소값이 된다. 이와 달리, 신호 Th_S가 LSCG(301)의 임계 레벨보다 높다면 상기 어댑터(302)에 의해 생성되는 출력 전압은 신호 Th_S에 대해 거의 선형이 되어 입력 신호 In_S의 전력에 대한 전력 증폭기(10)의 선형성 및 효율을 제어하도록 적응된다. 이와 유사한 방식으로, 제어 전류가 적합하게 실현되는 어댑터(302)에 의해 생성될 수 있으며, 이러한 실현 및 생성은 본 기술의 당업자에게는 비교적 용이한 작업이다.

도 3은 검출기(20) 및 바이어스 생성기(30)의 MOS 타입 트랜지스터 실시예의 도면이다. 입력 신호 In_S 및 검출기(20)는 차동적이 되는 것으로 간주되지만 단일 단부 입력 신호 In_S 및 단일 단부 검출기(20)는 본 기술 분야의 당업자에게 쉽게 유도될 수 있다. 검출기(20)는 부하로서 트랜지스터(T5,T6)를 갖는 한 쌍의 트랜지스터(T1,T2)를 포함하는 제어형 증폭 수단을 포함한다. 입력 신호 In_S는 증폭되고 차동 전류로 변환되며 상기 차동 전류는 트랜지스터(T5,T6)에 의해 차동 전압으로 변형된다. 트랜지스터(T5,T6)는 다이오드로서 접속되는데, 즉 이들은 그들의 게이트에 접속된 드레인을 갖는다. 가령 간단한 저항과 같은 임의의 전류 대 전압 변환기가 상기 트랜지스터(T5,T6) 대신에 사용될 수 있다. 차동 트랜지스터 쌍(T1,T2)은 DC 전압 생성기 Vgg와 함께 실현되는 제어 생성기(202)에 의해 바이어스된다. 전압 생성기 Vgg에 의해 생성된 전압은 제어 신호 CG_S로서 기능한다. 전압 CG_S은 저항 R를 통해 한 쌍의 트랜지스터(T1,T2)의 게이트에 인가되어 한 쌍의 트랜지스터(T1,T2)의 바이어스를 제어한다. 트랜지스터(T1,T2)의 드레인들 간의 차동 출력 신호는 먼저 저항(R1,R2) 및 캐패시터(C1)와 함께 실현되는 저역 통과 필터에 의해 필터링된다. 증폭기의 주파수 영역에 따라, 저역 통과 필터는 상기와는 달리 인덕터 및 캐패시터와 함께 실현되거나 스위칭형 캐패시터와 함께 실현될 수 있다. 또한, 비교적 매우 높은 주파수 범위의 경우, 트랜지스터(T1,T2)의 출력 임피던스 및 트랜지스터(T3)의 입력 캐패시턴스는 트랜지스터(T1,T2)의 드레인에서 획득된 고주파수 신호를 필터링하는데 충분할 수 있다. LSCG(301)는 임의의 CMOS 트랜지스터로서 임계 전압 레벨을 갖는 트랜지스터(T3)로 실현된다. 입력 신호 Th_S가 상기 임계 레벨보다 낮으면, 상기 트랜지스터를 통한 출력 전류는 거의 제로가 된다. 이와 달리, 입력 신호 Th_S가 상기 임계 레벨보다 높으면, 트랜지스터(T3)의 드레인 내의 전류는 입력 신호 Th_S의 진폭을 나타낸다. 트랜지스터(T3)의 드레인 내의 전류 Cc가 트랜지스터(T7), 저항(R3), 캐패시터(C2)에 의해 전압으로 변형되지만, 다른 임의의 전류 대 전압 변환기가 사용될 수도 있다. 트랜지스터(T3)의 드레인에서 획득된 제어 신호 C_S와 신호 Th_S 간의 의존도는 거의 선형이며, 이는 초기 바이어스 레벨, 즉 임계 레벨에 의해 그리고 기울기에 의해 특성화된다. 도 5에서, 상이한 초기 바이어스 전압을 갖는 제어 신호 C_S와 입력 신호 Th_S 간의 의존도가 도시된다. 도 6에서는, 동일한 임계 레벨을 가지지만 상이한 기울기를 갖는 제어 신호 C_S와 입력 신호 Th_S 간의 의존도가 도시된다. C_S 신호 대 Th_S 신호의 의존도는 다음과 같은 관계식 (1) 및 (2)에 의해 주어진다.

C_S = 기울기*(Th_S - 임계치) + 초기 바이어스: Th_S가 임계치보다 클 경우(1),

C_S = 초기 바이어스: Th_S가 임계치보다 작을 경우(2).

Th_S 신호가 임계치보다 작다면, C_S 신호는 관계식(2)에서 기술된 바와 같이 초기 바이어스값이 되며, 그렇지 않다면 관계식(1)이 적용된다. 초기 바이어스는 트랜지스터(T3)를 통해 흐르는 초기 DC 전류에 의해 결정된다. 상기 DC 전류는 Th_S 신호에 의해 결정된다. 초기 바이어스의 크기는 어댑터(302)에 의해 결정되어 전력 증폭기(10)에 인가된다. 관계식(1)과 관련된 몇몇 파라미터는 다음과 같이 제어될 수 있다.

1. 기울기는 트랜지스터(T7,T8)에 의해 점유되는 면적에 의해 제어된다.

2. 초기 바이어스는 저항(R3,R4)에 의해 제어된다.

3. 임계치는 제어 생성기(202)에 의해 제어된다.

도 4에서, 검출기(20) 및 바이어스 생성기(30)의 바이폴라 타입 트랜지스터 실시예가 도시된다. 동일한 참조 부호 및 강조 부호 (')를 갖는 트랜지스터는 상기 MOS 경우의 대응 부분과 동일한 기능을 갖는다. 검출기(20) 및 바이어스 생성기(30)를 혼합하여 구현하는 기술이 가능한데, 가령 검출기(20)는 MOS 기술로 실현되며 바이어스 생성기(30)는 바이폴라 기술로 실현될 수 있으며 이와 반대의 경우도 가능하다.

도 3에 도시된 바처럼, 바이어스 생성기(30)에 의해 생성된 제어 신호는 도면에서는 Q1, Q2로 표시된 다수의 성분을 갖는 출력 벡터 C_S일 수 있다. 이러한 타입의 바이어스 생성기는 다중 스테이지를 갖는 전력 증폭기가 사용될 때 중요하다. 전력 증폭기가 두 개의 스테이지로 구성된다고 생각하면, 성분 Q1은 제 1 스테이지의 바이어스를 제어하고 성분 Q2는 제 2 스테이지의 바이어스를 제어한다. 또한, 하나의 성분을 갖는 C_S 벡터를 생성하는 도 4와 같은 바이어스 생성기(30)를 사용할 수도 있다. 이러한 경우에, 다중 제어 스테이지를 포함하는 증폭기는 캐스캐이드(cascade)로 접속된 통신 시스템들(1)에 의해 실현될 수 있다. 여기서, 각 통신 시스템은 검출기(20) 및 바이어스 생성기(30)의 개개의 결합부에 의해 제어되는 전력 증폭기를 갖는다.

몇몇 특정 경우에는, 전력 증폭기(10)의 선형성 및/또는 효율이 더욱 개선될 필요가 있다. 이러한 요구 조건이 제안될 때, 도 7에 도시된 바와 같은 장치가 사용될 수 있다. 도 7에서, 통신 시스템(1)은 가변 이득 증폭기(VGA)(5)에 접속된다. 상기 장치는 제 1 위상 및 제 1 진폭을 갖는 입력 신호 Input를 수신하는 입력부(I_A)와 제 2 위상 및 제 2 진폭을 갖는 출력 신호 P_S를 전송하는 출력부(OUT_A)를 더 포함한다. 상기 장치(400)는 상기 입력부(I_A)에 접속된 제 1 입력부(P1) 및 상기 출력부(OUT_A)에 접속된 제 2 입력부(P2)를 갖는 극성 표시기를 더 포함한다. 극성 표시기(4)는 제 1 출력부(P3)를 통해 전송될 제 2 제어 신호 C_Ph를 생성한다. 상기 제 2 제어 신호 C_Ph는 상기 제 1 위상 및 제 2 위상 간의 위상차를 나타낸다. 가변 이득 증폭기(VGA)(5)는 입력 신호 I_A를 수신하는 입력부(I4), 출력부(O2), 제 1 제어 입력부(C2)를 가지며, 상기 출력(O2)은 통신 시스템(1)의 입력부에 접속되며, 상기 VGA(5)는 상기 제 2 제어 신호 C_Ph의 제어 하에서 입력 신호(I_A)의 증폭을 나타내는 신호를 상기 출력부(O2)를 통해 전송한다. 이러한 상황 하에서, 극성 표시기(4)가 사용될 때 상기 장치(400)는 개 선된 선형성을 갖는다.

개선된 효율이 요구될 때, 상기 장치(400)는 가변 이득 증폭기(VGA)(5)에 접속된 통신 시스템(1)을 포함한다. 상기 입력 신호 Input가 제 1 전력에 의해 특성화되며 상기 출력 신호 P_S가 제 2 전력에 의해 특성화된다고 생각해보자. 상기 장치는 전력 검출기(6)를 더 포함한다. 상기 전력 검출기(6)는 입력 신호 I_A를 수신하는 제 3 수신 입력부(P4)와 출력 신호 O_S를 수신하는 제 4 수신 입력부(P5)를 더 포함한다. 상기 전력 검출기는 제 2 전송 출력부(P6)를 통해 전송될 제 3 제어 신호(C_P)를 생성한다. 상기 제 3 제어 신호(C_P)는 상기 제 1 전력과 상기 제 2 전력 간의 전력 차에 비례한다. 상기 가변 이득 증폭기(VGA)(5)는 상기 제 3 제어 신호(C_P)의 제어 하에서 입력 신호(I_A)의 증폭을 나타내는 신호를 상기 출력부(O2)를 통해 전송한다. 상기 VGA(5)의 이득은 상기 제 1 전력과 상기 제 2 전력의 일부 전력 간의 전력 차가 최소 레벨을 갖도록 제어된다. 이상적으로, 상기 전력차는 거의 제로이며, 상기 장치는 100% 효율을 갖는다. 그러나, 실제적으로는 상기 전력 차는 신호의 전력 레벨에 의존하며, 상기 전력 검출기(6)는 효율이 가능한한 100%에 근사하도록 VGA(5)를 제어한다. 이로써, 전력 검출기(6)를 갖는 장치(400)의 효율은 개선된다. 도 7에서 도시된바와 같이 상기 장치의 효율성 및 선형성을 모두 개선하기 위해 상술된 기술들을 결합하는 것은 본 기술의 당업자에게는 용이한 작업이다.

본 발명의 범위는 본 명세서에서 개시된 실시예로만 한정되는 것이 아니다. 또한, 본 발명의 범위가 청구 범위에서의 참조 부호에 의해서도 한정되지 않는다. "포함한다"라는 용어는 청구항에서 언급된 부분 이외의 부분을 배제하지 않는다. 본 발명의 일부를 형성하는 수단들은 전용 하드웨어 형태로 또는 프로그램된 범용 프로세서 형태로 구현될 수 있다. 본 발명은 각 새로운 특징을 포함하며, 이 특징들의 조합도 포함한다.

Claims

입력 신호(In_S)를 증폭하고 증폭된 신호(O_S)를 전송하는 전력 증폭기(10)를 포함하고, 검출기(20) 및 바이어스 생성기(BG)(30)를 더 포함하는 통신 시스템(1)에 있어서,

상기 검출기(20)는, 상기 입력 신호(In_S)의 전력을 나타내며 제어가능한 바이어스 레벨을 갖는 출력 신호(Th_S)를 생성하는 제어형 증폭 수단(a controlled amplifying means)을 포함하며,

상기 바이어스 생성기(BG)(30)는 상기 출력 신호(Th_S)에 의해 제어되는 전류(Cc)를 생성하는 레벨 감지 전류 생성기(LSCG)(301)━상기 출력 신호(Th_S)의 제어가능한 바이어스 레벨은 상기 LSCG(301)에 대해 적응가능하되, 상기 LSCG(301)는 상기 신호(Th_S)가 상기 LSCG(301)의 임계 레벨(TL)보다 낮은 경우에는 상기 전류(Cc)가 제로가 되고 상기 신호(Th_S)가 상기 LSCG(301)의 임계 레벨(TL)보다 높은 경우에는 상기 전류(Cc)가 상기 신호(Th_S)에 의해 선형적으로 제어되게 하는 임계 레벨(TL)을 가짐━를 포함하며,

상기 바이어스 생성기(30)는, 상기 LSCG(301)에 접속되어, 상기 증폭기(10)의 특성을 제어하는 제어 신호(C_S)를 생성하는 전류 제어형 적응 수단(a current controlled adapting means)을 포함하는 어댑터(302)를 더 포함하며, 상기 제어 신호(C_S)는 상기 전류(Cc)에 대해 제어가능한 선형 의존성을 갖는

통신 시스템.
제 1 항에 있어서,

상기 검출기(20)의 제어형 증폭 수단(a controlled amplifier means)(201)은, 저역 통과 필터에 접속되어, 상기 입력 신호(In_S)를 제어가능한 방식으로 증폭하고 상기 출력 신호(Th_S)를 전송하는 증폭기(T1,T2,T5,T6)를 더 포함하는

통신 시스템.
제 1 항에 있어서,

상기 출력 신호(Th_S)는 직류(DC) 신호인

통신 시스템.
제 2 항에 있어서,

상기 저역 통과 필터는 다수의 저항 및 캐패시터를 포함하는

통신 시스템.
제 1 항에 있어서,

상기 제어 신호(C_S)는 신호들의 벡터인

통신 시스템.
제 5 항에 있어서,

상기 전력 증폭기(10)는 캐스캐이드(cascade)로 접속된 다수의 스테이지를 포함하며,

상기 각 스테이지들은 상기 제어 신호(C_S)의 성분에 의해 제어되는

통신 시스템.
제 1 항에서 청구된 통신 시스템(1)을 직렬로 다수개 접속한 것을 포함하는 전송 시스템(an emitting system).
가변 이득 증폭기(VGA)에 접속된 제 1 항에서 청구된 통신 시스템(1)을 포함하는 장치(400)에 있어서,

제 1 위상 및 제 1 진폭을 갖는 입력 신호(Input)를 수신하는 입력부(I_A)와 제 2 위상 및 제 2 진폭을 갖는 출력 신호(P_S)를 전송하는 출력부(OUT_A)와,

상기 입력부(I_A)에 접속된 제 1 수신 입력부(P1) 및 상기 출력부(OUT_A)에 접속된 제 2 수신 입력부(P2)를 가지며, 자신의 제 1 전송 출력부(P3)를 통해 전송될 제 2 제어 신호(C_Ph)를 생성하는 극성 표시기(4)━상기 제 2 제어 신호(C_Ph)는 상기 제 1 위상 및 제 2 위상 간의 위상차를 나타냄━와,

상기 입력 신호(Input)를 수신하는 입력부(I4), 상기 통신 시스템(1)의 입력부에 접속되는 출력부(O2), 상기 제 2 제어 신호(C_Ph)를 수신하는 제 1 제어 입력부(C2)를 가지며, 상기 제 2 제어 신호 (C_Ph)의 제어 하에서 입력 신호(I_A)의 증폭을 나타내는 신호를 상기 출력부(O2)를 통해 전송하는 가변 이득 증폭기(VGA)(5)를 포함하는

장치.
가변 이득 증폭기(VGA)에 접속된 제 1 항에서 청구된 통신 시스템(1)을 포함하는 장치(400)에 있어서,

제 1 위상 및 제 1 전력을 갖는 입력 신호(Input)를 수신하는 입력부(I_A)와 제 2 위상 및 제 2 전력을 갖는 출력 신호(P_S)를 전송하는 출력부(OUT_A)와,

상기 입력 신호(Input)를 수신하는 제 3 수신 입력부(P4)와 상기 출력 신호 (P_S)를 수신하는 제 4 수신 입력부(P5)를 포함하며, 자신의 제 2 전송 출력부(P6)를 통해 전송될 제 3 제어 신호(C_P)를 생성하는 전력 검출기(6)━상기 제 3 제어 신호(C_P)는 상기 제 1 전력과 상기 제 2 전력의 일부 전력 간의 전력 차에 비례함━와,

상기 입력 신호(Input)를 수신하는 입력부(I4), 상기 통신 시스템(1)의 입력부에 접속되는 출력부(O2), 상기 제 3 제어 신호(C_P)를 수신하는 제 3 제어 입력부(C3)를 가지며, 상기 제 3 제어 신호 (C_P)의 제어 하에서 입력 신호(Input)의 증폭을 나타내는 신호를 상기 출력부(O2)를 통해 전송하는 가변 이득 증폭기(VGA)(5)를 포함하는

장치.