JPWO2012053125A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2012053125A1 JPWO2012053125A1 JP2012539559A JP2012539559A JPWO2012053125A1 JP WO2012053125 A1 JPWO2012053125 A1 JP WO2012053125A1 JP 2012539559 A JP2012539559 A JP 2012539559A JP 2012539559 A JP2012539559 A JP 2012539559A JP WO2012053125 A1 JPWO2012053125 A1 JP WO2012053125A1
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- plug
- active region
- plugs
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 239000002184 metal Substances 0.000 claims abstract description 164
- 230000007547 defect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
図1は実施形態1に係る半導体装置のレイアウトパターンの一例を示す平面図である。図1では、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示している。図1では、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。なお、図2および図3は図1を見やすくしたものであり、図2は、図1からメタル配線を省き、ゲート配線、活性領域およびプラグのみを図示したものであり、図3は、図1から活性領域およびゲート配線を省き、メタル配線およびプラグのみを図示したものである。
図6は実施形態2に係る半導体装置のレイアウトパターンの一例を示す平面図である。図6では、図1と同様に、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示しており、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。
図8は実施形態3に係る半導体装置のレイアウトパターンの一例を示す平面図である。図8では、図1と同様に、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示しており、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。
図9は実施形態4に係る半導体装置のレイアウトパターンの一例を示す平面図である。図9では、図1と同様に、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。
図10は実施形態5に係る半導体装置のレイアウトパターンの一例を示す平面図である。図10では、図1と同様に、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。
MV0〜MV2 給電用メタル配線
Dn(nは整数) 活性領域
Gn(nは整数) ゲート配線
Mn(nは整数) 回路用メタル配線
Pn(nは整数) 配線用プラグ
PVn,PVXn,PVYn(nは整数) 給電用プラグ
PV2〜PV5 第1プラグ
PVX0〜PVX3 第2プラグ
PVY0〜PVY7 第2プラグ
P14,P24,P50,P59 第3プラグ
Claims (13)
- 第1方向に延びる給電用活性領域と、
前記給電用活性領域の、前記第1方向に垂直な第2方向における一方の側に設けられており、トランジスタのソースまたはドレインとなる活性領域と、
前記給電用活性領域の、前記第2方向における前記活性領域が設けられた側に設けられており、トランジスタのゲートとなるゲート配線と、
前記給電用活性領域の上層に設けられた給電用メタル配線と、
前記活性領域およびゲート配線の上層に設けられた回路用メタル配線と、
前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグと、
前記活性領域またはゲート配線と前記回路用メタル配線とを接続する複数の配線用プラグとを備え、
前記複数の給電用プラグは、
所定長の第1ピッチで配置された複数の第1プラグと、
最も近い前記第1プラグまでの中心間距離が、前記第1ピッチの整数倍とは異なっている、第2プラグとを含み、
前記複数の配線用プラグは、
前記給電用活性領域及び前記給電用メタル配線に最も近い第3プラグを含み、
少なくとも1つの前記第3プラグは、最も近い前記給電用プラグが、前記第2プラグである
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第3プラグは、いずれも、最も近い前記給電用プラグが、前記第2プラグである
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
少なくとも1つの前記第2プラグは、最も近い前記配線用プラグが、前記第3プラグである
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第2プラグ同士の中心間距離は、前記第1ピッチの整数倍である
ことを特徴とする半導体装置。 - 第1方向に延びる給電用活性領域と、
前記給電用活性領域の、前記第1方向に垂直な第2方向における一方の側に設けられており、トランジスタのソースまたはドレインとなる活性領域と、
前記給電用活性領域の、前記第2方向における前記活性領域が設けられた側に設けられており、トランジスタのゲートとなるゲート配線と、
前記給電用活性領域の上層に設けられた給電用メタル配線と、
前記活性領域および前記ゲート配線の上層に設けられた回路用メタル配線と、
前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグと、
前記活性領域またはゲート配線と前記回路用メタル配線とを接続する複数の配線用プラグとを備え、
前記複数の給電用プラグは、
前記第1方向において一列に配置された複数の第1プラグと、
前記活性領域および前記ゲート配線からみて、前記複数の第1プラグよりも遠い位置にずらして配置された第2プラグとを含み、
前記複数の配線用プラグは、
前記給電用活性領域及び前記給電用メタル配線に最も近い第3プラグを含み、
少なくとも1つの前記第3プラグは、最も近い前記給電用プラグが、前記第2のプラグである
ことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
少なくとも1つの前記第2プラグは、最も近い前記配線用プラグが、前記第3プラグである
ことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記給電用活性領域および前記給電用メタル配線の幅は、前記複数の第1プラグが設けられた部分よりも、前記第2プラグが設けられた部分の方が、太くなっている
ことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記給電用活性領域および前記給電用メタル配線の幅は、前記複数の第1プラグが設けられた部分と、前記第2プラグが設けられた部分とで、等しくなっている
ことを特徴とする半導体装置。 - 請求項1または5記載の半導体装置において、
前記複数の配線用プラグは、それぞれ、当該配線用プラグの中心から、最も近い前記給電用プラグまでの距離が、当該配線用プラグの径の2.5倍に相当する長さよりも長い
ことを特徴とする半導体装置。 - 請求項1または5記載の半導体装置において、
前記第2プラグの平面形状は、長方形または長円形である
ことを特徴とする半導体装置。 - 請求項1または5記載の半導体装置において、
前記活性領域、前記ゲート配線、および前記回路用メタル配線によって、フリップフロップ回路またはラッチ回路が構成されている
ことを特徴とする半導体装置。 - 第1方向に延びる給電用メタル配線と、
前記給電用メタル配線の下層に設けられており、前記給電用メタル配線を、前記第1方向に垂直な第2方向における一方の側から他方の側にかけて横切るように延びるゲート配線と、
前記ゲート配線の前記第1方向における少なくとも一方の側において、前記給電用メタル配線の下層に設けられた給電用活性領域と、
前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグとを備え、
前記複数の給電用プラグは、
所定長の第1ピッチで配置された複数の第1プラグと、
最も近い前記第1プラグまでの中心間距離が、前記第1ピッチの整数倍とは異なっている、第2プラグとを含み、
前記ゲート配線に最も近い前記給電用プラグは、前記第2プラグである
ことを特徴とする半導体装置。 - 第1方向に延びる給電用メタル配線と、
前記給電用メタル配線の下層に設けられており、前記給電用メタル配線を、前記第1方向に垂直な第2方向における一方の側から他方の側にかけて横切るように形成されており、かつ、前記給電用メタル配線によって供給される電源電位と異なる電位が与えられる活性領域と、
前記活性領域の前記第1方向における少なくとも一方の側において、前記給電用メタル配線の下層に設けられた給電用活性領域と、
前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグとを備え、
前記複数の給電用プラグは、
所定長の第1ピッチで配置された複数の第1プラグと、
最も近い前記第1プラグまでの中心間距離が、前記第1ピッチの整数倍とは異なっている、第2プラグとを含み、
前記活性領域に最も近い前記給電用プラグは、前記第2プラグである
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012539559A JP5655086B2 (ja) | 2010-10-21 | 2011-03-25 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236526 | 2010-10-21 | ||
JP2010236526 | 2010-10-21 | ||
JP2012539559A JP5655086B2 (ja) | 2010-10-21 | 2011-03-25 | 半導体装置 |
PCT/JP2011/001791 WO2012053125A1 (ja) | 2010-10-21 | 2011-03-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012053125A1 true JPWO2012053125A1 (ja) | 2014-02-24 |
JP5655086B2 JP5655086B2 (ja) | 2015-01-14 |
Family
ID=45974857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012539559A Expired - Fee Related JP5655086B2 (ja) | 2010-10-21 | 2011-03-25 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8907492B2 (ja) |
JP (1) | JP5655086B2 (ja) |
CN (1) | CN102884617B (ja) |
WO (1) | WO2012053125A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331016B2 (en) * | 2013-07-25 | 2016-05-03 | Qualcomm Incorporated | SOC design with critical technology pitch alignment |
US9865544B2 (en) * | 2015-10-05 | 2018-01-09 | Samsung Electronics Co., Ltd. | Semiconductor device layout having a power rail |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2773719B2 (ja) * | 1995-10-30 | 1998-07-09 | 日本電気株式会社 | 半導体装置のレイアウト設計方法及びその装置 |
US6525350B1 (en) | 1999-07-16 | 2003-02-25 | Kawasaki Steel Corporation | Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same |
JP2001035922A (ja) * | 1999-07-16 | 2001-02-09 | Kawasaki Steel Corp | 半導体集積回路 |
JP2009141167A (ja) * | 2007-12-07 | 2009-06-25 | Panasonic Corp | 半導体装置 |
JP5357473B2 (ja) * | 2008-09-09 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP5357476B2 (ja) * | 2008-09-11 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
JP2010183015A (ja) * | 2009-02-09 | 2010-08-19 | Renesas Electronics Corp | 半導体装置 |
-
2011
- 2011-03-25 CN CN201180020923.8A patent/CN102884617B/zh not_active Expired - Fee Related
- 2011-03-25 JP JP2012539559A patent/JP5655086B2/ja not_active Expired - Fee Related
- 2011-03-25 WO PCT/JP2011/001791 patent/WO2012053125A1/ja active Application Filing
-
2012
- 2012-10-31 US US13/665,170 patent/US8907492B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130056803A1 (en) | 2013-03-07 |
WO2012053125A1 (ja) | 2012-04-26 |
CN102884617A (zh) | 2013-01-16 |
JP5655086B2 (ja) | 2015-01-14 |
US8907492B2 (en) | 2014-12-09 |
CN102884617B (zh) | 2015-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102167956B1 (ko) | 표준 셀을 포함한 반도체 디바이스 | |
CN108630607B (zh) | 半导体集成电路装置 | |
CN102714175B (zh) | 半导体装置 | |
JP5097096B2 (ja) | 半導体集積回路 | |
JP2008182058A (ja) | 半導体装置および半導体装置形成方法 | |
JP5147234B2 (ja) | 半導体集積回路装置 | |
JP2008171977A (ja) | 半導体集積回路のレイアウト構造 | |
JP2009231513A (ja) | 半導体装置 | |
US8026537B2 (en) | Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method | |
WO2012137392A1 (ja) | 半導体集積回路装置 | |
WO2018211931A1 (ja) | 半導体集積回路装置 | |
US8507994B2 (en) | Semiconductor device | |
JP2012222065A (ja) | 半導体集積回路装置 | |
JP5655086B2 (ja) | 半導体装置 | |
JP2007234777A (ja) | 半導体集積回路装置およびその設計方法 | |
JP2010283269A (ja) | 半導体装置 | |
JP2011199034A (ja) | 半導体装置 | |
JP5522039B2 (ja) | 半導体装置 | |
JP5230912B2 (ja) | 半導体集積回路装置の製造方法 | |
JPWO2018180010A1 (ja) | 半導体集積回路装置 | |
JP2006269604A (ja) | ハードマクロの電源端子構造 | |
JP2009260147A (ja) | 半導体集積回路装置 | |
JP2005032768A (ja) | 半導体装置 | |
JP2010165756A (ja) | 半導体装置 | |
JP7323847B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141121 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5655086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |