JPWO2012035938A1 - 半導体セラミック素子およびその製造方法 - Google Patents
半導体セラミック素子およびその製造方法 Download PDFInfo
- Publication number
- JPWO2012035938A1 JPWO2012035938A1 JP2012533927A JP2012533927A JPWO2012035938A1 JP WO2012035938 A1 JPWO2012035938 A1 JP WO2012035938A1 JP 2012533927 A JP2012533927 A JP 2012533927A JP 2012533927 A JP2012533927 A JP 2012533927A JP WO2012035938 A1 JPWO2012035938 A1 JP WO2012035938A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor ceramic
- ptc
- ntc
- temperature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thermistors And Varistors (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
PTC特性を有する半導体セラミックからなるPTC部分と、NTC特性を有する半導体セラミックからなるNTC部分とが、相互拡散を抑制しながら、一体焼成によって一体化された、素子本体を備える、半導体セラミック素子を提供する。PTC部分となるべき半導体セラミック材料を所定の温度で焼成することによって、まず、PTC基板(2)を得た後、NTC部分となるべき半導体セラミック材料を含むペーストを上記PTC基板(2)上に塗布または印刷し、次いで、上記所定の温度よりも低い温度で一体焼成することによって、半導体セラミック素子(1)のための素子本体(4)を得る。
Description
この発明は、半導体セラミック素子およびその製造方法に関するもので、特に、PTC特性とNTC特性との複合電気特性を有する半導体セラミック素子およびその製造方法に関するものである。
サーミスタの代表的な用途として、温度センサがある。サーミスタを用いた温度センサに対しては、用途に応じて求められる抵抗温度特性が異なり、それゆえ、様々な抵抗温度特性を与え得ることが求められている。たとえば、実開昭63−75001号公報(特許文献1)または特開平7−167715号公報(特許文献2)には、求められる抵抗温度特性を発現するため、PTC素子とNTC素子とを複合したサーミスタ温度センサが提案されている。
上述のようにPTC素子とNTC素子とを複合すれば、様々な抵抗温度特性が得られる可能性があるが、PTC素子とNTC素子との間の接合部分に注目すると、PTC素子とNTC素子とは共通の電極を介して互いに接合される構造を単純には採用することができない。なぜなら、接合の信頼性が低下してしまったり、PTC素子にオーミック接触することが可能な電極材料とNTC素子にオーミック接触することが可能な電極材料とが互いに異なったりする場合があるためである。
そのため、特許文献1に記載のものでは、PTC素子とNTC素子とのそれぞれに電極を設け、これら電極を互いに接合する構造が採用されている。しかし、このような構造が採用されると、一方の電極と他方の電極との間の接合部分、PTC素子と電極との間の接合部分、NTC素子と電極との間の接合部分というように、異なる要素間を接合する部分の数が多くなり、接合部分での剥離の確率が高くなるという問題に遭遇する。
他方、特許文献2に記載のものでは、PTC素子とNTC素子とが、単に1つの共通する電極によって互いに接合される構造が採用されている。しかし、この共通する電極は、温度依存性抵抗のバリア層崩壊接触を保証し、またそれにより接触させられる温度依存性抵抗の構成部分のそれぞれ他の温度依存性抵抗中への相互拡散に対する拡散バリアを形成する材料、といった特殊な材料から構成されなければならない。また、特許文献2に記載のものでも、PTC素子とNTC素子との接合部分に電極が存在する以上、特許文献1に記載のものと同様、剥離の問題を回避することはできない。
そこで、この発明の目的は、上述したような問題を解決し得る半導体セラミック素子およびその製造方法を提供しようとすることである。
この発明に係る半導体セラミック素子は、簡単に言えば、PTC特性を有する半導体セラミックからなるPTC部分と、NTC特性を有する半導体セラミックからなるNTC部分とが一体形成されることによって得られたものである。しかし、PTC特性を有する半導体セラミックとNTC特性を有する半導体セラミックとを一体焼成しても、相互拡散が生じるため、PTC特性とNTC特性との複合電気特性が得られないことが十分に考えられる。
本件発明者は、複合電気特性の発現を阻害し得る相互拡散の問題を解決すべく鋭意検討を重ねた結果、たとえば、PTC特性を有する半導体セラミックとなるべき半導体セラミック材料を所定の温度で焼成することによって、まず、PTC基板を得た後、NTC特性を有する半導体セラミックとなるべき半導体セラミック材料を含むペーストを上記PTC基板上に塗布または印刷し、次いで、上記所定の温度よりも低い温度で一体焼成すれば、得られた素子本体において、PTC特性を有する半導体セラミック部分とNTC特性を有する半導体セラミック部分との間で相互拡散をほとんど生じないようにすることができ、PTC特性とNTC特性との複合特性を有する素子を形成できることがわかった。さらにPTC特性を有する半導体セラミックにn型半導体、NTC特性を有する半導体セラミックにp型半導体を選択した場合に、pn接合が形成でき、整流特性を有する素子が形成できることがわかった。
すなわち、この発明に係る半導体セラミック素子は、PTC特性を有する半導体セラミックからなるPTC部分と、NTC特性を有する半導体セラミックからなるNTC部分とからなり、PTC部分とNTC部分とが、互いに直接接する接合界面を介して一体化されている、素子本体と、素子本体の外表面上においてPTC部分に接するように設けられた第1の電極と、素子本体の外表面上においてNTC部分に接するように設けられた第2の電極とを備え、PTC特性とNTC特性との複合電気特性を有することを特徴としている。
この発明に係る半導体セラミック素子において、好ましくは、PTC部分がBaTiO3系酸化物からなり、NTC部分がMn系のスピネル型酸化物からなる。この場合、PTC部分とNTC部分との接合界面でのTiの相互拡散距離およびMnの相互拡散距離がともに50μm以下であることが好ましい。
この発明に係る半導体セラミック素子は、他の局面から表現すると、次のようになる。
すなわち、この発明に係る半導体セラミック素子は、PTC特性を有する半導体セラミックおよびNTC特性を有する半導体セラミックのいずれか一方を第1導電形式の半導体セラミックとし、いずれか他方を第2導電形式の半導体セラミックとしたとき、第1導電形式の半導体セラミックとなるべき半導体セラミック材料を第1の温度で焼成して得られた基板上に、第2導電形式の半導体セラミックとなるべき半導体セラミック材料を含む厚膜を形成し、第1の温度よりも低い第2の温度で焼成して得られた、素子本体と、素子本体の外表面上において基板に接するように設けられた第1の電極と、素子本体の外表面上において厚膜に接するように設けられた第2の電極とを備え、PTC特性とNTC特性との複合電気特性を有することを特徴としている。
この発明は、また、半導体セラミック素子の製造方法にも向けられる。
この発明に係る半導体セラミック素子の製造方法は、PTC特性を有する半導体セラミックおよびNTC特性を有する半導体セラミックのいずれか一方を第1導電形式の半導体セラミックとし、いずれか他方を第2導電形式の半導体セラミックとしたとき、第1導電形式の半導体セラミックとなるべき半導体セラミック材料を第1の温度で焼成して基板を得る工程と、基板上に、第2導電形式の半導体セラミックとなるべき半導体セラミック材料を含む厚膜を形成する工程と、厚膜を第1の温度よりも低い第2の温度で焼成する工程とを備えることを特徴としている。
この発明に係る半導体セラミック素子の製造方法において、第1導電形式の半導体セラミックはBaTiO3系酸化物からなり、第2導電形式の半導体セラミックはMn系のスピネル型酸化物からなり、第2の温度は、第1の温度より150℃以上低いことが好ましい。
この発明に係る半導体セラミック素子によれば、素子本体において、PTC部分とNTC部分とが互いに直接接する接合界面を介して一体化されているので、接合部分での剥離の問題が生じにくい。また、PTC部分とNTC部分との間に電極を挟む必要がないので、電極形成に伴うコストを低減することができる。
また、この発明に係る半導体セラミック素子によれば、PTC特性とNTC特性との複合電気特性が得られるので、PTC特性を有する半導体セラミックについての材料の選択によっても、NTC特性を有する半導体セラミックについての材料の選択によっても、抵抗温度特性を変化させることができる。したがって、これら材料の選択によって、様々な抵抗温度特性を実現することが可能となる。
また、この発明に係る半導体セラミック素子には、PTC部分とNTC部分とが直列接続となる方向に電流を流す第1の通電方法と、PTC部分とNTC部分とが並列接続となる方向に電流を流す第2の通電方法とがあり得るが、第1の通電方法によれば、PTC部分による抵抗温度特性の急峻な立ち上がりの前にNTC部分による特性を付与することができる。その結果、PTC部分による抵抗温度特性の急峻な立ち上がりの前の温度域において、精度良く温度検知を行なうことが可能となる。
他方、第2の通電方法によれば、抵抗温度特性において、PTC部分による抵抗の立ち上がりまではPTC特性が支配的となり、PTC部分による抵抗の立ち上がりの後にNTC部分による特性が出るように、抵抗温度特性を調整することができる。
また、この発明に係る半導体セラミック素子によれば、PTC部分とNTC部分とが互いに直接接する接合界面においてpn接合が形成されるので、PTC部分とNTC部分とが直列接続となる方向に電流を流すようにすれば、順方向および逆方向で障壁抵抗が生じるダイオード特性を発現させることができる。
この発明に係る半導体セラミック素子の製造方法によれば、第1導電形式の半導体セラミックとなるべき半導体セラミック材料を第1の温度で焼成することによって、まず、基板を得、次いで、この基板上に、第2導電形式の半導体セラミックとなるべき半導体セラミック材料を含む厚膜を形成し、この厚膜を第1の温度よりも低い第2の温度で焼成するようにしているので、焼成工程において、PTC特性を有する半導体セラミックとNTC特性を有する半導体セラミックとの間で相互の元素拡散を生じにくくすることができる。
よって、PTC特性を有する半導体セラミックおよびNTC特性を有する半導体セラミックのそれぞれの特性が損なわれることなく、PTC部分とNTC部分とが直接接合した素子本体を得ることができる。その結果、PTC特性とNTC特性との複合電気特性を有する、半導体セラミック素子を製造することができる。
この発明に係る半導体セラミック素子の製造方法において、第1導電形式の半導体セラミックはBaTiO3系酸化物からなり、第2導電形式の半導体セラミックはMn系のスピネル型酸化物からなり、第2の温度は、第1の温度より150℃以上低いと、PTC部分とNTC部分との接合界面でのTiの相互拡散距離およびMnの相互拡散距離をともに50μm以下に確実に抑えることができる。
図1を参照して、この発明の第1の実施形態による半導体セラミック素子1の構造について説明する。
半導体セラミック素子1は、PTC特性を有するn型の半導体セラミックからなるPTC基板2と、PTC基板2上に形成され、かつNTC特性を有するp型の半導体セラミックからなるNTC厚膜3とからなる、素子本体4を備えている。素子本体4において、PTC基板2とNTC厚膜3とは、互いに直接接する接合界面5を介して一体化されている。
上述したPTC基板2は、たとえば、少なくともBaTiO3を含み、必要に応じて、SrおよびPbの少なくとも一方を含み、さらに、微量のMn、Si、La、Er、SnおよびNdから選ばれる少なくとも1種を含む、BaTiO3系酸化物から構成される。NTC厚膜3は、たとえば、Mn、Co、Fe、Ni、Ti、Cu、ZnおよびAlの少なくとも1種の遷移金属を含むスピネル型酸化物から構成され、好ましくは、Mn系のスピネル型酸化物から構成される。
たとえば、PTC基板2がBaTiO3系酸化物からなり、NTC厚膜3がMn系のスピネル型酸化物からなるとき、PTC基板2とNTC厚膜3の接合界面5でのTiの相互拡散距離およびMnの相互拡散距離はともに50μm以下であることが所望の特性発現の点で好ましい。このような接合界面5での相互拡散状態の実現は、後述する製造方法と密接に関連している。
半導体セラミック素子1は、さらに、素子本体4の一方の主面上においてPTC基板2に接するように設けられた第1の電極6と、素子本体4の他方の主面上においてNTC厚膜3に接するように設けられた第2の電極7とを備えている。第1の電極6の導電成分は、PTC基板2とオーミック接触し得る金属、たとえばInGa、Ni等によって与えられる。他方、第2の電極7の導電成分は、NTC厚膜3とオーミック接触し得る金属、たとえばAg、Pt、もしくはPdの単体またはそれらの合金等によって与えられる。
半導体セラミック素子1において、上述した第1および第2の電極6および7を通して素子本体4に通電すれば、PTC基板2とNTC厚膜3とが直列接続となる方向に電流が流れる。
次に、半導体セラミック素子1の製造方法について説明する。
まず、PTC基板2が以下のようにして作製される。たとえばBaTiO3系酸化物からなるPTC基板2を作製する場合、より具体的には、セラミック素原料として、BaCO3、SrCO3、CaCO3、TiO2、Y2O3、SiO2、MnCO3などの各粉末を用意し、これら粉末を、所定量ずつ秤量した後、ジルコニア等の粉砕媒体とともに、ボールミルに投入して十分に湿式粉砕し、その後、仮焼処理を行ない、PTCセラミック粉末を作製する。
次に、上記PTCセラミック粉末に有機バインダを加え、湿式で混合処理を行なってスラリー状とし、その後、このスラリーを、ドクターブレード法等を用いてシート状に成形し、得られたシートを適当数積み重ね、積み重ねの都度圧着し、PTCセラミックの生ブロック体を作製する。
次いで、この生ブロック体を所定寸法に切断した後、ジルコニア製の匣に収容し、脱バインダ処理を行なった後、所定温度で焼成処理を施し、PTC基板2を得る。
他方、NTC厚膜3のためのセラミック素原料として、Mn3O4、NiO、Co3O4、CuO、Fe2O3、TiO2、Al2O3などの各粉末を用意し、これら粉末を、所定量ずつ秤量した後、ジルコニア等の粉砕媒体とともに、ボールミルに投入して十分に湿式粉砕し、その後、仮焼処理を行ない、NTCセラミック粉末を作製する。
次に、上記NTCセラミック粉末に有機バインダを加え、湿式で混合処理を行なってスラリー状とし、このスラリーを、たとえばスピンコート法やスクリーン印刷法を用いて前述のPTC基板の一方主面上に付与することによって、生のNTC厚膜3を形成する。
次に、生のNTC厚膜3を形成したPTC基板2を、ジルコニア製の匣に収容し、脱バインダ処理を行なった後、所定温度で焼成処理を施すことによって、焼結したNTC厚膜3を得るとともに、PTC基板2とNTC厚膜3とが一体化された素子本体4を得る。この焼成工程において適用される温度は、前述したPTC基板2を焼成するための温度より低くされる。このように焼成温度が選ばれることにより、PTC基板2とNTC厚膜3と間での相互拡散が抑制され、PTC基板2によるPTC特性とNTC厚膜3によるNTC特性とが複合された特性を発現することができる。
PTC基板2がBaTiO3系酸化物からなり、NTC厚膜3がMn系のスピネル型酸化物からなる場合、NTC厚膜3を得るための焼成温度は、PTC基板2を得るための焼成温度より150℃以上低いと、PTC基板2とNTC厚膜3との接合界面5でのTiの相互拡散距離およびMnの相互拡散距離をともに50μm以下に確実に抑えることができ、よって、PTC基板2によるPTC特性とNTC厚膜3によるNTC特性とが複合された特性を確実に発現することができる。なお、上述した150℃以上といった好ましい温度差は、PTC基板2およびNTC厚膜3の各材料によって異なる。
次いで、素子本体4におけるNTC厚膜3側に、たとえばAgペーストを付与し焼付け処理を施すことによって、第2の電極7を形成した後、必要に応じて、第2の電極7を形成した素子本体4を所定の寸法にカットし、次いで、素子本体4におけるPTC基板2側に、たとえばInGaを塗布することによって、第1の電極6を形成する。
以上のようにして、図1に示した半導体セラミック素子1が完成される。このような半導体セラミック素子1が与える特性について、以下に説明する。
図3には、半導体セラミック素子1の抵抗温度特性が「PTC/NTC複合」の表示をもって示されている。なお、図3に示した特性は、後述する実験例において作製した試料1に係る素子本体のものである。図3には、さらに、比較例としてのPTC基板のみで構成した素子本体についての抵抗温度特性が「PTCのみ」の表示をもって示されている。
図3の「PTC/NTC複合」と「PTCのみ」との比較からわかるように、半導体セラミック素子1によれば、PTC基板2による抵抗温度特性の急峻な立ち上がりの前に、NTC厚膜3によるNTC特性を付与することができる。付与されたNTCの抵抗温度特性はB定数にして3100Kであり、PTCの抵抗温度特性の温度係数250Kと比較して非常に大きく、また、抵抗値のばらつきを示す3CVは、たとえば、10個の測定データによれば、25℃において、NTCでは5%であるのに対して、PTCでは20%と大きい。このことから、NTC特性を付加することにより、1個の素子にて、PTCの抵抗温度特性の急峻な立ち上がりの前の温度域において、高精度な温度検知が可能となることがわかる。また、NTCの温度係数や抵抗値は、選択するNTC材料の特性にて容易に調整が可能である。
図4には、半導体セラミック素子1の抵抗温度特性が、順方向電流の場合と逆方向電流の場合とで比較して示されている。なお、図4に示した特性は、実験例において作製した試料1に係る素子本体のものである。よって、図4において「順方向」の表示をもって示された特性は、図3において「PTC/NTC複合」の表示をもって示された特性に相当している。
図4からわかるように、半導体セラミック素子1によれば、順方向および逆方向で障壁抵抗が生じるダイオード特性を発現させることができる。これは、PTC基板2とNTC厚膜3とが互いに直接接する接合界面5においてpn接合が形成されるためである。このようなダイオード特性は、図5に示すように、当然、電圧電流特性においても確認できる。
図5には、半導体セラミック素子1、すなわち実験例において作製した試料1に係る素子本体の電圧電流特性が示されている。
図5からわかるように、半導体セラミック素子1によれば、通常のダイオード特性に加えて、PTCの動作によって電圧電流特性上にピークが出ている。
次に、図2を参照して、この発明の第2の実施形態による半導体セラミック素子11の構造について説明する。図2において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
半導体セラミック素子11は、半導体セラミック素子1の場合と同様、PTC基板2とNTC厚膜3とからなり、PTC基板2とNTC厚膜3とが互いに直接接する接合界面5を介して一体化されている、素子本体4を備えている。半導体セラミック素子11は、以下に説明するように、半導体セラミック素子1とは、電極の形成態様が異なっている。
第1の電極16aおよび16bは、それぞれ、PTC基板2の各端面上に形成される。他方、第2の電極17aおよび17bは、それぞれ、NTC厚膜3の各端部に接し、かつ第1の電極16aおよび16bを覆うように形成される。したがって、素子本体4の一方端側にある第1の電極16aは第2の電極17aと電気的に接続され、他方端部にある第1の電極16bは第2の電極17bと電気的に接続されている。
このような半導体セラミック素子11において、上述した第2の電極17aと第2の電極17bとを通して素子本体4に通電すれば、PTC基板2とNTC厚膜3とが並列接続となる方向に電流が流れる。
半導体セラミック素子11を製造するにあたっては、半導体セラミック素子1の場合と同様の方法により、素子本体4を作製する。次いで、第1の電極16aおよび16bを形成し、その後、第2の電極17aおよび17bを形成する。より具体的には、PTC基板2の各端面上にNiペーストを付与し焼付け処理を施すことによって、第1の電極16aおよび16bを形成した後、NTC厚膜3の各端部に接し、かつ第1の電極16aおよび16bを覆うように、Agペーストを付与し焼付け処理を施すことによって、第2の電極17aおよび17bを形成する。
なお、簡易的には、素子本体4の各端部にたとえばInGaを塗布することによって、第1の電極16aおよび第2の電極17aを共通にする電極ならびに第1の電極16bおよび第2の電極17bを共通にする電極を形成するようにしてもよい。この場合、InGa電極は、PTC基板2とはオーミックが取れるが、NTC厚膜3とはオーミックが十分にとれないが、それほど問題にならない。なぜなら、NTC厚膜3は元々抵抗が高く、また、並列接続のため、NTC厚膜3とInGa電極との間に多少の障壁ができたとしても影響は少ないためである。
図6には、上記半導体セラミック素子11が有する抵抗温度特性が「PTC/NTC複合」の表示をもって示されている。なお、図6に示した特性は、実験例において作製した試料1に係る素子本体の両端部にInGaを塗布することによって電極を形成し、5V定電圧で測定したものである。図6には、さらに、比較例としてのPTC基板のみで構成した素子本体の両端部にInGaを塗布することによって電極を形成し、5V定電圧で測定した抵抗温度特性が「PTCのみ」の表示をもって示されている。
PTC基板2とNTC厚膜3とが並列接続となる方向に電流を流した場合、図6の「PTC/NTC複合」と「PTCのみ」との比較からわかるように、PTCによる抵抗の立ち上がりまではPTC特性が支配的となり、PTCの抵抗の立ち上がりの後にNTCによる抵抗温度特性が出ている。
以上説明した図示の実施形態では、PTC特性を有するn型の半導体セラミックからなるPTC基板2を予め焼成して得た後、NTC特性を有するp型の半導体セラミックからなるNTC厚膜3をPTC基板2上に形成したが、NTC特性を有するp型の半導体セラミックからなるNTC基板を予め焼成して得た後、PTC特性を有するn型の半導体セラミックからなるPTC厚膜をNTC基板上に形成するようにしてもよい。
次に、この発明に係る半導体セラミック素子を実験例に従って具体的に説明する。
[実験例1]
まず、PTC基板を作製するため、セラミック素原料として、BaCO3、SrCO3、Er2O3、TiO2、およびSiO2の各粉末を用意し、これら粉末を、(Ba0.897Sr0.100Er0.003)Ti1.010O3+Si0.020の組成が得られるように秤量した後、ジルコニア等の粉砕媒体とともに、ボールミルに投入して24時間湿式粉砕し、その後、1100℃の温度で仮焼処理を行ない、PTCセラミック粉末を作製した。
まず、PTC基板を作製するため、セラミック素原料として、BaCO3、SrCO3、Er2O3、TiO2、およびSiO2の各粉末を用意し、これら粉末を、(Ba0.897Sr0.100Er0.003)Ti1.010O3+Si0.020の組成が得られるように秤量した後、ジルコニア等の粉砕媒体とともに、ボールミルに投入して24時間湿式粉砕し、その後、1100℃の温度で仮焼処理を行ない、PTCセラミック粉末を作製した。
次に、上記PTCセラミック粉末に有機バインダを加え、湿式で混合処理を行なってスラリー状とし、その後、このスラリーを、ドクターブレード法を用いてシート状に成形し、得られたシートを、焼成後において500μmの厚みが得られる枚数積み重ね、積み重ねの都度圧着し、PTCセラミックの生ブロック体を作製した。
次いで、この生ブロック体を所定寸法に切断した後、ジルコニア製の匣に収容し、脱バインダ処理を行なった後、表1の「PTC基板の焼成温度」の欄に示すように、1350℃の温度で焼成処理を施し、PTC基板を得た。
他方、NTC厚膜のためのセラミック素原料として、Mn3O4、NiO、Fe2O3、およびTiO2の各粉末を用意し、これら粉末を、(Mn1.95Ni0.84Fe0.06Ti0.15)O4の組成が得られるように秤量した後、ジルコニア等の粉砕媒体とともに、ボールミルに投入して24時間湿式粉砕し、その後、800℃の温度で仮焼処理を行ない、NTCセラミック粉末を作製した。
次に、上記NTCセラミック粉末に有機バインダを加え、湿式で混合処理を行なってスラリー状とし、このスラリーを、1500rpmの回転速度にてスピンコート法を適用して前述のPTC基板の一方主面上に付与することによって、厚み5μmの生のNTC厚膜を形成した。
次に、生のNTC厚膜を形成したPTC基板を、ジルコニア製の匣に収容し、脱バインダ処理を行なった後、表1の「NTC厚膜の焼成温度」の欄に示すように、1100℃、1150℃、1200℃、1250℃および1300℃の各温度で焼成処理を施すことによって、焼結したNTC厚膜を得るとともに、PTC基板とNTC厚膜とが一体化された素子本体を得た。
次いで、素子本体におけるNTC厚膜側に、Agペーストを付与し、700℃の温度にて焼付け処理を施すことによって、電極を形成した後、素子本体を平面寸法が2mm×2mmとなるようにダイシングカットし、次いで、素子本体におけるPTC基板側に、InGaを塗布することによって、もう一方の電極を形成した。
以上のようにして得られた試料1〜5の各々に係る半導体セラミック素子について、PTC基板とNTC厚膜とが直列接続となるように、上記電極を通して素子本体の厚み方向に5V定電圧を印加し、抵抗温度特性を測定した。この際、PTC基板とNTC厚膜との接合界面におけるpn接合に対して、順方向と逆方向との各々について測定を実施した。
図4には、前述したように、試料1に係る素子本体を備える半導体セラミック素子の抵抗温度特性が、順方向電流の場合と逆方向電流の場合とで比較して示されている。対応の図面が図7および図8であり、図7には、試料2に係る素子本体を備える半導体セラミック素子の抵抗温度特性が示され、図8には、試料4に係る素子本体を備える半導体セラミック素子の抵抗温度特性が示されている。
また、この抵抗温度特性において、特に室温(20℃)での抵抗値が、表1の「R20順方向」および「R20逆方向」の各欄に示されている。表1には、また、「R20順方向」に対する「R20逆方向」の比率、すなわち「log (逆方向R20/順方向R20)が示されている。
さらに、各試料に係る素子本体の断面について、WDX(波長分散型X線分光器)によって元素相互拡散状態を評価し、PTC基板とNTC厚膜間の接合界面におけるTiおよびMnについての元素拡散距離を確認した。その結果が表1の「元素拡散距離」の欄に示されている。
表1に示した試料1〜5間では、「NTC厚膜の焼成温度」のみが異なり、他の条件は互いに同じである。
試料1〜3では、「NTC厚膜の焼成温度」が1100℃〜1200℃の範囲にあり、これらの温度は、「PTC基板の焼成温度」である1350℃より150℃以上低い。これら試料1〜3によれば、表1の「元素拡散距離」からわかるように、TiおよびMnの拡散距離は50μm以下と短く、その結果、表1ならびに図4および図7からわかるように、PTC特性およびダイオード特性を発現している。
これに対して、試料4および5では、「NTC厚膜の焼成温度」が、それぞれ、1250℃および1300℃であり、これらの温度は、「PTC基板の焼成温度」である1350℃より低いが、その差は150℃未満である。これら試料4および5によれば、表1の「元素拡散距離」からわかるように、PTC基板全体およびNTC厚膜全体にそれぞれMnおよびTiが拡散しており、その結果、表1および図7からわかるように、PTC特性もダイオード特性も発現していない。
[実験例2]
実験例2では、PTC基板の組成:(Ba0.997−XSrXEr0.003)Ti1.010O3+Si0.020におけるSrの添加量Xにつき、表2の「PTC基板のSr添加量」の欄に示すように、X=0.100とした試料6、X=0.250とした試料7、およびX=0.450とした試料8を作製した。また、これら試料6〜8では、NTC厚膜の組成を(Mn1.4Ni0.9Fe0.7)O4とした。
実験例2では、PTC基板の組成:(Ba0.997−XSrXEr0.003)Ti1.010O3+Si0.020におけるSrの添加量Xにつき、表2の「PTC基板のSr添加量」の欄に示すように、X=0.100とした試料6、X=0.250とした試料7、およびX=0.450とした試料8を作製した。また、これら試料6〜8では、NTC厚膜の組成を(Mn1.4Ni0.9Fe0.7)O4とした。
また、表2の「PTC基板の焼成温度」の欄に示すように、PTC基板を得るための焼成温度を、実験例1の場合と同様、1350℃としながら、焼結したNTC厚膜を得るための焼成温度を、表2の「NTC厚膜の焼成温度」の欄に示しように、試料6〜8のすべてについて1100℃に統一した。
その他の条件については実験例1の場合と同様にして、試料6〜8の各々に係る半導体セラミック素子を得た。
得られた各試料に係る半導体セラミック素子について、実験例1の場合と同様の方法により、順方向と逆方向との各々について抵抗温度特性を測定した。図9には、試料6〜8の各々に係る素子本体を備える半導体セラミック素子の抵抗温度特性が、順方向電流の場合と逆方向電流の場合とで比較して示されている。
また、この抵抗温度特性において、特に室温(20℃)での抵抗値が、表2の「R20順方向」および「R20逆方向」の各欄に示されている。表2には、また、「R20順方向」に対する「R20逆方向」の比率、すなわち「log (逆方向R20/順方向R20)が示されている。
試料6〜8の場合も、前述した試料1〜3の場合と同様、「NTC厚膜の焼成温度」が「PTC基板の焼成温度」より150℃以上低い。よって、試料6〜8においても、表2および図9からわかるように、PTC特性およびダイオード特性を発現している。
この実験例2は、PTC基板の組成中のSr添加量を変えた場合の影響を見るために実施したものである。
PTC基板単独からなるPTC素子の場合、PTCセラミックの組成にSrを添加することにより、キュリー点が変わることは知られている。そして、キュリー点を変えることによって、立ち上がり温度の異なる種々のPTC素子を提供できることは、様々な機器へのPTC素子の搭載を可能にする点で重要である。このことは、この発明に係る半導体セラミック素子の場合も同様であると考えられる。
他方、この発明に係る半導体セラミック素子の場合には、PTC部分とNTC部分とが複合されているため、(1)PTC特性とNTC特性との複合電気特性、および(2)pn接合の整流特性、といったPTC基板単独の場合には得られない特性が発現される。仮に、これら(1)および(2)の特性がキュリー点を変動させた場合に発現されなくなってしまっては、この発明に係る半導体セラミック素子の用途が非常に限定的になることが考えられる。
この実験例2によれば、PTC基板の組成中のSr添加量を変え、キュリー点を変動させても、上述の(1)および(2)の特性を発現させ得ることを確認できる。
1,11 半導体セラミック素子
2 PTC基板
3 NTC厚膜
4 素子本体
5 接合界面
6,6a,6b 第1の電極
7,7a,7b 第2の電極
2 PTC基板
3 NTC厚膜
4 素子本体
5 接合界面
6,6a,6b 第1の電極
7,7a,7b 第2の電極
すなわち、この発明に係る半導体セラミック素子は、PTC特性を有する半導体セラミックからなるPTC部分と、NTC特性を有する半導体セラミックからなるNTC部分とからなり、PTC部分とNTC部分とが、互いに直接接する接合界面を介して一体化されている、素子本体と、素子本体の外表面上においてPTC部分に接するように設けられた第1の電極と、素子本体の外表面上においてNTC部分に接するように設けられた第2の電極とを備え、PTC特性とNTC特性との複合電気特性を有することを特徴とするとともに、以下の構成を備えることをさらなる特徴としている。
この発明に係る半導体セラミック素子では、PTC部分がBaTiO3系酸化物からなり、NTC部分がMn系のスピネル型酸化物からなる。そして、PTC部分とNTC部分との接合界面でのTiの相互拡散距離およびMnの相互拡散距離がともに50μm以下であることを特徴としている。
この発明に係る半導体セラミック素子の製造方法は、PTC特性を有する半導体セラミックおよびNTC特性を有する半導体セラミックのいずれか一方を第1導電形式の半導体セラミックとし、いずれか他方を第2導電形式の半導体セラミックとしたとき、第1導電形式の半導体セラミックとなるべき半導体セラミック材料を第1の温度で焼成して基板を得る工程と、基板上に、第2導電形式の半導体セラミックとなるべき半導体セラミック材料を含む厚膜を形成する工程と、厚膜を第1の温度よりも低い第2の温度で焼成する工程とを備えることを特徴とし、さらに、以下の特徴を有する。
この発明に係る半導体セラミック素子の製造方法において、第1導電形式の半導体セラミックはBaTiO3系酸化物からなり、第2導電形式の半導体セラミックはMn系のスピネル型酸化物からなり、第2の温度は、第1の温度より150℃以上低いことを特徴としている。
この発明に係る半導体セラミック素子の製造方法によれば、第1導電形式の半導体セラミックはBaTiO3系酸化物からなり、第2導電形式の半導体セラミックはMn系のスピネル型酸化物からなり、第2の温度は、第1の温度より150℃以上低いので、PTC部分とNTC部分との接合界面でのTiの相互拡散距離およびMnの相互拡散距離をともに50μm以下に確実に抑えることができる。
PTC基板2がBaTiO3系酸化物からなり、NTC厚膜3がMn系のスピネル型酸化物からなる場合、NTC厚膜3を得るための焼成温度は、PTC基板2を得るための焼成温度より150℃以上低いと、PTC基板2とNTC厚膜3との接合界面5でのTiの相互拡散距離およびMnの相互拡散距離をともに50μm以下に確実に抑えることができ、よって、PTC基板2によるPTC特性とNTC厚膜3によるNTC特性とが複合された特性を確実に発現することができる。
Claims (6)
- PTC特性を有する半導体セラミックからなるPTC部分と、NTC特性を有する半導体セラミックからなるNTC部分とからなり、前記PTC部分と前記NTC部分とが、互いに直接接する接合界面を介して一体化されている、素子本体と、
前記素子本体の外表面上において前記PTC部分に接するように設けられた第1の電極と、
前記素子本体の外表面上において前記NTC部分に接するように設けられた第2の電極と
を備え、
PTC特性とNTC特性との複合電気特性を有する、
半導体セラミック素子。 - 前記PTC部分がBaTiO3系酸化物からなり、前記NTC部分がMn系のスピネル型酸化物からなる、請求項1に記載の半導体セラミック素子。
- 前記PTC部分と前記NTC部分との接合界面でのTiの相互拡散距離およびMnの相互拡散距離がともに50μm以下である、請求項2に記載の半導体セラミック素子。
- PTC特性を有する半導体セラミックおよびNTC特性を有する半導体セラミックのいずれか一方を第1導電形式の半導体セラミックとし、いずれか他方を第2導電形式の半導体セラミックとしたとき、
前記第1導電形式の半導体セラミックとなるべき半導体セラミック材料を第1の温度で焼成して得られた基板上に、前記第2導電形式の半導体セラミックとなるべき半導体セラミック材料を含む厚膜を形成し、前記第1の温度よりも低い第2の温度で焼成して得られた、素子本体と、
前記素子本体の外表面上において前記基板に接するように設けられた第1の電極と、
前記素子本体の外表面上において前記厚膜に接するように設けられた第2の電極と
を備え、
PTC特性とNTC特性との複合電気特性を有する、
半導体セラミック素子。 - PTC特性を有する半導体セラミックおよびNTC特性を有する半導体セラミックのいずれか一方を第1導電形式の半導体セラミックとし、いずれか他方を第2導電形式の半導体セラミックとしたとき、
前記第1導電形式の半導体セラミックとなるべき半導体セラミック材料を第1の温度で焼成して基板を得る工程と、
前記基板上に、前記第2導電形式の半導体セラミックとなるべき半導体セラミック材料を含む厚膜を形成する工程と、
前記厚膜を前記第1の温度よりも低い第2の温度で焼成する工程と
を備える、半導体セラミック素子の製造方法。 - 前記第1導電形式の半導体セラミックはBaTiO3系酸化物からなり、前記第2導電形式の半導体セラミックはMn系のスピネル型酸化物からなり、前記第2の温度は、前記第1の温度より150℃以上低い、請求項5に記載の半導体セラミック素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012533927A JP5423899B2 (ja) | 2010-09-14 | 2011-08-24 | 半導体セラミック素子およびその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010205099 | 2010-09-14 | ||
JP2010205099 | 2010-09-14 | ||
JP2012533927A JP5423899B2 (ja) | 2010-09-14 | 2011-08-24 | 半導体セラミック素子およびその製造方法 |
PCT/JP2011/069017 WO2012035938A1 (ja) | 2010-09-14 | 2011-08-24 | 半導体セラミック素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012035938A1 true JPWO2012035938A1 (ja) | 2014-02-03 |
JP5423899B2 JP5423899B2 (ja) | 2014-02-19 |
Family
ID=45831410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012533927A Expired - Fee Related JP5423899B2 (ja) | 2010-09-14 | 2011-08-24 | 半導体セラミック素子およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8624703B2 (ja) |
JP (1) | JP5423899B2 (ja) |
CN (1) | CN103098149B (ja) |
WO (1) | WO2012035938A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3006438B1 (fr) * | 2013-06-04 | 2015-06-26 | Commissariat Energie Atomique | Capteur de temperature |
FR3006440B1 (fr) * | 2013-06-04 | 2015-07-17 | Commissariat Energie Atomique | Capteur de temperature a seuil de detection ajustable |
WO2014195631A1 (fr) * | 2013-06-04 | 2014-12-11 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Capteur de temperature a pate thermosensible |
JP2015133359A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社村田製作所 | 負特性サーミスタおよびその製造方法 |
CN104198079A (zh) * | 2014-07-30 | 2014-12-10 | 肇庆爱晟电子科技有限公司 | 一种高精度高可靠快速响应热敏芯片及其制作方法 |
US9583240B2 (en) * | 2014-08-26 | 2017-02-28 | Globalfoundries Inc. | Temperature independent resistor |
CN104715874B (zh) * | 2015-03-30 | 2017-06-23 | 东莞理工学院 | 一种薄膜热敏电阻及其制备方法及其电阻值的调节方法 |
DE102015110607A1 (de) * | 2015-07-01 | 2017-01-05 | Epcos Ag | Verfahren zur Herstellung eines elektrischen Bauelements |
WO2017204118A1 (ja) * | 2016-05-24 | 2017-11-30 | 株式会社村田製作所 | セラミック材料および抵抗素子 |
US10446355B2 (en) * | 2017-04-27 | 2019-10-15 | Littelfuse, Inc. | Hybrid device structures including negative temperature coefficient/positive temperature coefficient device |
US10283952B2 (en) | 2017-06-22 | 2019-05-07 | Bretford Manufacturing, Inc. | Rapidly deployable floor power system |
CN111971759B (zh) | 2018-04-17 | 2023-05-02 | 京瓷Avx元器件公司 | 用于高温应用的变阻器 |
CN108640658A (zh) * | 2018-06-01 | 2018-10-12 | 赵娟 | 掺杂稀土铈的热敏电阻材料的制备方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS503387A (ja) * | 1973-05-10 | 1975-01-14 | ||
US3863210A (en) * | 1973-07-30 | 1975-01-28 | Gen Motors Corp | Liquid level sensor having an integral ptc and ntc thermistor |
JPS5869901U (ja) * | 1981-11-05 | 1983-05-12 | 松下電器産業株式会社 | ガラス封入サ−ミスタ |
GB2140615B (en) * | 1983-03-22 | 1987-03-18 | Standard Telephones Cables Ltd | Thermistor composite |
JPS6375001U (ja) | 1986-11-06 | 1988-05-19 | ||
DE4328791C2 (de) * | 1993-08-26 | 1997-07-17 | Siemens Matsushita Components | Hybrid-Thermistortemperaturfühler |
JPH08306508A (ja) * | 1995-05-08 | 1996-11-22 | Nippondenso Co Ltd | 薄膜型サーミスタ素子およびその製造方法 |
JPH09180907A (ja) * | 1995-10-27 | 1997-07-11 | Murata Mfg Co Ltd | 積層複合セラミックとそれを用いた積層複合セラミック素子 |
US5820995A (en) * | 1995-10-27 | 1998-10-13 | Murata Manufacturing Co., Ltd. | Laminated composite ceramics and elements using same |
JPH09180908A (ja) * | 1995-10-27 | 1997-07-11 | Murata Mfg Co Ltd | 積層複合セラミックとそれを用いた積層複合セラミック素子ならびにそれを用いた高周波用電気回路 |
JP3211786B2 (ja) * | 1998-10-20 | 2001-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000124008A (ja) * | 1998-10-21 | 2000-04-28 | Tdk Corp | 複合チップサーミスタ電子部品およびその製造方法 |
JP2005268578A (ja) * | 2004-03-19 | 2005-09-29 | Toudai Tlo Ltd | サーミスタ素子 |
CN101328062B (zh) * | 2008-07-23 | 2010-12-22 | 合肥三晶电子有限公司 | 一种负温度系数双相复合热敏材料及其制备方法 |
-
2011
- 2011-08-24 WO PCT/JP2011/069017 patent/WO2012035938A1/ja active Application Filing
- 2011-08-24 CN CN201180043926.3A patent/CN103098149B/zh not_active Expired - Fee Related
- 2011-08-24 JP JP2012533927A patent/JP5423899B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-12 US US13/794,852 patent/US8624703B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2012035938A1 (ja) | 2012-03-22 |
US8624703B2 (en) | 2014-01-07 |
JP5423899B2 (ja) | 2014-02-19 |
CN103098149B (zh) | 2015-09-09 |
US20130200989A1 (en) | 2013-08-08 |
CN103098149A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5423899B2 (ja) | 半導体セラミック素子およびその製造方法 | |
JP5088029B2 (ja) | バリスタ | |
JP6356821B2 (ja) | Ntcデバイスおよびその製造のための方法 | |
JP5678520B2 (ja) | サーミスタ素子 | |
JP5324390B2 (ja) | 積層電子部品 | |
JP2008305844A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US10629322B2 (en) | Electrically conductive oxide sintered compact, member for electrical conduction, gas sensor, piezoelectric element, and method for producing piezoelectric element | |
JPWO2012114857A1 (ja) | 電子部品の実装構造 | |
JP5920537B2 (ja) | 積層型熱電変換素子 | |
JPWO2013175794A1 (ja) | 電圧非直線性抵抗体およびこれを用いた積層バリスタ | |
JP4780306B2 (ja) | 積層型サーミスタ及びその製造方法 | |
JP2012248819A (ja) | 熱電変換素子およびその製造方法 | |
JP6112217B2 (ja) | 積層型熱電変換素子 | |
JP4123957B2 (ja) | 電圧依存性抵抗器 | |
JP5176610B2 (ja) | 熱発電デバイス素子 | |
JP5018649B2 (ja) | 圧電磁器、圧電素子及び積層型圧電素子 | |
WO2019064949A1 (ja) | 熱電変換素子および熱電変換素子の製造方法 | |
WO2021261006A1 (ja) | サーミスタ | |
JP7331659B2 (ja) | 積層型電子部品 | |
JP4299260B2 (ja) | 積層型ntcサーミスタ | |
JP4144080B2 (ja) | 積層型半導体セラミック素子 | |
JPWO2016125520A1 (ja) | 半導体素子およびその製造方法 | |
JP4858314B2 (ja) | 熱電素子の製造方法及び熱電素子 | |
JP2016225406A (ja) | 酸化亜鉛系バリスタ用焼結体およびこれを用いた多層基板、ならびにそれらの製造方法 | |
JP5304772B2 (ja) | チップバリスタ及びチップバリスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5423899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |