JPWO2011129161A1 - モジュール基板、モジュール基板の製造方法、及び端子接続基板 - Google Patents

モジュール基板、モジュール基板の製造方法、及び端子接続基板 Download PDF

Info

Publication number
JPWO2011129161A1
JPWO2011129161A1 JP2011545513A JP2011545513A JPWO2011129161A1 JP WO2011129161 A1 JPWO2011129161 A1 JP WO2011129161A1 JP 2011545513 A JP2011545513 A JP 2011545513A JP 2011545513 A JP2011545513 A JP 2011545513A JP WO2011129161 A1 JPWO2011129161 A1 JP WO2011129161A1
Authority
JP
Japan
Prior art keywords
substrate
module
terminal connection
terminal
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011545513A
Other languages
English (en)
Other versions
JP5510461B2 (ja
Inventor
一生 山元
一生 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011545513A priority Critical patent/JP5510461B2/ja
Publication of JPWO2011129161A1 publication Critical patent/JPWO2011129161A1/ja
Application granted granted Critical
Publication of JP5510461B2 publication Critical patent/JP5510461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

製造工程を簡素化しつつ、端子電極同士を短絡させることなく確実に接続することができるモジュール基板、モジュール基板の製造方法及び端子接続基板を提供する。複数の柱状の端子電極１４２を絶縁体１４１の一側面又は両側面に配置してある端子接続基板１４を、少なくとも隣接する複数のモジュール基板を跨ぐように、集合基板１の片面に複数実装する。片面に複数の端子接続基板１４、及び少なくとも片面に複数の電子部品１２を実装した集合基板１を、モジュール基板を切り出す位置で分断する。

Description

本発明は、片面又は両面に複数の電子部品を実装した集合基板を分断して、集合基板から切り出したモジュール基板、集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法、及び端子接続基板に関する。
近年、電子機器の小型化、軽量化に伴い、電子機器に実装するモジュール基板自体も小型化、軽量化が求められている。そのため、リード端子、半田ボール、キャビティ構造等を用いて電子部品をモジュール基板の両面に実装することで小型化、軽量化が行われている。
特許文献１には、キャビティ構造等を形成することなく、安価な両面電極構造の半導体装置の製造方法が開示されている。すなわち、連結板により一体化した複数の接続用電極を、電子部品を実装したモジュール基板上に固着し、連結板を研磨することにより除去して接続用電極を形成する。これにより、例えば半田等により複数の接続用電極をモジュール基板に固着したために連結板が傾いている場合であっても、連結板がなくなるまで研磨することによりモジュール基板のコプラナリティ（Ｃｏｐｌａｎａｒｉｔｙ）を維持することができる。
特許文献２には、スルーホールを用いて電極が形成されているスペーサ基板（接続用基板）を配置してあるモジュールが開示されている。特許文献２では、スペーサ基板のランド間をスルーホールにて電気的に接続してある。これにより、モジュールと外部基板との電気的接続の信頼性を高く維持することができる。
特許第３９６０４７９号公報 特開２００９−１２３８６９号公報
しかし、特許文献１に開示してある半導体装置の製造方法では、連結板を研磨することにより除去する必要があることから、研磨工程が必要であった。したがって、製造コストをより低減することが困難であるという問題点があった。また、十分に連結板を研磨することができなかった場合、接続用電極の接続不良が発生するおそれもあった。
さらに、接続用電極は連結板から露出している部分の長さが比較的長く、モジュール基板に固着する前のテーピング工程等における取扱いによっては接続用電極が変形するおそれがあった。このため、隣接する接続用電極同士を短絡させるおそれもあった。
また、特許文献２に開示してあるモジュールは、スルーホールを用いているため、端面電極は薄いメッキ膜にて形成されており、大きな電流を流すことができないという問題点があった。また、スルーホールを形成してメッキ膜を形成する等の煩雑な工程が必要であった。
本発明は斯かる事情に鑑みてなされたものであり、製造工程を簡素化しつつ、端子電極同士を短絡させることなく確実に接続することができるモジュール基板、モジュール基板の製造方法、及び端子接続基板を提供することを目的とする。
上記目的を達成するために第１発明に係るモジュール基板は、ベース基板の少なくとも片面に複数の電子部品を実装したモジュール基板において、複数の柱状の端子電極を絶縁体の少なくとも一側面に配置してある端子接続基板を備え、複数の柱状の前記端子電極の一端側が前記ベース基板に接触するように、複数の前記端子接続基板を前記ベース基板に実装してあることを特徴とする。
第１発明では、複数の柱状の端子電極を絶縁体の少なくとも一側面に配置してある端子接続基板を備え、複数の柱状の端子電極の一端側がベース基板に接触するように、複数の端子接続基板をベース基板に実装してある。これにより、スルーホールに形成した薄いメッキ膜ではなく、柱状の端子電極により電気的接続を行うことができるので、比較的大きな電流を流すことができる。また、スルーホールを形成してメッキ膜を形成する等の煩雑な工程が不要となり、製造工程を簡素化することができるので、全体として製造コストを低減することが可能となる。
また、第２発明に係るモジュール基板は、第１発明において、前記端子接続基板は、複数の柱状の前記端子電極を前記絶縁体の両側面に配置してあることを特徴とする。
第２発明では、複数の柱状の端子電極を絶縁体の両側面に配置してある端子接続基板を備え、複数の柱状の端子電極の一端側がベース基板に接触するように、複数の端子接続基板をベース基板に実装してある。これにより、スルーホールに形成した薄いメッキ膜ではなく、柱状の端子電極により電気的接続を行うことができるので、比較的大きな電流を流すことができる。また、スルーホールを形成してメッキ膜を形成する等の煩雑な工程が不要となり、製造工程を簡素化することができるので、全体として製造コストを低減することが可能となる。
また、第３発明に係るモジュール基板は、第２発明において、前記端子接続基板は、複数の前記端子電極を前記絶縁体の両側面にそれぞれ一列に配置してあることを特徴とする。
第３発明では、端子接続基板は、複数の端子電極を絶縁体の両側面にそれぞれ一列に配置してあることにより、一つの端子接続基板で二列の端子電極列を設けることが可能となる。
また、第４発明に係るモジュール基板は、第２又は第３発明において、前記端子接続基板は、複数の前記端子電極間にレジストを印刷してあることを特徴とする。
第４発明では、端子接続基板は、端子電極間にレジストを印刷してあることにより、集合基板を複数のモジュール基板へ分断する場合に生じやすいバリ、延び等の発生を抑制することができ、端子電極の変形を防止することが可能となる。
また、第５発明に係るモジュール基板は、第１乃至第４発明のいずれか１つにおいて、前記ベース基板に実装された複数の前記電子部品と前記端子接続基板とを樹脂で封止してあり、前記樹脂は、前記絶縁体と同じ組成であることを特徴とする。
第５発明では、ベース基板に実装された複数の電子部品と端子接続基板とを樹脂で封止することにより、モジュール基板の落下時の衝撃に対する強度が向上し、モジュール基板としての信頼性が向上する。また、樹脂を、端子接続基板の絶縁体と同じ組成とすることにより、封止した樹脂と絶縁体との密着度が増し、モジュール基板の落下時の衝撃に対する強度がより向上し、モジュール基板としての信頼性もより向上する。
次に、上記目的を達成するために第６発明に係るモジュール基板の製造方法は、少なくとも片面に複数の電子部品を実装した集合基板を分断して、前記集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法において、複数の柱状の端子電極を絶縁体の両側面に配置してある端子接続基板を、少なくとも隣接する複数の前記モジュール基板を跨ぐように、前記集合基板の片面に複数実装する第１工程と、複数の前記端子接続基板及び前記電子部品を実装した前記集合基板を、前記モジュール基板を切り出す位置で分断する第２工程とを含むことを特徴とする。
第６発明では、複数の柱状の端子電極を絶縁体の両側面に配置してある端子接続基板を、少なくとも隣接する複数のモジュール基板を跨ぐように複数実装する。端子接続基板及び電子部品を実装した集合基板を、モジュール基板を切り出す位置で分断する。これにより、複数の端子電極を一体化する連結板が存在しないので連結板の研磨工程、及び端子電極ごとにビアを形成するビア形成工程が不要となり、製造工程を簡素化することができるので、全体として製造コストを大きく低減することが可能となる。また、端子電極の端部を確実に外部へ露出させることができ、接続不良が生じるおそれがない。さらに、端子電極の露出している部分の高さが比較的低いので、端子電極が変形しにくく、端子電極同士を短絡させることなく確実に接続することが可能となる。
また、第７発明に係るモジュール基板の製造方法は、第６発明において、前記モジュール基板の平面視した外形は矩形であり、前記第１工程は、前記モジュール基板の外周辺の対向する二辺に前記端子接続基板を配置することを特徴とする。
第７発明では、モジュール基板の平面視した外形は矩形であり、モジュール基板の外周辺の対向する二辺に端子接続基板を配置することにより、端子接続基板を集合基板に実装する作業工数が減り、製造コストを低減することができる。
また、第８発明に係るモジュール基板の製造方法は、第６発明において、前記モジュール基板の平面視した外形は矩形であり、前記第１工程は、前記モジュール基板の外周辺の四辺に前記端子接続基板を配置することを特徴とする。
第８発明では、モジュール基板の平面視した外形は矩形であり、モジュール基板の外周辺の四辺に端子接続基板を配置することにより、外部機器の端子と接続することが可能な端子電極をより多く有するモジュール基板を製造することができる。
また、第９発明に係るモジュール基板の製造方法は、第６乃至第８発明のいずれか１つにおいて、前記端子接続基板は、複数の前記端子電極を前記絶縁体の両側面にそれぞれ一列に配置することを特徴とする。
第９発明では、端子接続基板は、複数の端子電極を絶縁体の両側面にそれぞれ一列に配置することにより、一つの端子接続基板で二つのモジュール基板に対して端子電極を設けることが可能となる。
また、第１０発明に係るモジュール基板の製造方法は、第７乃至第９発明のいずれか１つにおいて、前記端子接続基板は、複数の前記端子電極間にレジストを印刷することを特徴とする。
第１０発明では、端子接続基板は、端子電極間にレジストを印刷することにより、集合基板を複数のモジュール基板へ分断する場合に生じやすいバリ、延び等の発生を抑制することができ、端子電極の変形を防止することが可能となる。
また、第１１発明に係るモジュール基板の製造方法は、第６乃至第１０発明のいずれか１つにおいて、前記第２工程は、前記集合基板を分断する場合、前記端子接続基板の絶縁体をすべて除去することを特徴とする。
第１１発明では、集合基板を分断する場合、端子接続基板の絶縁体をすべて除去することにより、モジュール基板の側面に露出した側面電極として端子電極を形成することが可能となる。
また、第１２発明に係るモジュール基板の製造方法は、第６乃至第１０発明のいずれか１つにおいて、前記第２工程は、前記集合基板を分断する場合、前記端子接続基板の絶縁体を残存させることを特徴とする。
第１２発明では、集合基板を分断する場合、端子接続基板の絶縁体を残存させることにより、モジュール基板の側面に端子電極が露出することがなく、露出部分に対するメッキ処理等の表面処理が不要となる。したがって、製造コストを低減することが可能となる。
また、第１３発明に係るモジュール基板の製造方法は、第６乃至第１０発明のいずれか１つにおいて、前記第１工程の後、前記集合基板に実装された複数の前記電子部品と前記端子接続基板とを樹脂で封止し、封止した前記樹脂の上面を研磨する工程を含むことを特徴とする。
第１３発明では、集合基板に実装された複数の電子部品と端子接続基板とを樹脂で封止し、封止した樹脂の上面を研磨する。端子電極の周囲が樹脂にて封止・固定されることにより、モジュール基板の落下時の衝撃に対する強度が向上し、モジュール基板としての信頼性が向上する。
また、第１４発明に係るモジュール基板の製造方法は、第１３発明において、封止した前記樹脂の上面を研磨する工程の後、導電性ペーストによりＮＣ電極を形成する工程を含むことを特徴とする。
第１４発明では、封止した樹脂の上面を研磨する工程の後、導電性ペーストによりＮＣ電極を形成することにより、マザー基板と接続する電極数を容易に増やすことができ、落下時の衝撃が分散されやすくなる。
また、第１５発明に係るモジュール基板の製造方法は、第１３又は第１４発明において、封止した前記樹脂の上面に再度配線を施す工程を含むことを特徴とする。
第１５発明では、封止した樹脂の上面に再度配線を施すことにより、外部電極の位置が端子電極が配置された位置（モジュール基板の外周辺近傍）に限定されることがなく、設計上の自由度が向上する。
また、第１６発明に係るモジュール基板の製造方法は、第１３乃至第１５発明のいずれか１つにおいて、レジスト印刷を施す工程を含むことを特徴とする。
第１６発明では、レジスト印刷を施すことにより、端子電極の周縁部を被覆することができるので、上面からの水分の侵入等を防止することができる。
また、第１７発明に係るモジュール基板の製造方法は、第１３乃至第１６発明のいずれか１つにおいて、封止した前記樹脂は、前記端子接続基板の絶縁体と同じ組成であることを特徴とする。
第１７発明では、封止した樹脂は、端子接続基板の絶縁体と同じ組成であることにより、封止した樹脂と絶縁体との密着度が増し、モジュール基板の落下時の衝撃に対する強度が向上し、モジュール基板としての信頼性が向上する。
次に、上記目的を達成するために第１８発明に係る端子接続基板は、複数の柱状の端子電極が、絶縁体の少なくとも一側面に配置してあることを特徴とする。
第１８発明では、複数の柱状の端子電極を絶縁体の少なくとも一側面に配置してある端子接続基板を、複数の柱状の端子電極の一端側がベース基板に接触するように実装することにより、スルーホールに形成した薄いメッキ膜ではなく、柱状の端子電極により電気的接続を行うことができるので、比較的大きな電流を流すことができる。
第１９発明に係る端子接続基板は、第１８発明において、複数の柱状の端子電極が、絶縁体の両側面に配置してあることを特徴とする。
第１９発明では、複数の柱状の端子電極を絶縁体の両側面に配置してある端子接続基板を、複数の柱状の端子電極の一端側がベース基板に接触するように実装することにより、スルーホールに形成した薄いメッキ膜ではなく、柱状の端子電極により電気的接続を行うことができるので、比較的大きな電流を流すことができる。
上記構成によれば、スルーホールに形成した薄いメッキ膜ではなく、柱状の端子電極により電気的接続を行うことができるので、比較的大きな電流を流すことができる。また、スルーホールを形成してメッキ膜を形成する等の煩雑な工程が不要となり製造工程を簡素化することができるので、全体として製造コストを低減することが可能となる。
また、上記構成によれば、複数の端子電極を一体化する連結板が存在しないので連結板の研磨工程、及び端子電極ごとにビアを形成するビア形成工程が不要となり、全体として製造コストを大きく低減することが可能となる。また、端子電極の端部を確実に外部へ露出させることができ、接続不良が生じるおそれがない。さらに、端子電極の露出している部分の高さが比較的低いので、端子電極が変形しにくく、端子電極同士を短絡させることなく確実に接続することが可能となる。
本発明の実施の形態１に係るモジュール基板に配置する端子接続基板の構成を示す斜視図である。 本発明の実施の形態１に係るモジュール基板に配置する端子接続基板の他の構成を示す斜視図である。 本発明の実施の形態１に係るモジュール基板に配置する端子接続基板の製造工程を示す斜視図である。 本発明の実施の形態１に係るモジュール基板に配置する端子電極間にレジストを印刷してある端子接続基板の構成を示す斜視図である。 本発明の実施の形態１に係るモジュール基板の製造工程を示す斜視図である。 本発明の実施の形態１に係るモジュール基板の端子接続基板の配置方向と直交する面での断面図である。 本発明の実施の形態２に係るモジュール基板の製造工程を示す、端子接続基板の配置方向と直交する面での断面図である。 本発明の実施の形態２に係るモジュール基板のＮＣ電極を形成する場合の工程を示す、端子接続基板の配置方向と直交する面での断面図である。 本発明の実施の形態２に係るモジュール基板にレジスト印刷を施す場合の工程を示す斜視図である。 本発明の実施の形態２に係るモジュール基板に再配線を施す場合の、端子接続基板の配置方向と直交する面での断面図である。 本発明の実施の形態３に係るモジュール基板の製造工程を示す斜視図である。 本発明の実施の形態３に係るモジュール基板のダイサーによる分断方向と直交する面での断面図である。 本発明の実施の形態３に係るモジュール基板の絶縁体が残存する場合の斜視図である。 本発明の実施の形態３に係るモジュール基板の絶縁体が残存する場合の、ダイサーによる分断方向と直交する面での断面図である。 本発明の実施の形態３に係るモジュール基板に配置する端子接続基板の他の構成を示す斜視図である。 本発明の実施の形態４に係るモジュール基板の製造工程を示す、端子接続基板の配置方向と直交する面での断面図である。 本発明の実施の形態４に係るモジュール基板のＮＣ電極を形成する場合の工程を示す、端子接続基板の配置方向と直交する面での断面図である。 本発明の実施の形態４に係るモジュール基板にレジスト印刷を施す場合の工程を示す斜視図である。 本発明の実施の形態４に係るモジュール基板に再配線を施す場合の、端子接続基板の配置方向と直交する面での断面図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るモジュール基板に配置する端子接続基板の構成を示す斜視図である。本発明の実施の形態１に係る端子接続基板１４は、セラミック、ガラス、エポキシ樹脂等からなる絶縁体１４１と、絶縁体１４１の両側面に、それぞれ一列に配置されている複数の柱状の端子電極１４２とで構成されている。
端子接続基板１４をベース基板に実装した場合の端子電極１４２の高さは、ベース基板に実装する電子部品（ＳＭＤ）の高さよりも高いことが好ましい。そして、図１に示すように端子電極１４２が角柱状である場合、端子電極１４２の高さと幅とのアスペクト比（＝高さ／幅）がほぼ１である角柱とすることにより、端子電極１４２の変形を防止することができる。
図２は、本発明の実施の形態１に係るモジュール基板に配置する端子接続基板１４の他の構成を示す斜視図である。絶縁体１４１の両側面に配置されている複数の柱状の端子電極１４２は、図１のような角柱状に限定されるものではなく、例えば図２（ａ）に示すように円柱状であっても良いし、図２（ｂ）に示すように六角柱状、図２（ｃ）に示すように台形柱状であっても良い。
図３は、本発明の実施の形態１に係るモジュール基板に配置する端子接続基板１４の製造工程を示す斜視図である。まず図３（ａ）に示すように、セラミック、ガラス、エポキシ樹脂等からなる絶縁基板３１の両面に所定の厚みを有する銅箔３２を張り付ける。本実施の形態１では、銅箔３２の厚みをそれぞれ３００μｍとする。なお、エポキシ樹脂等からなる絶縁基板３１は、剛性の高い基板であっても良いし、可撓性を有する基板であっても良い。また、銅箔３２は純銅に限定されるものではなく、リン青銅、黄銅等の銅合金であっても良い。銅合金は純銅と比較して加工性が高いので、ダイサーによる分断時、上面研磨時等にバリ、延び等が発生しにくい。
さらに、銅箔３２はメッキ加工により所定の厚みにしても良い。例えば１５０μｍ前後の厚みを有する銅箔３２を絶縁基板３１の両面に張り付け、その上にメッキ加工することにより２００〜４００μｍの厚みにすれば足りる。銅箔３２の厚みは１００〜５００μｍ、特に２００〜４００μｍが好ましい。
端子電極１４２が角柱状である場合、銅箔３２の厚みが端子電極１４２の断面の一辺の長さとなる。端子電極１４２の一辺の長さが２００μｍ以上である場合、数アンペアの比較的大きな電流を流したときであっても断線することがない。また、端子電極１４２の一辺の長さが４００μｍ以下である場合、高さが比較的低いことから、端子電極１４２が変形しにくい。
次に、図３（ｂ）に示すように、張り付けた銅箔３２の表裏の同じ位置に、複数の溝３３を櫛刃状に形成する。溝３３の形成方法は特に限定されるものではないが、例えばエッチング加工、ダイサーによる切削加工、両者を併用する加工等、確実に銅箔３２を除去して溝３３を形成することができる方法であれば良い。
エッチング加工にて複数の溝３３を形成する場合、端子電極１４２の形状は、図２（ｃ）に示すように台形柱状となる。表面に近い部分ほどエッチングされやすいからである。また、ダイサーによる切削加工にて複数の溝３３を形成する場合、端子電極１４２の形状は、図１に示すように角柱状となる。したがって、ダイサーによる切削加工にて複数の溝３３を形成する方が端子電極１４２の断面積が大きくなるので、耐電流値を大きくすることができる。切削加工時間を短縮するためにマルチブレードを有するダイサー、マルチワイヤーソー等を使用しても良い。
さらに、銅箔３２の代わりに、絶縁基板３１の両面に、円柱状、六角柱状等の銅のワイヤー、銅棒等を、所定の間隔で直接張り付けても良い。このようにすることで、図２（ａ）に示すような複数の円柱状の端子電極１４２、図２（ｂ）に示すような複数の六角柱状の端子電極１４２をそれぞれ設けた端子接続基板１４を製造することができる。
なお、複数の溝３３を形成した後の残存している銅箔３２の幅は、端子電極１４２の断面形状が矩形（正方形）である場合には、端子接続基板１４をベース基板に実装した場合の端子電極１４２の幅となる。
そして、図３（ｃ）に示すように、形成した複数の溝３３に交差する方向、例えば直交する方向に、絶縁基板３１をダイサーにて分断し、図３（ｄ）に示す端子接続基板１４を切り出す。ダイサーで分断して切り出す幅は、端子接続基板１４をベース基板に実装した場合の端子電極１４２の高さとなる。したがって、ダイサーで分断して切り出す幅は、ベース基板に実装する電子部品の高さよりも少なくとも１００μｍは長くなるようにする必要がある。ベース基板に実装する電子部品の高さのばらつきにより、電子部品の高さの方が端子電極１４２の高さよりも高くなるおそれがあり、マザー基板との間で接続不良が生じるおそれがあるからである。切り出した端子接続基板１４の複数の端子電極１４２にメッキ処理、又は防錆処理を施し、図３（ｅ）に示すように９０度回転させ、絶縁体１４１の両側面に複数の端子電極１４２が配置されている状態でベース基板の所定の位置に実装する。なお、メッキ膜は、Ｎｉ／Ｓｎ又はＮｉ／Ａｕ等を湿式メッキ等で成膜する。また、防錆処理を施すことにより、端子電極１４２に用いられている銅の酸化の進行を抑制することができ、実装時の半田濡れ性を向上させることができる。
さらに、ダイサーにて形成した複数の溝３３のうち、所望の溝３３にて分断することにより、所望の数の端子電極１４２を設けた端子接続基板１４を製造することができる。
また、端子電極１４２と端子電極１４２との間にレジストを印刷しても良い。図４は、本発明の実施の形態１に係るモジュール基板に配置する端子電極１４２間にレジストを印刷してある端子接続基板１４の構成を示す斜視図である。図４に示すように、絶縁体１４１の両側面にそれぞれ一列に形成してある複数の端子電極１４２の間を埋めるようにレジスト１４３を印刷する。このようにすることで、分断時等に生じやすい端子電極１４２のバリ、延び等の発生を抑制することができ、端子電極１４２の変形を防止することも可能となる。
図５は、本発明の実施の形態１に係るモジュール基板の製造工程を示す斜視図である。まず、図５（ａ）に示すように、外形が矩形であるベース基板１０の表面電極のうち、所望の表面電極上に半田を印刷する。ベース基板１０としては、ＬＴＣＣ（低温同時焼成セラミックス：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板、有機基板等、特に限定されるものではない。
ＬＴＣＣ基板を用いてベース基板１０を作成する場合、まずＰＥＴフィルム上にセラミックスラリーをコーティングした後、乾燥させ、厚み１０〜２００μｍのセラミックグリーンシートを作成する。作成したセラミックグリーンシートに金型、レーザ等により直径略０．１ｍｍのビアホールをＰＥＴフィルム側から形成する。
次に、銀又は銅を主成分とする金属粉、樹脂、有機溶剤を混練した電極ペーストをビアホール内に充填して乾燥させる。そして、セラミックグリーンシート上に同等の電極ペーストを所望のパターンにスクリーン印刷等し、乾燥させる。
この状態で複数のセラミックグリーンシートを積み重ね、圧力１００〜１５００ｋｇ／ｃｍ2 、温度４０〜１００℃にて圧着する。その後、電極ペーストが銀を主成分とする場合には空気中で略８５０℃、銅を主成分とする場合には窒素雰囲気中で略９５０℃にて焼成し、電極にＮｉ／Ｓｎ又はＮｉ／Ａｕ等を湿式メッキ等で成膜することで、ベース基板１０を作成する。
次に、図５（ｂ）に示すように、半田が印刷されている表面電極上に複数の電子部品１２を実装するとともに、複数の端子接続基板１４も実装する。端子接続基板１４は、実装されている複数の電子部品１２と接触しない位置に、端子電極１４２の一端側がベース基板１０と接触するように実装する。例えば、図５（ｂ）に示すように、ベース基板１０の外周辺の対向する二辺に端子接続基板１４を配置しても良いし、ベース基板１０の外周辺の四辺に端子接続基板１４を配置しても良い。また、複数の電子部品１２は、ベース基板１０の表面だけでなく、裏面にも実装することができることは言うまでもない。
なお、複数の端子接続基板１４は、必要に応じてベース基板１０の外周辺近傍以外にも配置することができる。例えばベース基板１０の略中央部分に配置した場合、複数の端子電極１４２と複数の電子部品１２との間には絶縁体が存在しないため接近させることができ、同じ数の端子電極１４２、電子部品１２を配置する場合にはモジュール基板を小型化することができる。
図６は、本発明の実施の形態１に係るモジュール基板の端子接続基板１４の配置方向と直交する面での断面図である。図６の例では、端子接続基板１４はベース基板１０の外周辺の対向する二辺に略接するように配置してあり、さらにベース基板１０の略中央部分に配置してある。
以上のように本実施の形態１によれば、スルーホールに形成した薄いメッキ膜ではなく柱状の端子電極１４２により電気的接続を行うことができるので、比較的大きな電流を流すことができる。また、スルーホールを形成してメッキ膜を形成する等の煩雑な工程が不要となり、製造工程を簡素化することができるので、全体として製造コストを低減することが可能となる。
（実施の形態２）
本発明の実施の形態２に係るモジュール基板に配置する端子接続基板１４の構成は実施の形態１と同様であることから、同一の符号を付することにより詳細な説明は省略する。本発明の実施の形態２に係るモジュール基板は、ベース基板１０に複数の電子部品１２及び複数の端子接続基板１４を実装した後、実装された複数の電子部品１２及び端子接続基板１４を樹脂で封止し、封止した樹脂の上面を研磨する点で実施の形態１と相違する。
図７は、本発明の実施の形態２に係るモジュール基板の製造工程を示す、端子接続基板１４の配置方向と直交する面での断面図である。まず、図７（ａ）に示すように、半田が印刷されているベース基板１０の表面電極上に複数の電子部品１２を実装するとともに、複数の端子接続基板１４も実装する。複数の端子接続基板１４は、ベース基板１０の周縁部、例えばベース基板１０の外周辺の対向する二辺に配置されるように実装し、さらにベース基板１０の略中央部分にも実装する。また、複数の電子部品１２は、ベース基板１０の表面だけでなく、裏面にも実装することができる。本実施の形態２では、表裏両面に実装している。
そして、図７（ｂ）に示すように、表裏両面に樹脂シート（樹脂）２１をラミネートする。樹脂シート２１は、ＰＥＴフィルム上に複合樹脂を成型して半硬化させたものを用いる。複合樹脂は、エポキシ、フェノール、シアネート等の熱硬化性樹脂と、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＴｉＯ2 等の無機フィラーとを混合させた複合材料である。樹脂シート２１をラミネートする場合、所望の厚みを有するスペーサを、ベース基板１０の周囲に配置することにより、ラミネートした樹脂シート２１に所望の厚みを確保することができる。この状態のベース基板１０をオーブンに入れて、樹脂シート２１を完全に硬化させる。
本実施の形態２では、上述したように表裏両面に樹脂シート２１を一括してラミネートして硬化させているが、表面、裏面を別個にラミネートして硬化させても良い。
次に、図７（ｃ）に示すように、封止した樹脂２１の上面を、図示しないローラ型ブレード等で研磨する。複数の端子接続基板１４の高さが、半田等によりばらついている場合であっても、複数の端子電極１４２が柱状であることから、硬化した樹脂シート２１を研磨した結果として、樹脂２１の天面から露出した複数の端子電極１４２の形状は略一致する。したがって、マザー基板と確実に接続することができる。
そして、露出した複数の端子電極１４２の上面にＮｉ／Ａｕメッキを施す。もちろん、Ｎｉ／Ａｕメッキを施す前に導電性ペーストによりＮＣ電極を形成しても良い。ＮＣ電極を形成することにより、マザー基板と接続する電極数を増やすことができ、衝撃が分散されやすくなるので、モジュール基板の落下時の衝撃に対する強度が向上する。
図８は、本発明の実施の形態２に係るモジュール基板のＮＣ電極を形成する場合の工程を示す、端子接続基板１４の配置方向と直交する面での断面図である。図８（ａ）に示すように、露出した複数の端子電極１４２の上面にＮｉ／Ａｕメッキを施す前に、封止した樹脂２１の上面に複数のＮＣ電極１０１を印刷して形成する。そして、図８（ｂ）に示すように、露出した複数の端子電極１４２の上面、及び形成した複数のＮＣ電極１０１の上面にＮｉ／Ａｕメッキ１０２を施す。これにより、マザー基板と接続する電極数を増やすことができるので、モジュール基板の落下時の衝撃に対する強度が向上する。
また、Ｎｉ／Ａｕメッキ１０２を施す前にレジスト印刷を施しても良い。図９は、本発明の実施の形態２に係るモジュール基板にレジスト印刷を施す場合の工程を示す斜視図である。図９（ａ）の例では、端子接続基板１４の複数の端子電極１４２の断面形状が六角形である。図９（ｂ）は、複数の端子電極１４２の断面形状が矩形１１２となるようにレジスト１１１を印刷し、露出した複数の端子電極１４２の上面にＮｉ／Ａｕメッキを施す。
このようにすることで、複数の端子電極１４２の周縁部を被覆することができるので、上面からの水分の侵入等を防止することができ、モジュール基板としての信頼性が向上する。また、複数の端子電極１４２の断面形状も任意の形状、図９の例では六角形を矩形へと容易に変更することができる。
さらに、Ｎｉ／Ａｕメッキを施す前に再配線を施しても良い。端子接続基板１４をモジュール基板の外周辺近傍に配置した場合、モジュール基板の周縁部に複数の端子電極１４２が集中する。そこで、端子電極１４２の位置をモジュール基板の周縁部から所望の位置へと変更するよう再配線する。
再配線は、封止した樹脂２１の上面にスクリーン印刷、インクジェット等により施される。また、シールド用配線パターンを形成した後、無電解メッキすることで再配線しても良い。再配線した端子電極１４２の周辺にソルダレジストを印刷し、外部接続用のバンプを形成しても良い。
図１０は、本発明の実施の形態２に係るモジュール基板に再配線を施す場合の、端子接続基板１４の配置方向と直交する面での断面図である。図１０に示すように、ソルダレジスト１２１を再配線パターンの周辺に印刷し、複数のバンプ１２２を再配線パターンに応じて形成してある。これにより、外部電極の位置が複数の端子電極１４２の位置（モジュール基板の外周辺近傍）に限定されることがなく、設計上の自由度が向上する。
以上のように本実施の形態２によれば、スルーホールに形成した薄いメッキ膜ではなく柱状の端子電極１４２により電気的接続を行うことができるので、比較的大きな電流を流すことができる。また、スルーホールを形成してメッキ膜を形成する等の煩雑な工程が不要となり、製造工程を簡素化することができるので、全体として製造コストを低減することが可能となる。
（実施の形態３）
図１１は、本発明の実施の形態３に係るモジュール基板の製造工程を示す斜視図である。まず、図１１（ａ）に示すように、複数のモジュール基板（ベース基板１０）を切り出すことができる集合基板１の表面電極のうち、所望の表面電極上に半田を印刷する。集合基板１としては、ＬＴＣＣ（低温同時焼成セラミックス：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板、有機基板等、特に限定されるものではない。
ＬＴＣＣ基板を用いてモジュール基板を作成する場合、まずＰＥＴフィルム上にセラミックスラリーをコーティングした後、乾燥させ、厚み１０〜２００μｍのセラミックグリーンシートを作成する。作成したセラミックグリーンシートに金型、レーザ等により直径略０．１ｍｍのビアホールをＰＥＴフィルム側から形成する。
次に、銀又は銅を主成分とする金属粉、樹脂、有機溶剤を混練した電極ペーストをビアホール内に充填して乾燥させる。そして、セラミックグリーンシート上に同等の電極ペーストを所望のパターンにスクリーン印刷等し、乾燥させる。
この状態で複数のセラミックグリーンシートを積み重ね、圧力１００〜１５００ｋｇ／ｃｍ2 、温度４０〜１００℃にて圧着する。その後、電極ペーストが銀を主成分とする場合には空気中で略８５０℃、銅を主成分とする場合には窒素雰囲気中で略９５０℃にて焼成し、電極にＮｉ／Ｓｎ又はＮｉ／Ａｕ等を湿式メッキ等で成膜することで、集合基板１を作成する。
次に、図１１（ｂ）に示すように、半田が印刷されている表面電極上に複数の電子部品１２を実装するとともに、複数の端子接続基板１４も実装する。端子接続基板１４は、隣接する２つのモジュール基板を跨ぐように実装する。すなわち、図１１（ｂ）に示すように、ベース基板１０の外周辺の対向する二辺に端子接続基板１４を配置しても良いし、ベース基板１０の外周辺の四辺に端子接続基板１４を配置しても良い。また、電子部品１２は、集合基板１の表面だけでなく、裏面にも実装することができることは言うまでもない。
なお、端子接続基板１４は、必要に応じて隣接する２つのモジュール基板を跨ぐ位置以外にも配置することができる。例えばモジュール基板の略中央部分に配置した場合、複数の端子電極１４２と複数の電子部品１２との間には絶縁体が存在しないため接近させることができ、同じ数の端子電極１４２、電子部品１２を配置する場合にはモジュール基板を小型化することができる。
そして、図１１（ｃ）に示すように、ダイサー１１を用いて、隣接する２つのモジュール基板を跨ぐように配置されている端子接続基板１４の絶縁体１４１に沿って２つのモジュール基板に分断する。ダイサー１１の刃厚を絶縁体１４１の幅よりも厚くしておくことにより、分断時に絶縁体１４１がすべて除去され、図１１（ｄ）に示すように側面に複数の端子電極１４２が露出しているモジュール基板を切り出すことができる。なお、側面に露出した複数の端子電極１４２は、Ｎｉ／Ｓｎ又はＮｉ／Ａｕ等を湿式メッキ等で成膜する。
図１２は、本発明の実施の形態３に係るモジュール基板のダイサー１１による分断方向と直交する面での断面図である。図１２に示すように、端子接続基板１４の絶縁体１４１は完全に除去されており、モジュール基板の両側面には柱状の端子電極１４２のみが残されている。これにより、複数の端子電極１４２以外に余分な絶縁物が存在せず、電子部品１２を実装することができる領域を最大限確保することが可能となる。したがって、実装することが可能な電子部品１２の点数を増加させることができ、一定の数の電子部品１２を実装する場合には、モジュール基板を小型化することが可能となる。
なお、ダイサー１１の刃厚は、絶縁体１４１の幅より薄くても良い。この場合、分断時に絶縁体１４１がすべて除去されることはなく残存し、側面に複数の端子電極１４２が露出していないモジュール基板を切り出すことができる。図１３は、本発明の実施の形態３に係るモジュール基板の絶縁体１４１が残存する場合の斜視図であり、図１４は、本発明の実施の形態３に係るモジュール基板の絶縁体１４１が残存する場合の、ダイサー１１による分断方向と直交する面での断面図である。
図１３及び図１４に示すように、複数の端子電極１４２の外側に絶縁体１４１が残存しているので、側面の複数の端子電極１４２を酸化等から保護することができる。また、複数の端子電極１４２が側面に露出していないので、半田がモジュール基板の側面に濡れ広がることを防止することができ、外部シールドとの絶縁性を確実に確保することも可能となる。
なお、本実施の形態３では、複数の柱状の端子電極１４２が絶縁体１４１の両側面に配置してある端子接続基板１４を、集合基板１上に実装した後に分断することにより、絶縁体１４１の一側面に複数の柱状の端子電極１４２を配置してある端子接続基板１４を製造している。しかし、事前に絶縁体１４１の一側面に複数の柱状の端子電極１４２を配置してある端子接続基板１４を準備しておき、集合基板１又は切り出したベース基板１０に実装してモジュール基板を製造しても良い。
図１５は、本発明の実施の形態３に係るモジュール基板に配置する端子接続基板１４の他の構成を示す斜視図である。図１５に示すように、端子接続基板１４は、絶縁体１４１の一側面に柱状の端子電極１４２を配置してある。
以上のように本実施の形態３によれば、製造工程に研磨工程、ビア形成工程等が不要であり、製造コストを大きく低減することが可能となる。また、端子接続基板１４の絶縁体１４１は完全に除去されており、モジュール基板の両側面には複数の柱状の端子電極１４２のみが残されている。これにより、複数の端子電極１４２以外に余分な絶縁物が存在せず、電子部品１２を実装することができる領域を最大限確保することが可能となる。したがって、実装することが可能な電子部品１２の点数を増加させることができ、一定の数の電子部品１２を実装する場合には、モジュール基板を小型化することが可能となる。
また、複数の端子電極１４２は端部が確実に露出しており、接続不良が生じるおそれがないだけでなく、高さが比較的低いので端子電極１４２が変形しにくく、隣接する端子電極１４２同士を短絡させるおそれが少ない。
（実施の形態４）
本発明の実施の形態４に係るモジュール基板に配置する端子接続基板１４の構成は実施の形態３と同様であることから、同一の符号を付することにより詳細な説明は省略する。本発明の実施の形態４に係るモジュール基板の製造方法は、集合基板１に複数の電子部品１２及び複数の端子接続基板１４を実装した後、実装された複数の電子部品１２及び端子接続基板１４を樹脂で封止し、封止した樹脂の上面を研磨する点で実施の形態３と相違する。
図１６は、本発明の実施の形態４に係るモジュール基板の製造工程を示す、端子接続基板１４の配置方向と直交する面での断面図である。まず、図１６（ａ）に示すように、半田が印刷されている集合基板１の表面電極上に複数の電子部品１２を実装するとともに、複数の端子接続基板１４も実装する。端子接続基板１４は、隣接する２つのモジュール基板を跨ぐように実装する。また、複数の電子部品１２は、集合基板１の表面だけでなく、裏面にも実装することができる。本実施の形態４では、表裏両面に実装している。
そして、図１６（ｂ）に示すように、表裏両面に樹脂シート２１をラミネートする。樹脂シート（樹脂）２１は、ＰＥＴフィルム上に複合樹脂を成型して半硬化させたものを用いる。複合樹脂は、エポキシ、フェノール、シアネート等の熱硬化性樹脂と、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＴｉＯ2 等の無機フィラーとを混合させた複合材料である。樹脂シート２１をラミネートする場合、所望の厚みを有するスペーサを、モジュール基板を切り出す位置の周囲に配置することにより、ラミネートした樹脂シート２１の所望の厚みを確保することができる。この状態の集合基板１をオーブンに入れて、樹脂シート２１を完全に硬化させる。
本実施の形態４では、上述したように表裏両面に樹脂シート２１を一括してラミネートして硬化させているが、表面、裏面を別個にラミネートして硬化させても良い。
次に、図１６（ｃ）に示すように、樹脂シート２１を用いて樹脂で封止し、封止した樹脂２１の上面を、図示しないローラ型ブレード等で研磨する。複数の端子接続基板１４の高さが、半田等によりばらついている場合であっても、複数の端子電極１４２が柱状であることから、硬化した樹脂シート２１を研磨した結果として、露出した複数の端子電極１４２の形状は略一致する。したがって、マザー基板と確実に接続することができる。
そして、露出した複数の端子電極１４２の上面にＮｉ／Ａｕメッキを施す。もちろん、Ｎｉ／Ａｕメッキを施す前に導電性ペーストによりＮＣ電極を形成しても良い。ＮＣ電極を形成することにより、マザー基板と接続する電極数を増やすことができ、衝撃が分散されやすくなるので、モジュール基板の落下時の衝撃に対する強度が向上する。
図１７は、本発明の実施の形態４に係るモジュール基板のＮＣ電極を形成する場合の工程を示す、端子接続基板１４の配置方向と直交する面での断面図である。図１７（ａ）に示すように、露出した複数の端子電極１４２の上面にＮｉ／Ａｕメッキを施す前に、複数のＮＣ電極１０１を封止した樹脂２１の上面に印刷する。そして、図１７（ｂ）に示すように、露出した複数の端子電極１４２の上面、及び印刷した複数のＮＣ電極１０１の上面にＮｉ／Ａｕメッキ１０２を施す。これにより、マザー基板と接続する電極数を増やすことができるので、モジュール基板の落下時の衝撃に対する強度が向上する。
また、Ｎｉ／Ａｕメッキ１０２を施す前にレジストを印刷しても良い。図１８は、本発明の実施の形態４に係るモジュール基板にレジスト印刷を施す場合の工程を示す斜視図である。図１８（ａ）の例では、端子接続基板１４の複数の端子電極１４２の断面形状が六角形である。図１８（ｂ）は、複数の端子電極１４２の断面形状が矩形１１２となるようにレジスト１１１を印刷し、複数の端子電極１４２の上面の露出部分と接触する位置にＮｉ／Ａｕメッキを施す。
このようにすることで、複数の端子電極１４２の周縁部を被覆することができるので、上面からの水分の侵入等を防止することができ、モジュール基板としての信頼性が向上する。また、複数の端子電極１４２の断面形状も任意の形状、図１８の例では六角形を矩形へと容易に変更することができる。
さらに、Ｎｉ／Ａｕメッキを施す前に再配線を施しても良い。端子接続基板１４を配置した位置に応じて複数の端子電極１４２を設けても良いが、この場合、モジュール基板の周縁部に複数の端子電極１４２が集中する。そこで、端子電極１４２の位置をモジュール基板の周縁部から所望の位置へ配置するよう再配線する。
再配線は、封止した樹脂２１の上面にスクリーン印刷、インクジェット等により施される。また、シード用配線パターンを形成した後、無電解メッキすることで再配線しても良い。再配線した端子電極１４２の周辺にソルダレジストを印刷し、外部接続用のバンプを形成しても良い。
図１９は、本発明の実施の形態４に係るモジュール基板に再配線を施す場合の、端子接続基板１４の配置方向と直交する面での断面図である。図１９に示すように、ソルダレジスト１２１を再配線パターンの周辺に印刷し、複数のバンプ１２２を再配線パターンに応じて形成してある。これにより、外部電極の位置が端子電極１４２の位置（モジュール基板の外周辺近傍）に限定されることがなく、設計上の自由度が向上する。
図１６に戻って、図１６（ｄ）に示すように、封止した樹脂２１の上面を研磨してコプラナリティを確保した集合基板１を、ダイサー１１を用いて複数のモジュール基板に分断する。端子接続基板１４は、隣接する２つのモジュール基板を跨ぐように配置されているので、ダイサー１１の刃厚を絶縁体１４１の幅よりも薄くしておくことにより、分断時に絶縁体１４１がすべて除去されることはなく残存し、側面に複数の端子電極１４２が露出していないモジュール基板を製造することができる。
複数の端子電極１４２の外側に絶縁体１４１が残存しているので、複数の端子電極１４２を酸化等から保護することができる。また、複数の端子電極１４２が側面に露出していないので、半田がモジュール基板の側面に濡れ広がることを防止することができ、外部シールドとの絶縁性を確実に確保することも可能となる。
以上のように本実施の形態４によれば、製造工程にビア形成工程等が不要であり、製造コストを大きく低減することが可能となる。また、端子接続基板１４の絶縁体１４１が残存しているので、側面の端子電極１４２を酸化等から保護することができる。また、端子電極１４２が側面に露出していないので、半田がモジュール基板の側面に濡れ広がることを防止することができ、外部シールドとの絶縁性を確実に確保することも可能となる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨の範囲内であれば多種の変形、置換等が可能であることは言うまでもない。例えば、端子接続基板１４の絶縁体１４１と、実装された複数の電子部品１２及び端子接続基板１４を封止する樹脂２１とが、同一の組成であっても良い。この場合、封止した樹脂２１と絶縁体１４１との密着度が増し、モジュール基板の落下時の衝撃に対する強度が向上し、モジュール基板全体としての信頼性が向上する。
１ 集合基板
１０ ベース基板
１２ 電子部品
１４ 端子接続基板
２１ 樹脂シート、樹脂
１４１ 絶縁体
１４２ 端子電極

Claims (19)

  1. ベース基板の少なくとも片面に複数の電子部品を実装したモジュール基板において、
    複数の柱状の端子電極を絶縁体の少なくとも一側面に配置してある端子接続基板を備え、
    複数の柱状の前記端子電極の一端側が前記ベース基板に接触するように、複数の前記端子接続基板を前記ベース基板に実装してあることを特徴とするモジュール基板。
  2. 前記端子接続基板は、複数の柱状の前記端子電極を前記絶縁体の両側面に配置してあることを特徴とする請求項１記載のモジュール基板。
  3. 前記端子接続基板は、複数の前記端子電極を前記絶縁体の両側面にそれぞれ一列に配置してあることを特徴とする請求項２記載のモジュール基板。
  4. 前記端子接続基板は、複数の前記端子電極間にレジストを印刷してあることを特徴とする請求項２又は３に記載のモジュール基板。
  5. 前記ベース基板に実装された複数の前記電子部品と前記端子接続基板とを樹脂で封止してあり、
    前記樹脂は、前記絶縁体と同じ組成であることを特徴とする請求項１乃至４のいずれか一項に記載のモジュール基板。
  6. 少なくとも片面に複数の電子部品を実装した集合基板を分断して、前記集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法において、
    複数の柱状の端子電極を絶縁体の両側面に配置してある端子接続基板を、少なくとも隣接する複数の前記モジュール基板を跨ぐように、前記集合基板の片面に複数実装する第１工程と、
    複数の前記端子接続基板及び前記電子部品を実装した前記集合基板を、前記モジュール基板を切り出す位置で分断する第２工程と
    を含むことを特徴とするモジュール基板の製造方法。
  7. 前記モジュール基板の平面視した外形は矩形であり、
    前記第１工程は、前記モジュール基板の外周辺の対向する二辺に前記端子接続基板を配置することを特徴とする請求項６に記載のモジュール基板の製造方法。
  8. 前記モジュール基板の平面視した外形は矩形であり、
    前記第１工程は、前記モジュール基板の外周辺の四辺に前記端子接続基板を配置することを特徴とする請求項６に記載のモジュール基板の製造方法。
  9. 前記端子接続基板は、複数の前記端子電極を前記絶縁体の両側面にそれぞれ一列に配置することを特徴とする請求項６乃至８のいずれか一項に記載のモジュール基板の製造方法。
  10. 前記端子接続基板は、複数の前記端子電極間にレジストを印刷することを特徴とする請求項７乃至９のいずれか一項に記載のモジュール基板の製造方法。
  11. 前記第２工程は、前記集合基板を分断する場合、前記端子接続基板の絶縁体をすべて除去することを特徴とする請求項６乃至１０のいずれか一項に記載のモジュール基板の製造方法。
  12. 前記第２工程は、前記集合基板を分断する場合、前記端子接続基板の絶縁体を残存させることを特徴とする請求項６乃至１０のいずれか一項に記載のモジュール基板の製造方法。
  13. 前記第１工程の後、前記集合基板に実装された複数の前記電子部品と前記端子接続基板とを樹脂で封止し、封止した前記樹脂の上面を研磨する工程を含むことを特徴とする請求項６乃至１０のいずれか一項に記載のモジュール基板の製造方法。
  14. 封止した前記樹脂の上面を研磨する工程の後、導電性ペーストによりＮＣ電極を形成する工程を含むことを特徴とする請求項１３に記載のモジュール基板の製造方法。
  15. 封止した前記樹脂の上面に再度配線を施す工程を含むことを特徴とする請求項１３又は１４に記載のモジュール基板の製造方法。
  16. レジスト印刷を施す工程を含むことを特徴とする請求項１３乃至１５のいずれか一項に記載のモジュール基板の製造方法。
  17. 封止した前記樹脂は、前記端子接続基板の絶縁体と同じ組成であることを特徴とする請求項１３乃至１６のいずれか一項に記載のモジュール基板の製造方法。
  18. 複数の柱状の端子電極が、絶縁体の少なくとも一側面に配置してあることを特徴とする端子接続基板。
  19. 複数の柱状の端子電極が、絶縁体の両側面に配置してあることを特徴とする請求項１８記載の端子接続基板。
JP2011545513A 2010-04-13 2011-03-04 モジュール基板、及びモジュール基板の製造方法 Active JP5510461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011545513A JP5510461B2 (ja) 2010-04-13 2011-03-04 モジュール基板、及びモジュール基板の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010091913 2010-04-13
JP2010091913 2010-04-13
JP2010104791 2010-04-30
JP2010104791 2010-04-30
PCT/JP2011/055028 WO2011129161A1 (ja) 2010-04-13 2011-03-04 モジュール基板、モジュール基板の製造方法、及び端子接続基板
JP2011545513A JP5510461B2 (ja) 2010-04-13 2011-03-04 モジュール基板、及びモジュール基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011129161A1 true JPWO2011129161A1 (ja) 2013-07-11
JP5510461B2 JP5510461B2 (ja) 2014-06-04

Family

ID=44798540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011545513A Active JP5510461B2 (ja) 2010-04-13 2011-03-04 モジュール基板、及びモジュール基板の製造方法

Country Status (5)

Country Link
US (1) US9192051B2 (ja)
JP (1) JP5510461B2 (ja)
CN (1) CN102792785A (ja)
TW (1) TWI455267B (ja)
WO (1) WO2011129161A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
KR101548801B1 (ko) 2013-08-28 2015-08-31 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20150053592A (ko) 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102207270B1 (ko) 2013-11-20 2021-01-25 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2015135849A (ja) * 2014-01-16 2015-07-27 ミツミ電機株式会社 電子部品モジュール及びその製造方法
KR20150092876A (ko) 2014-02-06 2015-08-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
EP3432458B1 (en) 2016-04-21 2021-07-28 Murata Manufacturing Co., Ltd. Power supply module and power supply device
JP2017199761A (ja) * 2016-04-26 2017-11-02 キヤノン株式会社 セラミックパッケージ、その製造方法、電子部品及びモジュール
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN111566805B (zh) 2018-01-11 2023-11-14 株式会社村田制作所 部件内置模块及其制造方法
JP6939982B2 (ja) 2018-03-20 2021-09-22 株式会社村田製作所 高周波モジュール
JP6962305B2 (ja) * 2018-10-16 2021-11-05 株式会社村田製作所 積層セラミック電子部品
US11296034B2 (en) 2020-06-18 2022-04-05 Advanced Semiconductor Engineering, Inc. Substrate and semiconductor package comprising an interposer element with a slot and method of manufacturing the same
US20230369234A1 (en) * 2022-05-11 2023-11-16 Qualcomm Incorporated Package comprising a substrate and an interconnection die configured for high density interconnection

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236265A (ja) * 1990-02-14 1991-10-22 Tdk Corp Ｉｃパッケージ及びその製造方法
JPH05216314A (ja) * 1992-02-07 1993-08-27 Ricoh Co Ltd 画像形成装置
JPH06216314A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd 半導体装置
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
US6625036B1 (en) * 1999-08-31 2003-09-23 Rohm Co., Ltd. Infrared data communication module and method of making the same
JP2001156222A (ja) * 1999-11-30 2001-06-08 Xanavi Informatics Corp 基板接続構造、基板接続用プリント配線基板および基板接続方法
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
JP2004172422A (ja) * 2002-11-20 2004-06-17 Fujitsu Media Device Kk 立体構造基板及びその製造方法
JP2004303944A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd モジュール基板及びその製造方法
JP4676855B2 (ja) * 2005-10-03 2011-04-27 ローム株式会社 ハイブリッド集積回路装置とその製造方法
WO2007046197A1 (ja) * 2005-10-20 2007-04-26 Murata Manufacturing Co., Ltd. 回路モジュールおよびこの回路モジュールを用いた回路装置
JP3960479B1 (ja) 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP5023982B2 (ja) * 2007-11-14 2012-09-12 パナソニック株式会社 モジュールとこれを用いた電子機器
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット

Also Published As

Publication number Publication date
US20120320536A1 (en) 2012-12-20
CN102792785A (zh) 2012-11-21
TW201145483A (en) 2011-12-16
JP5510461B2 (ja) 2014-06-04
WO2011129161A1 (ja) 2011-10-20
US9192051B2 (en) 2015-11-17
TWI455267B (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5510461B2 (ja) モジュール基板、及びモジュール基板の製造方法
JP5532141B2 (ja) モジュール基板及びモジュール基板の製造方法
US9585260B2 (en) Electronic component module and manufacturing method thereof
US9591747B2 (en) Module board
US9485867B2 (en) Wiring board
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US8508023B1 (en) System and method for lowering contact resistance of the radio frequency (RF) shield to ground
US20220005760A1 (en) Semiconductor die with conversion coating
US10667419B2 (en) Manufacturing method of an electronic component module
CN110828389A (zh) 半导体装置及其制造方法
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
JP4272550B2 (ja) 多数個取り配線基板
JP5381881B2 (ja) モジュール基板の製造方法
JP5574848B2 (ja) 多数個取り配線基板
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
JP4057960B2 (ja) 多数個取り配線基板
JP2013182909A (ja) 電子部品搭載用多数個取り基板
JP4606303B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP3798992B2 (ja) 多数個取りセラミック配線基板
JP4651686B2 (ja) 電子部品搭載用パッケージの製造方法および電子装置の製造方法
JP2004179543A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5510461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150