JP2004179543A - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP2004179543A
JP2004179543A JP2002346360A JP2002346360A JP2004179543A JP 2004179543 A JP2004179543 A JP 2004179543A JP 2002346360 A JP2002346360 A JP 2002346360A JP 2002346360 A JP2002346360 A JP 2002346360A JP 2004179543 A JP2004179543 A JP 2004179543A
Authority
JP
Japan
Prior art keywords
wiring board
insulating base
frame
wiring
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002346360A
Other languages
English (en)
Other versions
JP4089958B2 (ja
Inventor
Masato Hiwatari
正人 日渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002346360A priority Critical patent/JP4089958B2/ja
Publication of JP2004179543A publication Critical patent/JP2004179543A/ja
Application granted granted Critical
Publication of JP4089958B2 publication Critical patent/JP4089958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子部品を複数搭載した多数個取り配線基板において各配線基板領域に正確に分割することが可能な小型のものとすること。
【解決手段】多数個取り配線基板は、中央部に多数の配線基板領域5を縦横に配列したセラミックスから成る絶縁基体1の外周部に、セラミックスから成る枠体2がメタライズ金属層7を介在させて接合されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や水晶振動子等の電子部品を搭載するための小型配線基板となる多数個の配列基板領域を広面積の絶縁基体に縦横に配列形成してなる多数個取り配線基板に関する。
【0002】
【従来の技術】
従来、半導体素子や水晶振動子等の電子部品を搭載するための小型の配線基板は、例えば、上面の中央部に電子部品が搭載される搭載部を有する略四角平板状の配線基板と、この配線基板の上面から内部または側面を介して下面に導出されるように配設された複数の配線導体とから成る。そして、この配線基板は、配線基板の搭載部に電子部品を搭載するとともに、電子部品の各電極を絶縁基体上面の配線導体に電気的に接続し、しかる後、配線基板および電子部品の上に例えばエポキシ樹脂等の熱硬化性樹脂から成る封止樹脂を電子部品を封止するように固着させることによって、製品としての電子装置となる。また、配線導体の配線基板下面に導出された部位を外部電気回路基板の配線導体に半田等の導電性接合材を介して接合することにより、搭載する電子部品が外部電気回路基板に電気的に接続される。
【0003】
このような配線基板は、近時における電子装置の小型化の要求に伴い、極めて小さく薄いものとなってきている。そして、このような小型化、薄型化された配線基板は、その取り扱いを容易とするために、また、配線基板および電子装置の製作が効率良くできるようにするために、多数個の配線基板を1枚の広面積の絶縁基体から同時集約的に得るように成した、いわゆる多数個取り配線基板の形態で製作されている。
【0004】
このような多数個取り配線基板は、図5に示すように、略四角平板状の絶縁基体31の中央部に各々が上面に電子部品33を搭載する搭載部を有し、上面から下面にかけて複数の配線導体34が配設された配線基板となる同一形状の多数の配線基板領域を、その方向を揃えて縦横の並びに一体的に配列形成して成る。
【0005】
そして、各配線基板領域35の搭載部に電子部品33を半田等の半田バンプ36を介して搭載するとともに、電子部品33の電極を各配線基板領域35上面の配線導体34に電気的に接続し、しかる後、絶縁基体31に各電子部品33を封止するように封止樹脂を固着させ、最後に絶縁基体31を各配線基板領域35に分割することによって多数の電子装置が同時集約的に製造される。
【0006】
なお、このような多数個取り配線基板は、絶縁基体31用のセラミックグリーンシート(以下、グリーンシートともいう)を準備するとともに、このグリーンシートの上面から下面にかけて配線導体34となる金属ペーストを印刷塗布し、しかる後、グリーンシートおよび金属ペーストを高温で同時に焼成することによって製作されている。
【0007】
また、絶縁基体31を各配線基板領域35に分割するには、絶縁基体31の上下面に各配線基板領域35を区切る分割溝を設けておき、この分割溝に沿って絶縁基体31を撓折する方法や、絶縁基体31をダイヤモンドカッターやレーザーカッターを使用して各配線基板領域35に切断して分割するスライシング法,ダイシング法等が採用されている。
【0008】
しかしながら、絶縁基体31の厚みが薄くなるにつれて、絶縁基体31の機械的強度が極めて弱くなったり、焼成工程において絶縁基体31に反り等の変形が発生しやすくなるとともに、封止樹脂を搭載した際に封止樹脂と絶縁基体31の熱膨張の差により反り等の変形が発生しやすくなるという問題点を有していた。そこで、上記問題点を解決する方法として、図3に示すような絶縁基体11の外周部に枠体12等の肉厚部を設けるという構成(下記特許文献1参照)、図4に示すような絶縁基体21の各配線基板領域に枠体等の肉厚部22を設けるという構成(下記特許文献2参照)が提案されている。また、図3においては、このような構成にすることで、絶縁基体11上に電子部品13を封止するように封止樹脂をモールドする際に、枠体12を樹脂ダムとすることで、樹脂封止後の各配線基板の高さを一定にすることもできる(下記特許文献3参照)。
【0009】
なお、図3において、14は配線導体、15は配線基板領域、16は半田バンプであり、図4において、23は電子部品、24配線導体、25は配線基板領域、26は半田バンプである。
【0010】
【特許文献1】
特開平11−186459号公報
【特許文献2】
特開2001−308229号公報
【特許文献3】
特開2001−156218号公報
【0011】
【発明が解決しようとする課題】
しかしながら、上記特許文献1の多数個取り配線基板においては、さらなる配線基板の軽薄短小化に伴い、絶縁基体11が極めて薄い場合は、絶縁基体11の各配線基板領域15を区切る分割溝を形成するのが困難になることから、絶縁基体11を従来公知のスライシング法等で各配線基板領域15に切断して分割する方法を採る必要がある。この場合、絶縁基体11と枠体12との厚みや形状が大きく異なることから、高温で焼成する際に絶縁基体11と枠体12との収縮や変形の差が顕著になり、外周近傍の配線基板領域15の配列ラインが平面視において弧形状に変形するいう問題点を有していた。このため、電子部品13を搭載して絶縁基体11上に樹脂をモールドして封止した後、スライシング法等により配線基板領域15を分割する際に配線基板上の配線導体や電子部品13を切断してしまうという問題点があった。
【0012】
また、上記特許文献2の多数個取り配線基板においては、各配線基板領域25の外周に枠体22が設置されるので、配線基板が大型化してしまうとともに、多数個取り配線基板内の配線基板の取数が低下し、生産性が低下するという問題点を有していた。
【0013】
従って、本発明はかかる従来の問題点に鑑み完成されたものであり、その目的は、電子部品を複数搭載した多数個取り配線基板において各配線基板領域に正確に分割することが可能な小型のものとすることにある。
【0014】
【課題を解決するための手段】
本発明の多数個取り配線基板は、中央部に多数の配線基板領域を縦横に配列したセラミックスから成る絶縁基体の外周部に、セラミックスから成る枠体がメタライズ金属層を介在させて接合されていることを特徴とする。
【0015】
本発明の多数個取り配線基板によれば、中央部に多数の配線基板領域を縦横に配列したセラミックスから成る絶縁基体の外周部に、セラミックスから成る枠体がメタライズ金属層を介在させて接合されていることから、多数個取り配線基板のセラミックグリーンシート積層体を焼成する際に、厚みや形状が異なる絶縁基体および枠体の収縮や変形の差をメタライズ金属層が緩和するので、絶縁基体の外周近傍の配線基板の配列ラインが弧形状に変形するのを効果的に抑えることができる。従って、スライシング法等を用いて多数個取り配線基板を個々の配線基板に正確に分割することができる。また、各配線基板には枠体が設けられないこととなるので、配線基板を小型化することができる。
【0016】
【発明の実施の形態】
本発明の多数個取り配線基板を以下に詳細に説明する。図1は、本発明の多数個取り配線基板の実施の形態の一例を示す断面図であり、1はセラミックスから成る絶縁基体、2はセラミックスから成る枠体、3は電子部品、4は配線導体、5は配線基板領域である。なお、各配線基板領域5の境界を破線で示している。
【0017】
本発明の多数個取り配線基板は、中央部に多数の配線基板領域5を縦横に配列したセラミックスから成る絶縁基体1の外周部に、セラミックスから成る枠体2がメタライズ金属層7を介在させて接合されている。
【0018】
本発明の絶縁基体1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、炭化珪素質焼結体、ガラスセラミックス等の焼結体(セラミックス)から成る。絶縁基体1は、一辺の長さが20〜200mmで厚みが0.025〜0.25mmの略四角形の平板であるのがよく、小型の配線基板を多数個同時集約的に製作するための母材である。そして、この絶縁基体1の中央部には、各々が小型の配線基板となる1辺の長さが0.2〜10mmの略四角形状の同一形状をした多数の配線基板領域5が、その方向を揃えて縦横の並びに一体的に配列形成されている。
【0019】
この絶縁基体1は、一辺の長さが20mm未満では、多数個の配線基板を効率的に製作することが困難となり、他方200mmを超えると、200μmを超える大きな反りが発生しやすくなり、半導体素子等の電子部品3を搭載するのが困難となる。また絶縁基体1は、厚みが0.025mm未満であると、外力等により絶縁基体1に割れやクラックが発生しやすくなり、他方0.25mmを超えると、絶縁基体1を用いて得られる電子部品装置の薄型化が困難となる。
【0020】
このような絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダおよび溶剤、可塑剤、分散剤等を添加混合して得たセラミックスラリを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してグリーンシートを得、これに適当な打ち抜き加工を施すとともに高温(約1600℃)で焼成することで製作されている。
【0021】
また、絶縁基体1の中央に配列形成された各配線基板領域5は、個々に分割されることにより、各々が電子部品3が搭載される小型の配線基板となる領域であり、その上面に電子部品3が搭載される搭載部を有しており、この搭載部には半導体素子等の電子部品3が半田バンプ6等を介して搭載される。また、その上面から下面にかけて貫通導体を介して導出するタングステンやモリブデン、銅、銀等の金属粉末焼結体から成る複数の配線導体4が配設されており、この配線導体4に配線基板領域5の上面に搭載された電子部品3の電極が半田バンプ6を介して電気的に接続される。
【0022】
そして、各配線基板領域5の搭載部に、電子部品3をその電極と配線導体4とが半田バンプ6を介して接続されるようにして搭載した後、各配線基板領域5の上面の電子部品3を樹脂モールド等によって封止することによって、多数の電子装置となる。なお、図1の例では、電子部品3の電極と配線導体4とは半田バンプ6を介して接続されているが、電子部品3の電極と配線導体4とをボンディングワイヤ等の導電性接続線による接続手段により接続しても良いし、導電性樹脂による接続手段により接続しても良い。
【0023】
この配線導体4は、例えばタングステン粉末焼結体から成る場合、タングステン粉末に適当な有機バインダ、溶剤、可塑剤、分散剤等を添加混合して得た金属ペーストを、絶縁基体1用のグリーンシートに従来周知のスクリーン印刷法によるり厚みが5〜40μm程度の所定のパターンに印刷塗布し、これを絶縁基体1用のグリーンシートとともに焼成することによって、各配線基板領域5の上面から下面にかけて形成される。また、配線導体4の露出表面には、酸化腐食防止と半田やろう材との接合性の向上のために、厚み1〜10μm程度のニッケルめっき層と厚み0.1〜3μm程度の金めっき層が順次被着されていることがよい。
【0024】
本発明の枠体2は、絶縁基体1と実質的に同じ組成のセラミックスから成り、基体1の上面の外周部に積層されて焼結されて接合されている。この枠体2は、枠体2用のグリーンシートに打ち抜き金型を用いて貫通孔を打ち抜くことで形成される。枠体2用のグリーンシートを、貫通孔が配線基板領域5全体を囲繞するようにして、絶縁基体1のグリーンシート上に積層した後、高温(約1600℃)で焼成することで接合されている。
【0025】
本発明においては、枠体2は絶縁基体1にメタライズ金属層7を介在して接合されている。このメタライズ金属層7は、枠体2と絶縁基体1との間に介在させることで、枠体2と絶縁基体1との厚みや形状の違いによる収縮や変形の差を抑制し、絶縁基体1の外周近傍の配線基板領域5の配列ラインが弧形状に変形するのを防止することができる。
【0026】
またメタライズ金属層7は、例えばタングステン粉末焼結体から成る場合、タングステン粉末に適当な有機バインダ、溶剤、可塑剤、分散剤等を添加混合して得た金属ペーストを絶縁基体1用のグリーンシートに従来周知のスクリーン印刷法により厚みが5〜40μm程度の所定のパターンに印刷塗布し、これを絶縁基体1用のグリーンシートおよび枠体2用のグリーンシートとともに焼成することによって、絶縁基体1と枠体2との間に介在させて形成される。また、メタライズ金属層7は、金属ペーストを枠体2用のグリーンシートに印刷塗布し、これを絶縁基体1用のグリーンシートおよび枠体2用のグリーンシートとともに焼成することによって絶縁基体1と枠体2との間に介在させても構わない。
【0027】
メタライズ金属層7の厚みは3〜40μmがよい。3μm未満では、メタライズ金属層7と絶縁基体1および枠体2との接合性が低下するために、変形が発生する危険性が増加する傾向がある。40μmを超えると、メタライズ金属層7の厚さを均一に形成することが困難となり、メタライズ金属層7に厚みのばらつきが発生し易くなるために、変形が発生する危険性が増大する傾向がある。
【0028】
また、メタライズ金属層7は、絶縁基体1と枠体2との接合面積の50%以上に介在しているのが好ましく、絶縁基体1と枠体2の配線基板領域5側に形成されているのがより好ましい。上記の接合面積の50%以下であれば、絶縁基体1の外周部側の配線基板領域5の配列が弧形状に変形するのを防止する効果が小さくなってしまう。また、メタライズ金属層7が配線基板領域5側に形成されると、収縮や変形の影響が顕著に発生する部位にメタライズ金属層7が形成されるので、絶縁基体1の外周部側の配線基板領域5の配列が弧形状に変形するのをより効果的に防止できる。
【0029】
また、絶縁基体1の配線基板領域5以外の部位および枠体2は、多数個取り配線基板を製造する際や搬送する際等にその取り扱いを容易としたり、多数個取り配線基板の位置決めや固定のために設けられた領域でもあることから、メタライズ金属層7は、枠体2の内側の絶縁基体1上面、絶縁基体1や枠体2の側面に延出して露出していてもよい。その場合、メタライズ金属層7を、製品の方向性や位置決め用のパターン、配線基板領域に電子部品を搭載する際の条件等を設定するためのテスト用パターンとして使用することができる。
【0030】
また、枠体2の幅は0.5〜10mm程度であり、絶縁基体1の幅(最大幅)の2.5〜15%程度であるが、枠体2の厚みは絶縁基体1の厚みの0.5〜5倍が好ましい。0.5倍未満では、絶縁基体1の反り等の変形が発生し易くなる。5倍を超えると、絶縁基体1と枠体2の厚みの差が大きくなり、金属メタライズ層7の変形防止効果がより大きくなることはなくなる。
【0031】
従って、本発明の多数個取り配線基板の各配線基板領域5の搭載部および配線導体4に電子部品3を接続し、樹脂モールド等によって封止した後、スライシング法等により各配線基板領域5を分割することによって、各配線基板領域5を正確に分割することができ、小型で高さの安定した電子装置を得ることができる。
【0032】
かくして、本発明の多数個取り配線基板によれば、中央部に多数の配線基板領域を縦横に配列したセラミックスから成る絶縁基体の外周部に、セラミックスから成る枠体がメタライズ金属層を介在させて接合されていることから、多数個取り配線基板のグリーンシート積層体を焼成する際に外周部側に配列された配線基板領域の並びが変形するのを防止できる。従って、スライシング法等を用いて多数個取り配線基板を個々の配線基板に正確に分割することができる。
【0033】
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更を施しても何等差し支えない。
【0034】
【発明の効果】
本発明の多数個取り配線基板は、中央部に多数の配線基板領域を縦横に配列したセラミックスから成る絶縁基体の外周部に、セラミックスから成る枠体がメタライズ金属層を介在させて接合されていることにより、多数個取り配線基板のグリーンシート積層体を焼成する際に、厚みや形状が異なる絶縁基体および枠体の収縮や変形の差をメタライズ金属層が緩和するので、絶縁基体の外周部側に配列された配線基板が弧形状に変形するのを効果的に抑えることができる。従って、スライシング法等を用いて多数個取り配線基板を個々の配線基板に正確に分割することができる。また、各配線基板には枠体が設けられないこととなるので、配線基板を小型化することができる。
【図面の簡単な説明】
【図1】本発明の多数個取り配線基板について実施の形態の一例を示す断面図である。
【図2】図1の多数個取り配線基板の平面図である。
【図3】従来の多数個取り配線基板の一例を示す断面図である。
【図4】従来の多数個取り配線基板の他の例を示す断面図である。
【図5】従来の多数個取り配線基板の他の例を示す断面図である。
【符号の説明】
1:絶縁基体
2:枠体
3:電子部品
7:メタライズ金属層

Claims (1)

  1. 中央部に多数の配線基板領域を縦横に配列したセラミックスから成る絶縁基体の外周部に、セラミックスから成る枠体がメタライズ金属層を介在させて接合されていることを特徴とする多数個取り配線基板。
JP2002346360A 2002-11-28 2002-11-28 多数個取り配線基板 Expired - Fee Related JP4089958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002346360A JP4089958B2 (ja) 2002-11-28 2002-11-28 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002346360A JP4089958B2 (ja) 2002-11-28 2002-11-28 多数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2004179543A true JP2004179543A (ja) 2004-06-24
JP4089958B2 JP4089958B2 (ja) 2008-05-28

Family

ID=32707293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002346360A Expired - Fee Related JP4089958B2 (ja) 2002-11-28 2002-11-28 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP4089958B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207934A (ja) * 2006-01-31 2007-08-16 Kyocera Kinseki Corp シート状集合基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207934A (ja) * 2006-01-31 2007-08-16 Kyocera Kinseki Corp シート状集合基板

Also Published As

Publication number Publication date
JP4089958B2 (ja) 2008-05-28

Similar Documents

Publication Publication Date Title
JP2004103811A (ja) 多数個取り配線基板
JP4272550B2 (ja) 多数個取り配線基板
JP3472492B2 (ja) 多数個取り配線基板
JP4272507B2 (ja) 多数個取り配線基板
JP2004288660A (ja) 配線基板
JP2004179543A (ja) 多数個取り配線基板
JP4812516B2 (ja) 複数個取り配線基板
JP4458999B2 (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP3911477B2 (ja) 多数個取り配線基板
JP3894841B2 (ja) 多数個取り配線基板
JP4189312B2 (ja) 配線基板
JP3842683B2 (ja) 多数個取り配線基板
JP4272506B2 (ja) 多数個取り配線基板
JP2004023051A (ja) 多数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2004288661A (ja) 配線基板
JP2012114278A (ja) 配線基板および多数個取り配線基板
JP4303539B2 (ja) 多数個取り配線基板
JP3801935B2 (ja) 電子部品搭載用基板
JP2005340562A (ja) 多数個取り配線基板
JP2003168849A (ja) 多数個取り配線基板
JP3798992B2 (ja) 多数個取りセラミック配線基板
JPH08162589A (ja) 半導体装置
JP2005050935A (ja) 多数個取り配線基板
JP2006185977A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080222

R150 Certificate of patent or registration of utility model

Ref document number: 4089958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees