JPWO2011077918A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JPWO2011077918A1
JPWO2011077918A1 JP2011547439A JP2011547439A JPWO2011077918A1 JP WO2011077918 A1 JPWO2011077918 A1 JP WO2011077918A1 JP 2011547439 A JP2011547439 A JP 2011547439A JP 2011547439 A JP2011547439 A JP 2011547439A JP WO2011077918 A1 JPWO2011077918 A1 JP WO2011077918A1
Authority
JP
Japan
Prior art keywords
capacitor
electrode
circuit module
capacitor electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011547439A
Other languages
English (en)
Other versions
JP5397482B2 (ja
Inventor
早川　昌志
昌志 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011547439A priority Critical patent/JP5397482B2/ja
Publication of JPWO2011077918A1 publication Critical patent/JPWO2011077918A1/ja
Application granted granted Critical
Publication of JP5397482B2 publication Critical patent/JP5397482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Filters And Equalizers (AREA)

Abstract

他の回路素子との結合状態および他の容量の値を変えることなく、所定の容量の容量値のみを独立して調整可能な容量内蔵多層基板を用いた回路モジュールを提供する。回路モジュール１０は容量内蔵多層基板２０とその表面に搭載される外部実装部品群１１によって構成されている。誘電体層２６の表面には補助電極３３が形成され、誘電体層２６を貫通するビア電極３７によりコンデンサ電極３２に電気的に接続されている。誘電体層２８の表面にはコンデンサ電極３４が、コンデンサ電極３２およびそれに接続された補助電極３３と対向するように形成されている。積層方向から見て、補助電極３３はコンデンサ電極３２とコンデンサ電極３４が重なる領域内に形成され、図１の太い斜線部で示した領域で容量Ｃ３１が構成されている。

Description

本発明は、主に高周波帯に使用される通信機器などに用いられる容量内蔵多層基板を用いた回路モジュールに関する。
近年、携帯電話などに代表される通信機器の小型、軽量、多機能化に伴い、これに組み込まれる回路素子の小型、多機能化も進められている。同時に、これらの回路素子を搭載した回路モジュールに対する小型、多機能化の要望も強まっている。
携帯電話などの通信機器に用いられる回路モジュールは一般的に容量を内蔵した多層基板を含んで作られる。容量内蔵多層基板は、複数の機能層を積層して構成され、回路モジュールを構成するのに必要な能動素子および受動素子が各機能層に搭載される。
このような回路モジュールの例としては、特許文献１に開示されたものが知られている。
特許文献１の回路モジュールの構成について、図４、図５および図６を参照しながら説明する。
図４は回路モジュール１００の断面図である。該回路モジュール１００は容量内蔵多層基板１０１を含んでおり、容量内蔵多層基板１０１は複数の機能層が積層されることにより構成される。
図５、図６は機能層１０６と機能層１０７を示す図である。図５は機能層１０６を表面から見た平面図である。機能層１０６の表面には、コンデンサ電極Ｃ１３〜Ｃ１６とインダクタ電極Ｌ１、Ｌ２が形成されている。インダクタ電極Ｌ１の一端はコンデンサ電極Ｃ１３に接続され、他端はコンデンサ電極Ｃ１５に近接して配置されている。インダクタ電極Ｌ２の一端はコンデンサ電極Ｃ１４に接続され、他端はコンデンサ電極Ｃ１６に近接して配置されている。
図６は機能層１０７を表面から見た平面図である。機能層１０７の表面には、コンデンサ電極Ｃ１３１、Ｃ１４１、Ｃ１５１、Ｃ１６１が形成されている。コンデンサ電極Ｃ１３１〜Ｃ１６１はそれぞれ、機能層１０６の表面に形成されたコンデンサ電極Ｃ１３〜Ｃ１６と機能層１０６を介して対向し、機能層１０６を容量層とする容量Ｃ３〜Ｃ６が構成される。
特開２００５−３９２６３号公報
ところで、回路モジュールが良好な特性を得るために、回路を構成する容量の値を最適な値に調整する設計手法はよく用いられている。
例えば、上記回路モジュール１００を構成する容量内蔵多層基板１０１においては、Ｃ５の容量値を調整するために、コンデンサ電極Ｃ１５の面積を変えることがある。しかし、この場合、インダクタ電極Ｌ１がコンデンサ電極Ｃ１５と同一の誘電体層上で近接して配置されているため、インダクタ電極Ｌ１とコンデンサ電極Ｃ１５間の結合状態も変化してしまう。また、機能層１０６の厚みを変更してＣ５の容量を変えようとした場合は、機能層１０６を容量層とする他のすべての容量Ｃ４、Ｃ５、Ｃ６の容量値が変化してしまう。
このような容量値の変化について、図７を参照しながら説明する。図７（ａ）ではコンデンサ電極１と２が対向して、容量Ｃ１が構成されている。コンデンサ電極１の上方にインダクタ電極３が形成されており、インダクタ電極３とコンデンサ電極１の間では結合容量Ｃ２が構成されている。図７（ｂ）は容量Ｃ１の値を変更するために、コンデンサ電極１の面積を変えたときの図である。図中に示すように、コンデンサ電極１の面積を小さくするとインダクタ電極３との間の結合容量Ｃ２の値も変化してしまう。また、図としては示していないが、コンデンサ電極２の積層方向の位置を変えて、容量Ｃ１の値を変更しようとしても、同様に結合容量Ｃ２の値も変化してしまう。
以上に述べたように、従来の容量内蔵多層基板では、基板内の一つの容量の値を最適化しようとしても、基板内の他の回路素子との結合状態も変化してしまうため、多層基板全体の設計を変更しなければならないという問題点があった。
そこで、本発明は他の回路素子との結合状態および他の容量の値を変えることなく、一つの容量の値を独立して調整可能な容量内蔵多層基板を提供することを目的とする。
上記問題点を解決するために、本発明は複数の誘電体層と容量を構成するための複数のコンデンサ電極とを含み、前記誘電体層と前記コンデンサ電極が積層されて形成される容量内蔵積層基板を有する回路モジュールにおいて、前記容量を構成する一対のコンデンサ電極の間にビア電極が形成されていることを特徴とする。
この場合、他の回路素子との結合状態や他の容量とは独立に所定の容量の容量値のみを調整できる。
さらに、前記容量を構成する一対のコンデンサ電極の内、一方のコンデンサ電極に向かって、他方のコンデンサ電極からビア電極が連続して形成されていることが好ましい。
さらに、前記一対のコンデンサ電極の間で、積層方向と垂直な方向に平行に配置され、かつ、積層方向から見て、前記一方のコンデンサ電極と前記他方のコンデンサ電極が重なる領域内に形成された補助電極を備え、前記補助電極と前記ビア電極とが接続されていることが好ましい。
この場合、補助電極を設けることにより、他の回路素子との結合状態や他の容量の値とは独立に所定の容量の容量値の調整がしやすくなる。
さらに、前記容量は３つ以上の前記コンデンサ電極により２つ以上の容量が構成された容量群であって、前記容量群内の隣り合う容量は一つの前記コンデンサ電極を共用して、容量を構成していることが好ましい。
この場合、複数の容量を効率よく構成しながら、所定の容量の容量値のみを調整できる。
さらに、前記容量群を構成する前記コンデンサ電極に、前記ビア電極、または前記ビア電極に接続された補助電極が複数形成されていることが好ましい。
この場合、複数の容量を設けることにより、同時に調整できる容量の数が増える。さらに、一つの容量に複数の補助電極を設けた場合、容量値の設計自由度が増す。
さらに、前記誘電体層上に、前記容量以外の回路素子が形成されていることが好ましい。
本発明によれば、容量内蔵多層基板内の容量を構成するコンデンサ電極にビア電極が形成される、あるいは、ビア電極とそれに接続された補助電極が連続して形成される。これにより、基板内の他の回路素子との結合状態、または、基板内の他のコンデンサ電極で構成される容量に影響することなく、所定の容量の容量値のみを設計できるようになり、設計の自由度が上がる。
本発明の第１の実施形態に係る回路モジュールの断面図である。 本発明の第２の実施形態に係る回路モジュールの断面図である。 本発明の第３の実施形態に係る回路モジュールの断面図である。 従来の回路モジュールの構成を示す断面図である。 従来の回路モジュールの機能層１０６の平面図である。 従来の回路モジュールの機能層１０７の平面図である。 従来の容量値の変更方法を示す概念図である。
以下、本発明に係る容量内蔵基板を用いた回路モジュールについて添付の図を参照しながら説明する。
［第１の実施形態］
本発明の第１の実施形態に係る回路モジュール１０の構成を図１に示す。図１は回路モジュール１０の断面図である。
図１に示すように、回路モジュール１０は容量内蔵多層基板２０とその表面に搭載される外部実装部品１１によって構成されている。外部実装部品１１は容量内蔵基板２０の一方の主面上に配置された実装電極１２を介して、容量内蔵基板２０の表面に接続されている。外部実装部品１１は、回路モジュール１０の果たすべき機能に応じて、例えば、チップインダクタ、積層コンデンサ、表面波フィルタ、ダイオードなどが適宜に選択される。
容量内蔵多層基板２０は、セラミックあるいは樹脂などが材料である複数の誘電体層２１〜２９が積層されてなる積層体により構成されている。そして、積層体の表面および底面、並びに各誘電体層間には所定の電極パターンが形成されている。このような電極パターンにより、容量やインダクタなどの回路素子および信号を伝搬するための伝送線路が構成されている。なお、図１においては本実施例の特徴的な構造に関連する電極パターンのみを示し、他の電極パターンは省略している。
誘電体層２４、２５の表面にはコンデンサ電極３０、３１がそれぞれ形成されている。誘電体層２５に隣接する誘電体層２６の表面にはコンデンサ電極３２が形成されている。コンデンサ電極３２はコンデンサ電極３０と誘電体層２４および２５を介して対向し、図１の太い点で塗りつぶされた領域において、容量Ｃ１１が構成されている。さらに、コンデンサ電極３２は誘電体層２５を介して、コンデンサ電極３１と対向し、容量Ｃ２１が構成されている（図１中の細かい斜線部）。
誘電体層２７の表面には補助電極３３が形成されている。この補助電極３３は誘電体層２６を貫通するビア電極３７によりコンデンサ電極３２に接続されている。誘電体層２８の表面にはコンデンサ電極３４が、コンデンサ電極３２およびそれに接続された補助電極３３と対向するように形成されている。補助電極３３は、積層方向から見て、コンデンサ電極３２とコンデンサ電極３４が対向する領域内に形成されている。
コンデンサ電極３２は、積層方向から見て、補助電極３３と重ならない領域では、誘電体層２６および２７を介してコンデンサ電極３４と対向して、容量Ｃ３１ａが構成されている。一方で、補助電極３３と重なる領域では、補助電極３３は誘電体層２７を介して、コンデンサ電極３４と対向して、容量Ｃ３１ｂが構成されている。従って、コンデンサ電極３２とコンデンサ電極３４間においては、Ｃ３１ａとＣ３１ｂを合計した容量、すなわち容量Ｃ３１が構成されている（図１中の粗い斜線部）。
また、誘電体層２９の表面にはコンデンサ電極３５が形成され、誘電体層２８を介してコンデンサ電極３４と対向し、容量Ｃ４１を構成している（図１の細い点で示した領域）。
一方で、誘電体層２６の表面にはインダクタ電極３６が形成されている。該インダクタ電極３６は誘電体２６〜２９を積層方向に貫通するビア電極３８により、容量内蔵多層基板２０の他方の主面に形成された外部電極３９に接続されている。
インダクタ電極３６は、誘電体層２６の面内においては、近接して配置されているコンデンサ電極３２と容量結合している。さらに、インダクタ電極３６は、積層方向において、コンデンサ電極３４の端縁と容量結合している。
本実施形態ではコンデンサ電極３２がビア電極３７によって電気的に接続された補助電極３３が備えられているため、容量Ｃ３１の値は補助電極の面積を変更することで調整が可能である。また、容量Ｃ３１の値は誘電体層２６および誘電体層２７の層厚みを変更して、補助電極３３の積層方向の位置を変えることでも調整可能である。具体的には、コンデンサ電極３２とコンデンサ電極３４間の距離を維持しながら、誘電体層２６と誘電体層２７の厚みを変えることで実現される。
このように、コンデンサ電極３２あるいはコンデンサ電極３４の面積および積層方向の位置を変更することなく容量Ｃ３１の値を調整できる。従って、コンデンサ電極３２およびコンデンサ電極３４によって構成される他の容量Ｃ１１，Ｃ２１および容量Ｃ４１の値とは独立に容量Ｃ３１の値を調整できる。また、コンデンサ電極３２あるいは３４の面積および積層方向の位置が変わらないので、当該コンデンサ電極と容量結合しているインダクタ電極３６との結合状態も変化しない。
以上のように、コンデンサ電極にビア電極によって接続された補助電極を設けることにより、他の素子との結合状態および他の容量の容量値に影響を与えることなく、所定の容量の容量値のみを独立に調整することが可能となる。
［第２の実施形態］
本発明の第２の実施形態に係る回路モジュールの構成を図２に示す。図２は回路モジュール１０ａの断面図である。第１の実施形態と同様に、特徴的な構造に関連する電極パターンのみを示し、他の電極パターンは省略している。なお、図２において図１に対応する部分は同じ符号を付して示し、重複した説明は省略する。
本実施形態では、コンデンサ電極３１とコンデンサ電極３２が誘電体層２５と誘電体層２５ａを挟むように対向している。誘電体層２５ａの表面には補助電極４０が形成され、ビア電極４１によってコンデンサ電極３２に電気的に接続されている。補助電極４０は、積層方向から見てコンデンサ電極３１とコンデンサ電極３２が対向する領域内に形成されている。コンデンサ電極３２および補助電極４０と、コンデンサ電極３１とが対向することにより、容量Ｃ２１が構成されている（図２中の細かい斜線部）。
また、誘電体層２６の表面にはコンデンサ電極３２に近接して、コンデンサ電極４２が形成されている。誘電体層２８の表面にはコンデンサ電極３４に近接してコンデンサ電極４５が形成されている。コンデンサ電極４２とコンデンサ電極３２、並びにコンデンサ電極４５とコンデンサ電極３４は、誘電体層の面内方向において容量結合している。
さらに、コンデンサ電極４２は誘電体層２６を貫通するように形成されたビア電極４３を介して、誘電体層２７上に形成された補助電極４４に接続されている。コンデンサ電極４２および補助電極４４と、コンデンンサ電極４５とが対向することにより、容量Ｃ５１が構成されている（図２中の粗い斜線部）。
以上の構成のように、コンデンサ電極３２には積層方向に連続して接続された複数のビア電極３７、４１と、該ビア電極３７，４１と接続された複数の補助電極３３，４０が設けられている。このため、コンデンサ電極３２を介して構成される複数の容量Ｃ２１と容量Ｃ３１の値は他の回路素子とは独立に調整できる。
さらに、容量Ｃ５１を構成するコンデンサ電極４２にも連続して接続されたビア電極４３と該ビア電極４３に接続された補助電極４４が設けられている。このため、コンデンサ電極３２とコンデンサ電極４２およびコンデンサ電極３４とコンデンサ電極４５間は、同一誘電体層上に近接して形成されているにもかかわらず、それらの間の結合状態を変えずに容量Ｃ５１の値を独立に調整することが可能になる。
［第３の実施形態］
本発明の第３の実施形態に係る回路モジュールの構成を図３に示す。図３は回路モジュール１０ｂの断面図である。第１の実施形態と同様に、特徴的な構造に関連する電極パターンのみを示し、他の電極パターンは省略している。なお、図３において図１と対応する部分は同じ符号を付し、重複した説明は省略する。
本実施例では、コンデンサ電極３２とコンデンサ電極３４が誘電体層２５ａ、２５ｂ、２５ｃを挟むように対向している。誘電体層２５ｂの表面には補助電極４０が形成され、誘電体層２５ａを貫通するように設けられたビア電極４１によってコンデンサ電極３２と接続されている。また、誘電体層２５ｃの表面には補助電極３３が形成され、誘電体層２５ｃを貫通するように設けられたビア電極３７によってコンデンサ電極３４と接続されている。補助電極３３、４０はいずれも、積層方向から見て、コンデンサ電極３２とコンデンサ電極３４が対向する領域内に形成されている。このように、コンデンサ電極３２と補助電極４０が、コンデンサ電極３４と補助電極３３と対向することにより、容量Ｃ３１が構成されている（図２の粗い斜線部）。
本実施例の構成によると、容量Ｃ３１を構成するコンデンサ電極３２とコンデンサ電極３４の間に補助電極３３、４０が設けられている。従って、Ｃ３１の容量値を調整する際は、補助電極３３または補助電極４０の面積、あるいは、コンデンサ電極３２とコンデンサ電極３４間の距離を維持しながら、誘電体層２５ａ、２５ｂ、２５ｃの層厚みを変更すればよい。
このように、コンデンサ電極３２あるいはコンデンサ電極３４の面積および積層方向の位置を変更することなく容量Ｃ３１の値を調整できる。従って、コンデンサ電極３２およびコンデンサ電極３４によって構成される他の容量Ｃ１１，Ｃ２１および容量Ｃ４１の値とは独立に容量Ｃ３１の値を調整できる。また、コンデンサ電極３２あるいは３４の面積および積層方向の位置が変わらないので、当該コンデンサ電極と容量結合しているインダクタ電極３６との結合状態も変化しない。
さらに、一つの容量を構成するコンデンサ間に複数の補助電極を設けることで容量値の調整範囲が増える。このため、設計の自由度が高くなり、さらに、わずかな容量値の調整も可能となる。
（他の実施例）
本発明に係る容量内蔵基板は、以上に述べた各実施形態に限定されるものではなく、その要旨の範囲何で様々の構成とすることができる。
例えば、各実施形態では容量を構成するコンデンサ電極に連続してビア電極と補助電極を形成しているが、ビア電極のみを形成して容量の値を調整するようにしてもよい。その際、ビア電極を複数本設けるようにしてもよい。また、コンデンサ電極がグランド電極としても機能するように基板内の電極パターン間の接続を変えてもよい。
また、第１の実施形態ではビア電極および補助電極はコンデンサ電極３２に連続して形成されているが、言うまでもなく、これらをコンデンサ電極３４に連続して形成するようにしてもよい。
また、第３の実施形態ではコンデンサ電極３２とコンデンサ電極３４にそれぞれビア電極と補助電極が連続して形成されているが、どちらか片方のみに形成するようにしてもよい。さらに、補助電極は２個以上であってもよい。
１１ ・・・ 外部実装部品
１２ ・・・ 実装電極
２１〜２９ ・・・ 誘電体層
３６・・・ インダクタ電極
３０、３１、３２、３４、３５、４２、４５ ・・・ コンデンサ電極
３７、３８、４１，４３ ・・・ ビア電極
３３、４０、４４ ・・・ 補助電極
３９ ・・・ 外部導通電極
Ｃ１〜Ｃ４、Ｃ１１〜Ｃ５１ ・・・ 容量

Claims (6)

  1. 複数の誘電体層と容量を構成するための複数のコンデンサ電極とを含み、前記誘電体層と前記コンデンサ電極が積層されて形成される容量内蔵積層基板を有する回路モジュールにおいて、
    前記容量を構成する一対のコンデンサ電極の間にビア電極が形成されていることを特徴とする回路モジュール。
  2. 前記容量を構成する一対のコンデンサ電極の内、一方のコンデンサ電極に向かって、他方のコンデンサ電極から連続して、ビア電極が形成されていることを特徴とする請求項１に記載の回路モジュール。
  3. 前記一対のコンデンサ電極の間の領域で、かつ、積層方向から見て、前記一方のコンデンサ電極と前記他方のコンデンサ電極が重なる領域内に形成された補助電極を備え、
    前記補助電極と前記ビア電極とが接続されていることを特徴とする請求項１または請求項２に記載の回路モジュール。
  4. 前記容量は３つ以上の前記コンデンサ電極により２つ以上の容量が構成された容量群であって、前記容量群内の隣り合う容量は一つの前記コンデンサ電極を共用して、容量が構成されていることを特徴とする請求項１から請求項３の内いずれか一項に記載の回路モジュール。
  5. 前記容量群を構成する前記コンデンサ電極に、前記ビア電極、または前記ビア電極に接続された前記補助電極が複数形成されていることを特徴とする請求項４記載の回路モジュール。
  6. 前記誘電体層上に、前記容量以外の回路素子が形成されていることを特徴とする請求項１から請求項５の内いずれか一項に記載の回路モジュール。

JP2011547439A 2009-12-24 2010-12-02 回路モジュール Active JP5397482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011547439A JP5397482B2 (ja) 2009-12-24 2010-12-02 回路モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009291690 2009-12-24
JP2009291690 2009-12-24
PCT/JP2010/071545 WO2011077918A1 (ja) 2009-12-24 2010-12-02 回路モジュール
JP2011547439A JP5397482B2 (ja) 2009-12-24 2010-12-02 回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2011077918A1 true JPWO2011077918A1 (ja) 2013-05-02
JP5397482B2 JP5397482B2 (ja) 2014-01-22

Family

ID=44195454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547439A Active JP5397482B2 (ja) 2009-12-24 2010-12-02 回路モジュール

Country Status (5)

Country Link
US (1) US10269500B2 (ja)
EP (1) EP2519089B1 (ja)
JP (1) JP5397482B2 (ja)
CN (1) CN102668734B (ja)
WO (1) WO2011077918A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
KR102048101B1 (ko) * 2014-11-07 2019-11-22 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
CN110087392B (zh) * 2018-01-25 2021-08-10 欣兴电子股份有限公司 线路板结构及其制作方法
US20200043660A1 (en) * 2018-08-06 2020-02-06 Qualcomm Incorporated Capacitor trimming in a passives on insulator process
CN110087391B (zh) * 2019-04-02 2022-05-06 成都兴仁科技有限公司 一种ltcc本振源模块及其制备方法
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
WO2022267051A1 (zh) * 2021-06-25 2022-12-29 京东方科技集团股份有限公司 导电过孔的制备方法、导电过孔及无源器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0625031Y2 (ja) * 1987-07-21 1994-06-29 株式会社村田製作所 コンデンサ内蔵積層基板
JP3404799B2 (ja) 1993-04-19 2003-05-12 株式会社村田製作所 多層基板
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
JP4177560B2 (ja) * 2001-03-16 2008-11-05 株式会社ルネサステクノロジ 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール
JP2005039263A (ja) 2003-06-30 2005-02-10 Tdk Corp 回路モジュール用多層基板及び回路モジュール
JP2007521638A (ja) * 2003-12-23 2007-08-02 テレフオンアクチーボラゲット エル エム エリクソン（パブル） キャパシタ
JP2005210074A (ja) 2003-12-26 2005-08-04 Tdk Corp 多層基板及びパワーアンプモジュール
US20060120015A1 (en) 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
KR100691146B1 (ko) * 2004-12-24 2007-03-09 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
JP4720829B2 (ja) 2006-01-30 2011-07-13 株式会社村田製作所 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法
KR100790694B1 (ko) * 2006-06-30 2008-01-02 삼성전기주식회사 캐패시터 내장형 ｌｔｃｃ 기판 제조방법
JP4755209B2 (ja) * 2007-02-01 2011-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電磁気バンドギャップ構造物及び印刷回路基板
JP5067541B2 (ja) * 2007-03-30 2012-11-07 Ｔｄｋ株式会社 誘電体磁器組成物、複合電子部品および積層セラミックコンデンサ
KR100879375B1 (ko) * 2007-09-28 2009-01-20 삼성전기주식회사 캐비티 캐패시터가 내장된 인쇄회로기판
JP4773531B2 (ja) * 2007-10-18 2011-09-14 イビデン株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US10269500B2 (en) 2019-04-23
EP2519089A1 (en) 2012-10-31
US20120257323A1 (en) 2012-10-11
EP2519089B1 (en) 2017-09-13
CN102668734A (zh) 2012-09-12
WO2011077918A1 (ja) 2011-06-30
EP2519089A4 (en) 2015-08-05
CN102668734B (zh) 2016-02-03
JP5397482B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5397482B2 (ja) 回路モジュール
JP5790771B2 (ja) 高周波モジュール
JPWO2014192431A1 (ja) 高周波モジュール部品
JP2007128939A (ja) 高周波モジュール
US8860531B2 (en) Filter having electrical circuit arrangement with concentrated elements in multi-layer substrates
JP2007019292A (ja) 電子部品モジュール用積層基板および電子部品モジュール
JP5900616B2 (ja) 複合モジュール
JP6187011B2 (ja) プリント回路基板
US8847699B2 (en) Composite component
JP4635302B2 (ja) 積層ｌｃハイパスフィルタと移動体通信機器用周波数分波回路およびフロントエンドモジュール
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
JP2001177434A (ja) 移動体通信機器用フロントエンドモジュール
JP5084669B2 (ja) バンドパスフィルタ、これを用いた無線通信モジュール及び通信機器装置
JP4417235B2 (ja) 発振器
JP2000341005A (ja) ハイパスフィルタおよび回路基板
JP2000223906A (ja) ハイパスフィルタおよびそれを具備する回路基板
JP4398201B2 (ja) 複合高周波部品
JP3871156B2 (ja) 複合スイッチ回路部品
JP2023057845A (ja) 電子部品
JP2023125379A (ja) 積層型電子部品
JP4259972B2 (ja) 回路モジュール
JP2023135845A (ja) 積層型電子部品
JP2023042196A (ja) 積層型電子部品
JP2009194567A (ja) 機能シート
JP2012004305A (ja) 積層回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5397482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150