JP2007019292A - 電子部品モジュール用積層基板および電子部品モジュール - Google Patents
電子部品モジュール用積層基板および電子部品モジュール Download PDFInfo
- Publication number
- JP2007019292A JP2007019292A JP2005199816A JP2005199816A JP2007019292A JP 2007019292 A JP2007019292 A JP 2007019292A JP 2005199816 A JP2005199816 A JP 2005199816A JP 2005199816 A JP2005199816 A JP 2005199816A JP 2007019292 A JP2007019292 A JP 2007019292A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- inductor
- substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】キャパシタとインダクタを内蔵した積層基板においてインダクタの良好な電気特性(高い自己共振周波数)を保持しつつキャパシタを小さくし基板を小型化する。
【解決手段】複数の配線層A1〜A6を有する積層基板の内部にキャパシタC1,C2とインダクタL1,L2を備えた電子部品モジュール用積層基板で、キャパシタC1.C2は、絶縁層を介して互いに対向する第一容量電極と第二容量電極を含み、第一容量電極と、インダクタL1,L2を構成するインダクタ導体L11,L12,L21,L22の少なくとも一部とが同一の配線層に配され、第一容量電極は、絶縁層に埋め込まれるように配されて第二容量電極と静電容量を形成しかつ同一の配線層に配されたインダクタ導体L11,L12,L21,L22より厚さが大きい。第一容量電極が、第二容量電極より平面から見たときの面積が大きいことがある。
【選択図】図1
【解決手段】複数の配線層A1〜A6を有する積層基板の内部にキャパシタC1,C2とインダクタL1,L2を備えた電子部品モジュール用積層基板で、キャパシタC1.C2は、絶縁層を介して互いに対向する第一容量電極と第二容量電極を含み、第一容量電極と、インダクタL1,L2を構成するインダクタ導体L11,L12,L21,L22の少なくとも一部とが同一の配線層に配され、第一容量電極は、絶縁層に埋め込まれるように配されて第二容量電極と静電容量を形成しかつ同一の配線層に配されたインダクタ導体L11,L12,L21,L22より厚さが大きい。第一容量電極が、第二容量電極より平面から見たときの面積が大きいことがある。
【選択図】図1
Description
本発明は、電子部品モジュール用積層基板に係り、特にインダクタとキャパシタを内蔵した積層基板構造に関する。
電子機器の各部を構成する回路モジュールとして、様々な機能を備えた電子部品モジュールが提供されている。このようなモジュール製品の構造のひとつとして、誘電体層(絶縁層)と導体層(配線層)とを複数備えた積層基板の表面にチップ部品を実装する一方、基板の内部にキャパシタやインダクタなどの回路素子を形成したものがある。
例えば、下記特許文献1は携帯電話機のフロントエンドモジュールを開示する。このモジュールは複数の通信方式に兼用可能とするため、対応する送受信回路にアンテナを切り換えるスイッチ回路と、このスイッチ回路とアンテナとの間に介在させるフィルタ(ダイプレクサ)とを備えるが、これらスイッチ回路およびダイプレクサを構成する回路素子を誘電体積層基板の内部に配置してひとつのモジュールとして構成している。
尚、このような電子部品モジュールが種々提案される背景には、携帯電話機をはじめとする通信端末装置の普及があり、これによりマイクロ波帯の送受信部に用いられるアンテナスイッチモジュールなどの需要が高まっている。
ところで、近年、携帯電話機等の通信端末装置の小型化の進展が著しく、その結果として上記のようなモジュール製品にもより一層の小型化が強く求められている。
モジュールを小型化するには、基板内に配される回路素子の小型化が必須となる。例えば、図7および図8は従来の高周波モジュールの一例を示す基板断面図と各配線層を示す平面図(同図(a)から(f)はそれぞれ基板の第1層A1から第6層A6を示す)であり、このモジュールはLCフィルタを構成するインダクタL1,L2とキャパシタC1,C2を基板内部に備えるものであるが、インダクタL1,L2と共にキャパシタC1,C2を構成する容量電極C51,C52;C61,C62が各配線層A2〜A5において比較的大きな面積を占めており、モジュールを小型化するにはこれらを更に小さく形成することが望まれる。
一方、キャパシタの容量値Cは、基板材質の比誘電率をεr、真空の誘電率をε0、誘電体の厚さをd、パターン面積をSとすると、C=εr・ε0・S/dとして表される。したがってこの式からも明らかなようにキャパシタ(面積S)を小さくするには、誘電体材質の比誘電率εrを高めるか、あるいは誘電体の厚さdを薄くする必要がある。
具体的には、例えば図9に示すように積層する誘電体シートS1として誘電体層が薄いものを使用すれば誘電体厚dを小さくしてキャパシタC1,C2を小型化することが出来る。また、図10に示すように一方の容量電極C51,C61が含まれる配線層A3,A4の導体厚を厚くしても、結果的に容量電極C51,C52;C61,C62間の誘電体厚dを小さくすることが可能である。
ところが、このように誘電体層を薄くしあるいは配線層の導体厚を厚くすると、キャパシタC1,C2については小型化を図れるものの、インダクタL1,L2が混在するモジュールにあっては、当該インダクタL1,L2を構成する導体線路L51,L52;L61,L62間の間隔(基板の厚さ方向の間隔)も同様に狭まることなり、これら導体間に生じる浮遊容量が増大してインダクタL1,L2の自己共振周波数が低下し、フィルタの周波数特性が劣化する問題が生じ得る(後述の図4,5参照)。
他方、キャパシタを構成する容量電極を多層(3層以上)に亘って形成することも考えられる。しかしながらこのような手法では、個々の電極パターンは小さくなり平面的には小型化は可能となるが、基板(モジュール)の厚さ方向の寸法は増大してしまう。
さらに、異なる機能回路部が混在する基板構造を開示するものとして上記特許文献2があるが、この文献記載の発明は、電力用回路と信号用回路とが混在した回路基板に関するものであって上記キャパシタとインダクタが混在するモジュールに特有の問題を対象とするものではない。
したがって、本発明の目的は、キャパシタとインダクタを内蔵した積層基板においてインダクタの良好な電気特性(特に高い自己共振周波数)を保持しつつキャパシタを小型化する点にある。
前記課題を解決し目的を達成するため、本発明に係る電子部品モジュール用積層基板は、複数の配線層を有する積層基板の内部にキャパシタとインダクタとを備えた電子部品モジュール用積層基板であって、前記キャパシタは、絶縁層を介して互いに対向する第一容量電極と第二容量電極とを含み、前記第一容量電極と、前記インダクタを構成するインダクタ導体の少なくとも一部とが、同一の配線層に配され、前記第一容量電極は、前記絶縁層に埋め込まれるように配されて前記第二容量電極と静電容量を形成し、かつ前記同一の配線層に配されたインダクタ導体より厚さが大きい。
本発明の積層基板は、電子部品モジュールを構成するのに使用可能なものであり、キャパシタ(コンデンサ)とインダクタを基板内に内蔵したものである。キャパシタは、互いに対向して静電容量を形成する第一容量電極と第二容量電極とを備え、第一容量電極が絶縁層(誘電体層)に埋め込まれるように配され、これにより第二容量電極との間に静電容量が形成される。
そして、この第一容量電極は、同じ配線層に形成されるインダクタ導体より厚さ(導体厚)を大きく(厚く)してある。これにより、第一容量電極と第二容量電極との間隔が小さくなり、配線層内で導体厚が一定である従来の構造と比較して、第一および第二両容量電極の基板内における占有面積(平面から見たときの大きさ)を小さくしても同等の静電容量を得ることが出来る。したがって、キャパシタを小型化し、当該積層基板により構成される電子部品モジュールを小型化することが可能となる。
一方、上記のように第一容量電極の導体厚を大きくした場合にも、インダクタ導体の導体厚はそのまま(薄いまま)とする。したがって、当該インダクタ導体と、隣り合う配線層に形成されたインダクタ導体の他の部分や他の導体線路、電極等との間の間隔が狭まって当該インダクタに浮遊容量が発生しあるいは増大することを防ぐことができ、キャパシタの小型化に伴ってインダクタの電気特性(例えば自己共振周波数)が低下する不都合を回避することが出来る。
また、上記積層基板において第一容量電極は、第二容量電極より平面から見たときの面積が大きい場合がある。
積層基板内にキャパシタを設ける場合、例えばグランド電極と、これに対向する容量電極とでキャパシタを形成する場合等のように、キャパシタを構成する一方の電極が大きく、他方の電極が相対的に小さく形成される場合がある。このようなキャパシタに対して上記本発明を適用する場合には、小さい方の電極が上記第二容量電極、大きい方の電極が上記導体厚を厚くする第一容量電極となるよう構成する(上記本発明の積層基板で第一容量電極が第二容量電極より平面から見たときの面積が大きくなるようにする)ことが好ましい。その理由は次のとおりである。
上記容量電極の大きさが異なるキャパシタ構造では、一般に小さい方の電極(の大きさ又は面積)によってキャパシタの容量値が決定される。一方、電極を形成する場合の寸法(面積)精度は一般に導体厚が薄い方が良好であり、導体厚が厚くなると電極の寸法誤差も大きくなる傾向がある。したがって、上記本発明に従い容量電極の導体厚を厚くする場合には、容量値の決定に直接影響する小さい方の電極ではなく、大きい方の電極を厚くするようにした方が当該キャパシタの容量精度を高める点で好ましい。
ただし、本発明は小さい方の電極を厚くする構造を除外するものではなく、このような構造も本発明の範囲内である。さらに本発明では、複数の配線層に亘り形成した容量電極のうちの2以上について電極の厚さを厚くする場合もある。特に、例えば3層以上の配線層に亘って容量電極を設け、これら電極間に容量を形成しキャパシタを構成した場合には、本発明に従い1つのキャパシタ内で2以上の容量電極について導体厚を厚くする場合もある。
上記容量電極およびインダクタ導体を形成する方法(上記第一容量電極とインダクタ導体とで導体厚を異ならせる方法)は特に問わず、例えばめっき成長その他の方法で行うことが可能である。尚、この形成方法については、後の実施形態の説明中で述べる。また、前記積層基板内に備えられるキャパシタおよびインダクタの数は、それぞれひとつであっても良いし、複数個備えていても構わない。
さらに本発明に係る電子部品モジュールは、上記本発明に係る積層基板を使用して形成したものである。このモジュール並びに上記本発明に係る積層基板では、キャパシタおよびインダクタに加え、各種の受動回路素子や能動素子、表面実装部品等を上記積層基板に適宜搭載することが出来る。また、当該電子部品モジュールの種類は、一例を挙げればフィルタ(ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等)或いはフロントエンドモジュールであるが、これに何ら限定されるものではなく、キャパシタとインダクタを含む様々な電子部品モジュールに本発明は広く適用することが可能である。
本発明によれば、キャパシタとインダクタを内蔵した積層基板においてインダクタの良好な電気特性(特に高い自己共振周波数)を保持しつつキャパシタを小型化することが出来る。
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態並びに実施例の説明により明らかにする。尚、本発明は下記実施形態および実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。また各図中、同一の符号は、同一又は相当部分を示す。
図1は本発明の一実施形態に係る高周波モジュール用積層基板を示す断面図、図2は当該積層基板の各配線層を示す平面図、図3は当該積層基板に内蔵したフィルタを示す回路図である。
図1に示すようにこの積層基板は、基板表面A1および基板裏面A6を含めて6層の配線層A1〜A6を有する積層基板で、基板内部にフィルタ回路を内蔵したものである。このフィルタ回路は、図3に示すように入力端子INと出力端子OUTとの間に直列に順に挿入された第一インダクタL1および第一キャパシタC1と、当該入出力間の伝送路からグランドへ分岐された分岐路上に配された第二キャパシタC2および第二インダクタL2とを備える。フィルタ回路を構成するこれら各素子C1,C2,L1,L2の基板(各配線層)への配置は、図2(a)〜(f)に示すとおりである。
すなわち、各配線層を基板表面から基板裏面に向け順に第1層A1、第2層A2、…、第6層A6とした場合に、第2層A2には、第一インダクタL1を構成するインダクタ導体の一部L11と、第二インダクタL2を構成するインダクタ導体の一部L21と、第一キャパシタC1の一方の容量電極(第二容量電極)C12とを配する。第3層A3には、第一インダクタL1を構成するインダクタ導体の一部L12と、第二インダクタL2を構成するインダクタ導体の一部L22と、第一キャパシタC1の他方の容量電極(第一容量電極)C11とを配してある。
また、第2層A2と第3層A3に分割して配置した第一インダクタL1用のインダクタ導体L11,L12、並びに第二インダクタL2用のインダクタ導体L21,L22はそれぞれビアホール(以下、単にビアという)Vにより電気的に接続してあり、これによりヘリカル状のインダクタL1,L2をそれぞれ形成した。
第4層A4にはグランド電極GNDを配してあり、このグランド電極GNDは第5層A5に設けた容量電極C22と対向して第二キャパシタC2を構成する容量電極(第一容量電極)C21となる。第5層A5には、前記第4層A4のグランド電極GNDと対向して第二キャパシタC2を構成する容量電極(第二容量電極)C22を形成する。さらに第6層A6には外部接続用の入力端子INと出力端子OUT、並びにグランド電極GNDを形成してある。このグランド電極GNDは前記第4層A4のグランド電極GNDとビアVを通じて接続されている。尚、第1層(基板表面)A1には、種々の表面実装部品(図示せず)を搭載できるようにしても良い。
そして、本実施形態の基板では、本発明に基づいてキャパシタを構成する第一容量電極の導体厚を、同一の配線層に配されるインダクタ導体の厚さより大きくする。具体的には、第3層A3に設けた第一キャパシタC1の第一容量電極C11を、同じ配線層である第3層A3に設けたインダクタ導体L12,L22の厚さより厚くする。尚、第二キャパシタC2についても、第一キャパシタC1と同様に一方の容量電極C21の導体厚を厚くして当該キャパシタC2の小型化を図っている。
このように容量電極C11,C21の厚さを厚くすることにより、両容量電極C11,C12;C21,C22間に介在される誘電体層が薄くなり、容量電極C11,C12,C21,C22を小さくしても同様の構成を有する従来基板(図7,8)と同等の静電容量を確保することが出来る。したがって当該基板(モジュール)を小型化することが出来る。一方、インダクタL1,L2については、各インダクタ導体L11,L12;L21,L22同士の間隔は変わらないから、浮遊容量が増大して当該インダクタL1,L2やこれによって形成されるフィルタの電気特性が劣化するような不都合は生じない。
図4は前に述べた誘電体層を薄くした基板構造(図9)、導体層を厚くした基板構造(図10)並びに上記本実施形態の基板構造による第一インダクタL1の周波数特性を示すもので、同図中、破線は図9の構造を、一点差線は図10の構造を、実線は本実施形態の構造をそれぞれ表している。また、図5はこれら各基板に内蔵されたフィルタの周波数特性を示すものであり、同図中、破線は図9および図10の基板構造によるフィルタを、実線は本実施形態の基板構造によるフィルタをそれぞれ表す。
図4に示すように図9及び図10の基板構造では、本実施形態の構造に較べ、インダクタL1の特性が低域側にシフトし、また図5に示すように図9及び図10の基板構造では通過帯域における挿入損失が増大し、フィルタ特性(通過帯域特性)を満足できない事態が生じている。これに対し本実施形態の基板構造(実線)によれば、フィルタの通過特性を満足させることが出来る。
図6は、上記本発明ないし実施形態に従い同一の配線層内で異なる厚さの導体を形成する方法の一例を順に示す工程図である。
同図に示すようにまず、誘電体層1の表面に導体層2を形成し、あるいは誘電体層1の表面に導体層2を備えた樹脂付き銅箔(RCC)を用意し(同図(a))、この導体層2の表面に、導体を厚くする部分10を除いてめっきレジスト3をコーティングする(同図(b))。次に、電解めっきによりめっき金属4を析出させ、導体2を盛り上げて厚くした後(同図(c))、レジスト3を剥離する(同図(d))。
そして、当該配線層において導体を形成すべき部分(薄い導体部分および厚い導体部分)をレジスト5で覆い(同図(e))、エッチングにより不要な導体を除去した後(同図(f))、レジスト5を剥離する(同図(g))。これにより、薄い導体2bと厚い導体4とを同一の配線層に形成することが出来る。前記実施形態に対応させれば、薄い導体2bがインダクタ導体L11,L12,L21,L22に相当し、厚い導体4が第一容量電極C1に相当する。
尚、この図に示した方法では、導体6の一部(ひと続きの連続した導体6の一部分)をめっき金属4によって盛り上げて厚くなるようにしているが、これは例えば当該導体2aがグランド電極のように大きな電極で、その一部分を厚くしてキャパシタを形成するような場合に特に利用することが出来るものである。導体6の全体を同じ配線層に配される他の導体2bより厚く形成する場合には、図6(b)でレジスト3を形成するときにレジストで覆わない部分10を、導体を厚くする領域2aに対応させて広く取り、同様にめっき金属4を析出させ、同図(e)でレジスト5を配するときに、めっきで盛り上げた部分4にのみレジスト5を被せるようにすれば良い。
上記図1に示す実施形態の基板構造に従い、フィルタを内蔵する積層基板をビルドアップ工法により作製した。具体的には、コア基板の表裏両面に前記配線層A3および配線層A4をそれぞれ形成し、これに樹脂付き銅箔(RCC)を積層することにより配線層A2,A5,A1,A6を形成した。コア基板の厚さは150μm、RCCは樹脂層の厚さが40μm、導体層(銅箔)の厚さが18μmであり、コア基板およびRCC樹脂層の誘電材料の誘電率は10である。
そして、第一キャパシタC1および第二キャパシタC2の一方の容量電極C11,C21について、厚さ18μmの導体の厚さをめっきにより増大させて38μmとし、これにより第一キャパシタC1の容量電極C11,C12間の誘電体層の厚さと、第二キャパシタC2の容量電極C21,C22間の誘電体層の厚さとを共に40μmから20μmまで薄くした。
この結果、図7の従来例と同等の容量値を得るのに、パターン面積(容量電極の面積)を第一キャパシタC1で約半分、第二キャパシタC2で約75%に縮小化することが出来た。またこのときインダクタ導体間の誘電体厚は変わらないため、各インダクタL1,L2の自己共振周波数は変化せず、前記図5に示す所要のフィルタ特性を得ることが出来た。
A1〜A6 配線層
L1,L2 インダクタ
L11,L12,L21,L22 インダクタ導体
C1,C2 キャパシタ
C11,C12,C21,C22 容量電極
V ビアホール
L1,L2 インダクタ
L11,L12,L21,L22 インダクタ導体
C1,C2 キャパシタ
C11,C12,C21,C22 容量電極
V ビアホール
Claims (3)
- 複数の配線層を有する積層基板の内部にキャパシタとインダクタとを備えた電子部品モジュール用積層基板であって、
前記キャパシタは、絶縁層を介して互いに対向する第一容量電極と第二容量電極とを含み、
前記第一容量電極と、前記インダクタを構成するインダクタ導体の少なくとも一部とが、同一の配線層に配され、
前記第一容量電極は、前記絶縁層に埋め込まれるように配されて前記第二容量電極と静電容量を形成し、かつ前記同一の配線層に配されたインダクタ導体より厚さが大きい
ことを特徴とする電子部品モジュール用積層基板。 - 前記第一容量電極は、前記第二容量電極より平面から見たときの面積が大きい
ことを特徴とする請求項1に記載の電子部品モジュール用積層基板。 - 請求項1または2に記載の前記電子部品モジュール用積層基板を含むことを特徴とする電子部品モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199816A JP2007019292A (ja) | 2005-07-08 | 2005-07-08 | 電子部品モジュール用積層基板および電子部品モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199816A JP2007019292A (ja) | 2005-07-08 | 2005-07-08 | 電子部品モジュール用積層基板および電子部品モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019292A true JP2007019292A (ja) | 2007-01-25 |
Family
ID=37756169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005199816A Withdrawn JP2007019292A (ja) | 2005-07-08 | 2005-07-08 | 電子部品モジュール用積層基板および電子部品モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019292A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016046517A (ja) * | 2014-08-20 | 2016-04-04 | インテル・コーポレーション | キャプダクタアセンブリに関連する技術及び構成 |
WO2017159081A1 (ja) * | 2016-03-15 | 2017-09-21 | 住友電気工業株式会社 | 半導体モジュール |
JP2020014377A (ja) * | 2019-09-04 | 2020-01-23 | 住友電気工業株式会社 | 半導体モジュール |
US10950533B2 (en) * | 2016-12-21 | 2021-03-16 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
US11418225B2 (en) | 2019-12-03 | 2022-08-16 | Murata Manufacturing Co., Ltd. | Radio frequency module and communication device |
-
2005
- 2005-07-08 JP JP2005199816A patent/JP2007019292A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016046517A (ja) * | 2014-08-20 | 2016-04-04 | インテル・コーポレーション | キャプダクタアセンブリに関連する技術及び構成 |
WO2017159081A1 (ja) * | 2016-03-15 | 2017-09-21 | 住友電気工業株式会社 | 半導体モジュール |
JP2017168582A (ja) * | 2016-03-15 | 2017-09-21 | 住友電気工業株式会社 | 半導体モジュール |
US10950533B2 (en) * | 2016-12-21 | 2021-03-16 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
TWI766918B (zh) * | 2016-12-21 | 2022-06-11 | 日商大日本印刷股份有限公司 | 貫通電極基板、半導體裝置及貫通電極基板之製造方法 |
US11742273B2 (en) | 2016-12-21 | 2023-08-29 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
TWI834166B (zh) * | 2016-12-21 | 2024-03-01 | 日商大日本印刷股份有限公司 | 貫通電極基板、半導體裝置及貫通電極基板之製造方法 |
JP2020014377A (ja) * | 2019-09-04 | 2020-01-23 | 住友電気工業株式会社 | 半導体モジュール |
US11418225B2 (en) | 2019-12-03 | 2022-08-16 | Murata Manufacturing Co., Ltd. | Radio frequency module and communication device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100971815B1 (ko) | 고주파 모듈 | |
US7982557B2 (en) | Layered low-pass filter capable of producing a plurality of attenuation poles | |
TWI659522B (zh) | Electronic parts | |
US20210298172A1 (en) | Circuit board | |
JP5397482B2 (ja) | 回路モジュール | |
US20090189715A1 (en) | Layered low-pass filter | |
US20120198693A1 (en) | Method of manufacturing multi-band front end module | |
JP3223848B2 (ja) | 高周波部品 | |
JP2007019292A (ja) | 電子部品モジュール用積層基板および電子部品モジュール | |
JP2008022439A (ja) | 積層型バラン | |
EP1610408B1 (en) | Passive component | |
US20090121807A1 (en) | Electronic component | |
JP2001068958A (ja) | ローパスフィルタおよび回路基板 | |
US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
US8400236B2 (en) | Electronic component | |
JPH03272213A (ja) | 高周波分波フィルタ | |
JPH05167374A (ja) | 高周波フィルタ | |
JPH1197962A (ja) | 高周波部品 | |
JP2000341005A (ja) | ハイパスフィルタおよび回路基板 | |
US20240283422A1 (en) | Filter, integrated passive device, electronic device and display device | |
JP2000223906A (ja) | ハイパスフィルタおよびそれを具備する回路基板 | |
JP2001177434A (ja) | 移動体通信機器用フロントエンドモジュール | |
JP2002026677A (ja) | 積層lcハイパスフィルタと移動体通信機器用周波数分波回路およびフロントエンドモジュール | |
US20230111374A1 (en) | Multilayer wiring substrate and module having multilayer wiring substrate | |
JPH1051257A (ja) | Lcローパスフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |