JP3404799B2 - 多層基板 - Google Patents

多層基板

Info

Publication number
JP3404799B2
JP3404799B2 JP11633893A JP11633893A JP3404799B2 JP 3404799 B2 JP3404799 B2 JP 3404799B2 JP 11633893 A JP11633893 A JP 11633893A JP 11633893 A JP11633893 A JP 11633893A JP 3404799 B2 JP3404799 B2 JP 3404799B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
capacitor electrode
area
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11633893A
Other languages
English (en)
Other versions
JPH06302966A (ja
Inventor
藤 充 英 加
輝 久 鶴
代 治 文 萬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11633893A priority Critical patent/JP3404799B2/ja
Publication of JPH06302966A publication Critical patent/JPH06302966A/ja
Application granted granted Critical
Publication of JP3404799B2 publication Critical patent/JP3404799B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】この発明は多層基板に関し、特に
たとえば、内部において対向するコンデンサ用電極によ
って形成されたコンデンサを含む多層基板に関する。 【0002】 【従来の技術】図3は従来の多層基板の一部分を示す断
面図である。多層基板1は、たとえば誘電体材料で形成
されたベース2を含む。ベース2内には、交互に積層さ
れた複数のコンデンサ用電極3,4が形成される。コン
デンサ用電極3は、ビアホール5を介してベース2の表
面に形成されたパターン電極6に接続される。同様に、
コンデンサ用電極4は、ビアホール7を介してベース2
の表面に形成されたパターン電極8に接続される。さら
に、ベース2内部には、シールドパターン9が形成され
る。したがって、この多層基板1では、パターン電極6
とパターン電極8との間に、静電容量が形成される。こ
の多層基板1の他の部分には、配線導体や抵抗,インダ
クタンスなどが形成され、それらが接続されて所定の回
路が形成されている。 【0003】このような多層基板1では、ベース2の原
料となるセラミック材料のロットによる誘電率のばらつ
きや、回路の設計変更などにより、静電容量の補正を要
する場合がある。このような場合、シミュレーションな
どによって、最外層のコンデンサ用電極の面積を調整す
ることにより、静電容量を調整していた。 【0004】 【発明が解決しようとする課題】しかしながら、シール
ド電極,他の内蔵電極またはベース表面のパターン電極
などとコンデンサ用電極との間には、浮遊容量が発生す
る。たとえば、シールド電極とコンデンサ用電極との間
の浮遊容量を考えると、図3および図4に示すように、
コンデンサ用電極で形成されたコンデンサCとシールド
電極との間に、浮遊容量Ca,Cbが発生する。内層の
コンデンサ用電極間の電気力線は閉じ込められるため、
浮遊容量は主としてシールド電極とそれに対向するコン
デンサ用電極との間に発生すると考えられる。シールド
電極に対向するコンデンサ用電極としては、図3に示す
ように、調整用として用いられる最外層のコンデンサ用
電極と、それに隣接するコンデンサ用電極とが考えられ
る。 【0005】そのため、内層のコンデンサ用電極の面積
をS,調整用のコンデンサ用電極の面積をS’とする
と、図5に示すように、調整用のコンデンサ用電極の面
積S’が大きくなるにしたがって、内層側のコンデンサ
用電極とシールド電極との間の浮遊容量Caは減少し、
最外層のコンデンサ用電極とシールド電極との間の浮遊
容量Cbは増加する。したがって、正確にコンデンサの
静電容量を調整するためには、これらの浮遊容量Ca,
Cbの変化も予測して、調整用のコンデンサ用電極の面
積を決定する必要があった。 【0006】それゆえに、この発明の主たる目的は、簡
単にかつ正確にコンデンサの静電容量を調整することが
できる多層基板を提供することである。 【0007】 【課題を解決するための手段】この発明は、内部におい
大小交互に対向して積層される複数のコンデンサ用電
極によって形成されたコンデンサと、コンデンサ用電極
と間隔を隔てて形成されるシールド電極とを含む多層基
板において、最外層のコンデンサ用電極を除くコンデン
サ用電極の面積を調整することによってコンデンサの容
量値を調整したことを特徴とする、多層基板である。 【0008】 【作用】最外層のコンデンサ用電極の面積が一定である
ため、最外層のコンデンサ用電極を除く内層のコンデン
サ用電極の面積を調整しても、主として最外層のコンデ
ンサ用電極とシールド電極との間に形成される浮遊容量
の変化がきわめて小さい。調整用として用いられるコン
デンサ用電極の両側には別のコンデンサ用電極が配置さ
れているため、調整用のコンデンサ用電極の面積を変化
させると、その両側のコンデンサ用電極との間で静電容
量が変化する。 【0009】 【発明の効果】この発明によれば、多層基板に形成され
るコンデンサの静電容量を調整する際に、浮遊容量の変
化がきわめて小さいため、調整用のコンデンサ電極の面
積を簡単に決定することができる。この場合、浮遊容量
の変化を考えなくてもよいため、シミュレーションによ
り正確に静電容量の補正量を知ることができる。しか
も、調整用のコンデンサ用電極の面積を変えることによ
って、その両側のコンデンサ用電極との間の静電容量が
変化するため、全体の静電容量を広範囲で調整すること
ができる。 【0010】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。 【0011】 【実施例】図1はこの発明の多層基板の一部分を示す断
面図であり、図2はその分解斜視図である。多層基板1
0は、ベース12を含む。ベース12は、たとえば誘電
体セラミックなどで形成される。ベース12内には、複
数のコンデンサ用電極14,16が形成される。コンデ
ンサ用電極14,16は交互に積層され、それらの主面
が対向するように形成される。この実施例では、一方の
コンデンサ用電極14の面積は、他方のコンデンサ用電
極16の面積より大きくなるように形成される。そし
て、両方の最外層には、一方のコンデンサ用電極14が
配置される。 【0012】一方のコンデンサ用電極14は、ビアホー
ル18を介して、ベース12の表面に形成されたパター
ン電極20に接続される。同様に、他方のコンデンサ用
電極16は、ビアホール22を介して、ベース12の表
面に形成されたパターン電極24に接続される。このと
き、一方のコンデンサ用電極14の一部が、たとえば円
形に除去され、その間にビアホール22が形成される。
したがって、ビアホール22は、一方のコンデンサ用電
極14を貫通するように形成される。ビアホール18,
22には導電材が充填され、それによってコンデンサ用
電極14とパターン電極20とが接続され、コンデンサ
用電極16とパターン電極24とが接続される。このよ
うにして、パターン電極20とパターン電極24との間
にコンデンサが形成される。 【0013】さらに、ベース12内には、コンデンサ用
電極14,16と間隔を隔てて、シールド電極26が形
成される。このシールド電極26は接地され、多層基板
10を電磁気的にシールドするためのものである。ま
た、ベース12の表面には、他の素子に接続されるパタ
ーン電極28などが形成される。ベース12の他の部分
には、配線導体が形成されたり螺旋状の電極を形成する
ことによってインダクタが形成されたり、抵抗材料で抵
抗が形成されたりする。そして、これらのコンデンサ,
インダクタおよび抵抗などを接続することによって、回
路が形成される。さらに、多層基板10の表面に形成さ
れたパターン電極や配線導体に、トランジスタやICな
どの部品を取り付けてもよい。 【0014】このような多層基板10を形成するには、
ベース12の材料となるセラミックグリーンシートが準
備される。このセラミックグリーンシート上に、コンデ
ンサ用電極,シールド電極およびインダクタ用電極など
の形状にたとえば電極ペーストが塗布され、また抵抗材
料ペーストが塗布される。さらに、セラミックグリーン
シートにビアホールを形成して電極ペーストを充填し、
セラミックグリーンシートが積層される。そして、積層
されたセラミックグリーンシートを焼成することによっ
て、コンデンサ用電極,シールド電極,インダクタ用電
極および抵抗などが形成された多層基板10が得られ
る。 【0015】このような多層基板10では、たとえばセ
ラミック材料の誘電率がロット間でばらついたり、回路
の設計変更などによって、コンデンサの静電容量を調整
する場合がある。このような場合、最外層のコンデンサ
用電極14を除くコンデンサ用電極の面積が調整され
る。この実施例では、ほぼ中央部のコンデンサ用電極1
6が調整用として用いられる。コンデンサ用電極の面積
を調整するには、製造工程において、セラミックグリー
ンシートに電極を形成するときに、その面積を調整すれ
ばよい。 【0016】この多層基板10では、浮遊容量は主とし
て最外層のコンデンサ用電極14とシールド電極26と
の間に形成される。そして、内層のコンデンサ用電極1
6からの電気力線は隣接するコンデンサ用電極に閉じ込
められるため、内層のコンデンサ用電極16とシールド
電極26との間の浮遊容量はほぼ0となる。そのため、
内層のコンデンサ用電極16の面積を変えても、最外層
のコンデンサ用電極14の面積は一定であるため、浮遊
容量はほとんど変化しない。したがって、調整用のコン
デンサ用電極16の面積を変えれば、パターン電極20
とパターン電極24との間に形成されたコンデンサの静
電容量のみを変化させることができる。コンデンサ用電
極16の面積を変える度に、いちいち従来例のように基
板全体の回路をシミュレートしたりする必要がない。 【0017】また、調整用のコンデンサ用電極16の両
側にコンデンサ用電極14が配置されているため、調整
用のコンデンサ用電極16の面積を変えれば、2つの対
向電極との間で静電容量を変えることができる。そのた
め、パターン電極20とパターン電極24との間に形成
されたコンデンサの静電容量を広範囲で変化させること
ができる。さらに、浮遊容量の変化がほとんどないた
め、シミュレーションによって簡単に調整用のコンデン
サ用電極16の面積を決定することができる。しかも、
浮遊容量の変化をほとんど考慮する必要がないため、調
整用のコンデンサ用電極16の面積を変化させた通りの
ほぼ正確な静電容量を算出することができる。 【0018】なお、上述の実施例では、ほぼ中央部のコ
ンデンサ用電極16を調整用として用いたが、別のコン
デンサ用電極14を調整用として用いてもよい。また、
中央部のコンデンサ用電極に限らず、最外層のコンデン
サ用電極14を除くコンデンサ用電極であれば、どの電
極を調整用としてもよい。さらに、調整用のコンデンサ
用電極は1つに限らず、複数のコンデンサ用電極を調整
用として用いてもよい。
【図面の簡単な説明】 【図1】この発明の多層基板の一部分を示す断面図であ
る。 【図2】図1に示す多層基板の分解斜視図である。 【図3】従来の多層基板の一部分を示す断面図である。 【図4】多層基板の等価回路図である。 【図5】図3に示す従来の多層基板の調整用電極と浮遊
容量との関係を示すグラフである。 【符号の説明】 10 多層基板 12 ベース 14 コンデンサ用電極 16 コンデンサ用電極 26 シールド電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−79203(JP,A) 特開 平6−302967(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 内部において大小交互に対向して積層さ
    れる複数のコンデンサ用電極によって形成されたコンデ
    ンサと、前記コンデンサ用電極と間隔を隔てて形成され
    るシールド電極とを含む多層基板において、 最外層の前記コンデンサ用電極を除く前記コンデンサ用
    電極の面積を調整することによって前記コンデンサの容
    量値を調整したことを特徴とする、多層基板。
JP11633893A 1993-04-19 1993-04-19 多層基板 Expired - Lifetime JP3404799B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11633893A JP3404799B2 (ja) 1993-04-19 1993-04-19 多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11633893A JP3404799B2 (ja) 1993-04-19 1993-04-19 多層基板

Publications (2)

Publication Number Publication Date
JPH06302966A JPH06302966A (ja) 1994-10-28
JP3404799B2 true JP3404799B2 (ja) 2003-05-12

Family

ID=14684484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11633893A Expired - Lifetime JP3404799B2 (ja) 1993-04-19 1993-04-19 多層基板

Country Status (1)

Country Link
JP (1) JP3404799B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076694A (ko) * 2001-03-30 2002-10-11 파츠닉(주) 다층 인쇄회로기판
CN1890854A (zh) * 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
WO2011077918A1 (ja) 2009-12-24 2011-06-30 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
JPH06302966A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
KR20010021239A (ko) Lc 노이즈 필터
JP3404799B2 (ja) 多層基板
JP2001155953A (ja) 三次元搭載用多端子積層セラミックコンデンサ
JPH06318533A (ja) 電子部品
JPH06349666A (ja) 積層セラミックコンデンサ
JP3531861B2 (ja) 三端子型積層セラミックコンデンサの三次元搭載構造
JP3694040B2 (ja) 高周波モジュール
JP2001345661A (ja) 高周波回路基板
JPH06163321A (ja) 高周波lc複合部品
JPH08237060A (ja) ノイズフィルタ
JPS6341205B2 (ja)
JPH098427A (ja) コンデンサ内蔵プリント基板
JP2833411B2 (ja) 多層回路基板
JPH0714110B2 (ja) 多層セラミック基板
KR100419241B1 (ko) 고주파 칩 저항 소자 및 그 제조 방법
JPH0653046A (ja) ノイズフィルタ
JP3322665B2 (ja) 高周波モジュール
JP2627625B2 (ja) 積層集積回路
JPS62210612A (ja) 積層コンデンサ
JPH0115157Y2 (ja)
JPS6360523B2 (ja)
JP2616106B2 (ja) 共振器
JPH01208007A (ja) 共振器及びその製造方法
JP2575909Y2 (ja) 積層セラミックコンデンサ
JP2586559Y2 (ja) コンデンサ内蔵多層基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 11

EXPY Cancellation because of completion of term