JPWO2011040437A1 - Ｅｓｄ保護デバイスおよびその製造方法 - Google Patents

Ｅｓｄ保護デバイスおよびその製造方法 Download PDF

Info

Publication number
JPWO2011040437A1
JPWO2011040437A1 JP2011534267A JP2011534267A JPWO2011040437A1 JP WO2011040437 A1 JPWO2011040437 A1 JP WO2011040437A1 JP 2011534267 A JP2011534267 A JP 2011534267A JP 2011534267 A JP2011534267 A JP 2011534267A JP WO2011040437 A1 JPWO2011040437 A1 JP WO2011040437A1
Authority
JP
Japan
Prior art keywords
counter electrode
particles
metal particles
discharge auxiliary
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011534267A
Other languages
English (en)
Other versions
JP5310863B2 (ja
Inventor
久美子 稗圃
久美子 稗圃
鷲見　高弘
高弘 鷲見
足立　淳
淳 足立
浦川　淳
淳 浦川
孝之 築澤
孝之 築澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011534267A priority Critical patent/JP5310863B2/ja
Publication of JPWO2011040437A1 publication Critical patent/JPWO2011040437A1/ja
Application granted granted Critical
Publication of JP5310863B2 publication Critical patent/JP5310863B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00—Details of spark gaps
    • H01T1/20—Means for starting arc or facilitating ignition of spark gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

繰り返して静電気を印加しても特性の劣化を生じない、安定した特性を備えたＥＳＤ保護デバイスおよびその製造方法を提供する。セラミック基材１の内部に、対向するように形成された一方側対向電極２ａと他方側対向電極２ｂとを備えてなる対向電極２と、一方側対向電極と他方側対向電極のそれぞれと接し、一方側対向電極から他方側対向電極にわたるように配設された放電補助電極３とを具備し、放電補助電極は、金属粒子と、半導体粒子と、ガラス質とを含み、かつ、金属粒子間、半導体粒子間、および金属粒子と半導体粒子の間が、ガラス質を介して結合しているとともに、金属粒子の平均粒子径Ｘが１．０μｍ以上であり、放電補助電極の厚みＹと、金属粒子の平均粒子径Ｘとの関係が、０．５≦Ｙ／Ｘ≦３の要件を満たす構成とする。

Description

本発明は半導体装置などを静電気破壊から保護するＥＳＤ保護デバイスおよびその製造方法に関する。
近年、民生機器を使用するにあたって、入出力インターフェースであるケーブルの抜差し回数が増える傾向にあり、入出力コネクタ部に静電気が印加されやすい状況にある。また、信号周波数の高周波化に伴って、設計ルールの微細化でパスが作り込みにくくなり、ＬＳＩ自体が静電気に対して脆弱になっている。
そのため、静電気放電（ＥＳＤ）（Ｅｌｅｃｔｒｏｎ−Ｓｔａｔｉｃｓ Ｄｉｓｃｈａｒｇｅ）から、ＬＳＩなどの半導体装置を保護するＥＳＤ保護デバイスが広く用いられるに至っている。
このようなＥＳＤ保護デバイスとして、第１の電極と第２の電極の間に接続され、かつ、非導体粉末（炭化ケイ素粉末）と、金属導体粉末（Ｃｕ粉末）と、粘着剤（ガラス）とを含む過電圧保護素子の材料を用いて焼成処理して生成された多孔構造部とを備えた過電圧保護素子が提案されている。
しかし、この過電圧保護素子の場合、粘着材(ガラス)の添加が不可欠であるため、以下の問題が生じる可能性がある。
(１)ガラスの分散不良により、製品の特性にばらつきが大きくなる傾向があり、信頼性の高い製品を提供することが困難である。
(２)ガラスの分散不良により、繰り返しＥＳＤが印加されるとショート耐性が劣化する傾向がある。
特開２００８−８５２８４号公報
本発明は、上記実情に鑑みてなされたものであり、安定した特性を備え、繰り返して静電気を印加しても特性の劣化を生じないＥＳＤ保護デバイスおよびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明のＥＳＤ保護デバイスは、
セラミック基材の内部に、先端部が間隔をおいて対向するように形成された一方側対向電極と他方側対向電極とを備えてなる対向電極と、
前記対向電極を構成する前記一方側対向電極と前記他方側対向電極のそれぞれと接し、前記一方側対向電極から前記他方側対向電極にわたるように配設された放電補助電極と
を具備し、
前記放電補助電極は、金属粒子と、半導体粒子と、ガラス質とを含み、かつ、
前記金属粒子間、前記半導体粒子間、および前記金属粒子と前記半導体粒子の間が、前記ガラス質を介して結合しているとともに、
前記金属粒子の平均粒子径Ｘが１．０μｍ以上であり、前記放電補助電極の厚みＹと、前記金属粒子の平均粒子径Ｘとの関係が、０．５≦Ｙ／Ｘ≦３の要件を満たすこと
を特徴としている。
前記金属粒子はＣｕ粒子であることが好ましく、また、前記半導体粒子は炭化ケイ素粒子であることが好ましい。
また、前記ガラス質は、前記金属粒子と前記半導体粒子との反応により生じるものであることが望ましい。
また、前記対向電極を構成する前記一方側対向電極と前記他方側対向電極の先端部が互いに対向する放電ギャップ部および前記放電補助電極の前記放電ギャップ部に位置する領域が、前記セラミック基材内部に設けられた空洞部に臨んでいることが望ましい。
また、本発明のＥＳＤ保護デバイスの製造方法は、
第１のセラミックグリーンシートの一方主面上に、平均粒子径が１．０μｍ以上の金属粒子と、半導体粒子と、有機ビヒクルとを含むとともに、前記金属粒子と前記半導体粒子の少なくとも一方が、表面にガラスの網目形成成分を有し、かつ、前記金属粒子と前記半導体粒子とを合わせたものが占める割合が７体積％〜２５体積％である放電補助電極ペ−ストを印刷することにより、未焼成の放電補助電極を形成する工程と、
前記第１のセラミックグリーンシートの一方主面上に、対向電極ペーストを印刷することにより、それぞれが、前記放電補助電極の一部を覆うとともに、互いに間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、
前記第１のセラミックグリーンシートの一方主面上に、第２のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、
前記積層体を焼成し、前記放電補助電極の前記金属粒子の表面と前記半導体粒子の表面とを反応させることにより、ガラス質を生成させる工程と
を備えている。
また、前記放電補助電極に含まれる金属粒子がアルミナコートＣｕ粒子であり、前記半導体粒子が炭化ケイ素粒子であることを特徴としている。
本発明のＥＳＤ保護デバイスは、互いに対向する一方側対向電極と他方側対向電極とを備えた対向電極と、一方側対向電極と他方側対向電極の一部と接し、一方側対向電極から他方側対向電極にわたるように配設された放電補助電極とを具備しており、放電補助電極は、少なくとも、金属粒子および半導体粒子およびガラス質を含み、かつ、金属粒子間、半導体粒子間、金属粒子と半導体粒子の間が、ガラス質を介して結合しているとともに、金属粒子の平均粒子径Ｘが１．０μｍ以上、放電補助電極の厚みＹと、金属粒子の平均粒子径Ｘとの関係が、０．５≦Ｙ／Ｘ≦３の要件を満たしているので、安定した特性を備え、繰り返して静電気を印加しても特性の劣化を生じないＥＳＤ保護デバイスを提供することが可能になる。
なお、本発明において、金属粒子間、半導体粒子間、および金属粒子と半導体粒子間が、ガラス質を介して結合しているとは、
(ａ)各粒子間に充満するガラス質により各粒子が結びつけられている場合、
(ｂ)各粒子の全体がガラス質により覆われ、かつ、該ガラス質により各粒子が結合している場合、
(ｃ)ガラス質が各粒子の全体を覆ったり、各粒子間に充満したりしておらず、例えば、各粒子の表面に点在するガラス質により各粒子が結合している場合、
などを含む広い概念である。
本発明のＥＳＤ保護デバイスにおいては、金属粒子はＣｕ粒子であることが好ましいが、これは、金属粒子としてＣｕ粒子を用いることにより、放電開始電圧やピーク電圧を低くすることが可能なＥＳＤ保護デバイスを構成することができることによる。
また、半導体粒子としては炭化ケイ素粒子を用いることが好ましいが、これは、半導体粒子として炭化ケイ素粒子を用いることにより、クランプ電圧を低くすることが可能になることによる。
また、本発明のＥＳＤ保護デバイスにおいて、ガラス質が、金属粒子と半導体粒子との反応により生成するものの場合、原料に別途ガラス成分を添加することを必要とせずに、ガラス質が均一に分散された放電補助電極を効率よくしかも確実に形成することができる。
また、対向電極を構成する一方側対向電極と他方側対向電極の先端部が互いに対向する放電ギャップ部および放電補助電極の放電ギャップ部に位置する領域が、セラミック基材内部に設けられた空洞部に臨むようにした場合、ＥＳＤ印加時に空洞部でも放電現象が起きるため、空洞部がない場合よりも放電能力を向上させることが可能になり、有意義である。
また、本発明のＥＳＤ保護デバイスの製造方法は、第１のセラミックグリーンシートの一方主面上に、平均粒子径が１．０μｍ以上の金属粒子と、半導体粒子と、有機ビヒクルとを含むとともに、金属粒子と半導体粒子の少なくとも一方が表面にガラスの網目形成成分を有し、かつ、前記金属粒子と前記半導体粒子とを合わせたものが占める割合が７体積％〜２５体積％である放電補助電極ペ−ストを印刷することにより未焼成の放電補助電極を形成する工程と、放電補助電極の一部を覆うとともに、互いに間隔をおいて、対向電極ペーストを印刷することにより、間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、第１のセラミックグリーンシートの一方主面上に第２のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、積層体を焼成し、放電補助電極の金属粒子の表面と半導体粒子の表面とを反応させることによりガラス質を生成させる工程とを備えているので、本発明の構成を備えたＥＳＤ保護デバイスを効率よく、しかも確実に製造することが可能になる。
なお、上記積層体を焼成する工程の前に、未焼成の積層体の表面に、対向電極と接続するように外部電極ペーストを印刷し、その後に焼成することにより外部電極を備えたＥＳＤ保護デバイスを得るようにすることも可能であり、また、上記積層体の焼成後に、積層体の表面に外部電極ペーストを印刷し、焼き付けることにより外部電極を形成することも可能である。
なお、本発明のＥＳＤ保護デバイスの製造方法において、金属粒子と半導体粒子の少なくとも一方が表面に有しているガラスの網目形成成分とは、その成分単独でもガラスになるものであり、例えば、ＳｉＯ2、Ｂ2Ｏ3、Ａｌ2Ｏ3、Ｐ2Ｏ5、ＺｒＯ2、Ｖ2Ｏ5、ＴｉＯ2、ＺｎＯ、ＧｅＯ2、Ａｓ2Ｏ5、Ｓｂ2Ｏ5、ＰｂＯ、ＢｅＯ等が挙げられる。
また、放電補助電極に含まれる金属粒子としてアルミナコートＣｕ粒子を用い、半導体粒子用の原料として炭化ケイ素粒子を用いた場合、アルミナ（Ａｌ2Ｏ3）や、炭化ケイ素の表面に通常存在することになる微量の酸化ケイ素などがガラスの網目形成成分として機能し、放電補助電極を構成する金属粒子間、半導体粒子間、あるいは金属粒子と半導体粒子の間が、ガラス質を介して結合した、安定した特性を備え、繰り返して静電気を印加しても特性の劣化を生じないＥＳＤ保護デバイスを効率よく製造することが可能になる。
本発明の実施例にかかるＥＳＤ保護デバイスの構成を模式的に示す正面断面図である。 本発明の実施例にかかるＥＳＤ保護デバイスの要部を拡大して示す要部拡大正面断面図である。 本発明の実施例にかかるＥＳＤ保護デバイスの内部構成を示す平面図である。
以下、本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
［実施例にかかるＥＳＤ保護デバイスの構成］
図１は、本発明の一実施例にかかるＥＳＤ保護デバイスの構造を模式的に示す断面図であり、図２は、その要部を拡大して示す要部拡大正面断面図、図３は本発明の一実施例にかかるＥＳＤ保護デバイスの平面断面図である。
このＥＳＤ保護デバイスは、図１〜３に示すように、セラミック基材１と、セラミック基材１内の同一平面に形成された、先端部が互いに対向する一方側対向電極２ａと他方側対向電極２ｂからなる対向電極(引出電極)２と、一方側対向電極２ａと他方側対向電極２ｂの一部と接し、一方側対向電極２ａから他方側対向電極２ｂにわたるように形成された放電補助電極３と、セラミック基材１の両端部に、対向電極２を構成する一方側対向電極２ａおよび他方側対向電極２ｂと導通するように配設された、外部との電気的な接続のための外部電極５ａ，５ｂを備えている。
放電補助電極３は、金属粒子、半導体粒子およびガラス質を含んでおり、金属粒子間、半導体粒子間、および金属粒子と半導体粒子の間が、ガラス質を介して結合している。なお、このガラス質は、金属粒子と半導体粒子との反応により生じた反応生成物である。
また、金属粒子としてはＣｕ粒子が用いられており、半導体粒子としては炭化ケイ素粒子が用いられている。
そして、本発明のＥＳＤ保護デバイスにおいては、放電補助電極３の厚みＹと、金属粒子の平均粒子径Ｘとの関係が、０．５≦Ｙ／Ｘ≦３の要件(すなわち本発明の要件)を満たすように構成されている。
また、対向電極２を構成する一方側対向電極２ａと他方側対向電極２ｂの互いに対向する放電ギャップ部１０、放電補助電極３の放電ギャップ部１０に位置する領域は、セラミック基材１の内部に設けられた空洞部１２に臨むように配設されている。すなわち、このＥＳＤ保護デバイスにおいては、放電ギャップ部１０や一方側対向電極２ａと他方側対向電極２ｂを接続する放電補助電極３などの、ＥＳＤ保護デバイスとしての機能を果たすべき機能部が、セラミック基材の内部の空洞部１２に臨むように配設されている。
さらに、このＥＳＤ保護デバイスにおいては、一方側対向電極２ａと他方側対向電極２ｂの対向部分（放電ギャップ部１０）、対向電極２と放電補助電極３との接続部、および放電補助電極３の放電ギャップ部１０に位置する領域、空洞部１２などを覆うように、シール層１１が配設されている。このシール層１１は、アルミナなどのセラミック粒子からなる、ポーラスな層で、セラミック基材１に含まれているガラス成分や焼成工程でセラミック基材１において生成するガラス成分を吸収保持（トラップ）して、ガラス成分が空洞部１２やその内部の放電ギャップ部１０などに流れ込むことを防止する機能を果たす。そして、その結果、放電補助電極３にガラス成分が流れ込んで、焼結が進みすぎ、放電補助電極３の導電性が高くなりすぎてショート不良を引き起こすことを防止したり、空洞部へのガラス成分の流れ込みを阻止して、空洞部を確保し、空洞部でも放電現象が起きるようにして高い放電能力を確保することが可能になる。
また、この実施例のＥＳＤ保護デバイスにおいては、セラミック基材１として、平面形状が方形で、長さ１．０ｍｍ、幅０．５ｍｍ、厚み０．３ｍｍのＢａ、Ａｌ、Ｓｉの酸化物を主成分とするガラスセラミック基板が用いられている。
ただし、セラミック基材１の構成材料に制約はなく、場合によってはアルミナ基板やシリコン基板など他の種類のものを用いることも可能である。なお、セラミック基材１としては比誘電率が５０以下、好ましくは１０以下のものを用いることが望ましい。
以下に、上述のような構造を有するＥＳＤ保護デバイスの製造方法について説明する。
[ＥＳＤ保護デバイスの製造]
(１)セラミックグリーンシートの作製
セラミック基材１の材料となるセラミック材料として、Ｂａ、Ａｌ、Ｓｉを主たる成分とする材料を用意する。
そして、各材料を所定の組成になるよう調合し、８００〜１０００℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得る。
このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合した後、さらにバインダー、可塑剤を加え、混合することによりスラリーを作製する。
このスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを作製した。
(２)対向電極ペーストの作製
また、一対の対向電極２ａ，２ｂを形成するための対向電極ペーストとして、平均粒径約２μｍのＣｕ粉８０重量％と、エチルセルロースなどからなるバインダー樹脂を調合し、溶剤を添加して３本ロールにより撹拌、混合することにより対向電極ペーストを作製した。なお、上記のＣｕ粉の平均粒径とは、マイクロトラックによる粒度分布測定から求めた中心粒径（Ｄ５０）をいう。
(３)放電補助電極ペーストの作製
さらに、放電補助電極３を形成するための放電補助電極ペーストとして、金属粒子(金属導体粉末)と、半導体粒子（半導体粉末）を所定の割合で配合し、ビヒクルを添加して３本ロールにより撹拌、混合することにより放電補助電極ペーストを作製した。
なお、放電補助電極ペーストは、ビヒクルの体積分率が７５〜９５ｖｏｌ％、金属粒子、半導体粒子の体積分率が残りの５〜２５ｖｏｌ％となるようにした。
なお、評価に用いた金属粒子（金属導体粉末)種を表１に示す。
表１中のＡｌ2Ｏ3コート量（重量％），およびＺｒＯ2コート量（重量％）は、コートＣｕ粒子全体に占めるコート種の重量割合であり、残部は金属粒子(金属導体粉末)である。
さらに、評価に用いた半導体粒子（半導体粉末）種を表２に示す。また、表２には、比較評価に用いた絶縁体粒子（絶縁体粉末）種を併せて示す。
さらに、ビヒクルの組成、すなわち、バインダーの種類、溶剤種、分散剤種、およびそれらの配合割合を表３に示す。
また、金属粒子、および半導体粒子、絶縁体粒子、ビヒクルを使用して作製した放電補助電極ペーストの組成（ｖｏｌ％）を表４および５に示す。
Figure 2011040437
Figure 2011040437
Figure 2011040437
Figure 2011040437
Figure 2011040437
(４)シール層を形成するために用いられるシール層ペーストの作製
上述のシール層を形成するためのペーストとして、アルミナと有機ビヒクルを含むシール層ペーストを用意した。
(５)空洞部形成用の樹脂ペーストの作製
上述の空洞部１２を形成するためのペーストとして、樹脂、有機溶剤、有機バインダーなど、焼成工程で分解、燃焼して消失する樹脂ペーストを作製した。
(６)各ペーストの印刷
上述の放電補助電極ペースト、対向電極ペースト、シール層ペースト、および空洞部形成用の樹脂ペーストを、第１のセラミックグリーンシ−ト上に印刷する。
具体的には、まず、第１のセラミックグリーンシートにシール層ペーストを塗布する。
それから、シール層ペースト上に放電補助電極ペーストを所定のパターンとなるように、スクリーン印刷法により印刷し、乾燥させることにより、未焼成の放電補助電極を形成する。本発明では、ここで、得られるＥＳＤ保護デバイスにおいて、放電補助電極を構成する金属粒子の平均粒子径Ｘが１．０μｍ以上であり、前記放電補助電極の厚みＹと、前記金属粒子の平均粒子径Ｘとの関係が、０．５≦Ｙ／Ｘ≦３の要件を満たすようにする。
さらに、対向電極ペーストを塗布して、対向電極を構成する未焼成の一方側対向電極，他方側対向電極を形成する。これにより、一方側対向電極２ａと他方側対向電極２ｂの互いに対向する先端部どうし間には、放電ギャップ１０が形成される。
なお、この実施例では、焼成後の段階で、対向電極２を構成する一方側対向電極２ａ，他方側対向電極２ｂの幅Ｗ(図３)が１００μｍ、放電ギャップ１０の寸法Ｇ(図３）が３０μｍとなるようにした。
それから、対向電極２および放電補助電極３の上から、空洞部１２を形成すべき領域に、空洞部形成用の樹脂ペーストを塗布する。
さらに、その上から空洞部形成用の樹脂ペーストを覆うように、シール層ペーストを塗布して未焼成のシール層を形成する。
(７)積層、圧着
上述のようにして、シール層ペースト、放電補助電極ペースト、対向電極ペースト、樹脂ペースト、シール層ペーストの順で各ペーストを塗布した第１のセラミックグリーンシート上に、ペーストの塗布されていない第２のセラミックグリーンシートを積層し、圧着する。ここでは焼成後に厚みが０．３ｍｍとなる積層体が形成されるようにした。
(８)カット、外部電極ペーストの塗布
積層体をマイクロカッタでカットして、各チップに分割する。ここでは、焼成後に、長さ１．０ｍｍ、幅０．５ｍｍになるようにカットした。その後、端面に外部電極ペーストを塗布して未焼成の外部電極を形成した。
(９)焼成
次いで、外部電極ペーストを塗布したチップをＮ2雰囲気中で焼成する。
なお、ＥＳＤに対する応答電圧を下げるため、空洞部１２にＡｒ，Ｎｅ等の希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域における焼成工程をＡｒ，Ｎｅなどの希ガス雰囲気中で実施すればよい。酸化しない電極材料を用いる場合には、大気雰囲気で焼成することも可能である。
(１０)めっき
上記(９)の焼成工程で形成された外部電極上に電解めっきによりＮｉおよびＳｎめっきの順でめっきを施す。これにより、Ｎｉめっき膜およびＳｎめっき膜を備え、はんだ付け性などの特性に優れた外部電極が形成される。
これにより、図１〜３に示すような構造を有するＥＳＤ保護デバイスが得られる。
[特性の評価]
次に、上述のようにして作製したＥＳＤ保護デバイスについて、以下の方法で各特性を調べた。
(１)ショート耐性
ショート耐性は、接触放電にて８ｋＶ印加を５０回、４ｋＶ印加を１０回、２ｋＶ印加を１０回、１ｋＶ印加を１０回、０．５ｋＶ印加を１０回、０．２ｋＶ印加を１０回行った後のＩＲを調べることにより評価した。
ＩＲが１０6Ω未満のものについてはＥＳＤ印加によるショート耐性が不良（×印）であると判定し、１０6Ω以上のものについてはショート耐性が良好（○印）と判定した。
(２)ＥＳＤ放電応答性
繰り返しＥＳＤに対する応答性であるＥＳＤ放電応答性（ＥＳＤ繰返し耐性）の評価を行うにあたっては、まず、それぞれ１００個の試料について、ＩＥＣの規格、ＩＥＣ６１０００−４−２に規定されている静電気放電イミュニティ試験を行い、その平均値を求めた。それから、各試料について、上記(１)の場合と同様に、接触放電にて８ｋＶ印加を５０回、４ｋＶ印加を１０回、２ｋＶ印加を１０回、１ｋＶ印加を１０回、０．５ｋＶ印加を１０回、０．２ｋＶ印加を１０回行った後、静電気放電イミュニティ試験を行い、ＥＳＤ放電応答性（ＥＳＤ繰返し耐性）を調べた。
繰り返して静電気を印加した後の静電気放電イミュニティ試験において、保護回路側で検出されたピーク電圧が９００Ｖを超えるものについてはＥＳＤ放電応答性が不良（×印）である判定し、ピーク電圧が９００Ｖ以下のものについてはＥＳＤ放電応答性が良好（○印）であると判定した。
なお、焼成後の積層体１０個について、対向電極のＷ＝１／２の地点で積層方向にカットし、放電補助電極を露出させ、その断面を研磨した。次に、断面に露出させた放電補助電極を金属顕微鏡を用いて観察し、観察された個々の金属粒子の円相当径を画像処理ソフトを用いて測長し、その平均値を放電補助電極を構成する金属粒子の平均粒子径Ｘと定義した。また、同様にして個々の放電補助電極の厚みを画像処理ソフトにて測長し、その平均値を放電補助電極の厚みＹと定義した。そして、この平均粒子径Ｘと放電補助電極の厚みＹの値から、両者の関係Ｙ/Ｘを求めた。
(３)総合判定
上記のショート耐性とＥＳＤ放電応答性の２つの特性評価結果の両方が良好であるものを総合判定良好（○印）と評価し、どちらか一方または両方が不良であるものを総合判定不良（×印）と評価した。
表６および７に、放電補助電極ペーストの条件、平均粒子径Ｘと放電補助電極の厚みＹの関係、特性評価結果などを示す。
表６および７において、試料番号に＊を付したものは、本発明の要件を備えていない試料である。
Figure 2011040437
Figure 2011040437
表６および７より、放電補助電極に含まれる金属粒子の平均粒子径Ｘが１．０μｍ未満で、本発明の要件を備えていない試料番号１〜１０のＥＳＤ保護デバイスでは、ショート耐性およびＥＳＤ放電応答性が繰り返しＥＳＤ印加により、劣化することが確認された。
また、放電補助電極の厚みＹと金属の平均粒子径Ｘとの関係が、０．５＞Ｙ／Ｘと、本発明の要件を満たさない試料番号１１、１６、２１、２５、２９、３３、３４および３８のＥＳＤ保護デバイスでは、ショート耐性が劣化することが確認された。
一方、放電補助電極に含まれる金属粒子の平均粒子径Ｘが、１．０μｍ以上であり、かつ放電補助電極の厚みＹと金属の平均粒子径Ｘとの関係が、０．５≦Ｙ／Ｘ≦３と本発明の要件を備えた試料番号１２〜１５、１７〜２０、２２〜２４、２６〜２８、３０〜３２、３５〜３７、および３９〜４９のＥＳＤ保護デバイスの場合、ショート耐性が良好であり、かつＥＳＤ放電応答性が良好であった。
また、半導体粒子ＳｉＣの替わりに、絶縁体粒子Ａｌ2Ｏ3を使用した試料番号５０〜５２のＥＳＤ保護デバイスでは、ショート耐性が劣化することが確認された。
これは、放電補助電極中のＣｕ密度が局所的に高くなったことが原因と考えられる。すなわち、放電補助電極中に局所的に存在する微粒のＡｌ2Ｏ3によって過剰な液相成分が形成され、局所的にＣｕ粒子が過焼結状態になったことによるものと推察される。
上記実施例の結果から、放電補助電極を構成する金属粒子の平均粒子径Ｘが１．０μｍ以上で、放電補助電極の厚みＹと金属粒子の平均粒子径Ｘとの関係が０．５≦Ｙ／Ｘ≦３の要件を満たす場合には、
(ａ)繰り返しＥＳＤ印加によるショート耐性が良好であること、
(ｂ)ガラスを添加しなくても、焼成工程で放電補助電極を構成する金属粒子の表面と半導体粒子の表面とが反応してガラス質が生成し、金属粒子間、半導体粒子間、および金属粒子と半導体粒子の間がこのガラス質により結合した放電補助電極が形成されるため、繰り返して静電気を印加した場合にもショート耐性が良好に保たれること
が確認された。
上記実施例では、シール層および空洞部を備えたＥＳＤ保護デバイスを例にとって説明したが、本発明は、シール層および空洞部のいずれか一方を備えていない構成や、シール層および空洞部のいずれをも備えていない構成とすることも可能である。
なお、本発明は上記実施例に限定されるものではなく、対向電極の構成材料、その具体的な形状、放電補助電極の具体的な形状、放電補助電極を構成する金属粒子、半導体粒子の種類、金属粒子間、半導体粒子間、および金属粒子と半導体粒子の間を結合させる機能を果たすガラス質の種類、シール層や空洞部の形成方法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
上述のように、本発明によれば、安定した特性を備え、繰り返して静電気を印加しても特性の劣化を生じないＥＳＤ保護デバイスを提供することが可能になる。したがって、本発明は半導体装置などをはじめとする種々の機器、装置の保護のために用いられるＥＳＤ保護デバイスの分野に広く適用することが可能である。
１ セラミック基材
２ 対向電極
２ａ 対向電極を構成する一方側対向電極
２ｂ 対向電極を構成する他方側対向電極
３ 放電補助電極
５ａ，５ｂ 外部電極
１１ シール層
１２ 空洞部
１０ 放電ギャップ部
Ｗ 対向電極の幅
Ｇ 放電ギャップ部の寸法

Claims (7)

  1. セラミック基材の内部に、先端部が間隔をおいて対向するように形成された一方側対向電極と他方側対向電極とを備えてなる対向電極と、
    前記対向電極を構成する前記一方側対向電極と前記他方側対向電極のそれぞれと接し、前記一方側対向電極から前記他方側対向電極にわたるように配設された放電補助電極と
    を具備し、
    前記放電補助電極は、金属粒子と、半導体粒子と、ガラス質とを含み、かつ、
    前記金属粒子間、前記半導体粒子間、および前記金属粒子と前記半導体粒子の間が、前記ガラス質を介して結合しているとともに、
    前記金属粒子の平均粒子径Ｘが１．０μｍ以上であり、前記放電補助電極の厚みＹと、前記金属粒子の平均粒子径Ｘとの関係が、０．５≦Ｙ／Ｘ≦３の要件を満たすこと
    を特徴とするＥＳＤ保護デバイス。
  2. 前記金属粒子がＣｕ粒子であることを特徴とする請求項１記載のＥＳＤ保護デバイス。
  3. 前記半導体粒子が炭化ケイ素粒子であることを特徴とする請求項１または２記載のＥＳＤ保護デバイス。
  4. 前記ガラス質は、前記金属粒子と前記半導体粒子との反応により生じるものであることを特徴とする請求項１〜３のいずれかに記載のＥＳＤ保護デバイス。
  5. 前記対向電極を構成する前記一方側対向電極と前記他方側対向電極の先端部が互いに対向する放電ギャップ部および前記放電補助電極の前記放電ギャップ部に位置する領域が、前記セラミック基材内部に設けられた空洞部に臨んでいることを特徴とする請求項１〜４のいずれかに記載のＥＳＤ保護デバイス。
  6. 第１のセラミックグリーンシートの一方主面上に、平均粒子径が１．０μｍ以上の金属粒子と、半導体粒子と、有機ビヒクルとを含むとともに、前記金属粒子と前記半導体粒子の少なくとも一方が表面にガラスの網目形成成分を有し、かつ、前記金属粒子と前記半導体粒子とを合わせたものが占める割合が７体積％〜２５体積％である放電補助電極ペ−ストを印刷することにより、未焼成の放電補助電極を形成する工程と、
    前記第１のセラミックグリーンシートの一方主面上に、対向電極ペーストを印刷することにより、それぞれが、前記放電補助電極の一部を覆うとともに、互いに間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、
    前記第１のセラミックグリーンシートの一方主面上に、第２のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、
    前記積層体を焼成し、前記放電補助電極の前記金属粒子の表面と前記半導体粒子の表面とを反応させることにより、ガラス質を生成させる工程と
    を備えることを特徴とするＥＳＤ保護デバイスの製造方法。
  7. 前記放電補助電極に含まれる金属粒子がアルミナコートＣｕ粒子であり、前記半導体粒子が炭化ケイ素粒子であることを特徴とする、請求項６記載のＥＳＤ保護デバイスの製造方法。
JP2011534267A 2009-09-30 2010-09-29 Ｅｓｄ保護デバイスおよびその製造方法 Active JP5310863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011534267A JP5310863B2 (ja) 2009-09-30 2010-09-29 Ｅｓｄ保護デバイスおよびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009227200 2009-09-30
JP2009227200 2009-09-30
JP2011534267A JP5310863B2 (ja) 2009-09-30 2010-09-29 Ｅｓｄ保護デバイスおよびその製造方法
PCT/JP2010/066905 WO2011040437A1 (ja) 2009-09-30 2010-09-29 Ｅｓｄ保護デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011040437A1 true JPWO2011040437A1 (ja) 2013-02-28
JP5310863B2 JP5310863B2 (ja) 2013-10-09

Family

ID=43826253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011534267A Active JP5310863B2 (ja) 2009-09-30 2010-09-29 Ｅｓｄ保護デバイスおよびその製造方法

Country Status (6)

Country Link
US (1) US8421582B2 (ja)
EP (1) EP2447959B1 (ja)
JP (1) JP5310863B2 (ja)
KR (1) KR101392455B1 (ja)
CN (1) CN102576586B (ja)
WO (1) WO2011040437A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679099B1 (ko) * 2009-03-26 2016-11-23 쇼킹 테크놀로지스 인코포레이티드 전압 스위칭형 유전 물질을 갖는 소자
GB2497252A (en) 2010-09-29 2013-06-05 Murata Manufacturing Co ESD protection device and method of manufacturing thereof
US8885324B2 (en) 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US9142353B2 (en) 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
KR101555047B1 (ko) * 2011-07-15 2015-09-23 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스 및 그 제조방법
WO2013038893A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013038892A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
DE102012101606A1 (de) 2011-10-28 2013-05-02 Epcos Ag ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
CN204088879U (zh) * 2012-01-30 2015-01-07 株式会社村田制作所 Esd保护装置
TWI517227B (zh) * 2012-02-24 2016-01-11 Amazing Microelectronic Corp Planetary Discharge Microchannel Structure and Its Making Method
JP5811268B2 (ja) 2012-02-29 2015-11-11 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
JP5585744B2 (ja) * 2012-02-29 2014-09-10 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
US9849376B2 (en) * 2012-05-02 2017-12-26 Microsoft Technology Licensing, Llc Wireless controller
JP5221794B1 (ja) * 2012-08-09 2013-06-26 立山科学工業株式会社 静電気保護素子とその製造方法
WO2015002045A1 (ja) * 2013-07-03 2015-01-08 株式会社村田製作所 サージ保護デバイス、その製造方法、および、それを含む電子部品
DE102013012842A1 (de) 2013-08-02 2015-02-05 Epcos Ag Verfahren zur Herstellung einer Vielzahl von Ableitern im Verbund, Ableiter und Ableiterverbund
JP2015138932A (ja) * 2014-01-24 2015-07-30 Tdk株式会社 静電気保護部品
CN106463912B (zh) * 2014-05-09 2018-07-06 株式会社村田制作所 静电放电保护设备
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements
KR102218896B1 (ko) 2015-11-16 2021-02-24 삼성전기주식회사 정전기 방전 보호용 조성물 및 이 조성물을 이용한 정전기 방전 보호 소자
US9953749B2 (en) * 2016-08-30 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Resistor element and resistor element assembly
CN108366480A (zh) * 2018-01-05 2018-08-03 东莞久尹电子有限公司 静电保护元件及其制造方法
US10741313B1 (en) * 2019-02-06 2020-08-11 Eaton Intelligent Power Limited Bus bar assembly with integrated surge arrestor
CN114765085A (zh) * 2021-01-11 2022-07-19 国巨电子（中国）有限公司 点火器电阻及其制造方法
JP2022185854A (ja) * 2021-06-03 2022-12-15 Tdk株式会社 過渡電圧保護デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19741658A1 (de) * 1997-09-16 1999-03-18 Siemens Ag Gasgefüllte Entladungsstrecke
JP4140173B2 (ja) * 2000-05-31 2008-08-27 三菱マテリアル株式会社 チップ型サージアブソーバおよびその製造方法
JP2005276666A (ja) * 2004-03-25 2005-10-06 Mitsubishi Materials Corp サージアブソーバ
TW200625743A (en) * 2004-07-15 2006-07-16 Mitsubishi Materials Corp Surge absorber
TW200816232A (en) * 2006-09-28 2008-04-01 Inpaq Technology Co Ltd Material of an over voltage protection device, over voltage protection device and manufacturing method thereof
CN101536275B (zh) * 2006-10-31 2012-05-30 松下电器产业株式会社 防静电部件及其制造方法
JP4247581B2 (ja) * 2007-05-28 2009-04-02 株式会社村田製作所 Ｅｓｄ保護デバイス
US8128365B2 (en) * 2007-07-09 2012-03-06 Siemens Energy, Inc. Turbine airfoil cooling system with rotor impingement cooling
JP2009152348A (ja) 2007-12-20 2009-07-09 Panasonic Corp 静電気対策部品
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス

Also Published As

Publication number Publication date
EP2447959B1 (en) 2019-01-02
US8421582B2 (en) 2013-04-16
KR20120062821A (ko) 2012-06-14
KR101392455B1 (ko) 2014-05-07
JP5310863B2 (ja) 2013-10-09
WO2011040437A1 (ja) 2011-04-07
EP2447959A1 (en) 2012-05-02
CN102576586A (zh) 2012-07-11
US20120169452A1 (en) 2012-07-05
EP2447959A4 (en) 2013-05-15
CN102576586B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
JP5310863B2 (ja) Ｅｓｄ保護デバイスおよびその製造方法
KR101027092B1 (ko) Ｅｓｄ 보호 디바이스
KR101072673B1 (ko) Ｅｓｄ 보호 디바이스
JP5557060B2 (ja) Ｅｓｄ保護装置の製造方法
JP5459295B2 (ja) Ｅｓｄ保護デバイスおよびその製造方法
JPWO2011040435A1 (ja) Ｅｓｄ保護デバイスおよびその製造方法
TWI487226B (zh) 靜電放電保護裝置及其製造方法
JP5561370B2 (ja) Ｅｓｄ保護デバイスおよびその製造方法
WO2014188792A1 (ja) Ｅｓｄ保護装置
JP2011187439A (ja) Ｅｓｄ保護装置
KR20140046072A (ko) Esd 보호 디바이스 및 그 제조방법
JP5884949B2 (ja) サージ保護デバイス、その製造方法、および、それを含む電子部品
JP6428938B2 (ja) Ｅｓｄ保護装置
US20160044769A1 (en) Esd protection device
JP5614563B2 (ja) Ｅｓｄ保護デバイスの製造方法
JP5644829B2 (ja) Ｅｓｄ保護デバイスとその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Ref document number: 5310863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150