以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
まず、図1〜図4を参照して、第1実施形態に係る静電気保護部品EP1の構成を説明する。図1は、本実施形態に係る静電気保護部品を示す斜視図である。図2は、素体の構成を示す分解斜視図である。図3は、図1に示されたIII−III線に沿った断面構成を説明するための図である。図4は、図1に示されたIV−IV線に沿った断面構成を説明するための図である。
静電気保護部品EP1は、電子機器の回路基板に実装され、ESDから電子機器を保護する電子部品である。図1〜図4に示されるように、静電気保護部品EP1は、略直方体形状を呈する素体4と、素体4の外表面に配置された外部電極7及び外部電極8と、素体4の内部に配置されたESDサプレッサ(ESD吸収素子)SP1と、素体4の内部に配置されたコイルL1と、を備えている。静電気保護部品EP1は、ESDサプレッサSP1以外の受動素子として、コイルL1を備えている。
ESDサプレッサSP1は、外部電極7と外部電極8とに、電気的に接続されている。
コイルL1も、ESDサプレッサSP1と同じく、外部電極7と外部電極8とに、電気的に接続されている。ESDサプレッサSP1は、ESD吸収性能を有する。
素体4は、複数の絶縁体層10が積層されて構成されている。各絶縁体層10は、略長方形状を有している。各絶縁体層10は、電気絶縁性を有する絶縁体であり、絶縁体グリーンシートの焼結体から構成される。実際の素体4では、各絶縁体層10は、その間の境界が視認できない程度に一体化されている。素体4は、外表面として、互いに対向する一対の端面4a,4bと、端面4a,4bに隣り合う四つの側面を有している。四つの側面のうち一の側面4cは、図示しない他の電子機器(たとえば、回路基板又は電子部品など)に対面する面(実装面)として規定されている。
外部電極7は、素体4の一方の端面4aの全面を覆い且つその一部が当該端面4aと隣り合う四側面上に回り込むように形成されている。すなわち、外部電極7は、素体4の一方の端面4a側に配置されている。外部電極8は、素体4の他方の端面4bの全面を覆い且つその一部が当該端面4bと隣り合う四側面上に回り込むように形成されている。すなわち、外部電極8は、素体4の他方の端面4b側に配置されている。
コイルL1は、素体4内に配置されている複数の内部導体21〜24により構成されている。複数の内部導体21〜24は、素体4内において、絶縁体層10の積層方向に併置されている。複数の内部導体21〜24は、その端部同士が、対応するスルーホール導体31〜33で接続されることにより、コイルL1を構成している。各内部導体21〜24は、絶縁体層10の積層方向に、素体4の側面4cに近い方から、内部導体21、内部導体22、内部導体23、内部導体24の順に位置している。
スルーホール導体31は、内部導体21と内部導体22との間に位置し、内部導体21と内部導体22とを電気的に接続する。スルーホール導体32は、内部導体22と内部導体23との間に位置し、内部導体22と内部導体23とを電気的に接続する。スルーホール導体33は、内部導体23と内部導体24との間に位置し、内部導体23と内部導体24とを電気的に接続する。各スルーホール導体31〜33は、コイルL1の一部として機能する。
内部導体24の端部24aは、素体4の端面4aに露出するように延びている。内部導体24は、その端部24aが端面4aに露出し、露出した端部24aで外部電極7に接続されている(図4参照)。内部導体21の端部21aは、素体4の端面4bに露出するように延びている。内部導体21は、その端部21aが端面4bに露出し、露出した端部21aで外部電極8に接続されている。内部導体24の端部24aはコイルL1の一端E11に対応し、内部導体21の端部21aはコイルL1の他端E12に対応する。したがって、コイルL1は、各外部電極7,8と電気的に接続されている。
ESDサプレッサSP1は、第一放電電極11及び第二放電電極12と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極11と第二放電電極12とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極11と第二放電電極12とを接続している。ESDサプレッサSP1は、絶縁体層10の積層方向において、コイルL1よりも素体4の側面4cに近い位置に配置されている。
第一放電電極11は、引出部11aと、対向部11bと、を有している。引出部11aは、対向部11bから端面4aに露出するように延びている。引出部11aと、対向部11bとは、一体的に形成されている。対向部11bは、絶縁体層10の長手方向(一対の端面4a,4bが対向している方向)に延在している。引出部11aは、対向部11bの端面4a側の端部から対向部11bと同じ幅で端面4aまで延びている。引出部11aは、その端が端面4aに露出し、当該露出した端部で外部電極7に接続されている。
第二放電電極12は、引出部12aと、対向部12bと、を有している。引出部12aは、対向部12bから端面4bに露出するように延びている。引出部12aと、対向部12bとは、一体的に形成されている。対向部12bは、絶縁体層10の長手方向に延在している。引出部12aは、対向部12bの端面4b側の端部から対向部12bと同じ幅で端面4bまで延びている。引出部12aは、その端が端面4bに露出し、当該露出した端部で外部電極8に接続されている。
第一放電電極11と第二放電電極12とは、積層方向に直交する一の方向に延在する対向部11bと、当該一の方向に延在する対向部12bとが、対向するように、互いに離間して配置されている。すなわち、第一放電電極11と第二放電電極12とは、絶縁体層10の長手方向に直交する方向に隣り合うように配置されている。対向部11bと対向部12bとは、厚みを有している。このため、対向部11bの側面と対向部12bの側面とが対向する。対向部11bと対向部12bとの間に、ギャップ部GP1が形成されている(図3参照)。外部電極7及び外部電極8に所定以上の電圧が印加されると、第一放電電極11と第二放電電極12との間のギャップ部GP1において、放電が生じる。ギャップ部GP1の幅は、所望の放電特性が得られるように、所定の値に設定されている。
放電誘発部13は、第一放電電極11の対向部11b及び第二放電電極12の対向部12b同士を接続するように、第一放電電極11と第二放電電極12とに接している。すなわち、放電誘発部13は、第一及び第二放電電極11,12における互いに対向する部分同士を接続するように形成され、第一放電電極11と第二放電電極12との間の放電を発生し易くする機能を有する。
空洞部14は、素体4内に形成されている(図3及び図4参照)。空洞部14を画成する面は、第一及び第二放電電極11,12(対向部11b,12b)並びに放電誘発部13(対向部11b,12bから露出する部分)の表面13aと、当該表面13aに対向する面14bと、を含んでいる。空洞部14は、積層方向から見て、放電誘発部13の全体を覆うように位置している。空洞部14は、対向部11b,12bと、放電誘発部13(対向部11b,12bから露出する部分)と、に接している。空洞部14は、放電時における第一放電電極11、第二放電電極12、絶縁体層10及び放電誘発部13の熱膨張を吸収する機能を有する。
保護部15は、放電誘発部13と空洞部14とを囲むように素体4内に配置されている。これにより、保護部15は、対向部11b,12bも囲むように素体4内に配置されていることとなる。面14bは、保護部15により構成されている。すなわち、保護部15は、その一部が空洞部14に露出している。保護部15は、放電誘発部13における、表面13aとは反対側の面に接しており、当該面全体を覆っている。
次に、各構成要素の材料について説明する。
絶縁体層10は、電気絶縁材料としてのフェライト材料(Ni−Cu−Zn系フェライト、Ni−Zn系フェライト、Cu−Zn系フェライト、又はNi−Cu系フェライトなど)から構成されている。このフェライト材料(たとえば、Ni−Cu−Zn系フェライト)の耐電圧は、20〜25V/μmである。
各内部導体21〜24及び各スルーホール導体31〜33は、Ag又はPdなどの導体材料によって構成される。各内部導体21〜24及び各スルーホール導体31〜33は、上記導体材料を含む導電性ペーストの焼結体として構成される。
外部電極7,8と、第一放電電極11と、第二放電電極12とは、それぞれAg、Pd、Au、Pt、Cu、Ni、Al、Mo、又はWを含有する導体材料によって構成される。外部電極7,8を構成する導体材料として、Ag−Pd合金、Ag−Cu合金、Ag−Au合金、又はAg−Pt合金などを用いることができる。
放電誘発部13は、Fe2O3、NiO、CuO、ZnO、MgO、SiO2、TiO2、Mn2O3、SrO、CaO、BaO、SnO2、K2О、Al2O3、ZrO2、又はB2O3などの中の単独材料を含んで構成される。放電誘発部13は、これらの二種類以上を混合させた材料を含んで構成されてもよい。放電誘発部13には、Ag、Pd、Au、Pt、Ag/Pd合金、Ag/Cu合金、Ag/Au合金、又はAg/Pt合金などの金属粒子が含有されている。放電誘発部13に金属粒子として含有されている金属材料の融点は、コイルL1を構成する各内部導体21〜24に含有されている導体材料の融点よりも高くてもよい。放電誘発部13には、RuO2などの半導体粒子が含有されていてもよい。放電誘発部13には、ガラス又は酸化錫(SnO又はSnO2)が含有されていてもよい。
保護部15は、ガラス成分を含有するセラミック材料から構成されている。ガラス成分を含有するセラミック材料は、電気絶縁材料である。保護部15を構成する電気絶縁材料の耐電圧は、絶縁体層10を構成する電気絶縁材料の耐電圧よりも高い。ガラス成分を含有するセラミック材料として、ホウケイ酸ガラス又はフォルステライト(2MgO・SiO2など)などが用いられる。フォルステライトとして、特開2009−298684号公報に記載された誘電体磁器組成物などを用いることができる。ホウケイ酸ガラスとして、特許第2641521号公報に記載された絶縁性磁器組成物などを用いることができる。
特開2009−298684号公報に記載された誘電体磁器組成物は、主成分として、Znの酸化物単独ならびにMgの酸化物およびZnの酸化物から選ばれる1つと、Cuの酸化物と、Siの酸化物と、を含有し、副成分として、Siの酸化物、Baの酸化物、Caの酸化物、Srの酸化物、Liの酸化物およびZnの酸化物から選ばれる少なくとも1つと、Bの酸化物と、を含み、ガラス軟化点が750℃以下であるガラス成分と、を含有している。ガラス成分の含有量は、主成分100重量%に対して、1.5〜15重量%である。この誘電体磁器組成物の耐電圧は、120V/μm以上である。
特許第2641521号公報に記載された絶縁性磁器組成物は、アルミナ成分30〜50重量%及びガラス成分70〜50重量%を含有している。ガラス成分は、SiO2が46〜60重量%であり、B2O3が0.5〜5重量%であり、Al2O3が6〜17.5重量%であり、及び、アルカリ土類金属酸化物が25〜45重量%である組成を有している。アルカリ土類金属酸化物中の少なくとも60重量%がSrOである。この絶縁性磁器組成物の耐電圧は、120V/μm以上である。
素体4と保護部15との間には、相互拡散層16が形成されている。相互拡散層16では、素体4を構成する電気絶縁材料の元素と保護部15を構成する電気絶縁材料の元素とが相互に拡散している。たとえば、素体4を構成する電気絶縁材料がNi−Cu−Zn系フェライトであり且つ保護部15を構成する電気絶縁材料が特開2009−298684号公報に記載された誘電体磁器組成物である場合、当該誘電体磁器組成物から、MgがNi−Cu−Zn系フェライトに拡散し、Ni−Cu−Zn系フェライトから、Ni及びCuが上記誘電体磁器組成物に拡散する。このとき、誘電体磁器組成物のMgの一部が、Ni−Cu−Zn系フェライトのNi及びCuと置換される。すなわち、相互拡散層16は、誘電体磁器組成物のMgの一部がNi及びCuと置換された構成を有する。
次に、図5を参照して、静電気保護部品EP1の製造過程について説明する。図5は、第1実施形態に係る静電気保護部品の製造過程を説明するためのフロー図である。
まず、絶縁体層10を構成するフェライト材料のスラリーを調合し(S101)、絶縁体層10用のグリーンシートを形成する(S103)。具体的には、所定量のフェライト材料の粉末と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合し、絶縁体層10用のスラリーを調合する。その後、ドクターブレード法などによって、PETフィルム上にスラリーを塗布し、厚さ20μm程度のグリーンシートを形成する。グリーンシートにおける各スルーホール導体31〜33の形成予定位置には、レーザ加工によって貫通孔が形成される。
絶縁体層10用のグリーンシートを形成した後、当該グリーンシートの所定の位置に、保護材料スラリー、放電誘発材料スラリー、導体ペースト、及び溶剤(空洞用ラッカー)をそれぞれ印刷する(S105)。ここでは、まず、保護部15を形成するための保護材料スラリーを付与する(S105A)。保護材料スラリーは、ガラス成分を含有するセラミック材料と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合して、調合する。保護材料スラリーは、絶縁体層10用のシートに、スクリーン印刷法などにより付与される。保護材料スラリーは、後述する焼成工程により、保護部15となる。
次に、放電誘発部13を形成するための放電誘発材料スラリーを付与する(S105B)。放電誘発材料スラリーは、たとえば、所定量に秤量した酸化錫、絶縁体、及び導体の各粉末と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合して、調合する。放電誘発材料スラリーは、保護材料スラリー上に、スクリーン印刷法などにより付与される。放電誘発材料スラリーは、後述する焼成工程により、放電誘発部13となる。放電誘発材料スラリーが付与される領域は、保護材料スラリーが付与される領域の内側に位置し、放電誘発材料スラリーが付与される領域の面積は、保護材料スラリーが付与される領域の面積よりも狭い。
酸化錫として工業用のSnO2を使用でき、絶縁体として誘電体粉末を使用できる。誘電体粉末には、Mg、Cu、Zn、Si、又はSrの酸化物(他の誘電体材料でもよい)を主成分として含む誘電体材料を用いることができる。導体粉末として、Ag−Pd合金の金属粉末を用いることができる(Ag、Pd、Au、Pt、又はその混合物若しくは化合物などでもよい)。酸化錫の粒子とAg−Pd合金の金属粒子が混在する状態となるように、各粉末を十分に混合する。
次に、第一及び第二放電電極11,12を形成するための導体ペーストを付与する(S105C)。導体ペーストは、放電誘発材料スラリーが印刷された、絶縁体層10用のグリーンシートに、スクリーン印刷法などにより付与される。導体ペーストは、後述する焼成工程により、第一及び第二放電電極11,12となる。ここでは、保護材料スラリー及び放電誘発材料スラリーが付与されていない、絶縁体層10用のグリーンシートに、内部導体21〜24を形成するための導体ペーストを付与する。当該導体ペーストは、絶縁体層10用のグリーンシートに、スクリーン印刷法などにより付与される。導体ペーストは、後述する焼成工程により、内部導体21〜24となる。グリーンシートに形成された貫通孔には、当該グリーンシートに付与された導体ペーストが充填される。貫通孔に充填された導体ペーストは、後述する焼成工程により、各スルーホール導体31〜33となる。
次に、空洞用ラッカーを印刷する(S105D)。空洞用ラッカーは、絶縁体層10用のグリーンシートに、既に印刷された放電誘発材料スラリーと導体ペーストとを覆うように、スクリーン印刷法などにより付与される。空洞用ラッカーは、空洞部14を形成するための塗料である。
次に、保護部15を形成するための保護材料スラリーを付与する(S105E)。保護材料スラリーは、放電誘発材料スラリー及び空洞用ラッカー全体を覆うように、スクリーン印刷法などにより付与される。これにより、保護材料スラリーからなる一対の層の間に、放電誘発材料スラリーからなる層及び空洞用ラッカーからなる層が位置し、放電誘発材料スラリーからなる層全体及び空洞用ラッカーからなる層全体が、保護材料スラリーからなる一対の層で覆われることとなる。
次に、保護材料スラリー、放電誘発材料スラリー、導体ペースト、及び空洞用ラッカーが印刷されたグリーンシートを含む複数の絶縁体層10用のグリーンシートを順次積層し(S107)、プレスし(S109)、積層体を得る。その後、得られた積層体をチップ単位に切断し(S111)、複数のグリーンチップを得る。
次に、得られた各グリーンチップをバレル研磨する(S113)。これにより、グリーンチップの角部や稜線が丸められる。
次に、各グリーンチップを所定の条件(たとえば、大気中で850〜950℃で2時間)焼成する(S115)。これにより、グリーンチップが焼成され、素体4が得られる。焼成工程では、空洞用ラッカーが消失する。これにより、第一及び第二放電電極11,12の対向部11b,12bと、放電誘発部13(対向部11b,12bから露出する部分)と、を覆う空洞部14が形成される。この結果、素体4内に、第一放電電極11、第二放電電極12、放電誘発部13、空洞部14、及び保護部15を備えるESDサプレッサSP1が形成される。すなわち、焼成工程を経ることにより、ESDサプレッサSP1とコイルL1が内部に配置された素体4が得られる。
次に、外部電極7,8用の導体ペーストを素体4に付与し(S117)、所定条件(たとえば、大気中で600〜800℃で2時間)にて熱処理を行い、外部電極7,8用の導体ペーストを素体4に焼き付ける(S119)。これにより、外部電極7,8が素体4の外表面に形成される。外部電極7は、第一放電電極11の引出部11aと内部導体24の端部24aとに接続されるように、形成される。外部電極8は、第二放電電極12の引出部12aと内部導体21の端部21aとに接続されるように、形成される。その後、各外部電極7,8の表面にめっきを施す(S211)。めっきは、電解めっきが好ましく、例えば、Ni/Sn、Cu/Ni/Sn、Ni/Pd/Au、Ni/Pd/Ag、又はNi/Agなどを用いることができる。
これらの過程により、静電気保護部品EP1が得られる。
以上のように、第1実施形態では、空洞部14が、第一及び第二放電電極11,12の対向部11b,12bと放電誘発部13とに接している。これにより、対向部11b,12bの間での放電が適切に生じることとなり、ESDサプレッサSP1は所望のESD吸収性能を確保することができる。
絶縁体層10(素体4)を構成する電気絶縁材料よりも耐電圧が高い電気絶縁材料からなる保護部15が、放電誘発部13と空洞部14とを囲んでいる。これにより、素体4が、直接、放電に曝されることが防止され、素体4の絶縁劣化が抑制される。この結果、コイルL1は所望の電気的特性を確保することができる。
保護部15は、第一及び第二放電電極11,12の対向部11b,12bも囲むように素体4内に配置されている。これにより、素体4が、直接、放電に曝されることを確実に防止することができる。
素体4と保護部15との間に、相互拡散層16が形成されている。相互拡散層16により、素体4と保護部15との接合性が高まり、素体4から保護部15が剥離するのを抑制することができる。
素体4(絶縁体層10)が、保護部15を構成する電気絶縁材料により構成されていると、素体4の絶縁劣化は抑制される。しかしながら、素体4を構成する電気絶縁材料が保護部15を構成する電気絶縁材料である場合、コイルL1にて、所望の電気的特性(たとえば、インダクタンス値など)を確保することは難しい。
(第2実施形態)
次に、図6〜図10を参照して、第2実施形態に係る静電気保護部品EP2の構成を説明する。図6は、第2及び第3実施形態に係る静電気保護部品を示す斜視図である。図7は、第2実施形態に係る素体の構成を示す分解斜視図である。図8は、第2実施形態に係る静電気保護部品の、第一ESDサプレッサ及び第三ESDサプレッサを含む断面構成を示す図である。図9は、第2実施形態に係る静電気保護部品の、第二ESDサプレッサ及び第四ESDサプレッサを含む断面構成を示す図である。図10は、第2実施形態に係る静電気保護部品の、第一ESDサプレッサ及び第四ESDサプレッサを含む断面構成を示す図である。
静電気保護部品EP2は、図6〜図10に示されるように、素体4と、素体4の外表面に配置された複数の外部電極41〜46と、を備えている。静電気保護部品EP2は、第一コイルL21及び第二コイルL22、並びに、第一ESDサプレッサ(ESD吸収素子)SP21、第二ESDサプレッサ(ESD吸収素子)SP22、第三ESDサプレッサ(ESD吸収素子)SP23及び第四ESDサプレッサ(ESD吸収素子)SP24を備えている。第一及び第二コイルL21,L22と、第一〜第四ESDサプレッサSP21〜SP24とは、素体4の内部に配置されている。第一〜第四ESDサプレッサSP21〜SP24は、ESD吸収性能を有する。静電気保護部品EP2は、第一〜第四ESDサプレッサSP21〜SP24以外の受動素子として、第一及び第二コイルL21,L22を備えている。
素体4は、外表面として、互いに対向する一対の端面4a,4bと、端面4a,4bと隣り合う四つの側面4c,4d,4e,4fを有している。側面4cと側面4dとが、互いに対向しており、側面4eと側面4fとが、互いに対向している。側面4cと側面4dとは、一対の端面4a,4bを連結するように一対の端面4a,4bの対向方向に延びている。側面4cと側面4dとは、側面4eと側面4fとの対向方向にも延びている。側面4eと側面4fとは、一対の端面4a,4bを連結するように一対の端面4a,4bの対向方向に延びている。側面4eと側面4fとは、一対の第一側面2bの対向方向にも延びている。側面4cと側面4dとの対向方向は、絶縁体層10の積層方向と一致する。
外部電極41は、端面4aの一部を側面4cと側面4dとの対向方向に沿って覆うように、側面4cと側面4dとにわたって形成されている。外部電極42は、端面4bの一部を側面4cと側面4dとの対向方向に沿って覆うように、側面4cと側面4dとにわたって形成されている。
外部電極43及び外部電極44は、側面4e側に配置されている。外部電極43及び外部電極44は、側面4eの一部を側面4cと側面4dとの対向方向に沿って覆うように、側面4cと側面4dとにわたって形成されている。外部電極43は、端面4a側に位置し、外部電極44は、端面4b側に位置している。
外部電極45及び外部電極46は、側面4f側に配置されている。外部電極45及び外部電極46は、側面4fの一部を側面4cと側面4dとの対向方向に沿って覆うように、側面4cと側面4dとにわたって形成されている。外部電極45は、端面4a側に位置し、外部電極46は、端面4b側に位置している。
第一コイルL21と第二コイルL22とは、絶縁体層10の積層方向において、素体4の側面4dに近い方から、第一コイルL21、第二コイルL22の順に位置している。
第一コイルL21は、内部導体51及び内部導体52の端部同士が、内部導体51及び内部導体52の間に位置するスルーホール導体17で接続されることにより構成されている。内部導体51及び内部導体52は、素体4の内部において、絶縁体層10の積層方向に併置されている。内部導体52は、スパイラル状を呈している。内部導体51及び内部導体52は、絶縁体層10の積層方向において、側面4cに近い方から、内部導体51、内部導体52の順に位置している。
内部導体51の端部51aは、側面4eに露出しており、外部電極43と接続されている。内部導体52の端部52aは、素体4の側面4fに露出しており、外部電極45と接続されている。内部導体51の端部51aは第一コイルL21の一端E21に対応し、内部導体52の端部52aは第一コイルL21の他端E22に対応する。第一コイルL21は、各外部電極43,45と電気的に接続されている。
第二コイルL22は、内部導体53及び内部導体54の端部同士が、内部導体53及び内部導体54の間に位置するスルーホール導体18で接続されることにより構成されている。内部導体53及び内部導体54は、素体4の内部において、絶縁体層10の積層方向に併置されている。内部導体54は、スパイラル状を呈している。内部導体53及び内部導体54は、絶縁体層10の積層方向において、側面4dに近い方から、内部導体53、内部導体54の順に位置している。
内部導体53の端部53aは、側面4eに露出しており、外部電極44と接続されている。内部導体54の端部54aは、素体4の側面4fに露出しており、外部電極46と接続されている。内部導体53の端部53aは第二コイルL22の一端E23に対応し、内部導体54の端部52aは第二コイルL22の他端E24に対応する。第二コイルL22は、各外部電極44,46と電気的に接続されている。
スパイラル形状を呈する内部導体52及び内部導体54は、絶縁体層10の積層方向において、隣り合うように位置している。第一コイルL21と第二コイルL22とは、内部導体52と内部導体54とが磁気的に結合することで、いわゆるコモンモードフィルタを構成する。
第一及び第二ESDサプレッサSP21,SP22は、同じ層に位置している。第一及び第二ESDサプレッサSP21,SP22は、絶縁体層10の積層方向において、第二コイルL22よりも側面4dに近い。第三及び第四ESDサプレッサSP23,SP24は、同じ層に位置している。第三及び第四ESDサプレッサSP23,SP24は、絶縁体層10の積層方向において、第一コイルL21よりも側面4cに近い。
第一ESDサプレッサSP21は、第一放電電極61及び第二放電電極62と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極61と第二放電電極62とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極61と第二放電電極62とを接続している。
第一放電電極61は、引出部61aと対向部61bとを有している。引出部61aは、絶縁体層10の短手方向(側面4eと側面4fとが対向している方向)に延在している。対向部61bは、絶縁体層10の長手方向(一対の端面4a,4bが対向している方向)に延在している。引出部61aと、対向部61bとは、一体的に形成されている。第一放電電極61は、L字状を呈している。引出部61aは、側面4eに露出しており、外部電極43と接続されている。すなわち、第一放電電極61は、外部電極43を通して、第一コイルL21の一端E21と電気的に接続される。対向部61bは、第二放電電極62と対向している。
第二放電電極62は、絶縁体層10の長手方向に延在している。第二放電電極62は、引出部62aと、対向部62bと、を有している。引出部62aは、端面4aに露出しており、外部電極41と接続されている。対向部62bは、第一放電電極61の対向部61bと、絶縁体層10の短手方向で対向している。
第一放電電極61と第二放電電極62とは、対向部61bと対向部62bとが対向するように、互いに離間して配置されている。対向部61bと対向部62bとの間に、ギャップ部GP21が形成される(図8参照)。外部電極41及び外部電極43の間に所定以上の電圧が印加されると、第一放電電極61と第二放電電極62との間のギャップ部GP21において、放電が生じる。ギャップ部GP21の幅は、所望の放電特性が得られるように、所定の値に設定されている。
放電誘発部13は、第一放電電極61の対向部61b及び第二放電電極62の対向部62b同士を接続するように、第一放電電極61と第二放電電極62とに接している。すなわち、放電誘発部13は、第一及び第二放電電極61,62における互いに対向する部分同士を接続するように形成され、第一放電電極61と第二放電電極62との間の放電を発生し易くする機能を有する。
空洞部14は、第一ESDサプレッサSP21の位置において、素体4内に形成されている(図8及び図10参照)。空洞部14を画成する面は、第一及び第二放電電極61,62(対向部61b,62b)並びに放電誘発部13(対向部61b,62bから露出する部分)の表面13aと、当該表面13aに対向する面14bと、を含んでいる。空洞部14は、積層方向から見て、放電誘発部13の全体を覆うように位置している。空洞部14は、対向部61b,62bと、放電誘発部13(対向部61b,62bから露出する部分)と、に接している。空洞部14は、放電時における第一放電電極61、第二放電電極62、絶縁体層10及び放電誘発部13の熱膨張を吸収する機能を有する。
保護部15は、放電誘発部13と空洞部14とを囲むように素体4内に配置されている。これにより、保護部15は、対向部61b,62bも囲むように素体4内に配置されていることとなる。
第二ESDサプレッサSP22は、第一放電電極65及び第二放電電極62と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極65と第二放電電極62とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極65と第二放電電極62とを接続している。
第一放電電極65は、引出部65aと対向部65bとを有している。引出部65aは、絶縁体層10の短手方向に延在している。対向部65bは、絶縁体層10の長手方向に延在している。引出部65aと、対向部65bとは、一体的に形成されている。第一放電電極65は、L字状を呈している。引出部65aは、側面4fに露出しており、外部電極46と接続されている。すなわち、第一放電電極65は、外部電極46を通して、第二コイルL22の他端E24と電気的に接続される。対向部65bは、第二放電電極62と対向している。
第二放電電極62は、引出部62cと、対向部62dと、を有している。引出部62cは、端面4bに露出しており、外部電極42と接続されている。対向部62dは、第一放電電極65の対向部65bと、絶縁体層10の短手方向で対向している。引出部62a,62cと、対向部62b,62dとは、一体的に形成されている。
第一放電電極65と第二放電電極62とは、対向部65bと対向部62dとが対向するように、互いに離間して配置されている。対向部65bと対向部62dとの間に、ギャップ部GP22が形成される(図9参照)。外部電極42及び外部電極46の間に所定以上の電圧が印加されると、第一放電電極65と第二放電電極62との間のギャップ部GP22において、放電が生じる。ギャップ部GP22の幅は、所望の放電特性が得られるように、所定の値に設定されている。
放電誘発部13は、第一放電電極65の対向部65b及び第二放電電極62の対向部62d同士を接続するように、第一放電電極65と第二放電電極62とに接している。すなわち、放電誘発部13は、第一及び第二放電電極65,62における互いに対向する部分同士を接続するように形成され、第一放電電極65と第二放電電極62との間の放電を発生し易くする機能を有する。
空洞部14は、第二ESDサプレッサSP22の位置において、素体4内に形成されている(図9参照)。空洞部14を画成する面は、第一及び第二放電電極65,62(対向部65b,62d)並びに放電誘発部13(対向部65b,62dから露出する部分)の表面13aと、当該表面13aに対向する面14bと、を含んでいる。空洞部14は、積層方向から見て、放電誘発部13の全体を覆うように位置している。空洞部14は、対向部65b,62dと、放電誘発部13(対向部65b,62dから露出する部分)と、に接している。空洞部14は、放電時における第一放電電極65、第二放電電極62、絶縁体層10及び放電誘発部13の熱膨張を吸収する機能を有する。
保護部15は、放電誘発部13と空洞部14とを囲むように素体4内に配置されている。これにより、保護部15は、対向部65b,62dも囲むように素体4内に配置されていることとなる。
第三ESDサプレッサSP23は、第一放電電極68及び第二放電電極69と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極68と第二放電電極69とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極68と第二放電電極69とを接続している。
第一放電電極68は、引出部68aと対向部68bとを有している。引出部68aは、絶縁体層10の短手方向に延在している。対向部68bは、絶縁体層10の長手方向に延在している。引出部68aと、対向部68bとは、一体的に形成されている。第一放電電極68は、L字状を呈している。引出部68aは、側面4fに露出しており、外部電極45と接続されている。すなわち、第一放電電極68は、外部電極45を通して、第一コイルL21の他端E22と電気的に接続される。対向部68bは、第二放電電極69と対向している。
第二放電電極69は、絶縁体層10の長手方向に延在している。第二放電電極69は、引出部69aと、対向部69bと、を有している。引出部69aは、端面4aに露出しており、外部電極41と接続されている。対向部69bは、第一放電電極68の対向部68bと、絶縁体層10の短手方向で対向している。
第一放電電極68と第二放電電極69とは、対向部68bと対向部69bとが対向するように、互いに離間して配置されている。対向部68bと対向部69bとの間に、ギャップ部GP23が形成される(図8参照)。外部電極41及び外部電極45の間に所定以上の電圧が印加されると、第一放電電極68と第二放電電極69との間のギャップ部GP23において、放電が生じる。ギャップ部GP23の幅は、所望の放電特性が得られるように、所定の値に設定されている。
放電誘発部13は、第一放電電極68の対向部68b及び第二放電電極69の対向部69b同士を接続するように、第一放電電極68と第二放電電極69とに接している。すなわち、放電誘発部13は、第一及び第二放電電極68,69における互いに対向する部分同士を接続するように形成され、第一放電電極68と第二放電電極69との間の放電を発生し易くする機能を有する。
空洞部14は、第三ESDサプレッサSP23の位置において、素体4内に形成されている(図8及び図10参照)。空洞部14を画成する面は、第一及び第二放電電極68,69(対向部68b,69b)並びに放電誘発部13(対向部68b,69bから露出する部分)の表面13aと、当該表面13aに対向する面14bと、を含んでいる。空洞部14は、積層方向から見て、放電誘発部13の全体を覆うように位置している。空洞部14は、対向部68b,69bと、放電誘発部13(対向部68b,69bから露出する部分)と、に接している。空洞部14は、放電時における第一放電電極68、第二放電電極69、絶縁体層10及び放電誘発部13の熱膨張を吸収する機能を有する。
保護部15は、放電誘発部13と空洞部14とを囲むように素体4内に配置されている。これにより、保護部15は、対向部68b,69bも囲むように素体4内に配置されていることとなる。
第四ESDサプレッサSP24は、第一放電電極72及び第二放電電極69と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極72と第二放電電極69とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極72と第二放電電極69とを接続している。
第一放電電極72は、引出部72aと対向部72bとを有している。引出部72aは、絶縁体層10の短手方向に延在している。対向部72bは、絶縁体層10の長手方向に延在している。引出部72aと、対向部72bとは、一体的に形成されている。第一放電電極72は、L字状を呈している。引出部72aは、側面4eに露出しており、外部電極44と接続されている。すなわち、第一放電電極72は、外部電極44を通して、第二コイルL22の一端E23と電気的に接続される。対向部72bは、第二放電電極69と対向している。
第二放電電極69は、引出部69cと、対向部69dと、を有している。引出部69cは、端面4bに露出しており、外部電極42と接続されている。対向部69dは、第一放電電極72の対向部72bと、絶縁体層10の短手方向で対向している。引出部69a,69cと、対向部69b,69dとは、一体的に形成されている。
第一放電電極72と第二放電電極69とは、対向部72bと対向部69dとが対向するように、互いに離間して配置されている。対向部72bと対向部69dとの間に、ギャップ部GP24が形成される(図9参照)。外部電極42及び外部電極44の間に所定以上の電圧が印加されると、第一放電電極72と第二放電電極69との間のギャップ部GP24において、放電が生じる。ギャップ部GP24の幅は、所望の放電特性が得られるように、所定の値に設定されている。
放電誘発部13は、第一放電電極72の対向部72b及び第二放電電極69の対向部69d同士を接続するように、第一放電電極72と第二放電電極69とに接している。すなわち、放電誘発部13は、第一及び第二放電電極72,69における互いに対向する部分同士を接続するように形成され、第一放電電極72と第二放電電極69との間の放電を発生し易くする機能を有する。
空洞部14は、第四ESDサプレッサSP24の位置において、素体4内に形成されている(図9参照)。空洞部14を画成する面は、第一及び第二放電電極72,69(対向部72b,69d)並びに放電誘発部13(対向部72b,69dから露出する部分)の表面13aと、当該表面13aに対向する面14bと、を含んでいる。空洞部14は、積層方向から見て、放電誘発部13の全体を覆うように位置している。空洞部14は、対向部72b,69dと、放電誘発部13(対向部72b,69dから露出する部分)と、に接している。空洞部14は、放電時における第一放電電極72、第二放電電極69、絶縁体層10及び放電誘発部13の熱膨張を吸収する機能を有する。
保護部15は、放電誘発部13と空洞部14とを囲むように素体4内に配置されている。これにより、保護部15は、対向部72b,69dも囲むように素体4内に配置されていることとなる。
第2実施形態においても、絶縁体層10(素体4)を構成する電気絶縁材料よりも耐電圧が高い電気絶縁材料からなる保護部15が、放電誘発部13と空洞部14とを囲んでいる。これにより、素体4が、直接、放電に曝されることが防止され、素体4の絶縁劣化が抑制される。この結果、第一コイルL21及び第二コイルL22(コモンモードフィルタ)は所望の電気的特性を確保することができる。
(第3実施形態)
次に、図6及び図11〜図14を参照して、第3実施形態に係る静電気保護部品EP3の構成を説明する。図11は、第3実施形態に係る静電気保護部品が備える素体の構成を示す分解斜視図である。図12は、第3実施形態に係る静電気保護部品の、第一ESDサプレッサ及び第二ESDサプレッサを含む断面構成を示す図である。図13は、第3実施形態に係る静電気保護部品の、第三ESDサプレッサ及び第四ESDサプレッサを含む断面構成を示す図である。図14は、第3実施形態に係る静電気保護部品の、第一ESDサプレッサ及び第三ESDサプレッサを含む断面構成を示す図である。
静電気保護部品EP3は、図6及び図11〜図14に示されるように、素体4と、素体4の外表面に配置された複数の外部電極41〜外部電極46と、を備えている。静電気保護部品EP3は、第一コイルL31及び第二コイルL32、第一ESDサプレッサ(ESD吸収素子)SP31、第二ESDサプレッサ(ESD吸収素子)SP32、第三ESDサプレッサ(ESD吸収素子)SP33、及び第四ESDサプレッサ(ESD吸収素子)SP34、並びに、第一コンデンサC31、第二コンデンサC32、第三コンデンサC33、及び第四コンデンサC34を備えている。第一及び第二コイルL31,L32と、第一〜第四ESDサプレッサSP21〜SP24と、第一〜第四コンデンサC31〜C34とは、素体4の内部に配置されている。第一〜第四ESDサプレッサSP31〜SP34は、ESD吸収性能を有する。静電気保護部品EP2は、第一〜第四ESDサプレッサSP31〜SP34以外の受動素子として、一及び第二コイルL31,L32及び第一〜第四コンデンサC31〜C34を備えている。第一及び第二コイルL31,L32及び第一〜第四コンデンサC31〜C34は、いわゆるLCフィルタを構成している。
第一コイルL31と第二コイルL32とは、絶縁体層10の積層方向において、第一〜第四ESDサプレッサSP31〜SP34と第一〜第四コンデンサC31〜C34との間に配置されている。
第一コイルL31は、複数の内部導体751〜781の端部同士が、内部導体751〜781のそれぞれ間に位置する複数のスルーホール導体791〜811で接続されることにより構成されている。複数の内部導体751〜781は、素体4の内部において、絶縁体層10の積層方向に併置されている。複数の内部導体751〜781は、絶縁体層10の積層方向において、素体4の側面4cに近い方から、内部導体751、内部導体761、内部導体771、内部導体781の順に位置している。
スルーホール導体791は、内部導体751と内部導体761との間に位置し、内部導体751と内部導体761とを電気的に接続する。スルーホール導体801は、内部導体761と内部導体771との間に位置し、内部導体761と内部導体771とを電気的に接続する。スルーホール導体811は、内部導体771と内部導体781との間に位置し、内部導体771と内部導体781とを電気的に接続する。各スルーホール導体791〜811は、第一コイルL31の一部として機能する。
内部導体781の端部78a1は、素体4の側面4eに露出しており、外部電極43に接続されている。内部導体751の端部75a1は、素体4の側面4fに露出しており、外部電極45に接続されている。内部導体781の端部78a1は第一コイルL31の一端E31に対応し、内部導体751の端部75a1は第一コイルL31の他端E32に対応する。第一コイルL31は、各外部電極43,45と電気的に接続されている。
第二コイルL32は、複数の内部導体752〜782の端部同士が、内部導体752〜782のそれぞれ間に位置する複数のスルーホール導体792〜812で接続されることにより構成されている。複数の内部導体752〜782は、素体4の内部において、絶縁体層10の積層方向に併置されている。各内部導体752〜782は、各内部導体751〜781と、それぞれ同一の絶縁体層10上に配置されている。複数の内部導体752〜782は、絶縁体層10の積層方向において、素体4の側面4cに近い方から、内部導体752、内部導体762、内部導体772、内部導体782の順に位置している。
スルーホール導体792は、内部導体752と内部導体762との間に位置し、内部導体752と内部導体762とを電気的に接続する。スルーホール導体802は、内部導体762と内部導体772との間に位置し、内部導体762と内部導体772とを電気的に接続する。スルーホール導体812は、内部導体772と内部導体782との間に位置し、内部導体772と内部導体782とを電気的に接続する。各スルーホール導体792〜812は、第二コイルL32の一部として機能する。
内部導体782の端部78a2は、素体4の側面4eに露出しており、外部電極44に接続されている。内部導体752の端部75a2は、素体4の側面4fに露出しており、外部電極46に接続されている。内部導体782の端部78a2は第二コイルL32の一端E33に対応し、内部導体752の端部75a2は第二コイルL32の他端E34に対応する。第二コイルL32は、各外部電極44,46と電気的に接続されている。
第一ESDサプレッサSP31、第二ESDサプレッサSP32、第三ESDサプレッサSP33、及び第四ESDサプレッサSP34は、同じ層に位置している。第一〜第四ESDサプレッサSP31〜SP34は、絶縁体層10の積層方向において、第一及び第二コイルL31,L32よりも側面4dに近い。
第一ESDサプレッサSP31は、第一放電電極82及び第二放電電極84と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極82と第二放電電極84とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極82と第二放電電極84とを接続している。第二ESDサプレッサSP32は、第一放電電極83及び第二放電電極84と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極83と第二放電電極84とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極83と第二放電電極84とを接続している。
第一放電電極82は、引出部82aと対向部82bとを有している。引出部82aは、絶縁体層10の短手方向に延在している。対向部82bは、絶縁体層10の長手方向に延在している。引出部82aと、対向部82bとは、一体的に形成されている。第一放電電極82は、L字状を呈している。引出部82aは、側面4eに露出しており、外部電極43と接続されている。すなわち、第一放電電極82は、外部電極43を通して、第一コイルL31の一端と電気的に接続される。対向部82bは、第二放電電極84と対向している。
第一放電電極83は、引出部83aと対向部83bとを有している。引出部83aは、絶縁体層10の短手方向に延在している。対向部83bは、絶縁体層10の長手方向に延在している。引出部83aと、対向部83bとは、一体的に形成されている。第一放電電極83は、L字状を呈している。引出部83aは、側面4fに露出しており、外部電極45と接続されている。すなわち、第一放電電極83は、外部電極45を通して、第一コイルL31の他端と電気的に接続される。対向部83bは、第二放電電極84と対向している。
第二放電電極84は、絶縁体層10の長手方向に延在している。第二放電電極84は、引出部84aと、対向部84bと、を有している。引出部84aは、端面4aに露出しており、外部電極41と接続されている。対向部84bは、第一放電電極82,83の対向部82b,83bと、絶縁体層10の短手方向で対向している。
第一放電電極82と第二放電電極84とは、対向部82bと対向部84bとが対向するように、互いに離間して配置されている。対向部82bと対向部84bとの間に、ギャップ部GP31が形成される(図12参照)。外部電極41及び外部電極43の間に所定以上の電圧が印加されると、第一放電電極82と第二放電電極84との間のギャップ部GP31において、放電が生じる。ギャップ部GP31の幅は、所望の放電特性が得られるように、所定の値に設定されている。
第一放電電極83と第二放電電極84とは、対向部83bと対向部84bとが対向するように、互いに離間して配置されている。対向部83bと対向部84bとの間に、ギャップ部GP32が形成される(図12参照)。外部電極41及び外部電極45の間に所定以上の電圧が印加されると、第一放電電極83と第二放電電極84との間のギャップ部GP32において、放電が生じる。ギャップ部GP32の幅は、所望の放電特性が得られるように、所定の値に設定されている。
放電誘発部13は、第一放電電極82,83の対向部82b,83b及び第二放電電極84の対向部84b同士を接続するように、第一放電電極82,83と第二放電電極84とに接している。すなわち、放電誘発部13は、第一及び第二放電電極82,83,84における互いに対向する部分同士を接続するように形成され、第一放電電極82,83と第二放電電極84との間の放電を発生し易くする機能を有する。
空洞部14は、第一及び第二ESDサプレッサSP21,SP22の位置において、素体4内に形成されている(図12及び図14参照)。空洞部14を画成する面は、第一及び第二放電電極82,83,84(対向部82b,83b,84b)並びに放電誘発部13(対向部82b,83b,84bから露出する部分)の表面13aと、当該表面13aに対向する面14bと、を含んでいる。空洞部14は、積層方向から見て、放電誘発部13の全体を覆うように位置している。空洞部14は、対向部82b,83b,84bと、放電誘発部13(対向部82b,83b,84bから露出する部分)と、に接している。空洞部14は、放電時における第一放電電極82,83、第二放電電極84、絶縁体層10及び放電誘発部13の熱膨張を吸収する機能を有する。
保護部15は、放電誘発部13と空洞部14とを囲むように素体4内に配置されている。これにより、保護部15は、対向部82b,83b,84bも囲むように素体4内に配置されていることとなる。
第三ESDサプレッサSP33は、第一放電電極87及び第二放電電極84と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極87と第二放電電極84とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極87と第二放電電極84とを接続している。第四ESDサプレッサSP34は、第一放電電極88及び第二放電電極84と、放電誘発部13と、空洞部14と、保護部15と、を備えている。第一放電電極88と第二放電電極84とは、同一の絶縁体層10上において、互いに離間して配置されている。放電誘発部13は、第一放電電極88と第二放電電極84とを接続している。
第一放電電極87は、引出部87aと対向部87bとを有している。引出部87aは、絶縁体層10の短手方向に延在している。対向部87bは、絶縁体層10の長手方向に延在している。引出部87aと、対向部87bとは、一体的に形成されている。第一放電電極87は、L字状を呈している。引出部87aは、側面4eに露出しており、外部電極44と接続されている。すなわち、第一放電電極87は、外部電極44を通して、第二コイルL32の一端と電気的に接続される。対向部87bは、第二放電電極84と対向している。
第一放電電極88は、引出部88aと対向部88bとを有している。引出部88aは、絶縁体層10の短手方向に延在している。対向部88bは、絶縁体層10の長手方向に延在している。引出部88aと、対向部88bとは、一体的に形成されている。第一放電電極88は、L字状を呈している。引出部88aは、側面4fに露出しており、外部電極46と接続されている。すなわち、第一放電電極88は、外部電極46を通して、第二コイルL32の他端と電気的に接続される。対向部83bは、第二放電電極84と対向している。
第二放電電極84は、絶縁体層10の長手方向に延在している。第二放電電極84は、引出部84cと、対向部84dと、を有している。引出部84cは、端面4bに露出しており、外部電極42と接続されている。対向部84dは、第一放電電極87,88の対向部87b,88bと、絶縁体層10の短手方向で対向している。
第一放電電極87と第二放電電極84とは、対向部87bと対向部84dとが対向するように、互いに離間して配置されている。対向部87bと対向部84dとの間に、ギャップ部GP33が形成される(図13参照)。外部電極42及び外部電極44の間に所定以上の電圧が印加されると、第一放電電極87と第二放電電極84との間のギャップ部GP33において、放電が生じる。ギャップ部GP33の幅は、所望の放電特性が得られるように、所定の値に設定されている。
第一放電電極88と第二放電電極84とは、対向部88bと対向部84dとが対向するように、互いに離間して配置されている。対向部88bと対向部84dとの間に、ギャップ部GP34が形成される(図13参照)。外部電極42及び外部電極46の間に所定以上の電圧が印加されると、第一放電電極88と第二放電電極84との間のギャップ部GP34において、放電が生じる。ギャップ部GP34の幅は、所望の放電特性が得られるように、所定の値に設定されている。
放電誘発部13は、第一放電電極87,88の対向部87b,88b及び第二放電電極84の対向部84d同士を接続するように、第一放電電極87,88と第二放電電極84とに接している。すなわち、放電誘発部13は、第一及び第二放電電極87,88,84における互いに対向する部分同士を接続するように形成され、第一放電電極87,88と第二放電電極84との間の放電を発生し易くする機能を有する。
空洞部14は、第3及び第四ESDサプレッサSP23,SP24の位置において、素体4内に形成されている(図13及び図14参照)。空洞部14を画成する面は、第一及び第二放電電極87,88,84(対向部87b,88b,84d)並びに放電誘発部13(対向部87b,88b,84dから露出する部分)の表面13aと、当該表面13aに対向する面14bと、を含んでいる。空洞部14は、積層方向から見て、放電誘発部13の全体を覆うように位置している。空洞部14は、対向部87b,88b,84dと、放電誘発部13(対向部87b,88b,84dから露出する部分)と、に接している。空洞部14は、放電時における第一放電電極87,88、第二放電電極84、絶縁体層10及び放電誘発部13の熱膨張を吸収する機能を有する。
保護部15は、放電誘発部13と空洞部14とを囲むように素体4内に配置されている。これにより、保護部15は、対向部87b,88b,84dも囲むように素体4内に配置されていることとなる。
第3実施形態においても、絶縁体層10(素体4)を構成する電気絶縁材料よりも耐電圧が高い電気絶縁材料からなる保護部15が、放電誘発部13と空洞部14とを囲んでいる。これにより、素体4が、直接、放電に曝されることが防止され、素体4の絶縁劣化が抑制される。この結果、第一及び第二コイルL31,L32及び第一〜第四コンデンサC31〜C34(LCフィルタ)は所望の電気的特性を確保することができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
第一放電電極11,61,65,68,72,82,83,87,88及び第二放電電極12,62,69,84の構成は、図2、図7及び図11に示された構成に限定されず、形状、長さ、及び幅が適宜変更されていてもよい。
静電気保護部品EP1,EP2,EP3が備えるESDサプレッサSP1,SP21〜SP24,SP31〜SP34の数も、図2、図7及び図11に示された数に限定されず、ESDサプレッサSP1,SP21〜SP24,SP31〜SP34の数は適宜変更されていてもよい。
静電気保護部品EP1,EP2,EP3は、ESD吸収素子(ESDサプレッサSP1、第一〜第四ESDサプレッサSP1,SP21〜SP24,SP31〜SP34、及び第一〜第四ESDサプレッサSP1,SP21〜SP24,SP31〜SP34)以外の受動素子として、コイル(コイルL1並びに第一及び第二コイルL21,L22,L31,L32)又はコンデンサ(第一〜第四コンデンサC31〜C34)を備えているが、静電気保護部品は、コイル又はコンデンサ以外の受動素子を備えていてもよい。
静電気保護部品は、ESD吸収素子とは異なる受動素子として、コンデンサのみを備えていてもよい。この場合、素体4(絶縁体層10)は、電気絶縁材料としての誘電体材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)から構成されていてもよい。素体4が上述した誘電体材料からなる場合、保護部15は、上述した誘電体材料よりも耐電圧が高い電気絶縁材料により構成される。これにより、誘電体材料からなる素体4が、直接、放電に曝されることが防止され、素体4の絶縁劣化を抑制することができる。保護部15を構成する電気絶縁材料には、ホウケイ酸ガラス又はフォルステライトなどが用いられる。ホウケイ酸ガラスとして、上述した特開2009−298684号公報に記載された誘電体磁器組成物又は特許第2641521号公報に記載された絶縁性磁器組成物などを用いることができる。
素体4(絶縁体層10)が、保護部15を構成する電気絶縁材料により構成されていると、上述したように、素体4の絶縁劣化は抑制される。しかしながら、素体4を構成する電気絶縁材料が保護部15を構成する電気絶縁材料である場合、コンデンサにて、所望の電気的特性(たとえば、静電容量値など)を確保することは難しい。