JP6179263B2 - 静電気保護部品 - Google Patents

Description

本発明は、静電気保護部品に関する。

複数の絶縁体層が積層されてなる素体と、複数の内部導体が互いに接続されることにより構成され、素体内に配置されるコイルと、互いに離間して配置された第一及び第二放電電極を含んで構成され、素体内に配置されるＥＳＤサプレッサと、を備える静電気保護部品が知られている（例えば、特許文献１参照）。互いに離間して配置された第一及び第二放電電極と、第一及び第二放電電極における互いに対向する部分同士を接続するように第一及び第二放電電極に接し且つ金属粒子を含有する放電誘発部と、を含んで構成されるＥＳＤサプレッサと、を備え、空洞部が、第一及び第二放電電極における互いに対向する上記部分同士並びに放電誘発部に接するように配置されている静電気保護部品も知られている（例えば、特許文献２参照）。

特開２００３−１２３９３６号公報 特開２０１１−２４３８９６号公報

ＥＳＤサプレッサ（静電気保護部品）では、第一及び第二放電電極は互いに離間して配置されているため、当該電極間に所定値以上の電圧が印加されると、離間部分において放電が生じる。放電誘発部は、第一及び第二放電電極の離間部分における放電を発生し易くする機能を有する。すなわち、ＥＳＤサプレッサは、ＥＳＤ（Electro-Static Discharge：静電気放電）吸収性能を有している。

特許文献２に記載された静電気保護部品によれば、ＥＳＤサプレッサが上記放電誘発部を有すると共に、空洞部が配置されているため、第一及び第二放電電極（互いに対向する部分）の間で放電を適切に生じさせることができ、所望のＥＳＤ吸収性能を容易に確保することができる。このため、特許文献１に記載されたような、素体内にコイルとＥＳＤサプレッサとが配置された構成を備える静電気保護部品においても、所望のＥＳＤ吸収性能を容易に確保するために、放電誘発部と空洞部とを導入することが考えられる。

しかしながら、素体内にコイルとＥＳＤサプレッサとが配置された構成を備える静電気保護部品に、放電誘発部と空洞部とを導入した場合、以下のような問題点が生じる懼れがある。素体内に、内部導体により構成されるコイルと、放電誘発部を含んで構成されるＥＳＤサプレッサと、が配置される場合、内部導体と放電誘発部とが内部に配置された素体を得る必要がある。素体は、通常、焼成などの熱処理を施す過程を経ることにより得られる。このとき、内部導体を構成する材料が放電誘発部に拡散する可能性がある。

内部導体を構成する材料が放電誘発部に拡散すると、放電誘発部の特性が変化する。内部導体を構成する材料、すなわち、導体材料が放電誘発部に拡散すると、放電誘発部の電気抵抗が低下し、第一及び第二放電電極の間で放電が、比較的低い電圧で生じてしまう。放電誘発部への導体材料の拡散量が多いと、放電誘発部が実質的に導体となり、第一及び第二放電電極の間がショートしてしまう。

素体内にコイルとＥＳＤサプレッサとが配置された構成を備える静電気保護部品では、コイルを構成する内部導体と、ＥＳＤサプレッサに含まれる第一及び第二放電電極または放電誘発部との間に寄生容量が生じる。第一及び第二放電電極に接する放電誘発部は、金属粒子を含有しており誘電率が高いため、これに起因して、コイルとＥＳＤサプレッサとの間に生じる寄生容量が比較的大きくなる。寄生容量は、例えばノイズ特性の劣化又は伝送信号の特性劣化といった要因の一つになってしまう。

本発明は、放電誘発部の特性の変化を抑制し、コイルとＥＳＤサプレッサとの間に発生する寄生容量を低減することが可能な静電気保護部品を提供することを目的とする。

本発明に係る静電気保護部品は、複数の絶縁体層が積層されてなる素体と、複数の内部導体が互いに接続されることにより構成され、素体内に配置されるコイルと、互いに離間して配置された第一及び第二放電電極と、第一及び第二放電電極における互いに対向する部分同士を接続するように第一及び第二放電電極に接し且つ金属粒子を含有する放電誘発部と、を含んで構成され、複数の絶縁体層の積層方向でコイルと並ぶように素体内に配置されるＥＳＤサプレッサと、を備え、第一及び第二放電電極は、積層方向で見て、放電誘発部よりもコイル側に位置し、素体は、コイル側から積層方向に見たときに放電誘発部の全体を覆うように位置し、第一及び第二放電電極における互いに対向する部分同士並びに放電誘発部に接する空洞部を有している。

本発明に係る静電気保護部品では、空洞部が、第一及び第二放電電極における互いに対向する部分同士並びに放電誘発部に接している。これにより、第一及び第二放電電極における互いに対向する部分の間での放電が適切に生じることとなり、所望のＥＳＤ吸収性能を容易に確保することができる。

空洞部は、更に、コイル側から積層方向に見たときに放電誘発部の全体を覆うように位置している。すなわち、空洞部が、コイル（内部導体）と放電誘発部との間に位置している。空洞部は、通常、素体を得るための熱処理を施す過程において、樹脂などの材料が消失することにより形成される。空洞部を形成するための材料が消失する温度は、内部導体を構成する材料よりも低いことから、内部導体を構成する材料が拡散し得る状態に至るまでに、空洞部が形成されている。したがって、内部導体を構成する材料が拡散し得る状態であっても、空洞部がコイル（内部導体）と放電誘発部との間に位置しているため、空洞部により、内部導体を構成する材料が放電誘発部に拡散するのが抑制される。この結果、放電誘発部の特性の変化を抑制することができる。

空洞部は、コイル側から積層方向に見たときに放電誘発部の全体を覆うように位置している。すなわち、放電誘発部よりも低誘電率の空洞部が、コイル（内部導体）と放電誘発部との間に位置している。このため、放電誘発部が金属粒子を含有することにより誘電率が高い状態であっても、放電誘発部よりも低誘電率の空洞部がコイル（内部導体）と放電誘発部との間に位置しているため、空洞部により、放電誘発部の誘電率に起因して発生する寄生容量が低減される。この結果、コイルとＥＳＤサプレッサとの間に発生する寄生容量を低減することができる。

内部導体を構成する材料の融点は、金属粒子を構成する材料の融点よりも低くてもよい。金属粒子に比して内部導体の方が、構成する材料の融点が低い場合、内部導体を構成する材料の拡散が生じやすい。しかしながら、空洞部が、コイル側から積層方向に見たときに放電誘発部の全体を覆うように位置しているため、内部導体を構成する材料が比較的拡散が生じやすい状態にあっても、内部導体を構成する材料が放電誘発部に至るのを確実に抑制することができる。

第一放電電極は、積層方向に直交する一の方向に延在する第一側面部を有し、第二放電電極は、一の方向に延在する第二側面部を有し、第一及び第二放電電極は、第一側面部と第二側面部とが対向するように互いに離間するように配置されていてもよい。この場合、第一放電電極では、第二側面部と対向する第一側面部が放電可能な領域となり、第二放電電極では、第一側面部と対向する第二側面部が放電可能な領域となる。第一及び第二側面部同士が対向するように第一及び第二放電電極が配置された構成では、第一及び第二放電電極の端部同士が対向するように第一及び第二放電電極が配置された構成に比して、放電可能な領域を長く設定することが可能である。放電可能な領域が長いほど、静電気保護部品としての耐久性が向上する。

本発明によれば、放電誘発部の特性の変化を抑制し、コイルとＥＳＤサプレッサとの間に発生する寄生容量を低減することが可能な静電気保護部品を提供することができる。

第１実施形態に係る静電気保護部品を示す斜視図である。 第１実施形態に係る素体の構成を示す分解斜視図である。 図１に示されたIII−III線に沿った断面構成を示す図である。 図１に示されたIV−IV線に沿った断面構成を示す図である。 第１実施形態に係る静電気保護部品の製造方法を示すフロー図である。 第２及び第３実施形態に係る静電気保護部品を示す斜視図である。 第２実施形態に係る素体の構成を示す分解斜視図である。 第２実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第３ＥＳＤサプレッサを含む断面構成を示す図である。 第２実施形態に係る静電気保護部品の、第２ＥＳＤサプレッサ及び第４ＥＳＤサプレッサを含む断面構成を示す図である。 第２実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第４ＥＳＤサプレッサを含む断面構成を示す図である。 第３実施形態に係る素体の構成を示す分解斜視図である。 第３実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第２ＥＳＤサプレッサを含む断面構成を示す図である。 第３実施形態に係る静電気保護部品の、第３ＥＳＤサプレッサ及び第４ＥＳＤサプレッサを含む断面構成を示す図である。 第３実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第３ＥＳＤサプレッサを含む断面構成を示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
まず、図１〜図４を参照して、第１実施形態に係る静電気保護部品１の構成を説明する。図１は、本実施形態に係る静電気保護部品を示す斜視図である。図２は、素体の構成を示す分解斜視図である。図３は、図１に示されたIII−III線に沿った断面構成を示す図である。図４は、図１に示されたIV−IV線に沿った断面構成を示す図である。

本実施形態に係る静電気保護部品１は、電子機器の回路基板に実装され、ＥＳＤから電子機器を保護する電子部品である。図１〜図４に示されるように、静電気保護部品１は、略直方体形状を呈する素体４と、素体４の外表面に配置された外部電極５、外部電極６、外部電極７及び外部電極８と、素体４の内部に配置されたコイルＬ１と、素体４の内部に配置されたＥＳＤ吸収性能を有するＥＳＤサプレッサＳＰ１と、を備えている。以下、素体４の積層方向をＺ方向（上下方向）、積層方向の端面及び断面における短手方向をＸ方向、長手方向をＹ方向とする。

素体４は、複数の絶縁体層１０が積層されて構成されている。各絶縁体層１０は、略長方形状を有している。各絶縁体層１０は、電気絶縁性を有する絶縁体であり、絶縁体グリーンシートの焼結体から構成される。実際の素体４では、各絶縁体層１０は、その間の境界が視認できない程度に一体化されている。素体４は、外表面として、互いに対向する一対の端面４ａ，４ｂと、端面４ａ，４ｂに隣り合う四つの側面を有している。四つの側面のうち一の側面４ｃは、図示しない他の電子機器（例えば、回路基板又は電子部品など）に対面する面（実装面）として規定されている。

外部電極５及び外部電極６は、素体４の一の側面４ｃの長手方向（図のＹ方向）における両端部の位置に配置されている。外部電極７は、素体４の一方の端面４ａの全面を覆い且つその一部が当該端面４ａと隣り合う四側面上に回り込むようにして形成されている。すなわち、外部電極７は、素体４の一方の端面４ａ側に配置されている。外部電極８は、素体４の他方の端面４ｂの全面を覆い且つその一部が当該端面４ｂと隣り合う四側面上に回り込むようにして形成されている。すなわち、外部電極８は、素体４の他方の端面４ｂ側に配置されている。外部電極５と外部電極７とは互いに接続され、外部電極６と外部電極８とは互いに接続される（図４参照）。

コイルＬ１は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体２１、導体２２、導体２３、及び導体２４の端部同士が、各スルーホール導体３１，３２，３３で接続されることにより構成されている。各導体２１〜２４は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体２１、導体２２、導体２３及び導体２４の順に併置されている。

スルーホール導体３１は、導体２１と導体２２との間に位置し、導体２１と導体２２とを電気的に接続する。スルーホール導体３２は、導体２２と導体２３との間に位置し、導体２２と導体２３とを電気的に接続する。スルーホール導体３３は、導体２３と導体２４との間に位置し、導体２３と導体２４とを電気的に接続する。各スルーホール導体３１〜３３は、コイルＬ１の一部として機能する。

導体２４の端部２４ａは、素体４の端面４ａまで引き出され当該端面４ａに露出しており、外部電極７と接続される（図４参照）。導体２１の端部２１ａは、素体４の端面４ｂまで引き出され当該端面４ｂに露出しており、外部電極８と接続される。導体２４の端部２４ａはコイルＬ１の一端Ｅ１_１に対応し、導体２１の端部２１ａはコイルＬ１の他端Ｅ１_２に対応する。よって、コイルＬ１は、各外部電極７，８と電気的に接続される。コイルＬ１の直流抵抗は各外部電極７，８において測定することができる。

ＥＳＤサプレッサＳＰ１は、積層方向において、コイルＬ１よりも素体４の側面４ｃに近い位置に形成されている。ＥＳＤサプレッサＳＰ１は、同一の絶縁体層１０に互いに離間して配置される第一放電電極１１及び第二放電電極１２と、第一放電電極１１と第二放電電極１２とを接続する放電誘発部１３と、を含んで構成されている。

第一放電電極１１は、端部１１ａと、絶縁体層１０の長手方向（図のＹ方向）に延在する第一側面部１１ｂと、を有している。第一放電電極１１の端部１１ａは、スルーホール導体３４により、接続導体３８と接続される。接続導体３８は、スルーホール導体３５により、外部電極５と接続される。これにより、第一放電電極１１は、外部電極５と電気的に接続される。

第二放電電極１２は、端部１２ａと、絶縁体層１０の長手方向に延在する第二側面部１２ｂと、を有している。第二放電電極１２の端部１２ａは、スルーホール導体３６により、接続導体３９と接続される。接続導体３９は、スルーホール導体３７により、外部電極６と接続される。これにより、第二放電電極１２は、外部電極６と電気的に接続される。

上述したように、外部電極５と外部電極７とが接続されていると共に外部電極６と外部電極８とが接続されているため、ＥＳＤサプレッサＳＰ１は、外部電極５を通して外部電極７と電気的に接続されると共に外部電極６を通して外部電極８と電気的に接続される。したがって、外部電極７と外部電極８との間で、ＥＳＤサプレッサＳＰ１とコイルＬ１とは並列接続される。

第一放電電極１１と第二放電電極１２とは、積層方向に直交する一の方向に延在する第一側面部１１ｂと、当該一の方向に延在する第二側面部１２ｂとが、対向するように互いに離間して配置されている。すなわち、絶縁体層１０の長手方向（図のＹ方向）に直交する方向（図のＸ方向）に隣り合うように配置しており、互いに離間して対向している。これにより、第一側面部１１ｂと第二側面部１２ｂとの間にギャップ部ＧＰ１が形成される（図３参照）。このような構成により、外部電極７及び外部電極８に所定以上の電圧が印加されると、第一放電電極１１と第二放電電極１２との間のギャップ部ＧＰ１において、放電が生じる。

放電誘発部１３は、第一放電電極１１及び第二放電電極１２と外部電極５及び外部電極６との間に位置している。放電誘発部１３は、第一放電電極１１の第一側面部１１ｂ及び第二放電電極１２第二側面部１２ｂ同士を接続するように、第一放電電極１１及び第二放電電極１２と接する。すなわち、放電誘発部１３は、第一及び第二放電電極１１，１２における互いに対向する部分同士を接続するように形成され、第一放電電極１１と第二放電電極１２との間の放電を発生し易くする機能を有する。

素体４は、空洞部１４を有する（図３及び図４参照）。空洞部１４は、放電誘発部１３とコイルＬ１との間に位置している。空洞部１４を画成する面は、放電誘発部１３における第一及び第二放電電極１１，１２が配置される面１３ａと、面１３ａに対向する面１４ｂと、を含んでいる。面１３ａは、放電誘発部１３におけるコイルＬ１と対向する面でもある。面１３ａに対向する面１４ｂは、絶縁体層１０の積層方向において面１３ａとコイルＬ１との間に位置している。面１３ａの上には、第一及び第二放電電極１１，１２が、その互いに対向する部分である第一及び第二側面部１１ｂ，１２ｂが載置されるようにして形成されている。

面１３ａに対向する面１４ｂは、面１３ａよりも大きく形成されており、絶縁体層１０の積層方向から見て、面１３ａの全体を覆うように形成されている。すなわち、空洞部１４は、コイルＬ１側から積層方向に見て、放電誘発部１３の全体を覆うように位置している。空洞部１４を画成する面は、放電誘発部１３の面１３ａを含んでいるので、空洞部１４は、面１３ａの上に位置する第一側面部１１ｂ及び第二側面部１２ｂと、放電誘発部１３とに接する。空洞部１４は、放電時における第一放電電極１１、第二放電電極１２、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

次に、各構成要素の材料について詳細に説明する。

外部電極５〜８と、第一放電電極１１と、第二放電電極１２とは、それぞれＡｇ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、Ｍｏ、又はＷを含有する導体材料によって構成される。外部電極５〜８は、合金として、Ａｇ／Ｐｄ合金、Ａｇ／Ｃｕ合金、Ａｇ／Ａｕ合金、又はＡｇ／Ｐｔ合金などを用いることができる。

絶縁体層１０は、Ｆｅ_２Ｏ_３、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＭｇＯ、ＳｉＯ_２、ＴｉＯ_２、Ｍｎ_２Ｏ_３、ＳｒＯ、ＣａＯ、ＢａＯ、ＳｎＯ_２、Ｋ_２О、Ａｌ_２Ｏ_３、ＺｒＯ_２、又はＢ_２Ｏ_３などの中の単独材料によって構成される。絶縁体層１０は、これらの二種類以上を混合させたセラミック材料によって構成されてもよい。絶縁体層１０には、ガラスが含有されていてもよい。絶縁体層１０には、低温焼結を可能とするために酸化銅（ＣｕＯ又はＣｕ_２Ｏ）が含有されていることが好ましい。

各導体２１〜２４、各スルーホール導体３１〜３７、及び各接続導体３８，３９は、例えばＡｇ又はＰｄなどの導体材料を含んでいる。各導体２１〜２４、各スルーホール導体３１〜３７、及び各接続導体３８，３９は、上記導体材料を含む導電性ペーストの焼結体として構成される。

放電誘発部１３は、Ｆｅ_２Ｏ_３、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＭｇＯ、ＳｉＯ_２、ＴｉＯ_２、Ｍｎ_２Ｏ_３、ＳｒＯ、ＣａＯ、ＢａＯ、ＳｎＯ_２、Ｋ_２О、Ａｌ_２Ｏ_３、ＺｒＯ_２、又はＢ_２Ｏ_３などの中の単独材料を含んで構成される。放電誘発部１３は、これらの二種類以上を混合させた材料を含んで構成されてもよい。放電誘発部１３には、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、Ａｇ／Ｐｄ合金、Ａｇ／Ｃｕ合金、Ａｇ／Ａｕ合金、又はＡｇ／Ｐｔ合金などの金属粒子が含有されている。放電誘発部１３に金属粒子として含有されている金属材料の融点は、コイルＬ１を構成する各導体２１〜２４に含有されている導体材料の融点よりも高くてもよい。放電誘発部１３には、ＲｕＯ_２などの半導体粒子が含有されていることが好ましい。放電誘発部１３には、ガラス又は酸化鉛（ＳｎＯ又はＳｎＯ_２）が含有されていてもよい。

次に、図５を参照して、本実施形態における静電気保護部品の製造方法について説明する。図５は、本実施形態に係る静電気保護部品の製造方法を示すフロー図である。

まず、絶縁体層１０を構成する材料のスラリーを調合し（Ｓ１）、絶縁体層１０用のグリーンシートを形成する（Ｓ２）。具体的には、酸化銅（ＣｕＯ）を含む所定量の誘電体粉末と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合し、絶縁体層１０用のスラリーを調合する。誘電体粉末には、Ｍｇ、Ｃｕ、Ｚｎ、Ｓｉ、又はＳｒの酸化物（他の誘電体材料でもよい）を主成分として含む誘電体材料を用いることができる。その後、ドクターブレード法などによって、ＰＥＴフィルム上にスラリーを塗布し、厚さ２０μｍ程度のグリーンシートを形成する。なお、各絶縁体層１０における各スルーホール導体３１〜３７の形成予定位置には、レーザ加工によって貫通孔が形成されている。

絶縁体層１０用のグリーンシートを形成した後、当該グリーンシートの所定の位置に、放電誘発材料スラリー、導体ペースト、及び溶剤（空洞用ラッカー）をそれぞれ印刷する（Ｓ３）。放電誘発材料スラリーの印刷は、絶縁体層１０用のシートに、焼成後の放電誘発部１３を形成するための放電誘発材料スラリーを調合して塗布することにより行う（Ｓ３Ａ）。具体的には、所定量に秤量した酸化錫、絶縁体、及び導体の各粉末と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合し、放電誘発材料スラリーを調合する。例えば、酸化錫として工業用のＳｎＯ_２を使用でき、絶縁体として誘電体粉末を使用できる。誘電体粉末には、Ｍｇ、Ｃｕ、Ｚｎ、Ｓｉ、又はＳｒの酸化物（他の誘電体材料でもよい）を主成分として含む誘電体材料を用いることができる。導体粉末として、Ａｇ／Ｐｄ粉を用いることができる（Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、又はその混合物若しくは化合物などでもよい）。酸化錫の粒子とＡｇ／Ｐｄ合金の金属粒子が混在する状態となるように、各粉末を十分に混合する。放電誘発材料スラリーは、後述する焼成工程により、放電誘発部１３となる。

導体ペーストの印刷は、絶縁体層１０用のグリーンシートに、導体パターンを形成するための導体ペーストをスクリーン印刷などによって塗布することにより行う（Ｓ３Ｂ）。導体パターンは、後述する焼成工程により、各導体２１〜２４、第一及び第二放電電極１１，１２、並びに、各接続導体３８，３９、並びに、各外部電極５，６となる。各導体パターンは、スクリーン印刷した後、乾燥することによって形成される。貫通孔には、各導体パターンの形成の際に導体ペーストが充填される。貫通孔に充填された導体ペーストは、後述する焼成工程により、各スルーホール導体３１〜３７となる。

空洞用ラッカーの印刷は、絶縁体層１０用のグリーンシートに、既に印刷された放電誘発材料スラリーと、同じく既に印刷された第一及び第二放電電極１１，１２の第一及び第二側面部１１ｂ，１２ｂを形成するための導体ペーストと、を覆うように、空洞用ラッカーを塗布することにより行う（Ｓ３Ｃ）。空洞用ラッカーは、空洞部１４を形成するための塗料である。

放電誘発材料スラリー、導体ペースト、及び空洞用ラッカーが印刷された絶縁体層１０用のグリーンシートを、順次積層させ（Ｓ４）、プレスし（Ｓ５）、個々の静電気保護部品１の大きさになるように積層体を切断する（Ｓ６）。絶縁体層１０用のグリーンシートの積層順序は、焼成後に形成される各構成の積層方向における順序が、回路基板に対する実装面である素体４の側面４ｃに近い方から順に、各外部電極５，６、各接続導体３８，３９、放電誘発部１３、第一及び第二放電電極１１，１２、空洞部１４、及び各導体２１〜２４となるように編集する。

続いて、絶縁体層１０用のグリーンシートの積層体が切断されて得られた各グリーンチップのバレル研磨を行う（Ｓ７）。これにより、角部や稜線が丸められたグリーンチップが得られる。

次に、バレル研磨工程の後、グリーンチップを所定の条件（例えば、大気中で８５０〜９５０℃で２時間）焼成する（Ｓ８）。これにより、グリーンチップは、焼成により、素体４となる。焼成工程では、空洞用ラッカーが消失する。これにより、第一及び第二放電電極１１，１２の側面部１１ｂ，１２ｂと、放電誘発部１３のコイルＬ１と対向する面１３ａの全体とを覆う空洞部１４が形成される。この結果、素体４内に、第一放電電極１１、第二放電電極１２、放電誘発部１３、及び空洞部１４を含んで構成されるＥＳＤサプレッサＳＰ１が形成される。すなわち、焼成工程を経ることにより、ＥＳＤサプレッサＳＰ１とコイルＬ１とが内部に配置された素体４と、素体４の外表面に配置された各外部電極５，６と、が備えられた中間体が得られる。このとき、ＥＳＤサプレッサＳＰ１に含まれる空洞部１４は、放電誘発部１３とコイルＬ１との間において、絶縁体層１０の積層方向から見て、放電誘発部１３のコイルＬ１と対向する面１３ａの全体を覆うように形成されている。

続いて、ＥＳＤサプレッサＳＰ１の特性について測定を行う（Ｓ９）。ここでは、得られた上記中間体の各外部電極５，６にプローブを接触させて、ＥＳＤサプレッサＳＰ１の特性を測定する。ＥＳＤサプレッサＳＰ１の特性として、ＥＳＤサプレッサＳＰ１の静電容量及び絶縁抵抗などの電気的な特性を測定する。このとき、外部電極５は第一放電電極１１と電気的に接続され、外部電極６は第二放電電極１２と電気的に接続されるので、外部電極５及び外部電極６にプローブを接触させることにより、ＥＳＤサプレッサＳＰ１の特性を測定することができる。

続いて、素体４に各外部電極７，８用の導体ペーストを塗布し（Ｓ１０）、所定条件（例えば、大気中で６００〜８００℃で２時間）にて熱処理を行い、各外部電極７，８を焼き付けて形成する（Ｓ１１）。このとき、外部電極７はコイルＬ１の一端Ｅ１_１（導体２４の端部２４ａ）及び外部電極５と接続するように形成され、外部電極８はコイルＬ１の他端Ｅ１_２（導体２１の端部２１ａ）及び外部電極６と接続するように形成される。

続いて、静電気保護部品１についての特性検査を行う（Ｓ１２）。特に、コイルＬ１が有する特性について測定を行う。各外部電極７，８にはコイルＬ１の両端が接続されるので、各外部電極７，８にプローブを接触させることにより、コイルＬ１の直流抵抗などの特性を測定することができる。その後、各外部電極７，８の表面にめっきを施す（Ｓ１３）。めっきは、電解めっきが好ましく、例えば、Ｎｉ／Ｓｎ、Ｃｕ／Ｎｉ／Ｓｎ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ／Ａｇ、Ｎｉ／Ａｇなどを用いることができる。

以上の過程を経て、静電気保護部品１が得られる。

以上のように、本実施形態では、空洞部１４が、第一及び第二放電電極１１，１２のギャップ部ＧＰ１と放電誘発部１３とに接している。これにより、第一及び第二放電電極１１，１２におけるギャップ部ＧＰ１での放電が適切に生じることとなり、所望のＥＳＤ吸収性能を容易に確保することができる。

空洞部１４は、更に、コイルＬ１側から積層方向に見たときに放電誘発部１３の全体を覆うように位置している。すなわち、空洞部１４が、コイルＬ１（内部導体２１〜２４）と放電誘発部１３との間に位置している。空洞部１４は、通常、素体４を得るための熱処理を施す過程において、樹脂などの材料が消失することにより形成される。空洞部１４を形成するための材料が消失する温度は、内部導体２１〜２４を構成する材料よりも低いことから、内部導体２１〜２４を構成する材料が拡散し得る状態に至るまでに、空洞部１４が形成されている。したがって、内部導体２１〜２４を構成する材料が拡散し得る状態であっても、空洞部１４がコイルＬ１（内部導体２１〜２４）と放電誘発部１３との間に位置しているため、空洞部１４により、内部導体２１〜２４を構成する材料が放電誘発部１３に拡散するのが抑制される。この結果、放電誘発部１３の特性の変化を抑制することができる。

空洞部１４は、コイルＬ１側から積層方向に見たときに放電誘発部１３の全体を覆うように位置している。すなわち、放電誘発部１３よりも低誘電率の空洞部１４が、コイルＬ１（内部導体２１〜２４）と放電誘発部１３との間に位置している。このため、放電誘発部１３が金属粒子を含有することにより誘電率が高い状態であっても、放電誘発部１３よりも低誘電率の空洞部１４がコイルＬ１（内部導体２１〜２４）と放電誘発部１３との間に位置しているため、空洞部１４により、放電誘発部１３の誘電率に起因して発生する寄生容量が低減される。この結果、コイルＬ１とＥＳＤサプレッサＳＰ１との間に発生する寄生容量を低減することができる。

内部導体２１〜２４を構成する材料の融点は、金属粒子を構成する材料の融点よりも低くてもよいものとしている。金属粒子に比して内部導体２１〜２４の方が、構成する材料の融点が低い場合、内部導体２１〜２４を構成する材料の拡散が生じやすい。しかしながら、空洞部１４が、コイルＬ１側から積層方向に見たときに放電誘発部１３の全体を覆うように位置しているため、内部導体２１〜２４を構成する材料が比較的拡散が生じやすい状態にあっても、内部導体２１〜２４を構成する材料が放電誘発部１３に至るのを確実に抑制することができる。

第一放電電極１１は、絶縁体層１０の長手方向に延在する第一側面部１１ｂを有し、第二放電電極１２は、絶縁体層１０の長手方向に延在する第二側面部１２ｂを有し、第一及び第二放電電極１１，１２は、第一側面部１１ｂと第二側面部１２ｂとが対向するように互いに離間するように配置されている。よって、第一放電電極１１では、第二側面部１２ｂと対向する第一側面部１１ｂが放電可能な領域となり、第二放電電極１２では、第一側面部１１ｂと対向する第二側面部１２ｂが放電可能な領域となる。第一及び第二側面部１１ｂ，１２ｂ同士が対向するように第一及び第二放電電極１１，１２が配置された構成では、第一及び第二放電電極１１，１２の端部１１ａ，１２ａ同士が対向するように第一及び第二放電電極１１，１２が配置された構成に比して、放電可能な領域を長く設定することが可能である。放電可能な領域が長いほど、静電気保護部品１としての耐久性が向上する。

（第２実施形態）
次に、図６〜図１０を参照して、第２実施形態に係る静電気保護部品２の構成を説明する。図６は、第２及び第３実施形態に係る静電気保護部品を示す斜視図である。図７は、第２実施形態に係る素体の構成を示す分解斜視図である。図８は、第２実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第３ＥＳＤサプレッサを含む断面構成を示す図である。図９は、第２実施形態に係る静電気保護部品の、第２ＥＳＤサプレッサ及び第４ＥＳＤサプレッサを含む断面構成を示す図である。図１０は、第２実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第４ＥＳＤサプレッサを含む断面構成を示す図である。

本実施形態に係る静電気保護部品２は、図６〜図１０に示されるように、素体４と、素体４の外表面に配置された外部電極４１、外部電極４２、外部電極４３、外部電極４４、外部電極４５及び外部電極４６と、素体４の内部に配置された第１コイルＬ２_１及び第２コイルＬ２_２と、素体４の内部に配置されたＥＳＤ吸収性能を有する第１ＥＳＤサプレッサＳＰ２_１、第２ＥＳＤサプレッサＳＰ２_２、第３ＥＳＤサプレッサＳＰ２_３及び第４ＥＳＤサプレッサＳＰ２_４と、を備えている。

外部電極４１は、素体４の端面４ａの一部を覆い、且つ、外部電極４１の一部が当該端面４ａと隣り合う側面４ｃ及び側面４ｄに回り込むようにして形成されている。外部電極４２は、素体４の端面４ｂの一部を覆い、且つ、外部電極４２の一部が当該端面４ｂと隣り合う側面４ｃ及び側面４ｄに回り込むようにして形成されている。

外部電極４３及び外部電極４４は、素体４の端面４ａと隣り合う側面４ｅの長手方向（図のＹ方向）における両端部の位置に配置されている。外部電極４３及び外部電極４４は、その一部が素体４の側面４ｅと隣り合う側面４ｃ及び側面４ｄに回り込むようにして形成されている。

外部電極４５及び外部電極４６は、素体４の端面４ａと隣り合う側面４ｆの長手方向における両端部の位置に配置されている。外部電極４５及び外部電極４６は、その一部が素体４の側面４ｆと隣り合う側面４ｃ及び側面４ｄに回り込むようにして形成されている。

第１コイルＬ２_１と第２コイルＬ２_２とは、絶縁体層１０の積層方向において、素体４の側面４ｄに近い方から第１コイルＬ２_１及び第２コイルＬ２_２の順に併置されている。第１コイルＬ２_１は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体５１及び導体５２の端部同士が、導体５１及び導体５２の間に位置するスルーホール導体１５で接続されることにより構成されている。導体５１は、スパイラル状を呈している。導体５１及び導体５２は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体５１及び導体５２の順に併置されている。

導体５１の端部５１ａは、素体４の側面４ｅまで引き出され、当該側面４ｅに露出しており、外部電極４３と接続される。導体５２の端部５２ａは、素体４の側面４ｆまで引き出され、当該側面４ｆに露出しており、外部電極４５と接続される。導体５１の端部５１ａは第１コイルＬ２_１の一端Ｅ２_１に対応し、導体５２の端部５２ａは第１コイルＬ２_１の他端Ｅ２_２に対応する。よって、第１コイルＬ２_１は、各外部電極４３，４５と電気的に接続される。

第２コイルＬ２_２は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体５３及び導体５４の端部同士が、導体５３及び導体５４の間に位置するスルーホール導体１６で接続されることにより構成されている。導体５４は、スパイラル状を呈している。導体５３及び導体５４は、絶縁体層１０の積層方向に、素体４の側面４ｄに近い方から、導体５３及び導体５４の順に併置されている。

導体５３の端部５３ａは、素体４の側面４ｅまで引き出され、当該側面４ｅに露出しており、外部電極４４と接続される。導体５４の端部５４ａは、素体４の側面４ｆまで引き出され、当該側面４ｆに露出しており、外部電極４６と接続される。導体５３の端部５３ａは第２コイルＬ２_２の一端Ｅ２_３に対応し、導体５４の端部５４ａは第２コイルＬ２_２の他端Ｅ２_４に対応する。よって、第２コイルＬ２_２は、各外部電極４４，４６と電気的に接続される。

第１コイルＬ２_１と第２コイルＬ２_２とは、スパイラル形状を呈する導体５２及び導体５４が磁気的に結合することで、いわゆるコモンモードフィルタを構成している。

第１ＥＳＤサプレッサＳＰ２_１と第２ＥＳＤサプレッサＳＰ２_２とは、同一の絶縁体層１０上に配置され、絶縁体層１０の積層方向において、第２コイルＬ２_２よりも素体４の側面４ｄに近い位置に形成されている。第１ＥＳＤサプレッサＳＰ２_１は、同一の絶縁体層１０に互いに離間して配置される第一放電電極６１及び第二放電電極６２と、第一放電電極６１と第二放電電極６２とを接続する放電誘発部６３と、放電誘発部６３を覆う空洞部６４と、を含んで構成されている。

第一放電電極６１は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極６１は、絶縁体層１０の短手方向に延在し、端部６１ａを有している。端部６１ａは、素体４の側面４ｅまで引き出され、当該側面４ｅに露出しており、外部電極４３と接続される。すなわち、第一放電電極６１は、外部電極４３を通して、第１コイルＬ２_１の一端Ｅ２_１と電気的に接続される。第一放電電極６１は、絶縁体層１０の長手方向に延在し、第二放電電極６２と対向する第一側面部６１ｂを有している。

第二放電電極６２は、絶縁体層１０の長手方向に延在し、端部６２ａと、第一放電電極６１の第一側面部６１ｂと対向する第二側面部６２ｂと、を有している。端部６２ａは、素体４の端面４ａまで引き出され、当該端面４ａに露出しており、外部電極４１と接続される。

第一放電電極６１と第二放電電極６２とは、積層方向に直交する一の方向に延在する第一側面部６１ｂと、当該一の方向に延在する第二側面部６２ｂとが、対向するように互いに離間して配置されている。これにより、第一側面部６１ｂと第二側面部６２ｂとの間にギャップ部ＧＰ２_１が形成される（図８参照）。このような構成により、外部電極４１及び外部電極４３の間に所定以上の電圧が印加されると、第一放電電極６１と第二放電電極６２との間のギャップ部ＧＰ２_１において、放電が生じる。

放電誘発部６３は、第一放電電極６１及び第二放電電極６２と素体４の側面４ｄとの間に位置している。放電誘発部６３は、第一放電電極６１の第一側面部６１ｂ及び第二放電電極６２の第二側面部６２ｂ同士を接続するように、第一放電電極６１及び第二放電電極６２と接する。すなわち、放電誘発部６３は、第一及び第二放電電極６１，６２における互いに対向する部分同士を接続するように形成され、第一放電電極６１と第二放電電極６２との間の放電を発生し易くする機能を有する。

素体４は、空洞部６４を有する（図８及び図１０参照）。空洞部６４は、放電誘発部６３と第２コイルＬ２_２との間に位置している。空洞部６４を画成する面は、放電誘発部６３における第一及び第二放電電極６１，６２が配置される面６３ａと、面６３ａに対向する面６４ｂと、を含んでいる。面６３ａは、放電誘発部６３における第２コイルＬ２_２と対向する面でもある。面６３ａに対向する面６４ｂは、絶縁体層１０の積層方向において面６３ａと第２コイルＬ２_２との間に位置している。面６３ａの上には、第一及び第二放電電極６１，６２が、その互いに対向する部分である第一及び第二側面部６１ｂ，６２ｂが載置されるようにして形成されている。

面６３ａに対向する面６４ｂは、面６３ａよりも大きく形成されており、絶縁体層１０の積層方向から見て、面６３ａの全体を覆うように形成されている。すなわち、空洞部６４は、第２コイルＬ２_２側から積層方向に見て、放電誘発部６３の全体を覆うように位置している。空洞部６４を画成する面は、放電誘発部６３の面６３ａを含んでいるので、空洞部６４は、面６３ａの上に位置する第一側面部６１ｂ及び第二側面部６２ｂと、放電誘発部６３とに接する。空洞部６４は、放電時における第一放電電極６１、第二放電電極６２、絶縁体層１０及び放電誘発部６３の熱膨張を吸収する機能を有する。

第２ＥＳＤサプレッサＳＰ２_２は、同一の絶縁体層１０に互いに離間して配置される第一放電電極６５と第二放電電極６２と、第一放電電極６５と第二放電電極６２とを接続する放電誘発部６６と、放電誘発部６６を覆う空洞部６７と、を含んで構成されている。

第一放電電極６５は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極６５は、絶縁体層１０の短手方向に延在し、端部６５ａを有している。端部６５ａは、素体４の側面４ｆまで引き出され、当該側面４ｆに露出しており、外部電極４６と接続される。すなわち、第一放電電極６５は、外部電極４６を通して、第２コイルＬ２_２の他端Ｅ２_４と電気的に接続される。第一放電電極６５は、絶縁体層１０の長手方向に延在し、第二放電電極６２と対向する第一側面部６５ｂを有している。

第二放電電極６２は、絶縁体層１０の長手方向に延在し、端部６２ｃと、第一放電電極６５の第一側面部６５ｂと対向する第二側面部６２ｄと、を有している。端部６２ｃは、素体４の端面４ｂまで引き出され、当該端面４ｂに露出しており、外部電極４２と接続される。

第一放電電極６５と第二放電電極６２とは、積層方向に直交する一の方向に延在する第一側面部６５ｂと、当該一の方向に延在する第二側面部６２ｄとが、対向するように互いに離間して配置されている。これにより、第一側面部６５ｂと第二側面部６２ｄとの間にギャップ部ＧＰ２_２が形成される（図９参照）。このような構成により、外部電極４２及び外部電極４６の間に所定以上の電圧が印加されると、第一放電電極６５と第二放電電極６２との間のギャップ部ＧＰ２_２において、放電が生じる。

放電誘発部６６は、第一放電電極６５及び第二放電電極６２と素体４の側面４ｄとの間に位置している。放電誘発部６６は、第一放電電極６５の第一側面部６５ｂ及び第二放電電極６２の第二側面部６２ｄ同士を接続するように、第一放電電極６５及び第二放電電極６２と接する。すなわち、放電誘発部６６は、第一及び第二放電電極６５，６６における互いに対向する部分同士を接続するように形成され、第一放電電極６５と第二放電電極６２との間の放電を発生し易くする機能を有する。

素体４は、空洞部６７を有する（図９参照）。空洞部６７は、放電誘発部６６と第２コイルＬ２_２との間に位置している。空洞部６７を画成する面は、放電誘発部６６における第一及び第二放電電極６５，６２が配置される面６６ａと、面６６ａに対向する面６７ｂと、を含んでいる。面６６ａは、放電誘発部６６における第２コイルＬ２_２と対向する面でもある。面６６ａに対向する面６７ｂは、絶縁体層１０の積層方向において面６６ａと第２コイルＬ２_２との間に位置している。面６６ａの上には、第一及び第二放電電極６５，６２が、その互いに対向する部分である第一及び第二側面部６５ｂ，６２ｄが載置されるようにして形成されている。

面６６ａに対向する面６７ｂは、面６６ａよりも大きく形成されており、絶縁体層１０の積層方向から見て、面６６ａの全体を覆うように形成されている。すなわち、空洞部６７は、第２コイルＬ２_２側から積層方向に見て、放電誘発部６６の全体を覆うように位置している。空洞部６７を画成する面は、放電誘発部６６の面６６ａを含んでいるので、空洞部６７は、面６６ａの上に位置する第一側面部６５ｂ及び第二側面部６２ｄと、放電誘発部６６とに接する。空洞部６７は、放電時における第一放電電極６５、第二放電電極６２、絶縁体層１０及び放電誘発部６６の熱膨張を吸収する機能を有する。

第３ＥＳＤサプレッサＳＰ２_３と第４ＥＳＤサプレッサＳＰ２_４とは、同一の絶縁体層１０上に配置され、絶縁体層１０の積層方向において、第１コイルＬ２_１よりも素体４の側面４ｃに近い位置に形成されている。第３ＥＳＤサプレッサＳＰ２_３は、同一の絶縁体層１０に互いに離間して配置される第一放電電極６８及び第二放電電極６９と、第一放電電極６８と第二放電電極６９とを接続する放電誘発部７０と、放電誘発部７０を覆う空洞部７１と、を含んで構成されている。

第一放電電極６８は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極６８は、絶縁体層１０の短手方向に延在し、端部６８ａを有している。端部６８ａは、素体４の側面４ｆまで引き出され、当該側面４ｆに露出しており、外部電極４５と接続される。すなわち、第一放電電極６８は、外部電極４５を通して、第１コイルＬ２_１の他端Ｅ２_２と電気的に接続される。第一放電電極６８は、絶縁体層１０の長手方向に延在し、第二放電電極６９と対向する第一側面部６８ｂを有している。

第二放電電極６９は、絶縁体層１０の長手方向に延在し、端部６９ａと、第一放電電極６８の側面部６８ｂと対向する第二側面部６９ｂと、を有している。端部６９ａは、素体４の端面４ａまで引き出され、当該端面４ａに露出しており、外部電極４１と接続される。

第一放電電極６８と第二放電電極６９とは、積層方向に直交する一の方向に延在する第一側面部６８ｂと、当該一の方向に延在する第二側面部６９ｄとが、対向するように互いに離間して配置されている。これにより、第一側面部６８ｂと第二側面部６９ｂとの間にギャップ部ＧＰ２_３が形成される（図８参照）。このような構成により、外部電極４１及び外部電極４５の間に所定以上の電圧が印加されると、第一放電電極６８と第二放電電極６９との間のギャップ部ＧＰ２_３において、放電が生じる。

放電誘発部７０は、第一放電電極６８及び第二放電電極６９と素体４の側面４ｃとの間に位置している。放電誘発部７０は、第一放電電極６８の第一側面部６８ｂ及び第二放電電極６９の第二側面部６９ｂ同士を接続するように、第一放電電極６８及び第二放電電極６９と接する。すなわち、放電誘発部７０は、第一及び第二放電電極６８，６９における互いに対向する部分同士を接続するように形成され、第一放電電極６８と第二放電電極６９との間の放電を発生し易くする機能を有する。

素体４は、空洞部７１を有する（図８参照）。空洞部７１は、放電誘発部７０と第１コイルＬ２_１との間に位置している。空洞部７１を画成する面は、放電誘発部７０における第一及び第二放電電極６８，６９が配置される面７０ａと、面７０ａに対向する面７１ｂと、を含んでいる。面７０ａは、放電誘発部７０における第１コイルＬ２_１と対向する面でもある。面７０ａに対向する面７１ｂは、絶縁体層１０の積層方向において面７０ａと第１コイルＬ２_１との間に位置している。面７０ａの上には、第一及び第二放電電極６８，６９が、その互いに対向する部分である第一及び第二側面部６８ｂ，６９ｂが載置されるようにして形成されている。

面７０ａに対向する面７１ｂは、面７０ａよりも大きく形成されており、絶縁体層１０の積層方向から見て、面７０ａの全体を覆うように形成されている。すなわち、空洞部７１は、第１コイルＬ２_１側から積層方向に見て、放電誘発部７０の全体を覆うように位置している。空洞部７１を画成する面は、放電誘発部７０の面７０ａと、面７０ａに対向する面７１ｂとを含んでいるので、空洞部７１は、面７０ａの上に位置する第一側面部６８ｂ及び第二側面部６９ｂと、放電誘発部７０とに接する。空洞部７１は、放電時における第一放電電極６８、第二放電電極６９、絶縁体層１０及び放電誘発部７０の熱膨張を吸収する機能を有する。

第４ＥＳＤサプレッサＳＰ２_４は、同一の絶縁体層１０に互いに離間して配置される第一放電電極７２と第二放電電極６９と、第一放電電極７２と第二放電電極６９とを接続する放電誘発部７３と、放電誘発部７３を覆う空洞部７４と、を含んで構成されている。

第一放電電極７２は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極７２は、絶縁体層１０の短手方向に延在し、端部７２ａを有している。端部７２ａは、素体４の側面４ｅまで引き出され、当該側面４ｅに露出しており、外部電極４４と接続される。すなわち、第一放電電極７２は、外部電極４４を通して、第２コイルＬ２_２の一端Ｅ２_３と電気的に接続される。第一放電電極７２は、絶縁体層１０の長手方向に延在し、第二放電電極６９と対向する第一側面部７２ｂを有している。

第二放電電極６９は、絶縁体層１０の長手方向に延在し、端部６９ｃと、第一放電電極７２の第一側面部７２ｂと対向する第二側面部６９ｄと、を有している。端部６９ｃは、素体４の端面４ｂまで引き出され、当該端面４ｂに露出しており、外部電極４２と接続される。

第一放電電極７２と第二放電電極６９とは、積層方向に直交する一の方向に延在する第一側面部７２ｂと、当該一の方向に延在する第二側面部６９ｄとが、対向するように互いに離間して配置されている。これにより、第一側面部７２ｂと第二側面部６９ｄとの間にギャップ部ＧＰ２_４が形成される（図９参照）。このような構成により、外部電極４２及び外部電極４４の間に所定以上の電圧が印加されると、第一放電電極７２と第二放電電極６９との間のギャップ部ＧＰ２_４において、放電が生じる。

放電誘発部７３は、第一放電電極７２及び第二放電電極６９と素体４の側面４ｃとの間に位置している。放電誘発部７３は、第一放電電極７２の第一側面部７２ｂ及び第二放電電極６９の第二側面部６９ｄ同士を接続するように、第一放電電極７２及び第二放電電極６９と接する。すなわち、放電誘発部７３は、第一及び第二放電電極７２，６９における互いに対向する部分同士を接続するように形成され、第一放電電極７２と第二放電電極６９との間の放電を発生し易くする機能を有する。

素体４は、空洞部７４を有する（図９及び図１０参照）。空洞部７４は、放電誘発部７３と第１コイルＬ２_１との間に位置している。空洞部７４を画成する面は、放電誘発部７３における第一及び第二放電電極７２，６９が配置される面７３ａと、面７３ａに対向する面７４ｂと、を含んでいる。面７３ａは、放電誘発部７３における第１コイルＬ２_１と対向する面でもある。面７３ａに対向する面７４ｂは、絶縁体層１０の積層方向において面７３ａと第１コイルＬ２_１との間に位置している。面７３ａの上には、第一及び第二放電電極７２，６９が、その互いに対向する部分である第一及び第二側面部７２ｂ，６９ｄが載置されるようにして形成されている。

面７３ａに対向する面７４ｂは、面７３ａよりも大きく形成されており、絶縁体層１０の積層方向から見て、面７３ａの全体を覆うように形成されている。すなわち、空洞部７４は、第１コイルＬ２_１側から積層方向に見て、放電誘発部７３の全体を覆うように位置している。空洞部７４を画成する面は、放電誘発部７３の面７３ａを含んでいるので、空洞部７４は、面７３ａの上に位置する第一側面部７２ｂ及び第二側面部６９ｄと、放電誘発部７３とに接する。空洞部７４は、放電時における第一放電電極７２、第二放電電極６９、絶縁体層１０及び放電誘発部７３の熱膨張を吸収する機能を有する。

以上のように、本第２実施形態においても、上述した第１実施形態と同様に、第１コイルＬ２_１側から積層方向に見たときに、空洞部６４は放電誘発部６３の全体を覆うように位置し、空洞部６７は放電誘発部６６の全体を覆うように位置している。第２コイルＬ２_２側から積層方向に見たときに、空洞部７１は放電誘発部７０の全体を覆うように位置し、空洞部７４は放電誘発部７３の全体を覆うように位置している。よって、各空洞部６４，６７，７１，７４が、第１コイルＬ２_１及び第２コイルＬ２_２（内部導体５１〜５４）と各放電誘発部６３，６６，７０，７３との間に位置している。したがって、内部導体５１〜５４を構成する材料が拡散し得る状態であっても、各空洞部６４，６７，７１，７４により、内部導体５１〜５４を構成する材料が各放電誘発部６３，６６，７０，７３に拡散するのが抑制される。この結果、各放電誘発部６３，６６，７０，７３の特性の変化を抑制することができる。

各放電誘発部６３，６６，７０，７３よりも低誘電率の各空洞部６４，６７，７１，７５が、第１コイルＬ２_１及び第２コイルＬ２_２（内部導体５１〜５４）と各放電誘発部６３，６６，７０，７３との間に位置している。したがって、各放電誘発部６３，６６，７０，７３が金属粒子を含有することにより誘電率が高い状態であっても、空洞部６４，６７，７１，７４により、放電誘発部１３の誘電率に起因して発生する寄生容量が低減される。この結果、第１コイルＬ２_１と第３ＥＳＤサプレッサＳＰ２_３及び第４ＥＳＤサプレッサＳＰ２_４との間に発生する寄生容量を低減することができると共に、第２コイルＬ２_２と第１ＥＳＤサプレッサＳＰ２_１及び第２ＥＳＤサプレッサＳＰ２_２との間に発生する寄生容量を低減することができる。

（第３実施形態）
次に、図６及び図１１〜図１３を参照して、第３実施形態に係る静電気保護部品３の構成を説明する。図１１は、第３実施形態に係る静電気保護部品が備える素体の構成を示す分解斜視図である。図１２は、第３実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第２ＥＳＤサプレッサを含む断面構成を示す図である。図１３は、第３実施形態に係る静電気保護部品の、第３ＥＳＤサプレッサ及び第４ＥＳＤサプレッサ及び第６ＥＳＤサプレッサを含む断面構成を示す図である。図１４は、第３実施形態に係る静電気保護部品の、第１ＥＳＤサプレッサ及び第３ＥＳＤサプレッサを含む断面構成を示す図である。

本実施形態に係る静電気保護部品３は、図６及び図１１〜図１３に示されるように、素体４と、素体４の外表面に配置された外部電極４１、外部電極４２、外部電極４３、外部電極４４、外部電極４５及び外部電極４６と、素体４の内部に配置された第１コイルＬ３_１と、第２コイルＬ３_２と、素体４の内部に配置されたＥＳＤ吸収性能を有する第１ＥＳＤサプレッサＳＰ３_１、第２ＥＳＤサプレッサＳＰ３_２、第３ＥＳＤサプレッサＳＰ３_３、及び第４ＥＳＤサプレッサＳＰ３_４と、素体４の内部に配置された第１コンデンサＣ３_１、第２コンデンサＣ３_２、第３コンデンサＣ３_３、第４コンデンサＣ３_４と、を備えている。素体４及び外部電極４１〜４６の構成は、第２実施形態に係る静電気保護部品２と同様である。

第１コイルＬ３_１と第２コイルＬ３_２とは、絶縁体層１０の積層方向において、第１〜第４ＥＳＤサプレッサＳＰ３_１，ＳＰ３_２，ＳＰ３_３，ＳＰ３_４と第１〜第４コンデンサＣ３_１，Ｃ３_２，Ｃ３_３，Ｃ３_４との間に形成されている。第１コイルＬ３_１は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体７５_１、導体７６_１、導体７７_１及び導体７８_１の端部同士が、各導体７５_１〜７８_１の間に位置する各スルーホール導体７９_１〜８１_１で接続されることにより構成されている。各導体７５_１〜７８_１は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体７５_１、導体７６_１、導体７７_１、及び導体７８_１の順に併置されている。

スルーホール導体７９_１は、導体７５_１と導体７６_１との間に位置し、導体７５_１と導体７６_１とを電気的に接続する。スルーホール導体８０_１は、導体７６_１と導体７７_１との間に位置し、導体７６_１と導体７７_１とを電気的に接続する。スルーホール導体８１_１は、導体７７_１と導体７８_１との間に位置し、導体７７_１と導体７８_１とを電気的に接続する。各スルーホール導体７９_１〜８１_１は、第１コイルＬ３_１の一部として機能する。

導体７８_１の端部７８ａ_１は、素体４の側面４ｅまで引き出され当該側面４ｅに露出しており、外部電極４３と接続される。導体７５_１の端部７５ａ_１は、素体４の側面４ｆまで引き出され当該側面４ｆに露出しており、外部電極４５と接続される。導体７８_１の端部７８ａ_１は第１コイルＬ３_１の一端Ｅ３_１に対応し、導体７５_１の端部７５ａ_１は第１コイルＬ３_１の他端Ｅ３_２に対応する。よって、第１コイルＬ３_１は、各外部電極４３，４５と電気的に接続される。

第２コイルＬ３_２は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体７５_２、導体７６_２、導体７７_２及び導体７８_２の端部同士が、各導体７５_２〜７８_２の間に位置する各スルーホール導体７９_２〜８１_２で接続されることにより構成されている。各導体７５_２〜７８_２は、各導体７５_１〜７８_１と、それぞれ同一の絶縁体層１０上に配置されている。すなわち、各導体７５_２〜７８_２は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体７５_２、導体７６_２、導体７７_２、及び導体７８_２の順に併置されている。

スルーホール導体７９_２は、導体７５_２と導体７６_２との間に位置し、導体７５_２と導体７６_２とを電気的に接続する。スルーホール導体８０_２は、導体７６_２と導体７７_２との間に位置し、導体７６_２と導体７７_２とを電気的に接続する。スルーホール導体８１_２は、導体７７_２と導体７８_２との間に位置し、導体７７_２と導体７８_２とを電気的に接続する。各スルーホール導体７９_２〜８１_２は、第２コイルＬ３_２の一部として機能する。

導体７８_２の端部７８ａ_２は、素体４の側面４ｅまで引き出され当該側面４ｅに露出しており、外部電極４４と接続される。導体７５_２の端部７５ａ_２は、素体４の側面４ｆまで引き出され当該側面４ｆに露出しており、外部電極４６と接続される。導体７８_２の端部７８ａ_２は第２コイルＬ３_２の一端Ｅ３_３に対応し、導体７５_２の端部７５ａ_２は第２コイルＬ３_２の他端Ｅ３_４に対応する。よって、第２コイルＬ３_２は、各外部電極４４，４６と電気的に接続される。

第１ＥＳＤサプレッサＳＰ３_１、第２ＥＳＤサプレッサＳＰ３_２、第３ＥＳＤサプレッサＳＰ３_３、及び第４ＥＳＤサプレッサＳＰ３_４は、同一の絶縁体層１０上に配置され、絶縁体層１０の積層方向において、第１コイルＬ３_１及び第２コイルＬ３_２よりも素体４の側面４ｄに近い位置に形成されている。第１ＥＳＤサプレッサＳＰ３_１、は、同一の絶縁体層１０に互いに離間して配置される第一放電電極８２及び第二放電電極８４と、第一放電電極８２と第二放電電極８４とを接続する放電誘発部８５と、放電誘発部８５を覆う空洞部８６と、を含んで構成されている。第２ＥＳＤサプレッサＳＰ３_２、は、同一の絶縁体層１０に互いに離間して配置される第一放電電極８３及び第二放電電極８４と、第一放電電極８３と第二放電電極８４とを接続する放電誘発部８５と、放電誘発部８５を覆う空洞部８６と、を含んで構成されている。

第一放電電極８２は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極８２は、絶縁体層１０の短手方向に延在し、端部８２ａを有している。端部８２ａは、素体４の側面４ｅまで引き出され、当該側面４ｅに露出しており、外部電極４３と接続される。すなわち、第一放電電極８２は、外部電極４３を通して、第１コイルＬ３_１の一端Ｅ３_１と電気的に接続される。第一放電電極８２は、絶縁体層１０の長手方向に延在し、第二放電電極８４と対向する第一側面部８２ｂを有している。

第一放電電極８３は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極８３は、絶縁体層１０の短手方向に延在し、端部８３ａを有している。端部８３ａは、素体４の側面４ｆまで引き出され、当該側面４ｆに露出しており、外部電極４５と接続される。すなわち、第一放電電極８３は、外部電極４５を通して、第１コイルＬ３_１の他端Ｅ３_２と電気的に接続される。第一放電電極８３は、絶縁体層１０の長手方向に延在し、第二放電電極８４と対向する第一側面部８３ｂを有している。

第二放電電極８４は、絶縁体層１０の長手方向に延在し、端部８４ａと、各第一放電電極８２，８３の各第一側面部８２ｂ，８３ｂと対向する側面部８４ｂと、を有している。端部８４ａは、素体４の端面４ａまで引き出され、当該端面４ａに露出しており、外部電極４１と接続される。

第一放電電極８２と第二放電電極８４とは、積層方向に直交する一の方向に延在する第一側面部８２ｂと、当該一の方向に延在する第二側面部８４ｂとが、対向するように互いに離間して配置されている。これにより、第一側面部８２ｂと第二側面部８４ｂとの間にギャップ部ＧＰ３_１が形成される（図１２参照）。このような構成により、外部電極４１及び外部電極４３の間に所定以上の電圧が印加されると、第一放電電極８２と第二放電電極８４との間のギャップ部ＧＰ３_１において、放電が生じる。

第一放電電極８３と第二放電電極８４とは、積層方向に直交する一の方向に延在する第一側面部８３ｂと、当該一の方向に延在する第二側面部８４ｂとが、対向するように互いに離間して配置されている。これにより、第一側面部８３ｂと第二側面部８４ｂとの間にギャップ部ＧＰ３_２が形成される（図１２参照）。このような構成により、外部電極４１及び外部電極４５の間に所定以上の電圧が印加されると、第一放電電極８３と第二放電電極８４との間のギャップ部ＧＰにおいて、放電が生じる。

放電誘発部８５は、各第一放電電極８２，８３及び第二放電電極８４と素体４の側面４ｄとの間に位置している。放電誘発部８５は、各第一放電電極８２，８３の各第一側面部８２ｂ，８３ｂ及び第二放電電極８４の第二側面部８４ｂ同士を接続するように、各第一放電電極８２，８３及び第二放電電極８４と接する。すなわち、放電誘発部８５は、各第一放電電極８２，８３及び第二放電電極８４における互いに対向する部分同士を接続するように形成され、各第一放電電極８２，８３と第二放電電極８４との間の放電を発生し易くする機能を有する。

素体４は、空洞部８６を有する（図１２及び図１４参照）。空洞部８６は、放電誘発部８５と第１コイルＬ３_１及び第２コイルＬ３_２との間に位置している。空洞部８６を画成する面は、放電誘発部８５における各第一放電電極８２，８３及び第二放電電極８４が配置される面８５ａと、面８５ａに対向する面８６ｂと、を含んでいる。面８５ａは、放電誘発部８５における第１コイルＬ３_１及び第２コイルＬ３_２と対向する面でもある。面８５ａに対向する面８６ｂは、絶縁体層１０の積層方向において面８５ａと第１コイルＬ３_１及び第２コイルＬ３_２との間に位置している。面８５ａの上には、各第一放電電極８２，８３と第二放電電極８４とが、その互いに対向する部分である各第一側面部８２ｂ，８３ｂ及び第二側面部８４ｂが載置されるようにして形成されている。

面８５ａに対向する面８６ｂは、面８５ａよりも大きく形成されており、絶縁体層１０の積層方向から見て、面８５ａの全体を覆うように形成されている。すなわち、空洞部８６は、第１コイルＬ３_１及び第２コイルＬ３_２側から積層方向に見て、放電誘発部８５の全体を覆うように位置している。空洞部８６を画成する面は、放電誘発部８５の面８５ａを含んでいるので、空洞部８６は、面８５ａの上に位置する第一側面部８２ｂ及び第二側面部８４ｂと、第一側面部８３ｂ及び第二側面部８４ｂと、放電誘発部８５とに接する。空洞部８６は、放電時における各第一放電電極８２，８３、第二放電電極８４、絶縁体層１０及び放電誘発部８５の熱膨張を吸収する機能を有する。

第３ＥＳＤサプレッサＳＰ３_３は、同一の絶縁体層１０に互いに離間して配置される第一放電電極８７及び第二放電電極８４と、第一放電電極８７と第二放電電極８４とを接続する放電誘発部８９と、放電誘発部８９を覆う空洞部９０と、を含んで構成されている。第４ＥＳＤサプレッサＳＰ３_４、は、同一の絶縁体層１０に互いに離間して配置される第一放電電極８８及び第二放電電極８４と、第一放電電極８８と第二放電電極８４とを接続する放電誘発部８９と、放電誘発部８９を覆う空洞部９０と、を含んで構成されている。

第一放電電極８７は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極８７は、絶縁体層１０の短手方向に延在し、端部８７ａを有している。端部８７ａは、素体４の側面４ｅまで引き出され、当該側面４ｅに露出しており、外部電極４４と接続される。すなわち、第一放電電極８７は、外部電極４４を通して、第２コイルＬ３_２の一端Ｅ３_３と電気的に接続される。第一放電電極８７は、絶縁体層１０の長手方向に延在し、第二放電電極８４と対向する第一側面部８７ｂを有している。

第一放電電極８８は、絶縁体層１０の短手方向及び長手方向に延在するＬ字状を呈している。第一放電電極８８は、絶縁体層１０の短手方向に延在し、端部８８ａを有している。端部８８ａは、素体４の側面４ｆまで引き出され、当該側面４ｆに露出しており、外部電極４６と接続される。すなわち、第一放電電極８８は、外部電極４６を通して、第１コイルＬ３_２の他端Ｅ３_４と電気的に接続される。第一放電電極８８は、絶縁体層１０の長手方向に延在し、第二放電電極８４と対向する第一側面部８８ｂを有している。

第二放電電極８４は、絶縁体層１０の長手方向に延在し、端部８４ｃと、各第一放電電極８７，８８の各第一側面部８７ｂ，８８ｂと対向する第二側面部８４ｄと、を有している。端部８４ｃは、素体４の端面４ｂまで引き出され、当該端面４ｂに露出しており、外部電極４２と接続される。

第一放電電極８７と第二放電電極８４とは、積層方向に直交する一の方向に延在する第一側面部８７ｂと、当該一の方向に延在する第二側面部８４ｄとが、対向するように互いに離間して配置されている。これにより、第一側面部８７ｂと第二側面部８４ｄとの間にギャップ部ＧＰ３_３が形成される（図１３参照）。このような構成により、外部電極４２及び外部電極４４の間に所定以上の電圧が印加されると、第一放電電極８７と第二放電電極８４との間のギャップ部ＧＰ３_３において、放電が生じる。

第一放電電極８８と第二放電電極８４とは、積層方向に直交する一の方向に延在する第一側面部８８ｂと、当該一の方向に延在する第二側面部８４ｄとが、対向するように互いに離間して配置されている。これにより、第一側面部８８ｂと第二側面部８４ｄとの間にギャップ部ＧＰ３_４が形成される（図１３参照）。このような構成により、外部電極４２及び外部電極４６の間に所定以上の電圧が印加されると、第一放電電極８８と第二放電電極８４との間のギャップ部ＧＰ３_４において、放電が生じる。

放電誘発部８９は、各第一放電電極８７，８８及び第二放電電極８４と素体４の側面４ｄとの間に位置している。放電誘発部８９は、各第一放電電極８７，８８の各第一側面部８７ｂ，８８ｂ及び第二放電電極８４の第二側面部８４ｄ同士を接続するように、各第一放電電極８７，８８及び第二放電電極８４と接する。すなわち、放電誘発部８９は、各第一放電電極８７，８８及び第二放電電極８４における互いに対向する部分同士を接続するように形成され、各第一放電電極８７，８８と第二放電電極８４との間の放電を発生し易くする機能を有する。

素体４は、空洞部９０を有する（図１３及び図１４参照）。空洞部９０は、放電誘発部８９と第１コイルＬ３_１及び第２コイルＬ３_２との間に位置している。空洞部９０を画成する面は、放電誘発部８９における各第一放電電極８７，８８及び第二放電電極８４が配置される面８９ａと、面８９ａに対向する面９０ｂと、を含んでいる。面８９ａは、放電誘発部８９における第１コイルＬ３_１及び第２コイルＬ３_２と対向する面でもある。面８９ａに対向する面９０ｂは、絶縁体層１０の積層方向において面８９ａと第１コイルＬ３_１及び第２コイルＬ３_２との間に位置している。面８９ａの上には、各第一放電電極８７，８８と第二放電電極８４とが、その互いに対向する部分である各第一側面部８７ｂ，８８ｂ及び第二側面部８４ｄが載置されるようにして形成されている。

面８９ａに対向する面９０ｂは、面８９ａよりも大きく形成されており、絶縁体層１０の積層方向から見て、面８９ａの全体を覆うように形成されている。すなわち、空洞部９０は、第１コイルＬ３_１及び第２コイルＬ３_２側から積層方向に見て、放電誘発部８９の全体を覆うように位置している。空洞部９０を画成する面は、放電誘発部８９の面８９ａを含んでいるので、空洞部９０は、面８９ａの上に位置する第一側面部８７ｂ及び第二側面部８４ｄと、第一側面部８８ｂ及び第二側面部８４ｄと、放電誘発部８９とに接する。空洞部９０は、放電時における各第一放電電極８７，８８、第二放電電極８４、絶縁体層１０及び放電誘発部８９の熱膨張を吸収する機能を有する。

第１コンデンサＣ３_１、第２コンデンサＣ３_２、第３コンデンサＣ３_３、及び第４コンデンサＣ３_４は、絶縁体層１０の積層方向において、第１及び第２コイルＬ３_１，Ｌ３_２よりも素体４の側面４ｃに近い位置に形成されている。第１コンデンサＣ３_１は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体９１_１及び導体９２_１により構成されている。導体９１_１及び導体９２_１は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体９１_１及び導体９２_１の順に併置されている。

導体９１_１の端部９１ａ_１は、素体４の側面４ｆまで引き出され当該側面４ｆに露出しており、外部電極４５と接続される。すなわち、導体９１_１は、外部電極４５を通して、第１コイルＬ３_１の他端Ｅ３_２及び第２ＥＳＤサプレッサＳＰ３_２に含まれる第一放電電極８３の端部８３ａと電気的に接続される。導体９２_１の端部９２ａ_１は、素体４の端面４ａまで引き出され当該端面４ａに露出しており、外部電極４１と接続される。すなわち、導体９２_１は、外部電極４１を通して、第１及び第２ＥＳＤサプレッサＳＰ３_１，ＳＰ３_２に含まれる第二放電電極８４の端部８４ａと電気的に接続される。

第２コンデンサＣ３_２は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体９１_２及び導体９２_２により構成されている。導体９１_２及び導体９２_２は、それぞれ導体９１_１及び導体９２_１と同一の絶縁体層上に配置されている。すなわち、導体９１_２及び導体９２_２は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体９１_２及び導体９２_２の順に併置されている。

導体９１_２の端部９１ａ_２は、素体４の側面４ｆまで引き出され当該側面４ｆに露出しており、外部電極４６と接続される。すなわち、導体９１_２は、外部電極４６を通して、第２コイルＬ３_２の他端Ｅ３_４及び第４ＥＳＤサプレッサＳＰ３_４に含まれる第一放電電極８８の端部８８ａと電気的に接続される。導体９２_２の端部９２ａ_２は、素体４の端面４ｂまで引き出され当該端面４ｂに露出しており、外部電極４２と接続される。すなわち、導体９２_２は、外部電極４２を通して、第３及び第４ＥＳＤサプレッサＳＰ３_３，ＳＰ３_４に含まれる第二放電電極８４の端部８４ｃと電気的に接続される。

第３コンデンサＣ３_３は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体９１_３及び導体９２_１により構成されている。導体９１_３及び導体９２_１は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体９２_１及び導体９１_３の順に併置されている。

導体９１_３の端部９１ａ_３は、素体４の側面４ｅまで引き出され当該側面４ｅに露出しており、外部電極４３と接続される。すなわち、導体９１_３は、外部電極４３を通して、第１コイルＬ３_１の一端Ｅ３_１及び第１ＥＳＤサプレッサＳＰ３_１に含まれる第一放電電極８２の端部８２ａと電気的に接続される。

第４コンデンサＣ３_４は、素体４の内部において絶縁体層１０の積層方向に併置される複数の内部導体である導体９１_４及び導体９２_２により構成されている。導体９１_４及び導体９２_２は、それぞれ導体９１_３及び導体９２_１と同一の絶縁体層上に配置されている。すなわち、導体９１_４及び導体９２_２は、絶縁体層１０の積層方向に、素体４の側面４ｃに近い方から、導体９２_２及び導体９１_４の順に併置されている。

導体９１_４の端部９１ａ_４は、素体４の側面４ｅまで引き出され当該側面４ｅに露出しており、外部電極４４と接続される。すなわち、導体９１_４は、外部電極４４を通して、第２コイルＬ３_２の一端Ｅ３_３及び第３ＥＳＤサプレッサＳＰ３_３に含まれる第一放電電極８７の端部８７ａと電気的に接続される。

以上、本第３実施形態においても、上述した第１及び第２実施形態と同様に、第１及び第２コイルＬ３_１，Ｌ３_２側から積層方向に見たときに、空洞部８６は放電誘発部８５の全体を覆うように位置し、空洞部９０は放電誘発部８９の全体を覆うように位置している。よって、各空洞部８６，９０が、第１及び第２コイルＬ３_１，Ｌ３_２（内部導体７５_１〜７８_１，７５_２〜７８_２）と各放電誘発部８５，８９との間に位置している。したがって、内部導体７５_１〜７８_１，７５_２〜７８_２を構成する材料が拡散し得る状態であっても、各各空洞部８６，９０により、内部導体７５_１〜７８_１，７５_２〜７８_２を構成する材料が各放電誘発部８５，８９に拡散するのが抑制される。この結果、各放電誘発部８５，８９の特性の変化を抑制することができる。

各放電誘発部８５，８９よりも低誘電率の各空洞部８６，９０が、第１及び第２コイルＬ３_１，Ｌ３_２（内部導体７５_１〜７８_１，７５_２〜７８_２）と各放電誘発部８５，８９との間に位置している。したがって、各放電誘発部８５，８９が金属粒子を含有することにより誘電率が高い状態であっても、各空洞部８６，９０により、各放電誘発部８５，８９の誘電率に起因して発生する寄生容量が低減される。この結果、第１及び第２コイルＬ３_１，Ｌ３_２と第１〜第４ＥＳＤサプレッサＳＰ２_１，ＳＰ２_２，ＳＰ２_３，ＳＰ２_４との間に発生する寄生容量を低減することができる。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。

第一放電電極１１，６１，６５，６８，７２，８２，８３，８７，８８及び第二放電電極１２，６２，６９，８４の構成は、図２、図７及び図１１に示す構成に限定されず、長さや幅、ギャップ部ＧＰの大きさを適宜変更してもよい。

放電誘発部１３，６３，６６，７０，７３，８５，９０及び空洞部１４，６４，６７，７４，８６，９０の位置は、図２〜図４及び図７〜図１４に示された位置に限定されない。

１，２，３…静電気保護部品、１０…絶縁体層、１１，６１，６５，６８，７２，８２，８３，８７，８８…第一放電電極、１１ｂ，６１ｂ，６５ｂ，６８ｂ，７２ｂ，８２ｂ，８３ｂ，８７ｂ，８８ｂ…第一側面部、１２，６２，６９，８４…第二放電電極、１２ｂ，６２ｂ，６２ｄ，６９ｂ，６９ｄ，８４ｂ，８４ｄ…第二側面部、１３，６３，６６，７０，７３，８５，８９…放電誘発部、１４，６４，６７，７４，８６，９０…空洞部、２１〜２４，５１〜５４，７５_１〜７８_１，７５_２〜７８_２…内部導体、Ｌ１，Ｌ２_１，Ｌ２_２，Ｌ３_１，Ｌ３_２…コイル、ＳＰ１，ＳＰ２_１，ＳＰ２_２，ＳＰ２_３，ＳＰ２_４，ＳＰ３_１，ＳＰ３_２，ＳＰ３_３，ＳＰ３_４…ＥＳＤサプレッサ。

Claims (3)

1. 複数の絶縁体層が積層されてなる素体と、
   複数の内部導体が互いに接続されることにより構成され、前記素体内に配置されるコイルと、
   互いに離間して配置された第一及び第二放電電極と、前記第一及び第二放電電極における互いに対向する部分同士を接続するように前記第一及び第二放電電極に接し且つ金属粒子を含有する放電誘発部と、を含んで構成され、前記複数の絶縁体層の積層方向で前記コイルと並ぶように前記素体内に配置されるＥＳＤサプレッサと、を備え、
   前記第一及び第二放電電極は、前記積層方向で見て、前記放電誘発部よりも前記コイル側に位置し、
   前記素体は、空洞部を有し、
   前記空洞部は、前記コイルと前記放電誘発部との間に位置すると共に前記コイル側から前記積層方向に見たときに前記放電誘発部の全体を覆うように位置し、かつ、前記第一及び第二放電電極における互いに対向する前記部分同士並びに前記放電誘発部に接する、
   静電気保護部品。
2. 前記内部導体を構成する材料の融点は、前記金属粒子を構成する材料の融点よりも低い、
   請求項１に記載の静電気保護部品。
3. 前記第一放電電極は、前記積層方向に直交する一の方向に延在する第一側面部を有し、
   前記第二放電電極は、前記一の方向に延在する第二側面部を有し、
   前記第一及び第二放電電極は、前記第一側面部と前記第二側面部とが対向するように互いに離間するように配置されている、
   請求項１又は２に記載の静電気保護部品。

Images