JP5884949B2 - サージ保護デバイス、その製造方法、および、それを含む電子部品 - Google Patents
サージ保護デバイス、その製造方法、および、それを含む電子部品 Download PDFInfo
- Publication number
- JP5884949B2 JP5884949B2 JP2015525169A JP2015525169A JP5884949B2 JP 5884949 B2 JP5884949 B2 JP 5884949B2 JP 2015525169 A JP2015525169 A JP 2015525169A JP 2015525169 A JP2015525169 A JP 2015525169A JP 5884949 B2 JP5884949 B2 JP 5884949B2
- Authority
- JP
- Japan
- Prior art keywords
- surge protection
- protection device
- discharge
- glass
- conductor powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
- H05F3/00—Carrying-off electrostatic charges
- H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B22—CASTING; POWDER METALLURGY
- B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
- B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
- B22F3/10—Sintering only
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B22—CASTING; POWDER METALLURGY
- B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
- B22F5/00—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C29/00—Alloys based on carbides, oxides, nitrides, borides, or silicides, e.g. cermets, or other metal compounds, e.g. oxynitrides, sulfides
- C22C29/12—Alloys based on carbides, oxides, nitrides, borides, or silicides, e.g. cermets, or other metal compounds, e.g. oxynitrides, sulfides based on oxides
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C32/00—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ
- C22C32/001—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ with only oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T2/00—Spark gaps comprising auxiliary triggering means
- H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/026—Spark gaps
Description
本発明は、サージ保護デバイス、その製造方法、および、それを含む電子部品に関する。
ESD(Electro−Static Discharge;静電気放電)とは、帯電した導電性の物体(人体等)が、他の導電性の物体(電子機器等)に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ESDにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがサージ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
サージ保護デバイスは、例えば回路の信号線路とグランド(接地)との間に配置する。サージ保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、サージ保護デバイスの放電電極間で放電が起こり、静電気をグランド側に導くことができる。これにより、サージ保護デバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
例えば、図1に示すサージ保護デバイスは、セラミックス基材1の積層体の内部に空洞部2を有し、空洞部2の内周面に放電補助電極4を有し、放電補助電極4に接する一対の放電電極31と、セラミックス基材1の表面に形成され放電電極31に接続された外部電極32とを備えている。
このようなサージ保護デバイスは、例えば、特許文献1(国際公開第2008/146514号)、特許文献2(特開2010−129320号公報)に開示されており、放電電極4間で絶縁破壊を起こす電圧が印加されると、空洞部2内において放電電極4間で放電が起こり、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる。
従来の放電補助電極では、導体粉のセラミックス基材に対する固着力が弱く、ESDの衝撃によって導体粉が飛散したり融解したりすることがあり、サージ保護特性(放電特性)が安定しなかった。
ガラスを配合したセラミックス基材の所定箇所に導体粉を含むペーストを印刷して、ガラスの軟化点および結晶化温度以上まで加熱することで、ガラスが繋ぎの役割を果たし、導体粉のセラミックス基材に対する固着力は向上する。しかし、結晶化温度が導体粉の焼結温度以上であるガラスを用いた場合、ガラス中に導体成分が拡散してしまったり、導体粉の焼結に伴うネッキング(導体粉同士の部分的接合)を促進したりするため、サージ保護デバイスとしての信頼性が低下してしまう。
本発明は、上記課題に鑑みてなされたものであり、安定的にESD等のサージから電子部品等を保護することのできる信頼性の高いサージ保護デバイスを提供することを目的とする。
本発明は、セラミックス基材と、
前記セラミックス基材の表面に、先端部が間隔を空けて互いに対向するように配置された少なくとも一対の放電電極と、
前記放電電極の各々に電気的に接続された外部電極と、
一対の前記放電電極の先端部の間に配置された放電補助電極とを備えるサージ保護デバイスであって、
前記放電補助電極は、結晶化ガラス、および、該結晶化ガラス中に互いに離間した状態で分散された導体粉を含有することを特徴とする、サージ保護デバイスである。
前記セラミックス基材の表面に、先端部が間隔を空けて互いに対向するように配置された少なくとも一対の放電電極と、
前記放電電極の各々に電気的に接続された外部電極と、
一対の前記放電電極の先端部の間に配置された放電補助電極とを備えるサージ保護デバイスであって、
前記放電補助電極は、結晶化ガラス、および、該結晶化ガラス中に互いに離間した状態で分散された導体粉を含有することを特徴とする、サージ保護デバイスである。
前記放電補助電極内に前記結晶化ガラスを0.1〜90vol%含有することが好ましい。
前記結晶化ガラスは、Li、Ba、Sr、CaおよびTiからなる群から選択される少なくとも1種の元素を含むことが好ましい。
上記のサージ保護デバイスは、
積層された複数の前記セラミックス基材を備え、
隣接する前記セラミックス基材の間の一部に空洞部が設けられており、
前記放電電極の先端が前記空洞部内に露出していることが好ましい。
積層された複数の前記セラミックス基材を備え、
隣接する前記セラミックス基材の間の一部に空洞部が設けられており、
前記放電電極の先端が前記空洞部内に露出していることが好ましい。
また、本発明は、上記のサージ保護デバイスの製造方法であって、
導体粉と、前記導体粉の焼結開始温度よりも低い温度で軟化および結晶化して前記結晶化ガラスとなる成分からなるガラス原料とを含む混合物を、前記導体粉の焼結開始温度よりも低い温度で焼成することにより、前記放電補助電極を形成する工程を含む、サージ保護デバイスの製造方法にも関する。
導体粉と、前記導体粉の焼結開始温度よりも低い温度で軟化および結晶化して前記結晶化ガラスとなる成分からなるガラス原料とを含む混合物を、前記導体粉の焼結開始温度よりも低い温度で焼成することにより、前記放電補助電極を形成する工程を含む、サージ保護デバイスの製造方法にも関する。
前記セラミック基材の焼結温度が前記導体粉の焼結開始温度よりも高い場合、前記混合物を前記導体粉の焼結開始温度よりも低い温度で焼成した後に、さらに前記導体粉の焼結開始温度以上の温度で焼成することが好ましい。
前記導体粉および前記ガラス原料の総量に対して、前記ガラス原料の割合が0.1〜90vol%であることが好ましい。
前記ガラス原料は、Li、Ba、Sr、CaおよびTiからなる群から選択される少なくとも1種の元素を含むことが好ましい。
また、本発明は、上記のサージ保護デバイスを含む電子部品にも関する。
本発明によれば、安定的にESD等のサージから電子部品等を保護することのできる信頼性の高いサージ保護デバイスを提供することができる。
<サージ保護デバイス>
本発明のサージ保護デバイスは、
セラミックス基材と、
前記セラミックス基材の表面に、先端部が間隔を空けて互いに対向するように配置された少なくとも一対の放電電極と、
前記放電電極の各々に電気的に接続された外部電極と、
一対の前記放電電極の先端部の間に配置された放電補助電極とを備える。
本発明のサージ保護デバイスは、
セラミックス基材と、
前記セラミックス基材の表面に、先端部が間隔を空けて互いに対向するように配置された少なくとも一対の放電電極と、
前記放電電極の各々に電気的に接続された外部電極と、
一対の前記放電電極の先端部の間に配置された放電補助電極とを備える。
「セラミックス基材」とは、電子部品等に使用されるセラミックス材料からなる部材であり、例えばセラミックス材料からなる板状の部材(基板)である。セラミックス材料としては、特に限定されないが、例えば、Fe、ZnおよびCuを主成分とするセラミックス材料や、Ba、AlおよびSiを主成分とするセラミックス材料(BAS)、フォレステライトにガラスを加えたもの、CaZrO3にガラスを加えたもの、BaTiO3が挙げられる。放電電極や外部電極等と同時焼成できるように、比較的低温、例えば、1050℃以下で焼成可能なLTCC(低温焼成セラミックス:Low Temperature Co-fired Ceramics)を用いることが好ましい。LTCCとしては、例えば、BASや、フェライト、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックスなどが挙げられる。
「放電電極」は、ESD等のサージが発生した際に、一対の放電電極間に放電を発生させるための電極である。サージが発生したとき以外は、放電電極間は電気的に遮断されている。
「外部電極」は、放電電極と外部との電気的な接続を行うための電極である。このため、外部電極は、通常、放電電極の各々に電気的に接続され、その少なくとも一部がセラミックス基材から構成される単層または多層基板の表面に露出するように形成される。
放電電極および外部電極の材料は、特に限定されないが、例えば、Ag、Cu、Pd、Pt、Al、Ni、W、Au、Snまたは、これらの組合せを含む材料が挙げられる。好ましくは、Ag、Cu、Ni、Snである。
「放電補助電極」とは、対向する一対の放電電極間の放電を誘導するための部材であり、結晶化ガラス、および、該結晶化ガラス中に互いに離間した状態で分散された導体粉を含有する。例えば、後述の放電補助電極の構成原料(導体粉とガラス原料とを含む混合物)を焼成することによって得られる構成部分である。
「導体粉」とは、導体材料からなる粉体である。導体材料としては、Ag、Cu、Pd、Pt、Al、Ni、W、Snまたは、これらの組合せを含む材料が挙げられ、好ましくは、Ag、Cu、Alである。サージが発生したとき以外の放電電極間の電気的遮断性を向上させる観点からは、導体材料からなるコアと、その表面の少なくとも一部を覆うコアと同種または異種の導体材料の酸化物やセラミック成分などからなるコーティング層とを有するコーティングされた粉体を用いることが好ましい。
「結晶化ガラス」とは、ガラス中の一部に結晶粒子を含むものである。後述するように、結晶化ガラスは、通常、ガラスを加熱(焼成)することにより軟化させた後、軟化したガラスの一部に結晶が析出することにより得られるものである。
サージ保護デバイス(最終製品)の放電補助電極中に含まれる結晶化ガラスの割合は、好ましくは0.1〜90vol%であり、より好ましくは5〜80vol%である。0.1〜90vol%の範囲において、サージ保護機能が得られ、5〜80vol%の範囲において、さらに望ましいサージ保護機能が得られる。ガラスの量が少なすぎれば放電補助電極内での導体粉の固着効果が得られず、多すぎれば導体粉が疎な状態となり良好なサージ保護機能が得られない。
結晶化ガラスの組成は、特に限定されないが、例えば、Si−Li−Ba−Sr−Ca−Ti−Al系等が挙げられ、Li、Ba、Sr、CaおよびTiからなる群から選択される少なくとも1種の元素を含むことが好ましい。
<サージ保護デバイスの製造方法>
上記サージ保護デバイスの製造方法は、基本的に、導体粉とガラス原料とを含む混合物(放電補助電極の構成原料)を、導体粉の焼結開始温度よりも低い温度で焼成することにより、放電補助電極を形成する工程を含む。
上記サージ保護デバイスの製造方法は、基本的に、導体粉とガラス原料とを含む混合物(放電補助電極の構成原料)を、導体粉の焼結開始温度よりも低い温度で焼成することにより、放電補助電極を形成する工程を含む。
なお、セラミック基材の焼結温度が前記導体粉の焼結開始温度よりも高い場合、導体粉とガラス原料とを含む混合物を導体粉の焼結開始温度よりも低い温度で焼成した後、さらに導体粉の焼結開始温度以上の温度で焼成することが好ましい。これにより、セラミック基材が焼結し、機械的強度が向上するからである。
「ガラス原料」は、導体粉の焼結開始温度よりも低い温度で軟化および結晶化して結晶化ガラスとなる成分からなる。ガラス原料の軟化点(例えば、示差熱分析法により測定した軟化点)および結晶化開始温度(例えば、示差熱分析法により測定した結晶化開始温度)は、放電補助電極の材料として用いる導体粉の焼結開始温度(例えば、熱機械分析法により測定した焼結開始温度)未満であることが好ましく、焼結開始温度より50℃以上低いことがより好ましい。
ガラス原料としては、例えば、導体粉の焼結開始温度よりも低い温度で軟化および結晶化するガラスが挙げられる。このようなガラスは、Li、Ba、Sr、CaおよびTiからなる群から選択される少なくとも1種の元素を含むことが好ましい。例えば、Si、Li、Ba、Sr、Ca、TiおよびAlを主成分とするガラスが挙げられる。それ以外にも、PbやBi、B、Zn、Sn、各種アルカリ金属、各種アルカリ土類金属、各種遷移金属などの元素を含むガラスや、それらのガラスの混合物を用いてもよい。ガラス原料となるガラスは、例えば、ガラスフリットなどのガラスの粉末の形態で使用される。
また、ガラス原料には、ガラスの粉末等だけでなく、焼成中にガラス転移し、導体粉の焼結開始温度よりも低い温度で軟化および結晶化してガラスになる成分も含まれる。ガラス原料となる成分としては、例えば、上述のガラス中に含まれる各元素の酸化物(Siの酸化物であるシリカなど)が挙げられる。なお、放電補助電極を形成する箇所に、各成分の混合粉末を添加してもよく、各成分の粉末を個別に添加してもよい。
導体粉としては、上述の導体粉と同様のものを用いることができる。
導体粉およびガラス原料の総量に対するガラス原料の割合は、好ましくは0.1〜90vol%であり、より好ましくは5〜80vol%である。0.1〜90vol%の範囲において、サージ保護機能が得られ、5〜80vol%の範囲において、さらに望ましいサージ保護機能が得られる。ガラスの量が少なすぎれば放電補助電極内での導体粉の固着効果が得られず、多すぎれば導体粉が疎な状態となり良好なサージ保護機能が得られない。
導体粉およびガラス原料の総量に対するガラス原料の割合は、好ましくは0.1〜90vol%であり、より好ましくは5〜80vol%である。0.1〜90vol%の範囲において、サージ保護機能が得られ、5〜80vol%の範囲において、さらに望ましいサージ保護機能が得られる。ガラスの量が少なすぎれば放電補助電極内での導体粉の固着効果が得られず、多すぎれば導体粉が疎な状態となり良好なサージ保護機能が得られない。
以下、本発明のサージ保護デバイスの放電補助電極の形成過程について、図2を参照して説明する。
図2(a)は、導体粉40と、ガラスフリット50とを含む混合物の焼成前の状態を示す。図2(a)に示されるように、焼成前は導体粉40同士が接触している場合がある。
図2(a)に示される状態の混合物は、焼成時の加熱により、まず、(導体粉40の焼結開始温度よりも低い温度である)ガラスの軟化点(例えば、示差熱分析法により測定される軟化点)まで温度が上昇すると、ガラスフリット50が軟化し、導体粉40の間に入り込む。これにより、導体粉40は互いに離間した状態でガラス51中に分散した状態となる(図2(b))。
さらに、温度が上昇し、(導体粉40の焼結開始温度よりも低い温度である)ガラス51の結晶化開始温度(例えば、示差熱分析法により測定される結晶化開始温度)まで達すると、図2(c)に示されるように、ガラスの結晶化が始まり、ガラス中に結晶52が析出して、ガラス(結晶化ガラス)は流動性を失い硬化する。なお、ここでは、一旦、結晶の核生成速度が最大になる温度に保持した後、結晶成長速度が最大となる温度まで加熱することが好ましい。
その後、さらに加熱を続け、導体粉40の焼結開始温度(例えば、熱機械分析法により測定される焼結開始温度)以上の温度で焼成することにより、図2(d)に示されるように、導体粉40が焼結した導体粉41となる。このとき、導体粉40,41の周りは硬化した結晶化ガラスに覆われているため、導体粉の拡散やネッキングが起こることがない。このようにして、結晶化ガラス、および、該結晶化ガラス中に互いに離間した状態で分散された導体粉を含有する放電補助電極が形成される。
なお、通常は、焼成工程の最後にセラミックスの焼結が行われ、これにより、サージ保護デバイスの最終製品を得ることができる。
また、焼成は、通常のセラミックス多層基板の焼成と同様に、大気雰囲気中で行ってもよく、耐還元性のセラミックス材料や酸化しやすい電極材料の場合には、N2雰囲気で行ってもよい。また、焼成に使用する鞘は、密閉された鞘でもよいし、開放された鞘でもよい。
以下、本発明のサージ保護デバイスの装置構成の実施形態について、図面を参照して説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
<実施の形態1>
本実施形態のサージ保護デバイスでは、複数のセラミックス基材の積層体によって構成されるセラミックス多層基板の内部(隣接するセラミックス基材の間の一部)に空洞部が設けられており、放電電極の先端が前記空洞部内に露出している。図1を参照して、本実施形態のサージ保護デバイスは、具体的には、セラミックス基材1の積層体の内部(隣接するセラミックス基材1の間の一部)に空洞部2を有し、空洞部2の内周面に放電補助電極4を有し、放電補助電極4に接する一対の放電電極31と、セラミックス基材1の表面に形成された外部電極32、放電電極31に接続された外部電極32とを備えている。
本実施形態のサージ保護デバイスでは、複数のセラミックス基材の積層体によって構成されるセラミックス多層基板の内部(隣接するセラミックス基材の間の一部)に空洞部が設けられており、放電電極の先端が前記空洞部内に露出している。図1を参照して、本実施形態のサージ保護デバイスは、具体的には、セラミックス基材1の積層体の内部(隣接するセラミックス基材1の間の一部)に空洞部2を有し、空洞部2の内周面に放電補助電極4を有し、放電補助電極4に接する一対の放電電極31と、セラミックス基材1の表面に形成された外部電極32、放電電極31に接続された外部電極32とを備えている。
このような空洞部を設けることで、空洞部内での放電補助電極の表面にそった放電(沿面放電)が起き、ESD等のサージ発生に対する応答性が向上する。また、空洞部を設けずにセラミックス多層基板の内部での放電補助電極に沿った放電(内部放電)を行った場合は、負荷が導体粉に集中し、導体粉の構造が破壊され、導体粉同士が結合したりすることで、放電補助電極を介したショートが発生する恐れがあるが、空洞部を設けることで空洞部内の気中放電により導体粉にかかる負荷が軽減され、サージ保護特性(放電特性)が安定化する。
空洞部2の形成方法としては、例えば、樹脂ペーストを、放電補助電極および放電電極を形成するための原料ペーストが塗布されたセラミックス基材の表面上の所定の範囲に塗布し、さらにセラミックス基材を積層する。これにより、焼成時に、樹脂ペーストが消失して、隣接するセラミックス基材の間に空洞部が形成される。なお、樹脂ペーストの代わりに、例えば、カーボンなどの焼成で消失する材料を用いてもよい。また、樹脂ペーストなどを印刷などにより塗布する代わりに、樹脂フィルムなどをセラミックス基材上の所定の位置に貼り付けることで、焼成時に空洞部が形成されるようにしてもよい。
<実施の形態2>
本実施形態のサージ保護デバイスでは、単層のセラミックス基材の一方の主面上に放電電極や放電補助電極が形成されている。具体的には、図3に示すように、セラミックス基材1と、セラミックス基材1の表面に形成された、先端部が間隔を空けて互いに対向するように配置された一対の放電電極31とを備え、一対の放電電極31の間に配置された放電補助電極4を備えている。また、セラミックス基材1の両端部には、放電電極31の各々に電気的に接続された外部電極32を備えている。
本実施形態のサージ保護デバイスでは、単層のセラミックス基材の一方の主面上に放電電極や放電補助電極が形成されている。具体的には、図3に示すように、セラミックス基材1と、セラミックス基材1の表面に形成された、先端部が間隔を空けて互いに対向するように配置された一対の放電電極31とを備え、一対の放電電極31の間に配置された放電補助電極4を備えている。また、セラミックス基材1の両端部には、放電電極31の各々に電気的に接続された外部電極32を備えている。
このような本実施形態のサージ保護デバイスは、実施形態1のように空洞部を設けなくとも、表面に露出した部分において放電電極間にサージ発生時の放電が起こるようになっている。このようなサージ保護デバイスにおいても、結晶化ガラス、および、該結晶化ガラス中に互いに離間した状態で分散された導体粉を含有する放電補助電極により、上述の本発明の効果を得ることができる。
(実施例1)
(1)セラミックス基材、電極材料の準備
セラミックス基材の材料としては、Fe、ZnおよびCuを主成分とするセラミックス材料を用いた。各素材所定の組成(Fe:Zn:Cu=7:2:1)になるように調合、混合し、800〜1000℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミックス粉末を得た。このセラミックス粉末に、トルエン、エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。このようにして得られたスラリーをドクターブレード法により成形し、厚さ50μmのセラミックスグリーンシートを得た。
(1)セラミックス基材、電極材料の準備
セラミックス基材の材料としては、Fe、ZnおよびCuを主成分とするセラミックス材料を用いた。各素材所定の組成(Fe:Zn:Cu=7:2:1)になるように調合、混合し、800〜1000℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミックス粉末を得た。このセラミックス粉末に、トルエン、エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。このようにして得られたスラリーをドクターブレード法により成形し、厚さ50μmのセラミックスグリーンシートを得た。
また、放電電極を形成するための電極ペーストを作製した。平均粒径約2μmのAg粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、3本ロールで撹拌、混合することで電極ペーストを得る。なお、本明細書において、平均粒径とは、マイクロトラックによる粒度分布測定から求めた中心粒径(D50)を意味する。
また、放電補助電極を形成するための混合ペーストを調製した。まず、平均粒径約2μmのAl2O3で被覆されたAg粉(コートAg粉)と、平均粒径約1μmのSi、Li、Ba、Sr、Ca、Ti、Alを主成分とするガラス粉末(示差熱分析法で測定した軟化点は560℃、示差熱分析法で測定した結晶化開始温度は590℃)を所定の割合で調合した。バインダー樹脂と溶剤を添加し3本ロールで撹拌、混合することで、放電補助電極を形成するための混合ペーストを得た。ここで、混合ペースト中において、バインダー樹脂と溶剤の合計比率を20wt%とし、コートAg粉とガラス粉末の合計比率を80wt%とした。
なお、熱機械分析法で測定されたコートAg粉の焼結開始温度は、730℃であった。
空洞部を形成する樹脂ペーストも同様の方法にて作製する。樹脂ペーストは、樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えば、PET、ポリプロピレン、アクリル樹脂などである。
空洞部を形成する樹脂ペーストも同様の方法にて作製する。樹脂ペーストは、樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えば、PET、ポリプロピレン、アクリル樹脂などである。
(2)スクリーン印刷による放電電極、放電補助電極、樹脂ペーストの塗布
まず、セラミックスグリーンシ−トの一方の主面上の中央部に、所定の長さの放電補助電極の原料ペーストを塗布する。その上に、放電ギャップとなる間隔を空けて互いに対向する一対の放電電極が形成され、両方の放電電極の先端部が、その下の放電補助電極と部分的に接触するように、放電電極の原料ペーストを塗布する。放電電極の幅が100μm、放電ギャップ幅(対向する放電電極の先端部の間隔)が30μmとなるように、塗布する範囲を調整した。さらに、その上の、放電補助電極と同程度の大きさの空洞部が形成されるような所定の範囲に、樹脂ペーストを塗布した。
まず、セラミックスグリーンシ−トの一方の主面上の中央部に、所定の長さの放電補助電極の原料ペーストを塗布する。その上に、放電ギャップとなる間隔を空けて互いに対向する一対の放電電極が形成され、両方の放電電極の先端部が、その下の放電補助電極と部分的に接触するように、放電電極の原料ペーストを塗布する。放電電極の幅が100μm、放電ギャップ幅(対向する放電電極の先端部の間隔)が30μmとなるように、塗布する範囲を調整した。さらに、その上の、放電補助電極と同程度の大きさの空洞部が形成されるような所定の範囲に、樹脂ペーストを塗布した。
(3)積層、圧着
通常のセラミックス多層基板と同様に、セラミックスグリーンシート(セラミックス基材)を積層し、圧着する。積層体の厚みは0.3mmであり、その中央に、放電電極の対向部、空洞部が配置されるように積層した。
通常のセラミックス多層基板と同様に、セラミックスグリーンシート(セラミックス基材)を積層し、圧着する。積層体の厚みは0.3mmであり、その中央に、放電電極の対向部、空洞部が配置されるように積層した。
(4)カット
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップにわける。ここでは、1.0mm×0.5mmになるようにカットした。
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップにわける。ここでは、1.0mm×0.5mmになるようにカットした。
(5)焼成
通常のセラミックス多層基板と同様に、大気雰囲気中で焼成した。
通常のセラミックス多層基板と同様に、大気雰囲気中で焼成した。
(6)外部電極塗布、焼き付け
焼成後、端面に電極ペーストを塗布し、焼き付けることで外部電極を形成する。
焼成後、端面に電極ペーストを塗布し、焼き付けることで外部電極を形成する。
(7)めっき
LCフィルタのようなチップタイプの電子部品と同様に、外部電極上に電解Ni−Snめっきを行う。
LCフィルタのようなチップタイプの電子部品と同様に、外部電極上に電解Ni−Snめっきを行う。
以上のようにして、図2(d)に示すような構成を有する放電補助電極を備えたサージ保護デバイスを製造した。
(比較例1)
比較例1として、実施例1の「(1)セラミックス材料、電極材料の準備」において、「平均粒径約1μmのSi、Li、Ba、Sr、Ca、Ti、Alを中心とした低軟化点の結晶化ガラス粉末」を「平均粒径約1μmのSi、Al、Bを中心とした高軟化点のガラス粉末」に変更した以外は、実施例1と同様にして、サージ保護デバイスを製造した。尚、平均粒径約1μmのSi、Al、Bを中心とした高軟化点のガラス粉末の軟化点(示差熱分析法で測定)は820℃である。
比較例1として、実施例1の「(1)セラミックス材料、電極材料の準備」において、「平均粒径約1μmのSi、Li、Ba、Sr、Ca、Ti、Alを中心とした低軟化点の結晶化ガラス粉末」を「平均粒径約1μmのSi、Al、Bを中心とした高軟化点のガラス粉末」に変更した以外は、実施例1と同様にして、サージ保護デバイスを製造した。尚、平均粒径約1μmのSi、Al、Bを中心とした高軟化点のガラス粉末の軟化点(示差熱分析法で測定)は820℃である。
(試験例1)
実施例1および比較例1で得たサージ保護デバイスについて、サージの一種であるESDに対する保護性能の試験を行った。具体的には、実施例1および比較例1の各々について30個のサージ保護デバイスを用意し、それらの各々に対してESD印加を100回ずつおこない、ピーク電圧を測定した。なお、ESD印加とは、具体的には、静電気放電イミュニティ試験(レベル4)のことであり、IEC61000−4−2で定められた方法で実施した。実施例1と比較例1のそれぞれについて、ESDの総印加回数は3000回であり、3000回のピーク電圧測定値の平均値(Ave)および標準偏差(σ)を求めた。その結果を表1に示す。
実施例1および比較例1で得たサージ保護デバイスについて、サージの一種であるESDに対する保護性能の試験を行った。具体的には、実施例1および比較例1の各々について30個のサージ保護デバイスを用意し、それらの各々に対してESD印加を100回ずつおこない、ピーク電圧を測定した。なお、ESD印加とは、具体的には、静電気放電イミュニティ試験(レベル4)のことであり、IEC61000−4−2で定められた方法で実施した。実施例1と比較例1のそれぞれについて、ESDの総印加回数は3000回であり、3000回のピーク電圧測定値の平均値(Ave)および標準偏差(σ)を求めた。その結果を表1に示す。
表1に示されるように、実施例1のサージ保護デバイスにおいては、比較例1よりもσが有意に小さくなっている。したがって、本発明のサージ保護デバイスは、ESD印加を繰り返したときのピーク電圧のバラツキが抑えられ、ESD(サージ)保護特性が安定した信頼性の高いものであることが分かる。
1 セラミックス基材、2 空洞部、31 放電電極、32 外部電極、4 放電補助電極、40 導体粉、41 焼結した導体粉、50 ガラスフリット、51 ガラス、52 結晶。
Claims (9)
- セラミックス基材と、
前記セラミックス基材の表面に、先端部が間隔を空けて互いに対向するように配置された少なくとも一対の放電電極と、
前記放電電極の各々に電気的に接続された外部電極と、
一対の前記放電電極の先端部の間に配置された放電補助電極とを備えるサージ保護デバイスであって、
前記放電補助電極は、結晶化ガラス、および、該結晶化ガラス中に互いに離間した状態で分散された導体粉を含有することを特徴とする、サージ保護デバイス。 - 前記放電補助電極内に前記結晶化ガラスを0.1〜90vol%含有する、請求項1に記載のサージ保護デバイス。
- 前記結晶化ガラスは、Li、Ba、Sr、CaおよびTiからなる群から選択される少なくとも1種の元素を含む、請求項1または2に記載のサージ保護デバイス。
- 積層された複数の前記セラミックス基材を備え、
隣接する前記セラミックス基材の間の一部に空洞部が設けられており、
前記放電電極の先端が前記空洞部内に露出している、
請求項1〜3のいずれか1項に記載のサージ保護デバイス。 - 請求項1〜4のいずれか1項に記載のサージ保護デバイスの製造方法であって、
導体粉と、前記導体粉の焼結開始温度よりも低い温度で軟化および結晶化して前記結晶化ガラスとなる成分からなるガラス原料とを含む混合物を、前記導体粉の焼結開始温度よりも低い温度で焼成することにより、前記放電補助電極を形成する工程を含む、サージ保護デバイスの製造方法。 - 前記混合物を前記導体粉の焼結開始温度よりも低い温度で焼成した後に、さらに前記導体粉の焼結開始温度以上の温度で焼成する、請求項5に記載のサージ保護デバイスの製造方法。
- 前記導体粉および前記ガラス原料の総量に対して、前記ガラス原料の割合が0.1〜90vol%である、請求項5または6に記載のサージ保護デバイスの製造方法。
- 前記ガラス原料は、Li、Ba、Sr、CaおよびTiからなる群から選択される少なくとも1種の元素を含む、請求項5〜7のいずれか1項に記載のサージ保護デバイスの製造方法。
- 請求項1〜4のいずれか1項に記載のサージ保護デバイスを含む電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015525169A JP5884949B2 (ja) | 2013-07-03 | 2014-06-25 | サージ保護デバイス、その製造方法、および、それを含む電子部品 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013139765 | 2013-07-03 | ||
JP2013139765 | 2013-07-03 | ||
PCT/JP2014/066847 WO2015002045A1 (ja) | 2013-07-03 | 2014-06-25 | サージ保護デバイス、その製造方法、および、それを含む電子部品 |
JP2015525169A JP5884949B2 (ja) | 2013-07-03 | 2014-06-25 | サージ保護デバイス、その製造方法、および、それを含む電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5884949B2 true JP5884949B2 (ja) | 2016-03-15 |
JPWO2015002045A1 JPWO2015002045A1 (ja) | 2017-02-23 |
Family
ID=52143623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015525169A Active JP5884949B2 (ja) | 2013-07-03 | 2014-06-25 | サージ保護デバイス、その製造方法、および、それを含む電子部品 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9814124B2 (ja) |
JP (1) | JP5884949B2 (ja) |
KR (1) | KR101775921B1 (ja) |
CN (1) | CN105359360B (ja) |
WO (1) | WO2015002045A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015116278A1 (de) * | 2015-09-25 | 2017-03-30 | Epcos Ag | Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements |
US11948934B2 (en) * | 2022-06-16 | 2024-04-02 | John Othniel McDonald | Method and apparatus for integrating spark gap into semiconductor packaging |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010061550A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
WO2011040437A1 (ja) * | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
WO2013038893A1 (ja) * | 2011-09-14 | 2013-03-21 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4247581B2 (ja) * | 2007-05-28 | 2009-04-02 | 株式会社村田製作所 | Esd保護デバイス |
JP5262624B2 (ja) | 2008-11-26 | 2013-08-14 | 株式会社村田製作所 | Esd保護デバイス及びその製造方法 |
GB2497252A (en) * | 2010-09-29 | 2013-06-05 | Murata Manufacturing Co | ESD protection device and method of manufacturing thereof |
KR101555047B1 (ko) * | 2011-07-15 | 2015-09-23 | 가부시키가이샤 무라타 세이사쿠쇼 | Esd 보호 디바이스 및 그 제조방법 |
-
2014
- 2014-06-25 WO PCT/JP2014/066847 patent/WO2015002045A1/ja active Application Filing
- 2014-06-25 KR KR1020157036818A patent/KR101775921B1/ko active IP Right Grant
- 2014-06-25 JP JP2015525169A patent/JP5884949B2/ja active Active
- 2014-06-25 CN CN201480037594.1A patent/CN105359360B/zh active Active
-
2015
- 2015-12-17 US US14/972,580 patent/US9814124B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010061550A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
WO2011040437A1 (ja) * | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
WO2013038893A1 (ja) * | 2011-09-14 | 2013-03-21 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9814124B2 (en) | 2017-11-07 |
KR20160014028A (ko) | 2016-02-05 |
WO2015002045A1 (ja) | 2015-01-08 |
US20160105948A1 (en) | 2016-04-14 |
CN105359360B (zh) | 2017-07-28 |
CN105359360A (zh) | 2016-02-24 |
KR101775921B1 (ko) | 2017-09-07 |
JPWO2015002045A1 (ja) | 2017-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5310863B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP4247581B2 (ja) | Esd保護デバイス | |
JP5459295B2 (ja) | Esd保護デバイスおよびその製造方法 | |
TWI532283B (zh) | Electrostatic countermeasure components | |
KR20120114337A (ko) | 정전기 대책 소자 | |
JP5649391B2 (ja) | Esd保護デバイス | |
JP5884949B2 (ja) | サージ保護デバイス、その製造方法、および、それを含む電子部品 | |
JP5561370B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP2014036135A (ja) | 静電気保護素子とその製造方法 | |
JP2016042436A (ja) | 静電気対策素子 | |
WO2015087394A1 (ja) | Esd保護デバイスとその製造方法 | |
US10320154B2 (en) | ESD protection device and manufacturing method for ESD protection device | |
JP5605413B2 (ja) | Esd保護デバイスとその製造方法 | |
KR101655747B1 (ko) | 정전기 대책 소자 | |
KR101925277B1 (ko) | 정전기 대책 소자 | |
JP6048055B2 (ja) | Esd保護デバイスとその製造方法 | |
US10292249B2 (en) | ESD protection device | |
TWI506900B (zh) | Electrostatic discharge protection device | |
WO2013137032A1 (ja) | 静電気対策素子 | |
JP5614563B2 (ja) | Esd保護デバイスの製造方法 | |
WO2017006689A1 (ja) | Esd保護装置 | |
JP2016058183A (ja) | 静電気対策素子 | |
JP2014082002A (ja) | Esd保護デバイスとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5884949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |