JPWO2011030640A1

JPWO2011030640A1 - Ｐｆｃコンバータ

Info

Publication number: JPWO2011030640A1
Application number: JP2011530784A
Authority: JP
Inventors: 良之鵜野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2009-09-11
Filing date: 2010-08-05
Publication date: 2013-02-04
Anticipated expiration: 2030-08-05
Also published as: US8508195B2; US20120155132A1; JP5316823B2; CN102484425B; CN102484425A; WO2011030640A1

Abstract

インダクタ電流のリップルを制御することでスイッチング損失を改善し、さらに大電力用途への適用も可能なＰＦＣコンバータを提供する。インダクタＬ１を流れるインダクタ電流が第１のしきい値に達したときにスイッチング素子Ｑ１をターンオフし、インダクタ電流が第２のしきい値に達したときにスイッチング素子Ｑ１をターンオンする。スイッチング制御回路３５は、入力電圧検出回路１１と出力電圧検出回路１２の検出結果に基づいて、インダクタ電流の基準値が設定されており、前記第１のしきい値は前記基準値に所定の値を加算して生成され、前記第２のしきい値は前記基準値から前記所定の値を減算して生成されるように構成する。

Description

本発明は、交流電源を入力して直流電圧を出力するＡＣ−ＤＣコンバータの一種である、力率を改善するためのＰＦＣコンバータに関するものである。

商用交流電源を入力電源とする一般的なスイッチング電源装置は、商用交流電源を整流平滑して直流電圧に変換した後、それをＤＣ−ＤＣコンバータでスイッチングするので、入力電流は不連続となり正弦波から大きく歪む。これにより発生する高調波電流による障害を防止するために、日本や欧州などでは、電子機器の電源に対して、用途や入力電力などに応じてクラス分けされた、高調波電流規制が行われている。

この規制に対応するため、電子機器の電源ではＰＦＣ（力率改善回路）コンバータと呼ばれる回路を付加し、高調波電流を抑える工夫がなされている。一般的なＰＦＣコンバータについて、特許文献１の第１図を用いて説明する。

入力電源は、商用交流電源ＶｉからローパスフィルタＦＩＬを介して入力され、全波整流回路ＲＦ１により脈流電圧となる。この脈流電圧は、後段のインダクタＬ１、スイッチ素子Ｑ１、ダイオードＤ１と平滑コンデンサＣ１からなる整流平滑回路で構成されるチョッパ回路に入力される。チョッパ回路を構成するスイッチング素子Ｑ１は、入力電流Ｉｉｒの波形が入力電圧であるＶｉの波形と相似形になるように、すなわち同位相の正弦波状になるように、ターンオン・ターンオフが制御される。

制御回路は誤差増幅器Ａ、インダクタ電流がゼロになるのを検知する回路Ｂ、電流検出器Ｆ、電圧検出器Ｇ、乗算器Ｈ、比較器Ｅ、パルス発生器Ｃ、駆動回路Ｄから構成される。

平滑コンデンサＣ１の両端電圧に応じた誤差増幅器Ａの出力と、電圧検出器Ｇの出力を乗算した値が、乗算器Ｈの出力となる。この乗算器Ｈの出力値を電流検出器Ｆの出力値が超えるとパルス発生器Ｃを介して駆動回路Ｄによりスイッチ素子Ｑ１をターンオフさせ、インダクタＬ１を流れる電流がゼロになると検知回路Ｂにより信号を出し、再びスイッチ素子Ｑ１をターンオンさせる。この動作をくり返すことにより、電圧検出器Ｇの出力は正弦波状であることから、インダクタＬ１を流れる電流のピーク値も正弦波状となり、この電流の平均値も正弦波状となる。この結果、入力電流Ｉｉｒが正弦波状となり力率が改善され、また高調波電流が一定レベル以下に抑えられる。この制御方式は電流臨界モードとして知られている。

制御方式としては電流臨界モードの他に、電流連続モードが広く知られている。電流連続モードでは、スイッチング周波数は固定され、インダクタに流れるインダクタ電流の平均値が基準正弦波に追従するようにターンオン・ターンオフが制御される。

またその他の制御方式として、特許文献２においては、基準正弦波に対して微小幅の上限値と下限値を設け、その間に入るようにスイッチング素子のターンオン・ターンオフを制御する方式が記載されている。

実開平３−７００８５特開平７−７５３２９

しかし電流連続モードにおいては、ターンオン及びターンオフでスイッチング損失が発生するため、損失が大きいという課題があった。電流臨界モードにおいては、入力電流はインダクタ電流のピーク値の半分に制限されるため、大電力用途への適用が困難という課題があった。その他の制御方式としての、基準正弦波に対して微小幅の上限値と下限値を設ける制御方式においては、制御の範囲が微小幅に限定されるため、スイッチング損失の改善が困難であった。

本発明の目的は、インダクタ電流のリップルを制御することでスイッチング損失を改善し、さらに大電力用途への適用も可能なＰＦＣコンバータを提供することにある。

前記課題を解決するために、本発明は次のように構成する。

第１タイプのＰＦＣコンバータは、交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列に接続された整流平滑回路と、前記整流回路から入力される入力電圧を検出する入力電圧検出手段と、前記インダクタに流れる電流を検出するインダクタ電流検出手段と、前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、前記インダクタ電流の平均値が前記入力電圧に対して相似形となるように、前記スイッチング素子を制御するスイッチング制御手段とを備え、前記インダクタ電流が第１のしきい値に達したときに前記スイッチング素子をターンオフし、前記インダクタ電流が第２のしきい値に達したときに前記スイッチング素子をターンオンするように構成され、前記スイッチング制御手段において、前記入力電圧検出手段および前記出力電圧検出手段の結果から、前記インダクタ電流の基準値が設定されており、前記第１のしきい値は前記基準値に所定の値を加算して生成され、前記第２のしきい値は前記基準値から前記所定の値を減算して生成されるように構成されたことを特徴とする。

第２タイプのＰＦＣコンバータは、負荷に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、前記第１のスイッチング素子と前記第１の整流素子との接続点と、交流入力電源の第１の入力端との間に接続されたインダクタと、負荷に対して並列に接続され、第２のスイッチング素子と第２の整流素子を含み、第２のスイッチング素子と第２の整流素子との接続点が前記交流入力電源の第２の入力端に接続された第２の直列回路と、負荷に対して並列に接続された平滑回路と、前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、前記平滑回路の出力電圧を検出する出力電圧検出手段と、前記インダクタに流れる電流を検出するインダクタ電流検出手段と、前記インダクタ電流の平均値が前記入力電圧に対して相似形となるように前記第１及び第２のスイッチング素子を制御するスイッチング制御手段とを備え、前記インダクタ電流が第１のしきい値に達したときに前記第１及び第２のスイッチング素子をオフし、前記インダクタ電流が第２のしきい値に達したときに前記第１及び第２のスイッチング素子をオンするように構成され、前記スイッチング制御手段において、前記入力電圧検出手段および前記出力電圧検出手段の結果から、前記インダクタ電流の基準値が設定されており、前記第１のしきい値は前記基準値に所定の値を加算して生成され、前記第２のしきい値は前記基準値から前記所定の値を減算して生成されるように構成されたことを特徴とする。

また本発明の第１タイプおよび第２タイプのＰＦＣコンバータでは、前記所定の値が、入力電圧の位相に同期して変化することが好ましい。

また本発明の第１タイプおよび第２タイプのＰＦＣコンバータでは、軽負荷であって前記インダクタ電流の基準値が小さいときに、前記スイッチング素子のターンオンを遅延することが好ましい。

また本発明の第１タイプおよび第２タイプのＰＦＣコンバータでは、前記スイッチング素子のターンオンまたはターンオフまたは電流ゼロを起点として、所定時間経過後に次のターンオンを実施することが好ましい。

また本発明の第１タイプおよび第２タイプのＰＦＣコンバータでは、前記所定時間が入力電圧の位相に応じて変化することが好ましい。

本発明によれば、インダクタ電流のリップルを負荷に応じて任意に設定することにより、スイッチング周波数を低減することができる。この結果、不要なスイッチング損失を改善することができる。また大電力用途への適用も可能とすることができる。

本発明の第１実施例におけるＰＦＣコンバータの回路ブロック図である。本発明の第１実施例における、スイッチング素子に印加されるＰＷＭパルスの波形図と、インダクタ電流の波形図と、第１および第２のしきい値を示す図である。本発明の第２実施例におけるＰＦＣコンバータの回路ブロック図である。本発明の第２実施例における、スイッチング素子に印加されるＰＷＭパルスの波形図と、インダクタ電流の波形図と、第１および第２のしきい値を示す図である。本発明の第３実施例におけるＰＦＣコンバータの回路ブロック図である。本発明の第３実施例におけるＰＦＣコンバータの４つのタイミングでの電流経路を示す図である。

以下、本発明に係るＰＦＣコンバータの実施例について図面を参照して説明する。

（第１実施例）
図１は本第１実施例のＰＦＣコンバータの回路ブロック図である。図１において符号Ｐ１１、Ｐ１２はＰＦＣコンバータ１０１の入力端、符号Ｐ２１、Ｐ２２はＰＦＣコンバータ１０１の出力端である。入力端Ｐ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力端Ｐ２１−Ｐ２２には負荷回路３０が接続される。

負荷回路３０は例えばＤＣ−ＤＣコンバータ及びそのＤＣ−ＤＣコンバータによって電源供給を受ける電子機器の回路である。

ＰＦＣコンバータ１０１の入力段には、交流入力電源Ｖａｃの交流電圧を全波整流する整流回路であるダイオードブリッジＢ１が設けられている。このダイオードブリッジＢ１の出力側には、インダクタＬ１及びスイッチング素子Ｑ１の直列回路が接続されている。スイッチング素子Ｑ１には、インダクタＬ１に流れる電流を検出するための、電流検出用抵抗Ｒ１が直列接続されている。このスイッチング素子Ｑ１と電流検出用抵抗Ｒ１の直列回路の両端には、ダイオードＤ１及び平滑コンデンサＣ１からなる整流平滑回路が並列接続されている。このインダクタＬ１、スイッチング素子Ｑ１、ダイオードＤ１及び平滑コンデンサＣ１によっていわゆる昇圧チョッパ回路が構成されている。

ダイオードブリッジＢ１の出力側の両端間には入力電圧検出回路１１が設けられている。また出力端Ｐ２１−Ｐ２２間には出力電圧検出回路１２が設けられている。

スイッチング制御回路３５は、出力電圧検出回路１２の検出信号Ｓ２と基準電圧であるＶｒｅｆを比較する加算要素１３と、電圧補償器１５と、入力電圧検出回路１１の検出信号Ｓ１と電圧補償器１５の出力を乗算する乗算器１７と、しきい値設定器１９と、電流検出用抵抗Ｒ１の検出信号としきい値設定器１９の出力を比較するコンパレータ２１および２３と、フリップフロップ２５と、を備えている。

電圧補償器１５には加算要素１３により出力電圧Ｖｏと基準電圧Ｖｒｅｆとの誤差が入力されている。

乗算器１７は、インダクタ電流を制御するための基準値を生成する。インダクタ電流平均値を入力電圧と相似形の正弦波とするために、この基準値は、入力電圧検出回路１１の検出信号Ｓ１と電圧補償器１５の出力を乗算することで生成される。

しきい値設定器１９は、乗算器１７で生成された基準値に、所定の値を加算および減算して、それぞれ第１のしきい値および第２のしきい値を生成する。所定の値は、任意に設定することが可能であり、負荷電力、インダクタ飽和電流、入力電圧の位相などが考慮され、その結果としてスイッチング損失が改善されるように設定する。

第１および第２のしきい値は、それぞれコンパレータ２１および２３に入力され、電流検出用抵抗Ｒ１によって検出されるインダクタ電流と比較される。第１のしきい値よりもインダクタ電流値が高いことをコンパレータ２３が検出すると、フリップフロップ２５のリセット端子に信号が入力されスイッチング素子Ｑ１をターンオフする。また第２のしきい値よりもインダクタ電流値が低いことをコンバレータ２１が検出すると、フリップフロップ２５のセット端子に信号が入力されスイッチング素子Ｑ１をターンオンする。

図２は、本第１実施例の交流入力電源の半サイクルにおける、インダクタ電流の波形図と、第１および第２のしきい値を示している。インダクタ電流が第１のしきい値となったときに、スイッチング素子がターンオフし、またインダクタ電流が第２のしきい値となったときに、スイッチング素子がターンオンするように制御されていることを示している。

図２の交流入力電源の半サイクルにおいて、所定の値がどのように設定されているかを、具体的に説明する。

本発明では、インダクタ電流のリップルがインダクタ飽和電流を超えない範囲で、リップルが大きくなるように、所定の値を設定する。この結果、スイッチング回数を少なくすることができる。スイッチング損失はスイッチング素子がターンオンおよびターンオフするときに発生するため、スイッチング回数が少ないことでスイッチング損失は改善される。

図２からわかるように、交流入力電源の半サイクルにおいて、インダクタ電流の立上り付近および立下り付近においては、リップルが大きくなるように所定の値を大きく設定しており、スイッチング損失が改善されている。インダクタ電流のピーク付近では、リップルが小さくなるように所定の値を小さく設定しており、インダクタ飽和電流を超えないように制御されている。

このように所定の値が入力電圧の位相に同期して変化することで、インダクタ飽和電流を考慮しながらスイッチング損失を改善することができる。

負荷電力が変動したときには、所定の値を次のように設定する。負荷電力が小さくなったときには、インダクダ平均電流が小さくなるように制御する。そのときには基準値とインダクタ飽和電流の差が大きくなり、所定の値を大きく設定することができる。インダクタ電流のピーク付近においても、スイッチング損失が改善される。

負荷電力が大きくなったときには、インダクタ平均電流を大きくする必要があるが、リップルの大きさが負荷電力の小さいときと同じであれば、インダクタ飽和電流を超える可能性がある。このとき所定の値を小さく設定することにより、インダクタ電流のリップルがインダクタ飽和電流を超えない範囲で制御することが可能となるため、大電力用途への適用も可能となる。

本第１実施例の動作において、スイッチング周波数は固定されていないため、ＥＭＩノイズも改善された動作となっている。

入力電圧や負荷電力に応じて適切に所定の値を設定するためには、スイッチング制御回路３５としてはＤＳＰ（ディジタル・シグナル・プロセッサ）を用いることが望ましい。

（第２実施例）
図３は本第２実施例のＰＦＣコンバータの回路ブロック図である。特徴となる部分はコンパレータ２１の後段に設けられた、ＡＮＤ回路２７とワンパルス信号を出力する単安定マルチバイブレータ２９である。

単安定マルチバイブレータ２９にはフリップフロップ３５からの、ターンオンの出力信号の検出結果が入力され、その時点を起点として一定期間のワンパルスが出力される。このワンパルスはコンパレータ２１の出力と共にＡＮＤ回路に入力され、ワンパルス期間中はスイッチング素子の次のターンオンが制限される。これによりターンオンから次のターンオンまでの期間が所定時間未満であるときに、前記次のターンオンを遅延させて、所定時間経過後に前記次のターンオンが実施されることになり、図４に示すような、インダクタ電流に不連続となる期間を設けた動作とすることができる。この結果、例えば軽負荷時のスイッチング周波数の高周波化を抑制することができる。

単安定マルチバイブレータ２９がワンパルスを出力する起点は、スイッチング素子のターンオンに限らず、ターンオフであってもよいし、スイッチング素子の電流ゼロとなったときであってもよい。また遅延させる所定の時間は、入力電圧の位相に応じて変化してもよい。

（第３実施例）
図５は本第３実施例のＰＦＣコンバータの回路ブロック図である。また図６はＰＦＣコンバータ１０１の４つのタイミングでの電流経路を示す図である。

図５に示すＰＦＣコンバータ１０１は、ダイオードブリッジを介さずに入力電源に接続されたインダクタと、２つのスイッチング素子とを備えたダイオードブリッジレスＰＦＣコンバータである。

図５において、符号Ｐ１１，Ｐ１２はＰＦＣコンバータ１０１の入力端、符号Ｐ２１，Ｐ２２はＰＦＣコンバータ１０１の出力端である。入力端Ｐ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力端Ｐ２１−Ｐ２２には負荷回路２０が接続される。

負荷回路２０は例えばＤＣ−ＤＣコンバータ及びそのＤＣ−ＤＣコンバータによって電源供給を受ける電子機器の回路である。

ＰＦＣコンバータ１０１の入力段には、入力電圧検出回路１１を設け、一方のラインにインダクタＬ１を直列に接続している。インダクタＬ１の後段には、ダイオードＤ１、Ｄ２及びスイッチング素子Ｑ１、Ｑ２によるブリッジ回路を接続している。スイッチング素子Ｑ１、Ｑ２のソースとグランドとの間には電流検出用抵抗Ｒ１、Ｒ２を接続している。ブリッジ回路の出力には平滑コンデンサＣ１からなる平滑回路を並列接続している。

図６（Ａ）は、交流入力電源の正の半サイクルで、スイッチング素子Ｑ１、Ｑ２が共にオン状態であるときの電流経路、図６（Ｂ）は、交流入力電源の正の半サイクルで、スイッチング素子Ｑ１、Ｑ２が共にオフ状態であるときの電流経路である。

また、図６（Ｃ）は、交流入力電源の負の半サイクルで、スイッチング素子Ｑ１、Ｑ２が共にオン状態であるときの電流経路、図６（Ｄ）は、交流入力電源の負の半サイクルで、スイッチング素子Ｑ１、Ｑ２が共にオフ状態であるときの電流経路である。

交流入力電源の正の半サイクルで、Ｑ１、Ｑ２がオン状態であるとき、図６（Ａ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１、Ｑ２がオフ状態であるとき、図６（Ｂ）に示す経路で電流が流れて、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ２の寄生ダイオードを介して電流が流れる。同様に、交流入力電源の負の半サイクルで、Ｑ１、Ｑ２がオン状態であるとき、図６（Ｃ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１、Ｑ２がオフ状態であるとき、図６（Ｄ）に示すタイミングで、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ１の寄生ダイオードを介して電流が流れる。

電流検出用抵抗Ｒ１および電流検出用抵抗Ｒ２は、交流入力電源の正の半サイクルまたは交流入力電源の負の半サイクルで、インダクタＬ１に流れる電流を検出するために設けている。図５に示したスイッチング制御回路１３は、第１実施例で示した方法または第２実施例で示した方法でインダクタ電流を制御する。

第１実施例と同様の方法によりインダクタ電流が制御される場合は、図２に示したとおり、スイッチング制御回路１３の内部で生成された第１のしきい値および第２のしきい値と、インダクタ電流がコンパレータで比較され、Ｑ１およびＱ２がそれぞれターンオン・ターンオフされる。

第２実施例と同様の方法によりインダクタ電流が制御される場合は、図４に示したとおり、ターンオンの出力信号の検出結果から、次のターンオンまでの期間が所定時間未満であるときに、前記次のターンオンを遅延させて、所定時間経過後に前記次のターンオンが実施される。

以上に示した第２実施例および第３実施例においても、スイッチング制御回路３５としてはＤＳＰ（ディジタル・シグナル・プロセッサ）を用いることで、制御を容易とすることができる。

Ｂ１ダイオードブリッジ
Ｃ１平滑コンデンサ
Ｄ１、Ｄ２ダイオード
Ｉａｃ入力電流
ＩＬインダクタ電流
Ｌ１インダクタ
Ｐ１１、Ｐ１２入力端
Ｐ２１、Ｐ２２出力端
Ｑ１、Ｑ２スイッチング素子
Ｒ１、Ｒ２電流検出用抵抗
Ｖａｃ交流入力電源
Ｖｏ出力電圧
Ｖｒｅｆ出力電圧目標値
１１入力電圧検出回路
１２出力電圧検出回路
１３加算要素
１５電圧補償器
１７乗算器
１９しきい値設定器
２１、２３コンパレータ
２５フリップフロップ
２７ＡＮＤ回路
２９単安定マルチバイブレータ
３０負荷回路
３５スイッチング制御回路
１０１ＰＦＣコンバータ

第１タイプのＰＦＣコンバータは、交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列に接続された整流平滑回路と、前記整流回路から入力される入力電圧を検出する入力電圧検出手段と、前記インダクタに流れる電流を検出するインダクタ電流検出手段と、前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、前記インダクタ電流の平均値が前記入力電圧に対して相似形となるように、前記スイッチング素子を制御するスイッチング制御手段とを備え、前記インダクタ電流が第１のしきい値に達したときに前記スイッチング素子をターンオフし、前記インダクタ電流が第２のしきい値に達したときに前記スイッチング素子をターンオンするように構成され、前記スイッチング制御手段において、前記入力電圧検出手段および前記出力電圧検出手段の結果から、前記インダクタ電流の基準値が設定されており、前記第１のしきい値は前記基準値に所定の値を加算して生成され、前記第２のしきい値は前記基準値から前記所定の値を減算して生成され、前記所定の値が、入力電圧の位相に同期して変化するように構成されたことを特徴とする。

第２タイプのＰＦＣコンバータは、負荷に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、前記第１のスイッチング素子と前記第１の整流素子との接続点と、交流入力電源の第１の入力端との間に接続されたインダクタと、負荷に対して並列に接続され、第２のスイッチング素子と第２の整流素子を含み、第２のスイッチング素子と第２の整流素子との接続点が前記交流入力電源の第２の入力端に接続された第２の直列回路と、負荷に対して並列に接続された平滑回路と、前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、前記平滑回路の出力電圧を検出する出力電圧検出手段と、前記インダクタに流れる電流を検出するインダクタ電流検出手段と、前記インダクタ電流の平均値が前記入力電圧に対して相似形となるように前記第１及び第２のスイッチング素子を制御するスイッチング制御手段とを備え、前記インダクタ電流が第１のしきい値に達したときに前記第１及び第２のスイッチング素子をオフし、前記インダクタ電流が第２のしきい値に達したときに前記第１及び第２のスイッチング素子をオンするように構成され、前記スイッチング制御手段において、前記入力電圧検出手段および前記出力電圧検出手段の結果から、前記インダクタ電流の基準値が設定されており、前記第１のしきい値は前記基準値に所定の値を加算して生成され、前記第２のしきい値は前記基準値から前記所定の値を減算して生成され、前記所定の値が、入力電圧の位相に同期して変化するように構成されたことを特徴とする。

Claims

交流入力電源から入力される交流電圧を整流する整流回路と、
前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、
前記スイッチング素子に並列に接続された整流平滑回路と、
前記整流回路から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流を検出するインダクタ電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
前記インダクタ電流の平均値が前記入力電圧に対して相似形となるように、前記スイッチング素子を制御するスイッチング制御手段とを備え、
前記インダクタ電流が第１のしきい値に達したときに前記スイッチング素子をターンオフし、前記インダクタ電流が第２のしきい値に達したときに前記スイッチング素子をターンオンするように構成され、
前記スイッチング制御手段において、前記入力電圧検出手段および前記出力電圧検出手段の結果から、前記インダクタ電流の基準値が設定されており、
前記第１のしきい値は前記基準値に所定の値を加算して生成され、前記第２のしきい値は前記基準値から前記所定の値を減算して生成されるように構成されたことを特徴とするＰＦＣコンバータ。
負荷に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、
前記第１のスイッチング素子と前記第１の整流素子との接続点と、交流入力電源の第１の入力端との間に接続されたインダクタと、
負荷に対して並列に接続され、第２のスイッチング素子と第２の整流素子を含み、第２のスイッチング素子と第２の整流素子との接続点が前記交流入力電源の第２の入力端に接続された第２の直列回路と、
負荷に対して並列に接続された平滑回路と、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記平滑回路の出力電圧を検出する出力電圧検出手段と、
前記インダクタに流れる電流を検出するインダクタ電流検出手段と、
前記インダクタ電流の平均値が前記入力電圧に対して相似形となるように前記第１及び第２のスイッチング素子を制御するスイッチング制御手段とを備え、
前記インダクタ電流が第１のしきい値に達したときに前記第１及び第２のスイッチング素子をオフし、前記インダクタ電流が第２のしきい値に達したときに前記第１及び第２のスイッチング素子をオンするように構成され、
前記スイッチング制御手段において、前記入力電圧検出手段および前記出力電圧検出手段の結果から、前記インダクタ電流の基準値が設定されており、
前記第１のしきい値は前記基準値に所定の値を加算して生成され、前記第２のしきい値は前記基準値から前記所定の値を減算して生成されるように構成されたことを特徴とするＰＦＣコンバータ。
前記所定の値が、入力電圧の位相に同期して変化することを特徴とする請求項１または請求項２に記載のＰＦＣコンバータ。
軽負荷であって前記インダクタ電流の基準値が小さいときに、前記スイッチング素子のターンオンを遅延することを特徴とする請求項１乃至３のいずれか１項に記載のＰＦＣコンバータ。
前記スイッチング素子のターンオンまたはターンオフまたは電流ゼロを起点として、所定時間経過後に次のターンオンを実施することを特徴とする請求項４に記載のＰＦＣコンバータ。
前記所定時間が入力電圧の位相に応じて変化することを特徴とする請求項５に記載のＰＦＣコンバータ。