JPWO2010116754A1 - 不揮発性記憶素子の駆動方法 - Google Patents

不揮発性記憶素子の駆動方法 Download PDF

Info

Publication number
JPWO2010116754A1
JPWO2010116754A1 JP2010538245A JP2010538245A JPWO2010116754A1 JP WO2010116754 A1 JPWO2010116754 A1 JP WO2010116754A1 JP 2010538245 A JP2010538245 A JP 2010538245A JP 2010538245 A JP2010538245 A JP 2010538245A JP WO2010116754 A1 JPWO2010116754 A1 JP WO2010116754A1
Authority
JP
Japan
Prior art keywords
nonvolatile memory
voltage
resistance
memory element
resistance state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010538245A
Other languages
English (en)
Other versions
JP4653260B2 (ja
Inventor
神澤　好彦
好彦 神澤
高木　剛
剛 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4653260B2 publication Critical patent/JP4653260B2/ja
Publication of JPWO2010116754A1 publication Critical patent/JPWO2010116754A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

抵抗変化型の不揮発性素子に書き込んだ情報（抵抗値）の保持特性を向上させるための駆動方法を提供する。抵抗変化型の不揮発性記憶素子に、第１の極性の第１電圧を印加して第１の論理情報を表す低抵抗状態にする第１書き込み工程（Ｓ０１）と、前記第１の極性とは異なる第２の極性の第２電圧を印加して第１高抵抗状態にする第２書き込み工程（Ｓ０２）と、第２書き込み工程（Ｓ０２）の後、第１の極性の第３電圧を印加して前記第１の論理情報とは異なる第２の論理情報を表す第２高抵抗状態にする書き戻し工程（Ｓ０５）とを含む。ここで、第３電圧の絶対値は第１電圧の絶対値よりも小さく、第１高抵抗状態の抵抗値、第２高抵抗状態の抵抗値、および低抵抗状態の抵抗値は、この順に大きい。

Description

本発明は、不揮発性記憶素子に関し、特に、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子の駆動方法に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。そこで、最近、抵抗変化層を記憶部の材料として用いた新たな抵抗変化型の不揮発性記憶素子に注目が集まっている。
この抵抗変化型の不揮発性記憶素子は、下部電極と上部電極との間に、両電極と接するように抵抗変化層を設けた非常に単純な構造で構成される。そして、この上下の電極間にある閾値以上の大きさの電圧を有する所定の電気的パルスを与えるだけで、抵抗が高抵抗状態もしくは低抵抗状態に変化する。そして、これらの異なる抵抗状態と数値とを対応させて情報の記録を行うのである。抵抗変化型の不揮発性記憶素子はこのような構造上及び動作上の単純さから、さらなる微細化や低コスト化が可能であると期待されている。さらに、高抵抗と低抵抗との状態変化が１００ｎｓｅｃ以下のオーダーで起こる場合もある事から、高速動作という観点からも注目を集めており、種々の提案が成されている。
最近、特に、抵抗変化層に金属酸化物を使った抵抗変化型の不揮発性記憶素子に関する提案が多くなされている。このような金属酸化物を使った抵抗変化型の不揮発性記憶素子は、抵抗変化層に用いる材料によって大きく２種類に分類される。一つは、特許文献１等に開示されているペロブスカイト材料（Ｐｒ(1-x)ＣａxＭｎＯ3（ＰＣＭＯ）、ＬａＳｒＭｎＯ3（ＬＳＭＯ）、ＧｄＢａＣｏxＯy（ＧＢＣＯ）等）を抵抗変化層として用いた抵抗変化型の不揮発性記憶素子である。
もう一つは、遷移金属と酸素のみから構成された化合物である、２元系の遷移金属酸化物を用いた抵抗変化型の不揮発性記憶素子である。２元系の遷移金属酸化物は、上述のペロブスカイト材料と比較して、組成における構造が非常に単純であるため、製造時の組成制御および成膜が比較的容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もあり、最近、特に精力的に研究がなされている。
例えば、特許文献２では、抵抗変化材料として、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）、クロム（Ｃｒ）等の遷移金属の化学量論的組成の酸化物、及び、酸素が化学量論的組成から不足した酸化物（以下、酸素不足型の酸化物と呼ぶ）を抵抗変化材料として使った不揮発性記憶素子が開示されている。さらに、特許文献３では、酸素不足型のタンタル（Ｔａ）の酸化物を抵抗変化材料として使った不揮発性記憶素子も開示されており、Ｔａ酸化物層をＴａＯxと表した時、０．８≦ｘ≦１．９（酸素濃度に換算して、４４．４％から６５．５％）を満足する範囲において抵抗変化現象が報告されている。
ここで酸素不足型の酸化物をもう少し詳しく説明する。例えば、Ｔａの場合、化学量論的組成を有する酸化物として、Ｔａ2Ｏ5が知られている。このＴａ2Ｏ5では、Ｔａ原子とＯ原子が２：５の割合で含まれており、酸素含有率で表現すると７１．４ａｔｍ％である。この酸素含有率７１．４ａｔｍ％よりも酸素含有率が低くなった状態の酸化物を酸素不足型の酸化物と呼ぶ。なお、この例の場合、Ｔａの酸化物であるので、酸素不足型のＴａ酸化物と表現できる。
特開２００５−３４０８０６号公報 特開２００６−１４０４６４号公報 国際公開第２００８／０５９７０１号公報
不揮発性記憶素子は、情報を電気的に記憶した後、電源を切っても情報が消失（揮発）せず、保持されるような性質を有した素子である。それ故に、不揮発性記憶素子に要求される最も重要な特性の１つは高い情報の保持特性である。つまり、不揮発性記憶素子には、一旦書き込んだ情報が劣化する事無く、ある程度の長期間にわたって保持される能力が必要とされる。この情報の保持能力は高ければ高い程望ましい。しかしながら一般にどのような不揮発性記憶素子でも、ある有限の時間内に記憶情報が揮発してしまうのは避けられない。
本発明に関する抵抗変化型の不揮発性記憶素子も例外ではなく、一旦記憶させた情報が時間の経過とともに徐々に揮発してしまう性質がある。抵抗変化型の不揮発性素子おける情報の揮発は、設定した抵抗値の経時変化によって生じる。つまり、高抵抗状態が低抵抗状態へ、もしくは低抵抗状態が高抵抗状態へと変化する事で記憶情報が揮発する。特に、前者の高抵抗状態に設定した不揮発性記憶素子の抵抗値が時間の経過とともに、低下していくような情報の揮発現象が起こりやすい。
しかしながら、抵抗変化型の不揮発性記憶素子では、このような変化が起こる原因は解明されておらず、記憶させた情報の保持状態にある不揮発性記憶素子の抵抗状態の変化を抑制する方法についても開示されていないのが現状である。
本発明では、上記のような課題に鑑み、抵抗変化型の不揮発性素子の情報の保持特性を向上させる、情報の書き込み方法を提案することを目的とする。
本発明の不揮発性記憶素子の駆動方法は、第１電極と、第２電極と、前記第１及び第２電極間に介在させ、前記第１及び第２電極と接するように設けられた抵抗変化層とを有し、前記第１及び第２電極間に与えられる極性の異なる電気的信号に基づいて、前記抵抗変化層の抵抗状態が可逆的に変化し、前記抵抗変化層は酸素不足型の遷移金属酸化物層を含んでいる不揮発性記憶素子の駆動方法であって、前記第１及び第２電極間に第１の極性を有する第１電圧を印加することにより、前記抵抗変化層を、第１の論理情報を表す低抵抗状態にする第１書き込み工程と、前記第１及び第２電極間に前記第１の極性とは異なる第２の極性を有する第２電圧を印加することにより、前記抵抗変化層を前記低抵抗状態よりも抵抗値が高い第１高抵抗状態にする第２書き込み工程と、前記第２の書き込み工程の後、前記第１及び第２電極間に前記第１の極性を有しかつ電圧の絶対値が前記第１電圧より小さい第３電圧を印加することにより、前記抵抗変化層を、前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い、前記第１の論理情報とは異なる第２の論理情報を表す第２高抵抗状態にする書き戻し工程と、を含む。
また、前記書き戻し工程において、前記不揮発性記憶素子は負荷抵抗と直列に接続されて直列回路を構成し、前記直列回路に前記第１の極性を有する電圧を印加することにより、前記不揮発性記憶素子の前記第１及び第２電極間に前記第３電圧に相当する分圧を印加してもよい。
また、前記書き戻し工程において、前記不揮発性記憶素子は前記負荷抵抗としてのトランジスタのチャンネルと直列に接続されて前記直列回路を構成し、前記トランジスタのゲートに所定の電圧を印加することで前記トランジスタのチャンネル抵抗を所定の抵抗値にした状態で、前記直列回路に前記第１の極性を有する電圧を印加することにより、前記不揮発性素子の前記第１及び第２電極間に前記第２電圧に相当する分圧を印加してもよい。
また、本発明の不揮発性記憶装置は、第１電極と、第２電極と、前記第１及び第２電極間に介在させ、前記第１及び第２電極と接するように設けられた抵抗変化層とを有し、前記第１及び第２電極間に与えられる極性の異なる電気的信号に基づいて、前記抵抗変化層の抵抗状態が可逆的に変化し、前記抵抗変化層は酸素不足型の遷移金属酸化物層を含んでいる不揮発性記憶素子と、駆動回路と、を備え、前記駆動回路は、前記第１及び第２電極間に第１の極性を有する第１電圧を印加することにより、前記抵抗変化層を、第１前記第１及び第２電極間にを表す低抵抗状態にする第１書き込み工程と、前記第１及び第２電極間に前記第１の極性とは異なる第２の極性を有する第２電圧を印加することにより前記抵抗変化層を前記低抵抗状態よりも抵抗値が高い第１高抵抗状態にする第２書き込み工程と、前記第２書き込み工程の後、前記第１及び第２電極間に前記第１の極性を有しかつ電圧の絶対値が前記第１電圧より小さい第３電圧を印加することにより、前記抵抗変化層を、前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い、前記第１前記第１及び第２電極間にとは異なる第２前記第１及び第２電極間にを表す第２高抵抗状態にする書き戻し工程と、を行う。
また、前記第１電極と前記第２電極とは、第１配線と第２配線とにそれぞれ電気的に接続されており、前記駆動回路は、前記第１書き込み工程において前記第１及び第２電極間に前記第１電圧を印加するための電圧を前記第１及び第２配線間に供給する第１電源と、前記第２書き込み工程において前記第１及び第２電極間に前記第２電圧を印加するための電圧を前記第１及び第２配線間に供給する第２電源と、前記書き戻し工程において前記第１及び第２電極間に前記第３電圧を印加するための電圧を前記第１及び第２配線間に供給する第３電源と、を有してもよい。
前記第３電源は、前記不揮発性記憶素子と直列に接続された負荷抵抗素子を有していてもよい。前記負荷抵抗素子は前記不揮発性記憶素子と直列に接続されたトランジスタであってもよい。
前記抵抗変化層は、酸素濃度の異なる少なくとも２層の酸素不足型の遷移金属の酸化物層から形成されており、酸素濃度の高い酸素不足型の遷移金属の酸化物層が前記第１電極もしくは前記第２電極に接触していてもよい。
前記遷移金属はタンタルであってもよい。
前記駆動回路は、前記書き戻し工程を、前記第２書き込み工程に引き続いて毎回行ってもよい。
また、前記駆動回路は、不揮発性記憶装置に対する電源の遮断前またはスタンバイ状態への移行前もしくはその両方において、前記書き戻し工程を行ってもよい。
また、前記不揮発性記憶装置は、複数の不揮発性記憶素子を備え、前記駆動回路は、電源遮断前に、前記複数の不揮発性記憶素子の中から前記第１高抵抗状態にある不揮発性記憶素子を検出し、前記検出された不揮発性記憶素子に対して前記書き戻し工程を行ってもよい。
また、前記第１高抵抗状態にある不揮発性記憶素子の検出は、前記第１高抵抗状態の抵抗値と第２高抵抗状態の抵抗値との間にしきい値を定めておき、前記不揮発性記憶素子から読み出された抵抗値と前記しきい値との比較により検出するようにしてもよい。
また、前記駆動回路は、前記不揮発性記憶装置がアイドル状態の時、前記書き戻し工程を行ってもよい。
本発明に係る不揮発性記憶素子の駆動方法、および本発明に係る不揮発性記憶装置によれば、書き込んだ情報の保持能力が向上する。
図１は、本発明の第１の実施の形態に係る不揮発性記憶素子の構成を示す断面模式図である。 図２（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値とパルス印加回数との関係を示す図である。 図３は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値の２１０℃における抵抗値の保持特性を示す図である。 図４（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る不揮発性記憶素子へ電気的パルスを印加した際の不揮発性記憶素子内部の状況を説明する仮説の模式図である。 図５は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値とパルス印加回数との関係を示す図である。 図６（ａ）、（ｂ）は、本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値とパルス印加回数との関係を示す図である。 図７は、本発明の第２の実施の形態に係る不揮発性記憶素子へ電圧を印加する際の回路図である。 図８は、本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値の２１０℃における抵抗値の保持特性を示す図である。 図９は、本発明の第２の実施の形態に係る不揮発性記憶素子へ電圧を印加する際の回路の変形例を示す図である。 図１０は、本発明の第３の実施の形態に係る不揮発性記憶装置の回路構成例を示す図である。 図１１は、本発明の第３の実施の形態に係る不揮発性記憶装置の動作の一例を示すフローチャートである。
（第１の実施の形態）
本発明の第１の実施の形態に係る不揮発性記憶素子の駆動方法について、図面を参照しながら説明する。
［不揮発性記憶素子の構成］
図１は、本発明の第１の実施の形態に係る駆動方法に従って駆動される不揮発性記憶素子の一構成例を示した断面図である。
図１に示すように、本実施の形態の不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、第１の酸素不足型の遷移金属酸化物層１０４および第１の酸素不足型の遷移金属酸化物層１０４より高い酸素濃度を有する第２の酸素不足型の遷移金属酸化物層１０５からなる抵抗変化層１０６と、上部電極１０７とを備えている。この不揮発性記憶素子１００を駆動する場合は、外部の電源によって所定の条件を満たす電圧を下部電極１０３と上部電極１０７との間に印加する。
以下の実施の形態においては、遷移金属酸化物としてタンタルを用いたタンタル酸化物層を遷移金属酸化物層として用いた例を説明する。なお、以下には、タンタル酸化物層をＴａ酸化物層と略記する。
［不揮発性記憶素子の製造方法］
次に、本実施の形態の不揮発性記憶素子１００の製造方法について説明する。
まず、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成した。そして、下部電極１０３としての厚さ４０ｎｍの窒化タンタル（ＴａＮ）をスパッタリング法により酸化物層１０２上に形成した。
次に、下部電極１０３上に、第１の酸素不足型のＴａ酸化物層１０４を５０ｎｍ堆積した。ここで第１の酸素不足型のＴａ酸化物は、Ｔａターゲットをアルゴン（Ａｒ）と酸素ガス（Ｏ2ガス）中でスパッタリングする事で形成した。なお、酸素不足型のＴａ酸化物を堆積する時の具体的なスパッタリング条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）が７×１０-4Ｐａ程度であり、スパッタ時のパワーは２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力は３．３Ｐａ、酸素ガスの全ガスに対する分圧比は３．８％、基板の設定温度は３０℃、成膜時間は７分とした。これにより、酸素含有率が約５８ａｔｍ％の第１の酸素不足型のＴａ酸化物層１０４が５０ｎｍ堆積された。なお、この酸素不足型のＴａ酸化物をＴａＯxと表現した場合、酸素含有率５８ａｔｍ％とは、ｘでは１．３８となる。
次に、第１の酸素不足型のＴａ酸化物層１０４の表面をプラズマ酸化装置で酸化し、約８ｎｍの第２の酸素不足型のＴａ酸化物層１０５を形成した（なお、第２の酸素不足型のＴａ酸化物層１０５は不揮発性記憶素子の初期動作を安定化させる目的で設けたものであるが、不揮発性記憶素子作製後に電圧印加にて事後的に形成することもできるため、不揮発性記憶形成時に必ずしも設ける必要はない）。なお、この第２の酸素不足型のＴａ酸化物層の酸素含有率は、７１ａｔｍ％であり、ＴａＯyと表現した場合のｙでは２．４７となった。すなわち化学量論的組成であるＴａＯ2.5（Ｔａ2Ｏ5）より、若干の酸素が欠損した状態になっており、第１の酸素不足型のＴａ酸化物層１０４よりも高抵抗の状態にある。
その後、第２の酸素不足型のＴａ酸化物層１０５上に、上部電極１０７として、白金（Ｐｔ）薄膜層をスパッタリングによって形成する。本実施の形態では、このＰｔ薄膜層の膜厚を８０ｎｍ堆積した。
以上のプロセスにより、酸素不足型のＴａ酸化物を使った抵抗変化層１０６を下部電極１０３と上部電極１０７で挟み込んだ形の不揮発性記憶素子１００を作製した。
［抵抗値の設定］
上記のようにして作製した不揮発性記憶素子の下部電極１０３と上部電極１０７との間にパルス状の電圧を印加して抵抗変化を起こさせ、抵抗値を測定した。
この測定では、上部電極１０７の大きさが０．５μｍ×０．５μｍの不揮発性記憶素子を用いた。抵抗変化を起こさせるために、下部電極１０３と上部電極１０７との間に、所定の電圧値を有し、幅が１００ｎｓｅｃの電気パルスを印加した。また、不揮発性記憶素子の抵抗値は、抵抗変化のための電気パルスを印加した後、抵抗変化が起こらない程度の５０ｍＶの小さな電圧をさらに印加して流れる電流を測定して求めた。
なお、以下では、下部電極１０３と上部電極１０７との間の電圧の正負は、下部電極１０３を基準にして表現する。すなわち、下部電極１０３の電圧よりも上部電極１０７の電圧が高い場合の電圧は正で表現し、逆に、下部電極１０３の電圧よりも上部電極１０７の電圧が低い場合の電圧を負で表現する。
本実施の形態では、不揮発性記憶素子構造は全く同じ３つの素子を用意した。以下、これらの不揮発性記憶素子を、素子Ａ、素子Ｂ、素子Ｃと呼ぶ。まず、いずれの素子も、素子の状態を揃える目的で、＋１．７Ｖと−１．３Ｖの電気パルスを下部電極１０３と上部電極１０７間に、交互に、それぞれ５０回ずつ、計１００回印加した。そうすると、いずれも、＋１．７Ｖを印加した時に、下部電極１０３と上部電極１０７間の抵抗値は高抵抗化し、−１．３Ｖを印加した時には低抵抗化するような抵抗変化が起こった。これらの抵抗変化の様子を図２（ａ）〜（ｃ）に示す（なお、ここでは、最終の電圧印加の様子を分かり易くするために、８０回目以降の電気パルスの印加による抵抗変化のみを示している）。
素子Ａでは、図２（ａ）に示すように、＋１．７Ｖを印加した時の下部電極１０３と上部電極１０７間の抵抗値は約５ｋΩ、−１．３Ｖを印加した時は約１００Ωとなり、１００回目に＋１．７Ｖを印加した時の抵抗値は、５７２０Ωであった。素子Ｂでは、図２（ｂ）に示すように、＋１．７Ｖを印加した時は約４ｋΩ、−１．３Ｖを印加した時は約１００Ωとなっており、１００回目の電気パルスの印加により、抵抗値は３８５０Ωとなった。そして、素子Ｃでは、図２（ｃ）に示すように、＋１．７Ｖを印加した時は約５ｋΩ、−１．３Ｖを印加した時は約２００Ωであり、１００回目の電気パルスの印加で４６５０Ωとなった。なお、これらの抵抗値の違いは、不揮発性記憶素子の単純なばらつきに起因するものである。
以上のように、素子Ａ〜Ｃをそれぞれ１００回動作させて、不揮発性記憶素子の状態を揃えた後、素子Ｂと素子Ｃにはさらに、異なる１つの電気パルスを印加した。素子Ｂには、図２（ｂ）に示すように、１０１回目に−０．６Ｖを印加した。この時、抵抗値は３８５０Ωから４１３７Ωへと微増したが、不揮発性記憶素子の状態には基本的に変化は起こっていないと考えられる。一方で、素子Ｃには図２（ｃ）に示すように、１０１回目に−０．７Ｖを印加した。すると、抵抗値は、４６５０Ωから３１８７Ωへと減少した。本実施の形態で使用した不揮発性記憶素子は、負の電圧を印加する事によって低抵抗化する性質があるので、素子Ｃは若干の低抵抗化が起こった状態であると考えられる。
なお、以下では、一旦ある極性の電圧を印加して抵抗値を設定した後、引き続いて、逆極性の電圧を印加する操作を「書き戻し」と表現する。上記の例では、素子Ｂおよび素子Ｃに対し、＋１．７Ｖの電圧を印加して一旦高抵抗化させ、その後、負の小さな電圧（−０．６Ｖ及び−０．７Ｖ）を印加したが、この負の電圧を印加する事を「書き戻し」と称する。
より詳細には、上記の例において−１．３Ｖ（第１電圧）の電気パルスの印加により、素子Ａ〜Ｃを１００Ω程度の低抵抗状態にする操作が本発明の第１書き込み工程の一例であり、＋１．７Ｖ（第２電圧）の電気パルスの印加により、素子Ａ〜Ｃを数千Ω程度の第１高抵抗状態にする操作が本発明の第２書き込み工程の一例である。
そして、第２書き込み工程の後、−０．７Ｖ（第３電圧）の電気パルスの印加により、素子Ｃを前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い３１８７Ωの第２高抵抗状態にする操作が本発明の書き戻し工程の一例である。
［抵抗値の保持特性］
以上のようにして用意した素子Ａ〜Ｃの抵抗値の保持特性の評価を行った。なお、素子Ａ〜Ｃの抵抗値は室温程度の温度では、１０年以上もほとんど劣化が見られないような特性を有している。そこで、不揮発性記憶素子を２１０℃の恒温槽中に保持し、劣化を加速させて、保持特性の評価を行った。なお、抵抗値の測定は恒温槽から不揮発性記憶素子を取り出して室温で行った。
つまり、恒温槽での保持と、室温での測定を繰り返し行う事により、保持特性の評価を行った。また、保持特性の評価では、不揮発性記憶素子に対して更なる書き込みは行わず（すなわち、上記にて設定された抵抗値状態を維持）、抵抗変化が起こらないような低い電圧を用いた読み出しのみを行った。
図３がその結果である。図３では、横軸は恒温槽での保持時間（累計）、縦軸は抵抗値である。いずれも対数でプロットしてある。
図３から分かるように、素子Ａでは、恒温槽での保持時間が１０分（０．１７時間）で約４０００Ωあった抵抗値が、１００時間後には３００Ω程度とほぼ１／１０へと低下している。また、−０．６Ｖの電気パルスで書き戻しを行った素子Ｂも素子Ａとほぼ同様の変化している。一方で、−０．７Ｖで書き戻した素子Ｃでは、恒温槽での１０分間保持した時の抵抗値が約３０００Ωと素子Ａ及びＢに比べ低いものの、抵抗値の低下が起こりにくい傾向がある事が分かる。そして、注目すべきは、恒温槽で保持時間が約１時間の付近で、素子Ａ及びＢの抵抗値に対して逆転が起こり、素子Ａおよび素子Ｂよりも抵抗値が高くなることである。素子Ｃは、１００時間後の抵抗値も約１ｋΩと、初期の抵抗に比較してほぼ１／３程度になっているだけであり、素子Ａ及びＢに比べ高い状態を保持している。すなわち、図３の結果は、−０．７Ｖの電圧で書き戻した素子Ｃの抵抗値（つまり記憶情報）の保持特性が素子Ｂ及びＣに比べて非常に良いという事を示している。
ここで、上述の素子Ｃの抵抗設定時の抵抗変化を思い出してみると、−０．７Ｖを印加して書き戻した素子Ｃでは、−０．７Ｖの電圧を印加した際に、若干の抵抗値の減少が起こっていた。つまり、不揮発性記憶素子の中で状態の変化が起こっていたと考えられる。一方で、−０．６Ｖを印加して書き戻した素子Ｂでは、抵抗値はほとんど変化しておらず、不揮発性記憶素子の内部で状態はほとんど変化していなかったと考えられる。つまり、素子Ａとほぼ同等の状態にあると考えられる。
これらの事実と図３の結果を踏まえると、次のような推論に到達する。すなわち、抵抗変化型の不揮発性記憶素子を第１高抵抗状態にする第２書き込み工程の後、第１高抵抗状態にするために第２書き込み工程で印加した電圧と逆極性であり、かつ、不揮発性記憶素子に若干の状態変化を生じさせる程度の大きさの電圧（本実施の形態では−０．７Ｖ）を続けて不揮発性記憶素子に印加することで第２高抵抗状態（低抵抗状態よりも抵抗値が高くかつ第１高抵抗状態よりも抵抗値が低い状態）へと変化させる書き戻し工程を実行する事で、不揮発性記憶素子の抵抗値の保持特性の改善が図れると考えられる。そして、この第２高抵抗状態と、低抵抗状態とに情報を関連付ける事で、保持特性の良好な２値の情報が記憶可能な不揮発性記憶素子が実現できる。
［書き戻しによるデータ保持特性改善のメカニズム］
次に、書き戻しを行って不揮発性記憶素子を第２高抵抗状態にする事で、データの保持特性がなぜ改善するかについて述べる。但し、現状では、上述の保持特性の改善のメカニズムについては確定的な結論を導出するまでには至っていないため、２つの可能性を述べるにとどめる。
まず最初に、本実施の形態で説明した抵抗変化型の不揮発性記憶素子の第１高抵抗状態と低抵抗状態の違いについて説明する。図４（ａ）は第１高抵抗状態、図４（ｂ）は低抵抗状態の不揮発性記憶素子の断面模式図を示している。
まず、第１高抵抗状態というのは、図４（ａ）に示すように、第２の酸素不足型のＴａ酸化物層４０３中に、上部電極４０５と第１の酸素不足型のＴａ酸化物層４０２をつなぐような導通パスが存在していないような状態であると考えられる。上述のように、第２の酸素不足型のＴａ酸化物層４０３は、絶縁体であるＴａ2Ｏ5に近い組成を有しており、本来は抵抗が高い性質を持っている。それ故、下部電極４０１と上部電極４０５の間の抵抗は高くなる。
一方で低抵抗状態というのは、図４（ｂ）に示すように、第２の酸素不足型のＴａ酸化物層４０３中に、微小導通パス（微小導通経路）４０６が存在し、上部電極４０５と第１の酸素不足型のＴａ酸化物層４０２が部分的にショートしたような状態になっていると考えられる。それ故に、下部電極４０１と上部電極４０５の間の抵抗は低くなる。おそらくこの微小導通パス４０６は、酸素が抜けた酸素空孔になっているか、還元によって金属的になった部分であると考えられる。
電気パルスの印加によって、図４（ａ）のような第１高抵抗状態と図４（ｂ）のような低抵抗状態の間で遷移が起こるのは、酸素イオン４０４の移動に原因があると考えられる。
つまり、第１高抵抗状態から低抵抗状態へと変化する場合について考えると、この時は、図４（ｂ）に示すように、上部電極４０５に下部電極４０１に対して負の電圧を印加する。すると、これによって生じる電界によって、第２の酸素不足型のＴａ酸化物層４０３から第１の酸素不足型のＴａ酸化物層４０２へと、酸素イオン４０４が引き抜かれ、その結果、微小導通パス４０６が形成されるのである。
逆に、低抵抗状態から第１高抵抗状態へと変化する場合は、図４（ａ）に示すように、上部電極４０５に下部電極４０１に対して正の電圧を印加するが、この時、電界によって、第１の酸素不足型のＴａ酸化物層４０２から第２の酸素不足型のＴａ酸化物層４０３へと、酸素イオン４０４が注入され、その一部が、微小導通パス４０６を酸化して、微小導通パス４０６が酸化されて消失し、その結果、高抵抗化するのである。
なお、微小導通パス４０６のサイズはそれほど大きくないと考えられ（断面を透過型電子顕微鏡で観察しても見えない程度の大きさ）、微小導通パスの酸化に消費される酸素イオンはそれほど多くないと考えられる。つまり、第１高抵抗状態において、第２の酸素不足型のＴａ酸化物層４０３には、過剰な酸素イオンが注入されたままになっていると考えられる。
以上のような抵抗変化のメカニズムに基づいて、本発明の書き戻しによる抵抗値の保持特性の向上のメカニズムを考えた。
まず、酸素イオンの存在に注目し、第２の酸素不足型のＴａ酸化物層４０３の状態を考察してみる。上述のように、図４（ａ）の第１高抵抗状態にある試料の第２の酸素不足型のＴａ酸化物層４０３内には、酸素イオン４０４が過剰に注入された状態にあると考えられる。この場合、第２の酸素不足型のＴａ酸化物層４０３を形成するＴａＯxの結合ボンドは過剰に注入された酸素イオン４０４によって歪んだ状態にあると考えられる、このような状態の結晶は一般的に熱に対してもろいと考えられる。それ故、加熱によって第２の酸素不足型のＴａ酸化物層４０３中に欠陥が形成されやすくなる。これが微小導通パス４０６となるのである。
しかしながら、下部電極４０１に正の電圧を印加し、上部電極４０５に負の電圧を印加して、書き戻しを行うと、図４（ｃ）に示すように、この過剰な酸素イオンが電界によって第１の酸素不足型のＴａ酸化物層４０２へと吐き出され、第２高抵抗状態になる（このとき、部分的に不完全な微小導通パス４０７が形成されて抵抗は下がる）。すると、第２の酸素不足型のＴａ酸化物層４０３を形成するＴａＯxは安定化し、熱耐性が高い状態となる。すると、加熱によっても微小導通パスが形成されにくいと考えられる。
以上のような理由により、ただ単に第１高抵抗状態とした図４（ａ）の状態よりも、第２高抵抗状態まで書き戻しを行った図４（ｃ）の状態の方が、データ保持特性（リテンション特性）が向上すると考えられる。
もう１つの可能性は、酸素イオン濃度の勾配の影響である。第１高抵抗状態である図４（ａ）では、第２の酸素不足型のＴａ酸化物層４０３の酸素イオン濃度が高く、第１の酸素不足型のＴａ酸化物層４０２の酸素濃度が低い状態になっている。このような状態で試料に熱をかけると、酸素イオン濃度の勾配によって、酸素イオンが第２の酸素不足型のＴａ酸化物層４０３から第２の酸素不足型のＴａ酸化物層４０２へと拡散し易い。すると、酸素イオンの離脱によって、微小導通パス４０６が形成され易い。
他方、書き戻しを行った図４（ｃ）の第２高抵抗状態では、図４（ａ）の第１高抵抗状態に比べて、第２の酸素不足型のＴａ酸化物層４０３内の酸素イオン濃度が低く、第１の酸素不足型のＴａ酸化物層４０２の酸素濃度が高い状態になっている。このような状況では、酸素イオンの拡散が起こりにくく、当然ながら、微小導通パス４０６は形成されにくい。それ故、書き戻しを行った図４（ｃ）の第２高抵抗状態の方が、データ保持特性が良いと考えられる。
本実施の形態で説明した不揮発性記憶素子は、酸素不足型のＴａ酸化物を抵抗変化層に用いた例を説明しているが、上述した書き戻しのメカニズムは、Ｔａ以外の酸素不足型の酸化物を抵抗変化層に用い、酸素濃度が異なる少なくとも２層の酸素不足型の酸化物層を有する不揮発性記憶素子にも適用可能であると考えられる。
つまり、Ｔａ以外の金属酸化物を抵抗変化層に用いた不揮発性記憶素子で、かつ、異なる極性の電気パルスを電極に印加して抵抗変化を起こすような不揮発性記憶素子でも、上記で説明したような、メカニズムで説明される書き戻しの効果があると考えられる。
例えば、ハフニウム酸化物（Ｈｆ酸化物）やジルコニウム酸化物（Ｚｒ酸化物）等である。Ｈｆ酸化物の場合は、第１の酸素不足型のＨｆ酸化物（ＨｆＯx）及び第２の酸素不足型のＨｆ酸化物（ＨｆＯy）を有し、０．９≦ｘ≦１．６、かつ１．８＜ｙ＜２．０の組成を有し、第２の酸素不足型のＨｆ酸化物層の膜厚は３〜４ｎｍが望ましい。また、Ｚｒ酸化物の場合は、第１の酸素不足型のＺｒ酸化物（ＺｒＯx）及び第２の酸素不足型のＺｒ酸化物（ＺｒＯy）を有し、０．９≦ｘ≦１．４、かつ１．９＜ｙ＜２．０の組成を有し、第２の酸素不足型のＺｒ酸化物層の膜厚は１〜５ｎｍが望ましい。
また、遷移金属酸化物層は２層の積層のみならず、３層以上であっても構わない。最も酸素濃度の高い酸素不足型の遷移金属酸化物層が上部電極もしくは下部電極に接続されるように配置すれば、上述した実施の形態と同様の作用効果が期待できる。
［比較例］
上記のようなメカニズムに依れば、本発明のように書き戻しを行わずに、高抵抗化時に印加する電圧の大きさを調整する事によって、図４（ｃ）のような状態を作りだせば良いとも考えられる。つまり、上記の例の場合、高抵抗化時に＋１．７Ｖよりも小さな正の電圧を印加することによって、低抵抗状態から直接、書き戻し後と同等の第２高抵抗状態へと不揮発性記憶素子を設定すれば良いということである。しかしながらこのような方法によって高抵抗状態を作り出した場合、高抵抗状態の書き込み不足により高抵抗状態の再現性が悪くなるという別の課題が生じた。
比較例として、素子Ａ〜Ｃと同等の不揮発性記憶素子を、高抵抗化時に印加する電圧を途中から小さくして抵抗変化させる実験を行った。図５がその結果である。図５で、電気パルスの印加回数が１００回目までは、図２の例と同じく、＋１．７Ｖの電気パルスと−１．３Ｖの電気パルスとを交互に印加して抵抗変化をさせている。この間、それぞれの電圧を印加した時に、抵抗値は約４〜５ｋΩと約１００Ωの間で比較的安定に動作している。
その後、１０１回目に−１．３Ｖの電圧を印加して不揮発性記憶素子を低抵抗化させた後、１０２回目に高抵抗化電圧として、＋１．７Ｖより０．２Ｖ低い電圧である＋１．５Ｖを印加した。すると、高抵抗状態の抵抗値は小さくなって、図２（ｃ）と同様に書き戻しを行った時と類似した状態（つまり、低抵抗状態よりも抵抗値が高くかつ第１高抵抗状態よりも抵抗値が低い状態）になった。不揮発性記憶素子の内部では、図４（ｃ）のような状態になっていると考えられる。
しかしながら、１０２回目以降、＋１．５Ｖと−１．３Ｖの電圧を印加し続けると、図５で分かるように、高抵抗状態の値が安定せず、最終的には、抵抗変化が起こらなくなってしまった。これは、高抵抗化に要する電圧が不十分なため、高抵抗化しなくなったと考えられる。この結果から、高抵抗化する電圧を調整して、図４（ｂ）のような状態を作り出して情報を記憶するのは困難である事が分かる。それ故、本発明のように、一旦高い電圧を不揮発性記憶素子に印加して、第１高抵抗状態にし（第２書き込み工程）、その後、書き戻しによって、第２高抵抗状態へと変化させる（書き戻し工程）という操作が必要になると考えられる。
なお、上記の実施の形態で説明したＴａ酸化物を使った抵抗変化型の不揮発性記憶素子では、第１の酸素不足型のＴａ酸化物層１０４の酸素含有率は５８ａｔｍ％であり、膜厚は約５０ｎｍとしたがこれに限定されない。また、第２の酸素不足型のＴａ酸化物層１０５の酸素含有率及び膜厚は上述の値に限定される事はない。また、本実施の形態では電極としてＴａＮとＰｔを用いたが、これに限定されず、金（Ａｕ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いてもよい。
さらに、この第２の酸素不足型のＴａ酸化物層１０５は、不揮発性記憶素子形成時に必ずしも設ける必要はなく、不揮発性記憶素子形成後に、強い電圧を下部電極１０３と上部電極１０７に印加する事で電気的に形成しても良い（フォーミングと呼ばれる操作）。
また、上記の実施の形態では、不揮発性記憶素子を低抵抗状態にする第１書き込み工程において不揮発性記憶素子に印加する第１電圧を−１．３Ｖ、不揮発性記憶素子を第１高抵抗状態にする第２書き込み工程において不揮発性記憶素子に印加する第２電圧を＋１．７Ｖ、不揮発性記憶素子を第２高抵抗状態にする書き戻し工程において不揮発性記憶素子に印加する電圧を−０．７Ｖとしたが、これに限定されない。すなわち、これらの電圧値は、不揮発性記憶素子の構造等に依存して決定されるものである。
また、上記の結果では、合計１００回の電気パルスを印加した後に書き戻しを行ったが、これはあくまで初期状態を揃えて評価するために行っただけであり、実際の不揮発性記憶素子の使用時には、１回の書き戻し工程の前に、必ず１００回の第１及び第２書き込み工程を行う必要はない。
さらに、印加する電圧の極性もこれらに限定されない。すなわち、図１の不揮発性記憶素子において、第２の酸素不足型のＴａ酸化物層１０５を、下部電極１０３と第１の酸素不足型のＴａ酸化物層１０４の間に設けたような構造にすれば、上述の実施の形態で説明した電圧と逆極性の電圧印加で抵抗変化が起こる。すなわち、そのような構造の不揮発性記憶素子は、負電圧を印加して高抵抗化し、正電圧を印加して低抵抗化するような変化を示す。
この場合、第２高抵抗状態は、不揮発性記憶素子に負電圧を印加して一旦第１高抵抗状態にし、その後、引き続いて正電圧を印加する書き戻しにより設定される。そのようにして設定した第２高抵抗状態と、正電圧を印加することで設定した低抵抗化状態とを使って情報の記憶を行えば良い事になる。
（第２の実施の形態）
第１の実施の形態では、一旦、正の電圧を不揮発性記憶素子に印加して第１高抵抗状態に変化させた後、最適な状態に調整した大きさの負の電圧を不揮発性記憶素子に直接的に印加して書き戻す方法について説明した。本実施の形態では、この書き戻しを行う際に、不揮発性記憶素子に負荷抵抗を接続して電圧を印加する方法について説明する。なお、以下で説明する不揮発性記憶素子は、第１の実施の形態で用いたものと全く同じ方法で作製したものである。
［抵抗値の設定］
本実施の形態では、２つの不揮発性記憶素子を用意した。以下、これらの不揮発性記憶素子を、素子Ｄ及び素子Ｅ呼ぶ。第１の実施の形態と同じく、いずれの不揮発性記憶素子も、初期状態を揃える目的で、＋１．７Ｖ（第２電圧）の電圧パルスの印加による第２書き込み工程と、−１．３Ｖ（第１電圧）の電気パルスの印加によるの第１書き込み工程を、交互に、それぞれ５０回ずつ、計１００回行った。このとき、電気パルスは不揮発性記憶素子に直接印加した。これの抵抗変化様子を図６（ａ）と（ｂ）に示す（この図でも８０回未満の変化の状態は省略している）。
図６（ａ）は素子Ｄの抵抗変化の様子であり、＋１．７Ｖを印加した時に抵抗値は約１０ｋΩとなり、−１．３Ｖを印加した時には約１００Ωとなっている。他方、図６（ｂ）に示した素子Ｅの抵抗値は、＋１．７Ｖを印加した時に抵抗値は約５ｋΩであり、−１．３Ｖを印加した時には約２００Ωであった。これらの素子Ｄと素子Ｅの抵抗値の違いは不揮発性記憶素子のばらつきを反映したものであり、基本的な特性は両者の間で違いはない。
そして、素子Ｄには、１０１回目に不揮発性記憶素子７０１に２．２ｋΩの大きさの負荷抵抗を直列に接続して、−１．３Ｖ（負荷抵抗を加えずに低抵抗化させる場合の電圧と同じ大きさ）の電圧を印加して書き戻しを行った。すると、抵抗値が１１１９４Ωから１４０８Ω（この値及び図６（ａ）の１０１回目の点の抵抗値は、２．２ｋΩの負荷抵抗を差し引いた素子Ｄ単体の抵抗値である）へと減少した。また、素子Ｅでは、５ｋΩの負荷抵抗を直列に接続し、−１．３Ｖの電圧を印加して書き戻しを行った。この時、抵抗値は５６５０Ωから３１８７Ω（この値も負荷抵抗を差し引いた値）へと減少した。
上記の抵抗を設定する際の操作を、図７を使ってもう少し詳しく説明すると、１００回目までの電気パルスを印加する際には端子７０５及び端子７０６を使って不揮発性記憶素子７０１に直接的に＋１．７Ｖと−１．３Ｖを交互に印加し、１０１回目には端子７０３と端子７０４を使って負荷抵抗７０２と不揮発性記憶素子７０１に−１．３Ｖを印加した事に相当する。そして抵抗値の測定は、端子７０５と端子７０６の間に５０ｍＶの電圧を印加して測定を行った事に相当する。
［抵抗値の保持特性］
以上のような方法で抵抗値を設定した素子Ｅ及びＤのデータ保持特性の評価を行った。
評価方法は第１の実施の形態で説明した方法と同様で、２１０℃の恒温槽に不揮発性記憶素子を保持してデータ保持特性の劣化を加速させて評価した。
図８にその結果を示す。なお、図８には、比較のために、＋１．７Ｖを印加して高抵抗化させただけの素子Ａの結果も同時に示している。この図を見ると、素子Ｄ及び素子Ｅの抵抗値は初期においては素子Ａよりもかなり低いものの、恒温槽での保持時間が４〜５時間程度で、素子Ａに対して逆転が起こり、素子Ａよりも抵抗値が高くなっている。しかも、素子Ｄ及びＥの抵抗値は、実験を行った時間の範囲ではほとんど抵抗値の劣化が生じていないことが見て取れる。すなわち、負荷抵抗を接続しつつ、負の電圧を印加して書き戻しを行った素子Ｄ及び素子Ｅは、素子Ａに比べて抵抗値（つまり記憶情報）の保持特性が優れていると言える。
ここで、負荷抵抗を素子Ｄ及び素子Ｅに直列接続した状態で−１．３Ｖの電圧を印加した場合に、素子Ｄ及び素子Ｅにどの程度の電圧が印加されているかについて考えてみる。
まず、素子Ｄであるが、図６（ａ）に記入したように、１００回目に負荷抵抗を接続せずに＋１．７Ｖを印加した時の抵抗値が１１．１ｋΩ（第１高抵抗状態）であった。この状態で２．２ｋΩの負荷抵抗を接続して、−１．３Ｖの電圧を印加した時、素子Ｄには約−１．１Ｖ（＝−１．３Ｖ／（１１．１ｋΩ＋２．２ｋΩ）×１１．１ｋΩ）の電圧が印加されていると見積もる事ができる。次に素子Ｄが抵抗変化を起こして１．４ｋΩ（第２高抵抗状態）になった時に、素子Ｄに印加されている電圧は約−０．５Ｖ（＝−１．３Ｖ／（１．４ｋΩ＋２．２ｋΩ）×１．４ｋΩ））と見積もる事ができる。すなわち、素子Ｄの抵抗値が高い場合には高い電圧が素子Ｄに印加され、抵抗が小さくなるに従って、素子Ｄに印加される電圧が低くなって、ある閾値（ここでは−０．５Ｖ）よりも小さくなった時点で抵抗変化が自動的に停止するような変化が起こっていたと考えられる。
このことから、本実施の形態の書き戻し工程で素子Ｄに印加された第３電圧は、−１．１Ｖ〜−０．５Ｖであることが分かる。
また、素子Ｅの場合は、−１．３Ｖを印加した時には約−０．７Ｖ（＝−１．３Ｖ／（５．７ｋΩ＋５．０ｋΩ）×５．７ｋΩ）が印加され、抵抗変化が終了した時には−０．５Ｖ（＝−１．３Ｖ／（３．２ｋΩ＋５．０ｋΩ）×３．２ｋΩ）で抵抗変化が終了したものと考えられる。
このことから、書き戻し工程で素子Ｅに印加された第３電圧は、−０．７Ｖ〜−０．５Ｖであることが分かる。
すなわち、素子Ｄ及びＥでも、第１の実施の形態と同じく、第２電圧（＋１．７Ｖ）の印加にて不揮発性記憶素子を第１高抵抗状態にさせる第２書き込み工程の直後に、第２電圧とは逆極性で、かつ、不揮発性記憶素子に抵抗変化を生じさせる程度の第３電圧（−１．１Ｖ〜−０．５Ｖ）の印加にて不揮発性記憶素子を第２高抵抗状態にする書き戻し工程を行う事によって、第２高抵抗状態によるデータ保持特性の向上が図れることがわかる。
加えて、負荷抵抗を不揮発性記憶素子と直列に接続することにより、書き戻し工程で印加する第３電圧の絶対値を大きめに設定しても、実際に不揮発性記憶素子に印加される電圧は、不揮発性記憶素子の抵抗値に応じて、自動的に調整され、過度の書き戻しによる読み出しマージンの減少を防止できる。
実際に不揮発性記憶素子として利用する場合には、上記の低抵抗状態と第２高抵抗状態とをそれぞれ"０"と"１"の論理情報に対応させれば良い。この時、端子７０５が図１の下部電極１０３に接続されており、端子７０６が上部電極１０７に接続されているとした時、不揮発性記憶素子７０１を低抵抗状態にするには、端子７０５を基準にして端子７０６に負の電圧を印加することにより不揮発性記憶素子を低抵抗状態の抵抗値に設定すれば良い。また、第２高抵抗状態にする場合は、端子７０５を基準にして端子７０６に正の電圧を印加することにより不揮発性記憶素子７０１を一旦第１高抵抗状態にした後、端子７０３を基準にして端子７０４に負の電圧を印加することにより不揮発性記憶素子７０１を第２高抵抗状態の抵抗値に設定すれば良い。なお、抵抗値の読み出しはいずれも端子７０５と端子７０６の間に、不揮発性記憶素子７０１の抵抗変化が起こらない程度の微小電圧を印加して行えば良い。
なお、上述の第２の実施の形態では、書き戻しを行う時に接続する負荷抵抗の大きさを５ｋΩと２．２ｋΩとしたが、これには限定されない。
さらに、書き戻しの方法は上記の第１及び第２の実施の形態で説明した方法だけに限定だれるものではない。本発明の最も重要なポイントは、一旦高抵抗化させた不揮発性記憶素子を逆極性の弱い電圧で書き戻すという操作にある。
例えば、図９のように不揮発性記憶素子９０１にトランジスタ９０２を接続したような回路において書き戻しを行っても良い。つまり、このトランジスタ９０２のゲート電圧を調整する事で、トランジスタ９０２の抵抗値を変化させ、結果として不揮発性記憶素子９０１への印加電圧を調整しても良い。
この場合、抵抗値の設定及び読み出しは次のようにして行う事ができる。まず不揮発性記憶素子９０１を低抵抗状態にする第１書き込み工程では、トランジスタ９０２を低抵抗（ＯＮ）状態にしておいた上で、端子９０３を基準にして端子９０４に第１の極性を有する電圧を印加するか、もしくは、端子９０５と端子９０６を使って不揮発性記憶素子９０１に直接的に第１電圧を印加する。
次に、不揮発性記憶素子９０１を第１高抵抗状態にする第２書き込み工程では、トランジスタ９０２を低抵抗状態にしておいた上で、端子９０３を基準にして端子９０４に第１の極性とは逆の第２の極性を有する電圧を印加するか、端子９０５と端子９０６を使って不揮発性記憶素子９０１に直接的に第２電圧を印加する。
その後、書き戻し工程では、トランジスタ９０２を高抵抗状態にして端子９０３を基準にして端子９０４に第１の極性を有する電圧を印加して、第２高抵抗状態を実現する。書き戻し工程において不揮発性記憶素子９０１とトランジスタ９０２とによる分圧として不揮発性記憶素子９０１に印加される第３電圧の大きさ（絶対値）は、第１書き込み工程において不揮発性記憶素子９０１に印加される第１電圧の大きさより小さい。
抵抗値の読み出しは、トランジスタ９０２を低抵抗状態にしておいた上で端子９０３と端子９０４間に微小電圧を印加して行うか、もしくは端子９０５と端子９０６間に微小電圧を印加して行う。
（第３の実施の形態）
次に、第１及び第２の実施の形態で説明した、第１書き込み工程、第２書き込み工程、及び書き戻し工程を含む不揮発性記憶素子の駆動方法を実行する不揮発性記憶装置について説明する。
図１０はそのような不揮発性記憶装置の機能的な構成の一例をに示すブロック図である。図１０に示されるように、不揮発性記憶装置２００は、駆動回路２０１およびメモリセルアレイ２０２から構成される。
駆動回路２０１は、列選択回路２０３、センスアンプ２０４、データ入出力回路２０５、書き込み回路２０６、行ドライバ２０７、行選択回路２０８、アドレス入力回路２０９、制御回路２１０、及び書き込み用電源２１１を有している。
書き込み用電源２１１は、第１電源２１２、第２電源２１３、及び第３電源２１４を有している。
メモリセルアレイ２０２は、複数のメモリセルをマトリクス状に配列してなる。図１０では、１つのメモリセルとして、１つの不揮発性記憶素子（Ｒ１１〜Ｒ３４、・・・）と１つの選択トランジスタ（Ｎ１１〜Ｎ３４、・・・）とを直列に接続してなる、いわゆる１Ｔ１Ｒ型のメモリセルが例示されているが、このメモリセルは１Ｔ１Ｒ型に限定されるものではなく、例えば１つの不揮発性記憶素子と１つのダイオードとが直列に接続されてなる、いわゆる１Ｄ１Ｒ型のメモリセルであってもよい。
不揮発性記憶素子（Ｒ１１〜Ｒ３４、・・・）には、第１または第２の実施の形態にて説明した不揮発性記憶素子を用いる。図１０の回路図は、不揮発性記憶素子（Ｒ１１〜Ｒ３４、・・・）の上部電極及び下部電極のいずれか一方が、ビット線（ＢＬ０〜ＢＬ３、・・・）の対応する１つと電気的に接続されており、上部電極及び下部電極の他方が、選択トランジスタ（Ｎ１１〜Ｎ３４、・・・）を介してソース線（ＳＬ０、ＳＬ２、・・・）の対応する１つと電気的に接続されていることを表している。ここで、ソース線（ＳＬ０、ＳＬ２、・・・）が第１配線の一例であり、ビット線（ＢＬ１〜ＢＬ３、・・・）が第２配線の一例である。なお、隣接する２つのメモリセルの不揮発性記憶素子は、選択トランジスタを介して、同じソース線に電気的に接続されている。
列選択回路２０３は、アドレス入力回路２０９に入力されたアドレス信号に従って、選択されるべきメモリセルに接続されたビット線を選択する。
行選択回路２０８は、アドレス入力回路２０９に入力されたアドレス信号に従って、選択されるべきメモリセルに接続されたソース線を選択するとともに、選択されるべきメモリセルに接続されたワード線に選択トランジスタをオンさせるための活性化信号を供給する。
データ入出力回路２０５は、図示しない外部の回路から、不揮発性記憶素子に書き込むべきデータを表す入力データ信号を受け取り、また不揮発性記憶素子から読み出されたデータを表す出力データ信号を外部の回路へ出力する。
第１電源２１２は、選択されたメモリセルの不揮発性記憶素子の下部及び上部電極間に第１の極性の第１電圧を印加して不揮発性記憶素子を低抵抗状態にするために、選択されたビット線と選択されたソース線との間に供給されるべき電圧を生成する。
第２電源２１３は、選択されたメモリセルの不揮発性記憶素子の下部及び上部電極間に第２の極性の第２電圧を印加して不揮発性記憶素子を低抵抗状態よりも抵抗値が高い第１高抵抗状態にするために、選択されたソース線と選択されたビット線との間に供給されるべき電圧を生成する。
ここで、具体的に、不揮発性記憶素子の下部電極が選択トランジスタを介してソース線と電気的に接続され、上部電極がビット線と電気的に接続されている構成において、第１及び第２の実施の形態で述べたような電圧の印加を行う場合、第１の極性はソース線（下部電極）を基準としてビット線（上部電極）が負の電圧となる極性であり、第２の極性はソース線（下部電極）を基準としてビット線（上部電極）が正の電圧となる極性である。
第３電源２１４は、選択されたメモリセルの不揮発性記憶素子の下部及び上部電極間に第１の極性の第３電圧を印加して不揮発性記憶素子を第２高抵抗状態にするために、選択されたビット線と選択されたソース線との間に印加されるべき電圧を生成する。
第３電圧の絶対値は第１電圧の絶対値よりも小さく、第２高抵抗状態の抵抗値は低抵抗状態の抵抗値よりも大きくかつ第１高抵抗状態の抵抗値よりも小さい。
第３電源２１４には、第２の実施の形態の図７や図９にて説明したように、不揮発性記憶素子と直列に接続される負荷抵抗または抵抗調整用のトランジスタが挿入されていてもよい。第３電源２１４内で発生する電圧は、不揮発性記憶素子と負荷抵抗とを含む直列回路に印加される。
このような構成では、第３電源２１４内で大き目の書き戻し用の電圧を発生しても、実際に不揮発性記憶素子に印加される第３電圧は、第３電源２１４に挿入された負荷抵抗または抵抗調整用のトランジスタによって、不揮発性記憶素子の抵抗値に応じて、自動的に調整され、過度の書き戻しによる読み出しマージンの減少を防止できる。
制御回路２１０は、入力されるコントロール信号に応じて書き込み用電源２１１を制御し、第１電源２１２及び第２電源２１３は、それぞれ不揮発性記憶素子を低抵抗状態にするための電圧及び不揮発性記憶素子を第１高抵抗状態にするための電圧を生成する。生成された電圧は、書き込み回路２０６および列選択回路２０３と行ドライバ２０７とを介して、選択されたビット線と選択されたワード線との間に供給される。これにより、第１書き込み工程および第２書き込み工程が行われる。
なお、入力データ信号が複数のビットデータを表す場合、複数のビット線が同時に選択され、各選択されたビット線には、第１電源２１２で生成された電圧及び第２電源２１３で生成された電圧のうち、入力データ信号の対応するビットデータに応じた一方が供給されてもよい。この場合、書き込み動作をワード単位で行ってもよい。
制御回路２１０は、これに加えて、不揮発性記憶素子が第１高抵抗状態にあるメモリセルを選択し、選択されたメモリセルの不揮発性記憶素子を第２高抵抗状態にするための電圧を第３電源２１４に生成させる。生成された電圧は、書き込み回路２０６および列選択回路２０３と行ドライバ２０７とを介して、選択されたビット線と選択されたワード線との間に供給される。これにより、書き戻し工程が行われる。
なお、図１０に示される書き込み用電源２１１の構成は、ソース線を基準にした電圧を明示するための模式的な一例である。書き込み用電源２１１は、書き込み回路２０６および列選択回路２０３と行ドライバ２０７とを介して、選択されたソース線と選択されたビット線との間に、第１書き込み工程、第２書き込み工程、及び書き戻し工程にそれぞれ対応する極性および大きさの電圧を印加できるものであればよく、具体的な回路構成は図１０に限定されない。
このように構成された不揮発性記憶装置２００によれば、不揮発性記憶素子の低抵抗状態を第１の論理情報に対応付け、不揮発性記憶素子の第２高抵抗状態を第２の論理情報に対応付けて情報を保持することができるので、保持特性の良好な２値の情報が記憶可能な不揮発性記憶素子が実現できる。
不揮発性記憶素子に保持されているデータ（抵抗状態）の読み出しは、図示しない読み出し用電源から、選択されたメモリセルへ、不揮発性記憶素子の抵抗状態を変化させない程度の小さな電圧を供給し、その際に流れる電流をセンスアンプ２０４で測定することにより行われる。
例えば、第２高抵抗状態と低抵抗状態との間の抵抗値に対応するしきい値電流を予め定めておき、測定された電流としきい値電流との比較により、不揮発性記憶素子に第１データ及び第２データのいずれが保持されているかを判定してもよい。
次に、書き戻し工程を実行するためのいくつかの方法を、詳細に例示する。
制御回路２１０は、書き戻し工程を、第２書き込み工程に引き続いて毎回行うように制御してもよいし、不揮発性記憶装置２００への電源の遮断前あるいはスタンバイ状態（不揮発性記憶装置の一部の回路への電源供給が制限され、不揮発性記憶装置としては休止している状態）への移行前に不揮発性記憶素子が第１高抵抗状態にあるメモリセルに対して１回だけ行うように制御してもよい。なお、上記書き戻し工程は、不揮発性記憶装置２００への電源の遮断前とスタンバイ状態への移行前の両方において、不揮発性記憶素子が第１高抵抗状態にあるメモリセルに対して１回だけ行うように制御してもよい。また、電源の遮断、あるいはスタンバイ状態への移行は、例えば、不揮発性記憶装置２００を利用している外部の回路（例えば、図示しない中央処理装置）から、コントロール信号にて制御回路２１０へ通知されてもよい。
書き戻し工程を第２書き込み工程の後に毎回行う構成では、制御回路２１０が行う制御が簡単になり、チップサイズが小さくできるが、毎回の高抵抗化処理に要する時間は長くなる。この構成は、例えば、速度性能よりも小型化への要請が強い携帯機器用の不揮発性記憶装置に好適である。
他方、電源の遮断前あるいはスタンバイ状態に移行する前に１回だけ書き戻し工程を行うような構成では、毎回の第１書き込み工程に要する時間は増加せずに済むというメリットがある。この構成は、例えば、定期的に電源の遮断またはスタンバイ状態への移行が行われる家庭用コンピュータ用の不揮発性記憶装置に好適である。
また、制御回路２１０は、電源の遮断前あるいはスタンバイ状態に移行前に書き戻し工程を行う場合、第１高抵抗状態にある不揮発性記憶素子を検出して、検出された不揮発性記憶素子のみに対して書き戻し工程を行ってもよいし、全ての不揮発性記憶素子に対して抵抗状態に関係なく書き戻し工程を行ってもよい。低抵抗状態にある不揮発性記憶素子に対し書き戻し工程を行っても、抵抗状態は変わらず、信頼性も含めて悪影響がないことは確認済みである。
全ての不揮発性記憶素子に対して書き戻し工程動作を行うように制御回路２１０および周辺回路を設計する場合、制御回路２１０等は簡単化できるが、全体の書き戻し工程に要する時間は長くなる。一方、第１高抵抗状態の不揮発性記憶素子のみに書き戻し工程を行うに設計する場合、全体の書き戻し工程に要する時間を短くすることができる可能性がある。
さらに、制御回路２１０は、書き戻し工程を、不揮発性記憶装置２００がアイドル状態（不揮発性記憶装置としては動作しているが、不揮発性記憶素子に対して書き込みも読み出しも行われていない状態）にあるときに実行してもよい。書き込み動作も読み出し動作も行われていない時間を利用して書き戻し工程を行うことにより、全体的に書き戻し工程を効率的に行うことができる。この構成は、例えば、常時電源の供給を受けて稼動し続けるサーバコンピュータ用の不揮発性記憶装置に好適である。
なお、不揮発性記憶装置２００がアイドル状態にあることは、制御回路２１０が書き込み動作や読み出し動作の実行状況に基づいて判断できる。
上記のように構成された不揮発性記憶装置２００の動作の一つの典型例として、制御回路２１０が、電源の遮断前あるいはスタンバイ状態に移行前に、第１高抵抗状態にある不揮発性記憶素子のみに書き戻し工程を行う場合を説明する。
図１１は、不揮発性記憶装置２００の動作の流れの一例を示すフローチャートである。図１１に示されるように、不揮発性記憶装置２００は、制御回路２１０の制御下で、第１書き込み工程と第２書き込み工程とを行う（Ｓ０１、Ｓ０２）。その後、制御回路２１０は、電源の遮断またはスタンバイ状態への移行を通知するコントロール信号を受信すると（Ｓ０３）、第１高抵抗状態にある不揮発性記憶素子を検出して（Ｓ０４）、検出された不揮発性記憶素子を対象として書き戻し工程を実行する（Ｓ０５）。
ここで、第１高抵抗状態にある不揮発性記憶素子は、例えば、第１高抵抗状態の抵抗値と第２高抵抗状態の抵抗値との間にしきい値抵抗を定めておき、不揮発性記憶素子から読み出された抵抗値としきい値抵抗との比較により検出してもよい。また、第１高抵抗状態にある不揮発性記憶素子を検出するステップ（Ｓ０４）を実行せずに全ビットに対して書き戻し工程（Ｓ０５）を実行してもよい。
なお、上述した実施の形態においては、抵抗変化層としての遷移金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、上下電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
本発明の不揮発性記憶素子の駆動方法は、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子へ応用が可能である。
１００ 不揮発性記憶素子
１０１ 基板
１０２ 酸化物層
１０３ 下部電極
１０４ 第１の酸素不足型Ｔａ酸化物層
１０５ 第２の酸素不足型Ｔａ酸化物層
１０６ 抵抗変化層
１０７ 上部電極
２００ 不揮発性記憶装置
２０１ 駆動回路
２０２ メモリセルアレイ
２０３ 列選択回路
２０４ センスアンプ
２０５ データ入出力回路
２０６ 書き込み回路
２０７ 行ドライバ
２０８ 行選択回路
２０９ アドレス入力回路
２１０ 制御回路
２１１ 書き込み用電源
２１２ 第１（低抵抗状態設定用）電源
２１３ 第２（第１高抵抗状態設定用）電源
２１４ 第３（第２高抵抗状態設定用）電源
４０１ 下部電極
４０２ 第１の酸素不足型Ｔａ酸化物層
４０３ 第２の酸素不足型Ｔａ酸化物層
４０４ 酸素イオン
４０５ 上部電極
４０６ 微小導通パス
４０７ 不完全な微小導通パス
７０１ 不揮発性記憶素子
７０２ 負荷抵抗
７０３〜７０６ 端子
９０１ 不揮発性記憶素子
９０２ トランジスタ
９０３〜９０６ 端子
本発明は、不揮発性記憶素子に関し、特に、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子の駆動方法に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。そこで、最近、抵抗変化層を記憶部の材料として用いた新たな抵抗変化型の不揮発性記憶素子に注目が集まっている。
この抵抗変化型の不揮発性記憶素子は、下部電極と上部電極との間に、両電極と接するように抵抗変化層を設けた非常に単純な構造で構成される。そして、この上下の電極間にある閾値以上の大きさの電圧を有する所定の電気的パルスを与えるだけで、抵抗が高抵抗状態もしくは低抵抗状態に変化する。そして、これらの異なる抵抗状態と数値とを対応させて情報の記録を行うのである。抵抗変化型の不揮発性記憶素子はこのような構造上及び動作上の単純さから、さらなる微細化や低コスト化が可能であると期待されている。さらに、高抵抗と低抵抗との状態変化が１００ｎｓｅｃ以下のオーダーで起こる場合もある事から、高速動作という観点からも注目を集めており、種々の提案が成されている。
最近、特に、抵抗変化層に金属酸化物を使った抵抗変化型の不揮発性記憶素子に関する提案が多くなされている。このような金属酸化物を使った抵抗変化型の不揮発性記憶素子は、抵抗変化層に用いる材料によって大きく２種類に分類される。一つは、特許文献１等に開示されているペロブスカイト材料（Ｐｒ(1-x)ＣａxＭｎＯ3（ＰＣＭＯ）、ＬａＳｒＭｎＯ3（ＬＳＭＯ）、ＧｄＢａＣｏxＯy（ＧＢＣＯ）等）を抵抗変化層として用いた抵抗変化型の不揮発性記憶素子である。
もう一つは、遷移金属と酸素のみから構成された化合物である、２元系の遷移金属酸化物を用いた抵抗変化型の不揮発性記憶素子である。２元系の遷移金属酸化物は、上述のペロブスカイト材料と比較して、組成における構造が非常に単純であるため、製造時の組成制御および成膜が比較的容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もあり、最近、特に精力的に研究がなされている。
例えば、特許文献２では、抵抗変化材料として、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）、クロム（Ｃｒ）等の遷移金属の化学量論的組成の酸化物、及び、酸素が化学量論的組成から不足した酸化物（以下、酸素不足型の酸化物と呼ぶ）を抵抗変化材料として使った不揮発性記憶素子が開示されている。さらに、特許文献３では、酸素不足型のタンタル（Ｔａ）の酸化物を抵抗変化材料として使った不揮発性記憶素子も開示されており、Ｔａ酸化物層をＴａＯxと表した時、０．８≦ｘ≦１．９（酸素濃度に換算して、４４．４％から６５．５％）を満足する範囲において抵抗変化現象が報告されている。
ここで酸素不足型の酸化物をもう少し詳しく説明する。例えば、Ｔａの場合、化学量論的組成を有する酸化物として、Ｔａ2Ｏ5が知られている。このＴａ2Ｏ5では、Ｔａ原子とＯ原子が２：５の割合で含まれており、酸素含有率で表現すると７１．４ａｔｍ％である。この酸素含有率７１．４ａｔｍ％よりも酸素含有率が低くなった状態の酸化物を酸素不足型の酸化物と呼ぶ。なお、この例の場合、Ｔａの酸化物であるので、酸素不足型のＴａ酸化物と表現できる。
特開２００５−３４０８０６号公報 特開２００６−１４０４６４号公報 国際公開第２００８／０５９７０１号
不揮発性記憶素子は、情報を電気的に記憶した後、電源を切っても情報が消失（揮発）せず、保持されるような性質を有した素子である。それ故に、不揮発性記憶素子に要求される最も重要な特性の１つは高い情報の保持特性である。つまり、不揮発性記憶素子には、一旦書き込んだ情報が劣化する事無く、ある程度の長期間にわたって保持される能力が必要とされる。この情報の保持能力は高ければ高い程望ましい。しかしながら一般にどのような不揮発性記憶素子でも、ある有限の時間内に記憶情報が揮発してしまうのは避けられない。
本発明に関する抵抗変化型の不揮発性記憶素子も例外ではなく、一旦記憶させた情報が時間の経過とともに徐々に揮発してしまう性質がある。抵抗変化型の不揮発性素子おける情報の揮発は、設定した抵抗値の経時変化によって生じる。つまり、高抵抗状態が低抵抗状態へ、もしくは低抵抗状態が高抵抗状態へと変化する事で記憶情報が揮発する。特に、前者の高抵抗状態に設定した不揮発性記憶素子の抵抗値が時間の経過とともに、低下していくような情報の揮発現象が起こりやすい。
しかしながら、抵抗変化型の不揮発性記憶素子では、このような変化が起こる原因は解明されておらず、記憶させた情報の保持状態にある不揮発性記憶素子の抵抗状態の変化を抑制する方法についても開示されていないのが現状である。
本発明では、上記のような課題に鑑み、抵抗変化型の不揮発性素子の情報の保持特性を向上させる、情報の書き込み方法を提案することを目的とする。
本発明の不揮発性記憶素子の駆動方法は、第１電極と、第２電極と、前記第１及び第２電極間に介在させ、前記第１及び第２電極と接するように設けられた抵抗変化層とを有し、前記第１及び第２電極間に与えられる極性の異なる電気的信号に基づいて、前記抵抗変化層の抵抗状態が可逆的に変化し、前記抵抗変化層は酸素不足型の遷移金属酸化物層を含んでいる不揮発性記憶素子の駆動方法であって、前記第１及び第２電極間に第１の極性を有する第１電圧を印加することにより、前記抵抗変化層を、第１の論理情報を表す低抵抗状態にする第１書き込み工程と、前記第１及び第２電極間に前記第１の極性とは異なる第２の極性を有する第２電圧を印加することにより、前記抵抗変化層を前記低抵抗状態よりも抵抗値が高い第１高抵抗状態にする第２書き込み工程と、前記第２の書き込み工程の後、前記第１及び第２電極間に前記第１の極性を有しかつ電圧の絶対値が前記第１電圧より小さい第３電圧を印加することにより、前記抵抗変化層を、前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い、前記第１の論理情報とは異なる第２の論理情報を表す第２高抵抗状態にする書き戻し工程と、を含む。
また、前記書き戻し工程において、前記不揮発性記憶素子は負荷抵抗と直列に接続されて直列回路を構成し、前記直列回路に前記第１の極性を有する電圧を印加することにより、前記不揮発性記憶素子の前記第１及び第２電極間に前記第３電圧に相当する分圧を印加してもよい。
また、前記書き戻し工程において、前記不揮発性記憶素子は前記負荷抵抗としてのトランジスタのチャンネルと直列に接続されて前記直列回路を構成し、前記トランジスタのゲートに所定の電圧を印加することで前記トランジスタのチャンネル抵抗を所定の抵抗値にした状態で、前記直列回路に前記第１の極性を有する電圧を印加することにより、前記不揮発性素子の前記第１及び第２電極間に前記第２電圧に相当する分圧を印加してもよい。
また、本発明の不揮発性記憶装置は、第１電極と、第２電極と、前記第１及び第２電極間に介在させ、前記第１及び第２電極と接するように設けられた抵抗変化層とを有し、前記第１及び第２電極間に与えられる極性の異なる電気的信号に基づいて、前記抵抗変化層の抵抗状態が可逆的に変化し、前記抵抗変化層は酸素不足型の遷移金属酸化物層を含んでいる不揮発性記憶素子と、駆動回路と、を備え、前記駆動回路は、前記第１及び第２電極間に第１の極性を有する第１電圧を印加することにより、前記抵抗変化層を、第１前記第１及び第２電極間にを表す低抵抗状態にする第１書き込み工程と、前記第１及び第２電極間に前記第１の極性とは異なる第２の極性を有する第２電圧を印加することにより前記抵抗変化層を前記低抵抗状態よりも抵抗値が高い第１高抵抗状態にする第２書き込み工程と、前記第２書き込み工程の後、前記第１及び第２電極間に前記第１の極性を有しかつ電圧の絶対値が前記第１電圧より小さい第３電圧を印加することにより、前記抵抗変化層を、前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い、前記第１前記第１及び第２電極間にとは異なる第２前記第１及び第２電極間にを表す第２高抵抗状態にする書き戻し工程と、を行う。
また、前記第１電極と前記第２電極とは、第１配線と第２配線とにそれぞれ電気的に接続されており、前記駆動回路は、前記第１書き込み工程において前記第１及び第２電極間に前記第１電圧を印加するための電圧を前記第１及び第２配線間に供給する第１電源と、前記第２書き込み工程において前記第１及び第２電極間に前記第２電圧を印加するための電圧を前記第１及び第２配線間に供給する第２電源と、前記書き戻し工程において前記第１及び第２電極間に前記第３電圧を印加するための電圧を前記第１及び第２配線間に供給する第３電源と、を有してもよい。
前記第３電源は、前記不揮発性記憶素子と直列に接続された負荷抵抗素子を有していてもよい。前記負荷抵抗素子は前記不揮発性記憶素子と直列に接続されたトランジスタであってもよい。
前記抵抗変化層は、酸素濃度の異なる少なくとも２層の酸素不足型の遷移金属の酸化物層から形成されており、酸素濃度の高い酸素不足型の遷移金属の酸化物層が前記第１電極もしくは前記第２電極に接触していてもよい。
前記遷移金属はタンタルであってもよい。
前記駆動回路は、前記書き戻し工程を、前記第２書き込み工程に引き続いて毎回行ってもよい。
また、前記駆動回路は、不揮発性記憶装置に対する電源の遮断前またはスタンバイ状態への移行前もしくはその両方において、前記書き戻し工程を行ってもよい。
また、前記不揮発性記憶装置は、複数の不揮発性記憶素子を備え、前記駆動回路は、電源遮断前に、前記複数の不揮発性記憶素子の中から前記第１高抵抗状態にある不揮発性記憶素子を検出し、前記検出された不揮発性記憶素子に対して前記書き戻し工程を行ってもよい。
また、前記第１高抵抗状態にある不揮発性記憶素子の検出は、前記第１高抵抗状態の抵抗値と第２高抵抗状態の抵抗値との間にしきい値を定めておき、前記不揮発性記憶素子から読み出された抵抗値と前記しきい値との比較により検出するようにしてもよい。
また、前記駆動回路は、前記不揮発性記憶装置がアイドル状態の時、前記書き戻し工程を行ってもよい。
本発明に係る不揮発性記憶素子の駆動方法、および本発明に係る不揮発性記憶装置によれば、書き込んだ情報の保持能力が向上する。
図１は、本発明の第１の実施の形態に係る不揮発性記憶素子の構成を示す断面模式図である。 図２（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値とパルス印加回数との関係を示す図である。 図３は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値の２１０℃における抵抗値の保持特性を示す図である。 図４（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る不揮発性記憶素子へ電気的パルスを印加した際の不揮発性記憶素子内部の状況を説明する仮説の模式図である。 図５は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値とパルス印加回数との関係を示す図である。 図６（ａ）、（ｂ）は、本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値とパルス印加回数との関係を示す図である。 図７は、本発明の第２の実施の形態に係る不揮発性記憶素子へ電圧を印加する際の回路図である。 図８は、本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値の２１０℃における抵抗値の保持特性を示す図である。 図９は、本発明の第２の実施の形態に係る不揮発性記憶素子へ電圧を印加する際の回路の変形例を示す図である。 図１０は、本発明の第３の実施の形態に係る不揮発性記憶装置の回路構成例を示す図である。 図１１は、本発明の第３の実施の形態に係る不揮発性記憶装置の動作の一例を示すフローチャートである。
（第１の実施の形態）
本発明の第１の実施の形態に係る不揮発性記憶素子の駆動方法について、図面を参照しながら説明する。
［不揮発性記憶素子の構成］
図１は、本発明の第１の実施の形態に係る駆動方法に従って駆動される不揮発性記憶素子の一構成例を示した断面図である。
図１に示すように、本実施の形態の不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、第１の酸素不足型の遷移金属酸化物層１０４および第１の酸素不足型の遷移金属酸化物層１０４より高い酸素濃度を有する第２の酸素不足型の遷移金属酸化物層１０５からなる抵抗変化層１０６と、上部電極１０７とを備えている。この不揮発性記憶素子１００を駆動する場合は、外部の電源によって所定の条件を満たす電圧を下部電極１０３と上部電極１０７との間に印加する。
以下の実施の形態においては、遷移金属酸化物としてタンタルを用いたタンタル酸化物層を遷移金属酸化物層として用いた例を説明する。なお、以下には、タンタル酸化物層をＴａ酸化物層と略記する。
［不揮発性記憶素子の製造方法］
次に、本実施の形態の不揮発性記憶素子１００の製造方法について説明する。
まず、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成した。そして、下部電極１０３としての厚さ４０ｎｍの窒化タンタル（ＴａＮ）をスパッタリング法により酸化物層１０２上に形成した。
次に、下部電極１０３上に、第１の酸素不足型のＴａ酸化物層１０４を５０ｎｍ堆積した。ここで第１の酸素不足型のＴａ酸化物は、Ｔａターゲットをアルゴン（Ａｒ）と酸素ガス（Ｏ2ガス）中でスパッタリングする事で形成した。なお、酸素不足型のＴａ酸化物を堆積する時の具体的なスパッタリング条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）が７×１０-4Ｐａ程度であり、スパッタ時のパワーは２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力は３．３Ｐａ、酸素ガスの全ガスに対する分圧比は３．８％、基板の設定温度は３０℃、成膜時間は７分とした。これにより、酸素含有率が約５８ａｔｍ％の第１の酸素不足型のＴａ酸化物層１０４が５０ｎｍ堆積された。なお、この酸素不足型のＴａ酸化物をＴａＯxと表現した場合、酸素含有率５８ａｔｍ％とは、ｘでは１．３８となる。
次に、第１の酸素不足型のＴａ酸化物層１０４の表面をプラズマ酸化装置で酸化し、約８ｎｍの第２の酸素不足型のＴａ酸化物層１０５を形成した（なお、第２の酸素不足型のＴａ酸化物層１０５は不揮発性記憶素子の初期動作を安定化させる目的で設けたものであるが、不揮発性記憶素子作製後に電圧印加にて事後的に形成することもできるため、不揮発性記憶形成時に必ずしも設ける必要はない）。なお、この第２の酸素不足型のＴａ酸化物層の酸素含有率は、７１ａｔｍ％であり、ＴａＯyと表現した場合のｙでは２．４７となった。すなわち化学量論的組成であるＴａＯ2.5（Ｔａ2Ｏ5）より、若干の酸素が欠損した状態になっており、第１の酸素不足型のＴａ酸化物層１０４よりも高抵抗の状態にある。
その後、第２の酸素不足型のＴａ酸化物層１０５上に、上部電極１０７として、白金（Ｐｔ）薄膜層をスパッタリングによって形成する。本実施の形態では、このＰｔ薄膜層の膜厚を８０ｎｍ堆積した。
以上のプロセスにより、酸素不足型のＴａ酸化物を使った抵抗変化層１０６を下部電極１０３と上部電極１０７で挟み込んだ形の不揮発性記憶素子１００を作製した。
［抵抗値の設定］
上記のようにして作製した不揮発性記憶素子の下部電極１０３と上部電極１０７との間にパルス状の電圧を印加して抵抗変化を起こさせ、抵抗値を測定した。
この測定では、上部電極１０７の大きさが０．５μｍ×０．５μｍの不揮発性記憶素子を用いた。抵抗変化を起こさせるために、下部電極１０３と上部電極１０７との間に、所定の電圧値を有し、幅が１００ｎｓｅｃの電気パルスを印加した。また、不揮発性記憶素子の抵抗値は、抵抗変化のための電気パルスを印加した後、抵抗変化が起こらない程度の５０ｍＶの小さな電圧をさらに印加して流れる電流を測定して求めた。
なお、以下では、下部電極１０３と上部電極１０７との間の電圧の正負は、下部電極１０３を基準にして表現する。すなわち、下部電極１０３の電圧よりも上部電極１０７の電圧が高い場合の電圧は正で表現し、逆に、下部電極１０３の電圧よりも上部電極１０７の電圧が低い場合の電圧を負で表現する。
本実施の形態では、不揮発性記憶素子構造は全く同じ３つの素子を用意した。以下、これらの不揮発性記憶素子を、素子Ａ、素子Ｂ、素子Ｃと呼ぶ。まず、いずれの素子も、素子の状態を揃える目的で、＋１．７Ｖと−１．３Ｖの電気パルスを下部電極１０３と上部電極１０７間に、交互に、それぞれ５０回ずつ、計１００回印加した。そうすると、いずれも、＋１．７Ｖを印加した時に、下部電極１０３と上部電極１０７間の抵抗値は高抵抗化し、−１．３Ｖを印加した時には低抵抗化するような抵抗変化が起こった。これらの抵抗変化の様子を図２（ａ）〜（ｃ）に示す（なお、ここでは、最終の電圧印加の様子を分かり易くするために、８０回目以降の電気パルスの印加による抵抗変化のみを示している）。
素子Ａでは、図２（ａ）に示すように、＋１．７Ｖを印加した時の下部電極１０３と上部電極１０７間の抵抗値は約５ｋΩ、−１．３Ｖを印加した時は約１００Ωとなり、１００回目に＋１．７Ｖを印加した時の抵抗値は、５７２０Ωであった。素子Ｂでは、図２（ｂ）に示すように、＋１．７Ｖを印加した時は約４ｋΩ、−１．３Ｖを印加した時は約１００Ωとなっており、１００回目の電気パルスの印加により、抵抗値は３８５０Ωとなった。そして、素子Ｃでは、図２（ｃ）に示すように、＋１．７Ｖを印加した時は約５ｋΩ、−１．３Ｖを印加した時は約２００Ωであり、１００回目の電気パルスの印加で４６５０Ωとなった。なお、これらの抵抗値の違いは、不揮発性記憶素子の単純なばらつきに起因するものである。
以上のように、素子Ａ〜Ｃをそれぞれ１００回動作させて、不揮発性記憶素子の状態を揃えた後、素子Ｂと素子Ｃにはさらに、異なる１つの電気パルスを印加した。素子Ｂには、図２（ｂ）に示すように、１０１回目に−０．６Ｖを印加した。この時、抵抗値は３８５０Ωから４１３７Ωへと微増したが、不揮発性記憶素子の状態には基本的に変化は起こっていないと考えられる。一方で、素子Ｃには図２（ｃ）に示すように、１０１回目に−０．７Ｖを印加した。すると、抵抗値は、４６５０Ωから３１８７Ωへと減少した。本実施の形態で使用した不揮発性記憶素子は、負の電圧を印加する事によって低抵抗化する性質があるので、素子Ｃは若干の低抵抗化が起こった状態であると考えられる。
なお、以下では、一旦ある極性の電圧を印加して抵抗値を設定した後、引き続いて、逆極性の電圧を印加する操作を「書き戻し」と表現する。上記の例では、素子Ｂおよび素子Ｃに対し、＋１．７Ｖの電圧を印加して一旦高抵抗化させ、その後、負の小さな電圧（−０．６Ｖ及び−０．７Ｖ）を印加したが、この負の電圧を印加する事を「書き戻し」と称する。
より詳細には、上記の例において−１．３Ｖ（第１電圧）の電気パルスの印加により、素子Ａ〜Ｃを１００Ω程度の低抵抗状態にする操作が本発明の第１書き込み工程の一例であり、＋１．７Ｖ（第２電圧）の電気パルスの印加により、素子Ａ〜Ｃを数千Ω程度の第１高抵抗状態にする操作が本発明の第２書き込み工程の一例である。
そして、第２書き込み工程の後、−０．７Ｖ（第３電圧）の電気パルスの印加により、素子Ｃを前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い３１８７Ωの第２高抵抗状態にする操作が本発明の書き戻し工程の一例である。
［抵抗値の保持特性］
以上のようにして用意した素子Ａ〜Ｃの抵抗値の保持特性の評価を行った。なお、素子Ａ〜Ｃの抵抗値は室温程度の温度では、１０年以上もほとんど劣化が見られないような特性を有している。そこで、不揮発性記憶素子を２１０℃の恒温槽中に保持し、劣化を加速させて、保持特性の評価を行った。なお、抵抗値の測定は恒温槽から不揮発性記憶素子を取り出して室温で行った。
つまり、恒温槽での保持と、室温での測定を繰り返し行う事により、保持特性の評価を行った。また、保持特性の評価では、不揮発性記憶素子に対して更なる書き込みは行わず（すなわち、上記にて設定された抵抗値状態を維持）、抵抗変化が起こらないような低い電圧を用いた読み出しのみを行った。
図３がその結果である。図３では、横軸は恒温槽での保持時間（累計）、縦軸は抵抗値である。いずれも対数でプロットしてある。
図３から分かるように、素子Ａでは、恒温槽での保持時間が１０分（０．１７時間）で約４０００Ωあった抵抗値が、１００時間後には３００Ω程度とほぼ１／１０へと低下している。また、−０．６Ｖの電気パルスで書き戻しを行った素子Ｂも素子Ａとほぼ同様の変化している。一方で、−０．７Ｖで書き戻した素子Ｃでは、恒温槽での１０分間保持した時の抵抗値が約３０００Ωと素子Ａ及びＢに比べ低いものの、抵抗値の低下が起こりにくい傾向がある事が分かる。そして、注目すべきは、恒温槽で保持時間が約１時間の付近で、素子Ａ及びＢの抵抗値に対して逆転が起こり、素子Ａおよび素子Ｂよりも抵抗値が高くなることである。素子Ｃは、１００時間後の抵抗値も約１ｋΩと、初期の抵抗に比較してほぼ１／３程度になっているだけであり、素子Ａ及びＢに比べ高い状態を保持している。すなわち、図３の結果は、−０．７Ｖの電圧で書き戻した素子Ｃの抵抗値（つまり記憶情報）の保持特性が素子Ｂ及びＣに比べて非常に良いという事を示している。
ここで、上述の素子Ｃの抵抗設定時の抵抗変化を思い出してみると、−０．７Ｖを印加して書き戻した素子Ｃでは、−０．７Ｖの電圧を印加した際に、若干の抵抗値の減少が起こっていた。つまり、不揮発性記憶素子の中で状態の変化が起こっていたと考えられる。一方で、−０．６Ｖを印加して書き戻した素子Ｂでは、抵抗値はほとんど変化しておらず、不揮発性記憶素子の内部で状態はほとんど変化していなかったと考えられる。つまり、素子Ａとほぼ同等の状態にあると考えられる。
これらの事実と図３の結果を踏まえると、次のような推論に到達する。すなわち、抵抗変化型の不揮発性記憶素子を第１高抵抗状態にする第２書き込み工程の後、第１高抵抗状態にするために第２書き込み工程で印加した電圧と逆極性であり、かつ、不揮発性記憶素子に若干の状態変化を生じさせる程度の大きさの電圧（本実施の形態では−０．７Ｖ）を続けて不揮発性記憶素子に印加することで第２高抵抗状態（低抵抗状態よりも抵抗値が高くかつ第１高抵抗状態よりも抵抗値が低い状態）へと変化させる書き戻し工程を実行する事で、不揮発性記憶素子の抵抗値の保持特性の改善が図れると考えられる。そして、この第２高抵抗状態と、低抵抗状態とに情報を関連付ける事で、保持特性の良好な２値の情報が記憶可能な不揮発性記憶素子が実現できる。
［書き戻しによるデータ保持特性改善のメカニズム］
次に、書き戻しを行って不揮発性記憶素子を第２高抵抗状態にする事で、データの保持特性がなぜ改善するかについて述べる。但し、現状では、上述の保持特性の改善のメカニズムについては確定的な結論を導出するまでには至っていないため、２つの可能性を述べるにとどめる。
まず最初に、本実施の形態で説明した抵抗変化型の不揮発性記憶素子の第１高抵抗状態と低抵抗状態の違いについて説明する。図４（ａ）は第１高抵抗状態、図４（ｂ）は低抵抗状態の不揮発性記憶素子の断面模式図を示している。
まず、第１高抵抗状態というのは、図４（ａ）に示すように、第２の酸素不足型のＴａ酸化物層４０３中に、上部電極４０５と第１の酸素不足型のＴａ酸化物層４０２をつなぐような導通パスが存在していないような状態であると考えられる。上述のように、第２の酸素不足型のＴａ酸化物層４０３は、絶縁体であるＴａ2Ｏ5に近い組成を有しており、本来は抵抗が高い性質を持っている。それ故、下部電極４０１と上部電極４０５の間の抵抗は高くなる。
一方で低抵抗状態というのは、図４（ｂ）に示すように、第２の酸素不足型のＴａ酸化物層４０３中に、微小導通パス（微小導通経路）４０６が存在し、上部電極４０５と第１の酸素不足型のＴａ酸化物層４０２が部分的にショートしたような状態になっていると考えられる。それ故に、下部電極４０１と上部電極４０５の間の抵抗は低くなる。おそらくこの微小導通パス４０６は、酸素が抜けた酸素空孔になっているか、還元によって金属的になった部分であると考えられる。
電気パルスの印加によって、図４（ａ）のような第１高抵抗状態と図４（ｂ）のような低抵抗状態の間で遷移が起こるのは、酸素イオン４０４の移動に原因があると考えられる。
つまり、第１高抵抗状態から低抵抗状態へと変化する場合について考えると、この時は、図４（ｂ）に示すように、上部電極４０５に下部電極４０１に対して負の電圧を印加する。すると、これによって生じる電界によって、第２の酸素不足型のＴａ酸化物層４０３から第１の酸素不足型のＴａ酸化物層４０２へと、酸素イオン４０４が引き抜かれ、その結果、微小導通パス４０６が形成されるのである。
逆に、低抵抗状態から第１高抵抗状態へと変化する場合は、図４（ａ）に示すように、上部電極４０５に下部電極４０１に対して正の電圧を印加するが、この時、電界によって、第１の酸素不足型のＴａ酸化物層４０２から第２の酸素不足型のＴａ酸化物層４０３へと、酸素イオン４０４が注入され、その一部が、微小導通パス４０６を酸化して、微小導通パス４０６が酸化されて消失し、その結果、高抵抗化するのである。
なお、微小導通パス４０６のサイズはそれほど大きくないと考えられ（断面を透過型電子顕微鏡で観察しても見えない程度の大きさ）、微小導通パスの酸化に消費される酸素イオンはそれほど多くないと考えられる。つまり、第１高抵抗状態において、第２の酸素不足型のＴａ酸化物層４０３には、過剰な酸素イオンが注入されたままになっていると考えられる。
以上のような抵抗変化のメカニズムに基づいて、本発明の書き戻しによる抵抗値の保持特性の向上のメカニズムを考えた。
まず、酸素イオンの存在に注目し、第２の酸素不足型のＴａ酸化物層４０３の状態を考察してみる。上述のように、図４（ａ）の第１高抵抗状態にある試料の第２の酸素不足型のＴａ酸化物層４０３内には、酸素イオン４０４が過剰に注入された状態にあると考えられる。この場合、第２の酸素不足型のＴａ酸化物層４０３を形成するＴａＯxの結合ボンドは過剰に注入された酸素イオン４０４によって歪んだ状態にあると考えられる、このような状態の結晶は一般的に熱に対してもろいと考えられる。それ故、加熱によって第２の酸素不足型のＴａ酸化物層４０３中に欠陥が形成されやすくなる。これが微小導通パス４０６となるのである。
しかしながら、下部電極４０１に正の電圧を印加し、上部電極４０５に負の電圧を印加して、書き戻しを行うと、図４（ｃ）に示すように、この過剰な酸素イオンが電界によって第１の酸素不足型のＴａ酸化物層４０２へと吐き出され、第２高抵抗状態になる（このとき、部分的に不完全な微小導通パス４０７が形成されて抵抗は下がる）。すると、第２の酸素不足型のＴａ酸化物層４０３を形成するＴａＯxは安定化し、熱耐性が高い状態となる。すると、加熱によっても微小導通パスが形成されにくいと考えられる。
以上のような理由により、ただ単に第１高抵抗状態とした図４（ａ）の状態よりも、第２高抵抗状態まで書き戻しを行った図４（ｃ）の状態の方が、データ保持特性（リテンション特性）が向上すると考えられる。
もう１つの可能性は、酸素イオン濃度の勾配の影響である。第１高抵抗状態である図４（ａ）では、第２の酸素不足型のＴａ酸化物層４０３の酸素イオン濃度が高く、第１の酸素不足型のＴａ酸化物層４０２の酸素濃度が低い状態になっている。このような状態で試料に熱をかけると、酸素イオン濃度の勾配によって、酸素イオンが第２の酸素不足型のＴａ酸化物層４０３から第２の酸素不足型のＴａ酸化物層４０２へと拡散し易い。すると、酸素イオンの離脱によって、微小導通パス４０６が形成され易い。
他方、書き戻しを行った図４（ｃ）の第２高抵抗状態では、図４（ａ）の第１高抵抗状態に比べて、第２の酸素不足型のＴａ酸化物層４０３内の酸素イオン濃度が低く、第１の酸素不足型のＴａ酸化物層４０２の酸素濃度が高い状態になっている。このような状況では、酸素イオンの拡散が起こりにくく、当然ながら、微小導通パス４０６は形成されにくい。それ故、書き戻しを行った図４（ｃ）の第２高抵抗状態の方が、データ保持特性が良いと考えられる。
本実施の形態で説明した不揮発性記憶素子は、酸素不足型のＴａ酸化物を抵抗変化層に用いた例を説明しているが、上述した書き戻しのメカニズムは、Ｔａ以外の酸素不足型の酸化物を抵抗変化層に用い、酸素濃度が異なる少なくとも２層の酸素不足型の酸化物層を有する不揮発性記憶素子にも適用可能であると考えられる。
つまり、Ｔａ以外の金属酸化物を抵抗変化層に用いた不揮発性記憶素子で、かつ、異なる極性の電気パルスを電極に印加して抵抗変化を起こすような不揮発性記憶素子でも、上記で説明したような、メカニズムで説明される書き戻しの効果があると考えられる。
例えば、ハフニウム酸化物（Ｈｆ酸化物）やジルコニウム酸化物（Ｚｒ酸化物）等である。Ｈｆ酸化物の場合は、第１の酸素不足型のＨｆ酸化物（ＨｆＯx）及び第２の酸素不足型のＨｆ酸化物（ＨｆＯy）を有し、０．９≦ｘ≦１．６、かつ１．８＜ｙ＜２．０の組成を有し、第２の酸素不足型のＨｆ酸化物層の膜厚は３〜４ｎｍが望ましい。また、Ｚｒ酸化物の場合は、第１の酸素不足型のＺｒ酸化物（ＺｒＯx）及び第２の酸素不足型のＺｒ酸化物（ＺｒＯy）を有し、０．９≦ｘ≦１．４、かつ１．９＜ｙ＜２．０の組成を有し、第２の酸素不足型のＺｒ酸化物層の膜厚は１〜５ｎｍが望ましい。
また、遷移金属酸化物層は２層の積層のみならず、３層以上であっても構わない。最も酸素濃度の高い酸素不足型の遷移金属酸化物層が上部電極もしくは下部電極に接続されるように配置すれば、上述した実施の形態と同様の作用効果が期待できる。
［比較例］
上記のようなメカニズムに依れば、本発明のように書き戻しを行わずに、高抵抗化時に印加する電圧の大きさを調整する事によって、図４（ｃ）のような状態を作りだせば良いとも考えられる。つまり、上記の例の場合、高抵抗化時に＋１．７Ｖよりも小さな正の電圧を印加することによって、低抵抗状態から直接、書き戻し後と同等の第２高抵抗状態へと不揮発性記憶素子を設定すれば良いということである。しかしながらこのような方法によって高抵抗状態を作り出した場合、高抵抗状態の書き込み不足により高抵抗状態の再現性が悪くなるという別の課題が生じた。
比較例として、素子Ａ〜Ｃと同等の不揮発性記憶素子を、高抵抗化時に印加する電圧を途中から小さくして抵抗変化させる実験を行った。図５がその結果である。図５で、電気パルスの印加回数が１００回目までは、図２の例と同じく、＋１．７Ｖの電気パルスと−１．３Ｖの電気パルスとを交互に印加して抵抗変化をさせている。この間、それぞれの電圧を印加した時に、抵抗値は約４〜５ｋΩと約１００Ωの間で比較的安定に動作している。
その後、１０１回目に−１．３Ｖの電圧を印加して不揮発性記憶素子を低抵抗化させた後、１０２回目に高抵抗化電圧として、＋１．７Ｖより０．２Ｖ低い電圧である＋１．５Ｖを印加した。すると、高抵抗状態の抵抗値は小さくなって、図２（ｃ）と同様に書き戻しを行った時と類似した状態（つまり、低抵抗状態よりも抵抗値が高くかつ第１高抵抗状態よりも抵抗値が低い状態）になった。不揮発性記憶素子の内部では、図４（ｃ）のような状態になっていると考えられる。
しかしながら、１０２回目以降、＋１．５Ｖと−１．３Ｖの電圧を印加し続けると、図５で分かるように、高抵抗状態の値が安定せず、最終的には、抵抗変化が起こらなくなってしまった。これは、高抵抗化に要する電圧が不十分なため、高抵抗化しなくなったと考えられる。この結果から、高抵抗化する電圧を調整して、図４（ｂ）のような状態を作り出して情報を記憶するのは困難である事が分かる。それ故、本発明のように、一旦高い電圧を不揮発性記憶素子に印加して、第１高抵抗状態にし（第２書き込み工程）、その後、書き戻しによって、第２高抵抗状態へと変化させる（書き戻し工程）という操作が必要になると考えられる。
なお、上記の実施の形態で説明したＴａ酸化物を使った抵抗変化型の不揮発性記憶素子では、第１の酸素不足型のＴａ酸化物層１０４の酸素含有率は５８ａｔｍ％であり、膜厚は約５０ｎｍとしたがこれに限定されない。また、第２の酸素不足型のＴａ酸化物層１０５の酸素含有率及び膜厚は上述の値に限定される事はない。また、本実施の形態では電極としてＴａＮとＰｔを用いたが、これに限定されず、金（Ａｕ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いてもよい。
さらに、この第２の酸素不足型のＴａ酸化物層１０５は、不揮発性記憶素子形成時に必ずしも設ける必要はなく、不揮発性記憶素子形成後に、強い電圧を下部電極１０３と上部電極１０７に印加する事で電気的に形成しても良い（フォーミングと呼ばれる操作）。
また、上記の実施の形態では、不揮発性記憶素子を低抵抗状態にする第１書き込み工程において不揮発性記憶素子に印加する第１電圧を−１．３Ｖ、不揮発性記憶素子を第１高抵抗状態にする第２書き込み工程において不揮発性記憶素子に印加する第２電圧を＋１．７Ｖ、不揮発性記憶素子を第２高抵抗状態にする書き戻し工程において不揮発性記憶素子に印加する電圧を−０．７Ｖとしたが、これに限定されない。すなわち、これらの電圧値は、不揮発性記憶素子の構造等に依存して決定されるものである。
また、上記の結果では、合計１００回の電気パルスを印加した後に書き戻しを行ったが、これはあくまで初期状態を揃えて評価するために行っただけであり、実際の不揮発性記憶素子の使用時には、１回の書き戻し工程の前に、必ず１００回の第１及び第２書き込み工程を行う必要はない。
さらに、印加する電圧の極性もこれらに限定されない。すなわち、図１の不揮発性記憶素子において、第２の酸素不足型のＴａ酸化物層１０５を、下部電極１０３と第１の酸素不足型のＴａ酸化物層１０４の間に設けたような構造にすれば、上述の実施の形態で説明した電圧と逆極性の電圧印加で抵抗変化が起こる。すなわち、そのような構造の不揮発性記憶素子は、負電圧を印加して高抵抗化し、正電圧を印加して低抵抗化するような変化を示す。
この場合、第２高抵抗状態は、不揮発性記憶素子に負電圧を印加して一旦第１高抵抗状態にし、その後、引き続いて正電圧を印加する書き戻しにより設定される。そのようにして設定した第２高抵抗状態と、正電圧を印加することで設定した低抵抗化状態とを使って情報の記憶を行えば良い事になる。
（第２の実施の形態）
第１の実施の形態では、一旦、正の電圧を不揮発性記憶素子に印加して第１高抵抗状態に変化させた後、最適な状態に調整した大きさの負の電圧を不揮発性記憶素子に直接的に印加して書き戻す方法について説明した。本実施の形態では、この書き戻しを行う際に、不揮発性記憶素子に負荷抵抗を接続して電圧を印加する方法について説明する。なお、以下で説明する不揮発性記憶素子は、第１の実施の形態で用いたものと全く同じ方法で作製したものである。
［抵抗値の設定］
本実施の形態では、２つの不揮発性記憶素子を用意した。以下、これらの不揮発性記憶素子を、素子Ｄ及び素子Ｅ呼ぶ。第１の実施の形態と同じく、いずれの不揮発性記憶素子も、初期状態を揃える目的で、＋１．７Ｖ（第２電圧）の電圧パルスの印加による第２書き込み工程と、−１．３Ｖ（第１電圧）の電気パルスの印加によるの第１書き込み工程を、交互に、それぞれ５０回ずつ、計１００回行った。このとき、電気パルスは不揮発性記憶素子に直接印加した。これの抵抗変化様子を図６（ａ）と（ｂ）に示す（この図でも８０回未満の変化の状態は省略している）。
図６（ａ）は素子Ｄの抵抗変化の様子であり、＋１．７Ｖを印加した時に抵抗値は約１０ｋΩとなり、−１．３Ｖを印加した時には約１００Ωとなっている。他方、図６（ｂ）に示した素子Ｅの抵抗値は、＋１．７Ｖを印加した時に抵抗値は約５ｋΩであり、−１．３Ｖを印加した時には約２００Ωであった。これらの素子Ｄと素子Ｅの抵抗値の違いは不揮発性記憶素子のばらつきを反映したものであり、基本的な特性は両者の間で違いはない。
そして、素子Ｄには、１０１回目に不揮発性記憶素子７０１に２．２ｋΩの大きさの負荷抵抗を直列に接続して、−１．３Ｖ（負荷抵抗を加えずに低抵抗化させる場合の電圧と同じ大きさ）の電圧を印加して書き戻しを行った。すると、抵抗値が１１１９４Ωから１４０８Ω（この値及び図６（ａ）の１０１回目の点の抵抗値は、２．２ｋΩの負荷抵抗を差し引いた素子Ｄ単体の抵抗値である）へと減少した。また、素子Ｅでは、５ｋΩの負荷抵抗を直列に接続し、−１．３Ｖの電圧を印加して書き戻しを行った。この時、抵抗値は５６５０Ωから３１８７Ω（この値も負荷抵抗を差し引いた値）へと減少した。
上記の抵抗を設定する際の操作を、図７を使ってもう少し詳しく説明すると、１００回目までの電気パルスを印加する際には端子７０５及び端子７０６を使って不揮発性記憶素子７０１に直接的に＋１．７Ｖと−１．３Ｖを交互に印加し、１０１回目には端子７０３と端子７０４を使って負荷抵抗７０２と不揮発性記憶素子７０１に−１．３Ｖを印加した事に相当する。そして抵抗値の測定は、端子７０５と端子７０６の間に５０ｍＶの電圧を印加して測定を行った事に相当する。
［抵抗値の保持特性］
以上のような方法で抵抗値を設定した素子Ｅ及びＤのデータ保持特性の評価を行った。
評価方法は第１の実施の形態で説明した方法と同様で、２１０℃の恒温槽に不揮発性記憶素子を保持してデータ保持特性の劣化を加速させて評価した。
図８にその結果を示す。なお、図８には、比較のために、＋１．７Ｖを印加して高抵抗化させただけの素子Ａの結果も同時に示している。この図を見ると、素子Ｄ及び素子Ｅの抵抗値は初期においては素子Ａよりもかなり低いものの、恒温槽での保持時間が４〜５時間程度で、素子Ａに対して逆転が起こり、素子Ａよりも抵抗値が高くなっている。しかも、素子Ｄ及びＥの抵抗値は、実験を行った時間の範囲ではほとんど抵抗値の劣化が生じていないことが見て取れる。すなわち、負荷抵抗を接続しつつ、負の電圧を印加して書き戻しを行った素子Ｄ及び素子Ｅは、素子Ａに比べて抵抗値（つまり記憶情報）の保持特性が優れていると言える。
ここで、負荷抵抗を素子Ｄ及び素子Ｅに直列接続した状態で−１．３Ｖの電圧を印加した場合に、素子Ｄ及び素子Ｅにどの程度の電圧が印加されているかについて考えてみる。
まず、素子Ｄであるが、図６（ａ）に記入したように、１００回目に負荷抵抗を接続せずに＋１．７Ｖを印加した時の抵抗値が１１．１ｋΩ（第１高抵抗状態）であった。この状態で２．２ｋΩの負荷抵抗を接続して、−１．３Ｖの電圧を印加した時、素子Ｄには約−１．１Ｖ（＝−１．３Ｖ／（１１．１ｋΩ＋２．２ｋΩ）×１１．１ｋΩ）の電圧が印加されていると見積もる事ができる。次に素子Ｄが抵抗変化を起こして１．４ｋΩ（第２高抵抗状態）になった時に、素子Ｄに印加されている電圧は約−０．５Ｖ（＝−１．３Ｖ／（１．４ｋΩ＋２．２ｋΩ）×１．４ｋΩ））と見積もる事ができる。すなわち、素子Ｄの抵抗値が高い場合には高い電圧が素子Ｄに印加され、抵抗が小さくなるに従って、素子Ｄに印加される電圧が低くなって、ある閾値（ここでは−０．５Ｖ）よりも小さくなった時点で抵抗変化が自動的に停止するような変化が起こっていたと考えられる。
このことから、本実施の形態の書き戻し工程で素子Ｄに印加された第３電圧は、−１．１Ｖ〜−０．５Ｖであることが分かる。
また、素子Ｅの場合は、−１．３Ｖを印加した時には約−０．７Ｖ（＝−１．３Ｖ／（５．７ｋΩ＋５．０ｋΩ）×５．７ｋΩ）が印加され、抵抗変化が終了した時には−０．５Ｖ（＝−１．３Ｖ／（３．２ｋΩ＋５．０ｋΩ）×３．２ｋΩ）で抵抗変化が終了したものと考えられる。
このことから、書き戻し工程で素子Ｅに印加された第３電圧は、−０．７Ｖ〜−０．５Ｖであることが分かる。
すなわち、素子Ｄ及びＥでも、第１の実施の形態と同じく、第２電圧（＋１．７Ｖ）の印加にて不揮発性記憶素子を第１高抵抗状態にさせる第２書き込み工程の直後に、第２電圧とは逆極性で、かつ、不揮発性記憶素子に抵抗変化を生じさせる程度の第３電圧（−１．１Ｖ〜−０．５Ｖ）の印加にて不揮発性記憶素子を第２高抵抗状態にする書き戻し工程を行う事によって、第２高抵抗状態によるデータ保持特性の向上が図れることがわかる。
加えて、負荷抵抗を不揮発性記憶素子と直列に接続することにより、書き戻し工程で印加する第３電圧の絶対値を大きめに設定しても、実際に不揮発性記憶素子に印加される電圧は、不揮発性記憶素子の抵抗値に応じて、自動的に調整され、過度の書き戻しによる読み出しマージンの減少を防止できる。
実際に不揮発性記憶素子として利用する場合には、上記の低抵抗状態と第２高抵抗状態とをそれぞれ"０"と"１"の論理情報に対応させれば良い。この時、端子７０５が図１の下部電極１０３に接続されており、端子７０６が上部電極１０７に接続されているとした時、不揮発性記憶素子７０１を低抵抗状態にするには、端子７０５を基準にして端子７０６に負の電圧を印加することにより不揮発性記憶素子を低抵抗状態の抵抗値に設定すれば良い。また、第２高抵抗状態にする場合は、端子７０５を基準にして端子７０６に正の電圧を印加することにより不揮発性記憶素子７０１を一旦第１高抵抗状態にした後、端子７０３を基準にして端子７０４に負の電圧を印加することにより不揮発性記憶素子７０１を第２高抵抗状態の抵抗値に設定すれば良い。なお、抵抗値の読み出しはいずれも端子７０５と端子７０６の間に、不揮発性記憶素子７０１の抵抗変化が起こらない程度の微小電圧を印加して行えば良い。
なお、上述の第２の実施の形態では、書き戻しを行う時に接続する負荷抵抗の大きさを５ｋΩと２．２ｋΩとしたが、これには限定されない。
さらに、書き戻しの方法は上記の第１及び第２の実施の形態で説明した方法だけに限定だれるものではない。本発明の最も重要なポイントは、一旦高抵抗化させた不揮発性記憶素子を逆極性の弱い電圧で書き戻すという操作にある。
例えば、図９のように不揮発性記憶素子９０１にトランジスタ９０２を接続したような回路において書き戻しを行っても良い。つまり、このトランジスタ９０２のゲート電圧を調整する事で、トランジスタ９０２の抵抗値を変化させ、結果として不揮発性記憶素子９０１への印加電圧を調整しても良い。
この場合、抵抗値の設定及び読み出しは次のようにして行う事ができる。まず不揮発性記憶素子９０１を低抵抗状態にする第１書き込み工程では、トランジスタ９０２を低抵抗（ＯＮ）状態にしておいた上で、端子９０３を基準にして端子９０４に第１の極性を有する電圧を印加するか、もしくは、端子９０５と端子９０６を使って不揮発性記憶素子９０１に直接的に第１電圧を印加する。
次に、不揮発性記憶素子９０１を第１高抵抗状態にする第２書き込み工程では、トランジスタ９０２を低抵抗状態にしておいた上で、端子９０３を基準にして端子９０４に第１の極性とは逆の第２の極性を有する電圧を印加するか、端子９０５と端子９０６を使って不揮発性記憶素子９０１に直接的に第２電圧を印加する。
その後、書き戻し工程では、トランジスタ９０２を高抵抗状態にして端子９０３を基準にして端子９０４に第１の極性を有する電圧を印加して、第２高抵抗状態を実現する。書き戻し工程において不揮発性記憶素子９０１とトランジスタ９０２とによる分圧として不揮発性記憶素子９０１に印加される第３電圧の大きさ（絶対値）は、第１書き込み工程において不揮発性記憶素子９０１に印加される第１電圧の大きさより小さい。
抵抗値の読み出しは、トランジスタ９０２を低抵抗状態にしておいた上で端子９０３と端子９０４間に微小電圧を印加して行うか、もしくは端子９０５と端子９０６間に微小電圧を印加して行う。
（第３の実施の形態）
次に、第１及び第２の実施の形態で説明した、第１書き込み工程、第２書き込み工程、及び書き戻し工程を含む不揮発性記憶素子の駆動方法を実行する不揮発性記憶装置について説明する。
図１０はそのような不揮発性記憶装置の機能的な構成の一例をに示すブロック図である。図１０に示されるように、不揮発性記憶装置２００は、駆動回路２０１およびメモリセルアレイ２０２から構成される。
駆動回路２０１は、列選択回路２０３、センスアンプ２０４、データ入出力回路２０５、書き込み回路２０６、行ドライバ２０７、行選択回路２０８、アドレス入力回路２０９、制御回路２１０、及び書き込み用電源２１１を有している。
書き込み用電源２１１は、第１電源２１２、第２電源２１３、及び第３電源２１４を有している。
メモリセルアレイ２０２は、複数のメモリセルをマトリクス状に配列してなる。図１０では、１つのメモリセルとして、１つの不揮発性記憶素子（Ｒ１１〜Ｒ３４、・・・）と１つの選択トランジスタ（Ｎ１１〜Ｎ３４、・・・）とを直列に接続してなる、いわゆる１Ｔ１Ｒ型のメモリセルが例示されているが、このメモリセルは１Ｔ１Ｒ型に限定されるものではなく、例えば１つの不揮発性記憶素子と１つのダイオードとが直列に接続されてなる、いわゆる１Ｄ１Ｒ型のメモリセルであってもよい。
不揮発性記憶素子（Ｒ１１〜Ｒ３４、・・・）には、第１または第２の実施の形態にて説明した不揮発性記憶素子を用いる。図１０の回路図は、不揮発性記憶素子（Ｒ１１〜Ｒ３４、・・・）の上部電極及び下部電極のいずれか一方が、ビット線（ＢＬ０〜ＢＬ３、・・・）の対応する１つと電気的に接続されており、上部電極及び下部電極の他方が、選択トランジスタ（Ｎ１１〜Ｎ３４、・・・）を介してソース線（ＳＬ０、ＳＬ２、・・・）の対応する１つと電気的に接続されていることを表している。ここで、ソース線（ＳＬ０、ＳＬ２、・・・）が第１配線の一例であり、ビット線（ＢＬ１〜ＢＬ３、・・・）が第２配線の一例である。なお、隣接する２つのメモリセルの不揮発性記憶素子は、選択トランジスタを介して、同じソース線に電気的に接続されている。
列選択回路２０３は、アドレス入力回路２０９に入力されたアドレス信号に従って、選択されるべきメモリセルに接続されたビット線を選択する。
行選択回路２０８は、アドレス入力回路２０９に入力されたアドレス信号に従って、選択されるべきメモリセルに接続されたソース線を選択するとともに、選択されるべきメモリセルに接続されたワード線に選択トランジスタをオンさせるための活性化信号を供給する。
データ入出力回路２０５は、図示しない外部の回路から、不揮発性記憶素子に書き込むべきデータを表す入力データ信号を受け取り、また不揮発性記憶素子から読み出されたデータを表す出力データ信号を外部の回路へ出力する。
第１電源２１２は、選択されたメモリセルの不揮発性記憶素子の下部及び上部電極間に第１の極性の第１電圧を印加して不揮発性記憶素子を低抵抗状態にするために、選択されたビット線と選択されたソース線との間に供給されるべき電圧を生成する。
第２電源２１３は、選択されたメモリセルの不揮発性記憶素子の下部及び上部電極間に第２の極性の第２電圧を印加して不揮発性記憶素子を低抵抗状態よりも抵抗値が高い第１高抵抗状態にするために、選択されたソース線と選択されたビット線との間に供給されるべき電圧を生成する。
ここで、具体的に、不揮発性記憶素子の下部電極が選択トランジスタを介してソース線と電気的に接続され、上部電極がビット線と電気的に接続されている構成において、第１及び第２の実施の形態で述べたような電圧の印加を行う場合、第１の極性はソース線（下部電極）を基準としてビット線（上部電極）が負の電圧となる極性であり、第２の極性はソース線（下部電極）を基準としてビット線（上部電極）が正の電圧となる極性である。
第３電源２１４は、選択されたメモリセルの不揮発性記憶素子の下部及び上部電極間に第１の極性の第３電圧を印加して不揮発性記憶素子を第２高抵抗状態にするために、選択されたビット線と選択されたソース線との間に印加されるべき電圧を生成する。
第３電圧の絶対値は第１電圧の絶対値よりも小さく、第２高抵抗状態の抵抗値は低抵抗状態の抵抗値よりも大きくかつ第１高抵抗状態の抵抗値よりも小さい。
第３電源２１４には、第２の実施の形態の図７や図９にて説明したように、不揮発性記憶素子と直列に接続される負荷抵抗または抵抗調整用のトランジスタが挿入されていてもよい。第３電源２１４内で発生する電圧は、不揮発性記憶素子と負荷抵抗とを含む直列回路に印加される。
このような構成では、第３電源２１４内で大き目の書き戻し用の電圧を発生しても、実際に不揮発性記憶素子に印加される第３電圧は、第３電源２１４に挿入された負荷抵抗または抵抗調整用のトランジスタによって、不揮発性記憶素子の抵抗値に応じて、自動的に調整され、過度の書き戻しによる読み出しマージンの減少を防止できる。
制御回路２１０は、入力されるコントロール信号に応じて書き込み用電源２１１を制御し、第１電源２１２及び第２電源２１３は、それぞれ不揮発性記憶素子を低抵抗状態にするための電圧及び不揮発性記憶素子を第１高抵抗状態にするための電圧を生成する。生成された電圧は、書き込み回路２０６および列選択回路２０３と行ドライバ２０７とを介して、選択されたビット線と選択されたワード線との間に供給される。これにより、第１書き込み工程および第２書き込み工程が行われる。
なお、入力データ信号が複数のビットデータを表す場合、複数のビット線が同時に選択され、各選択されたビット線には、第１電源２１２で生成された電圧及び第２電源２１３で生成された電圧のうち、入力データ信号の対応するビットデータに応じた一方が供給されてもよい。この場合、書き込み動作をワード単位で行ってもよい。
制御回路２１０は、これに加えて、不揮発性記憶素子が第１高抵抗状態にあるメモリセルを選択し、選択されたメモリセルの不揮発性記憶素子を第２高抵抗状態にするための電圧を第３電源２１４に生成させる。生成された電圧は、書き込み回路２０６および列選択回路２０３と行ドライバ２０７とを介して、選択されたビット線と選択されたワード線との間に供給される。これにより、書き戻し工程が行われる。
なお、図１０に示される書き込み用電源２１１の構成は、ソース線を基準にした電圧を明示するための模式的な一例である。書き込み用電源２１１は、書き込み回路２０６および列選択回路２０３と行ドライバ２０７とを介して、選択されたソース線と選択されたビット線との間に、第１書き込み工程、第２書き込み工程、及び書き戻し工程にそれぞれ対応する極性および大きさの電圧を印加できるものであればよく、具体的な回路構成は図１０に限定されない。
このように構成された不揮発性記憶装置２００によれば、不揮発性記憶素子の低抵抗状態を第１の論理情報に対応付け、不揮発性記憶素子の第２高抵抗状態を第２の論理情報に対応付けて情報を保持することができるので、保持特性の良好な２値の情報が記憶可能な不揮発性記憶素子が実現できる。
不揮発性記憶素子に保持されているデータ（抵抗状態）の読み出しは、図示しない読み出し用電源から、選択されたメモリセルへ、不揮発性記憶素子の抵抗状態を変化させない程度の小さな電圧を供給し、その際に流れる電流をセンスアンプ２０４で測定することにより行われる。
例えば、第２高抵抗状態と低抵抗状態との間の抵抗値に対応するしきい値電流を予め定めておき、測定された電流としきい値電流との比較により、不揮発性記憶素子に第１データ及び第２データのいずれが保持されているかを判定してもよい。
次に、書き戻し工程を実行するためのいくつかの方法を、詳細に例示する。
制御回路２１０は、書き戻し工程を、第２書き込み工程に引き続いて毎回行うように制御してもよいし、不揮発性記憶装置２００への電源の遮断前あるいはスタンバイ状態（不揮発性記憶装置の一部の回路への電源供給が制限され、不揮発性記憶装置としては休止している状態）への移行前に不揮発性記憶素子が第１高抵抗状態にあるメモリセルに対して１回だけ行うように制御してもよい。なお、上記書き戻し工程は、不揮発性記憶装置２００への電源の遮断前とスタンバイ状態への移行前の両方において、不揮発性記憶素子が第１高抵抗状態にあるメモリセルに対して１回だけ行うように制御してもよい。また、電源の遮断、あるいはスタンバイ状態への移行は、例えば、不揮発性記憶装置２００を利用している外部の回路（例えば、図示しない中央処理装置）から、コントロール信号にて制御回路２１０へ通知されてもよい。
書き戻し工程を第２書き込み工程の後に毎回行う構成では、制御回路２１０が行う制御が簡単になり、チップサイズが小さくできるが、毎回の高抵抗化処理に要する時間は長くなる。この構成は、例えば、速度性能よりも小型化への要請が強い携帯機器用の不揮発性記憶装置に好適である。
他方、電源の遮断前あるいはスタンバイ状態に移行する前に１回だけ書き戻し工程を行うような構成では、毎回の第１書き込み工程に要する時間は増加せずに済むというメリットがある。この構成は、例えば、定期的に電源の遮断またはスタンバイ状態への移行が行われる家庭用コンピュータ用の不揮発性記憶装置に好適である。
また、制御回路２１０は、電源の遮断前あるいはスタンバイ状態に移行前に書き戻し工程を行う場合、第１高抵抗状態にある不揮発性記憶素子を検出して、検出された不揮発性記憶素子のみに対して書き戻し工程を行ってもよいし、全ての不揮発性記憶素子に対して抵抗状態に関係なく書き戻し工程を行ってもよい。低抵抗状態にある不揮発性記憶素子に対し書き戻し工程を行っても、抵抗状態は変わらず、信頼性も含めて悪影響がないことは確認済みである。
全ての不揮発性記憶素子に対して書き戻し工程動作を行うように制御回路２１０および周辺回路を設計する場合、制御回路２１０等は簡単化できるが、全体の書き戻し工程に要する時間は長くなる。一方、第１高抵抗状態の不揮発性記憶素子のみに書き戻し工程を行うに設計する場合、全体の書き戻し工程に要する時間を短くすることができる可能性がある。
さらに、制御回路２１０は、書き戻し工程を、不揮発性記憶装置２００がアイドル状態（不揮発性記憶装置としては動作しているが、不揮発性記憶素子に対して書き込みも読み出しも行われていない状態）にあるときに実行してもよい。書き込み動作も読み出し動作も行われていない時間を利用して書き戻し工程を行うことにより、全体的に書き戻し工程を効率的に行うことができる。この構成は、例えば、常時電源の供給を受けて稼動し続けるサーバコンピュータ用の不揮発性記憶装置に好適である。
なお、不揮発性記憶装置２００がアイドル状態にあることは、制御回路２１０が書き込み動作や読み出し動作の実行状況に基づいて判断できる。
上記のように構成された不揮発性記憶装置２００の動作の一つの典型例として、制御回路２１０が、電源の遮断前あるいはスタンバイ状態に移行前に、第１高抵抗状態にある不揮発性記憶素子のみに書き戻し工程を行う場合を説明する。
図１１は、不揮発性記憶装置２００の動作の流れの一例を示すフローチャートである。図１１に示されるように、不揮発性記憶装置２００は、制御回路２１０の制御下で、第１書き込み工程と第２書き込み工程とを行う（Ｓ０１、Ｓ０２）。その後、制御回路２１０は、電源の遮断またはスタンバイ状態への移行を通知するコントロール信号を受信すると（Ｓ０３）、第１高抵抗状態にある不揮発性記憶素子を検出して（Ｓ０４）、検出された不揮発性記憶素子を対象として書き戻し工程を実行する（Ｓ０５）。
ここで、第１高抵抗状態にある不揮発性記憶素子は、例えば、第１高抵抗状態の抵抗値と第２高抵抗状態の抵抗値との間にしきい値抵抗を定めておき、不揮発性記憶素子から読み出された抵抗値としきい値抵抗との比較により検出してもよい。また、第１高抵抗状態にある不揮発性記憶素子を検出するステップ（Ｓ０４）を実行せずに全ビットに対して書き戻し工程（Ｓ０５）を実行してもよい。
なお、上述した実施の形態においては、抵抗変化層としての遷移金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、上下電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
本発明の不揮発性記憶素子の駆動方法は、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子へ応用が可能である。
１００ 不揮発性記憶素子
１０１ 基板
１０２ 酸化物層
１０３ 下部電極
１０４ 第１の酸素不足型Ｔａ酸化物層
１０５ 第２の酸素不足型Ｔａ酸化物層
１０６ 抵抗変化層
１０７ 上部電極
２００ 不揮発性記憶装置
２０１ 駆動回路
２０２ メモリセルアレイ
２０３ 列選択回路
２０４ センスアンプ
２０５ データ入出力回路
２０６ 書き込み回路
２０７ 行ドライバ
２０８ 行選択回路
２０９ アドレス入力回路
２１０ 制御回路
２１１ 書き込み用電源
２１２ 第１（低抵抗状態設定用）電源
２１３ 第２（第１高抵抗状態設定用）電源
２１４ 第３（第２高抵抗状態設定用）電源
４０１ 下部電極
４０２ 第１の酸素不足型Ｔａ酸化物層
４０３ 第２の酸素不足型Ｔａ酸化物層
４０４ 酸素イオン
４０５ 上部電極
４０６ 微小導通パス
４０７ 不完全な微小導通パス
７０１ 不揮発性記憶素子
７０２ 負荷抵抗
７０３〜７０６ 端子
９０１ 不揮発性記憶素子
９０２ トランジスタ
９０３〜９０６ 端子

Claims (14)

  1. 第１電極と、第２電極と、前記第１及び第２電極間に介在させ、前記第１及び第２電極と接するように設けられた抵抗変化層とを有し、前記第１及び第２電極間に与えられる極性の異なる電気的信号に基づいて、前記抵抗変化層の抵抗状態が可逆的に変化し、前記抵抗変化層は酸素不足型の遷移金属酸化物層を含んでいる不揮発性記憶素子の駆動方法であって、
    前記第１及び第２電極間に第１の極性を有する第１電圧を印加することにより、前記抵抗変化層を、第１の論理情報を表す低抵抗状態にする第１書き込み工程と、
    前記第１及び第２電極間に前記第１の極性とは異なる第２の極性を有する第２電圧を印加することにより、前記抵抗変化層を前記低抵抗状態よりも抵抗値が高い第１高抵抗状態にする第２書き込み工程と、
    前記第２書き込み工程の後、前記第１及び第２電極間に前記第１の極性を有しかつ電圧の絶対値が前記第１電圧より小さい第３電圧を印加することにより、前記抵抗変化層を、前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い、前記第１の論理情報とは異なる第２の論理情報を表す第２高抵抗状態にする書き戻し工程と、
    を含む不揮発性記憶素子の駆動方法。
  2. 前記書き戻し工程において、前記不揮発性記憶素子は負荷抵抗と直列に接続されて直列回路を構成し、前記直列回路に前記第１の極性を有する電圧を印加することにより、前記不揮発性記憶素子の前記第１及び第２電極間に前記第３電圧に相当する分圧を印加する
    請求項１に記載の不揮発性記憶素子の駆動方法。
  3. 前記書き戻し工程において、前記不揮発性記憶素子は前記負荷抵抗としてのトランジスタのチャンネルと直列に接続されて前記直列回路を構成し、前記トランジスタのゲートに所定の電圧を印加することで前記トランジスタのチャンネル抵抗を所定の抵抗値にした状態で、前記直列回路に前記第１の極性を有する電圧を印加することにより、前記不揮発性記憶素子の前記第１及び第２電極間に前記第３電圧に相当する分圧を印加する
    請求項２に記載の不揮発性記憶素子の駆動方法。
  4. 第１電極と、第２電極と、前記第１及び第２電極間に介在させ、前記第１及び第２電極と接するように設けられた抵抗変化層とを有し、前記第１及び第２電極間に与えられる極性の異なる電気的信号に基づいて、前記抵抗変化層の抵抗状態が可逆的に変化し、前記抵抗変化層は酸素不足型の遷移金属酸化物層を含んでいる不揮発性記憶素子と、
    駆動回路と、を備え、
    前記駆動回路は、
    前記第１及び第２電極間に第１の極性を有する第１電圧を印加することにより、前記抵抗変化層を、第１の論理情報を表す低抵抗状態にする第１書き込み工程と、
    前記第１及び第２電極間に前記第１の極性とは異なる第２の極性を有する第２電圧を印加することにより前記抵抗変化層を前記低抵抗状態よりも抵抗値が高い第１高抵抗状態にする第２書き込み工程と、
    前記第２書き込み工程の後、前記第１及び第２電極間に前記第１の極性を有しかつ電圧の絶対値が前記第１電圧より小さい第３電圧を印加することにより、前記抵抗変化層を、前記低抵抗状態よりも抵抗値が高くかつ前記第１高抵抗状態よりも抵抗値が低い、前記第１の論理情報とは異なる第２の論理情報を表す第２高抵抗状態にする書き戻し工程と、を行う
    不揮発性記憶装置。
  5. 前記第１電極と前記第２電極とは、第１配線と第２配線とにそれぞれ電気的に接続されており、
    前記駆動回路は、
    前記第１書き込み工程において前記第１及び第２電極間に前記第１電圧を印加するための電圧を前記第１及び第２配線間に供給する第１電源と、
    前記第２書き込み工程において前記第１及び第２電極間に前記第２電圧を印加するための電圧を前記第１及び第２配線間に供給する第２電源と、
    前記書き戻し工程において前記第１及び第２電極間に前記第３電圧を印加するための電圧を前記第１及び第２配線間に供給する第３電源と、を有する
    請求項４に記載の不揮発性記憶装置。
  6. 前記第３電源は、前記不揮発性記憶素子と直列に接続された負荷抵抗素子を有する
    請求項５に記載の不揮発性記憶装置。
  7. 前記負荷抵抗素子は、前記不揮発性記憶素子と直列に接続されたトランジスタである
    請求項６に記載の不揮発性記憶装置。
  8. 前記抵抗変化層は、酸素濃度の異なる少なくとも２層の酸素不足型の遷移金属の酸化物層から形成されており、酸素濃度の高い酸素不足型の遷移金属の酸化物層が前記第１電極もしくは前記第２電極に接触している
    請求項４から７のいずれかに記載の不揮発性記憶装置。
  9. 前記遷移金属はタンタルである
    請求項４から８のいずれかに記載の不揮発性記憶装置。
  10. 前記駆動回路は、前記書き戻し工程を、前記第２書き込み工程に引き続いて毎回行う
    請求項４から９のいずれかに記載の不揮発性記憶装置。
  11. 前記駆動回路は、不揮発性記憶装置に対する電源の遮断前またはスタンバイ状態への移行前もしくはその両方において、前記書き戻し工程を行う
    請求項４から９のいずれかに記載の不揮発性記憶装置。
  12. 前記不揮発性記憶装置は、複数の不揮発性記憶素子をを備え、
    前記駆動回路は、電源遮断前に、前記複数の不揮発性記憶素子の中から前記第１高抵抗状態にある不揮発性記憶素子を検出し、前記検出された不揮発性記憶素子に対して前記書き戻し工程を行う
    請求項４から９のいずれかに記載の不揮発性記憶装置。
  13. 前記第１高抵抗状態にある不揮発性記憶素子の検出は、前記第１高抵抗状態の抵抗値と第２高抵抗状態の抵抗値との間にしきい値を定めておき、前記不揮発性記憶素子から読み出された抵抗値と前記しきい値との比較により検出する
    請求項１２に記載の不揮発性記憶装置。
  14. 前記駆動回路は、前記不揮発性記憶装置がアイドル状態の時、前記書き戻し工程を行う
    請求項４から９のいずれかに記載の不揮発性記憶装置。
JP2010538245A 2009-04-10 2010-04-09 不揮発性記憶素子の駆動方法 Active JP4653260B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009095803 2009-04-10
JP2009095803 2009-04-10
PCT/JP2010/002591 WO2010116754A1 (ja) 2009-04-10 2010-04-09 不揮発性記憶素子の駆動方法

Publications (2)

Publication Number Publication Date
JP4653260B2 JP4653260B2 (ja) 2011-03-16
JPWO2010116754A1 true JPWO2010116754A1 (ja) 2012-10-18

Family

ID=42936046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010538245A Active JP4653260B2 (ja) 2009-04-10 2010-04-09 不揮発性記憶素子の駆動方法

Country Status (4)

Country Link
US (1) US8391051B2 (ja)
JP (1) JP4653260B2 (ja)
CN (1) CN102084429B (ja)
WO (1) WO2010116754A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4972238B2 (ja) * 2010-09-28 2012-07-11 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法
US8619460B2 (en) 2010-10-29 2013-12-31 Panasonic Corporation Nonvolatile memory device and method for programming nonvolatile memory element
JP5270046B2 (ja) * 2011-01-20 2013-08-21 パナソニック株式会社 抵抗変化素子およびその製造方法
JP2014075159A (ja) * 2011-01-27 2014-04-24 Panasonic Corp 不揮発性記憶装置及び不揮発性記憶装置の駆動方法
JP5133471B2 (ja) * 2011-03-25 2013-01-30 パナソニック株式会社 抵抗変化型不揮発性素子の書き込み方法および記憶装置
US8942025B2 (en) 2011-08-10 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method
JP5763004B2 (ja) * 2012-03-26 2015-08-12 株式会社東芝 不揮発性半導体記憶装置
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
FR3018943A1 (fr) * 2014-06-10 2015-09-25 Commissariat Energie Atomique Procede de programmation d'une cellule memoire
US9524776B2 (en) * 2015-04-28 2016-12-20 Panasonic Intellectual Property Management Co., Ltd. Forming method for variable-resistance nonvolatile memory element
JP7080178B2 (ja) 2017-09-12 2022-06-03 ヌヴォトンテクノロジージャパン株式会社 不揮発性記憶装置、及び駆動方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04252110A (ja) 1991-01-28 1992-09-08 Iseki & Co Ltd コンバインの反転ガイド装置
JPH04253038A (ja) 1991-01-30 1992-09-08 Toshiba Corp 有機非線形光学材料
US7235407B2 (en) * 2004-05-27 2007-06-26 Sharp Laboratories Of America, Inc. System and method for forming a bipolar switching PCMO film
JP4189395B2 (ja) 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US8531863B2 (en) * 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell
WO2007013174A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
JP3989506B2 (ja) 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4594878B2 (ja) * 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
WO2008038365A1 (en) 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
JP4527170B2 (ja) * 2006-11-17 2010-08-18 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP4221031B2 (ja) * 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP4252110B2 (ja) * 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
US8116115B2 (en) * 2008-11-06 2012-02-14 Micron Technology, Inc. Multilevel phase change memory operation

Also Published As

Publication number Publication date
CN102084429B (zh) 2013-12-25
WO2010116754A1 (ja) 2010-10-14
US8391051B2 (en) 2013-03-05
JP4653260B2 (ja) 2011-03-16
CN102084429A (zh) 2011-06-01
US20110110143A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
JP4653260B2 (ja) 不揮発性記憶素子の駆動方法
JP5133471B2 (ja) 抵抗変化型不揮発性素子の書き込み方法および記憶装置
US8279657B2 (en) Nonvolatile memory element and nonvolatile memory device
TWI443821B (zh) A memory element and a memory device, and a method of operating the memory device
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US9053787B2 (en) Crosspoint nonvolatile memory device and method of driving the same
CN102339952A (zh) 存储元件及其驱动方法以及存储装置
US8687409B2 (en) Variable resistance nonvolatile memory device
JP2014211937A (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5000026B2 (ja) 不揮発性記憶装置
JP2012128892A (ja) 記憶装置
JPWO2013140754A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US10490276B2 (en) Non-volatile storage device and driving method
JP2010177387A (ja) 不揮発性記憶装置および駆動方法
KR20200058133A (ko) 저항성 메모리 장치 및 그것의 제조 방법
JP5312709B1 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP5380611B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
JP2012038372A (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP2012169000A (ja) 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4653260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250