JPWO2010016233A1 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JPWO2010016233A1
JPWO2010016233A1 JP2010503312A JP2010503312A JPWO2010016233A1 JP WO2010016233 A1 JPWO2010016233 A1 JP WO2010016233A1 JP 2010503312 A JP2010503312 A JP 2010503312A JP 2010503312 A JP2010503312 A JP 2010503312A JP WO2010016233 A1 JPWO2010016233 A1 JP WO2010016233A1
Authority
JP
Japan
Prior art keywords
voltage
sustain
scan
discharge
ramp voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010503312A
Other languages
English (en)
Other versions
JP5251971B2 (ja
Inventor
富岡 直之
直之 富岡
野口 直樹
直樹 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010503312A priority Critical patent/JP5251971B2/ja
Publication of JPWO2010016233A1 publication Critical patent/JPWO2010016233A1/ja
Application granted granted Critical
Publication of JP5251971B2 publication Critical patent/JP5251971B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

高精細化されたプラズマディスプレイパネルにおいて、壁電荷の調整を適正に行って安定した書込み動作を行い、書込み期間における異常放電の発生を抑えて画像表示品質を向上させる。そのために、複数の走査電極を有するプラズマディスプレイパネルと、初期化期間には下降する第1の下り傾斜電圧である下りランプ電圧(L2)または下りランプ電圧(L4)を発生し、維持期間には維持パルスを発生し、維持期間の最後には上昇する上り傾斜電圧である上り消去ランプ電圧(L3)を発生して走査電極に印加する走査電極駆動回路とを備え、走査電極駆動回路は、維持期間において維持パルスの発生後に、下りランプ電圧(L2)および下りランプ電圧(L4)よりも緩やかな勾配で下降する部分を有する第2の下り傾斜電圧である下り消去ランプ電圧(L5)を発生し、下り消去ランプ電圧(L5)の発生後に上り消去ランプ電圧(L3)を発生して走査電極に印加する。

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封されている。密封された内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスが封入されている。表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させる。この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光させて、パネルにカラー画像を表示する。
パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示を行う。
各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生させる。それにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を各電極上に形成する。また、書込み放電を安定に発生させるためのプライミング粒子(書込み放電を発生させるための励起粒子)を各放電セルに発生させる。
書込み期間では、走査電極に走査パルスを印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。それにより、表示を行うべき放電セルに選択的に書込み放電を発生させ、壁電荷を形成する(以下、この動作を「書込み」とも記す)。
維持期間では、表示させるべき輝度に応じた数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。それにより、書込み放電を起こした放電セルで維持放電を発生させ、その放電セルの蛍光体層を発光させる。これにより画像表示を行う。
また、サブフィールド法の1つとして次の駆動方法が開示されている。この駆動方法では、緩やかに変化する電圧波形を用いて初期化放電を行う。さらに、維持放電を行った放電セルに対して選択的に初期化放電を行う。これにより、階調表示に関係しない発光を極力減らし、コントラスト比を向上させる。
具体的には、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては、全ての放電セルに初期化放電を発生させる全セル初期化動作を行う。また、他のサブフィールドの初期化期間においては、直前の維持期間で維持放電を行った放電セルにのみ初期化放電を発生させる選択初期化動作を行う。このように駆動することにより、画像の表示に関係のない発光によって変化する黒表示領域の輝度(以下、「黒輝度」と略記する)は、全セル初期化動作における微弱発光だけとなり、コントラストの高い画像表示が可能となる(例えば、特許文献1参照)。
また、次の駆動方法も開示されている。この駆動方法では、初期化期間に、緩やかな傾斜で電圧が上昇する部分と緩やかな傾斜で電圧が下降する部分とを有する初期化波形を放電セルに印加する。そして、その直前には、全放電セルの維持電極と走査電極との間に微弱放電を発生させる。これにより、パネルにおける黒の視認性を向上させることができる(例えば、特許文献2参照)。
近年、パネルの高精細化にともない放電セルのさらなる微細化が進んでいる。この微細化された放電セルでは、初期化放電によって放電セル内に形成された壁電荷が、隣接する放電セルに発生する書込み放電や維持放電の影響を受けて変化しやすいことが確認されている。また、維持期間に発生させる維持パルスの数が多いサブフィールドでは、維持放電を発生させない放電セルの壁電荷が、その放電セルに隣接する維持放電を発生させる放電セルの影響を受けて変化しやすいことも確認されている。そして、放電セルに不要な壁電荷が過剰に蓄積すると、例えば、書込み放電を発生させるべきでない放電セルで誤った書込み放電(以下、「誤放電」とも記す)が発生することがある。このような誤放電は、画像表示品質を劣化させてしまう。
特開2000−242224号公報 特開2004−37883号公報
本発明のプラズマディスプレイ装置は、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数の走査電極を有するパネルと、初期化期間には下降する第1の下り傾斜電圧を発生し、維持期間には維持パルスを発生し、維持期間の最後には上昇する上り傾斜電圧を発生して走査電極に印加する走査電極駆動回路とを備え、走査電極駆動回路は、維持期間において維持パルスの発生後に、第1の下り傾斜電圧よりも緩やかな勾配で下降する部分を有する第2の下り傾斜電圧を発生し、第2の下り傾斜電圧の発生後に上り傾斜電圧を発生して走査電極に印加することを特徴とする。
これにより、高精細化されたパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行い、書込み期間における異常放電の発生を抑えて画像表示品質を向上させることが可能となる。
図1は、本発明の実施の形態1におけるパネルの構造を示す分解斜視図である。 図2は、同パネルの電極配列図である。 図3は、同パネルの各電極に印加する駆動電圧波形図である。 図4は、本発明の実施の形態1におけるプラズマディスプレイ装置の回路ブロック図である。 図5は、同プラズマディスプレイ装置の走査電極駆動回路の一構成例を示す回路図である。 図6は、本発明の実施の形態1における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートである。 図7は、本発明の実施の形態1における書込みパルス電圧Vdと走査パルス電圧(振幅)との関係を示す特性図である。 図8は、本発明の実施の形態1における走査電極に印加する下り消去ランプ電圧の他の波形例を示す波形図である。 図9は、本発明の実施の形態1におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図である。 図10は、本発明の実施の形態2におけるパネルの各電極に印加する駆動電圧波形図である。 図11は、本発明の実施の形態2における走査電極駆動回路の一構成例を示す回路図である。 図12は、本発明の実施の形態2における走査電極駆動回路の走査ICと走査電極との接続の様子を示す概略図である。 図13は、本発明の実施の形態2における制御信号OC1、制御信号OC2と走査ICの動作状態との対応関係を示す図である。 図14は、本発明の実施の形態2における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートである。 図15は、本発明の実施の形態2における走査電極に印加する下り消去ランプ電圧の他の波形例を示す波形図である。 図16は、本発明の実施の形態2におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図である。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるパネル10の構造を示す分解斜視図である。ガラス製の前面板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
また、保護層26は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン(Ne)およびキセノン(Xe)ガスを封入した場合に2次電子放出係数が大きく耐久性に優れたMgOを主成分とする材料から形成されている。
背面板31上にはデータ電極32が複数形成されている。そして、データ電極32を覆うように誘電体層33が形成されている。そして、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が設けられている。
これら前面板21と背面板31とは、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置されている。そして、その外周部をガラスフリット等の封着材によって封着されている。そして、その内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約10%とした放電ガスを用いている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
図2は、本発明の実施の形態1におけるパネル10の電極配列図である。パネル10には、行方向に延長されたn本の走査電極SC1〜走査電極SCn(図1の走査電極22)およびn本の維持電極SU1〜維持電極SUn(図1の維持電極23)が配列されている。そして、列方向に延長されたm本のデータ電極D1〜データ電極Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成されている。したがって、放電セルは放電空間内にm×n個形成されている。そして、m×n個の放電セルが形成された領域がパネル10の表示領域となる。
次に、パネル10を駆動するための駆動電圧波形とその動作の概要について図3を用いて説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル10を駆動するものとする。このサブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。
このサブフィールド法では、例えば、1フィールドを8のサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、各サブフィールドはそれぞれ、例えば(1、2、4、8、16、32、64、128)の輝度重みを有する構成とすることができる。そして、各サブフィールドでは、この輝度重みに、あらかじめ設定された輝度倍率を乗じた数の維持パルスを発生させる。これにより、維持期間における発光の回数を制御して画像の明るさを調整する。また、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い(以下、全セル初期化動作を行うサブフィールドを「全セル初期化サブフィールド」と呼称する)、他のサブフィールドの初期化期間においては直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化放電を発生させる選択初期化動作を行う(以下、選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と呼称する)。こうすることで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である。
そして、本実施の形態では、第1SFの初期化期間では全セル初期化動作を行い、第2SF〜第8SFの初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光は第1SFにおける全セル初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生させない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる。また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24のそれぞれに印加する。
しかし、本発明は、サブフィールド数や各サブフィールドの輝度重みが、本実施の形態に示す上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
なお、本実施の形態では、維持期間において、維持パルスの発生後に、下降する傾斜電圧を発生して走査電極に印加し、その後、上昇する傾斜電圧を発生して走査電極に印加する。これにより、続くサブフィールドの初期化期間における初期化動作および書込み期間における書込み動作を安定させている。以下、まず駆動電圧波形の概要について説明する。続いて、駆動回路の構成について説明する。
図3は、本発明の実施の形態1におけるパネル10の各電極に印加する駆動電圧波形図である。
なお、図3には、書込み期間において最初に走査を行う走査電極SC1、書込み期間において最後に走査を行う走査電極SCn(例えば、走査電極SC1080)、維持電極SU1〜維持電極SUn、およびデータ電極D1〜データ電極Dmの駆動波形を示す。
また、図3には、2つのサブフィールドの駆動電圧波形を示す。すなわち全セル初期化サブフィールドである第1サブフィールド(第1SF)と、選択初期化サブフィールドである第2サブフィールド(第2SF)とを図3に示す。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外は第2SFの駆動電圧波形とほぼ同様である。また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中からサブフィールドデータ(サブフィールド毎の発光・非発光を示すデータ)にもとづき選択された電極を表す。
まず、全セル初期化サブフィールドである第1SFについて説明する。
第1SFの初期化期間前半部では、データ電極D1〜データ電極Dm、維持電極SU1〜維持電極SUnにそれぞれ0(V)を印加する。そして、走査電極SC1〜走査電極SCnには、0(V)を印加した後、電圧Vscを印加し、さらに、電圧Vscに積み上げ電圧を重畳した電圧Vi1を印加する。さらに電圧Vi1から、電圧Vi2に向かって緩やかに(例えば、約1.3V/μsecの勾配で)上昇する傾斜電圧(以下、「上りランプ電圧」と呼称する)L1を印加する。このとき、電圧Vi1は、放電開始電圧未満の電圧とし、電圧Vi2は維持電極SU1〜維持電極SUnに対して放電開始電圧を超える電圧とする。
この上りランプ電圧L1が上昇する間に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとの間、および走査電極SC1〜走査電極SCnとデータ電極D1〜データ電極Dmとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極SC1〜走査電極SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜データ電極Dm上部および維持電極SU1〜維持電極SUn上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極SU1〜維持電極SUnには正の電圧Ve1を印加し、データ電極D1〜データ電極Dmには0(V)を印加する。そして、走査電極SC1〜走査電極SCnには、電圧Vi3から負の電圧Vi4に向かって緩やかに(例えば、約−2.5V/μsecの勾配で)下降する下り傾斜電圧(以下、「下りランプ電圧」と呼称する)L2を印加する。このとき、電圧Vi3は維持電極SU1〜維持電極SUnに対して放電開始電圧未満の電圧とし、電圧Vi4は放電開始電圧を超える電圧とする。
この間に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとの間、および走査電極SC1〜走査電極SCnとデータ電極D1〜データ電極Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜走査電極SCn上部の負の壁電圧および維持電極SU1〜維持電極SUn上部の正の壁電圧が弱められる。そして、データ電極D1〜データ電極Dm上部の正の壁電圧は書込み動作に適した値に調整される。
以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
続く書込み期間では、走査電極SC1〜走査電極SCnに対しては順次走査パルス電圧を印加し、データ電極D1〜データ電極Dmに対しては発光させるべき放電セルに対応するデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。こうして、各放電セルに選択的に書込み放電を発生させる。
この書込み期間では、まず維持電極SU1〜維持電極SUnに電圧Ve2を印加し、走査電極SC1〜走査電極SCnに(電圧Va+電圧Vsc)を印加する。
そして、1行目の走査電極SC1に負の走査パルス電圧Vaを印加するとともに、データ電極D1〜データ電極Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。
このときデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Dkと走査電極SC1との間に放電が発生する。また、維持電極SU1〜維持電極SUnに電圧Ve2を印加しているため、維持電極SU1上と走査電極SC1上との電圧差は、外部印加電圧の差である(Ve2−Va)に維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Ve2を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態にすることができる。これにより、データ電極Dkと走査電極SC1との間に発生する放電を引き金にして、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こる。そして、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。
このようにして、1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜データ電極Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。
続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させ、その放電セルを発光させる。
この維持期間では、まず走査電極SC1〜走査電極SCnに正の維持パルス電圧Vsを印加するとともに維持電極SU1〜維持電極SUnにベース電位となる接地電位、すなわち0(V)を印加する。これにより、放電セルに印加される電圧は、維持パルス電圧Vsに、走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算された電圧となる。そして、書込み放電を起こした放電セルでは、走査電極SCi上と維持電極SUi上との電圧差が放電開始電圧を超える。
こうして、書込み放電を起こした放電セルで、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極SC1〜走査電極SCnにはベース電位となる0(V)を印加し、維持電極SU1〜維持電極SUnには維持パルス電圧Vsを印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超える。これにより再び維持電極SUiと走査電極SCiとの間に維持放電が起こる。そして、維持電極SUi上に負の壁電圧が蓄積され、走査電極SCi上に正の壁電圧が蓄積される。以降同様に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとに輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加し、表示電極対24の電極間に電位差を与える。こうすることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間における最終の維持パルスを維持電極SU1〜維持電極SUnに印加した後に、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmには0(V)を印加したまま、走査電極SC1〜走査電極SCnには、データ電極D1〜データ電極Dmに対して放電開始電圧以下となる接地電位、すなわち0(V)から放電開始電圧を超える負の電圧Vi4に向かって緩やかに下降する第2の下り傾斜電圧(以下、「下り消去ランプ電圧」と呼称する)L5を印加する。このとき、本実施の形態では、下り消去ランプ電圧L5の勾配を、初期化期間に発生させる下りランプ電圧L2および後述する下りランプ電圧L4よりも緩やかな勾配(例えば、約−1V/μsec)とする。
この下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加する間に、書込み放電が発生せず維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいて、走査電極22とデータ電極32との間で微弱な消去放電が起こる。そして、この微弱な放電は、走査電極SC1〜走査電極SCnへの印加電圧が下降する期間、持続して発生する。そして、下降する電圧があらかじめ定めた電圧Vi4に到達したら、走査電極SC1〜走査電極SCnに印加する電圧を0(V)まで上昇させる。
このとき、この微弱な消去放電で発生した荷電粒子(プライミング粒子)は、走査電極22とデータ電極32との間の電圧差を緩和するように、走査電極22上およびデータ電極32上に蓄積されていく。これにより、放電セル内に蓄積された不要な負の壁電荷が消去される。すなわち、下り消去ランプ電圧L5により発生する放電は、不要な負の壁電荷を消去する消去放電として働く。
非点灯の放電セルにおいて、走査電極22上に不要な負の壁電荷が蓄積することがあるのは、次のような理由によると考えられる。初期化放電後、書込み放電および維持放電が発生しなかった非点灯の放電セルは、その後、書込み放電が発生するまで放電が発生しない。しかし、維持放電が発生しない非点灯の放電セルであっても、表示電極対24に維持パルスは印加される。そのため、非点灯の放電セルでは、隣接する放電セルに維持放電が発生すると、その維持放電によって生じた荷電粒子(プライミング粒子)の一部が、表示電極対24に印加される維持パルス電圧によって、非点灯の放電セル内に移動していく。特に、走査電極22に印加される維持パルス電圧によって、走査電極22上に引き付けられていく。そして、移動してきたプライミング粒子は非点灯の放電セルの走査電極22上に不要な負の壁電荷として蓄積していく。このようにして、非点灯の放電セルの走査電極22上に不要な負の壁電荷が蓄積すると考えられる。
また、このプライミング粒子の移動、およびこれにより生じる不要な負の壁電荷の蓄積は、パネルの高精細化にともない微細化が進んだ放電セルで発生しやすい。そして、放電セル内に不要な負の壁電荷が蓄積する量は、隣接する2つの放電セルの一方の放電セルでは維持放電が発生し、他方の放電セルでは維持放電が発生しない期間が長くなるほど多くなる。すなわち、不要な負の壁電荷の蓄積は、輝度重みが大きく維持パルスの発生数が大きいサブフィールドで、より発生しやすい。
そして、そのような不要な負の壁電荷が過剰に蓄積すると、初期化期間に後述する下りランプ電圧L4を走査電極SC1〜走査電極SCnに印加する間に、異常な放電を発生させる場合があることが確認された。この異常な放電は、壁電圧を、正常な初期化放電が発生したときとは異なる状態にしてしまい、さらに、不要なプライミング粒子も発生させる。そのため、書込み放電を発生させるべきでないサブフィールドで誤った書込み放電が発生し、画像表示品質を劣化させてしまうおそれがある。
しかし、本実施の形態では、書込み放電および維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいて、下り消去ランプ電圧L5により走査電極22とデータ電極32との間に微弱な放電を発生させ、放電セル内に蓄積された不要な負の壁電荷を消去することができる。これにより、誤放電の種となる不要な壁電荷を除去できるので、書込み放電を発生させるべきでないサブフィールドで誤放電が発生することを防止し、画像表示品質の劣化を防止することができる。
なお、上述したように、維持パルスを維持電極23に印加することで発生する維持放電では、維持電極SUi上に負の壁電荷が蓄積し、走査電極SCi上に正の壁電荷が蓄積する。したがって、維持期間における最終の維持パルスを維持電極SU1〜維持電極SUnに印加する本実施の形態に示す構成では、書込み放電が発生した放電セルにおいて、最終の維持パルスを発生した後に、維持電極SUi上に負の壁電荷が蓄積し、走査電極SCi上に正の壁電荷が蓄積する。そのため、本実施の形態において書込み放電が発生し維持放電が発生した放電セルでは、0(V)から負の電圧Vi4に向かって下降する下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加しても、上述した消去放電は発生しない。
また、書込み放電および維持放電が発生しなかった非点灯の放電セルであっても、走査電極22上に不要な負の壁電荷が蓄積していない放電セルでは、それ以前の初期化放電終了時点の正常な壁電荷の状態がほぼ維持されている。そのため、電圧Vi4を最適に設定してれば、下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加しても、走査電極22とデータ電極32との間の電位差は放電開始電圧を超えない。すなわち、上述した消去放電は発生しない。あるいは、走査電極22上に不要な負の壁電荷が蓄積したとしても、それが微小な量に過ぎず、誤放電を発生させるおそれが低い放電セルでは、同様に、下り消去ランプ電圧L5による消去放電は発生しない。
すなわち、本実施の形態においては、0(V)から負の電圧Vi4に向かって下降する下り消去ランプ電圧L5を発生させて走査電極SC1〜走査電極SCnに印加する構成とすることで、書込み放電および維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいてのみ、下り消去ランプ電圧L5による消去放電を発生させることができる。
なお、下りランプ電圧L2および後述する下りランプ電圧L4は、勾配を緩やかにすることで上述した異常な放電の発生を低減できるが、勾配を緩やかにしすぎると壁電圧を調整するという本来の効果が弱められることが確認された。そこで、本実施の形態では、下りランプ電圧L2および後述する下りランプ電圧L4を、例えば−2.5V/μsecの勾配で発生させるものとする。
そして、下り消去ランプ電圧L5は、勾配を緩やかにするほど、誤放電の種となる不要な壁電荷を除去し、上述した異常な放電の発生を低減する効果が高められることが確認された。そこで、本実施の形態では、下り消去ランプ電圧L5を−2.5V/μsec未満の勾配で発生させるものとする。しかし、下り消去ランプ電圧L5の勾配を緩やかにするほど上述した効果は徐々に飽和していくことも確認された。また、下り消去ランプ電圧L5の勾配を緩やかにするほど下り消去ランプ電圧L5の発生に費やす時間が増大していく。そのため、実用的には、下り消去ランプ電圧L5の勾配は−0.5V/μsec以上であることが望ましい。
これらのことから、本実施の形態では、下り消去ランプ電圧L5の勾配を、−0.5V/μsec以上−2.5V/μsec未満の範囲で、下りランプ電圧L2および後述する下りランプ電圧L4よりも緩やかな勾配に設定するものとする。例えば、本実施の形態では、下り消去ランプ電圧L5の勾配を、−1V/μsecに設定するものとする。
そして、維持期間の最後には、すなわち、走査電極SC1〜走査電極SCnへの下り消去ランプ電圧L5の印加終了後には、走査電極SC1〜走査電極SCnに、0(V)から電圧Versに向かって緩やかに上昇する上り傾斜電圧(以下、「上り消去ランプ電圧」と呼称する)L3を印加する。このとき、電圧Versは放電開始電圧を超える電圧とする。これにより、維持放電を発生させた放電セルにおいて、微弱な放電を持続して発生させ、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧の一部または全部を消去する。
具体的には、0(V)から放電開始電圧を超える電圧Versに向かって上昇する上り消去ランプ電圧L3を、上りランプ電圧L1よりも急峻な勾配(例えば、約10V/μsec)で発生させ、走査電極SC1〜走査電極SCnに印加する。すると、維持放電を起こした放電セルの維持電極SUiと走査電極SCiとの間で微弱な放電が発生する。そして、この微弱な放電は、走査電極SC1〜走査電極SCnへの印加電圧が上昇する期間、持続して発生する。そして、上昇する電圧があらかじめ定めた電圧Versに到達したら、走査電極SC1〜走査電極SCnに印加する電圧をベース電位となる0(V)まで下降させる。
このとき、この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積されていく。これにより、走査電極SC1〜走査電極SCn上と維持電極SU1〜維持電極SUn上との間の壁電圧は、走査電極SCiに印加した電圧と放電開始電圧の差、例えば(電圧Vers−放電開始電圧)の程度まで弱められる。すなわち、上り消去ランプ電圧L3により発生する放電は、消去放電として働く。
その後、走査電極SC1〜走査電極SCnを0(V)に戻し、維持期間における維持動作が終了する。
第2SFの初期化期間では、第1SFにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極SU1〜維持電極SUnに電圧Ve1を印加し、データ電極D1〜データ電極Dmに0(V)を印加する。そして、走査電極SC1〜走査電極SCnには、放電開始電圧未満の電圧(例えば、0(V))から放電開始電圧を超える負の電圧Vi4に向かって、下りランプ電圧L2と同じ勾配(例えば、約−2.5V/μsec)で下降する第1の下り傾斜電圧である下りランプ電圧L4を印加する。なお、本実施の形態においては、下りランプ電圧L2と下りランプ電圧L4とは、勾配および最低電圧が互いに等しい。そこで、下りランプ電圧L2も第1の下り傾斜電圧に含めるものとする。
これにより直前のサブフィールド(図3では、第1SF)の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生する。そして、走査電極SCi上部および維持電極SUi上部の壁電圧が弱められ、データ電極Dk(k=1〜m)上部の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで維持放電が起こらなかった放電セルでは初期化放電は発生しない。
このように、第2SFにおける初期化動作は、直前のサブフィールドの維持期間に維持動作を行った放電セルに対して初期化放電を行う選択初期化動作となる。
なお、本実施の形態においては、上述したように、下り消去ランプ電圧L5により発生させる消去放電によって、非点灯の放電セルにおいて、誤放電の種となる不要な負の壁電荷を除去することができる。したがって、下りランプ電圧L4を走査電極SC1〜走査電極SCnに印加するときに、上述した異常な放電が発生するのを防止し、書込み放電を発生させるべきでないサブフィールドで誤った書込み放電が発生するのを低減することができる。
第2SFの書込み期間では、走査電極SC1〜走査電極SCn、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmに対して、第1SFの書込み期間と同様の駆動波形を印加する。
第2SFの維持期間では、第1SFの維持期間と同様に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとにあらかじめ定められた数の維持パルスを交互に印加する。これにより、書込み期間において書込み放電を発生させた放電セルで維持放電を発生させる。そして、維持パルスの印加後には、第1SFの維持期間と同様に、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L5を印加して、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルに消去放電を発生させる。その後、走査電極SC1〜走査電極SCnに上り消去ランプ電圧L3を印加して、維持放電を発生させた放電セルに消去放電を発生させる。
また、第3SF以降のサブフィールドでは、走査電極SC1〜走査電極SCn、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmに対して、維持期間における維持パルスの発生数が異なる以外は第2SFと同様の駆動波形を印加する。
以上が、パネル10の各電極に印加する駆動電圧波形の概要である。
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図4は、本発明の実施の形態1におけるプラズマディスプレイ装置1の回路ブロック図である。プラズマディスプレイ装置1は、パネル10、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、制御信号発生回路45および各回路ブロックに必要な電力を供給する電源回路(図示せず)を備えている。
画像信号処理回路41は、放電セルを画像信号sigの階調値に応じた明るさで発光させるために、パネル10の放電セル数に応じて、入力された画像信号sigをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
制御信号発生回路45は、水平同期信号Hおよび垂直同期信号Vにもとづき各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロック(画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43および維持電極駆動回路44)へ供給する。
データ電極駆動回路42は、サブフィールド毎のサブフィールドデータを各データ電極D1〜データ電極Dmに対応する信号に変換する。そして、制御信号発生回路45から供給される制御信号にもとづいて各データ電極D1〜データ電極Dmを駆動する。
走査電極駆動回路43は、初期化波形発生回路と、維持パルス発生回路と、走査パルス発生回路とを有する。初期化波形発生回路は、初期化期間において走査電極SC1〜走査電極SCnに印加する初期化波形を発生する。維持パルス発生回路は、維持期間において走査電極SC1〜走査電極SCnに印加する維持パルスを発生する。走査パルス発生回路は、複数の走査電極駆動IC(以下、「走査IC」と略記する)を備え、書込み期間において走査電極SC1〜走査電極SCnに印加する走査パルスを発生する。そして、走査電極駆動回路43は、制御信号発生回路45から供給される制御信号にもとづいて各走査電極SC1〜走査電極SCnをそれぞれ駆動する。
維持電極駆動回路44は、維持パルス発生回路および電圧Ve1、電圧Ve2を発生するための回路(図示せず)を備えている。そして、制御信号発生回路45から供給される制御信号にもとづいて維持電極SU1〜維持電極SUnを駆動する。
次に、走査電極駆動回路43の詳細とその動作について説明する。
図5は、本発明の実施の形態1におけるプラズマディスプレイ装置1の走査電極駆動回路43の一構成例を示す回路図である。走査電極駆動回路43は、維持パルスを発生する維持パルス発生回路50と、初期化波形を発生する初期化波形発生回路51と、走査パルスを発生する走査パルス発生回路52とを備える。そして、走査パルス発生回路52の各出力端子は、パネル10の走査電極SC1〜走査電極SCnのそれぞれに接続されている。なお、本実施の形態では、走査パルス発生回路52に入力される電圧を「基準電位A」と記す。また、以下の説明においては、スイッチング素子を導通させる動作を「オン」と表記し、遮断させる動作を「オフ」と表記する。また、スイッチング素子をオンさせる信号を「Hi」と表記し、オフさせる信号を「Lo」と表記する。
また、図5には、負の電圧Vaを用いた回路(例えば、ミラー積分回路54)を動作させているときに、その回路と、維持パルス発生回路50、電圧Vrを用いた回路(例えば、ミラー積分回路53)、および電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q4を用いた分離回路を示している。また、電圧Vrを用いた回路(例えば、ミラー積分回路53)を動作させているときに、その回路と、電圧Vrよりも低い電圧の電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q6を用いた分離回路を示している。
維持パルス発生回路50は、一般に用いられている電力回収回路(図示せず)とクランプ回路(図示せず)とを備える。そして、制御信号発生回路45から出力される制御信号にもとづき、維持パルス発生回路50の内部に備えた各スイッチング素子を切換えて維持パルスを発生させる。なお、図5では、制御信号の信号経路の詳細は省略する。
走査パルス発生回路52は、n本の走査電極SC1〜走査電極SCnのそれぞれに走査パルス電圧を印加するためのスイッチング素子QH1〜スイッチング素子QHnおよびスイッチング素子QL1〜スイッチング素子QLnを備えている。スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは複数の出力毎にまとめられIC化されている。このICが走査ICである。
また、走査パルス発生回路52は、書込み期間において基準電位Aを負の電圧Vaに接続するためのスイッチング素子Q5と、電圧Vscを発生し基準電位Aに電圧Vscを重畳する電源VSCと、基準電位Aに電圧Vscを重畳して発生させた電圧Vcを入力端子INbに印加するためのダイオードD31およびコンデンサC31とを備えている。そして、スイッチング素子QH1〜スイッチング素子QHnの入力端子INbには電圧Vcを入力し、スイッチング素子QL1〜スイッチング素子QLnの入力端子INaには基準電位Aを入力する。
このように構成された走査パルス発生回路52では、書込み期間においては、スイッチング素子Q5をオンにして基準電位Aを負の電圧Vaに等しくする。そして、入力端子INaには負の電圧Vaを入力し、入力端子INbには負の電圧Va+電圧Vscとなる電圧Vcを入力する。そして、サブフィールドデータにもとづき、走査パルスを印加する走査電極SCiに対しては、スイッチング素子QHiをオフ、スイッチング素子QLiをオンにして、スイッチング素子QLiを経由して走査電極SCiに負の走査パルス電圧Vaを印加する。一方、走査パルスを印加しない走査電極SCh(hは、1〜nのうちiを除いたもの)に対しては、スイッチング素子QLhをオフ、スイッチング素子QHhをオンにして、スイッチング素子QHhを経由して走査電極SChに電圧Va+電圧Vscを印加する。
なお、走査パルス発生回路52は、初期化期間では初期化波形発生回路51の電圧波形を出力し、維持期間では維持パルス発生回路50の電圧波形を出力するように、制御信号発生回路45によって制御されるものとする。
初期化波形発生回路51は、ミラー積分回路53と、ミラー積分回路54と、ミラー積分回路55と、定電流発生回路61とを有する。なお、ミラー積分回路53およびミラー積分回路55は、上昇する傾斜電圧を発生する傾斜電圧発生回路である。また、ミラー積分回路54は、下降する傾斜電圧を発生する傾斜電圧発生回路である。また、図5には、ミラー積分回路53の入力端子を入力端子IN1とし、ミラー積分回路55の入力端子を入力端子IN3とし、定電流発生回路61の入力端子を入力端子IN2として示している。
ミラー積分回路53は、スイッチング素子Q1とコンデンサC1と抵抗R1とコンデンサC1に直列に接続されたツェナーダイオードD10とを有する。そして、初期化動作時に、走査電極駆動回路43の基準電位Aをランプ状の緩やかな勾配(例えば、1.3V/μsec)で電圧Vi2まで上昇させて上りランプ電圧L1を発生させる。なお、ツェナーダイオードD10は、全セル初期化動作時(ここでは、第1SFの初期化期間)に、電圧Vscに積み上げ電圧であるツェナー電圧(例えば、45(V))を重畳して電圧Vi1を発生させる働きを有する。すなわち、ツェナーダイオードD10は、上りランプ電圧L1の開始電圧(傾斜電圧の上昇が開始される電圧)を電圧Vi1にする働きを有する。
ミラー積分回路55は、スイッチング素子Q3とコンデンサC3と抵抗R3とを有する。そして、維持期間の最後、すなわち、下り消去ランプ電圧L5の発生後に、基準電位Aを上りランプ電圧L1よりも急峻な勾配(例えば、10V/μsec)で電圧Versまで上昇させて上り消去ランプ電圧L3を発生させる。
ミラー積分回路54は、スイッチング素子Q2とコンデンサC2と抵抗R2とを有する。そして、初期化動作時においては、基準電位Aをランプ状の緩やかな勾配(例えば、−2.5V/μsec)で電圧Vi4まで下降させて下りランプ電圧L2および下りランプ電圧L4を発生させる。また、維持期間における維持パルスの発生後には、基準電位Aを下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配(例えば、−1V/μsecの勾配)で電圧Vi4まで下降させて下り消去ランプ電圧L5を発生させる。
定電流発生回路61は、トランジスタQ9と、抵抗R9と、ツェナーダイオードD9と、抵抗R12とを有する。トランジスタQ9は、入力端子IN2にコレクタが接続されている。抵抗R9は、入力端子IN2とトランジスタQ9のベースとの間に挿入されている。ツェナーダイオードD9は、抵抗R9にカソードが接続され、抵抗R2にアノードが接続されている。抵抗R12は、トランジスタQ9のエミッタと抵抗R2との間に直列に接続されている。そして、定電流発生回路61は、入力端子IN2に所定の電圧(例えば、5(V))を印加することで、定電流を発生する。この定電流はミラー積分回路54に入力される。ミラー積分回路54は、この定電流が入力される期間、基準電位Aの電位をランプ状に下降させる。
ここで、本実施の形態における初期化波形発生回路51は、スイッチング素子Q21を備えた構成とする。スイッチング素子Q21は、ゲートを入力端子IN4とする。スイッチング素子Q21は、入力端子IN4に印加する制御信号が「Hi」(例えば、5(V))のときにオンになり、「Lo」(例えば、0(V))のときにオフになる。そして、定電流発生回路61は、抵抗R13を備えている。抵抗R13は、スイッチング素子Q21のスイッチング操作により、定電流発生回路61が出力する定電流の電流値を変更する働きを有する。具体的には、抵抗R13の一方の端子を抵抗R12とトランジスタQ9との接続点に接続し、他方の端子をスイッチング素子Q21のドレインに接続する。そして、スイッチング素子Q21のソースを抵抗R12と抵抗R2との接続点に接続する。これにより、スイッチング素子Q21をオンにすると、抵抗R12と抵抗R13とが電気的に並列に接続される。したがって、スイッチング素子Q21がオフのときよりも定電流発生回路61から出力される定電流の電流値を大きくし、ミラー積分回路54から出力される傾斜電圧の勾配を大きくすることができる。
これにより、本実施の形態におけるミラー積分回路54は、勾配が異なる2つの傾斜電圧、すなわち初期化動作時の下りランプ電圧L2および下りランプ電圧L4と、維持期間において維持パルスの発生後に発生させる下り消去ランプ電圧L5とを発生させることができる。
次に、第1の下り傾斜電圧である下りランプ電圧L2を発生させる動作と、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配で下降する第2の下り傾斜電圧である下り消去ランプ電圧L5を発生させる動作とを図6を用いて説明する。
図6は、本発明の実施の形態1における全セル初期化期間の走査電極駆動回路43の動作の一例を説明するためのタイミングチャートである。なお、この図面では全セル初期化動作時の駆動波形を例にして説明するが、選択初期化動作において下りランプ電圧L4を発生させる動作は、図6に説明する下りランプ電圧L2を発生させる動作と同様であるものとする。
また、図6では、維持期間の最後の駆動波形を期間T1〜期間T3で示した3つの期間に分割し、全セル初期化動作を行う駆動波形を期間T11〜期間T14で示した4つの期間に分割して、それぞれの期間について説明する。また、電圧Vi3は電圧Vsに等しいものとし、電圧Vi2は電圧Vsc+電圧Vrに等しいものとし、電圧Vi4は負の電圧Vaに等しいものとして説明する。また、図面にはスイッチング素子をオンさせる信号を「Hi」、オフさせる信号を「Lo」と表記する。
以下、維持期間の維持パルス発生後に下り消去ランプ電圧L5を発生させ、その後、上り消去ランプ電圧L3を発生させる際の動作について説明する。
まず、期間T1に入る前に維持パルス発生回路50のクランプ回路を動作させて基準電位Aを0(V)にする。そして、スイッチング素子QH1〜スイッチング素子QHnをオフ、スイッチング素子QL1〜スイッチング素子QLnをオンにして、基準電位A(このとき、0(V))を走査電極SC1〜走査電極SCnに印加する(図示せず)。
(期間T1)
期間T1では、入力端子IN4を「Lo」にしてスイッチング素子Q21をオフにし、抵抗R13を電気的に開放された状態にする。あわせて、入力端子IN2を「Hi」にして、定電流発生回路61の動作を開始させる。これにより、コンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に向かってランプ状に下降し、走査電極駆動回路43の出力電圧も負の電圧Vi4に向かってランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−1V/μsec)になるように、抵抗R12の抵抗値をあらかじめ設定しておく。
この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで、継続させることができる。そして、本実施の形態では、走査電極駆動回路43の出力電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に到達したら、入力端子IN2に、例えば0(V)を印加して、入力端子IN2を「Lo」にする。このようにして、本実施の形態では、電圧Vi4まで下降する下り消去ランプ電圧L5を、維持期間における全ての維持パルスを発生させた後に発生させ、走査電極SC1〜走査電極SCnに印加する。
この下り消去ランプ電圧L5が下降する間に、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいて、走査電極22とデータ電極32との間の電圧差は放電開始電圧を超える。これにより、その走査電極22とデータ電極32との間に微弱な放電が発生する。そして、この微弱な放電は、下り消去ランプ電圧L5が下降する期間、継続する。
(期間T2)
期間T2では、上り消去ランプ電圧L3を発生するミラー積分回路55の入力端子IN3を「Hi」にする。具体的には入力端子IN3に、所定の定電流を入力する。これにより、コンデンサC3に向かって一定の電流が流れ、スイッチング素子Q3のソース電圧がランプ状に上昇し、走査電極駆動回路43の出力電圧は、ランプ状に上昇し始める。このとき、傾斜電圧の勾配が所望の値(例えば、10V/μsec)になるように、入力端子IN3に入力する定電流を発生させる。こうして、0(V)から電圧Vers(本実施の形態では、電圧Vsに等しい)に向かって上昇する上り消去ランプ電圧L3を発生させ、走査電極SC1〜走査電極SCnに印加する。なお、この電圧上昇は、入力端子IN3を「Hi」にしている期間、もしくは、基準電位Aが電圧Versに到達するまで、継続させることができる。
この上り消去ランプ電圧L3が上昇する間に、走査電極SCiと維持電極SUiとの間の電圧差は放電開始電圧を超える。これにより、走査電極SCiと維持電極SUiとの間に微弱な放電が発生する。そして、この微弱な放電は、上り消去ランプ電圧L3が上昇する期間、継続する。
なお、図面には示していないが、このときデータ電極D1〜データ電極Dmは0(V)に保持されているので、データ電極Dk上には正の壁電圧が形成される。
(期間T3)
期間T3では、維持パルス発生回路50のクランプ回路を動作させて基準電位Aを0(V)にし、続く全セル初期化動作に備える。
次に、全セル初期化期間に初期化波形電圧を発生させる際の動作について説明する。
(期間T11)
期間T11では、スイッチング素子QH1〜スイッチング素子QHnをオンにし、スイッチング素子QL1〜スイッチング素子QLnをオフにする。これにより、基準電位A(このとき、0(V))に電圧Vscを重畳した電圧Vc(すなわち、電圧Vc=電圧Vsc)を、走査電極SC1〜走査電極SCnに印加する。
(期間T12)
次に、上りランプ電圧L1を発生するミラー積分回路53の入力端子IN1を「Hi」にする。具体的には入力端子IN1に、所定の定電流を入力する。ミラー積分回路53の動作開始直後のスイッチング素子Q1のソース電圧は、基準電位A(0(V))に、ツェナーダイオードD10のツェナー電圧Vzを加算した電圧Vzになっている。したがって、走査電極駆動回路43の出力電圧は、電圧Vscから電圧VscにツェナーダイオードD10のツェナー電圧Vzを重畳した電圧Vi1まで急峻に増加する。
その後、コンデンサC1に向かって一定の電流が流れ、スイッチング素子Q1のソース電圧は電圧Vi1からランプ状に上昇し、走査電極駆動回路43の出力電圧は、ランプ状に上昇し始める。このとき、傾斜電圧の勾配が所望の値(例えば、1.3V/μsec)になるように、入力端子IN1に入力する定電流を発生させる。こうして、電圧Vi1から電圧Vi2(本実施の形態では、電圧Vsc+電圧Vrに等しい)に向かって上昇する上りランプ電圧L1を発生させ、走査電極SC1〜走査電極SCnに印加する。なお、この電圧上昇は、入力端子IN1を「Hi」にしている期間、もしくは、基準電位Aが電圧Vrに到達するまで、継続させることができる。
期間T12では、このようにして、電圧Vi1から放電開始電圧を超える電圧Vi2(本実施の形態では、電圧Vsに等しい)に向かって緩やかに上昇する上りランプ電圧L1を発生させる。
(期間T13)
期間T13では入力端子IN1を「Lo」にし、ミラー積分回路53の動作を停止する。また、スイッチング素子QH1〜スイッチング素子QHnをオフ、スイッチング素子QL1〜スイッチング素子QLnをオンにして、基準電位Aを走査電極SC1〜走査電極SCnに印加する。あわせて、維持パルス発生回路50のクランプ回路を動作させて基準電位Aを電圧Vsにする。これにより、走査電極SC1〜走査電極SCnの電圧は電圧Vi3(本実施の形態では、電圧Vsに等しい)まで低下する。
(期間T14)
期間T14では、入力端子IN4を「Hi」にしてスイッチング素子Q21をオンにし、抵抗R12と抵抗R13とが電気的に並列に接続された状態にする。あわせて、入力端子IN2を「Hi」にして、定電流発生回路61の動作を開始させる。これにより、定電流発生回路61から出力される定電流の電流値は期間T1よりも大きくなる。そして、定電流発生回路61からコンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に向かってランプ状に下降し、走査電極駆動回路43の出力電圧は、下り消去ランプ電圧L5よりも急峻な勾配で負の電圧Vi4に向かってランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−2.5V/μsec)になるように、抵抗R12と抵抗R13の合成抵抗の抵抗値をあらかじめ設定しておく。
なお、この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで、継続させることができる。そして、本実施の形態では、走査電極駆動回路43の出力電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に到達したら入力端子IN2を「Lo」にする。このようにして下りランプ電圧L2(または、下りランプ電圧L4)を発生し、走査電極SC1〜走査電極SCnに印加する。
以上のようにして、走査電極駆動回路43は、第2の下り傾斜電圧である下り消去ランプ電圧L5と、上り消去ランプ電圧L3と、上りランプ電圧L1と、第1の下り傾斜電圧である下りランプ電圧L2および下りランプ電圧L4とを発生させる。
なお、下りランプ電圧L2、下りランプ電圧L4および下り消去ランプ電圧L5は、図6に示すように電圧Vaまで下降させる構成であってもよいが、例えば、下降する電圧が、電圧Vaに所定の正の電圧Vset2を重畳した電圧に到達した時点で、下降を停止させる構成としてもよい。また、下りランプ電圧L2、下りランプ電圧L4および下り消去ランプ電圧L5は、あらかじめ設定された電圧に到達した後、直ちに上昇させる構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された低電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。
以上説明したように、本実施の形態では、維持期間において、維持パルスを表示電極対に印加し終わった後に、下りランプ電圧L2および下りランプ電圧L4よりも勾配を緩やかにした下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加する。そして、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルに消去放電を発生させる。こうすることで、維持放電が発生しなかった非点灯の放電セルに蓄積された不要な負の壁電荷を除去し、続くサブフィールドの書込み時に異常な書込み放電が発生するのを防止して、画像表示品質の劣化を防止することができる。
なお、本実施の形態によれば、書込み期間において、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を低減できる効果を得られることも確認された。図7は、本発明の実施の形態1における書込みパルス電圧Vdと走査パルス電圧(振幅)との関係を示す特性図である。図7において、横軸は書込みパルス電圧Vdを表し、縦軸は安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を表す。また、図7において、実線は、本実施の形態に示した方法でパネル駆動を行ったときに得られた測定結果を示し、破線は、下り消去ランプ電圧L5の代わりに0(V)を走査電極SC1〜走査電極SCnに印加したときに得られた測定結果を示す。そして、図7に示すように、例えば、書込みパルス電圧Vdを170(V)にしたときには、本実施の形態に示した方法でパネル駆動を行うことで、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を、約19(V)も低減できることが確認された。すなわち、本実施の形態によれば、高精細化されたパネルにおいても、書込み放電を発生させるために必要な電圧を高くすることなく、安定に書込み放電を発生させることが可能となる。
なお、本実施の形態では、全てのサブフィールドで下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加する構成を説明したが、本発明は必ずしもこの構成に限定されるものではない。例えば、非点灯の放電セルに不要な負の壁電荷の蓄積が発生しやすい輝度重みの大きいサブフィールドにおいてのみ、下り消去ランプ電圧L5を発生させる構成であってもよい。例えば、1フィールドを8つのサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、各サブフィールドがそれぞれ1、2、4、8、16、32、64、128の輝度重みを有する構成であれば、比較的輝度重みの大きい第6SFから第8SFにおいてのみ下り消去ランプ電圧L5を発生させる構成としてもよい。このように、比較的輝度重みの大きいサブフィールドにおいてのみ下り消去ランプ電圧L5を発生させる構成であっても、上述と同様の効果を得ることができる。
なお、本実施の形態では、下り消去ランプ電圧L5を全て同じ勾配で発生させる構成を説明した。しかし、例えば、下り消去ランプ電圧L5を複数の期間に分け、各期間で勾配を変えて下り消去ランプ電圧L5を発生させる構成としてもよい。図8は、本発明の実施の形態1における走査電極22に印加する下り消去ランプ電圧L5の他の波形例を示す波形図である。例えば、図8に示すように、消去放電が発生するまでは下りランプ電圧L2および下りランプ電圧L4よりも急峻な勾配(例えば、−8V/μsec)で下降させ、その後、一旦下りランプ電圧L2および下りランプ電圧L4と同等の勾配(例えば、−2.5V/μsec)で下降させ、最後に、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配(例えば、−1V/μsec)で下降させて、下り消去ランプ電圧を発生させる構成としてもよい。このような構成であっても、上述と同様の効果が得られることが確認された。また、この構成では、下り消去ランプ電圧を発生させる期間を短縮できるという効果も得られる。
なお、本実施の形態では、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L5を印加する期間、維持電極SU1〜維持電極SUnには0(V)を印加する構成を説明したが、本発明は何らこの構成に限定されるものではない。図9は、本発明の実施の形態1におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図である。本実施の形態においては、例えば、図9に示すように、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L5を印加する期間、維持電極SU1〜維持電極SUnに所定の電圧(例えば、電圧Ve1に等しい電圧)を印加する構成であってもよい。
なお、本実施の形態において図6に示したタイミングチャートは一実施例を示したものに過ぎない。本発明は、何らこれらのタイミングチャートに限定されるものではない。
(実施の形態2)
実施の形態1では、下り消去ランプ電圧L5を、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配の波形形状にして発生させる例を説明した。しかし、本発明は、下り消去ランプ電圧の波形形状が、何ら下り消去ランプ電圧L5の波形形状に限定されるものではない。本実施の形態では、下り消去ランプ電圧を下り消去ランプ電圧L5とは異なる波形形状で発生させる例を説明する。
図10は、本発明の実施の形態2におけるパネル10の各電極に印加する駆動電圧波形図である。なお、本実施の形態では、本実施の形態に示す下り消去ランプ電圧を「下り消去ランプ電圧L6」と呼称する。また、本実施の形態においては、走査電極SC1〜走査電極SCnに印加する駆動電圧波形に、下り消去ランプ電圧L5に代えて下り消去ランプ電圧L6を用いているが、それ以外の波形形状は実施の形態1において図3に示した駆動電圧波形と同じである。したがって、本実施の形態では、図3に示した駆動電圧波形と異なる点について説明し、図3に示した駆動電圧波形と同様のものについては説明を省略する。
本実施の形態では、維持期間における維持パルスの発生後に、走査電極SC1〜走査電極SCnに、データ電極D1〜データ電極Dmに対して放電開始電圧以下となる0(V)から放電開始電圧を超える負の電圧Vi5に向かって緩やかに下降する第3の下り傾斜電圧である下り消去ランプ電圧L6を印加する。このとき、本実施の形態では、電圧Vi5を、初期化期間に発生させる下りランプ電圧L2および下りランプ電圧L4の最低電圧である電圧Vi4よりも低い電圧にして(例えば、電圧Vi4を−166(V)とし、電圧Vi5を−168(V)とする)下り消去ランプ電圧L6を発生させるものとする。
下りランプ電圧L2および下りランプ電圧L4は、最低電圧(電圧Vi4)を低くしすぎると壁電荷が過剰に調整されて続く書込み放電が発生しにくくなることが確認された。また、最低電圧(電圧Vi4)を高くしてしまうと壁電荷の調整が不足して続く書込み放電が強く発生し、書込み動作が適正に行われなくなることが確認された。下りランプ電圧L2の最低電圧は、これらのことを考慮して、最適な電圧に設定するのが望ましい。本実施の形態では、下りランプ電圧L2の最低電圧を、書込み動作が安定に行われる電圧(例えば、−166(V))に設定する。
一方、下り消去ランプ電圧L6は、最低電圧(電圧Vi5)を電圧Vi4よりも高くしてしまうと、続く下りランプ電圧L2または下りランプ電圧L4の印加時に、上述した異常な放電が発生するおそれがあることが確認された。これは、下りランプ電圧L2または下りランプ電圧L4が下り消去ランプ電圧L6の最低電圧(電圧Vi5)よりも低い電圧まで下降することで発生すると考えられる。逆に下り消去ランプ電圧L6の最低電圧(電圧Vi5)を低くしすぎると、消去放電による壁電荷の消去が過剰になって、続く書込み放電が発生しにくくなることが確認された。
そこで本実施の形態では、次のことを考慮して下り消去ランプ電圧L6の最低電圧(電圧Vi5)を設定するものとする。
・誤放電の種となる不要な壁電荷を除去する効果を十分に得ることができる。
・下りランプ電圧L2および下りランプ電圧L4の印加時に、異常な放電が発生するのを防止することができる。
・続く書込み放電が発生しにくくならない。
本実施の形態では、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を、これらの効果が得られる範囲に設定するものとする。具体的には、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を、電圧Vi4よりも低く、かつ電圧Vi4−2(V)以上の範囲に設定するものとする。これにより、上述した効果を得られることが確認された。
なお、図10には、下り消去ランプ電圧L6の勾配を、下りランプ電圧L2および下りランプ電圧L4の勾配と等しくする例(例えば、約−2.5V/μsec)を示したが、本実施の形態は、下り消去ランプ電圧L6の勾配が、何らこの数値に限定されるものではない。本実施の形態は、上述した効果を得るために、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を上述の範囲に設定する構成を示したに過ぎない。したがって、例えば、下り消去ランプ電圧L6の勾配を、下り消去ランプ電圧L5と同様に、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配に設定する構成としてもよい。この構成では、実施の形態1に示した効果と上述した実施の形態2に示す効果との双方の効果を得ることも可能である。
図11は、本発明の実施の形態2における走査電極駆動回路143の一構成例を示す回路図である。走査電極駆動回路143は、維持パルス発生回路50と、初期化波形発生回路151と、走査パルス発生回路152とを備える。走査パルス発生回路152の各出力端子は、パネル10の走査電極SC1〜走査電極SCnのそれぞれに接続されている。なお、実施の形態1に示した初期化波形発生回路51と同様の構成要素については同じ符号を付与し、説明を省略する。
初期化波形発生回路151は、実施の形態1に示した初期化波形発生回路51と同様に、ミラー積分回路53と、ミラー積分回路54と、ミラー積分回路55とを有する。
ミラー積分回路54は、スイッチング素子Q2とコンデンサC2と抵抗R2とを有し、初期化動作時においては、基準電位Aを電圧Vi4までランプ状に緩やかに(例えば、−2.5V/μsecの勾配で)下降させて下りランプ電圧L2および下りランプ電圧L4を発生させる。また、維持期間における維持パルスの発生後には、基準電位Aを下りランプ電圧L2および下りランプ電圧L4と同じ勾配(例えば、−2.5V/μsecの勾配で)で、下りランプ電圧L2および下りランプ電圧L4の最低電圧Vi4よりも低い電圧Vi5まで下降させて下り消去ランプ電圧L6を発生させる。
走査パルス発生回路152は、走査電極SC1〜走査電極SCnのそれぞれに走査パルスを出力する複数の走査IC56(本実施の形態では、走査IC56(1)〜走査IC56(12))を含む、実施の形態1の図5に示した走査パルス発生回路52の構成に加え、2つの入力端子に入力される入力信号の大小を比較する比較器CP1と、比較器CP1の一方の入力端子に電圧(Va+Vset2)を印加するためのスイッチング素子SW1と、比較器CP1の一方の入力端子に電圧(Va+Vset2ers)を印加するためのスイッチング素子SW2とを備えている。なお、比較器CP1の他方の入力端子は基準電位Aに接続されている。また、走査IC56の低電圧側(入力端子INa)には基準電位Aが接続されている。
走査IC56は、低電圧側の入力端子である入力端子INaと、高電圧側の入力端子である入力端子INbとの2つの入力端子を有する。そして、走査IC56に入力される制御信号にもとづき、2つの入力端子に入力される信号のいずれかを出力する。走査IC56のそれぞれには、制御信号として、制御信号発生回路45から出力される制御信号OC1、比較器CP1から出力される制御信号OC2が入力される。また、書込み期間において最初に走査を行う走査IC56(1)には、書込み期間の開始直後に制御信号発生回路45から出力される走査開始信号SID(1)が入力される。また、全ての走査IC56(本実施の形態では、走査IC56(1)〜走査IC56(12))には、信号処理動作の同期をとるための同期信号であるクロック信号CLK(図11には示さず)が入力される。
図12は、本発明の実施の形態2における走査電極駆動回路143の走査IC56と走査電極SC1〜走査電極SCnとの接続の様子を示す概略図である。なお、図12では、走査IC56以外の回路は省略している。
走査パルス発生回路152は、走査パルス発生回路52と同様に、n本の走査電極SC1〜走査電極SCnのそれぞれに走査パルス電圧を印加するためのスイッチング素子QH1〜スイッチング素子QHnおよびスイッチング素子QL1〜スイッチング素子QLnを備えている。スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは複数の出力毎にまとめられIC化されている。このICが走査IC56である。
例えば、本実施の形態では、90本の出力分のスイッチング素子を1つのモノリシックICとして集積化して走査IC56とする。このとき、パネル10が1080本の走査電極22を備えていれば、12個の走査IC56(1)〜走査IC56(12)を用いて走査パルス発生回路152を構成し、n=1080本の走査電極SC1〜走査電極SCnを駆動することができる。このように多数のスイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnをIC化することにより部品点数を削減し、実装面積を低減することができる。ただし、本実施の形態で示した数値は単なる一例であり、本発明は何らこれらの数値に限定されるものではない。
図13は、本発明の実施の形態2における制御信号OC1、制御信号OC2と走査IC56の動作状態との対応関係を示す図である。
図13に示すように、制御信号OC1、制御信号OC2が共にハイレベル(「Hi」と記す)のとき、走査IC56は「All‐Hi」の状態となる。「All‐Hi」の状態の走査IC56は、スイッチング素子QH1〜スイッチング素子QHnがオンとなり、スイッチング素子QL1〜スイッチング素子QLnがオフとなって、走査IC56の出力端子の全てが高電圧側の入力端子INbと電気的に接続された状態となる。
また、制御信号OC1が「Hi」、制御信号OC2がローレベル(「Lo」と記す)のとき、走査IC56は「All‐Lo」の状態となる。「All‐Lo」の状態の走査IC56は、スイッチング素子QH1〜スイッチング素子QHnがオフとなり、スイッチング素子QL1〜スイッチング素子QLnがオンとなって、走査IC56の出力端子の全てが低電圧側の入力端子INaと電気的に接続された状態となる。例えば、維持パルス発生回路50を動作させているときは、走査IC56を「All‐Lo」の状態にする。こうすることで、維持パルス発生回路50から出力される維持パルスを、スイッチング素子QL1〜スイッチング素子QLnを経由して走査電極SC1〜走査電極SCnに印加することができる。
また、制御信号OC1、制御信号OC2が共に「Lo」のとき、走査IC56は、出力端子がハイインピーダンス状態(以下、「HiZ」と記す)となる。
また、制御信号OC1が「Lo」、制御信号OC2が「Hi」のとき、走査IC56は、「DATA」状態となる。「DATA」状態の走査IC56は、走査IC56に入力される走査開始信号にもとづき、あらかじめ定められた一連の動作を行う。
具体的には、走査IC56に走査開始信号SIDが入力されると(本実施の形態では、走査開始信号SIDを所定の期間「Lo」にすると)、まず最初に、走査IC56の最初の出力端子だけが低電圧側の入力端子INaと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子INbと電気的に接続される。その状態が所定時間(例えば、1μsec)継続された後、次に、走査IC56の2番目の出力端子だけが低電圧側の入力端子INaと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子INbと電気的に接続される。このようにして、走査IC56の各出力端子が、順番に、所定時間ずつ、低電圧側の入力端子INaと電気的に接続されていく。
書込み期間では、スイッチング素子Q5をオンにして基準電位Aを負の電圧Vaに等しくし、入力端子INaには負の電圧Vaを、入力端子INbには電圧Va+電圧Vscとなった電圧Vcを印加する。したがって、走査パルスを印加する走査電極SCiには、スイッチング素子QLiを経由して負の走査パルス電圧Vaが印加される。走査パルスを印加しない走査電極SCh(hは、1〜nのうちiを除いたもの)には、スイッチング素子QHhを経由して電圧Va+電圧Vscが印加される。
このように、書込み期間に走査IC56を「DATA」状態にすることで、走査パルスを順次発生し、走査電極SC1〜走査電極SCnに印加することができる。
なお、本実施の形態では、書込み期間の最初に走査を行う走査IC56(例えば、走査IC56(1))に用いる走査開始信号SID(1)を制御信号発生回路45で発生させている。そして、残りの走査開始信号、例えば、走査IC56(2)に用いる走査開始信号SID(2)から走査IC56(12)に用いる走査開始信号SID(12)までの各走査開始信号は、走査IC56のそれぞれで発生させている。
具体的には、走査IC56(1)は、走査IC56(1)に接続された全ての走査電極22に走査パルスを印加し終えた後、シフトレジスター等を使って走査開始信号SID(1)を所定時間遅延させて走査開始信号SID(2)を作成し、次段の走査IC56(2)に供給する。走査IC56(2)は、同様に、走査開始信号SID(2)を所定時間遅延させて作成した走査開始信号SID(3)を次段の走査IC56(3)に供給する。以下、同様に、各走査IC56は、入力された走査開始信号を所定時間遅延させて新たな走査開始信号を作成し、次段の走査IC56に供給する。
次に、電圧Vi4まで下降する第1の下り傾斜電圧である下りランプ電圧L2を発生させる動作と、電圧Vi5まで下降する第3の下り傾斜電圧である下り消去ランプ電圧L6を発生させる動作とを図14を用いて説明する。
図14は、本発明の実施の形態2における全セル初期化期間の走査電極駆動回路143の動作の一例を説明するためのタイミングチャートである。なお、この図面では全セル初期化動作時の駆動波形を例にして説明するが、選択初期化動作において下りランプ電圧L4を発生させる動作は、図14に説明する下りランプ電圧L2を発生させる動作と同様であるものとする。
また、図14では、維持期間の最後の駆動波形を期間T1〜期間T3で示した3つの期間に分割し、全セル初期化動作を行う駆動波形を期間T11〜期間T14で示した4つの期間に分割して、それぞれの期間について説明する。また、以下、電圧Vi3は電圧Vsに等しいものとし、電圧Vi2は電圧Vsc+電圧Vrに等しいものとし、電圧Vi4は電圧(Va+Vset2)に等しいものとし、電圧Vi5は電圧(Va+Vset2ers)に等しいものとして説明する。
以下、維持期間の維持パルス発生後に下り消去ランプ電圧L6を発生させ、その後、下りランプ電圧L2を発生させる際の動作について説明する。
まず、期間T1に入る前に維持パルス発生回路50のクランプ回路を動作させて基準電位Aを0(V)にする。そして、スイッチング素子QH1〜スイッチング素子QHnをオフ、スイッチング素子QL1〜スイッチング素子QLnをオンにして、基準電位A(このとき、0(V))を走査電極SC1〜走査電極SCnに印加する(図示せず)。また、制御信号OC1は「Hi」にしておく(図示せず)。
(期間T1)
期間T1では、下りの傾斜電圧を発生するミラー積分回路54の入力端子IN2を「Hi」にする。具体的には入力端子IN2に、所定の定電流を入力する。すると、抵抗R2からコンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi5(本実施の形態では、電圧(Va+Vset2ers)に等しい)に向かってランプ状に下降し、走査電極駆動回路143の出力電圧もランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−2.5V/μsec)になるように、入力端子IN2に入力する定電流を発生させる。
なお、本実施の形態では、下り消去ランプ電圧L6を、最低電位を電圧(Va+Vset2ers)にして発生させている。そのために、期間T1では、スイッチング素子SW2をオンにし、スイッチング素子SW1をオフにして、比較器CP1の一方の端子に電圧(Va+Vset2ers)を印加する。こうして、比較器CP1で、基準電位A、すなわち初期化波形発生回路151から出力される下りの傾斜電圧と、電圧Vaに電圧Vset2ersを重畳した電圧(Va+Vset2ers)との比較を行う。
これにより、制御信号OC2である比較器CP1からの出力信号は、基準電位Aにおける下りの傾斜電圧が電圧(Va+Vset2ers)以下となる時刻t1で「Lo」から「Hi」に切換わる。すなわち、期間T1では、時刻t1までは制御信号OC1は「Hi」、制御信号OC2は「Lo」であって、走査IC56は「All‐Lo」の状態であり、時刻t1以降は、制御信号OC1、制御信号OC2は共に「Hi」となって、走査IC56は「All‐Hi」の状態となる。したがって、走査IC56から出力される電圧は、時刻t1で、初期化波形発生回路151から出力される下りの傾斜電圧から入力端子INbに入力される電圧(基準電位Aに電圧Vscが重畳された電圧)に切換わり、それまでの電圧下降が電圧上昇に切換わる。
このようにして、本実施の形態では、電圧(Va+Vset2ers)まで下降する下り消去ランプ電圧L6を、維持期間における全ての維持パルスを発生させた後に発生させ、走査電極SC1〜走査電極SCnに印加する。この下り消去ランプ電圧L6が下降する間に走査電極22とデータ電極32との間の電圧差は放電開始電圧を超え、これにより、走査電極22とデータ電極32との間に微弱な放電を発生させ、この微弱な放電を下り消去ランプ電圧L6が下降する期間、継続させることができる。
なお、この微弱な放電は、実施の形態1で説明したのと同様に、書込み放電および維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにのみ発生する。書込み放電が発生した点灯放電セルや、非点灯であっても走査電極22上に蓄積した不要な負の壁電荷が微小な量に過ぎない放電セルでは、この微弱な放電は発生しない。
そして、下り消去ランプ電圧L6が電圧(Va+Vset2ers)まで下降した後、入力端子IN2に、例えば0(V)を印加して、入力端子IN2を「Lo」にし、ミラー積分回路54の動作を停止する。
(期間T2〜期間T13)
続く期間T2、期間T3、期間T11、期間T12、期間T13における各動作は、図6で説明した期間T2、期間T3、期間T11、期間T12、期間T13と同様であるので、説明を省略する。
(期間T14)
期間T14では、下りの傾斜電圧を発生するミラー積分回路54の入力端子IN2を「Hi」にする。具体的には入力端子IN2に、所定の定電流を入力する。すると、抵抗R2からコンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi4(本実施の形態では、電圧(Va+Vset2に等しい)に向かってランプ状に下降し、走査電極駆動回路143の出力電圧もランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−2.5V/μsec)になるように、入力端子IN2に入力する定電流を発生させる。
なお、本実施の形態では、下りランプ電圧L2を、電位Vi4を電圧(Va+Vset2)にして発生させている。そのために、期間T14では、スイッチング素子SW1をオンにし、スイッチング素子SW2をオフにして、比較器CP1の一方の端子に電圧(Va+Vset2)を印加する。こうして、比較器CP1で、基準電位A、すなわち初期化波形発生回路151から出力される下りの傾斜電圧と、電圧Vaに電圧Vset2を重畳した電圧(Va+Vset2)との比較を行う。
これにより、比較器CP1からの出力信号である制御信号OC2は、基準電位Aにおける下りの傾斜電圧が電圧(Va+Vset2)以下となる時刻t2で「Lo」から「Hi」に切換わる。すなわち、期間T14では、時刻t2までは制御信号OC1は「Hi」、制御信号OC2は「Lo」であって、走査IC56は「All‐Lo」の状態であり、時刻t2以降は、制御信号OC1、制御信号OC2は共に「Hi」となって、走査IC56は「All‐Hi」の状態となる。したがって、走査IC56から出力される電圧は、時刻t2で、初期化波形発生回路151から出力される下りの傾斜電圧から入力端子INbに入力される電圧(基準電位Aに電圧Vscが重畳された電圧)に切換わり、それまでの電圧下降が電圧上昇に切換わる。
このようにして、本実施の形態では、電圧(Va+Vset2)まで下降する下りランプ電圧L2(または、下りランプ電圧L4)を発生し、走査電極SC1〜走査電極SCnに印加する。
以上のようにして、走査電極駆動回路143は、第3の下り傾斜電圧である下り消去ランプ電圧L6と、第1の下り傾斜電圧である下りランプ電圧L2および下りランプ電圧L4とを、最低電圧を互いに異なる電圧にして発生している。
なお、下りランプ電圧L2、下りランプ電圧L4および下り消去ランプ電圧L6は、図14に示すように、あらかじめ設定された電圧に到達した後、直ちに上昇させる構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。
以上説明したように、本実施の形態では、維持期間において、維持パルスを表示電極対24に印加し終わった後に、下りランプ電圧L2および下りランプ電圧L4の最低電圧(電圧Vi4)よりも低い最低電圧(電圧Vi5)の下り消去ランプ電圧L6を走査電極SC1〜走査電極SCnに印加する。そして、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルに消去放電を発生させる。こうすることで、維持放電が発生しなかった非点灯の放電セルに蓄積された不要な負の壁電荷を除去し、続くサブフィールドの書込み時に異常な書込み放電が発生するのを防止して、画像表示品質の劣化を防止することができる。
さらに、本実施の形態では、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を、下りランプ電圧L2および下りランプ電圧L4の最低電圧(電圧Vi4)よりも低く、かつ電圧Vi4−2(V)以上の範囲に設定することで、誤放電の種となる不要な壁電荷を除去する効果を十分に得ることができる、下りランプ電圧L2および下りランプ電圧L4の印加時に異常な放電が発生するのを防止することができる、続く書込み放電が発生しにくくならない、といった効果を得ることができる。
なお、本実施の形態によれば、書込み期間において、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を低減できる効果も得られることが確認された。書込みパルス電圧Vdを、例えば170(V)にして、本実施の形態に示したパネル駆動を行ったときの測定結果と、下り消去ランプ電圧L6の代わりに0(V)を走査電極SC1〜走査電極SCnに印加したときに得られた測定結果と比較した。その結果、本実施の形態に示したパネル駆動を行ったときには、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)が、約19(V)も低減できることが確認された。すなわち、本実施の形態によれば、高精細化されたパネルにおいても、書込み放電を発生させるために必要な電圧を高くすることなく安定に書込み放電を発生させることが可能となる。
なお、本実施の形態では、全てのサブフィールドで下り消去ランプ電圧L6を走査電極SC1〜走査電極SCnに印加する構成を説明したが、本発明は必ずしもこの構成に限定されるものではない。例えば、非点灯の放電セルに不要な負の壁電荷の蓄積が発生しやすい輝度重みの大きいサブフィールドにおいてのみ、下り消去ランプ電圧L6を発生させる構成であってもよい。例えば、1フィールドを8つのサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、各サブフィールドがそれぞれ1、2、4、8、16、32、64、128の輝度重みを有する構成であれば、比較的輝度重みの大きい第6SFから第8SFにおいてのみ下り消去ランプ電圧L6を発生させる構成としてもよい。このように、比較的輝度重みの大きいサブフィールドにおいてのみ下り消去ランプ電圧L6を発生させる構成であっても上述と同様の効果を得ることができる。
なお、本実施の形態では、下り消去ランプ電圧L6を全て同じ勾配で発生させる構成を説明した。しかし、例えば、下り消去ランプ電圧L6を複数の期間に分け、各期間で勾配を変えて下り消去ランプ電圧L6を発生させる構成としてもよい。図15は、本発明の実施の形態2における走査電極22に印加する下り消去ランプ電圧L6の他の波形例を示す波形図である。例えば、図15に示すように、消去放電が発生するまでは下りランプ電圧L2および下りランプ電圧L4よりも急峻な勾配(例えば、−8V/μsec)で下降させ、その後、一旦下りランプ電圧L2および下りランプ電圧L4と同等の勾配(例えば、−2.5V/μsec)で下降させ、最後に、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配(例えば、−1V/μsec)で下降させて、下り消去ランプ電圧を発生させる構成としてもよい。このような構成であっても、上述と同様の効果が得られることが確認された。また、この構成では、下り消去ランプ電圧を発生させる期間を短縮できるという効果も得られる。
なお、本実施の形態では、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L6を印加する期間、維持電極SU1〜維持電極SUnには0(V)を印加する構成を説明したが、本発明は何らこの構成に限定されるものではない。図16は、本発明の実施の形態2におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図である。本実施の形態においては、例えば、図16に示すように、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L6を印加する期間、維持電極SU1〜維持電極SUnに所定の電圧(例えば、電圧Ve1に等しい電圧)を印加する構成であってもよい。
なお、本実施の形態において図14に示したタイミングチャートは一実施例を示したものに過ぎない。本発明は、何らこれらのタイミングチャートに限定されるものではない。
なお、本発明の実施の形態では、下り消去ランプ電圧L5(または、下り消去ランプ電圧L6)および上り消去ランプ電圧L3を走査電極SC1〜走査電極SCnに印加する構成を説明したが、最後の維持パルスを印加する電極が走査電極SC1〜走査電極SCnの場合には、下り消去ランプ電圧L5(または、下り消去ランプ電圧L6)および上り消去ランプ電圧L3を維持電極SU1〜維持電極SUnに印加する構成とすることもできる。しかし、本実施の形態においては、最後の維持パルスを印加する電極を維持電極SU1〜維持電極SUnにし、下り消去ランプ電圧L5(または、下り消去ランプ電圧L6)および上り消去ランプ電圧L3を走査電極SC1〜走査電極SCnに印加する構成にする方が望ましい。
また、本発明における実施の形態は、いわゆる2相駆動によるパネルの駆動方法にも適用させることができる。2相駆動では、走査電極SC1〜走査電極SCnを第1の走査電極群と第2の走査電極群とに分割し、書込み期間を、第1の走査電極群に属する走査電極のそれぞれに走査パルスを印加する第1の書込み期間と、第2の走査電極群に属する走査電極のそれぞれに走査パルスを印加する第2の書込み期間とに分ける。この2相駆動においても、本発明における実施の形態を適用することで、上述と同様の効果を得ることができる。
なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板21に設けられる電極の配列が、「・・・、走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても有効である。
なお、本実施の形態において示した具体的な各数値、例えば、上りランプ電圧L1、下りランプ電圧L2、下りランプ電圧L4、上り消去ランプ電圧L3、下り消去ランプ電圧L5、下り消去ランプ電圧L6の各傾斜電圧の勾配等は表示電極対数1080の50インチのパネルの特性にもとづき設定したものであって、単に実施の形態の一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。
本発明は、高精細化されたパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行うことが可能となる。したがって、書込み期間における異常放電の発生を抑えて画像表示品質を向上させることができるので、プラズマディスプレイ装置およびパネルの駆動方法として有用である。
1 プラズマディスプレイ装置
10 パネル(プラズマディスプレイパネル)
21 前面板
22 走査電極
23 維持電極
24 表示電極対
25,33 誘電体層
26 保護層
31 背面板
32 データ電極
34 隔壁
35 蛍光体層
41 画像信号処理回路
42 データ電極駆動回路
43,143 走査電極駆動回路
44 維持電極駆動回路
45 制御信号発生回路
50 維持パルス発生回路
51,151 初期化波形発生回路
52,152 走査パルス発生回路
53,54,55 ミラー積分回路
56 走査IC
61 定電流発生回路
Q1,Q2,Q3,Q4,Q5,Q6,Q21,QH1〜QHn,QL1〜QLn,SW1,SW2 スイッチング素子
C1,C2,C3,C31 コンデンサ
D31 ダイオード
D9,D10 ツェナーダイオード
CP1 比較器
R1,R2,R3,R9,R12,R13 抵抗
Q9 トランジスタ
L1 上りランプ電圧
L2,L4 下りランプ電圧
L3 上り消去ランプ電圧
L5,L6 下り消去ランプ電圧
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封されている。密封された内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスが封入されている。表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させる。この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光させて、パネルにカラー画像を表示する。
パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示を行う。
各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生させる。それにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を各電極上に形成する。また、書込み放電を安定に発生させるためのプライミング粒子(書込み放電を発生させるための励起粒子)を各放電セルに発生させる。
書込み期間では、走査電極に走査パルスを印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。それにより、表示を行うべき放電セルに選択的に書込み放電を発生させ、壁電荷を形成する(以下、この動作を「書込み」とも記す)。
維持期間では、表示させるべき輝度に応じた数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。それにより、書込み放電を起こした放電セルで維持放電を発生させ、その放電セルの蛍光体層を発光させる。これにより画像表示を行う。
また、サブフィールド法の1つとして次の駆動方法が開示されている。この駆動方法では、緩やかに変化する電圧波形を用いて初期化放電を行う。さらに、維持放電を行った放電セルに対して選択的に初期化放電を行う。これにより、階調表示に関係しない発光を極力減らし、コントラスト比を向上させる。
具体的には、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては、全ての放電セルに初期化放電を発生させる全セル初期化動作を行う。また、他のサブフィールドの初期化期間においては、直前の維持期間で維持放電を行った放電セルにのみ初期化放電を発生させる選択初期化動作を行う。このように駆動することにより、画像の表示に関係のない発光によって変化する黒表示領域の輝度(以下、「黒輝度」と略記する)は、全セル初期化動作における微弱発光だけとなり、コントラストの高い画像表示が可能となる(例えば、特許文献1参照)。
また、次の駆動方法も開示されている。この駆動方法では、初期化期間に、緩やかな傾斜で電圧が上昇する部分と緩やかな傾斜で電圧が下降する部分とを有する初期化波形を放電セルに印加する。そして、その直前には、全放電セルの維持電極と走査電極との間に微弱放電を発生させる。これにより、パネルにおける黒の視認性を向上させることができる(例えば、特許文献2参照)。
近年、パネルの高精細化にともない放電セルのさらなる微細化が進んでいる。この微細化された放電セルでは、初期化放電によって放電セル内に形成された壁電荷が、隣接する放電セルに発生する書込み放電や維持放電の影響を受けて変化しやすいことが確認されている。また、維持期間に発生させる維持パルスの数が多いサブフィールドでは、維持放電を発生させない放電セルの壁電荷が、その放電セルに隣接する維持放電を発生させる放電セルの影響を受けて変化しやすいことも確認されている。そして、放電セルに不要な壁電荷が過剰に蓄積すると、例えば、書込み放電を発生させるべきでない放電セルで誤った書込み放電(以下、「誤放電」とも記す)が発生することがある。このような誤放電は、画像表示品質を劣化させてしまう。
特開2000−242224号公報 特開2004−37883号公報
本発明のプラズマディスプレイ装置は、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数の走査電極を有するパネルと、初期化期間には下降する第1の下り傾斜電圧を発生し、維持期間には維持パルスを発生し、維持期間の最後には上昇する上り傾斜電圧を発生して走査電極に印加する走査電極駆動回路とを備え、走査電極駆動回路は、維持期間において維持パルスの発生後に、第1の下り傾斜電圧よりも緩やかな勾配で下降する部分を有する第2の下り傾斜電圧を発生し、第2の下り傾斜電圧の発生後に上り傾斜電圧を発生して走査電極に印加することを特徴とする。
これにより、高精細化されたパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行い、書込み期間における異常放電の発生を抑えて画像表示品質を向上させることが可能となる。
本発明の実施の形態1におけるパネルの構造を示す分解斜視図 同パネルの電極配列図 同パネルの各電極に印加する駆動電圧波形図 本発明の実施の形態1におけるプラズマディスプレイ装置の回路ブロック図 同プラズマディスプレイ装置の走査電極駆動回路の一構成例を示す回路図 本発明の実施の形態1における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート 本発明の実施の形態1における書込みパルス電圧Vdと走査パルス電圧(振幅)との関係を示す特性図 本発明の実施の形態1における走査電極に印加する下り消去ランプ電圧の他の波形例を示す波形図 本発明の実施の形態1におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図 本発明の実施の形態2におけるパネルの各電極に印加する駆動電圧波形図 本発明の実施の形態2における走査電極駆動回路の一構成例を示す回路図 本発明の実施の形態2における走査電極駆動回路の走査ICと走査電極との接続の様子を示す概略図 本発明の実施の形態2における制御信号OC1、制御信号OC2と走査ICの動作状態との対応関係を示す図 本発明の実施の形態2における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート 本発明の実施の形態2における走査電極に印加する下り消去ランプ電圧の他の波形例を示す波形図 本発明の実施の形態2におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるパネル10の構造を示す分解斜視図である。ガラス製の前面板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
また、保護層26は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン(Ne)およびキセノン(Xe)ガスを封入した場合に2次電子放出係数が大きく耐久性に優れたMgOを主成分とする材料から形成されている。
背面板31上にはデータ電極32が複数形成されている。そして、データ電極32を覆うように誘電体層33が形成されている。そして、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が設けられている。
これら前面板21と背面板31とは、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置されている。そして、その外周部をガラスフリット等の封着材によって封着されている。そして、その内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約10%とした放電ガスを用いている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
図2は、本発明の実施の形態1におけるパネル10の電極配列図である。パネル10には、行方向に延長されたn本の走査電極SC1〜走査電極SCn(図1の走査電極22)およびn本の維持電極SU1〜維持電極SUn(図1の維持電極23)が配列されている。そして、列方向に延長されたm本のデータ電極D1〜データ電極Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成されている。したがって、放電セルは放電空間内にm×n個形成されている。そして、m×n個の放電セルが形成された領域がパネル10の表示領域となる。
次に、パネル10を駆動するための駆動電圧波形とその動作の概要について図3を用いて説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル10を駆動するものとする。このサブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。
このサブフィールド法では、例えば、1フィールドを8のサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、各サブフィールドはそれぞれ、例えば(1、2、4、8、16、32、64、128)の輝度重みを有する構成とすることができる。そして、各サブフィールドでは、この輝度重みに、あらかじめ設定された輝度倍率を乗じた数の維持パルスを発生させる。これにより、維持期間における発光の回数を制御して画像の明るさを調整する。また、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い(以下、全セル初期化動作を行うサブフィールドを「全セル初期化サブフィールド」と呼称する)、他のサブフィールドの初期化期間においては直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化放電を発生させる選択初期化動作を行う(以下、選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と呼称する)。こうすることで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である。
そして、本実施の形態では、第1SFの初期化期間では全セル初期化動作を行い、第2SF〜第8SFの初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光は第1SFにおける全セル初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生させない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる。また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24のそれぞれに印加する。
しかし、本発明は、サブフィールド数や各サブフィールドの輝度重みが、本実施の形態に示す上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
なお、本実施の形態では、維持期間において、維持パルスの発生後に、下降する傾斜電圧を発生して走査電極に印加し、その後、上昇する傾斜電圧を発生して走査電極に印加する。これにより、続くサブフィールドの初期化期間における初期化動作および書込み期間における書込み動作を安定させている。以下、まず駆動電圧波形の概要について説明する。続いて、駆動回路の構成について説明する。
図3は、本発明の実施の形態1におけるパネル10の各電極に印加する駆動電圧波形図である。
なお、図3には、書込み期間において最初に走査を行う走査電極SC1、書込み期間において最後に走査を行う走査電極SCn(例えば、走査電極SC1080)、維持電極SU1〜維持電極SUn、およびデータ電極D1〜データ電極Dmの駆動波形を示す。
また、図3には、2つのサブフィールドの駆動電圧波形を示す。すなわち全セル初期化サブフィールドである第1サブフィールド(第1SF)と、選択初期化サブフィールドである第2サブフィールド(第2SF)とを図3に示す。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外は第2SFの駆動電圧波形とほぼ同様である。また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中からサブフィールドデータ(サブフィールド毎の発光・非発光を示すデータ)にもとづき選択された電極を表す。
まず、全セル初期化サブフィールドである第1SFについて説明する。
第1SFの初期化期間前半部では、データ電極D1〜データ電極Dm、維持電極SU1〜維持電極SUnにそれぞれ0(V)を印加する。そして、走査電極SC1〜走査電極SCnには、0(V)を印加した後、電圧Vscを印加し、さらに、電圧Vscに積み上げ電圧を重畳した電圧Vi1を印加する。さらに電圧Vi1から、電圧Vi2に向かって緩やかに(例えば、約1.3V/μsecの勾配で)上昇する傾斜電圧(以下、「上りランプ電圧」と呼称する)L1を印加する。このとき、電圧Vi1は、放電開始電圧未満の電圧とし、電圧Vi2は維持電極SU1〜維持電極SUnに対して放電開始電圧を超える電圧とする。
この上りランプ電圧L1が上昇する間に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとの間、および走査電極SC1〜走査電極SCnとデータ電極D1〜データ電極Dmとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極SC1〜走査電極SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜データ電極Dm上部および維持電極SU1〜維持電極SUn上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極SU1〜維持電極SUnには正の電圧Ve1を印加し、データ電極D1〜データ電極Dmには0(V)を印加する。そして、走査電極SC1〜走査電極SCnには、電圧Vi3から負の電圧Vi4に向かって緩やかに(例えば、約−2.5V/μsecの勾配で)下降する下り傾斜電圧(以下、「下りランプ電圧」と呼称する)L2を印加する。このとき、電圧Vi3は維持電極SU1〜維持電極SUnに対して放電開始電圧未満の電圧とし、電圧Vi4は放電開始電圧を超える電圧とする。
この間に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとの間、および走査電極SC1〜走査電極SCnとデータ電極D1〜データ電極Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜走査電極SCn上部の負の壁電圧および維持電極SU1〜維持電極SUn上部の正の壁電圧が弱められる。そして、データ電極D1〜データ電極Dm上部の正の壁電圧は書込み動作に適した値に調整される。
以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
続く書込み期間では、走査電極SC1〜走査電極SCnに対しては順次走査パルス電圧を印加し、データ電極D1〜データ電極Dmに対しては発光させるべき放電セルに対応するデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。こうして、各放電セルに選択的に書込み放電を発生させる。
この書込み期間では、まず維持電極SU1〜維持電極SUnに電圧Ve2を印加し、走査電極SC1〜走査電極SCnに(電圧Va+電圧Vsc)を印加する。
そして、1行目の走査電極SC1に負の走査パルス電圧Vaを印加するとともに、データ電極D1〜データ電極Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。
このときデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Dkと走査電極SC1との間に放電が発生する。また、維持電極SU1〜維持電極SUnに電圧Ve2を印加しているため、維持電極SU1上と走査電極SC1上との電圧差は、外部印加電圧の差である(Ve2−Va)に維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Ve2を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態にすることができる。これにより、データ電極Dkと走査電極SC1との間に発生する放電を引き金にして、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こる。そして、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。
このようにして、1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜データ電極Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。
続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させ、その放電セルを発光させる。
この維持期間では、まず走査電極SC1〜走査電極SCnに正の維持パルス電圧Vsを印加するとともに維持電極SU1〜維持電極SUnにベース電位となる接地電位、すなわち0(V)を印加する。これにより、放電セルに印加される電圧は、維持パルス電圧Vsに、走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算された電圧となる。そして、書込み放電を起こした放電セルでは、走査電極SCi上と維持電極SUi上との電圧差が放電開始電圧を超える。
こうして、書込み放電を起こした放電セルで、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極SC1〜走査電極SCnにはベース電位となる0(V)を印加し、維持電極SU1〜維持電極SUnには維持パルス電圧Vsを印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超える。これにより再び維持電極SUiと走査電極SCiとの間に維持放電が起こる。そして、維持電極SUi上に負の壁電圧が蓄積され、走査電極SCi上に正の壁電圧が蓄積される。以降同様に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとに輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加し、表示電極対24の電極間に電位差を与える。こうすることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間における最終の維持パルスを維持電極SU1〜維持電極SUnに印加した後に、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmには0(V)を印加したまま、走査電極SC1〜走査電極SCnには、データ電極D1〜データ電極Dmに対して放電開始電圧以下となる接地電位、すなわち0(V)から放電開始電圧を超える負の電圧Vi4に向かって緩やかに下降する第2の下り傾斜電圧(以下、「下り消去ランプ電圧」と呼称する)L5を印加する。このとき、本実施の形態では、下り消去ランプ電圧L5の勾配を、初期化期間に発生させる下りランプ電圧L2および後述する下りランプ電圧L4よりも緩やかな勾配(例えば、約−1V/μsec)とする。
この下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加する間に、書込み放電が発生せず維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいて、走査電極22とデータ電極32との間で微弱な消去放電が起こる。そして、この微弱な放電は、走査電極SC1〜走査電極SCnへの印加電圧が下降する期間、持続して発生する。そして、下降する電圧があらかじめ定めた電圧Vi4に到達したら、走査電極SC1〜走査電極SCnに印加する電圧を0(V)まで上昇させる。
このとき、この微弱な消去放電で発生した荷電粒子(プライミング粒子)は、走査電極22とデータ電極32との間の電圧差を緩和するように、走査電極22上およびデータ電極32上に蓄積されていく。これにより、放電セル内に蓄積された不要な負の壁電荷が消去される。すなわち、下り消去ランプ電圧L5により発生する放電は、不要な負の壁電荷を消去する消去放電として働く。
非点灯の放電セルにおいて、走査電極22上に不要な負の壁電荷が蓄積することがあるのは、次のような理由によると考えられる。初期化放電後、書込み放電および維持放電が発生しなかった非点灯の放電セルは、その後、書込み放電が発生するまで放電が発生しない。しかし、維持放電が発生しない非点灯の放電セルであっても、表示電極対24に維持パルスは印加される。そのため、非点灯の放電セルでは、隣接する放電セルに維持放電が発生すると、その維持放電によって生じた荷電粒子(プライミング粒子)の一部が、表示電極対24に印加される維持パルス電圧によって、非点灯の放電セル内に移動していく。特に、走査電極22に印加される維持パルス電圧によって、走査電極22上に引き付けられていく。そして、移動してきたプライミング粒子は非点灯の放電セルの走査電極22上に不要な負の壁電荷として蓄積していく。このようにして、非点灯の放電セルの走査電極22上に不要な負の壁電荷が蓄積すると考えられる。
また、このプライミング粒子の移動、およびこれにより生じる不要な負の壁電荷の蓄積は、パネルの高精細化にともない微細化が進んだ放電セルで発生しやすい。そして、放電セル内に不要な負の壁電荷が蓄積する量は、隣接する2つの放電セルの一方の放電セルでは維持放電が発生し、他方の放電セルでは維持放電が発生しない期間が長くなるほど多くなる。すなわち、不要な負の壁電荷の蓄積は、輝度重みが大きく維持パルスの発生数が大きいサブフィールドで、より発生しやすい。
そして、そのような不要な負の壁電荷が過剰に蓄積すると、初期化期間に後述する下りランプ電圧L4を走査電極SC1〜走査電極SCnに印加する間に、異常な放電を発生させる場合があることが確認された。この異常な放電は、壁電圧を、正常な初期化放電が発生したときとは異なる状態にしてしまい、さらに、不要なプライミング粒子も発生させる。そのため、書込み放電を発生させるべきでないサブフィールドで誤った書込み放電が発生し、画像表示品質を劣化させてしまうおそれがある。
しかし、本実施の形態では、書込み放電および維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいて、下り消去ランプ電圧L5により走査電極22とデータ電極32との間に微弱な放電を発生させ、放電セル内に蓄積された不要な負の壁電荷を消去することができる。これにより、誤放電の種となる不要な壁電荷を除去できるので、書込み放電を発生させるべきでないサブフィールドで誤放電が発生することを防止し、画像表示品質の劣化を防止することができる。
なお、上述したように、維持パルスを維持電極23に印加することで発生する維持放電では、維持電極SUi上に負の壁電荷が蓄積し、走査電極SCi上に正の壁電荷が蓄積する。したがって、維持期間における最終の維持パルスを維持電極SU1〜維持電極SUnに印加する本実施の形態に示す構成では、書込み放電が発生した放電セルにおいて、最終の維持パルスを発生した後に、維持電極SUi上に負の壁電荷が蓄積し、走査電極SCi上に正の壁電荷が蓄積する。そのため、本実施の形態において書込み放電が発生し維持放電が発生した放電セルでは、0(V)から負の電圧Vi4に向かって下降する下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加しても、上述した消去放電は発生しない。
また、書込み放電および維持放電が発生しなかった非点灯の放電セルであっても、走査電極22上に不要な負の壁電荷が蓄積していない放電セルでは、それ以前の初期化放電終了時点の正常な壁電荷の状態がほぼ維持されている。そのため、電圧Vi4を最適に設定してれば、下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加しても、走査電極22とデータ電極32との間の電位差は放電開始電圧を超えない。すなわち、上述した消去放電は発生しない。あるいは、走査電極22上に不要な負の壁電荷が蓄積したとしても、それが微小な量に過ぎず、誤放電を発生させるおそれが低い放電セルでは、同様に、下り消去ランプ電圧L5による消去放電は発生しない。
すなわち、本実施の形態においては、0(V)から負の電圧Vi4に向かって下降する下り消去ランプ電圧L5を発生させて走査電極SC1〜走査電極SCnに印加する構成とすることで、書込み放電および維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいてのみ、下り消去ランプ電圧L5による消去放電を発生させることができる。
なお、下りランプ電圧L2および後述する下りランプ電圧L4は、勾配を緩やかにすることで上述した異常な放電の発生を低減できるが、勾配を緩やかにしすぎると壁電圧を調整するという本来の効果が弱められることが確認された。そこで、本実施の形態では、下りランプ電圧L2および後述する下りランプ電圧L4を、例えば−2.5V/μsecの勾配で発生させるものとする。
そして、下り消去ランプ電圧L5は、勾配を緩やかにするほど、誤放電の種となる不要な壁電荷を除去し、上述した異常な放電の発生を低減する効果が高められることが確認された。そこで、本実施の形態では、下り消去ランプ電圧L5を−2.5V/μsec未満の勾配で発生させるものとする。しかし、下り消去ランプ電圧L5の勾配を緩やかにするほど上述した効果は徐々に飽和していくことも確認された。また、下り消去ランプ電圧L5の勾配を緩やかにするほど下り消去ランプ電圧L5の発生に費やす時間が増大していく。そのため、実用的には、下り消去ランプ電圧L5の勾配は−0.5V/μsec以上であることが望ましい。
これらのことから、本実施の形態では、下り消去ランプ電圧L5の勾配を、−0.5V/μsec以上−2.5V/μsec未満の範囲で、下りランプ電圧L2および後述する下りランプ電圧L4よりも緩やかな勾配に設定するものとする。例えば、本実施の形態では、下り消去ランプ電圧L5の勾配を、−1V/μsecに設定するものとする。
そして、維持期間の最後には、すなわち、走査電極SC1〜走査電極SCnへの下り消去ランプ電圧L5の印加終了後には、走査電極SC1〜走査電極SCnに、0(V)から電圧Versに向かって緩やかに上昇する上り傾斜電圧(以下、「上り消去ランプ電圧」と呼称する)L3を印加する。このとき、電圧Versは放電開始電圧を超える電圧とする。これにより、維持放電を発生させた放電セルにおいて、微弱な放電を持続して発生させ、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧の一部または全部を消去する。
具体的には、0(V)から放電開始電圧を超える電圧Versに向かって上昇する上り消去ランプ電圧L3を、上りランプ電圧L1よりも急峻な勾配(例えば、約10V/μsec)で発生させ、走査電極SC1〜走査電極SCnに印加する。すると、維持放電を起こした放電セルの維持電極SUiと走査電極SCiとの間で微弱な放電が発生する。そして、この微弱な放電は、走査電極SC1〜走査電極SCnへの印加電圧が上昇する期間、持続して発生する。そして、上昇する電圧があらかじめ定めた電圧Versに到達したら、走査電極SC1〜走査電極SCnに印加する電圧をベース電位となる0(V)まで下降させる。
このとき、この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積されていく。これにより、走査電極SC1〜走査電極SCn上と維持電極SU1〜維持電極SUn上との間の壁電圧は、走査電極SCiに印加した電圧と放電開始電圧の差、例えば(電圧Vers−放電開始電圧)の程度まで弱められる。すなわち、上り消去ランプ電圧L3により発生する放電は、消去放電として働く。
その後、走査電極SC1〜走査電極SCnを0(V)に戻し、維持期間における維持動作が終了する。
第2SFの初期化期間では、第1SFにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極SU1〜維持電極SUnに電圧Ve1を印加し、データ電極D1〜データ電極Dmに0(V)を印加する。そして、走査電極SC1〜走査電極SCnには、放電開始電圧未満の電圧(例えば、0(V))から放電開始電圧を超える負の電圧Vi4に向かって、下りランプ電圧L2と同じ勾配(例えば、約−2.5V/μsec)で下降する第1の下り傾斜電圧である下りランプ電圧L4を印加する。なお、本実施の形態においては、下りランプ電圧L2と下りランプ電圧L4とは、勾配および最低電圧が互いに等しい。そこで、下りランプ電圧L2も第1の下り傾斜電圧に含めるものとする。
これにより直前のサブフィールド(図3では、第1SF)の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生する。そして、走査電極SCi上部および維持電極SUi上部の壁電圧が弱められ、データ電極Dk(k=1〜m)上部の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで維持放電が起こらなかった放電セルでは初期化放電は発生しない。
このように、第2SFにおける初期化動作は、直前のサブフィールドの維持期間に維持動作を行った放電セルに対して初期化放電を行う選択初期化動作となる。
なお、本実施の形態においては、上述したように、下り消去ランプ電圧L5により発生させる消去放電によって、非点灯の放電セルにおいて、誤放電の種となる不要な負の壁電荷を除去することができる。したがって、下りランプ電圧L4を走査電極SC1〜走査電極SCnに印加するときに、上述した異常な放電が発生するのを防止し、書込み放電を発生させるべきでないサブフィールドで誤った書込み放電が発生するのを低減することができる。
第2SFの書込み期間では、走査電極SC1〜走査電極SCn、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmに対して、第1SFの書込み期間と同様の駆動波形を印加する。
第2SFの維持期間では、第1SFの維持期間と同様に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとにあらかじめ定められた数の維持パルスを交互に印加する。これにより、書込み期間において書込み放電を発生させた放電セルで維持放電を発生させる。そして、維持パルスの印加後には、第1SFの維持期間と同様に、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L5を印加して、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルに消去放電を発生させる。その後、走査電極SC1〜走査電極SCnに上り消去ランプ電圧L3を印加して、維持放電を発生させた放電セルに消去放電を発生させる。
また、第3SF以降のサブフィールドでは、走査電極SC1〜走査電極SCn、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmに対して、維持期間における維持パルスの発生数が異なる以外は第2SFと同様の駆動波形を印加する。
以上が、パネル10の各電極に印加する駆動電圧波形の概要である。
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図4は、本発明の実施の形態1におけるプラズマディスプレイ装置1の回路ブロック図である。プラズマディスプレイ装置1は、パネル10、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、制御信号発生回路45および各回路ブロックに必要な電力を供給する電源回路(図示せず)を備えている。
画像信号処理回路41は、放電セルを画像信号sigの階調値に応じた明るさで発光させるために、パネル10の放電セル数に応じて、入力された画像信号sigをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
制御信号発生回路45は、水平同期信号Hおよび垂直同期信号Vにもとづき各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロック(画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43および維持電極駆動回路44)へ供給する。
データ電極駆動回路42は、サブフィールド毎のサブフィールドデータを各データ電極D1〜データ電極Dmに対応する信号に変換する。そして、制御信号発生回路45から供給される制御信号にもとづいて各データ電極D1〜データ電極Dmを駆動する。
走査電極駆動回路43は、初期化波形発生回路と、維持パルス発生回路と、走査パルス発生回路とを有する。初期化波形発生回路は、初期化期間において走査電極SC1〜走査電極SCnに印加する初期化波形を発生する。維持パルス発生回路は、維持期間において走査電極SC1〜走査電極SCnに印加する維持パルスを発生する。走査パルス発生回路は、複数の走査電極駆動IC(以下、「走査IC」と略記する)を備え、書込み期間において走査電極SC1〜走査電極SCnに印加する走査パルスを発生する。そして、走査電極駆動回路43は、制御信号発生回路45から供給される制御信号にもとづいて各走査電極SC1〜走査電極SCnをそれぞれ駆動する。
維持電極駆動回路44は、維持パルス発生回路および電圧Ve1、電圧Ve2を発生するための回路(図示せず)を備えている。そして、制御信号発生回路45から供給される制御信号にもとづいて維持電極SU1〜維持電極SUnを駆動する。
次に、走査電極駆動回路43の詳細とその動作について説明する。
図5は、本発明の実施の形態1におけるプラズマディスプレイ装置1の走査電極駆動回路43の一構成例を示す回路図である。走査電極駆動回路43は、維持パルスを発生する維持パルス発生回路50と、初期化波形を発生する初期化波形発生回路51と、走査パルスを発生する走査パルス発生回路52とを備える。そして、走査パルス発生回路52の各出力端子は、パネル10の走査電極SC1〜走査電極SCnのそれぞれに接続されている。なお、本実施の形態では、走査パルス発生回路52に入力される電圧を「基準電位A」と記す。また、以下の説明においては、スイッチング素子を導通させる動作を「オン」と表記し、遮断させる動作を「オフ」と表記する。また、スイッチング素子をオンさせる信号を「Hi」と表記し、オフさせる信号を「Lo」と表記する。
また、図5には、負の電圧Vaを用いた回路(例えば、ミラー積分回路54)を動作させているときに、その回路と、維持パルス発生回路50、電圧Vrを用いた回路(例えば、ミラー積分回路53)、および電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q4を用いた分離回路を示している。また、電圧Vrを用いた回路(例えば、ミラー積分回路53)を動作させているときに、その回路と、電圧Vrよりも低い電圧の電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q6を用いた分離回路を示している。
維持パルス発生回路50は、一般に用いられている電力回収回路(図示せず)とクランプ回路(図示せず)とを備える。そして、制御信号発生回路45から出力される制御信号にもとづき、維持パルス発生回路50の内部に備えた各スイッチング素子を切換えて維持パルスを発生させる。なお、図5では、制御信号の信号経路の詳細は省略する。
走査パルス発生回路52は、n本の走査電極SC1〜走査電極SCnのそれぞれに走査パルス電圧を印加するためのスイッチング素子QH1〜スイッチング素子QHnおよびスイッチング素子QL1〜スイッチング素子QLnを備えている。スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは複数の出力毎にまとめられIC化されている。このICが走査ICである。
また、走査パルス発生回路52は、書込み期間において基準電位Aを負の電圧Vaに接続するためのスイッチング素子Q5と、電圧Vscを発生し基準電位Aに電圧Vscを重畳する電源VSCと、基準電位Aに電圧Vscを重畳して発生させた電圧Vcを入力端子INbに印加するためのダイオードD31およびコンデンサC31とを備えている。そして、スイッチング素子QH1〜スイッチング素子QHnの入力端子INbには電圧Vcを入力し、スイッチング素子QL1〜スイッチング素子QLnの入力端子INaには基準電位Aを入力する。
このように構成された走査パルス発生回路52では、書込み期間においては、スイッチング素子Q5をオンにして基準電位Aを負の電圧Vaに等しくする。そして、入力端子INaには負の電圧Vaを入力し、入力端子INbには負の電圧Va+電圧Vscとなる電圧Vcを入力する。そして、サブフィールドデータにもとづき、走査パルスを印加する走査電極SCiに対しては、スイッチング素子QHiをオフ、スイッチング素子QLiをオンにして、スイッチング素子QLiを経由して走査電極SCiに負の走査パルス電圧Vaを印加する。一方、走査パルスを印加しない走査電極SCh(hは、1〜nのうちiを除いたもの)に対しては、スイッチング素子QLhをオフ、スイッチング素子QHhをオンにして、スイッチング素子QHhを経由して走査電極SChに電圧Va+電圧Vscを印加する。
なお、走査パルス発生回路52は、初期化期間では初期化波形発生回路51の電圧波形を出力し、維持期間では維持パルス発生回路50の電圧波形を出力するように、制御信号発生回路45によって制御されるものとする。
初期化波形発生回路51は、ミラー積分回路53と、ミラー積分回路54と、ミラー積分回路55と、定電流発生回路61とを有する。なお、ミラー積分回路53およびミラー積分回路55は、上昇する傾斜電圧を発生する傾斜電圧発生回路である。また、ミラー積分回路54は、下降する傾斜電圧を発生する傾斜電圧発生回路である。また、図5には、ミラー積分回路53の入力端子を入力端子IN1とし、ミラー積分回路55の入力端子を入力端子IN3とし、定電流発生回路61の入力端子を入力端子IN2として示している。
ミラー積分回路53は、スイッチング素子Q1とコンデンサC1と抵抗R1とコンデンサC1に直列に接続されたツェナーダイオードD10とを有する。そして、初期化動作時に、走査電極駆動回路43の基準電位Aをランプ状の緩やかな勾配(例えば、1.3V/μsec)で電圧Vi2まで上昇させて上りランプ電圧L1を発生させる。なお、ツェナーダイオードD10は、全セル初期化動作時(ここでは、第1SFの初期化期間)に、電圧Vscに積み上げ電圧であるツェナー電圧(例えば、45(V))を重畳して電圧Vi1を発生させる働きを有する。すなわち、ツェナーダイオードD10は、上りランプ電圧L1の開始電圧(傾斜電圧の上昇が開始される電圧)を電圧Vi1にする働きを有する。
ミラー積分回路55は、スイッチング素子Q3とコンデンサC3と抵抗R3とを有する。そして、維持期間の最後、すなわち、下り消去ランプ電圧L5の発生後に、基準電位Aを上りランプ電圧L1よりも急峻な勾配(例えば、10V/μsec)で電圧Versまで上昇させて上り消去ランプ電圧L3を発生させる。
ミラー積分回路54は、スイッチング素子Q2とコンデンサC2と抵抗R2とを有する。そして、初期化動作時においては、基準電位Aをランプ状の緩やかな勾配(例えば、−2.5V/μsec)で電圧Vi4まで下降させて下りランプ電圧L2および下りランプ電圧L4を発生させる。また、維持期間における維持パルスの発生後には、基準電位Aを下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配(例えば、−1V/μsecの勾配)で電圧Vi4まで下降させて下り消去ランプ電圧L5を発生させる。
定電流発生回路61は、トランジスタQ9と、抵抗R9と、ツェナーダイオードD9と、抵抗R12とを有する。トランジスタQ9は、入力端子IN2にコレクタが接続されている。抵抗R9は、入力端子IN2とトランジスタQ9のベースとの間に挿入されている。ツェナーダイオードD9は、抵抗R9にカソードが接続され、抵抗R2にアノードが接続されている。抵抗R12は、トランジスタQ9のエミッタと抵抗R2との間に直列に接続されている。そして、定電流発生回路61は、入力端子IN2に所定の電圧(例えば、5(V))を印加することで、定電流を発生する。この定電流はミラー積分回路54に入力される。ミラー積分回路54は、この定電流が入力される期間、基準電位Aの電位をランプ状に下降させる。
ここで、本実施の形態における初期化波形発生回路51は、スイッチング素子Q21を備えた構成とする。スイッチング素子Q21は、ゲートを入力端子IN4とする。スイッチング素子Q21は、入力端子IN4に印加する制御信号が「Hi」(例えば、5(V))のときにオンになり、「Lo」(例えば、0(V))のときにオフになる。そして、定電流発生回路61は、抵抗R13を備えている。抵抗R13は、スイッチング素子Q21のスイッチング操作により、定電流発生回路61が出力する定電流の電流値を変更する働きを有する。具体的には、抵抗R13の一方の端子を抵抗R12とトランジスタQ9との接続点に接続し、他方の端子をスイッチング素子Q21のドレインに接続する。そして、スイッチング素子Q21のソースを抵抗R12と抵抗R2との接続点に接続する。これにより、スイッチング素子Q21をオンにすると、抵抗R12と抵抗R13とが電気的に並列に接続される。したがって、スイッチング素子Q21がオフのときよりも定電流発生回路61から出力される定電流の電流値を大きくし、ミラー積分回路54から出力される傾斜電圧の勾配を大きくすることができる。
これにより、本実施の形態におけるミラー積分回路54は、勾配が異なる2つの傾斜電圧、すなわち初期化動作時の下りランプ電圧L2および下りランプ電圧L4と、維持期間において維持パルスの発生後に発生させる下り消去ランプ電圧L5とを発生させることができる。
次に、第1の下り傾斜電圧である下りランプ電圧L2を発生させる動作と、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配で下降する第2の下り傾斜電圧である下り消去ランプ電圧L5を発生させる動作とを図6を用いて説明する。
図6は、本発明の実施の形態1における全セル初期化期間の走査電極駆動回路43の動作の一例を説明するためのタイミングチャートである。なお、この図面では全セル初期化動作時の駆動波形を例にして説明するが、選択初期化動作において下りランプ電圧L4を発生させる動作は、図6に説明する下りランプ電圧L2を発生させる動作と同様であるものとする。
また、図6では、維持期間の最後の駆動波形を期間T1〜期間T3で示した3つの期間に分割し、全セル初期化動作を行う駆動波形を期間T11〜期間T14で示した4つの期間に分割して、それぞれの期間について説明する。また、電圧Vi3は電圧Vsに等しいものとし、電圧Vi2は電圧Vsc+電圧Vrに等しいものとし、電圧Vi4は負の電圧Vaに等しいものとして説明する。また、図面にはスイッチング素子をオンさせる信号を「Hi」、オフさせる信号を「Lo」と表記する。
以下、維持期間の維持パルス発生後に下り消去ランプ電圧L5を発生させ、その後、上り消去ランプ電圧L3を発生させる際の動作について説明する。
まず、期間T1に入る前に維持パルス発生回路50のクランプ回路を動作させて基準電位Aを0(V)にする。そして、スイッチング素子QH1〜スイッチング素子QHnをオフ、スイッチング素子QL1〜スイッチング素子QLnをオンにして、基準電位A(このとき、0(V))を走査電極SC1〜走査電極SCnに印加する(図示せず)。
(期間T1)
期間T1では、入力端子IN4を「Lo」にしてスイッチング素子Q21をオフにし、抵抗R13を電気的に開放された状態にする。あわせて、入力端子IN2を「Hi」にして、定電流発生回路61の動作を開始させる。これにより、コンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に向かってランプ状に下降し、走査電極駆動回路43の出力電圧も負の電圧Vi4に向かってランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−1V/μsec)になるように、抵抗R12の抵抗値をあらかじめ設定しておく。
この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで、継続させることができる。そして、本実施の形態では、走査電極駆動回路43の出力電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に到達したら、入力端子IN2に、例えば0(V)を印加して、入力端子IN2を「Lo」にする。このようにして、本実施の形態では、電圧Vi4まで下降する下り消去ランプ電圧L5を、維持期間における全ての維持パルスを発生させた後に発生させ、走査電極SC1〜走査電極SCnに印加する。
この下り消去ランプ電圧L5が下降する間に、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにおいて、走査電極22とデータ電極32との間の電圧差は放電開始電圧を超える。これにより、その走査電極22とデータ電極32との間に微弱な放電が発生する。そして、この微弱な放電は、下り消去ランプ電圧L5が下降する期間、継続する。
(期間T2)
期間T2では、上り消去ランプ電圧L3を発生するミラー積分回路55の入力端子IN3を「Hi」にする。具体的には入力端子IN3に、所定の定電流を入力する。これにより、コンデンサC3に向かって一定の電流が流れ、スイッチング素子Q3のソース電圧がランプ状に上昇し、走査電極駆動回路43の出力電圧は、ランプ状に上昇し始める。このとき、傾斜電圧の勾配が所望の値(例えば、10V/μsec)になるように、入力端子IN3に入力する定電流を発生させる。こうして、0(V)から電圧Vers(本実施の形態では、電圧Vsに等しい)に向かって上昇する上り消去ランプ電圧L3を発生させ、走査電極SC1〜走査電極SCnに印加する。なお、この電圧上昇は、入力端子IN3を「Hi」にしている期間、もしくは、基準電位Aが電圧Versに到達するまで、継続させることができる。
この上り消去ランプ電圧L3が上昇する間に、走査電極SCiと維持電極SUiとの間の電圧差は放電開始電圧を超える。これにより、走査電極SCiと維持電極SUiとの間に微弱な放電が発生する。そして、この微弱な放電は、上り消去ランプ電圧L3が上昇する期間、継続する。
なお、図面には示していないが、このときデータ電極D1〜データ電極Dmは0(V)に保持されているので、データ電極Dk上には正の壁電圧が形成される。
(期間T3)
期間T3では、維持パルス発生回路50のクランプ回路を動作させて基準電位Aを0(V)にし、続く全セル初期化動作に備える。
次に、全セル初期化期間に初期化波形電圧を発生させる際の動作について説明する。
(期間T11)
期間T11では、スイッチング素子QH1〜スイッチング素子QHnをオンにし、スイッチング素子QL1〜スイッチング素子QLnをオフにする。これにより、基準電位A(このとき、0(V))に電圧Vscを重畳した電圧Vc(すなわち、電圧Vc=電圧Vsc)を、走査電極SC1〜走査電極SCnに印加する。
(期間T12)
次に、上りランプ電圧L1を発生するミラー積分回路53の入力端子IN1を「Hi」にする。具体的には入力端子IN1に、所定の定電流を入力する。ミラー積分回路53の動作開始直後のスイッチング素子Q1のソース電圧は、基準電位A(0(V))に、ツェナーダイオードD10のツェナー電圧Vzを加算した電圧Vzになっている。したがって、走査電極駆動回路43の出力電圧は、電圧Vscから電圧VscにツェナーダイオードD10のツェナー電圧Vzを重畳した電圧Vi1まで急峻に増加する。
その後、コンデンサC1に向かって一定の電流が流れ、スイッチング素子Q1のソース電圧は電圧Vi1からランプ状に上昇し、走査電極駆動回路43の出力電圧は、ランプ状に上昇し始める。このとき、傾斜電圧の勾配が所望の値(例えば、1.3V/μsec)になるように、入力端子IN1に入力する定電流を発生させる。こうして、電圧Vi1から電圧Vi2(本実施の形態では、電圧Vsc+電圧Vrに等しい)に向かって上昇する上りランプ電圧L1を発生させ、走査電極SC1〜走査電極SCnに印加する。なお、この電圧上昇は、入力端子IN1を「Hi」にしている期間、もしくは、基準電位Aが電圧Vrに到達するまで、継続させることができる。
期間T12では、このようにして、電圧Vi1から放電開始電圧を超える電圧Vi2(本実施の形態では、電圧Vsに等しい)に向かって緩やかに上昇する上りランプ電圧L1を発生させる。
(期間T13)
期間T13では入力端子IN1を「Lo」にし、ミラー積分回路53の動作を停止する。また、スイッチング素子QH1〜スイッチング素子QHnをオフ、スイッチング素子QL1〜スイッチング素子QLnをオンにして、基準電位Aを走査電極SC1〜走査電極SCnに印加する。あわせて、維持パルス発生回路50のクランプ回路を動作させて基準電位Aを電圧Vsにする。これにより、走査電極SC1〜走査電極SCnの電圧は電圧Vi3(本実施の形態では、電圧Vsに等しい)まで低下する。
(期間T14)
期間T14では、入力端子IN4を「Hi」にしてスイッチング素子Q21をオンにし、抵抗R12と抵抗R13とが電気的に並列に接続された状態にする。あわせて、入力端子IN2を「Hi」にして、定電流発生回路61の動作を開始させる。これにより、定電流発生回路61から出力される定電流の電流値は期間T1よりも大きくなる。そして、定電流発生回路61からコンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に向かってランプ状に下降し、走査電極駆動回路43の出力電圧は、下り消去ランプ電圧L5よりも急峻な勾配で負の電圧Vi4に向かってランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−2.5V/μsec)になるように、抵抗R12と抵抗R13の合成抵抗の抵抗値をあらかじめ設定しておく。
なお、この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで、継続させることができる。そして、本実施の形態では、走査電極駆動回路43の出力電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に到達したら入力端子IN2を「Lo」にする。このようにして下りランプ電圧L2(または、下りランプ電圧L4)を発生し、走査電極SC1〜走査電極SCnに印加する。
以上のようにして、走査電極駆動回路43は、第2の下り傾斜電圧である下り消去ランプ電圧L5と、上り消去ランプ電圧L3と、上りランプ電圧L1と、第1の下り傾斜電圧である下りランプ電圧L2および下りランプ電圧L4とを発生させる。
なお、下りランプ電圧L2、下りランプ電圧L4および下り消去ランプ電圧L5は、図6に示すように電圧Vaまで下降させる構成であってもよいが、例えば、下降する電圧が、電圧Vaに所定の正の電圧Vset2を重畳した電圧に到達した時点で、下降を停止させる構成としてもよい。また、下りランプ電圧L2、下りランプ電圧L4および下り消去ランプ電圧L5は、あらかじめ設定された電圧に到達した後、直ちに上昇させる構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された低電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。
以上説明したように、本実施の形態では、維持期間において、維持パルスを表示電極対に印加し終わった後に、下りランプ電圧L2および下りランプ電圧L4よりも勾配を緩やかにした下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加する。そして、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルに消去放電を発生させる。こうすることで、維持放電が発生しなかった非点灯の放電セルに蓄積された不要な負の壁電荷を除去し、続くサブフィールドの書込み時に異常な書込み放電が発生するのを防止して、画像表示品質の劣化を防止することができる。
なお、本実施の形態によれば、書込み期間において、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を低減できる効果を得られることも確認された。図7は、本発明の実施の形態1における書込みパルス電圧Vdと走査パルス電圧(振幅)との関係を示す特性図である。図7において、横軸は書込みパルス電圧Vdを表し、縦軸は安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を表す。また、図7において、実線は、本実施の形態に示した方法でパネル駆動を行ったときに得られた測定結果を示し、破線は、下り消去ランプ電圧L5の代わりに0(V)を走査電極SC1〜走査電極SCnに印加したときに得られた測定結果を示す。そして、図7に示すように、例えば、書込みパルス電圧Vdを170(V)にしたときには、本実施の形態に示した方法でパネル駆動を行うことで、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を、約19(V)も低減できることが確認された。すなわち、本実施の形態によれば、高精細化されたパネルにおいても、書込み放電を発生させるために必要な電圧を高くすることなく、安定に書込み放電を発生させることが可能となる。
なお、本実施の形態では、全てのサブフィールドで下り消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加する構成を説明したが、本発明は必ずしもこの構成に限定されるものではない。例えば、非点灯の放電セルに不要な負の壁電荷の蓄積が発生しやすい輝度重みの大きいサブフィールドにおいてのみ、下り消去ランプ電圧L5を発生させる構成であってもよい。例えば、1フィールドを8つのサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、各サブフィールドがそれぞれ1、2、4、8、16、32、64、128の輝度重みを有する構成であれば、比較的輝度重みの大きい第6SFから第8SFにおいてのみ下り消去ランプ電圧L5を発生させる構成としてもよい。このように、比較的輝度重みの大きいサブフィールドにおいてのみ下り消去ランプ電圧L5を発生させる構成であっても、上述と同様の効果を得ることができる。
なお、本実施の形態では、下り消去ランプ電圧L5を全て同じ勾配で発生させる構成を説明した。しかし、例えば、下り消去ランプ電圧L5を複数の期間に分け、各期間で勾配を変えて下り消去ランプ電圧L5を発生させる構成としてもよい。図8は、本発明の実施の形態1における走査電極22に印加する下り消去ランプ電圧L5の他の波形例を示す波形図である。例えば、図8に示すように、消去放電が発生するまでは下りランプ電圧L2および下りランプ電圧L4よりも急峻な勾配(例えば、−8V/μsec)で下降させ、その後、一旦下りランプ電圧L2および下りランプ電圧L4と同等の勾配(例えば、−2.5V/μsec)で下降させ、最後に、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配(例えば、−1V/μsec)で下降させて、下り消去ランプ電圧を発生させる構成としてもよい。このような構成であっても、上述と同様の効果が得られることが確認された。また、この構成では、下り消去ランプ電圧を発生させる期間を短縮できるという効果も得られる。
なお、本実施の形態では、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L5を印加する期間、維持電極SU1〜維持電極SUnには0(V)を印加する構成を説明したが、本発明は何らこの構成に限定されるものではない。図9は、本発明の実施の形態1におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図である。本実施の形態においては、例えば、図9に示すように、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L5を印加する期間、維持電極SU1〜維持電極SUnに所定の電圧(例えば、電圧Ve1に等しい電圧)を印加する構成であってもよい。
なお、本実施の形態において図6に示したタイミングチャートは一実施例を示したものに過ぎない。本発明は、何らこれらのタイミングチャートに限定されるものではない。
(実施の形態2)
実施の形態1では、下り消去ランプ電圧L5を、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配の波形形状にして発生させる例を説明した。しかし、本発明は、下り消去ランプ電圧の波形形状が、何ら下り消去ランプ電圧L5の波形形状に限定されるものではない。本実施の形態では、下り消去ランプ電圧を下り消去ランプ電圧L5とは異なる波形形状で発生させる例を説明する。
図10は、本発明の実施の形態2におけるパネル10の各電極に印加する駆動電圧波形図である。なお、本実施の形態では、本実施の形態に示す下り消去ランプ電圧を「下り消去ランプ電圧L6」と呼称する。また、本実施の形態においては、走査電極SC1〜走査電極SCnに印加する駆動電圧波形に、下り消去ランプ電圧L5に代えて下り消去ランプ電圧L6を用いているが、それ以外の波形形状は実施の形態1において図3に示した駆動電圧波形と同じである。したがって、本実施の形態では、図3に示した駆動電圧波形と異なる点について説明し、図3に示した駆動電圧波形と同様のものについては説明を省略する。
本実施の形態では、維持期間における維持パルスの発生後に、走査電極SC1〜走査電極SCnに、データ電極D1〜データ電極Dmに対して放電開始電圧以下となる0(V)から放電開始電圧を超える負の電圧Vi5に向かって緩やかに下降する第3の下り傾斜電圧である下り消去ランプ電圧L6を印加する。このとき、本実施の形態では、電圧Vi5を、初期化期間に発生させる下りランプ電圧L2および下りランプ電圧L4の最低電圧である電圧Vi4よりも低い電圧にして(例えば、電圧Vi4を−166(V)とし、電圧Vi5を−168(V)とする)下り消去ランプ電圧L6を発生させるものとする。
下りランプ電圧L2および下りランプ電圧L4は、最低電圧(電圧Vi4)を低くしすぎると壁電荷が過剰に調整されて続く書込み放電が発生しにくくなることが確認された。また、最低電圧(電圧Vi4)を高くしてしまうと壁電荷の調整が不足して続く書込み放電が強く発生し、書込み動作が適正に行われなくなることが確認された。下りランプ電圧L2の最低電圧は、これらのことを考慮して、最適な電圧に設定するのが望ましい。本実施の形態では、下りランプ電圧L2の最低電圧を、書込み動作が安定に行われる電圧(例えば、−166(V))に設定する。
一方、下り消去ランプ電圧L6は、最低電圧(電圧Vi5)を電圧Vi4よりも高くしてしまうと、続く下りランプ電圧L2または下りランプ電圧L4の印加時に、上述した異常な放電が発生するおそれがあることが確認された。これは、下りランプ電圧L2または下りランプ電圧L4が下り消去ランプ電圧L6の最低電圧(電圧Vi5)よりも低い電圧まで下降することで発生すると考えられる。逆に下り消去ランプ電圧L6の最低電圧(電圧Vi5)を低くしすぎると、消去放電による壁電荷の消去が過剰になって、続く書込み放電が発生しにくくなることが確認された。
そこで本実施の形態では、次のことを考慮して下り消去ランプ電圧L6の最低電圧(電圧Vi5)を設定するものとする。
・誤放電の種となる不要な壁電荷を除去する効果を十分に得ることができる。
・下りランプ電圧L2および下りランプ電圧L4の印加時に、異常な放電が発生するのを防止することができる。
・続く書込み放電が発生しにくくならない。
本実施の形態では、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を、これらの効果が得られる範囲に設定するものとする。具体的には、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を、電圧Vi4よりも低く、かつ電圧Vi4−2(V)以上の範囲に設定するものとする。これにより、上述した効果を得られることが確認された。
なお、図10には、下り消去ランプ電圧L6の勾配を、下りランプ電圧L2および下りランプ電圧L4の勾配と等しくする例(例えば、約−2.5V/μsec)を示したが、本実施の形態は、下り消去ランプ電圧L6の勾配が、何らこの数値に限定されるものではない。本実施の形態は、上述した効果を得るために、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を上述の範囲に設定する構成を示したに過ぎない。したがって、例えば、下り消去ランプ電圧L6の勾配を、下り消去ランプ電圧L5と同様に、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配に設定する構成としてもよい。この構成では、実施の形態1に示した効果と上述した実施の形態2に示す効果との双方の効果を得ることも可能である。
図11は、本発明の実施の形態2における走査電極駆動回路143の一構成例を示す回路図である。走査電極駆動回路143は、維持パルス発生回路50と、初期化波形発生回路151と、走査パルス発生回路152とを備える。走査パルス発生回路152の各出力端子は、パネル10の走査電極SC1〜走査電極SCnのそれぞれに接続されている。なお、実施の形態1に示した初期化波形発生回路51と同様の構成要素については同じ符号を付与し、説明を省略する。
初期化波形発生回路151は、実施の形態1に示した初期化波形発生回路51と同様に、ミラー積分回路53と、ミラー積分回路54と、ミラー積分回路55とを有する。
ミラー積分回路54は、スイッチング素子Q2とコンデンサC2と抵抗R2とを有し、初期化動作時においては、基準電位Aを電圧Vi4までランプ状に緩やかに(例えば、−2.5V/μsecの勾配で)下降させて下りランプ電圧L2および下りランプ電圧L4を発生させる。また、維持期間における維持パルスの発生後には、基準電位Aを下りランプ電圧L2および下りランプ電圧L4と同じ勾配(例えば、−2.5V/μsecの勾配で)で、下りランプ電圧L2および下りランプ電圧L4の最低電圧Vi4よりも低い電圧Vi5まで下降させて下り消去ランプ電圧L6を発生させる。
走査パルス発生回路152は、走査電極SC1〜走査電極SCnのそれぞれに走査パルスを出力する複数の走査IC56(本実施の形態では、走査IC56(1)〜走査IC56(12))を含む、実施の形態1の図5に示した走査パルス発生回路52の構成に加え、2つの入力端子に入力される入力信号の大小を比較する比較器CP1と、比較器CP1の一方の入力端子に電圧(Va+Vset2)を印加するためのスイッチング素子SW1と、比較器CP1の一方の入力端子に電圧(Va+Vset2ers)を印加するためのスイッチング素子SW2とを備えている。なお、比較器CP1の他方の入力端子は基準電位Aに接続されている。また、走査IC56の低電圧側(入力端子INa)には基準電位Aが接続されている。
走査IC56は、低電圧側の入力端子である入力端子INaと、高電圧側の入力端子である入力端子INbとの2つの入力端子を有する。そして、走査IC56に入力される制御信号にもとづき、2つの入力端子に入力される信号のいずれかを出力する。走査IC56のそれぞれには、制御信号として、制御信号発生回路45から出力される制御信号OC1、比較器CP1から出力される制御信号OC2が入力される。また、書込み期間において最初に走査を行う走査IC56(1)には、書込み期間の開始直後に制御信号発生回路45から出力される走査開始信号SID(1)が入力される。また、全ての走査IC56(本実施の形態では、走査IC56(1)〜走査IC56(12))には、信号処理動作の同期をとるための同期信号であるクロック信号CLK(図11には示さず)が入力される。
図12は、本発明の実施の形態2における走査電極駆動回路143の走査IC56と走査電極SC1〜走査電極SCnとの接続の様子を示す概略図である。なお、図12では、走査IC56以外の回路は省略している。
走査パルス発生回路152は、走査パルス発生回路52と同様に、n本の走査電極SC1〜走査電極SCnのそれぞれに走査パルス電圧を印加するためのスイッチング素子QH1〜スイッチング素子QHnおよびスイッチング素子QL1〜スイッチング素子QLnを備えている。スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは複数の出力毎にまとめられIC化されている。このICが走査IC56である。
例えば、本実施の形態では、90本の出力分のスイッチング素子を1つのモノリシックICとして集積化して走査IC56とする。このとき、パネル10が1080本の走査電極22を備えていれば、12個の走査IC56(1)〜走査IC56(12)を用いて走査パルス発生回路152を構成し、n=1080本の走査電極SC1〜走査電極SCnを駆動することができる。このように多数のスイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnをIC化することにより部品点数を削減し、実装面積を低減することができる。ただし、本実施の形態で示した数値は単なる一例であり、本発明は何らこれらの数値に限定されるものではない。
図13は、本発明の実施の形態2における制御信号OC1、制御信号OC2と走査IC56の動作状態との対応関係を示す図である。
図13に示すように、制御信号OC1、制御信号OC2が共にハイレベル(「Hi」と記す)のとき、走査IC56は「All‐Hi」の状態となる。「All‐Hi」の状態の走査IC56は、スイッチング素子QH1〜スイッチング素子QHnがオンとなり、スイッチング素子QL1〜スイッチング素子QLnがオフとなって、走査IC56の出力端子の全てが高電圧側の入力端子INbと電気的に接続された状態となる。
また、制御信号OC1が「Hi」、制御信号OC2がローレベル(「Lo」と記す)のとき、走査IC56は「All‐Lo」の状態となる。「All‐Lo」の状態の走査IC56は、スイッチング素子QH1〜スイッチング素子QHnがオフとなり、スイッチング素子QL1〜スイッチング素子QLnがオンとなって、走査IC56の出力端子の全てが低電圧側の入力端子INaと電気的に接続された状態となる。例えば、維持パルス発生回路50を動作させているときは、走査IC56を「All‐Lo」の状態にする。こうすることで、維持パルス発生回路50から出力される維持パルスを、スイッチング素子QL1〜スイッチング素子QLnを経由して走査電極SC1〜走査電極SCnに印加することができる。
また、制御信号OC1、制御信号OC2が共に「Lo」のとき、走査IC56は、出力端子がハイインピーダンス状態(以下、「HiZ」と記す)となる。
また、制御信号OC1が「Lo」、制御信号OC2が「Hi」のとき、走査IC56は、「DATA」状態となる。「DATA」状態の走査IC56は、走査IC56に入力される走査開始信号にもとづき、あらかじめ定められた一連の動作を行う。
具体的には、走査IC56に走査開始信号SIDが入力されると(本実施の形態では、走査開始信号SIDを所定の期間「Lo」にすると)、まず最初に、走査IC56の最初の出力端子だけが低電圧側の入力端子INaと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子INbと電気的に接続される。その状態が所定時間(例えば、1μsec)継続された後、次に、走査IC56の2番目の出力端子だけが低電圧側の入力端子INaと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子INbと電気的に接続される。このようにして、走査IC56の各出力端子が、順番に、所定時間ずつ、低電圧側の入力端子INaと電気的に接続されていく。
書込み期間では、スイッチング素子Q5をオンにして基準電位Aを負の電圧Vaに等しくし、入力端子INaには負の電圧Vaを、入力端子INbには電圧Va+電圧Vscとなった電圧Vcを印加する。したがって、走査パルスを印加する走査電極SCiには、スイッチング素子QLiを経由して負の走査パルス電圧Vaが印加される。走査パルスを印加しない走査電極SCh(hは、1〜nのうちiを除いたもの)には、スイッチング素子QHhを経由して電圧Va+電圧Vscが印加される。
このように、書込み期間に走査IC56を「DATA」状態にすることで、走査パルスを順次発生し、走査電極SC1〜走査電極SCnに印加することができる。
なお、本実施の形態では、書込み期間の最初に走査を行う走査IC56(例えば、走査IC56(1))に用いる走査開始信号SID(1)を制御信号発生回路45で発生させている。そして、残りの走査開始信号、例えば、走査IC56(2)に用いる走査開始信号SID(2)から走査IC56(12)に用いる走査開始信号SID(12)までの各走査開始信号は、走査IC56のそれぞれで発生させている。
具体的には、走査IC56(1)は、走査IC56(1)に接続された全ての走査電極22に走査パルスを印加し終えた後、シフトレジスター等を使って走査開始信号SID(1)を所定時間遅延させて走査開始信号SID(2)を作成し、次段の走査IC56(2)に供給する。走査IC56(2)は、同様に、走査開始信号SID(2)を所定時間遅延させて作成した走査開始信号SID(3)を次段の走査IC56(3)に供給する。以下、同様に、各走査IC56は、入力された走査開始信号を所定時間遅延させて新たな走査開始信号を作成し、次段の走査IC56に供給する。
次に、電圧Vi4まで下降する第1の下り傾斜電圧である下りランプ電圧L2を発生させる動作と、電圧Vi5まで下降する第3の下り傾斜電圧である下り消去ランプ電圧L6を発生させる動作とを図14を用いて説明する。
図14は、本発明の実施の形態2における全セル初期化期間の走査電極駆動回路143の動作の一例を説明するためのタイミングチャートである。なお、この図面では全セル初期化動作時の駆動波形を例にして説明するが、選択初期化動作において下りランプ電圧L4を発生させる動作は、図14に説明する下りランプ電圧L2を発生させる動作と同様であるものとする。
また、図14では、維持期間の最後の駆動波形を期間T1〜期間T3で示した3つの期間に分割し、全セル初期化動作を行う駆動波形を期間T11〜期間T14で示した4つの期間に分割して、それぞれの期間について説明する。また、以下、電圧Vi3は電圧Vsに等しいものとし、電圧Vi2は電圧Vsc+電圧Vrに等しいものとし、電圧Vi4は電圧(Va+Vset2)に等しいものとし、電圧Vi5は電圧(Va+Vset2ers)に等しいものとして説明する。
以下、維持期間の維持パルス発生後に下り消去ランプ電圧L6を発生させ、その後、下りランプ電圧L2を発生させる際の動作について説明する。
まず、期間T1に入る前に維持パルス発生回路50のクランプ回路を動作させて基準電位Aを0(V)にする。そして、スイッチング素子QH1〜スイッチング素子QHnをオフ、スイッチング素子QL1〜スイッチング素子QLnをオンにして、基準電位A(このとき、0(V))を走査電極SC1〜走査電極SCnに印加する(図示せず)。また、制御信号OC1は「Hi」にしておく(図示せず)。
(期間T1)
期間T1では、下りの傾斜電圧を発生するミラー積分回路54の入力端子IN2を「Hi」にする。具体的には入力端子IN2に、所定の定電流を入力する。すると、抵抗R2からコンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi5(本実施の形態では、電圧(Va+Vset2ers)に等しい)に向かってランプ状に下降し、走査電極駆動回路143の出力電圧もランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−2.5V/μsec)になるように、入力端子IN2に入力する定電流を発生させる。
なお、本実施の形態では、下り消去ランプ電圧L6を、最低電位を電圧(Va+Vset2ers)にして発生させている。そのために、期間T1では、スイッチング素子SW2をオンにし、スイッチング素子SW1をオフにして、比較器CP1の一方の端子に電圧(Va+Vset2ers)を印加する。こうして、比較器CP1で、基準電位A、すなわち初期化波形発生回路151から出力される下りの傾斜電圧と、電圧Vaに電圧Vset2ersを重畳した電圧(Va+Vset2ers)との比較を行う。
これにより、制御信号OC2である比較器CP1からの出力信号は、基準電位Aにおける下りの傾斜電圧が電圧(Va+Vset2ers)以下となる時刻t1で「Lo」から「Hi」に切換わる。すなわち、期間T1では、時刻t1までは制御信号OC1は「Hi」、制御信号OC2は「Lo」であって、走査IC56は「All‐Lo」の状態であり、時刻t1以降は、制御信号OC1、制御信号OC2は共に「Hi」となって、走査IC56は「All‐Hi」の状態となる。したがって、走査IC56から出力される電圧は、時刻t1で、初期化波形発生回路151から出力される下りの傾斜電圧から入力端子INbに入力される電圧(基準電位Aに電圧Vscが重畳された電圧)に切換わり、それまでの電圧下降が電圧上昇に切換わる。
このようにして、本実施の形態では、電圧(Va+Vset2ers)まで下降する下り消去ランプ電圧L6を、維持期間における全ての維持パルスを発生させた後に発生させ、走査電極SC1〜走査電極SCnに印加する。この下り消去ランプ電圧L6が下降する間に走査電極22とデータ電極32との間の電圧差は放電開始電圧を超え、これにより、走査電極22とデータ電極32との間に微弱な放電を発生させ、この微弱な放電を下り消去ランプ電圧L6が下降する期間、継続させることができる。
なお、この微弱な放電は、実施の形態1で説明したのと同様に、書込み放電および維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルにのみ発生する。書込み放電が発生した点灯放電セルや、非点灯であっても走査電極22上に蓄積した不要な負の壁電荷が微小な量に過ぎない放電セルでは、この微弱な放電は発生しない。
そして、下り消去ランプ電圧L6が電圧(Va+Vset2ers)まで下降した後、入力端子IN2に、例えば0(V)を印加して、入力端子IN2を「Lo」にし、ミラー積分回路54の動作を停止する。
(期間T2〜期間T13)
続く期間T2、期間T3、期間T11、期間T12、期間T13における各動作は、図6で説明した期間T2、期間T3、期間T11、期間T12、期間T13と同様であるので、説明を省略する。
(期間T14)
期間T14では、下りの傾斜電圧を発生するミラー積分回路54の入力端子IN2を「Hi」にする。具体的には入力端子IN2に、所定の定電流を入力する。すると、抵抗R2からコンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧が負の電圧Vi4(本実施の形態では、電圧(Va+Vset2に等しい)に向かってランプ状に下降し、走査電極駆動回路143の出力電圧もランプ状に下降し始める。このとき、傾斜電圧の勾配が所望の値(例えば、−2.5V/μsec)になるように、入力端子IN2に入力する定電流を発生させる。
なお、本実施の形態では、下りランプ電圧L2を、電位Vi4を電圧(Va+Vset2)にして発生させている。そのために、期間T14では、スイッチング素子SW1をオンにし、スイッチング素子SW2をオフにして、比較器CP1の一方の端子に電圧(Va+Vset2)を印加する。こうして、比較器CP1で、基準電位A、すなわち初期化波形発生回路151から出力される下りの傾斜電圧と、電圧Vaに電圧Vset2を重畳した電圧(Va+Vset2)との比較を行う。
これにより、比較器CP1からの出力信号である制御信号OC2は、基準電位Aにおける下りの傾斜電圧が電圧(Va+Vset2)以下となる時刻t2で「Lo」から「Hi」に切換わる。すなわち、期間T14では、時刻t2までは制御信号OC1は「Hi」、制御信号OC2は「Lo」であって、走査IC56は「All‐Lo」の状態であり、時刻t2以降は、制御信号OC1、制御信号OC2は共に「Hi」となって、走査IC56は「All‐Hi」の状態となる。したがって、走査IC56から出力される電圧は、時刻t2で、初期化波形発生回路151から出力される下りの傾斜電圧から入力端子INbに入力される電圧(基準電位Aに電圧Vscが重畳された電圧)に切換わり、それまでの電圧下降が電圧上昇に切換わる。
このようにして、本実施の形態では、電圧(Va+Vset2)まで下降する下りランプ電圧L2(または、下りランプ電圧L4)を発生し、走査電極SC1〜走査電極SCnに印加する。
以上のようにして、走査電極駆動回路143は、第3の下り傾斜電圧である下り消去ランプ電圧L6と、第1の下り傾斜電圧である下りランプ電圧L2および下りランプ電圧L4とを、最低電圧を互いに異なる電圧にして発生している。
なお、下りランプ電圧L2、下りランプ電圧L4および下り消去ランプ電圧L6は、図14に示すように、あらかじめ設定された電圧に到達した後、直ちに上昇させる構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。
以上説明したように、本実施の形態では、維持期間において、維持パルスを表示電極対24に印加し終わった後に、下りランプ電圧L2および下りランプ電圧L4の最低電圧(電圧Vi4)よりも低い最低電圧(電圧Vi5)の下り消去ランプ電圧L6を走査電極SC1〜走査電極SCnに印加する。そして、維持放電が発生しなかった非点灯の放電セルで、かつ走査電極22上に不要な負の壁電荷が蓄積した放電セルに消去放電を発生させる。こうすることで、維持放電が発生しなかった非点灯の放電セルに蓄積された不要な負の壁電荷を除去し、続くサブフィールドの書込み時に異常な書込み放電が発生するのを防止して、画像表示品質の劣化を防止することができる。
さらに、本実施の形態では、下り消去ランプ電圧L6の最低電圧(電圧Vi5)を、下りランプ電圧L2および下りランプ電圧L4の最低電圧(電圧Vi4)よりも低く、かつ電圧Vi4−2(V)以上の範囲に設定することで、誤放電の種となる不要な壁電荷を除去する効果を十分に得ることができる、下りランプ電圧L2および下りランプ電圧L4の印加時に異常な放電が発生するのを防止することができる、続く書込み放電が発生しにくくならない、といった効果を得ることができる。
なお、本実施の形態によれば、書込み期間において、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)を低減できる効果も得られることが確認された。書込みパルス電圧Vdを、例えば170(V)にして、本実施の形態に示したパネル駆動を行ったときの測定結果と、下り消去ランプ電圧L6の代わりに0(V)を走査電極SC1〜走査電極SCnに印加したときに得られた測定結果と比較した。その結果、本実施の形態に示したパネル駆動を行ったときには、安定した書込み放電を発生させるために必要な走査パルス電圧(振幅)が、約19(V)も低減できることが確認された。すなわち、本実施の形態によれば、高精細化されたパネルにおいても、書込み放電を発生させるために必要な電圧を高くすることなく安定に書込み放電を発生させることが可能となる。
なお、本実施の形態では、全てのサブフィールドで下り消去ランプ電圧L6を走査電極SC1〜走査電極SCnに印加する構成を説明したが、本発明は必ずしもこの構成に限定されるものではない。例えば、非点灯の放電セルに不要な負の壁電荷の蓄積が発生しやすい輝度重みの大きいサブフィールドにおいてのみ、下り消去ランプ電圧L6を発生させる構成であってもよい。例えば、1フィールドを8つのサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、各サブフィールドがそれぞれ1、2、4、8、16、32、64、128の輝度重みを有する構成であれば、比較的輝度重みの大きい第6SFから第8SFにおいてのみ下り消去ランプ電圧L6を発生させる構成としてもよい。このように、比較的輝度重みの大きいサブフィールドにおいてのみ下り消去ランプ電圧L6を発生させる構成であっても上述と同様の効果を得ることができる。
なお、本実施の形態では、下り消去ランプ電圧L6を全て同じ勾配で発生させる構成を説明した。しかし、例えば、下り消去ランプ電圧L6を複数の期間に分け、各期間で勾配を変えて下り消去ランプ電圧L6を発生させる構成としてもよい。図15は、本発明の実施の形態2における走査電極22に印加する下り消去ランプ電圧L6の他の波形例を示す波形図である。例えば、図15に示すように、消去放電が発生するまでは下りランプ電圧L2および下りランプ電圧L4よりも急峻な勾配(例えば、−8V/μsec)で下降させ、その後、一旦下りランプ電圧L2および下りランプ電圧L4と同等の勾配(例えば、−2.5V/μsec)で下降させ、最後に、下りランプ電圧L2および下りランプ電圧L4よりも緩やかな勾配(例えば、−1V/μsec)で下降させて、下り消去ランプ電圧を発生させる構成としてもよい。このような構成であっても、上述と同様の効果が得られることが確認された。また、この構成では、下り消去ランプ電圧を発生させる期間を短縮できるという効果も得られる。
なお、本実施の形態では、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L6を印加する期間、維持電極SU1〜維持電極SUnには0(V)を印加する構成を説明したが、本発明は何らこの構成に限定されるものではない。図16は、本発明の実施の形態2におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図である。本実施の形態においては、例えば、図16に示すように、走査電極SC1〜走査電極SCnに下り消去ランプ電圧L6を印加する期間、維持電極SU1〜維持電極SUnに所定の電圧(例えば、電圧Ve1に等しい電圧)を印加する構成であってもよい。
なお、本実施の形態において図14に示したタイミングチャートは一実施例を示したものに過ぎない。本発明は、何らこれらのタイミングチャートに限定されるものではない。
なお、本発明の実施の形態では、下り消去ランプ電圧L5(または、下り消去ランプ電圧L6)および上り消去ランプ電圧L3を走査電極SC1〜走査電極SCnに印加する構成を説明したが、最後の維持パルスを印加する電極が走査電極SC1〜走査電極SCnの場合には、下り消去ランプ電圧L5(または、下り消去ランプ電圧L6)および上り消去ランプ電圧L3を維持電極SU1〜維持電極SUnに印加する構成とすることもできる。しかし、本実施の形態においては、最後の維持パルスを印加する電極を維持電極SU1〜維持電極SUnにし、下り消去ランプ電圧L5(または、下り消去ランプ電圧L6)および上り消去ランプ電圧L3を走査電極SC1〜走査電極SCnに印加する構成にする方が望ましい。
また、本発明における実施の形態は、いわゆる2相駆動によるパネルの駆動方法にも適用させることができる。2相駆動では、走査電極SC1〜走査電極SCnを第1の走査電極群と第2の走査電極群とに分割し、書込み期間を、第1の走査電極群に属する走査電極のそれぞれに走査パルスを印加する第1の書込み期間と、第2の走査電極群に属する走査電極のそれぞれに走査パルスを印加する第2の書込み期間とに分ける。この2相駆動においても、本発明における実施の形態を適用することで、上述と同様の効果を得ることができる。
なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板21に設けられる電極の配列が、「・・・、走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても有効である。
なお、本実施の形態において示した具体的な各数値、例えば、上りランプ電圧L1、下りランプ電圧L2、下りランプ電圧L4、上り消去ランプ電圧L3、下り消去ランプ電圧L5、下り消去ランプ電圧L6の各傾斜電圧の勾配等は表示電極対数1080の50インチのパネルの特性にもとづき設定したものであって、単に実施の形態の一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。
本発明は、高精細化されたパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行うことが可能となる。したがって、書込み期間における異常放電の発生を抑えて画像表示品質を向上させることができるので、プラズマディスプレイ装置およびパネルの駆動方法として有用である。
1 プラズマディスプレイ装置
10 パネル(プラズマディスプレイパネル)
21 前面板
22 走査電極
23 維持電極
24 表示電極対
25,33 誘電体層
26 保護層
31 背面板
32 データ電極
34 隔壁
35 蛍光体層
41 画像信号処理回路
42 データ電極駆動回路
43,143 走査電極駆動回路
44 維持電極駆動回路
45 制御信号発生回路
50 維持パルス発生回路
51,151 初期化波形発生回路
52,152 走査パルス発生回路
53,54,55 ミラー積分回路
56 走査IC
61 定電流発生回路
Q1,Q2,Q3,Q4,Q5,Q6,Q21,QH1〜QHn,QL1〜QLn,SW1,SW2 スイッチング素子
C1,C2,C3,C31 コンデンサ
D31 ダイオード
D9,D10 ツェナーダイオード
CP1 比較器
R1,R2,R3,R9,R12,R13 抵抗
Q9 トランジスタ
L1 上りランプ電圧
L2,L4 下りランプ電圧
L3 上り消去ランプ電圧
L5,L6 下り消去ランプ電圧

Claims (7)

  1. 初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数の走査電極を有するプラズマディスプレイパネルと、
    前記初期化期間には下降する第1の下り傾斜電圧を発生し、前記維持期間には維持パルスを発生し、前記維持期間の最後には上昇する上り傾斜電圧を発生して前記走査電極に印加する走査電極駆動回路とを備え、
    前記走査電極駆動回路は、前記維持期間において前記維持パルスの発生後に、前記第1の下り傾斜電圧よりも緩やかな勾配で下降する部分を有する第2の下り傾斜電圧を発生し、前記第2の下り傾斜電圧の発生後に前記上り傾斜電圧を発生して前記走査電極に印加することを特徴とするプラズマディスプレイ装置。
  2. 前記走査電極駆動回路は、前記第2の下り傾斜電圧を、前記第1の下り傾斜電圧よりも緩やかな勾配で下降する部分と前記緩やかな勾配よりも急峻な勾配で下降する部分とを含めて発生して前記走査電極に印加することを特徴とする請求項1に記載のプラズマディスプレイ装置。
  3. 前記走査電極駆動回路は、前記第2の下り傾斜電圧を、−0.5V/μsec以上−2.5V/μsec未満の勾配で発生して前記走査電極に印加することを特徴とする請求項1に記載のプラズマディスプレイ装置。
  4. 複数の走査電極を有するプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法により駆動するとともに、
    前記初期化期間には下降する第1の下り傾斜電圧を発生し、前記維持期間には維持パルスを発生し、前記維持期間の最後には上昇する上り傾斜電圧を発生して前記走査電極に印加し、
    前記維持期間において前記維持パルスの発生後に、前記第1の下り傾斜電圧よりも緩やかな勾配で下降する部分を有する第2の下り傾斜電圧を発生して前記走査電極に印加し、前記第2の下り傾斜電圧の発生後に前記上り傾斜電圧を発生して前記走査電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
  5. 初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数の走査電極を有するプラズマディスプレイパネルと、
    前記初期化期間には下降する第1の下り傾斜電圧を発生し、前記維持期間には維持パルスを発生し、前記維持期間の最後には上昇する上り傾斜電圧を発生して前記走査電極に印加する走査電極駆動回路とを備え、
    前記走査電極駆動回路は、前記維持期間において前記維持パルスの発生後に、前記第1の下り傾斜電圧の最低電圧よりも低い電圧まで下降する第3の下り傾斜電圧を発生し、前記第3の下り傾斜電圧の発生後に前記上り傾斜電圧を発生して前記走査電極に印加することを特徴とするプラズマディスプレイ装置。
  6. 前記走査電極駆動回路は、前記第3の下り傾斜電圧の最低電圧を、前記第1の下り傾斜電圧の最低電圧よりも低く、かつ前記第1の下り傾斜電圧の最低電圧−2(V)以上にして前記第3の下り傾斜電圧を発生して、前記走査電極に印加することを特徴とする請求項5に記載のプラズマディスプレイ装置。
  7. 複数の走査電極を有するプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法により駆動するとともに、
    前記初期化期間には下降する第1の下り傾斜電圧を発生し、前記維持期間には維持パルスを発生し、前記維持期間の最後には上昇する上り傾斜電圧を発生して前記走査電極に印加し、
    前記維持期間において前記維持パルスの発生後に、前記第1の下り傾斜電圧の最低電圧よりも低い電圧まで下降する第3の下り傾斜電圧を発生して前記走査電極に印加し、前記第3の下り傾斜電圧の発生後に前記上り傾斜電圧を発生して前記走査電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
JP2010503312A 2008-08-07 2009-08-04 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Expired - Fee Related JP5251971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010503312A JP5251971B2 (ja) 2008-08-07 2009-08-04 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008203974 2008-08-07
JP2008203975 2008-08-07
JP2008203975 2008-08-07
JP2008203974 2008-08-07
PCT/JP2009/003702 WO2010016233A1 (ja) 2008-08-07 2009-08-04 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010503312A JP5251971B2 (ja) 2008-08-07 2009-08-04 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JPWO2010016233A1 true JPWO2010016233A1 (ja) 2012-01-19
JP5251971B2 JP5251971B2 (ja) 2013-07-31

Family

ID=41663462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010503312A Expired - Fee Related JP5251971B2 (ja) 2008-08-07 2009-08-04 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (6)

Country Link
US (1) US8350784B2 (ja)
EP (1) EP2302613A4 (ja)
JP (1) JP5251971B2 (ja)
KR (1) KR101185635B1 (ja)
CN (1) CN102113042A (ja)
WO (1) WO2010016233A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102031A1 (ja) * 2011-01-28 2012-08-02 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733773B2 (ja) 1999-02-22 2006-01-11 松下電器産業株式会社 Ac型プラズマディスプレイパネルの駆動方法
JP4096466B2 (ja) 1999-08-03 2008-06-04 松下電器産業株式会社 Ac型プラズマディスプレイパネルの駆動方法
JP2001210238A (ja) 2000-01-26 2001-08-03 Matsushita Electric Ind Co Ltd Ac型プラズマディスプレイパネルおよびその駆動方法
JP2002072957A (ja) * 2000-08-24 2002-03-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP3573705B2 (ja) 2000-11-07 2004-10-06 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルおよびその駆動方法
JP4061927B2 (ja) * 2002-03-11 2008-03-19 松下電器産業株式会社 プラズマディスプレイ装置
JP4232400B2 (ja) 2002-07-04 2009-03-04 パナソニック株式会社 プラズマディスプレイの駆動方法
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
JP4399638B2 (ja) * 2003-10-02 2010-01-20 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
CN100477062C (zh) * 2003-11-27 2009-04-08 松下电器产业株式会社 等离子体显示器面板的点亮检查方法
US20050225513A1 (en) * 2004-04-02 2005-10-13 Lg Electronics Inc. Plasma display device and method of driving the same
TWI319558B (en) * 2004-11-19 2010-01-11 Lg Electronics Inc Plasma display device and method for driving the same
US7639214B2 (en) 2004-11-19 2009-12-29 Lg Electronics Inc. Plasma display apparatus and driving method thereof
US7646361B2 (en) * 2004-11-19 2010-01-12 Lg Electronics Inc. Plasma display apparatus and driving method thereof
JP2006349721A (ja) 2005-06-13 2006-12-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル駆動装置及びプラズマディスプレイ
US7642992B2 (en) * 2005-07-05 2010-01-05 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR101108475B1 (ko) * 2005-11-14 2012-01-31 엘지전자 주식회사 플라즈마 디스플레이 장치
CN101322175B (zh) * 2006-02-14 2011-08-17 松下电器产业株式会社 等离子体显示面板的驱动方法和等离子体显示装置
KR100793033B1 (ko) * 2006-02-16 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
US8068069B2 (en) * 2006-02-28 2011-11-29 Panasonic Corporation Method of driving plasma display panel and plasma display apparatus
KR100820640B1 (ko) 2006-05-04 2008-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP4828602B2 (ja) 2006-05-30 2011-11-30 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP4530048B2 (ja) * 2006-08-10 2010-08-25 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100844819B1 (ko) * 2006-08-16 2008-07-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080024656A (ko) 2006-09-14 2008-03-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100816191B1 (ko) * 2006-11-22 2008-03-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN101432790B (zh) * 2007-01-12 2010-11-10 松下电器产业株式会社 等离子体显示装置和等离子体显示面板的驱动方法
CN101971238B (zh) * 2008-04-01 2013-05-08 松下电器产业株式会社 等离子显示装置和等离子显示面板的驱动方法
WO2010131466A1 (ja) * 2009-05-14 2010-11-18 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
EP2302613A1 (en) 2011-03-30
US20110128308A1 (en) 2011-06-02
KR20110033308A (ko) 2011-03-30
WO2010016233A1 (ja) 2010-02-11
JP5251971B2 (ja) 2013-07-31
US8350784B2 (en) 2013-01-08
EP2302613A4 (en) 2011-10-19
KR101185635B1 (ko) 2012-09-24
CN102113042A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4655090B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010116696A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010029665A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5146458B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5310876B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5251971B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010019961A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5093105B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5092501B2 (ja) プラズマディスプレイ装置
KR100692036B1 (ko) 플라즈마 표시장치
JP2009186717A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009192779A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009236989A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010107806A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012035761A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2010019960A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011022259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011059551A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees