JP2006349721A - プラズマディスプレイパネル駆動装置及びプラズマディスプレイ - Google Patents

Abstract

【課題】 回路規模を増大させることなく、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現するＰＤＰ駆動装置、を提供する。
【解決手段】 放電維持期間中、分離スイッチ部（ＱＳ）とローサイド走査スイッチ素子ＳＣ２とはオン状態に維持され、放電維持パルス生成部（３Ｙ）では二つの維持スイッチ部（Ｑ１Ｙ、Ｑ２Ｙ）が交互にオンオフする。それにより、ＰＤＰ（２０）の走査電極（Ｙ）の電位が電源部（Ｅｓ）の電位（Ｖｓ）と接地電位との間で推移する。分離スイッチ部（ＱＳ）と維持スイッチ部（Ｑ１Ｙ、Ｑ２Ｙ）とはそれぞれ、複数のスイッチ素子（Ｑ１、Ｑ２、・・・）の並列接続を含む。それらのスイッチ素子（Ｑ１、Ｑ２、・・・）のうち、実際にオン状態に維持されるスイッチ素子の数が放電セルの輝度に応じて調節される。
【選択図】 図２

Description

本発明はプラズマディスプレイパネル（ＰＤＰ）の駆動装置に関する。

プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイの表示部分、すなわちＰＤＰは、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。ＰＤＰは、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。

ＡＣ型ＰＤＰは例えば三電極面放電型構造を有する（例えば特許文献１参照）。その構造では、ＰＤＰの背面基板上にアドレス電極がパネルの縦方向に配置され、ＰＤＰの前面基板上に維持電極と走査電極とが交互に、かつパネルの横方向に配置される。アドレス電極と走査電極とは一本ずつ個別に電位を変化させ得る。
隣り合う維持電極と走査電極との対及びアドレス電極の間の交差点には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、蛍光体を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対するパルス電圧の印加により放電セル中で放電が生じるとき、そのガスの分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、可視光を発生させる。こうして、放電セルが発光する。

ＰＤＰ駆動装置は一般に、ＰＤＰの維持電極、走査電極、及びアドレス電極の電位を、ＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ−ｐｅｒｉｏｄ Ｓｅｐａｒａｔｉｏｎ）方式に従って制御する。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドは、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰの全ての放電セルに対して上記三つの期間が共通に設定される。

初期化期間では、初期化パルス電圧が維持電極と走査電極との全ての対の間に同時に印加される。初期化パルス電圧は放電開始電圧より十分に高いので、全ての放電セルで放電が一様に生じ、全ての放電セル間で壁電荷が均一化される。ここで、初期化パルス電圧は各フィールドの特定のサブフィールド（例えば先頭のサブフィールド）でのみ、印加されても良い（例えば特許文献１参照）。

アドレス期間では、走査パルス電圧が走査電極に対して順次印加され、データパルス電圧がアドレス電極のいくつかに対して印加される。データパルス電圧を印加すべきアドレス電極は外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加されると同時に、データパルス電圧がアドレス電極の一つに印加されるとき、その走査電極とそのアドレス電極との間の交差点に位置する放電セルで放電が生じる。その放電によりその放電セル表面には壁電荷が蓄積される。

放電維持期間では、放電維持パルス電圧が維持電極と走査電極との全ての対に対して同時に印加される。更に、放電維持パルス電圧の極性が一定周波数で反転する。
アドレス期間中に壁電荷を蓄積した放電セルでは、放電維持パルス電圧の印加時、維持電極と走査電極との間の電圧が放電維持パルス電圧より壁電圧だけ高く、特に放電開始電圧を超えるので放電が生じる。それにより、蛍光層では発光が生じ、更に、新たな壁電荷が蓄積される。放電維持パルス電圧の極性が反転するごとに、その放電セルではガス放電と壁電荷の蓄積とが反復される。その結果、その放電セルでは放電維持期間全体を通し、蛍光体の発光が持続する。
放電維持期間の最後では更に、消去パルス電圧が維持電極又は走査電極に対して印加されても良い。その印加により、放電維持期間中、発光が持続していた放電セルの表面から壁電荷が除去される（例えば特許文献１、３参照）。

初期化パルス電圧、走査パルス電圧、データパルス電圧、放電維持パルス電圧、及び消去パルス電圧はそれぞれ、ＰＤＰ駆動装置内で、個別のパルス生成部により生成される。パルス生成部は、ＰＤＰの維持電極、走査電極、又はアドレス電極を、特定の期間に特定のタイミングで、直流電源又は接地導体に接続し、又はそれらから分離する。その接続と分離との反復により、各電極の電位をパルス状に変化させる。その結果、各電極間の電圧が各パルス電圧として放電セルに対して印加される。
パルス生成部は一般に、複数のスイッチ素子の並列接続を含む。それにより、電流容量が十分に大きく維持される。更に、パルス生成部の抵抗が低いので、ＰＤＰに供給される電流量の変化に関わらず、電圧降下が小さく維持される。従って、ＰＤＰに対して実際に印加されるパルス電圧が十分に高く維持され、かつＰＤＰに供給されるべき電流量が十分に大きく維持される。

ＡＤＳ方式では一般に、放電維持期間中、一回のガス放電に伴う発光の強度が放電セル間で一定である。従って、放電セルの輝度はその放電セルの一フィールド当たりの発光時間で決まる。
具体的には、放電セルの輝度が一定のビット数の二進数で表現され、一フィールドがそのビット数と同数のサブフィールドに分けられる。サブフィールド間では、放電維持期間の長さ、すなわち放電維持パルス電圧のパルス数の比が、１：２：２^２：…：２^ｋ−１（ｋ：輝度のビット数）に設定される。更に、放電セルの輝度を表す二進数のうち、「１」のビットに対応するサブフィールドでその放電セルが発光する。
このように、サブフィールドの組み合わせで一フィールド当たりの放電セルの発光時間が調節される。すなわち、放電セル間での輝度変化がサブフィールドの組み合わせの変化として実現される。

ＰＤＰには高画質化が望まれる。高画質化はＰＤＰの階調の精細化を要する。ＡＤＳ方式では上記の通り、一フィールド当たりのサブフィールド数が大きいほど、放電セルの輝度を表すビット数が大きい。すなわち、ＰＤＰの階調が精細化され得る。
一フィールド当たりの表示時間は一般に一定であるので、一フィールド当たりのサブフィールド数を増やすには、最短の放電維持期間の長さ、すなわち放電維持パルス電圧のパルス幅を短縮しなければならない。しかし、ＰＤＰでは維持電極と走査電極との間の容量（パネル容量）が大きいので、放電維持パルス電圧の立ち上がり／立ち下がりの更なる迅速化、及びそれによるパルス幅の更なる短縮が困難である。ＰＤＰには更に、大型化が望まれるので、パネル容量の更なる低減も困難である。
従来のＰＤＰ駆動装置は、例えば以下の三つのように、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現する。

第一のＰＤＰ駆動装置は、放電維持期間に一つの消去パルス電圧ＥＰのみを含むサブフィールドＳＦ１（図８参照）、又は、消去パルス電圧ＥＰを含まず、一つの放電維持パルス電圧ＳＰのみを含むサブフィールドＳＦ１（図９参照）を新たに設定する（詳細は例えば、特許文献１参照）。消去パルス電圧ＥＰの印加時にも放電電流Ｉ１が流れるので、放電セルは発光する。従って、サブフィールドＳＦ１でのみ発光する放電セルの輝度は、放電維持期間に一つの放電維持パルス電圧ＳＰと消去パルス電圧ＥＰとを共に含むサブフィールドＳＦ２でのみ発光する放電セルの輝度より低い（図９では、サブフィールドＳＦ２の初期化期間での放電電流ＩＲがＰＤＰの全放電セルでの発光を示すことに注意せよ）。こうして、放電セルの輝度の下限が更に低下するので、ＰＤＰの階調が更に精細化される。

第二のＰＤＰ駆動装置は、同じサブフィールド内で、走査パルス電圧又はデータパルス電圧、及び放電維持パルス電圧の各レベルを変化させる（図１０参照。詳細は例えば、特許文献２参照）。例えば図１０では、走査パルス電圧のレベルが三段階ＬＳ１、ＬＳ２、ＬＳ３で変化し、各段階のいずれかに合わせてデータパルス電圧が印加される。それにより、アドレス期間中に蓄積される壁電荷の量が三段階に調節される。更に、放電維持パルス電圧のレベルが三段階ＬＵ１、ＬＵ２、ＬＵ３で変化する。その結果、アドレス期間中に蓄積された壁電荷の量に応じて放電維持期間中での発光の持続時間が三段階で変化する。
例えば、走査パルス電圧の最も低いレベルＬＳ１に合わせてデータパルス電圧が印加されるとき、蓄積される壁電荷の量が最も少ないので、放電維持パルス電圧の最も高いレベルＬＵ３が維持される期間ＳＰ３でのみ、放電電流Ｉが維持され、発光が持続する。
一方、走査パルス電圧の最も高いレベルＬＳ３に合わせてデータパルス電圧が印加されるとき、蓄積される壁電荷の量が最も多いので、放電維持パルス電圧のレベルが最も低いレベルＬＵ１以上に維持される期間、すなわち放電維持期間全体ＳＰ１を通して放電電流Ｉが維持され、発光が持続する。
こうして、放電セルの発光時間が、サブフィールドの組み合わせに加え、走査パルス電圧又はデータパルス電圧のレベルの組み合わせにより更に微調節される。それ故、ＰＤＰの階調が更に精細化される。

第三のＰＤＰ駆動装置は、他のサブフィールドＳＦ２での放電維持パルス電圧ＳＰよりパルス幅の小さいパルス電圧Ｐ１、又はレベル変化の緩やかなパルス電圧Ｐ２を一つだけ放電維持期間に含むサブフィールドＳＦ１（図１１参照）を新たに設定する（詳細は例えば、特許文献３参照）。変形されたパルス電圧Ｐ１、Ｐ２の印加に伴う放電電流Ｉ１は、放電維持パルス電圧ＳＰの印加に伴う放電電流Ｉ２より少ない。すなわち、変形されたパルス電圧Ｐ１、Ｐ２の印加に伴う放電セルの発光は、放電維持パルス電圧ＳＰの印加に伴う発光より弱い。従って、サブフィールドＳＦ１でのみ発光する放電セルの輝度は、放電維持期間に放電維持パルス電圧ＳＰを一つだけ含むサブフィールドＳＦ２でのみ発光する放電セルの輝度より低い。こうして、放電セルの輝度の下限が更に低下するので、ＰＤＰの階調が更に精細化される。

特許第３４５４６８０号明細書 特許第３４９９０５８号明細書 特許第３５５５５４６号明細書

上記の通り、従来のＰＤＰ駆動装置は種々の方法で、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現する。しかし、それらの方法のいずれでも以下のように、回路規模の更なる低減が阻まれるので、ＰＤＰ駆動装置の更なる小型化が困難である。

第一のＰＤＰ駆動装置では、新設されたサブフィールドＳＦ１が放電維持期間に消去パルス電圧ＥＰのみを含む場合、その消去パルス電圧ＥＰは他のサブフィールドＳＦ２での消去パルス電圧ＥＰ２とは印加先の電極が異なる（図８参照）。従って、消去パルス電圧生成部が二つ必要であるので、回路規模の更なる低減が阻まれる。
新設されたサブフィールドＳＦ１が放電維持期間に一つの放電維持パルス電圧ＳＰのみを含む場合、そのサブフィールドＳＦ１で発光した放電セルに蓄積された壁電荷が、消去パルス電圧ではなく、直後のサブフィールドＳＦ２での初期化パルス電圧ＲＰにより消去される（図９参照）。従って、初期化パルス電圧ＲＰの印加直前では一般に、壁電荷の量が放電セル間で大きく異なる。それ故、初期化パルス電圧ＲＰの印加による壁電荷の均一化を更に高精度化することが阻まれる。すなわち、ＰＤＰの更なる高画質化が困難である。

第二のＰＤＰ駆動装置は、走査パルス電圧又はデータパルス電圧、及び放電維持パルス電圧の各レベルを変化させる（図１０参照）。従って、各パルス電圧の生成部の構成が複雑化するので、回路規模の更なる低減が阻まれる。
更に、パルス電圧のレベルが高いほどパルス電圧の生成に伴う電力損失が高いので、ＰＤＰ駆動装置の更なる省電力化が阻まれる。

第三のＰＤＰ駆動装置は、特定のサブフィールドＳＦ１の放電維持期間に、他のサブフィールドＳＦ２での放電維持パルス電圧ＳＰに代え、パルス幅の小さいパルス電圧Ｐ１、又はレベル変化の緩やかなパルス電圧Ｐ２を生成する（図１１参照）。従って、パルス電圧Ｐ１、Ｐ２の生成部が放電維持パルス電圧ＳＰの生成部とは別に必要であるので、回路規模の更なる低減が阻まれる。
更に、特定の波形のパルス電圧Ｐ１、Ｐ２がフィールド周波数（例えば６０Ｈｚ）で印加されるので、その印加に起因する雑音は可聴周波数域に属する。従って、その雑音がＰＤＰの視聴者に不快感を与えるおそれがある。

本発明は、回路規模を増大させることなく、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現するＰＤＰ駆動装置、の提供を目的とする。

本発明によるＰＤＰ駆動装置はプラズマディスプレイに搭載される。そのプラズマディスプレイは次のようなＰＤＰを具備する。そのＰＤＰは、内部に封入されたガスの放電により発光する放電セル、及び、外部から印加されるパルス電圧を放電セルに対して伝達するための維持電極と走査電極、を有する。

本発明によるＰＤＰ駆動装置は、
ＰＤＰの維持電極又は走査電極を、特に放電維持期間中、直流電源又は接地導体に接続する複数のスイッチ素子の並列接続、を含むスイッチ部；及び、
上記のスイッチ素子を個別にオンオフさせ、特に放電維持期間ごとに、同時にオンにされるべきスイッチ素子の数を変化させる、制御部；
を有する。

このＰＤＰ駆動装置では、特に放電維持パルス電圧が上記のスイッチ部を通して維持電極又は走査電極に対して印加される。
好ましくは、上記のスイッチ部が放電維持パルス生成部に含まれ、そのオンオフによりＰＤＰの維持電極又は走査電極に対して放電維持パルス電圧が印加される。
放電維持パルス生成部の他に、維持電極又は走査電極に対して初期化パルス電圧を印加する初期化パルス生成部、及び、走査電極に対して走査パルス電圧を印加する走査パルス生成部、を本発明による上記のＰＤＰ駆動装置が有する場合、上記のスイッチ部が初期化パルス電圧又は走査パルス電圧の印加時に、放電維持パルス生成部を初期化パルス生成部又は走査パルス生成部から分離しても良い（以下、その場合のスイッチ部を分離スイッチ部という）。
このように、上記のスイッチ部は従来の駆動装置に含まれるスイッチ部と同様で良い。特に、並列に接続されるスイッチ素子の数が、従来の駆動装置に含まれるスイッチ部での数と同程度で良い。

上記のスイッチ部では、放電維持期間ごとにオン状態に維持されるスイッチ素子の数が変化する。それにより、スイッチ部のオン抵抗値又は飽和電圧が放電維持期間ごとに変化する。従って、発光対象の放電セルの数が一定であっても、放電電流の総量が変化する。
例えば、オン状態に維持されるスイッチ素子の数が少ないほどスイッチ部のオン抵抗が上昇するので、放電電流の総量が低減する。一方、各放電セルでは、一回のガス放電に伴う放電電流量が小さいほど発光強度が低い。従って、放電維持期間の長さ（放電維持パルス電圧のパルス数）が一定であっても、オン状態に維持されるスイッチ素子の数が少ないほど放電セルの輝度が低減する。
こうして、本発明による上記のＰＤＰ駆動装置は、放電維持期間の長さを一定に維持したまま、放電セルの輝度を低減させ得る。そのとき、回路規模が従来の駆動装置と同程度に維持できる。特にＡＤＳ方式では、サブフィールドの構成が一定に維持されたまま、ＰＤＰの階調が更に精細化され得る。
放電電流量の低減は更に、放電セルの発光強度の低減以上に、例えばスイッチ部等の導通損失を低減させ得る。従って、ＰＤＰの階調の更なる精細化だけでなく、更なる省電力化も実現し得る。

好ましくは、上記のスイッチ素子ごとに、維持電極又は走査電極と直流電源又は接地導体との間で導通する経路のインピーダンスが異なる。
例えば、各スイッチ素子に異なるインピーダンス素子が直列に接続されても良い。
スイッチ素子がＦＥＴである場合、そのうちの少なくとも一つが他とは異なるオン抵抗を持っても良い。
スイッチ素子がバイポーラトランジスタである場合、そのうちの少なくとも一つが他とは異なるコレクタ−エミッタ間飽和電圧を持っても良い。
更に、スイッチ素子の一部がＦＥＴであり、残りがバイポーラトランジスタであっても良い。
このようにして、スイッチ部の抵抗値又は飽和電圧の種類が柔軟に、かつ多様に設定される。それにより、放電セルの輝度の調節を詳細に、かつ効率良く実現できる。

好ましくは、上記の制御部が、外部から受信される映像信号により指示されるＰＤＰの放電セルの輝度に応じ、同時にオンにされるべきスイッチ素子の数を調節する。その調節に用いられるパラメータとして、更に好ましくは、映像信号に従って同時に点灯すべき放電セルの数が含まれる。ＰＤＰに実際に供給されるべき放電電流の総量は放電セルの輝度だけでなく、同時に点灯すべき放電セルの数にも依存するからである。
本発明による上記のＰＤＰ駆動装置が更に、維持電極又は走査電極に対して実際に供給される電流量を検出する電流検出部、を有する場合、好ましくは、その電流量が上記のパラメータとして更に含まれる。それにより、上記のスイッチ素子数の調節による放電セルの輝度調節について、フィードバック制御が適用され得る。従って、回路素子の品質のばらつきや動作状態の変動に関わらず、その調節能力が更に向上し得る。

本発明によるＰＤＰ駆動装置は上記の通り、特に放電維持パルス生成部のスイッチ部、又はその生成部をＰＤＰの維持電極又は走査電極に接続するための分離スイッチ部について、実際にオン状態に維持されるべきスイッチ素子の数を調節する。それにより、各スイッチ部のオン抵抗値又は飽和電圧を変化させる。その結果、放電維持期間の長さを一定に維持したまま、放電セルの輝度を低減させ得る。
こうして、本発明によるＰＤＰ駆動装置は、回路規模を従来の駆動装置と同程度に維持し、かつサブフィールドの構成を従来の構成と共通に維持したまま、ＰＤＰの階調を従来の駆動装置よりも更に精細化し得る。それにより、例えば動画疑似輪郭等、サブフィールド方式特有の画像の歪みが低減するので、ＰＤＰの高画質化が更に向上できる。

以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
本発明の実施形態１によるプラズマディスプレイはＰＤＰ２０とＰＤＰ駆動装置とを有する（図１参照）。

ＰＤＰ２０は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ２０の背面基板上にはアドレス電極Ａ１、Ａ２、Ａ３、・・・がパネルの縦方向に配置される。ＰＤＰ２０の前面基板上には維持電極Ｘ１、Ｘ２、Ｘ３、・・・と走査電極Ｙ１、Ｙ２、Ｙ３、・・・とが交互に、かつパネルの横方向に配置される。維持電極Ｘ１、Ｘ２、Ｘ３、・・・は互いに接続され、電位が実質的に等しい。アドレス電極Ａ１、Ａ２、Ａ３、・・・と走査電極Ｙ１、Ｙ２、Ｙ３、・・・とは一本ずつ個別に電位を変化させ得る。

隣り合う維持電極と走査電極との対（例えば維持電極Ｘ２と走査電極Ｙ２との対）及びアドレス電極（例えばアドレス電極Ａ２）の間の交差点には放電セルが設置される（例えば図１に示される斜線部Ｐ参照）。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び蛍光体を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき、放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、可視光を発生させる。こうして、放電セルが発光する。

ＰＤＰ駆動装置は、走査電極駆動部１１、維持電極駆動部１２、アドレス電極駆動部１３、及び、制御部３０を含む（図１参照）。
走査電極駆動部１１と維持電極駆動部１２との入力端子は電源部Ｅｓに接続される。電源部Ｅｓは、外部の商用交流電源（図示せず）から供給される交流電圧を一定の直流電圧Ｖｓに変換する。その直流電圧ＶｓはＰＤＰ駆動装置に対して印加される。
走査電極駆動部１１の出力端子はＰＤＰ２０の走査電極Ｙ１、Ｙ２、Ｙ３、・・・のそれぞれに個別に接続される。走査電極駆動部１１は走査電極Ｙ１、Ｙ２、Ｙ３、・・・の各電位を個別に変化させる。
維持電極駆動部１２の出力端子はＰＤＰ２０の維持電極Ｘ１、Ｘ２、Ｘ３、・・・に接続される。維持電極駆動部１２は維持電極Ｘ１、Ｘ２、Ｘ３、・・・の電位を一様に変化させる。
アドレス電極駆動部１３はＰＤＰ２０のアドレス電極Ａ１、Ａ２、Ａ３、・・・のそれぞれに個別に接続される。アドレス電極駆動部１３はアドレス電極Ａ１、Ａ２、Ａ３、・・・の中からいくつかを選択し、それらに対してデータパルス電圧を印加する。

図２、３は、走査電極駆動部１１、維持電極駆動部１２、及びＰＤＰ２０の等価回路図である。
走査電極駆動部１１は、走査パルス生成部１、初期化パルス生成部２、分離スイッチ部ＱＳ、及び第一の放電維持パルス生成部３Ｙを含む（図２参照）。
維持電極駆動部１２は第二の放電維持パルス生成部３Ｘを含む。
ＰＤＰ２０の等価回路はパネル容量Ｃｐでのみ表され、放電セルでの放電時にＰＤＰ２０を流れる放電電流の経路は省略される。

走査パルス生成部１は、定電圧源Ｅ１、二つの走査スイッチ素子ＳＣ１、ＳＣ２、及び二つの補助スイッチ素子ＳＡ１、ＳＡ２を含む。
定電圧源Ｅ１は正極の電位を負極の電位より一定の電圧Ｖ１だけ高く維持する。

二つの走査スイッチ素子ＳＣ１、ＳＣ２、及び二つの補助スイッチ素子ＳＡ１、ＳＡ２は、好ましくはＭＯＳＦＥＴである。その他に、バイポーラトランジスタ、特にＩＧＢＴであっても良い。
ＭＯＳＦＥＴはボディダイオードを並列に含むので、極性を持つ。ＭＯＳＦＥＴでは一般に、ボディダイオードのアノードがソースと並列に接続され、カソードがドレインと並列に接続される。
一方、ＩＧＢＴとバイポーラトランジスタとはいずれもＭＯＳＦＥＴとは異なり、ボディダイオードを含まない。しかし、ＩＧＢＴとバイポーラトランジスタとではスイッチ素子としての機能上、エミッタがＭＯＳＦＥＴのソースに相当し、コレクタがＭＯＳＦＥＴのドレインに相当する。
以下、スイッチ素子の二つの端子をアノードとカソードと呼ぶ。
スイッチ素子がＭＯＳＦＥＴである場合、アノードがソースに相当し、カソードがドレインに相当する。
スイッチ素子がＩＧＢＴ又はバイポーラトランジスタである場合、アノードがエミッタに相当し、カソードがコレクタに相当する。

定電圧源Ｅ１の正極はハイサイド補助スイッチ素子ＳＡ１のカソードに接続される。ハイサイド補助スイッチ素子ＳＡ１のアノードはハイサイド走査スイッチ素子ＳＣ１のカソードとローサイド補助スイッチ素子ＳＡ２のカソードとに接続される。
ハイサイド走査スイッチ素子ＳＣ１のアノードはローサイド走査スイッチ素子ＳＣ２のカソードに接続される。それらの間の接続点ＪはＰＤＰ２０の走査電極の一つＹに接続される。ここで、ハイサイド走査スイッチ素子ＳＣ１とローサイド走査スイッチ素子ＳＣ２との直列接続１Ｓは実際には複数の走査電極Ｙ１、Ｙ２、・・・（図１参照）と同数だけ設けられ、走査電極Ｙ１、Ｙ２、・・・のそれぞれに一つずつ接続される。
ローサイド走査スイッチ素子ＳＣ２のアノードとローサイド補助スイッチ素子ＳＡ２のアノードとは共に、定電圧源Ｅ１の負極に接続される。

二つの補助スイッチ素子ＳＡ１、ＳＡ２は好ましくは、二つの走査スイッチ素子ＳＣ１、ＳＣ２と同様に、交互にオンオフする。
二つの補助スイッチ素子ＳＡ１、ＳＡ２の設置は二つの走査スイッチ素子ＳＣ１、ＳＣ２に対する過電圧の防止を目的とする。それにより、二つの走査スイッチ素子ＳＣ１、ＳＣ２の誤動作が回避される。その誤動作のおそれが少ないとき、補助スイッチ素子ＳＡ１、ＳＡ２は設置されなくても良い。その場合、ハイサイド走査スイッチ素子ＳＣ１のカソードが定電圧源Ｅ１の正極に直結し、更に定電圧源Ｅ１を通してのみ、ローサイド走査スイッチ素子ＳＣ２のアノードに接続される。

初期化パルス生成部２は、正電圧源Ｅｐ、負電圧源Ｅｎ、及び二つのランプ波形生成部ＱＲ１、ＱＲ２を含む。
正電圧源Ｅｐは出力端子を一定の正電位＋Ｖｒに維持する。その正電位＋Ｖｒは初期化パルス電圧の上限に等しい。
負電圧源Ｅｎは出力端子を一定の負電位−Ｖｎに維持する。その負電位−Ｖｎは初期化パルス電圧の下限、及び走査パルス電圧の下限に等しい。

ランプ波形生成部ＱＲ１、ＱＲ２は好ましくはＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）を含む。そのＮＭＯＳのゲートとドレインとはコンデンサを含む素子で接続される。ランプ波形生成部ＱＲ１、ＱＲ２がオンするとき、両端電圧が実質的に一定の速度で零まで変化する。
ランプ波形生成部ＱＲ１、ＱＲ２はその他に、放電回路で構成されても良い。放電回路はコンデンサと抵抗とを含み、その時定数がランプ波形生成部ＱＲ１、ＱＲ２の両端電圧の減衰時間に相当する。

正電圧源Ｅｐはハイサイドランプ波形生成部ＱＲ１のカソードに接続される。ハイサイドランプ波形生成部ＱＲ１のアノードは、ローサイド走査スイッチ素子ＳＣ２のアノードに接続される。
負電圧源Ｅｎはローサイドランプ波形生成部ＱＲ２のアノードに接続される。ローサイドランプ波形生成部ＱＲ２のカソードは、ローサイド走査スイッチ素子ＳＣ２のアノードに接続される。

分離スイッチ部ＱＳは双方向スイッチであり、二つのスイッチ部の直列接続を含む。各スイッチ部は複数のスイッチ素子Ｑ１、Ｑ２、…の並列接続を含み（図４参照）、各スイッチ素子Ｑ１、Ｑ２、…の極性に応じて極性を持つ。両スイッチ部のアノード同士又はカソード同士が接続される。両スイッチ部のオン状態とオフ状態とが等しく維持される。
分離スイッチ部ＱＳはローサイド走査スイッチ素子ＳＣ２のアノードと第一の放電維持パルス生成部３Ｙとの間に接続され、オン状態ではいずれの方向についても電流を通し、オフ状態ではいずれの方向についても電流を遮断する。

第一の放電維持パルス生成部３Ｙは、第一の維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ、及び第一の電力回収部４Ｙを含む。
第一の維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙはそれぞれ、複数のスイッチ素子Ｑ１、Ｑ２、…の並列接続を含む（図４参照）。各スイッチ素子Ｑ１、Ｑ２、…の極性に応じ、第一の維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙは極性を持つ。
第一のハイサイド維持スイッチ部Ｑ１Ｙのカソードは電源部Ｅｓに接続され、一定の正電位＋Ｖｓに維持される。第一のハイサイド維持スイッチ部Ｑ１Ｙのアノードは第一のローサイド維持スイッチ部Ｑ２Ｙのカソードに接続される。第一のローサイド維持スイッチ部Ｑ２Ｙのアノードは接地される。第一の維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ間の接続点ＪＹは第一の放電維持パルス生成部３の出力端子であり、ローサイド走査スイッチ素子ＳＣ２のアノードに直結する。

第一の電力回収部４Ｙは好ましくはコンデンサとインダクタとの直列接続を含む（図示せず）。その直列接続は各維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙのターンオン直前に分離スイッチ部ＱＳを通してＰＤＰ２０の走査電極Ｙに接続される。そのとき、インダクタがＰＤＰ２０のパネル容量Ｃｐと共振し、コンデンサとパネル容量Ｃｐとの間で電力が効率良く交換される。

第二の放電維持パルス生成部３Ｘは、第二の維持スイッチ部Ｑ１Ｘ、Ｑ２Ｘ、及び第二の電力回収部４Ｘを含む（図３参照）。
第二の維持スイッチ部Ｑ１Ｘ、Ｑ２Ｘはそれぞれ、複数のスイッチ素子Ｑ１、Ｑ２、…の並列接続を含む（図４参照）。各スイッチ素子Ｑ１、Ｑ２、…の極性に応じ、第二の維持スイッチ部Ｑ１Ｘ、Ｑ２Ｘは極性を持つ。

第二のハイサイド維持スイッチ部Ｑ１Ｘのカソードは電源部Ｅｓに接続され、一定の正電位＋Ｖｓに維持される。第二のハイサイド維持スイッチ部Ｑ１Ｘのアノードは第二のローサイド維持スイッチ部Ｑ２Ｘのカソードに接続される。第二のローサイド維持スイッチ部Ｑ２Ｘのアノードは接地される。第二の維持スイッチ部Ｑ１Ｘ、Ｑ２Ｘ間の接続点ＪＸはＰＤＰ２０の維持電極Ｘに接続される。

第二の電力回収部４Ｘは好ましくはコンデンサとインダクタとの直列接続を含む（図示せず）。その直列接続は各維持スイッチ部Ｑ１Ｘ、Ｑ２Ｘのターンオン直前にＰＤＰ２０の維持電極Ｘに接続される。そのとき、インダクタがＰＤＰ２０のパネル容量Ｃｐと共振し、コンデンサとパネル容量Ｃｐとの間で電力が効率良く交換される。

分離スイッチ部ＱＳと維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ、Ｑ１Ｘ、Ｑ２Ｘとのそれぞれを構成するスイッチ部は好ましくは、複数のスイッチ素子（例えば四つのスイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４）の並列接続を含む（図４参照）。各スイッチ素子Ｑ１〜Ｑ４は好ましくはＦＥＴ、特にＭＯＳＦＥＴである（図４（ｂ）参照）。その他に、バイポーラトランジスタ、特にＩＧＢＴであっても良い（図４（ｃ）参照）。更に、ＦＥＴとバイポーラトランジスタとが併用されても良い（図４（ｄ）参照）。
スイッチ部では、その両端間の抵抗値が、オン状態に維持されるスイッチ素子Ｑ１〜Ｑ４の数に応じて変化する。

スイッチ部では好ましくは、スイッチ素子Ｑ１〜Ｑ４ごとに異なるインピーダンス素子Ｚ１〜Ｚ４が接続される（図４（ａ）参照）。
例えば、三つのインピーダンス素子Ｚ１、Ｚ２、Ｚ３が同じ抵抗値を持ち、残り一つのインピーダンス素子Ｚ４の抵抗値が他のインピーダンス素子Ｚ１、Ｚ２、Ｚ３の抵抗値の１／４倍に設定される。そのとき、オン状態に維持されるスイッチ素子Ｑ１〜Ｑ４の組み合わせにより、スイッチ部全体の両端間の抵抗値が、スイッチ素子Ｑ１を含む経路の抵抗値の１、２、３、…、７倍のいずれかに設定される。

スイッチ素子Ｑ１〜Ｑ４がＭＯＳＦＥＴである場合（図４（ｂ）参照）、好ましくは、各ＭＯＳＦＥＴが異なるオン抵抗を持つ。
例えば、三つのＭＯＳＦＥＴＱ１、Ｑ２、Ｑ３が同じオン抵抗値を持ち、残り一つのＭＯＳＦＥＴＱ４のオン抵抗値が他のＭＯＳＦＥＴＱ１、Ｑ２、Ｑ３のオン抵抗値の１／４倍に設定される。そのとき、オン状態に維持されるスイッチ素子Ｑ１〜Ｑ４の組み合わせにより、スイッチ部全体の両端間の抵抗値が、ＭＯＳＦＥＴＱ１のオン抵抗値の１、２、３、・・・、７倍のいずれかに設定される。

スイッチ素子Ｑ１〜Ｑ４がＩＧＢＴである場合（図４（ｃ）参照）、好ましくは、各ＩＧＢＴが異なるコレクタ−エミッタ間飽和電圧を持つ。
例えば、三つのＩＧＢＴＱ１、Ｑ２、Ｑ３が同じ飽和電圧を持ち、残り一つのＩＧＢＴＱ４の飽和電圧が他のＩＧＢＴＱ１、Ｑ２、Ｑ３の飽和電圧より高く設定される。そのとき、三つのＩＧＢＴＱ１、Ｑ２、Ｑ３をオンにして残り一つのＩＧＢＴＱ４をオフにすることにより、又はその逆により、スイッチ部全体の飽和電圧が高低二通りで変化する。

スイッチ素子Ｑ１〜Ｑ４としてＭＯＳＦＥＴとＩＧＢＴとが併用される場合（図４（ｄ）参照）では一般に、ＩＧＢＴのコレクタ−エミッタ間飽和電圧が、ＭＯＳＦＥＴのオン抵抗による電圧降下より十分に低い。例えば、三つのスイッチ素子Ｑ１、Ｑ２、Ｑ３がＭＯＳＦＥＴであり、残り一つのスイッチ素子Ｑ４がＩＧＢＴであるとき、一つのＩＧＢＴＱ４のオンオフにより、スイッチ部全体の両端間の電圧が少なくとも高低二通りで変化する。

制御部３０（図１参照）は、走査電極駆動部１１、維持電極駆動部１２、及びアドレス電極駆動部１３について、好ましくはＡＤＳ方式に従い、次のようなスイッチング制御を行う。
制御部３０はまず、外部から映像信号を一フィールドずつ受信する。ここで、一フィールドは複数のサブフィールドに分けられる（図５参照）。例えば図５では、一フィールドが七つのサブフィールドＳＦ１、ＳＦ２、…、ＳＦ７に分割される。サブフィールドＳＦ１〜ＳＦ７はそれぞれ、初期化期間ＲＰ、アドレス期間ＡＰ、及び放電維持期間ＳＰを含む。

初期化期間ＲＰでは、初期化パルス電圧が維持電極と走査電極との全ての対Ｘ１−Ｙ１、Ｘ２−Ｙ２、Ｘ３−Ｙ３、…の間に同時に印加される（図１参照）。初期化パルス電圧は放電開始電圧より十分に高いので、全ての放電セルでガス放電が一様に生じ、全ての放電セル間で壁電荷が均一化される。
ここで、初期化パルス電圧が実際には、各フィールドの特定のサブフィールド（例えば先頭のサブフィールドＳＦ１）でのみ、印加されても良い。

初期化期間中、走査電極Ｙと維持電極Ｘとの電位が初期化パルス電圧の印加で次のように変化する（図６参照）。一方、アドレス電極Ａは接地電位（≒０）に維持される。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードＩ〜ＶＩに分けられる。各モードごとに、走査電極駆動部１１と維持電極駆動部１２とに含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、ハイサイド補助スイッチ素子ＳＡ１はオフ状態に維持され、ローサイド補助スイッチ素子ＳＡ２はオン状態に維持される。

＜モードＩ＞
走査電極駆動部１１では、第一のローサイド維持スイッチ部Ｑ２Ｙと分離スイッチ部ＱＳとがオンにされる。それにより、走査電極Ｙが接地電位に維持される。
維持電極駆動部１２では、第二のローサイド維持スイッチ部Ｑ２Ｘがオンにされる。それにより、維持電極Ｘが接地電位に維持される。

＜モードＩＩ＞
走査電極駆動部１１では、第一のローサイド維持スイッチ部Ｑ２Ｙがオフにされ、第一のハイサイド維持スイッチ部Ｑ１Ｙがオンにされる。それにより、走査電極Ｙの電位が電源部Ｅｓの電位＋Ｖｓまで上昇する。
維持電極駆動部１２では、モードＩの状態が維持されるので、維持電極Ｘは接地電位に維持される。

＜モードＩＩＩ＞
走査電極駆動部１１では、分離スイッチ部ＱＳがオフにされ、ハイサイドランプ波形生成部ＱＲ１がオンにされる。それにより、走査電極Ｙの電位が一定の速度で上昇し、正電圧源Ｅｐの電位＋Ｖｒ、すなわち初期化パルス電圧の上限に達する。
維持電極駆動部１２では、モードＩＩの状態が維持されるので、維持電極Ｘは接地電位に維持される。
こうして、ＰＤＰ２０の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Ｖｒまで比較的緩やかに上昇する。それにより、ＰＤＰ２０の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電電流Ｉが小さく抑えられ、すなわち放電セルの発光が微弱に抑えられる。

モードＩＩＩでは、ローサイド走査スイッチ素子ＳＣ２のアノードの電位が電源部Ｅｓの電位＋Ｖｓを超える。そのとき、分離スイッチ部ＱＳがローサイド走査スイッチ素子ＳＣ２のアノードから第一の放電維持パルス生成部３Ｙの出力端子ＪＹへ流れ込む電流を遮断する。従って、走査電極Ｙの電位が電源部Ｅｓの電位＋Ｖｓでクランプされることなく、初期化パルス電圧の上限＋Ｖｒ（＞＋Ｖｓ）に達し得る。

＜モードＩＶ＞
走査電極駆動部１１では、ハイサイドランプ波形生成部ＱＲ１がオフにされ、分離スイッチ部ＱＳがオンにされる。従って、走査電極Ｙの電位が電源部Ｅｓの電位＋Ｖｓまで降下する。
維持電極駆動部１２では、モードＩＩＩの状態が維持されるので、維持電極Ｘは接地電位に維持される。

＜モードＶ＞
走査電極駆動部１１では、モードＩＶの状態が維持されるので、走査電極Ｙは電源部Ｅｓの電位＋Ｖｓに維持される。
維持電極駆動部１２では、第二のローサイド維持スイッチ部Ｑ２Ｘがオフにされ、第二のハイサイド維持スイッチ部Ｑ１Ｘがオンにされる。それにより、維持電極Ｘの電位が電源部Ｅｓの電位＋Ｖｓまで上昇する。
こうして、走査電極Ｙと維持電極Ｘとが同電位＋Ｖｓに維持される。

＜モードＶＩ＞
走査電極駆動部１１では、第一のハイサイド維持スイッチ部Ｑ１Ｙと分離スイッチ部ＱＳとがオフにされ、第一のローサイド維持スイッチ部Ｑ２Ｙとローサイドランプ波形生成部ＱＲ２とがオンにされる。それにより、走査電極Ｙの電位が一定の速度で、電源部Ｅｓの電位＋Ｖｓから降下し、負電圧源Ｅｎの電位−Ｖｎ、すなわち初期化パルス電圧の下限に達する。
維持電極駆動部１２では、モードＶの状態が維持されるので、維持電極Ｘは電源部Ｅｓの電位＋Ｖｓに維持される。
こうして、ＰＤＰ２０の全ての放電セルに対して一様にモードＩＩ〜Ｖでの印加電圧とは逆極性の電圧が印加される。特に、その印加電圧は比較的緩やかに降下する。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電電流Ｉが小さく抑えられ、すなわち放電セルの発光は微弱に抑えられる。

アドレス期間ＡＰ中、維持電極駆動部１２では、第二のハイサイド維持スイッチ部Ｑ１Ｘがオン状態に維持され、第二のローサイド維持スイッチ部Ｑ２Ｘがオフ状態に維持される。それにより、維持電極Ｘが電源部Ｅｓの電位＋Ｖｓに維持される。
走査電極駆動部１１では、ローサイドランプ波形生成部ＱＲ２とハイサイド補助スイッチ素子ＳＡ１とがオン状態に維持され、分離スイッチ部ＱＳ、ハイサイドランプ波形生成部ＱＲ１、及びローサイド補助スイッチ素子ＳＡ２がオフ状態に維持される。それにより、ハイサイド走査スイッチ素子ＳＣ１のカソードが負電圧源Ｅｎの電位−Ｖｎより定電圧源Ｅ１の電圧Ｖ１だけ高い電位Ｖｐ＝Ｖ１−Ｖｎ、すなわち走査パルス電圧の上限に維持される。一方、ローサイド走査スイッチ素子ＳＣ２のアノードが負電圧源Ｅｎの電位−Ｖｎ、すなわち走査パルス電圧の下限に維持される。

アドレス期間ＡＰの開始時、全ての走査電極Ｙ１、Ｙ２、Ｙ３、…（図１参照）について、ハイサイド走査スイッチ素子ＳＣ１がオン状態に維持され、ローサイド走査スイッチ素子ＳＣ２がオフ状態に維持される。それにより、全ての走査電極Ｙが一様に走査パルス電圧の上限Ｖｐに維持される。
走査電極駆動部１１は続いて、走査電極Ｙ１、Ｙ２、Ｙ３、…の各電位を順次、次のように変化させる（図６参照）。走査電極の一つＹが選択されるとき、その走査電極Ｙに接続されるハイサイド走査スイッチ素子ＳＣ１がオフにされ、ローサイド走査スイッチ素子ＳＣ２がオンにされる。それにより、その走査電極Ｙの電位が走査パルス電圧の下限−Ｖｎまで降下する。
その走査電極Ｙが所定時間、走査パルス電圧の下限−Ｖｎに維持されるとき、その走査電極Ｙに接続されるローサイド走査スイッチ素子ＳＣ２がオフにされ、ハイサイド走査スイッチ素子ＳＣ１がオンにされる。それにより、その走査電極Ｙの電位が走査パルス電圧の上限Ｖｐまで上昇する。
走査電極駆動部１１は走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれに接続される走査スイッチ素子ＳＣ１、ＳＣ２の直列接続１Ｓについて、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧ＳＰが走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれに対して順次、印加される。

制御部３０（図１参照）は、一フィールドの映像信号からＰＤＰ２０の各放電セルの輝度を解読する。更に、解読された輝度に基づき、各サブフィールドごとに点灯させるべき放電セルを選択する。選択された放電セルの情報はアドレス電極駆動部１３に伝達される。
アドレス期間ＡＰ（図５参照）中、アドレス電極駆動部１３は、選択されたアドレス電極Ａの電位を所定のタイミングでデータパルス電圧の上限まで上昇させる（図６参照）。
例えば図６に示されるように、走査パルス電圧が走査電極の一つＹに印加され、それと同時にデータパルス電圧がアドレス電極の一つＡに印加されるとき、その走査電極Ｙとアドレス電極Ａとの間の電圧は他の電極間の電圧より高い。従って、その走査電極Ｙとアドレス電極Ａとの間の交差点に位置する放電セルではガス放電が生じ、放電電流Ｉが流れる。それにより、その放電セル表面に新たな壁電荷が蓄積される。

放電維持期間ＳＰ（図５参照）中、走査電極駆動部１１では、分離スイッチ部ＱＳ、ローサイド補助スイッチ素子ＳＡ２、及びローサイド走査スイッチ素子ＳＣ２がオン状態に維持され、ハイサイド補助スイッチ素子ＳＡ１とハイサイド走査スイッチ素子ＳＣ１とがオフ状態に維持される（図２、６参照）。
ここで、制御部３０は特に、放電セルの輝度、及び点灯すべき放電セルの数に基づき、分離スイッチ部ＱＳに含まれるスイッチ素子群Ｑ１〜Ｑ４（図４参照）のうち、オン状態に維持されるべきスイッチ素子を選択する。

放電維持期間ＳＰの開始時、第一と第二との放電維持パルス生成部３Ｙ、３Ｘでは共に、ローサイド維持スイッチ部Ｑ２Ｙ、Ｑ２Ｘがオン状態に維持され、ハイサイド維持スイッチ部Ｑ１Ｙ、Ｑ１Ｘがオフ状態に維持される（図２、３参照）。それにより、走査電極Ｙと維持電極Ｘとが共に接地電位に維持される。
ここで、制御部３０は特に、放電セルの輝度、及び点灯すべき放電セルの数に基づき、ローサイド維持スイッチ部Ｑ２Ｙ、Ｑ２Ｘのそれぞれに含まれるスイッチ素子群Ｑ１〜Ｑ４（図４参照）のうち、オン状態に維持されるべきスイッチ素子を選択する。

まず、第一の放電維持パルス生成部３Ｙで第一のローサイド維持スイッチ部Ｑ２Ｙがオフにされる。そのとき、第一の電力回収部４Ｙが走査電極Ｙの電位を滑らかに上昇させる。
走査電極Ｙの電位が電源部Ｅｓの電位＋Ｖｓに達するとき、第一のハイサイド維持スイッチ部Ｑ１Ｙがオンにされる。それにより、走査電極Ｙの電位が電源部Ｅｓの電位＋Ｖｓにクランプされる。
そのとき、アドレス期間ＡＰ中に壁電荷が蓄積された放電セルでは、維持電極Ｘと走査電極Ｙとの間の電圧が放電維持パルス電圧より壁電圧だけ高く、特に放電開始電圧を超えるのでガス放電が生じる。すなわち、放電電流Ｉが流れ、蛍光体が発光し、更に新たな壁電荷が蓄積される。
ここで、制御部３０は特に、放電セルの輝度、及び点灯すべき放電セルの数に基づき、ハイサイド維持スイッチ部Ｑ１Ｙ、Ｑ１Ｘのそれぞれに含まれるスイッチ素子群Ｑ１〜Ｑ４（図４参照）のうち、オン状態に維持されるべきスイッチ素子を選択する。

走査電極Ｙが所定時間、電源部Ｅｓの電位＋Ｖｓに維持されるとき、第一の放電維持パルス生成部３Ｙでは第一のハイサイド維持スイッチ部Ｑ１Ｙがオフにされる。そのとき、第一の電力回収部４Ｙが走査電極Ｙの電位を滑らかに降下させる。
走査電極Ｙの電位が接地電位に達するとき、第一のローサイド維持スイッチ部Ｑ２Ｙがオンにされる。それにより、走査電極Ｙの電位が接地電位にクランプされる。

続いて、第二の放電維持パルス生成部３Ｘで第二のローサイド維持スイッチ部Ｑ２Ｘがオフにされる。そのとき、第二の電力回収部４Ｘが維持電極Ｘの電位を滑らかに上昇させる。
維持電極Ｘの電位が電源部Ｅｓの電位＋Ｖｓに達するとき、第二のハイサイド維持スイッチ部Ｑ１Ｘがオンにされる。それにより、維持電極Ｘの電位が電源部Ｅｓの電位＋Ｖｓにクランプされる。
そのとき、最初の放電維持パルス電圧の印加で壁電荷が蓄積された放電セルではガス放電が生じ、放電電流Ｉが流れる。それにより、その放電セルでは蛍光体が発光し、更に新たな壁電荷が蓄積される。

維持電極Ｘが所定時間、電源部Ｅｓの電位＋Ｖｓに維持されるとき、第二の放電維持パルス生成部３Ｘでは第二のハイサイド維持スイッチ部Ｑ１Ｘがオフにされる。そのとき、第二の電力回収部４Ｘが維持電極Ｘの電位を滑らかに降下させる。
維持電極Ｘの電位が接地電位に達するとき、第二のローサイド維持スイッチ部Ｑ２Ｘがオンにされる。それにより、維持電極Ｘの電位が接地電位にクランプされる。

放電維持期間ＳＰ（図５参照）では上記の通り、走査電極駆動部１１と維持電極駆動部１２とが交互に、放電維持パルス電圧をそれぞれ、走査電極Ｙ１、Ｙ２、Ｙ３、…と維持電極Ｘ１、Ｘ２、Ｘ３、…とに対して印加する。そのとき、アドレス期間ＡＰ中に壁電荷が蓄積された放電セルではガス放電と壁電荷の蓄積とが反復される。その結果、その放電セルでは放電維持期間ＳＰ全体を通し、蛍光体の発光が持続する。

例えば図６に示されるように、放電維持期間の末期で、最後の放電維持パルス電圧が走査電極Ｙに対して印加されるとき、更に、消去パルス電圧ＥＰが次のように、走査電極Ｙ１、Ｙ２、Ｙ３、…に対して印加されても良い。
走査電極駆動部１１では分離スイッチ部ＱＳがオフにされ、ローサイドランプ波形生成部ＱＲ２がオンにされる。それにより、ローサイド走査スイッチ素子ＳＣ２を通し、走査電極Ｙの電位が接地電位から負電圧源Ｅｎの電位−Ｖｎまで、一定の速度で降下する。それにより、ＰＤＰ２０の全ての放電セルに対して一様に、直前の放電維持パルス電圧とは逆極性の電圧ＥＰが印加される。従って、放電維持期間中、発光が持続していた放電セルで特に、壁電荷が除去される。
ここで、消去パルス電圧ＥＰの降下速度が小さいので、放電電流Ｉが小さく抑えられ、すなわち放電セルの発光は微弱に抑えられる。

サブフィールドＳＦ１〜ＳＦ７間では、放電維持期間ＳＰの長さの比、すなわち放電維持パルス電圧のパルス数の比が好ましくは、１：２：２^２（＝４）：…：２^６（＝６４）に設定される（図５参照）。図５では、放電維持期間ＳＰの長さが短い順にサブフィールドＳＦ１〜ＳＦ７が配置されている。その他に、放電維持期間ＳＰの長さが適度にばらつくように、サブフィールドＳＦ１〜ＳＦ７の順序が変えられても良い。それにより、例えば動画疑似輪郭が低減できる。
このように、放電維持期間ＳＰの長さはサブフィールドＳＦ１〜ＳＦ７ごとに異なる。従って、放電セルを点灯させるべきサブフィールドの組み合わせにより、一フィールド当たりの放電セルの発光時間が２^７＝１２８段階に調節され得る。

本発明の実施形態１による制御部３０は更に、分離スイッチ部ＱＳと維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ、Ｑ１Ｘ、Ｑ２Ｘとのそれぞれについて、オン状態に維持されるべきスイッチ素子Ｑ１〜Ｑ４を選択する（図４参照）。それにより、放電維持期間ＳＰでの放電電流Ｉの大きさが調節される。特に、オン状態に維持されるべきスイッチ素子の数が減少するとき、スイッチ部全体のオン抵抗又は飽和電圧が上昇するので、放電電流Ｉが低減する（図６に示される破線参照）。従って、ガス放電一回当たりの発光強度が低下する。それ故、放電維持期間ＳＰの長さが一定でも、放電セルの輝度が更に低減し得る。
例えば、分離スイッチ部ＱＳ、又は維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ、Ｑ１Ｘ、Ｑ２Ｘがそれぞれ、四つのＭＯＳＦＥＴＱ１〜Ｑ４の並列接続を含み、そのうち、三つのＭＯＳＦＥＴＱ１〜Ｑ３のオン抵抗値が残り一つＱ４のオン抵抗値の四倍に設定される場合を想定する（図４（ｂ）参照）。その場合、オン状態に維持されるＭＯＳＦＥＴＱ１〜Ｑ４の組み合わせにより、スイッチ部全体のオン抵抗が、ＭＯＳＦＥＴＱ１単体のオン抵抗の１、２、３、…、７倍のいずれかに調節され得る。すなわち、ガス放電一回当たりの放電セルの発光強度が七段階に調節され得る。
好ましくは、放電セルの発光強度の調節が、最短の放電維持期間を含むサブフィールドＳＦ１について行われる。それにより、放電セルの輝度の下限が従来の下限より低減するので、ＰＤＰ２０の階調が特に輝度の低域で精細化される。
放電電流量の低減は更に、放電セルの発光強度の低減以上に、例えばスイッチ部等の導通損失を低減させ得る。従って、ＰＤＰ２０の発光効率をも向上させ得る。

こうして、本発明の実施形態１によるＰＤＰ駆動装置では、回路規模が従来の駆動装置と同程度に維持され、かつサブフィールドの構成が従来の構成と共通に維持されたまま、ＰＤＰの階調が従来よりも更に精細化される。それ故、本発明の実施形態１によるＰＤＰ駆動装置はプラズマディスプレイの更なる高画質化に有利である。

《実施形態２》
本発明の実施形態２によるプラズマディスプレイは、電流検出部１４を含む点を除き、上記の実施形態１によるプラズマディスプレイ（図１参照）と全く同様な構成を有する（図７参照）。特に、走査電極駆動部１１と維持電極駆動部１２との等価回路は実施形態１による等価回路と全く同様である（図２〜４参照）。従って、それら同様な構成要素とそれらの動作との詳細については上記の実施形態１の説明、及び図１〜６を援用する。

電流検出部１４は、好ましくはホール素子を用いた磁気センサ１４Ａにより、ＰＤＰ２０の維持電極Ｘ１、Ｘ２、Ｘ３、・・・に対して実際に供給される電流の総量を検出する。ここで、磁気センサ１４Ａに代え、特定のシャント抵抗、又は、分離スイッチ部ＱＳ、若しくは維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ、Ｑ１Ｘ、Ｑ２Ｘによる電圧降下量から、実際の放電電流量が検出されても良い。

制御部３０は、映像信号から解読された放電セルの輝度に基づいて放電電流量の目標値を設定する。例えば、放電セルでの放電状態の変動や、スイッチ素子ごとのオン抵抗又は飽和電圧のばらつき等により、放電電流量の目標値と実際の検出値との間には差が生じる。制御部３０は、放電電流量の目標値を実際の検出値と比較し、その差に応じて目標値を補正する。更に、その補正に応じて、分離スイッチ部ＱＳと維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ、Ｑ１Ｘ、Ｑ２Ｘとのそれぞれについて、オン状態に維持されるべきスイッチ素子Ｑ１〜Ｑ４を選択し直す（図４参照）。それにより、放電維持期間ＳＰでの放電電流Ｉの大きさが最適化される。
こうして、本発明の実施形態２による制御部３０は、放電セルの輝度調節についてフィードバック制御を行う。従って、回路素子の品質のばらつきや動作状態の変動に関わらず、その調節能力が更に向上し得る。それ故、ＰＤＰの更なる高画質化と省電力化とが実現できる。

本発明はＰＤＰ駆動装置に関し、上記の通り、放電セルの輝度に応じ、制御対象のスイッチ素子の数を調節する。このように、本発明は産業上利用可能な発明である。

本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１による走査電極駆動部１１とＰＤＰ２０との等価回路図である。 本発明の実施形態１による維持電極駆動部１２とＰＤＰ２０との等価回路図である。 本発明の実施形態１による分離スイッチ部又は維持スイッチ部に含まれる複数のスイッチ素子Ｑ１〜Ｑ４の並列接続を示す図である。 ＡＤＳ方式において、一フィールドに含まれるサブフィールドＳＦ１〜ＳＦ７の構成を示す図である。 本発明の実施形態１について、初期化期間、アドレス期間、及び放電維持期間での、ＰＤＰ２０のアドレス電極Ａ、維持電極Ｘ、及び走査電極Ｙの各電位、放電セルに流れる放電電流Ｉ、並びに、維持電極駆動部１２に含まれる維持スイッチ部Ｑ１Ｘ、Ｑ２Ｘ、及び走査電極駆動部１１に含まれる維持スイッチ部Ｑ１Ｙ、Ｑ２Ｙ、分離スイッチ部ＱＳ、ランプ波形生成部ＱＲ１、ＱＲ２、補助スイッチ素子ＳＡ１、ＳＡ２、走査スイッチ素子ＳＣ１、ＳＣ２の各オン期間を示す波形図である。 本発明の実施形態２によるプラズマディスプレイの構成を示すブロック図である。 特許文献１で開示される、サブフィールド中でのパルス電圧のパターンを示す波形図である。 特許文献１で開示される、サブフィールド中でのパルス電圧の別のパターンを示す波形図である。 特許文献２で開示される、アドレス期間と放電維持期間とでのパルス電圧を示す波形図である。 特許文献３で開示される、サブフィールド中でのパルス電圧を示す波形図である。

符号の説明

１１ 走査電極駆動部
１ 走査パルス生成部
ＳＣ１ ハイサイド走査スイッチ素子
ＳＣ２ ローサイド走査スイッチ素子
ＳＡ１ ハイサイド補助スイッチ素子
ＳＡ２ ローサイド補助スイッチ素子
Ｅ１ 定電圧源
２ 初期化パルス生成部
Ｅｐ 正電圧源
ＱＲ１ ハイサイドランプ波形生成部
ＱＲ２ ローサイドランプ波形生成部
Ｅｎ 負電圧源
ＱＳ 分離スイッチ部
３Ｙ 第一の放電維持パルス生成部
Ｑ１Ｙ 第一のハイサイド維持スイッチ部
Ｑ２Ｙ 第一のローサイド維持スイッチ部
４ 第一の電力回収部
Ｅｓ 電源部
２０ ＰＤＰ
Ｘ ＰＤＰ２０の維持電極
Ｙ ＰＤＰ２０の走査電極
Ｃｐ ＰＤＰ２０のパネル容量

Claims (11)

1. プラズマディスプレイパネル（ＰＤＰ）の維持電極又は走査電極を、特に放電維持期間中、直流電源又は接地導体に接続する複数のスイッチ素子の並列接続、を含むスイッチ部；及び、
   前記スイッチ素子を個別にオンオフさせ、特に放電維持期間ごとに、同時にオンにされるべき前記スイッチ素子の数を変化させる、制御部；
   を有するＰＤＰ駆動装置。
2. 前記スイッチ部を含み、前記スイッチ部のオンオフにより、前記維持電極又は前記走査電極に対して放電維持パルス電圧を印加する放電維持パルス生成部、を有する、請求項１記載のＰＤＰ駆動装置。
3. 前記維持電極又は前記走査電極に対して初期化パルス電圧を印加する初期化パルス生成部、
   前記走査電極に対して走査パルス電圧を印加する走査パルス生成部、及び、
   前記維持電極又は前記走査電極に対して放電維持パルス電圧を印加する放電維持パルス生成部、
   を前記ＰＤＰ駆動装置が有し；
   前記スイッチ部が初期化パルス電圧又は走査パルス電圧の印加時に、前記放電維持パルス生成部を前記初期化パルス生成部又は前記走査パルス生成部から分離する；
   請求項１記載のＰＤＰ駆動装置。
4. 前記スイッチ素子ごとに、前記維持電極又は前記走査電極と前記直流電源又は前記接地導体との間で導通する経路のインピーダンスが異なる、請求項１記載のＰＤＰ駆動装置。
5. 前記複数のスイッチ素子がＦＥＴであり、そのうちの少なくとも一つが他とは異なるオン抵抗を持つ、請求項１記載のＰＤＰ駆動装置。
6. 前記複数のスイッチ素子がバイポーラトランジスタであり、そのうちの少なくとも一つが他とは異なるコレクタ−エミッタ間飽和電圧を持つ、請求項１記載のＰＤＰ駆動装置。
7. 前記複数のスイッチ素子の一部がＦＥＴであり、残りがバイポーラトランジスタである、請求項１記載のＰＤＰ駆動装置。
8. 前記制御部が、外部から受信される映像信号により指示される前記ＰＤＰの放電セルの輝度に応じ、同時にオンにされるべき前記スイッチ素子の数を調節する、請求項１記載のＰＤＰ駆動装置。
9. 前記制御部が更に、前記映像信号に従って同時に点灯すべき前記放電セルの数に応じ、同時にオンにされるべき前記スイッチ素子の数を調節する、請求項８記載のＰＤＰ駆動装置。
10. 前記維持電極又は前記走査電極に対して実際に供給される電流量を検出する電流検出部、を前記ＰＤＰ駆動装置が更に有し；
    前記制御部が更に、前記電流量に応じ、同時にオンにされるべき前記スイッチ素子の数を調節する、請求項８記載のＰＤＰ駆動装置。
11. 内部に封入されたガスの放電により発光する放電セル、及び、
    外部から印加されるパルス電圧を前記放電セルに対して伝達するための維持電極と走査電極、
    を有するＰＤＰ；
    並びに、
    前記維持電極又は前記走査電極を、特に放電維持期間中、直流電源又は接地導体に接続する複数のスイッチ素子の並列接続、を含むスイッチ部；及び、
    前記スイッチ素子を個別にオンオフさせ、特に放電維持期間ごとに、同時にオンにされるべき前記スイッチ素子の数を変化させる、制御部；
    を有するＰＤＰ駆動装置；
    を具備するプラズマディスプレイ。
    

Images