JPWO2009069286A1 - Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法 - Google Patents

Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法 Download PDF

Info

Publication number
JPWO2009069286A1
JPWO2009069286A1 JP2009543659A JP2009543659A JPWO2009069286A1 JP WO2009069286 A1 JPWO2009069286 A1 JP WO2009069286A1 JP 2009543659 A JP2009543659 A JP 2009543659A JP 2009543659 A JP2009543659 A JP 2009543659A JP WO2009069286 A1 JPWO2009069286 A1 JP WO2009069286A1
Authority
JP
Japan
Prior art keywords
fine wall
group iii
iii nitride
substrate
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009543659A
Other languages
English (en)
Other versions
JP5515079B2 (ja
Inventor
克巳 岸野
克巳 岸野
昭彦 菊池
昭彦 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sophia School Corp
Original Assignee
Sophia School Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sophia School Corp filed Critical Sophia School Corp
Priority to JP2009543659A priority Critical patent/JP5515079B2/ja
Publication of JPWO2009069286A1 publication Critical patent/JPWO2009069286A1/ja
Application granted granted Critical
Publication of JP5515079B2 publication Critical patent/JP5515079B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

ＩＩＩ族窒化物構造体が、基板１０２と、基板１０２上に、基板１０２の表面に対して垂直方向に立設され、基板１０２の面内方向に延在する微細壁状構造体１１０と、を備え、微細壁状構造体１１０は、ＩＩＩ族窒化物半導体結晶を含み、微細壁状構造体１１０の高さをｈとし、高さ方向および延在方向と直交する方向における微細壁状構造体の幅をｄとしたとき、ｈがｄよりも大きい。

Description

本発明は、微細壁状構造体を備えるＩＩＩ族窒化物構造体およびＩＩＩ族窒化物構造体の製造方法に関する。
近年、窒化ガリウム（ＧａＮ）等のＩＩＩ族窒化物は、高品質短波長発光ダイオードおよびレーザーダイオードを実現できる素子として注目されている。このようなＩＩＩ族窒化物構造を利用した電子デバイス等の実用化にあたっては解決すべき多くの問題がある。
半導体結晶の成長技術、例えばエピタキシャル技術、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）技術等は、積層方向には制御性を有するが、通常、面内方向に構造を作るためには別の技術を用いて加工する必要がある。結晶加工技術は大別して、結晶成長後に結晶を加工するトップダウン型と、結晶成長前に基板を加工し、結晶成長と同時に構造が作製されるボトムアップ型がある。トップダウン型は加工により結晶にダメージが与えられ、特に微細な構造では表面積が大きくなるために問題となる。一方、ボトムアップ型の作製法は構造の制御性と結晶品質の両方を確保できる場合が多い。
窒化物半導体に関しては、ボトムアップ型の微細構造作製技術として酸化珪素などのマスクを用いる方法がある。マスクの開口部分に選択的に結晶成長するこの方法は気相成長法では実用的に使われている手法であるが、分子線エピタキシー法（以下、ＭＢＥと略記する）においてはマスク上に多結晶が析出してしまう。
Ｍ．Ｙｏｓｈｉｚａｗａらは、窒素源として高周波プラズマ励起の活性窒素を用いるＭＢＥにおいて、窒素過剰下で窒化ガリウムを成長することによって、直径１００ｎｍ程度の微細な柱状の窒化ガリウム結晶を自己組織的に形成する方法を見出した（非特許文献１参照）。
Ｍ．Ｙｏｓｈｉｚａｗａ，Ａ．Ｋｉｋｕｃｈｉ，Ｍ．Ｍｏｒｉ，Ｎ．Ｆｕｊｉｔａ，ａｎｄ Ｋ．Ｋｉｓｈｉｎｏ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３６（１９９７），ｐｐ．Ｌ４５９−Ｌ４６２
しかしながら、従来の方法で製造されるＩＩＩ族窒化物半導体からなる微細結晶は柱状のものは報告されているが、その他の形状の制御についてはほとんど報告されていない。
ＩＩＩ族窒化物半導体の微細結晶のデバイス応用へ向けて、位置および形状のばらつきを低減することが課題となっている。本発明は、上記状況に鑑みてなされたものであり、ＩＩＩ族窒化物半導体結晶を含む微細壁状構造体を選択的に成長させることにより、微細壁状構造体の位置および形状の制御を達成しようとするものである。
本発明者らは、ＩＩＩ族窒化物半導体結晶を含むナノメーターオーダーの微細壁状構造体の成長の位置および形状制御に関して鋭意検討した。その結果、高度に制御された微細壁状構造体の成長が可能となることを見出し、またその位置および形状の制御ができることを見出し、本発明を完成するに至った。
すなわち、本発明は、基板と、前記基板上に、前記基板の表面に対して垂直方向に立設され、前記基板の面内方向に延在する微細壁状構造体と、を備え、前記微細壁状構造体は、ＩＩＩ族窒化物半導体結晶を含み、前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄよりも大きい、ＩＩＩ族窒化物構造体に関するものである。
本発明では、基板上に、所定の形状を有する微細壁状構造体を成長させることが可能であり、高度に制御されたＩＩＩ族窒化物半導体結晶を含む微細壁状構造体を含むＩＩＩ族窒化物構造体を得ることができる。
従って、従来の柱状の微細結晶では実現できなかった種々の用途への可能性が考えられる。たとえば、従来の柱状の微細結晶に比べて、電子デバイスや、光デバイス（たとえば、発光素子）に適用しやすくなる。具体的には、微細壁状構造体の高さを幅よりも大きくすることで、たとえば、微細壁状構造体を複数の層からなるものとすることが可能となり、電子デバイスや、光デバイス（たとえば、発光素子）に適用しやすくなる。
また、本発明の微細壁状構造体では、高さが幅よりも大きくなっている。これにより、微細壁状構造体側面と転位との距離を近くすることができ、転位周辺の応力場と、表面の相互作用により、転位が微細壁状構造体側面に向かってすべり、消失させることができる。
すなわち、転位が微細壁状構造体側面に抜ける確率が高くなり、微細壁状構造体上部の転位をほとんど無くすことが可能となる。従って、基板に存在する残留熱歪みの影響や、基板と、微細壁状構造体との格子不整合に起因する歪みの影響を抑制でき、転位をほとんど有しない微細壁状構造体を得ることができる。
また、本発明は、基板表面に、開口部を有するマスクを形成する工程と、前記基板表面に成長原料を導き、前記開口部において、基板表面と垂直な方向に半導体結晶からなる微細壁状構造体を成長させる工程と、を含み、前記半導体結晶は、ＩＩＩ族窒化物半導体を含み、前記微細壁状構造体は、基板の表面に対して垂直方向に立設され、前記基板の面内方向に延在する形状を有し、前記微細壁状構造体を成長させる前記工程において、前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄよりも大きくなるまで成長を続ける、ＩＩＩ族窒化物構造体の製造方法に関するものである。
基板表面に、開口部を有するマスクを形成することにより、少なくとも基板表面上に所定の形状を有する微細壁状構造体を成長させることができる。
さらに、本発明は、基板表面の所定領域に形成されたチタン（Ｔｉ）からなる表面を有する膜と、少なくとも前記基板表面上に形成されたＩＩＩ族窒化物半導体からなる微細壁状構造体とを含み、前記微細壁状構造体は、前記基板表面に対して垂直方向に立設されているとともに、前記基板の面内方向において一方向に延在しており、前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄより大きく、前記微細壁状構造体が活性層を含む、ＩＩＩ族窒化物半導体光学素子に関するものである。
また、本発明は、基板と、前記基板上に、前記基板の表面に対して垂直方向に立設され、前記基板の面内方向に延在する微細壁状構造体と、を備え、前記微細壁状構造体は、ＩＩＩ族窒化物半導体結晶を含み、前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄよりも大きく、前記基板の表面に、開口部を有し、酸化チタンを含むマスクが設けられており、前記微細壁状構造体は、前記開口部を起点として、基板表面に対して垂直方向に立設されているＩＩＩ族窒化物構造体に関するものである。
本発明では、所定の形状を有する、ＩＩＩ族窒化物半導体結晶を含む微細壁状構造体が提供される。これにより、ＩＩＩ族窒化物構造体の位置および形状の高度な制御が実現される。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本実施形態のＩＩＩ族窒化物構造体を示す概念図である。 本実施形態におけるマスクの形状を示す概念図である。 微細壁状構造体の上部結晶面の形状を示す図である。 微細壁状構造体とその上部結晶面の形状との関係を示す図である。 Ｔｉ膜が形成されたＧａＮ薄膜結晶基板上に成長したＧａＮ微細壁状構造体のＳＥＭ像を示す図である。 Ｔｉ膜が形成されたＧａＮ薄膜結晶基板上に成長したＧａＮ微細壁状構造体のＳＥＭ像を示す図である。 Ｔｉ膜が形成されたＧａＮ薄膜結晶基板上に成長したＧａＮ微細壁状構造体のＳＥＭ像を示す図である。 Ｔｉ膜が形成されたＧａＮ薄膜結晶基板上に成長したＧａＮ微細壁状構造体のＳＥＭ像を示す図である。 Ｔｉ膜が形成されたＧａＮ薄膜結晶基板上に成長したＧａＮ微細壁状構造体のＳＥＭ像を示す図である。 ＧａＮ微細壁状構造体について顕微ＰＬ測定を行った結果を示す図である。 ＧａＮ微細壁状構造体について顕微ＰＬ測定を行った結果を示す図である。 ＧａＮ微細壁状構造体について顕微ＰＬ測定を行った結果を示す図である。 貫通転位の伝播が抑制されている状態を示す図である。
以下、本発明の実施形態について図面を参照して説明する。
本実施形態におけるＩＩＩ族窒化物構造体１００は、図１に示すように、基板１０２と、基板１０２上に、基板１０２の表面に対して垂直方向に立設され、基板１０２の面内方向に延在する微細壁状構造体１１０とを備える。また、微細壁状構造体１１０は、ＩＩＩ族窒化物半導体結晶を含む。ここで、微細壁状構造体１１０は少なくとも基板１０２表面上に形成される。以下、本実施形態において、基板１０２表面上に選択的に微細壁状構造体１１０が形成されている態様について説明する。
微細壁状構造体１１０は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、かつ０≦ｘ＋ｙ≦１）であり、なかでも、ＧａＮを含むものであることが好ましい。
ここで、微細壁状構造体とは、ナノウォールとも称されることもある。本実施形態におけるＩＩＩ族窒化物半導体結晶を含む微細壁状構造体１１０は、基板１０２の表面に対して垂直方向に立設され、基板１０２の面内方向に延在している。また、本実施形態における微細壁状構造体１１０は、高さ方向および延在方向と直交する方向においてナノメーターオーダーの大きさからなる断面を有する壁状構造の単結晶である。また、微細壁状構造体１１０の高さをｈとし、高さ方向および延在方向と直交する方向における微細壁状構造体１１０の幅をｄとしたとき、ｈがｄよりも大きい。したがって、本実施形態の微細壁状構造体１１０においては、基板１０２上に高さ方向よりも幅方向に広がって形成される薄膜状の結晶等は含まれない。例えば、好ましくは比（ｈ／ｄ）が２以上２００以下である。微細壁状構造体１１０がある程度の高さを有することにより、内部に多様な構造体を形成することも可能となる。その結果、種々のデバイスとしての用途の可能性が期待できる。なお、ここでいう微細壁状構造体１１０の高さおよび幅は平均値を用いるものとする。
あるいは、本実施形態における微細壁状構造体１１０は、複数の微細壁状構造体１１０が連結した、微細壁状構造体１１０の連結体として形成されていてもよい。連結体とすることで、結晶を屈曲、分岐等させて、種々の形状の微細壁状構造体１１０を得ることが可能となる。また、本実施形態における微細壁状構造体１１０は、結晶側面に結晶面が現れるので、極めて平坦な側面が容易に得られる。本実施形態における微細壁状結晶は、単一の成長核から成長するため、貫通転位をほとんど含まない。
ここで、貫通転位を含まない理由としては以下の理由が考えられる。
（i）基板からの貫通転位の伝播を抑制する機構として、微細壁状結晶と基板との界面に応力が存在することが考えられる。
(ii)また、微細壁状構造体１１０では、結晶側面と転位との距離が非常に近いため、転位周辺の応力場と、表面の相互作用により、転位が結晶側面に向かってすべり、消失する。
(iii)成長初期の結晶核の幅が、たとえば、数百nmと非常に細く、基板１０２としてGaN基板を使用した場合には、面方位も揃うこととなる。このため、独立して形成された細い成長核が結合する場合においても小傾角粒界が形成されにくく、無転位で結合する。
(iｖ)さらに、マスク１０８をドライエッチングで形成した場合、露出した基板１０２の表面は加工ダメージによる多欠陥層もしくは歪層が形成され、基板１０２から伝播した転位がこの領域で消失もしくは屈曲して微細壁状構造体１１０に伝播しない。
図１３に示すように、成長界面において転位が抑制されている状態が断面透過電子顕微鏡により確認できた（矢印）。
本実施形態のＩＩＩ族窒化物構造体において、さらに基板１０２上に開口部を有するマスク１０８が形成されている。図２は、微細壁状構造体が形成される前のマスク１０８の形状を示す図である。微細壁状構造体１１０は、マスク１０８の開口部を起点として、基板１０２の表面に対して垂直方向に立設される。ここで、マスク１０８は好ましくは、金属からなる表面を有する膜（以下、金属膜と称することもある）である。
本実施形態の微細壁状構造体１１０は、種々の形状を取り得る。また、微細壁状構造体１１０は、マスク１０８に形成される開口部のパターン形状を制御することにより、種々のパターンで形成することができる。微細壁状構造体１１０の形状、幅、高さ等は結晶の成長条件により変動し得るが、通常は以下の通りとなる。以下の幅、高さ等の範囲であれば、貫通転移が非常に少ない微細壁状構造体１１０となる。
微細壁状構造体１１０の形状は、上面視において、面内方向に延在する形状である。例えば、微細壁状構造体１１０は、その延在する方向と直交方向における断面の幅ｄが、ナノメーターオーダーの大きさからなる。微細壁状構造体１１０のかかる幅ｄは、例えば、１０ｎｍ以上、１０００ｎｍ以下、好ましくは５０ｎｍ以上、６００ｎｍ以下である。
ｄを６００ｎｍ以下とすることで、非常に幅の狭い微細壁状構造体１１０となり、転位が特に少ないものとなる。
また、微細壁状構造体１１０の基板表面からの高さｈは、２０ｎｍ以上、１００００ｎｍ以下であり、好ましくは１００ｎｍ以上、６，０００ｎｍ以下、さらに好ましくは１００ｎｍ以上、２，０００ｎｍ以下である。さらに、微細壁状構造体１１０の高さｈと、高さ方向および延在方向と直交する方向における微細壁状構造体１１０の幅ｄとの比（ｈ／ｄ）は、ｈがｄより大きく、好ましくは２以上２００以下、さらに好ましくは４以上、５０以下である。
微細壁状構造体１１０の延在方向における長さは、特に限定されないが、例えば１００ｎｍ以上、２ｃｍ以下である。微細壁状結晶の長さは直線構造の長さおよび連結体としての折り返し構造を有する場合の長さの両方を含む。
ただし、上記数値は例示であり、微細壁状構造体１１０の形状は、基板またはマスクの種類、形状、金属膜厚、結晶成長の条件等と複雑に関連して変動し得る。
本実施形態の微細壁状構造体１１０は、結晶の上面が種々の形状を取り得る。例えば、微細壁状構造体１１０の上部結晶面は、結晶側面に対して垂直、言い換えると基板表面に対して水平な面となる（図３（ａ））。成長条件において、結晶の上面が（０００１）面になりやすい傾向の場合、このような面形状となる（図４）。また、結晶の上面が（１１−２０）になりやすい傾向の場合、上部結晶面が基板表面に対して斜めとなる（図４）。この際、三角錐状に二つの面が形成される場合と、単一面の斜めの結晶面が形成される場合がある（図３（ｂ）および（ｃ））。上部結晶面が斜めに形成される場合、例えばかかる面の傾斜角度は基板表面に対して約４５度である。上部結晶面の形状は、成長条件および微細壁状構造体１１０の間隔等を調整することにより、制御可能である。
(0001)面に形成したIII族窒化物量子井戸構造では、量子面に垂直な方向に格子不整合に起因するピエゾ電界が生じ、量子井戸内で電子と正孔が空間的に分離され、発光効率が低下することがある。これに対し、(0001)面から斜めに傾斜した半極性面ではピエゾ電界の発生係数が(0001)面に比べて小さく、特定の角度においては０となる。このため、上部結晶面を斜めとした斜めファセットを発光素子に使用した場合には、発光効率の高い量子井戸が得られる。
本実施形態において、マスク１０８として金属膜を用いる場合、金属としては、好ましくは高融点金属が挙げられる。例えばチタン、タングステン、モリブデン等である。この中でもチタンが好ましい。金属膜は窒化されていてもよい。例えば、窒化チタン（ＴｉＮ）等である。
また、マスク１０８として、酸化チタン膜（ＴｉＯ２膜）を使用してもよい。酸化チタンは大気中で安定であるため、経時変化が少なく、選択成長の再現性が向上する効果が期待される。マスク１０８を形成する際に、Ｔｉ膜を酸化させて酸化チタン膜としてもよく、酸化チタン膜そのものをはじめからを作成してもよい。
本実施形態における、微細壁状構造体１１０は複数層からなっていてもよい。例えば、微細壁状構造体１１０が複数の異なる層を有していてもよい。例えば、図１に示すように微細壁状結晶１１０は高さ方向の所定の位置に微細壁状構造体１１０を主に構成する材料（半導体層１１０Ａ）とは異なる材料よりなる他の半導体層１１２を含む。かかる他の半導体層１１２は、例えば活性層、すなわち発光や電流の流れる方向の制御などの機能性を有する部位である。このようなＩＩＩ族窒化物構造体は、活性層１１２を含むＩＩＩ族窒化物半導体光学素子として使用することができる。
ここで、活性層１１２は、例えばＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＧａＡｓＮ、ＩｎＮ等からなる。
また、半導体層１１０Ａは、活性層１１２とは組成が異なり、たとえば、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＧａＡｓＮ、ＩｎＮ等からなる。
すなわち、本実施形態におけるＩＩＩ族窒化物半導体光学素子は、例えばＩｎＧａＮ／ＧａＮ（あるいはＩｎｘＧａ１−ｘＮ／ＩｎｙＧａ１−ｙＮ（０<ｘ<１、０<ｙ<１、かつｘ>ｙ）、ＧａＮ／ＡｌＧａＮ、またはＡｌｘＧａ１−ｘＮ／ＡｌｙＧａ１−ｙＮ（０<ｘ<１、０<ｙ<１、かつｘ<ｙ）からなるＭＱＷ（多重量子井戸）構造またはＳＱＷ（単一量子井戸）構造で形成されている。
本実施形態における微細壁状構造体１１０は、以下のような特徴を有する。
第一に、ナノコラムと称される微細柱状結晶と異なり、本実施形態における微細壁状構造体１１０は、基板の面内方向に延在する形状を有する。一方、微細柱状結晶は、断面が略円形状の棒状の形状を有する。微細壁状構造体１１０は、微細柱状結晶では実現できなかった種々の用途への可能性が考えられる。微細壁状構造体１１０を屈曲、結合、分岐等させることにより、様々な光または電子回路への応用が期待できる。例えば、微細壁状構造体１１０が一方向に延在する形状を利用して、光導波路、配線等への応用が考えられる。
また、本実施形態における微細壁状構造体１１０は側面に結晶面が現れるので、極めて平坦な側面が容易に得られる。また、側面の垂直度が極めて高く、微細壁状構造体１１０が高密度に成長しても互いに独立性を維持できる。このような優れた垂直性を利用して、超音波で定在波を形成して微細壁状構造体１１０の間隔を可変にした可変グレーティング等への応用が考えられる。
ここで、微細壁状構造体１１０は基板表面に対して、側面が例えば８７度以上９３度以下の角度で略垂直に立設する。好ましくは、微細壁状構造体１１０は側面が基板表面に対して垂直に立設する。
第二に、本実施形態における微細壁状構造体１１０は、複数の異なる層を有する構造とすることにより、電子デバイスおよび光デバイスの分野においてさらなる応用が可能である。例えば、上述のような活性層を有するヘテロ構造の微細壁状構造体１１０とすることにより、優れた発光特性を付与することが可能となる。
さらに、本実施形態における微細壁状構造体１１０は、上部の結晶面形状を制御することができる。したがって、無極性または半極性の量子井戸を利用できる。これにより、波長シフトの少ない高効率光デバイスを得ることが可能である。
以上より、本実施形態における微細壁状構造体１１０は発光デバイスへの応用が期待される。また、電解放射素子、リング共振器、三次元反射鏡、その他の新機能性素子への応用が考えられる。
次に、本実施形態におけるＩＩＩ族窒化物構造体１００の製造方法を説明する。
まず、基板１０２表面の所定領域に、マスク１０８として、チタン（Ｔｉ）からなる表面を有する膜（以下、Ｔｉ膜）を形成する。Ｔｉ膜は所定のパターンの開口部を有する。Ｔｉ膜の形成工程は、例えば、電子ビーム（ＥＢ）技術を用いて所定領域にパターンを形成する。
具体的には、まず、基板１０２表面にＴｉ膜を蒸着させる。Ｔｉ膜厚は、特に限定されないが、好ましくは、２ｎｍ以上、１００ｎｍ以下である。本実施形態では、基板１０２として窒化ガリウム（ＧａＮ）薄膜結晶を用いる。ＧａＮ薄膜結晶の厚さは例えば、２０ｎｍ以上、６μｍ以下である。その後、ＥＢレジストをＴｉ膜１０８に塗布する。続いて、電子ビーム描画によりＥＢレジストに所望のナノパターンを形成する。ドライエッチングを行い、Ｔｉ膜を除去することにより、所望の位置に開口部が形成される（図２）。以上の工程により、所望のパターンの開口部を有するＴｉ膜が形成される。
また、上記の方法の他に、以下のような方法を用いてもよい。例えば、リフト法においては、まず、レジストを基板に塗布して電子線描画でパターンを形成する。その後に、Ｔｉ等の金属膜を蒸着し、レジストとその上のＴｉ膜を除去することでＴｉパターンを形成する。あるいは、集束イオンビーム法においては、Ｔｉ等の金属膜を直接Ｇａイオンでエッチング除去し、Ｔｉパターンを形成する。
Ｔｉ膜からなるマスク１０８を形成した後、基板１０２表面に成長原料を導き、ＩＩＩ族窒化物半導体結晶として窒化ガリウム（ＧａＮ）からなる微細壁状構造体１１０（半導体層１１０Ａ）を成長させる。かかる工程では、開口部において、基板１０２表面と垂直な方向に半導体結晶からなる微細壁状構造体１１０を成長させる。ここで、Ｔｉ膜上の領域は微細壁状構造体１１０の成長抑制領域として働き、微細壁状構造体１１０の成長が抑制される。図１に示すように、本実施形態では、Ｔｉ膜をマスク１０８として、マスク１０８の開口パターンに沿って基板１０２表面上のみに、選択的に微細壁状構造体１１０が形成される。
このとき、マスク１０８上には、微細壁状構造体１１０を成長させない。
さらに、基板１０２表面にＩｎ、Ｇａ、およびＮの原子を成長原料として導き、ＩｎＧａＮからなる層を微細壁状構造体１１０（半導体層１１２）に成長させる。このＩｎＧａＮ層を高さ１ｎｍ〜１０ｎｍで形成する。続いて、ＧａおよびＮの原子を供給することにより、さらにＧａＮ層（半導体層１１０Ａ）を高さ１ｎｍ〜１０ｎｍで形成する。このように異なる成長原料を供給し、複数層を有するヘテロ構造の微細壁状構造体１１０が形成される。
開口部の垂直方向の断面形状は、特に限定されず、溝底部に近づくにつれて幅が狭くなる逆テーパ状、溝底部に近づくにつれて幅が広くなるテーパ状、または開口部の側面が基板１０２表面に対して垂直であってもよい。
Ｔｉ膜からなるマスク１０８は、所定領域に所定のパターンで形成できる。所定のパターン形状は、特に限定されないが、例えば、ストライプ、リング、放射状、メッシュ形状等が挙げられる（図５乃至９）。これにより、ストライプ、リング、放射状、メッシュ形状等の微細壁状構造体１１０を得ることができる。
本実施形態においては、側面の垂直度が極めて高い微細壁状構造体１１０が容易に得られる。したがって、高密度にストライプパターンを形成した場合であっても、高密度のナノウォールを成長させることが可能である。例えば、間隔１００ｎｍ以下の高密度のナノウォールを互いに独立して成長させることができる。
微細壁状構造体１１０をストライプ形状等に形成するためのマスクパターンの大きさは特に限定されないが、例えばマスク１０８に形成される開口部の線幅または直径は、２０ｎｍ以上、３μｍ以下、好ましくは５０ｎｍ以上、８００ｎｍ以下とすることができる。
微細壁状構造体１１０の成長は、本実施形態では、ＭＢＥ法を用いる。基板表面に前述の高周波プラズマ励起の活性窒素とＩＩＩ属金属を含む成長ガスを成長原料として同時に導き、微細壁状構造体１１０を成長させる。この際の成長条件は、ＩＩＩ属金属に比べて活性窒素の実効的な供給量比を大きくし、壁状結晶が成長する条件とする。
成長温度は３５０℃以上、１２００℃以下であることが好ましい。
ただし、例えば、ＧａＮの場合は結晶成長温度を６００℃以下とすると成長抑制領域にもＧａＮ結晶が成長することが多い。一方、成長温度を高くするほど成長抑制領域に成長するＧａＮの空間密度が減少する。最終的には、成長条件を調整することにより、成長抑制領域にＧａＮを成長させないことも可能である。Ｔｉ膜のマスクの開口パターンに沿って微細壁状構造体１１０を選択的に成長させる成長温度は、ＩＩＩ族金属と活性窒素の供給量や比率にも依存するが、一例として、８５０℃以上１２００℃以下である。
本実施形態は、ＭＢＥ法を用いて微細壁状構造体１１０が形成されることを特徴とする。ＭＢＥ法を用いた結晶成長においては、通常はマスクを用いた場合であってもマスクを覆うように基板全体に薄膜状の結晶が成長する。したがって、マスクの開口パターンのみに選択的に特定の形状を有する結晶を成長させることが困難であった。しかしながら、本実施形態においては、所定の金属からなる表面を有する膜等をマスクとして基板上にパターニングし、結晶の成長条件を調整することにより、ＩＩＩ族窒化物半導体からなる微細結晶の精密な位置と形状制御が可能となった。特に、本実施形態は、金属膜をマスクとして、ナノオーダーの微細壁状構造体を得ることを見出したものである。このような微細壁状構造体を得ることは従来にはなしえなかったことである。
微細壁状構造体１１０を成長させるために、ＭＢＥは以下の条件で行うことが望ましい。温度は、成長させるＩＩＩ族窒化物半導体の種類に応じて適宜選択されるが、３５０℃以上、１２００℃以下の範囲である。例えば、ＧａＮの場合は４００℃以上、１０００℃以下であり、ＡｌＮの場合は５００℃以上、１２００℃以下、およびＩｎＮの場合は３５０℃以上、６００℃以下が好ましい。上記の温度範囲で、窒素リッチの条件下でＭＢＥを行うことにより、窒化物半導体の微細壁状構造体１１０を成長させることができる。
活性層等の微細壁状構造体１１０を主に形成する材料と異なる層を形成する際にも、同様にＭＢＥ法を用いることができる。例えば、基板温度を４５０℃以上、８００℃以下とし、一定の組成比の成長原料を供給する。ＩｎＧａＮ層を形成する場合、例えば、ＩｎｘＧａ１−ｘＮ（ｘ＝０〜０．５）の比とする。
以上に説明した通り、微細壁状構造体１１０は、マスク１０８の開口部に沿って基板１０２表面から垂直方向に立設するように形成することができる。また、上記マスク１０８上において、微細壁状構造体１１０の成長が抑制されるため、所望のパターンでマスク１０８を形成することにより、微細壁状構造体１１０の位置および形状を制御することが可能となる。
上記実施形態では、マスク１０８上に微細壁状構造体１１０を成長させず、マスク１０８が形成されていない基板１０２表面上のみに微細壁状構造体１１０を選択的に成長させる場合について説明したが、マスク１０８上にＧａＮ結晶が形成されてもよい。この場合も、マスク１０８上では微細壁状構造体１１０の成長が抑制される。ここでいう抑制とは、微細壁状構造体１１０がまったく形成されない場合等を含む。
上記マスク１０８で微細壁状構造体１１０の成長が抑制される理由は、必ずしも明らかではなく、推察の域を出ないが、以下の通りである。微細壁状構造体１１０は、少なくとも金属膜等のマスクが形成されていない基板表面上に成長し、マスク上においては微細壁状結晶の成長が抑制される。これは、例えば金属膜の場合、その表面においてガリウム（Ｇａ）等の離脱が基板１０２上よりも促進されるためと推測される。微細壁状構造体１１０の成長中の基板温度を赤外線放射温度計で観察すると、基板１０２上に比べて金属膜１０８上で温度が高くなっていることが確認できた。必ずしも明らかではないが、供給された例えばＧａ原子等の表面拡散から蒸発までの時間が、金属膜１０８上では短くなり、結晶化に関与するＧａ原子の総数がシリコン基板１０２上と比較して減少するものと考えられる。その結果、金属膜１０８上では、微細壁状構造体１１０の成長が他の領域と比較して抑制されるものと考えられる。
また、基板に蒸着された金属の種類が抑制に大きく影響していることも考えられる。Ｔｉ等の金属の物性に着目した場合、これらは他の金属に比べて融点や沸点が高く、共有結合あたりの結合エネルギーが高く、また、熱伝導率が他の金属に比べて低い。また、Ｔｉ等は、共有結合の強さから、表面における未結合の手が少ない。このことから、結合のしやすさが期待できず、ＩＩＩ族窒化物微細壁状結晶の成長開始を抑制したと推測することもできる。
また、結晶成長工程において、金属膜表面には活性窒素が単独またはＩＩＩ族金属と同時に照射される。窒化物形成能を有する金属（ＴｉやＷ）の場合には、金属窒化物（例えば、ＴｉＮ、ＷＮなど）が形成されると推測される。これらの金属窒化物は化学的に安定、すなわち表面には活性な未結合手が少ないので、ＧａやＧａＮ等との結合が弱い。したがって、ＧａやＧａＮ等が表面から脱離するに十分な成長温度の場合、供給されたＧａやＧａＮが結晶成長を持続するに足る十分な大きさとなる前に脱離してしまい、ＧａＮの成長が抑制されるとも考えられる。
以上より、特に、マスク上における温度が基板表面に比べて高い点と、マスク上にＧａＮの成長核が形成されにくい点との相乗効果が予想される。
一方、マスク１０８が形成されていない、基板１０２の露出した表面上では、結晶成長の抑制が生じない。したがって、結果として、微細壁状構造体１１０はマスク１０８上よりも基板１０２の露出表面上において選択的に形成される。基板１０２上に形成される微細壁状構造体１１０は、通常、基板１０２に対して略垂直方向に起立して成長する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、本発明の趣旨を逸脱しない範囲内で上記以外の様々な構成を採用することもできる。
例えば、上記実施形態では、ＧａＮからなる微細壁状構造体を例に挙げて説明したが、微細壁状構造体の構成材料としては、ＧａＮ以外のＩＩＩ族窒化物半導体、例えば、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等の一般式ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、かつ０≦ｘ＋ｙ≦１）で表される窒化物半導体や、ＢＮ等のボロン窒化物等を用いることができる。
また、上記実施形態では、基板の材料として、窒化ガリウム薄膜結晶を用いたが、これに限られず、単結晶シリコン、ＳｉＣ、ＳｉＯ２、Ｓｉ３Ｎ４、サファイア基板等を用いることができる。
微細壁状構造体１１０の成長方法については、上記実施形態ではＭＢＥを用いた例を示したが、有機金属化学気相蒸着法（ＭＯＣＶＤ）、有機金属気相エピタキシー（ＭＯＶＰＥ）法、またはハイドライド気相エピタキシー（ＨＶＰＥ）法を用いてもよい。
また、前記実施形態において、活性層１１２の高さをａとし、高さ方向および延在方向と直交する方向における前記活性層の幅をｂとしたとき、これらの比（ａ／ｂ）が０．０００２以上、４以下であるとしてもよい。
また、活性層１１２の高さａは、量子効果の発現や注入電流密度の増大の観点から、1分子層（0.2nm）以上、500nm以下が好ましい。
また、幅ｄが、ナノメーターオーダーの大きさからなる微細壁状構造体１１０の場合、活性層１１２を厚くすることで、光閉じ込め係数を大きくすることができる。
以下、本発明の実施例についてさらに詳細に説明する。
（実施例１）
ＧａＮ薄膜結晶上に厚さ６ｎｍ〜１８ｎｍのＴｉを蒸着させた。電子ビーム（ＥＢ）描画によりＥＢレジストのナノパターンを形成した。続いて、ドライエッチングによりＴｉ膜を除去し、所望のＴｉ膜パターンを形成した。Ｔｉ膜パターンは、図５（ａ）に示すような、ストライプパターンとした。Ｔｉ膜のパターンは、１μｍ周期で開口部の幅３００ｎｍ±２００ｎｍの直線状のＴｉ膜を形成した。基板を超高真空チェンバーに搬送後、基板温度４００℃で１０分間および８００℃で３分間、高周波プラズマ励起の活性窒素を基板表面に照射して窒化処理を行った。次いで、成長温度７７０℃にて、照射高周波プラズマ励起の活性窒素とガリウムを同時に照射し、窒化ガリウム（ＧａＮ）の微細壁状構造体を１時間成長させた。この際の成長条件はガリウムに比べて活性窒素の実効的な供給量比を大きくし、柱状結晶が成長する条件とした。また、複数層有する微細壁状構造体とするため、途中、成長原料としてＩｎ、Ｇａ、およびＮ原子を導き、ＩｎＧａＮ層を形成した。
図５（ａ）は、ＧａＮ微細壁状結晶成長後の基板表面のＳＥＭ像を示す図である。図中、白い部分がＧａＮ微細壁状結晶、黒い部分がＴｉ膜である。Ｔｉ膜をマスクとして、選択的に微細壁状結晶を成長させることができた。得られたＧａＮ微細壁状構造体は、高さｈが約１０００ｎｍ、高さ方向および延在方向と直交する方向における幅ｄが約３００ｎｍ、これらの比（ｈ／ｄ）が約３．３であった。また、ＧａＮ微細壁状構造体の長さは６μｍ以上であった。
また、基板上に形成された複数の微細壁状構造体について電子顕微鏡観察をしたところ、いずれも基板表面に対して８９〜９１度の角度で形成されていることが確認された。本実施例では、Ｔｉ膜をマスクとして微細壁状結晶を選択的に成長させることができた。
さらに、得られた微細壁状結晶を評価した。図１０に、得られたＧａＮ微細壁状結晶について顕微ＰＬ（Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）測定を行った結果を示す。ここで、倍率２０倍の対物レンズを用い、励起光としてＨｅＣｄ、波長３２５ｎｍを用いた。矢印は微細壁状結晶のストライプ方向を示す。それぞれ図１０（ａ）〜（ｄ）は、青色（図１０（ａ））、緑色（図１０（ｂ））、黄色（図１０（ｃ））、および橙色（図１０（ｄ））の発光について確認したものである。また、図１１（ａ）および（ｂ）は、それぞれＧａＮ微細柱状結晶（ナノコラム）およびＧａＮ連続薄膜結晶について同様の条件で顕微ＰＬ測定を行った際の結果を示す図である。これらの顕微ＰＬ測定において、中心高輝度部分が励起集光部であり、すべて同じ露光条件で撮影を行った。図１０に示すように本実施例において、強いＰＬ発光が確認できた。
（実施例２乃至５）
Ｔｉ膜パターンを変更した以外は、実施例１と同様の条件により、ストライプ形状のＧａＮ微細壁状結晶を成長させた。図５（ｂ）乃至（ｅ）にＧａＮ微細壁状結晶成長後の基板表面のＳＥＭ像を示す。得られたＧａＮ微細壁状結晶は、高さｈが約３５０ｎｍ〜約１，０００ｎｍ、高さ方向および延在方向と直交する方向における幅ｄが、約１００ｎｍ〜約４００ｎｍであった。また、これらの比（ｈ／ｄ）が約１．１〜約１０であった。また、ＧａＮ微細壁状構造体の長さはそれぞれ、１５μｍ以上、２０μｍ以上、２μｍ以上、６μｍ以上であった。
また、基板上に形成された複数の微細壁状構造体について電子顕微鏡観察をしたところ、いずれも基板表面に対して８９〜９１度の角度で形成されていることが確認された。
さらに、本実施例の微細壁状結晶において、強いＰＬ発光が確認できた。
（実施例６）
Ｔｉ膜パターンをリング共振器構造の形状とした以外は、実施例１と同様の条件により、ＧａＮ微細壁状結晶を成長させた。図６にＧａＮ微細壁状結晶成長後の基板表面のＳＥＭ像を示す。
得られたＧａＮ微細壁状結晶の高さｈは、約３００ｎｍ〜約１０００ｎｍであった。微細壁状結晶が面内方向において延在する方向に対して直交する方向における微細壁状結晶の幅ｄは約１００〜３００ｎｍであり、これらの比（ｈ／ｄ）は約３〜約１０であった。長さは約１５０μｍであった。ＩｎＧａＮ活性層の設計値は、高さａが約３ｎｍ、層数は１とした。ＩｎＧａＮ層の幅ｂは前記ｄと同じである。ＩｎＧａＮ活性層の高さａおよび幅ｂの比は約０．０１〜約０．０３であった。また、基板上に形成された複数の微細壁状構造体について電子顕微鏡観察をしたところ、いずれも基板表面に対して８９〜９１度の角度で形成されていることが確認された。本実施例の微細壁状結晶において、強いＰＬ発光が確認できた。
（実施例７）
Ｔｉ膜パターンを放射状とした以外は、実施例１と同様の条件により、ＧａＮ微細壁状結晶を成長させた。図７にＧａＮ微細壁状結晶成長後の基板表面のＳＥＭ像を示す。得られたＧａＮ微細壁状結晶は、高さｈは、約１０００ｎｍ、微細壁状結晶が面内方向において延在する方向に対して直交する方向における微細壁状結晶の幅ｄは約５０ｎｍ〜約４００ｎｍ、長さは５０μｍであった。これらの比（ｈ／ｄ）は約２．５〜約２０であった。ＩｎＧａＮ層の設計値は高さａが約３ｎｍ、層数は１とした。ＩｎＧａＮ層の幅ｂは前記ｄと同じである。ＩｎＧａＮ活性層の高さａおよび幅ｂの比は約０．００７５〜０．０６であった。また、基板上に形成された複数の微細壁状構造体について電子顕微鏡観察をしたところ、いずれも基板表面に対して８９〜９１度の角度で形成されていることが確認された。
さらに、得られた微細壁状結晶を評価した。図１２に、得られたＧａＮ微細壁状結晶について顕微ＰＬ（Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）測定を行った結果を示す。測定は実施例１と同様の条件で行った。本実施例の微細壁状結晶において、強いＰＬ発光が確認できた。
（実施例８）
Ｔｉ膜パターンをメッシュ状とした以外は、実施例１と同様の条件により、ＧａＮ微細壁状結晶を成長させた。図８にＧａＮ微細壁状結晶成長後の基板表面のＳＥＭ像を示す。得られたＧａＮ微細壁状結晶は、高さｈが約３００ｎｍ、微細壁状結晶が面内方向において延在する方向に対して直交する方向における微細壁状結晶の幅ｄが約１５０ｎｍであった。これらの比（ｈ／ｄ）は約２であった。また、周期約３００ｎｍであった。ＩｎＧａＮ層の設計値は高さａが約３ｎｍ、層数は１とした。ＩｎＧａＮ層の幅ｂは前記ｄと同じである。ＩｎＧａＮ活性層の高さａおよび幅ｂの比は約０．０２であった。本実施例の微細壁状結晶において、強いＰＬ発光が確認できた。
（実施例９）
Ｔｉ膜パターンをリング状とした以外は、実施例１と同様の条件により、ＧａＮ微細壁状結晶を成長させた。図９にＧａＮ微細壁状結晶成長後の基板表面のＳＥＭ像を示す。得られたＧａＮ微細壁状結晶は、高さｈが約４００ｎｍ、微細壁状結晶が面内方向において延在する方向に対して直交する方向における微細壁状結晶の幅ｄが約３００ｎｍであった。これらの比（ｈ／ｄ）は約１．３であった。最大の六角形リング共振器の一辺の長さが約６０μｍであった。ＩｎＧａＮ層の設計値は厚さ約３ｎｍ、層数は１とした。ＩｎＧａＮ活性層の高さａおよび幅ｂの比は約０．００９〜約０．０１であった。また、基板上に形成された複数の微細壁状構造体について電子顕微鏡観察をしたところ、いずれも基板表面に対して８９〜９１度の角度で形成されていることが確認された。さらに、得られたＧａＮ微細壁状結晶の上部結晶面は基板表面に対して斜めの面が現れていた。上部結晶面の基板表面に対する角度は約４５度であった。本実施例の微細壁状結晶において、強いＰＬ発光が確認できた。
以上の前記各実施例で得られた微細壁状結晶はいずれも単結晶である。また、前記各実施例で得られた微細壁状結晶はいずれも転位の非常に少ないものであった。微細壁状結晶の幅が１０００ｎｍ以下、なかでも、６００ｎｍ以下である場合には、特に転位の少ないものとなることがわかっている。
なお、前記各実施例では、マスクとして、Ｔｉ膜を使用しているが、タングステン、モリブデン等の膜を使用した場合にも同様の微細壁状結晶が得られることがわかっている。
また、マスクとして酸化チタンを使用した場合にも、同様に、微細壁状結晶が得られることがわかっている。
本発明は、電子デバイスおよび光デバイスの分野において応用可能である。本発明の微細壁状結晶は優れた発光特性を持ち、発光デバイスへの応用が期待される。また、高度に集積された電界効果トランジスタ、さらに、バイオチップ等の技術への応用も考えられる。

Claims (28)

  1. 基板と、
    前記基板上に、前記基板の表面に対して垂直方向に立設され、前記基板の面内方向に延在する微細壁状構造体と、
    を備え、
    前記微細壁状構造体は、ＩＩＩ族窒化物半導体結晶を含み、
    前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄよりも大きい、
    ＩＩＩ族窒化物構造体。
  2. 前記基板の表面に、開口部を有するマスクが設けられており、
    前記微細壁状構造体は、前記開口部を起点として基板の表面に対して垂直方向に立設されている、請求項1に記載のＩＩＩ族窒化物構造体。
  3. 前記マスクは、金属からなる表面を有する膜である、請求項２に記載のＩＩＩ族窒化物構造体。
  4. 高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅ｄが、１０ｎｍ以上、１０００ｎｍ以下である、請求項１乃至３のいずれかに記載のＩＩＩ族窒化物構造体。
  5. 前記微細壁状構造体の高さｈと高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅ｄとの比（ｈ／ｄ）が２以上２００以下である、請求項１乃至４のいずれかに記載のＩＩＩ族窒化物構造体。
  6. 前記微細壁状構造体の高さｈが、２０ｎｍ以上、１００００ｎｍ以下である、請求項１乃至５のいずれかに記載のＩＩＩ族窒化物構造体。
  7. 前記微細壁状構造体が単結晶である、請求項１乃至６のいずれかに記載のＩＩＩ族窒化物構造体。
  8. 複数の前記微細壁状構造体の連結体を含む、請求項１乃至７のいずれかに記載のＩＩＩ族窒化物構造体。
  9. 前記金属がチタン（Ｔｉ）である、請求項３に記載のＩＩＩ族窒化物構造体。
  10. 前記微細壁状構造体の上面が前記基板表面に対して斜めである、請求項１乃至９のいずれかに記載のＩＩＩ族窒化物構造体。
  11. 前記微細壁状構造体が複数層からなる、請求項１乃至１０のいずれかに記載のＩＩＩ族窒化物構造体。
  12. 前記微細壁状構造体が上面視において、ストライプ形状に所定のパターンで形成されている、請求項１乃至１１のいずれかに記載のＩＩＩ族窒化物構造体。
  13. 前記微細壁状構造体が上面視において、リング形状に所定のパターンで形成されている、請求項１乃至１１のいずれかに記載のＩＩＩ族窒化物構造体。
  14. 前記微細壁状構造体が上面視において、放射状に所定のパターンで形成されている、請求項１乃至１１のいずれかに記載のＩＩＩ族窒化物構造体。
  15. 前記微細壁状構造体が上面視において、メッシュ形状に所定のパターンで形成されている、請求項１乃至１１のいずれかに記載のＩＩＩ族窒化物構造体。
  16. 前記ＩＩＩ族窒化物半導体結晶がＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、かつ０≦ｘ＋ｙ≦１）の一般式で表される、請求項１乃至１５のいずれかに記載のＩＩＩ族窒化物構造体。
  17. 前記ＩＩＩ族窒化物半導体結晶が窒化ガリウム（ＧａＮ）を含む、請求項１６に記載のＩＩＩ族窒化物構造体。
  18. 基板表面に、開口部を有するマスクを形成する工程と、
    前記基板表面に成長原料を導き、前記開口部において、基板表面と垂直な方向に半導体結晶からなる微細壁状構造体を成長させる工程と、
    を含み、
    前記半導体結晶は、ＩＩＩ族窒化物半導体を含み、
    前記微細壁状構造体は、基板の表面に対して垂直方向に立設され、前記基板の面内方向に延在する形状を有し、
    前記微細壁状構造体を成長させる前記工程において、前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄよりも大きくなるまで成長を続ける、
    ＩＩＩ族窒化物構造体の製造方法。
  19. 開口部を有するマスクを形成する前記工程において、前記マスクは、金属からなる表面を有する膜である、請求項１８に記載のＩＩＩ族窒化物構造体の製造方法。
  20. 微細壁状構造体を成長させる前記工程において、前記マスク上に、前記微細壁状構造体を成長させない、請求項１８または１９に記載のＩＩＩ族窒化物構造体の製造方法。
  21. 微細壁状構造体を成長させる前記工程において、異なる成長原料を用いて複数層からなる前記微細壁状構造体を成長させる、請求項１８乃至２０のいずれかに記載のＩＩＩ族窒化物構造体の製造方法。
  22. 微細壁状構造体を成長させる前記工程において、分子線エピタキシー法（ＭＢＥ）により前記微細壁状構造体を形成する、請求項１８乃至２１のいずれかに記載のＩＩＩ族窒化物構造体の製造方法。
  23. 微細壁状構造体を成長させる前記工程において、分子線エピタキシー法による前記微細壁状構造体の成長温度を３５０℃以上、１２００℃以下とする、請求項２２に記載のＩＩＩ族窒化物構造体の製造方法。
  24. 微細壁状構造体を成長させる前記工程において、窒素源として高周波プラズマ励起した活性窒素を用いる、請求項１８乃至２３のいずれかに記載のＩＩＩ族窒化物構造体の製造方法。
  25. 基板表面の所定領域に形成されたチタン（Ｔｉ）からなる表面を有する膜と、少なくとも前記基板表面上に形成されたＩＩＩ族窒化物半導体からなる微細壁状構造体とを含み、
    前記微細壁状構造体は、前記基板表面に対して垂直方向に立設されているとともに、前記基板の面内方向において一方向に延在しており、
    前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄより大きく、
    前記微細壁状構造体が活性層を含む、ＩＩＩ族窒化物半導体光学素子。
  26. 前記活性層の高さをａとし、高さ方向および延在方向と直交する方向における前記活性層の幅をｂとしたとき、これらの比（ａ／ｂ）が０．０００２以上、４以下である、請求項２５に記載のＩＩＩ族窒化物半導体光学素子。
  27. 前記活性層が窒化インジウムガリウム（ＩｎＧａＮ）である、請求項２５または２６に記載のＩＩＩ族窒化物半導体光学素子。
  28. 基板と、
    前記基板上に、前記基板の表面に対して垂直方向に立設され、前記基板の面内方向に延在する微細壁状構造体と、
    を備え、
    前記微細壁状構造体は、ＩＩＩ族窒化物半導体結晶を含み、
    前記微細壁状構造体の高さをｈとし、高さ方向および延在方向と直交する方向における前記微細壁状構造体の幅をｄとしたとき、ｈがｄよりも大きく、
    前記基板の表面に、開口部を有し、酸化チタンを含むマスクが設けられており、
    前記微細壁状構造体は、前記開口部を起点として基板の表面に対して垂直方向に立設されている、
    ＩＩＩ族窒化物構造体。
JP2009543659A 2007-11-27 2008-11-26 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法 Expired - Fee Related JP5515079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009543659A JP5515079B2 (ja) 2007-11-27 2008-11-26 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007306654 2007-11-27
JP2007306654 2007-11-27
PCT/JP2008/003471 WO2009069286A1 (ja) 2007-11-27 2008-11-26 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法
JP2009543659A JP5515079B2 (ja) 2007-11-27 2008-11-26 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009069286A1 true JPWO2009069286A1 (ja) 2011-04-07
JP5515079B2 JP5515079B2 (ja) 2014-06-11

Family

ID=40678197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543659A Expired - Fee Related JP5515079B2 (ja) 2007-11-27 2008-11-26 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法

Country Status (6)

Country Link
US (1) US9680058B2 (ja)
EP (1) EP2221854B1 (ja)
JP (1) JP5515079B2 (ja)
KR (1) KR20100108351A (ja)
TW (1) TWI482204B (ja)
WO (1) WO2009069286A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
CN101796212B (zh) * 2007-09-03 2014-04-09 学校法人上智学院 Iii族氮化物结构体以及iii族氮化物半导体微细柱状晶体的制造方法
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
WO2014129544A1 (ja) 2013-02-22 2014-08-28 三菱化学株式会社 周期表第１３族金属窒化物結晶およびその製造方法
US11164939B2 (en) * 2018-06-27 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Tunnel field-effect transistor and method for forming the same
EP3696300A1 (de) 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330610A (ja) * 1998-05-11 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体レーザー
JP2003518737A (ja) * 1999-12-21 2003-06-10 ノース カロライナ ステート ユニバーシティ 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP2004260152A (ja) * 2003-02-07 2004-09-16 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2006025793A1 (en) * 2004-08-31 2006-03-09 Agency For Science, Technology And Research Nanostructures and method of making the same
WO2006025407A1 (ja) * 2004-08-31 2006-03-09 Akihiko Kikuchi 発光素子及びその製造方法
JP2007027298A (ja) * 2005-07-14 2007-02-01 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
JP2007096135A (ja) * 2005-09-29 2007-04-12 Univ Nagoya カーボンナノ構造体を用いたダイオード

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294815A (en) * 1991-07-29 1994-03-15 Ricoh Company, Ltd. Semiconductor light emitting device with terraced structure
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6426512B1 (en) * 1999-03-05 2002-07-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP4457427B2 (ja) * 1999-03-18 2010-04-28 ソニー株式会社 半導体発光装置とその製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
US6635901B2 (en) 2000-12-15 2003-10-21 Nobuhiko Sawaki Semiconductor device including an InGaAIN layer
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
JP4236092B2 (ja) * 2003-01-31 2009-03-11 Ｔｄｋ株式会社 ２次元フォトニック結晶
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
US7595511B2 (en) * 2003-08-08 2009-09-29 Sang-Kyu Kang Nitride micro light emitting diode with high brightness and method of manufacturing the same
KR100650528B1 (ko) 2003-11-06 2006-11-28 (주)나노하이브리드 자외선 레이저용 ＺｎＯ 나노-어레이 및 ＺｎＯ 나노월어레이의 실리콘 기판상의 형성 방법
DE102004025684A1 (de) * 2004-04-29 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4901477B2 (ja) * 2004-10-15 2012-03-21 パナソニック株式会社 窒化化合物半導体素子およびその製造方法
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
US7989926B2 (en) * 2005-09-20 2011-08-02 Showa Denko K.K. Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
US20100212728A1 (en) * 2005-09-29 2010-08-26 Masaru Hori Diode and Photovoltaic Device Using Carbon Nanostructure
PL1798781T3 (pl) * 2005-12-15 2010-03-31 Lg Electronics Inc Dioda LED posiadająca pionową strukturę i sposób jej wytwarzania
US20080073743A1 (en) * 2006-02-17 2008-03-27 Lockheed Martin Corporation Templated growth of semiconductor nanostructures, related devices and methods
US7968359B2 (en) * 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
KR100754407B1 (ko) * 2006-06-08 2007-08-31 삼성전자주식회사 서브마운트 및 이를 구비하는 멀티 빔 레이저 다이오드모듈
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330610A (ja) * 1998-05-11 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体レーザー
JP2003518737A (ja) * 1999-12-21 2003-06-10 ノース カロライナ ステート ユニバーシティ 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP2004260152A (ja) * 2003-02-07 2004-09-16 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2006025793A1 (en) * 2004-08-31 2006-03-09 Agency For Science, Technology And Research Nanostructures and method of making the same
WO2006025407A1 (ja) * 2004-08-31 2006-03-09 Akihiko Kikuchi 発光素子及びその製造方法
JP2007027298A (ja) * 2005-07-14 2007-02-01 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
JP2007096135A (ja) * 2005-09-29 2007-04-12 Univ Nagoya カーボンナノ構造体を用いたダイオード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
UJIAL K. GAUTAM, S. R. C. VIVEKCHAND, A. GOVINDARAJ, C. N. R. RAO: "GaS and GaSe nanowalls and their transformation to Ga2O3 and GaN nanowalls", CHEM. COMMUN., JPN6009005338, 11 July 2005 (2005-07-11), GB, pages 3995 - 3997, XP008137113, ISSN: 0002393354 *

Also Published As

Publication number Publication date
EP2221854A1 (en) 2010-08-25
US20100252836A1 (en) 2010-10-07
TW200924031A (en) 2009-06-01
TWI482204B (zh) 2015-04-21
JP5515079B2 (ja) 2014-06-11
WO2009069286A1 (ja) 2009-06-04
US9680058B2 (en) 2017-06-13
EP2221854B1 (en) 2016-02-24
EP2221854A4 (en) 2015-03-25
KR20100108351A (ko) 2010-10-06

Similar Documents

Publication Publication Date Title
US8129210B2 (en) Manufacturing method of microstructure
TWI395260B (zh) 半導體元件之製造
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
JP5253740B2 (ja) Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
JP5944489B2 (ja) 半導体薄膜構造及びその形成方法
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JP5464518B2 (ja) Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物半導体微細柱状結晶の製造方法
TW200921764A (en) Non-polar III-V nitride material and production method
JP5515079B2 (ja) Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法
JP2006232640A (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
CN115244717A (zh) 半导体结构和制造方法
JP2022105740A (ja) 面発光レーザ及び面発光レーザの製造方法
WO2003028118A1 (fr) Point quantique de nitrure du groupe iii et son procede de production
TWI297959B (ja)
JP5265404B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5043472B2 (ja) Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
JP2006066787A (ja) サファイア基板とそれを用いた発光装置
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP2011171394A (ja) 窒化物半導体薄膜および窒化物半導体規則混晶ならびにその成長方法
JP2010235318A (ja) エピタキシャル基板、半導体素子構造、およびエピタキシャル基板の作製方法
JP5869064B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
Kishino Mechanism of Selective Area Growth by MBE
JP5313976B2 (ja) 窒化物半導体薄膜およびその成長方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5515079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees