本発明は、単純マトリクス型の表示素子を有する表示装置に関し、特にコレステリック液晶などのメモリ性の表示材料を有する単純マトリクス型の表示素子を有する表示装置に関する。
近年、各企業および大学などにおいて、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている応用分野として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやICカードの表示部など、多様な応用形態が提案されている。電子ペーパーの有力な方式の1つに、コレステリック液晶がある。コレステリック液晶は、半永久的な表示保持(メモリ性)や鮮やかなカラー表示、高コントラスト、高解像度といった優れた特徴を有している。
コレステリック液晶は、カイラルネマティック液晶とも称されることがあり、ネマティック液晶にキラル性の添加剤(カイラル材)を比較的多く(数十%)添加することにより、ネマティック液晶の分子がらせん状のコレステリック相を形成する液晶である。
図1Aおよび図1Bは、コレステリック液晶の状態を説明する図である。図1Aおよび図1Bに示すように、コレステリック液晶を利用した表示素子10は、上側基板11と、コレステリック液晶層12と、下側基板13と、有する。コレステリック液晶には、図1Aに示すように入射光を反射するプレーナ状態と、図1Bに示すように入射光を透過するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率n、らせんピッチpから次の式で表される。
λ=n・p
一方、反射帯域Δλは、液晶の屈折率異方性Δnにより大きく異なる。
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板13の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。
次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。
図2は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値(V)を表し、縦軸はコレステリック液晶の反射率(%)を表している。図2に示す実線の曲線Pは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線FCは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
図2において、電極間に所定の高電圧VP100(例えば±36V)を印加して、コレステリック液晶中に相対的に強い電界を発生させると、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をVP100から所定の低電圧(例えば、VF0=±4V)に急激に低下させて、液晶中の電界を急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
一方、電極間に所定の低電圧VF100b(例えば、±24V)を印加し、コレステリック液晶中の相対的に弱い電界を発生させると、液晶分子のらせん構造が完全には解けない状態になる。この状態において、印加電圧をVF100bから低電圧VF0に急激に低下させて、液晶中の電界を急激にほぼゼロにするか、あるいは強い電界を印加し緩やかに電界を除去した場合は、液晶分子のらせん軸が電極に平行になり、入射光を透過するフォーカルコニック状態になる。
また、中間的な強さの電界を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。
以上の現象を利用して、表示を行う。
以上説明した電圧応答特性に基づく駆動方法の原理を、図3Aから図3Cを参照して説明する。
図3Aは電圧パルスのパルス幅が数十msの場合のパルス応答特性を示し、図3Bは電圧パルスのパルス幅が2msの場合のパルス応答特性を示し、図3Cは電圧パルスのパルス幅が1msの場合のパルス応答特性を示す。それぞれの図において、上側にはコレステリック液晶に印加される電圧パルスが示され、下側には電圧−反射率特性が示され、横軸は電圧(V)を表し、縦軸は反射率(%)を表す。液晶の駆動パルスとしてよく知られているように、電圧パルスは、分極による液晶の劣化を防止するために、正極性と負極性のパルスを組み合わせている。
図3Aに示すように、パルス幅が大きい場合には、実線で示すように、初期状態がプレーナ状態だと、電圧をある範囲に上げると、フォーカルコニック状態となり、さらに電圧を上げると、再度プレーナ状態となる。破線で示すように、初期状態がフォーカルコニック状態だと、パルス電圧を上げるにつれて次第にプレーナ状態になる。
パルス幅が大きい場合に、初期状態がプレーナ状態とフォーカルコニック状態のいずれでも必ずプレーナ状態になるパルス電圧は、図3Aでは±36Vである。また、この中間のパルス電圧では、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が得られる。
一方、図3Bに示すように、パルス幅が2msの場合には、初期状態がプレーナ状態では、パルス電圧が10Vでは反射率は変化しないが、それ以上大きな電圧になるとプレーナ状態とフォーカルコニック状態が混在した状態になり、反射率が低下する。反射率の低下量は電圧が大きくなるに従って大きくなるが、36Vよりさらに大きな電圧になると反射率の低下量は一定となる。これは、初期状態がプレーナ状態とフォーカルコニック状態が混在した状態でも同じである。従って、初期状態がプレーナ状態である場合に、パルス幅が2msでパルス電圧が20Vの電圧パルスを1回印加すると、反射率はある程度低下する。このようにしてプレーナ状態とフォーカルコニック状態が混在した状態で反射率が少し低下した状態で、パルス幅が2msでパルス電圧が20Vの電圧パルスをさらに印加すると、反射率はさらに低下する。これを繰り返すと、反射率は所定値まで低下する。
図3Cに示すように、パルス幅が1msの場合には、パルス幅が2msの場合と同様に、電圧パルスを印加することにより反射率が低下するが、反射率の低下具合はパルス幅が2msの場合と比べて小さい。
以上のことから、数十msのパルス幅で36Vのパルスを印加すればプレーナ状態になり、2msのパルス幅で十数Vから20V程度のパルスを印加すればプレーナ状態とフォーカルコニック状態が混在した状態になって反射率が低下し、反射率の低下量は、パルスの累積時間に関係すると考えられる。
コレステリック液晶による多階調表示方法については各種の駆動方法が提案されている。コレステリック液晶の多階調表示の駆動方法は、ダイナミック駆動とコンベンショナル駆動の2つの方法に分けられる。
特許文献1は、ダイナミック駆動法を記載している。しかし、ダイナミック駆動法は、駆動波形が複雑なため、複雑な制御回路およびドライバICを必要とし、パネルの透明電極も低抵抗ものが必要であるため、製造コストが高くなるという問題がある。また、ダイナミック駆動法は、消費電力も大きいという問題がある。
非特許文献1は、コンベンショナル駆動法を記載している。非特許文献1は、液晶特有の累積時間を利用し、短いパルスを印加する回数を調整することで、徐々にプレーナ状態からフォーカルコニック状態へ、あるいはフォーカルコニックからプレーナ状態へ準動画レートの比較的高速で駆動する方法を記載している。
しかし、非特許文献1に記載された駆動方法では、準動画レートの高速であるため駆動電圧が50〜70Vと高くなるため、それがコストアップの要因となる。さらに、非特許文献1に記載された"Two phase cumulative drive scheme"は、"preparation phase"と"selection phase"の2つのステージを用いてプレーナ状態への累積時間とフォーカルコニック状態への累積時間の2方向の累積時間をもちいるため、表示品質の問題がある。また、細かいパルスを何度も印加するため、非特許文献1に記載された駆動方法では、消費電力が大きいという問題もある。
特許文献2および3は、フォーカルコニック状態へのリセットを応用した早送りモードの駆動方法を記載している。この駆動方法は、上記の駆動方法に比べて、比較的高いコントラストが得られるという利点があるが、リセット後の書込みは汎用STNドライバICでは困難な高電圧を必要とし、さらにはプレーナ状態へ向けた累積書込みになるため、半選択・非選択画素へのクロストークが問題になる。他に、この駆動方法も、細かいパルスを何度も印加するため、消費電力が大きいという問題がある。
コンベンショナル駆動法で累積時間を利用して階調を設定する場合、上記のように、短いパルスの印加回数を調整する方法に加えて、パルス幅を異ならせる方法が考えられる。パルス幅を異ならせる方法の方が、短いパルスの印加回数を調整するよりも、消費電力を抑制する上では有利である。以下、パルス幅を異ならせて累積時間を変化させすることにより階調を設定する方法をPWM(Pulse Width Modulation)法と称する。
特許文献4は、コレステリック液晶ではないが、液晶表示装置でパルス幅の異なる正極パルスおよび負極パルスを印加する構成を記載している。図4Aから図4Cは、特許文献4に記載されたパルス幅の異なるパルスの例を示しており、図4A、図4B、図4Cの順でパルス幅が長くなる。図4Aから図4Cに示したパルスは、1単位のパルスの長さが等しく、パルス幅の異なる正極パルスと負極パルスを有する。このようなパルスを利用することにより、液晶の分極による劣化が防止できる。
上記のように、累積時間を異ならせて階調を異ならせる場合、短いパルスを印加する回数を異ならせる方法と、パルス幅を異ならせる方法(PWM法)がある。前者では図3b,図3cに示すような電圧を,また後者では図5に示すような電圧を画素に印加する。コレステリック液晶では、正負にかかわらず大きな電圧を印加すると状態が変化する。コレステリック液晶を利用した液晶表示装置では、横方向に伸びる1スキャンラインずつ書込みを行い、書き込むスキャンラインをシフトする動作を繰り返す。そのため、選択したスキャンラインをグランドレベルに、他の非選択スキャンラインに中程度の電圧(例えば15V)を印加する。縦方向に伸びるデータラインには、大きな電圧(20V)のパルスを印加するが、パルス幅以外の部分の電圧をグランドにすると、非選択スキャンラインの画素で逆極性の大きな電圧(−15V)が印加されることになり、液晶の状態が変化する。このような変化を防止するため、コレステリック液晶を利用した液晶表示装置では、図5に示すように、正極フェーズでは、ベース電圧が+10Vで、パルス電圧が+20V、負極フェーズでは、ベース電圧が−10Vで、パルス電圧が−20Vのパルスを使用する。これにより、非選択スキャンラインの画素には+5Vまたは−5Vが印加されることになり、液晶の状態が変化することはない。選択スキャンラインでは、パルス部分では+20Vまたは−20Vが印加され、それ以外のベース部分では+10Vまたは−10Vが印加される。
図6は、コレステリック液晶などのメモリ性の表示材料を有する単純マトリクス型の表示素子10を使用した従来例の表示装置の全体構成を示す図である。例えば、表示素子10は、A4判XGA仕様で、1024×768画素を有する。電源21は、例えば3V〜5Vの電圧を出力する。昇圧部22は、DC−DCコンバータなどのレギュレータにより、電源21からの入力電圧を36V〜40Vに昇圧する。多電圧生成部23は、昇圧された電圧からロウドライバ(コモンドライバ)26およびカラムドライバ(セグメントドライバ)27に供給する複数の電圧を生成する。クロック源24は、各部の制御に使用するクロックを出力する。ドライバ制御回路25は、いくつかの制御信号を出力してロウドライバ26およびカラムドライバ27の制御を行う。走査(スキャン)ラインデータSLDは、ロウドライバ26がラッチして順にシフトさせるデータである。データ取り込みクロックXCLKは、カラムドライバ27が内部で画像データを転送するためのクロックである。フレーム開始信号DIOは表示ラインの更新を指示する信号である。パルス極性制御信号FRは、印加電圧の極性反転信号である。スキャンシフト信号LP_COMはロウドライバ26において表示ラインの更新を指示する信号である。/DSPOFは、印加電圧の強制オフ(OFF)信号である。カラムデータラッチ信号LP_SEGは、カラムドライバ27において表示ラインの更新を指示する信号である。カラムドライバ27には、画像データが入力される。
ロウドライバ(コモンドライバ)26は768本のスキャンラインを駆動し、カラムドライバ(セグメントドライバ)27は1024本のデータラインを駆動する。RGBの各画素に与える画像データが異なるため、カラムドライバ27は各データラインを独立して駆動する。ロウドライバ26は、RGBのラインを共通に駆動する。ロウドライバ(コモンドライバ)26およびカラムドライバ(セグメントドライバ)27は、それぞれ汎用の2値出力の単純マトリクスドライバが使用される。広く使用されているドライバICには、コモンドライバ用ICおよびセグメントドライバ用ICがあり、さらにモード切替端子に印加する電圧に応じて、コモンドライバとしてもセグメントドライバとしても使用可能なICがある。
図7は、図6の従来の表示装置における階調書込み動作の駆動シーケンスを示すタイムチャートである。LP_COMおよびLP_SEGを印加して表示ラインを更新すると、XCLKに応じて1ライン分のデータをカラムドライバ27に供給し、1024個の画素データをシフトして1ライン分の画素データが揃った時点でLP_COMおよびLP_SEGを印加すると、ロウドライバ26は1スキャンラインに正極フェーズのパルスを出力し、カラムドライバ27は、1024本のデータラインに1ライン分の画像データに対応した正極フェーズのパルスを出力する。正極フェーズのパルスの印加が終了すると、負極フェーズのパルスの印加を行う。これと並行して、上記と同様に次の1ライン分の画素データを供給する。以下、同様の処理を繰り返して、全画面に表示データに応じた正極および負極フェーズのパルスの印加を行う。階調レベルに対応したパルスの累積印加時間を、パルス数で調整する場合は、各データラインごとに印加するパルスの回数を変化させ、パルス長で調整する場合は、各データラインごとに印加するパルス幅を変化させる。
なお、全画素をプレーナ状態にするリセット処理では、全画素に高電圧(例えば36V)でパルス幅の広い正極および負極フェーズで対称のパルスの印加を行う。
図7に示した駆動方法は広く知られているので、これ以上の説明は省略する。
コレステリック液晶を利用した表示装置では、プレーナ状態から中間調レベルに変化させるために印加する階調パルスとしてカラムドライバ(セグメントドライバ)およびロウドライバ(コモンドライバ)は、例えば図8Aに示すようなパルスを出力する。このようなパルスを印加することにより、画素には図8Bに示すような電圧が印加される。
カラムドライバには、V0として20Vが、V21SおよびV34Sとして10Vが、供給され、図8Aに示すように、正極フェーズ(FR=1)では正パルスが、負極フェーズ(FR=0)では負パルスが、出力される。
ロウドライバには、V0として20Vが、V21Cとして15Vが、V341Cとして5Vが、供給され、図8Aに示すように、正極フェーズ(FR=1)では負パルスが、負極フェーズ(FR=0)では正パルスが、出力される。
図8Aのようなパルスが印加されることにより、スキャンラインが選択状態(コモンがオン)で、データラインも選択状態(セグメントがオン)では、正極フェーズ(FR=1)においては20Vが、負極フェーズ(FR=0)では−20Vが印加される。スキャンラインが選択状態(コモンがオン)で、データラインが非選択状態(セグメントがオフ)では、正極フェーズ(FR=1)においては10Vが、負極フェーズ(FR=0)では−10Vが印加される。スキャンラインが非選択状態(コモンがオフン)で、データラインが選択状態(セグメントがオン)では、正極フェーズ(FR=1)においては5Vが、負極フェーズ(FR=0)では−5Vが印加される。スキャンラインが非選択状態(コモンがオフン)で、データラインが非選択状態(セグメントがオフ)では、正極フェーズ(FR=1)においては−5Vが、負極フェーズ(FR=0)では5Vが印加される。
前述のように、図6の表示装置のロウドライバおよびコモンドライバは、汎用の単純マトリクスドライバICで構成するのが一般的である。汎用ドライバICには、セグメントドライバ用ICおよびコモンドライバ用ICのほかに、端子に印加する電圧レベルによりセグメントドライバとして使用するかコモンドライバとして使用するかが選択可能なICがある。そのようなICは、例えば、セイコーエプソン社製STN液晶ドライバS1D17A03/S1D17A04である。
図9は、セグメントドライバとして使用するかコモンドライバとして使用するかが選択可能なモード選択機能付き単純マトリクスドライバICのブロック構成および入出力信号を示す図である。セグメントドライバおよびコモンドライバとして使用するため、シフトレジスタ、データレジスタおよびラッチを有している。
図10Aは、図9のモード選択機能付き単純マトリクスドライバICのセグメントモード時の入力信号と出力電圧の関係を示す図であり、図10Bは、図9のモード選択機能付き単純マトリクスドライバICのコモンモード時の入力信号と出力電圧の関係を示す図である。
図10Aに示すように、セグメントモード時のドライバは、出力制御信号/DSPOFが「高(HIGH:1)」の時にデータラッチ信号に応じた出力を行い、/DSPOFが「低(LOW:0)」の時には出力は所定値V5(例えばGND)になる。データラッチ信号が”1”で、極性制御信号FRが”1”の時にはV0(20V)を出力し、極性制御信号FRが”0”の時にはグランドレベルV5(GND)を出力し、データ信号が”0”で、極性制御信号FRが”1”の時にはV21(10V)を、極性制御信号FR”0”の時にはV34(10V)を出力する。ここで、V0、V21、V34は、外部からドライバに供給される電圧であり、V0≧V21≧V34≧GNDの制限条件を満たす必要がある。
図10Bに示すように、コモンモード時のドライバは、出力制御信号/DSPOFが「高(HIGH:1)」の時にデータラッチ信号に応じた出力を行い、/DSPOFが「低(LOW:0)」の時には出力は所定値V5(例えばGND)になる。データ信号が”1”で、極性制御信号FRが”1”の時にはV5(GND)を出力し、極性制御信号FRが”0”の時にはV0(20V)を出力し、データ信号が”0”で、極性制御信号FRが”1”の時にはV21(15V)を、極性制御信号FR”0”の時にはV34(5V)を出力する。V0、V21、V34は、外部からドライバに供給される電圧であり、V0≧V21≧V34≧GNDの制限条件を満たす必要がある。
図11は、図9のモード選択機能付き単純マトリクスドライバを使用して構成した表示装置の構成を示すブロック図である。図11では、表示素子10、ドライバ制御回路25、単純マトリクスドライバで構成されたロウドライバ26および単純マトリクスドライバで構成されたカラムドライバ27のみを示しており、他の部分は図示を省略している。
図11に示すように、ロウドライバ26のモード選択端子S/CはGNDに接続され、コモンモードに設定される。カラムドライバ27のモード選択端子S/CはHIGH端子に接続され、セグメントモードに設定される。パルス極性制御信号FRおよび出力制御信号/DSPOFは、2つのドライバに共通に入力される。カラムドライバ27のXSCL端子には画像データのシフトクロックが入力され、LP端子にはラッチパルスが入力される。このラッチパルスはロウドライバ26のLP端子にも入力され、ラインシフトクロックとして作用する。カラムドライバ27のデータ入力端子(8ビット入力であればD0−D7)には画像データが入力される。ロウドライバ26のイネーブル端子EIO1には、スキャンラインデータSLDが入力される。SLDは、通常のスキャン動作であれば、開始時に1になり、以後0の状態に維持される。他の端子についての説明は省略する。また、制御信号は、基本的には図7と同じなので、詳しい説明は省略する。
特開2001−228459号公報
特開2000−147466号公報
特開2000−171837号公報
特開平4−62516号公報
Y.-M. Zhu, D-K. Yang, Cumulative Drive Schemes for Bistable Reflective Cohlesteric LCDs, SID 98 DIGEST, pp798-801, 1998
単純マトリクスのコレステリック液晶表示装置のコモンドライバの標準的な動作シーケンスは、最初に1番目のスキャン電極Yiを書込みラインとして選択した後、ラインシフトクロックを入力することで選択ラインを順次移動させる。このように、表示ラインを1ラインずつ書き込むのは非常に容易に行える。
横線、白または黒の帯部など、画像データが同一のラインを同時に書き込めば、表示装置における書込み速度を向上できるので、このような書込み処理を可能にすることが要求されている。図12Aおよび図12Bは、このような書込み処理を説明する図である。図12Aは、画像データが同一の2ラインを同時に書き込む場合を示す。図12Bは、帯状のパターンの黒部分をなす多数のラインを同時に書き込む場合を示す。
本出願人は、上記のように選択ラインを順に移動するのではなく、コモンドライバで任意のスキャン電極Ykから書込みを行うシーケンスを実現する発明を、特願2007−805798で出願している。この発明によれば、最初に1番目のスキャン電極Yiを書込みラインとして選択した後、表示素子の応答時間よりも十分に周期の短いラインシフトクロックを連続して入力することで、選択ラインをYiまで表示を変化させずに移動する。
しかしながら、この方法では、書込みを行うべき選択ラインをランダムに設定するには、(1)選択ラインの指定データをシリアル化する必要があり、(2)選択ラインか選択ラインでないかによってクロック周波数を高周波数にするかしないかを制御する必要があるため、回路が複雑になる。そのため、この方法は、複雑な回路を必要としない連続したラインの頭出しには使用できても、それ以外に適用するのはコスト的に問題があった。
本発明は、単純マトリクスのコレステリック液晶表示素子の駆動制御装置において、書込みを行うべき複数の連続していないラインをランダムに選択可能にすることを目的とする。
上記目的を実現するため、本発明の表示装置は、カラムドライバをセグメントモードの汎用単純マトリクスドライバで構成し、ロウドライバをセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバで構成し、表示素子への表示データの書込みは、ロウドライバおよびカラムドライバの出力を無効化し、ロウドライバをセグメントモードにした状態で、ロウドライバに選択ライン指定データを書込みおよびカラムドライバに画像データを書込んだ後、ロウドライバをコモンモードにした後、ロウドライバおよびカラムドライバの出力を有効にすることにより行うことを特徴とする。
本発明によれば、セグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバをロウドライバとして使用して、ドライバの出力有効/無効およびロウドライバのモード選択を適切に制御することにより、書込みを行うべき複数の連続していないラインを、ラインシフトクロックの周波数を制御することなく、ランダムに選択可能になる。
セグメントモードのドライバにおいて、画像データを供給する代わりに選択ライン指定データを供給すれば、選択ライン指定データに対応した出力を容易に行うことができる。しかし、前述のように、汎用単純マトリクスドライバは供給する電圧の制約条件を有しており、セグメントモードに設定した汎用単純マトリクスドライバはコモンモードの電圧の制約条件を満たすことができない。従って、セグメントモードのドライバをそのままコモンドライバとして、言い換えればロウドライバとして使用することはできない。
そこで、本発明では、ロウドライバをセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバで構成し、選択ライン指定データを供給する時にはセグメントモードに設定し、選択ライン指定データの書込みが完了した時点でコモンモードに設定して出力を行う。
従来、セグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバを使用する場合、モード切替端子に所定の電圧を印加して、セグメントモードとコモンモードのいずれかで使用し、装置に組み込んだ後モード変更することは行われていなかった。これは、ドライバのモード切替時にはノイズが発生するためである。コレステリック液晶のようなメモリ性のある表示材料を使用する表示素子は、メモリ性があるため、ノイズの表示への影響が大きい。図7に示すように、画像データのドライバへの書き込みと並行してドライバからの出力が行われており、ドライバからの出力が行われている時にモードの切替を行うと、モード切替に起因するノイズが表示に影響し、表示品質を劣化させる。
そこで、本発明では、ロウドライバをセグメントモードに設定して選択ライン指定データを書き込んでいる間はカラムドライバとロウドライバの両方の出力を無効化することにより、モード切替に起因するノイズが表示に影響しないようにする。
ドライバの出力の有効化/無効化およびモード切替に起因するノイズが十分に小さくなるにはある程度の時間が必要であることが判明した。そこで、ロウドライバおよびカラムドライバの出力の無効化が完了してからロウドライバをセグメントモードにする動作を開始するまでの時間は1μs以上であり、ロウドライバのセグメントモードへの変更が完了してからロウドライバへの選択ライン指定データの書込みおよびカラムドライバへの画像データの書込みを開始するまでの時間は1μs以上であり、ロウドライバへの選択ライン指定データの書込みおよびカラムドライバへの画像データの書込みが完了してからロウドライバのコモンモードへの変更を開始するまでの時間は2μs以上であり、ロウドライバのコモンモードへの変更が完了してからロウドライバおよびカラムドライバの出力の有効化を開始するまでの時間は1μs以上であることが望ましい。
ノイズの影響が低減されるように上記のような時間を設ける必要があるので、書込み速度はその分だけ低下する。このため、動画を表示する通常のSTN液晶表示装置には適用するのは現状では難しいが、電子ペーパーに使用されるコレステリック液晶表示装置であれば、ライン駆動周期が通常のSTN液晶表示装置に比べて1000倍程度長くても許容されるため、書込み速度の低下は問題ない。
ロウドライバに選択ライン指定データを書込むためのクロックは、カラムドライバに画像データを書込むクロックと共通でよい。
ロウドライバおよびカラムドライバの出力を無効化は、セグメントモードの汎用単純マトリクスドライバおよびセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバの出力電圧を所定値以下にするための制御信号を印加することにより行う。また、ロウドライバおよびカラムドライバの出力を無効化は、セグメントモードの汎用単純マトリクスドライバおよびセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバのドライバ出力用電源端子の電圧を所定値以下にすることにより行うことも可能である。
本発明は、メモリ性のある表示材料を使用する表示装置であれば適用可能であるが、特にコレステリック相を形成する液晶を使用する電子ペーパーのような表示装置に適用するのが好ましい。
コレステリック相を形成する液晶を使用する表示装置では、初期階調状態はプレーナ状態であり、初期階調状態以外の階調状態は、プレーナ状態とフォーカルコニック状態が混在した状態であり、混在比により中間調の値が決定される。表示素子は、画素に初期化電圧パルスを印加して初期階調状態にした後、初期化された画素に対して階調電圧パルスを印加して初期階調状態以外の階調状態にされ、階調パルスの印加される累積時間が、階調状態の値に関係する。表示素子は、複数の異なる反射光を呈する複数の表示素子が積層された積層構造を備えることにより、カラー表示が可能である。
また、本発明の異なる態様として、セグメントモードとコモンモードの切替が可能であり、表示素子への表示データの書込み時に、出力を無効化した後、セグメントモードに変化し、選択ライン指定データを読み込んだ後、コモンモードに変化した後、出力を有効にするように動作することを特徴とするロウドライバを実現してもよい。このようなロウドライバが提供されるならば、本発明の表示装置を容易に実現できる。
図1Aは、コレステリック液晶のプレーナ状態を説明する図である。
図1Bは、コレステリック液晶のフォーカルコニック状態を説明する図である。
図2は、パルス電圧によるコレステリック液晶の状態変化を説明する図である。
図3Aは、コレステリック液晶に印加する大きな電圧と広いパルス幅のパルスによる反射率の変化を説明する図である。
図3Bは、コレステリック液晶に印加する中間電圧と狭いパルス幅のパルスによる反射率の変化を説明する図である。
図3Cは、コレステリック液晶に印加する中間電圧とより狭いパルス幅のパルスによる反射率の変化を説明する図である。
図4Aは、液晶に印加する対称パルスのパルス幅が狭い例を示す図である。
図4Bは、液晶に印加する対称パルスのパルス幅が中位の例を示す図である。
図4Cは、液晶に印加する対称パルスのパルス幅が広い例を示す図である。
図5は、コレステリック液晶に印加する対称パルスの例を示す図である。
図6は、コレステリック液晶を使用する従来の表示装置の概略構成を示す図である。
図7は、従来の表示装置の駆動シーケンスを示すタイムチャートである。
図8Aは、表示装置における汎用セグメントドライバと汎用コモンドライバの出力パルスを示す図である。
図8Bは、図8Aの出力パルスによる液晶の印加電圧を示す図である。
図9は、汎用の単純マトリクスドライバの構成を示す図である。
図10Aは、汎用の単純マトリクスドライバのセグメントモード時の出力電圧を示す図である。
図10Bは、汎用の単純マトリクスドライバのコモンモード時の出力電圧を示す図である。
図11は、汎用の単純マトリクスドライバを使用した従来の表示装置の概略構成を示す図である。
図12Aは、複数ライン同時駆動例を説明する図である。
図12Bは、複数ライン同時駆動例を説明する図である。
図13は、本発明の実施形態のカラー表示装置のコレステリック液晶素子の積層構造を示す図である。
図14は、実施形態のカラー表示装置の1個のコレステリック液晶素子の構造を示す図である。
図15は、本発明の第1実施形態のカラー表示装置の概略構成を示す図である。
図16は、第1実施形態の表示装置の階調書込み動作を説明する図である。
図17は、第1実施形態の表示装置の駆動シーケンスを示すタイムチャートである。
図18は、本発明の第2実施形態のカラー表示装置の概略構成を示す図である。
図19は、第2実施形態の表示装置の駆動シーケンスを示すタイムチャートである。
図20は、本発明の第3実施形態のカラー表示装置の概略構成を示す図である。
図21は、本発明の第4実施形態のカラー表示装置の概略構成を示す図である。
図22は、第4実施形態の表示装置の駆動シーケンスを示すタイムチャートである。
符号の説明
10 表示素子
21 電源
22 昇圧部
25 ドライバ制御回路
26 ロウドライバ(単純マトリクスドライバ)
27 カラムドライバ(単純マトリクスドライバ)
以下、図面を参照して本発明の実施形態を説明する。
図13は、本発明の実施形態で使用する表示素子10の構成を示す図である。図13に示すように、この表示素子10は、見る側から順番に、青(ブルー)用パネル10B、緑(グリーン)用パネル10G、および赤(レッド)用パネル10Rの3枚のパネルが積層されており、レッド用パネル10Rの下側には光吸収層17が設けられている。パネル10B、10Gおよび10Rは、同じ構成を有するが、パネル10Bは反射の中心波長が青色(約480nm)、パネル10Gは反射の中心波長が緑色(約550nm)、パネル10Rは反射の中心波長が赤色(約630nm)になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル10B、10Gおよび10Rは、青層用制御回路18B、緑層用制御回路18Gおよび赤層用制御回路18Rで、それぞれ駆動される。
図14は、1枚のパネル10Aの基本構成を示す図である。実施形態で使用するパネルについて、図14を参照して説明する。
図14に示すように、表示素子10Aは、上側基板11と、上側基板11の表面に設けられた上側電極層14と、下側基板13の表面に設けられた下側電極層15と、シール材16と、を有する。上側基板11と下側基板13は、電極が対向するように配置され、間に液晶材料を封入した後シール材16で封止される。なお、液晶層12内にスペーサが配置されるが図示は省略している。上側電極層14と下側電極層15の電極には、駆動回路18から電圧パルス信号が印加され、それにより液晶層12に電圧が印加される。液晶層12に電圧を印加して、液晶層12の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。
上側基板11と下側基板13は、いずれも透光性を有しているが、パネル10Rの下側基板13は不透光性でもよい。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、PET(ポリエチレンテレフタレート)やPC(ポリカーボネート)などのフィルム基板を使用してもよい。
上側電極層14と下側電極層15の電極の材料としては、例えば、インジウム錫酸化物(ITO: Indium Tin Oxide)が代表的であるが、その他インジウム亜鉛酸化物(IZO: Indium Zic Oxide)などの透明導電膜を使用することが可能である。
上側電極層14の透明電極は、上側基板11上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層15の透明電極は、下側基板13上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板11と下側基板13は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。電極上には絶縁性のある薄膜が形成される。この薄膜が厚いと駆動電圧を高くする必要がある。逆に、薄膜がないとリーク電流が流れるため、消費電力が増大するという問題を生じる。ここでは、薄膜は比誘電率が約5であり、液晶よりもかなり低いため、薄膜の厚さは約0.3μm以下とするのが適している。
なお、この絶縁性薄膜は、SiO2の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。
上記のように、液晶層12内にスペーサが配置され、上側基板11と下側基板13の間隔、すなわち液晶層12の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは3.5μm〜6μmの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、逆のこの値より大きいと駆動電圧が上昇する。
液晶層12を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を10〜40重量%(wt%)添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を100wt%とした時の値である。
ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性(Δε)が15〜35の範囲の液晶材料であることが望ましい。誘電率異方性が15以上であれば、駆動電圧が比較的低くなり、この範囲より大きいと駆動電圧自体は低下するが比抵抗が小さくなり、特に高温時の消費電力が増大する。
また、屈折率異方性(Δn)は、0.18〜0.24であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるのに加えて、粘度も高くなり、応答速度が低下する。
図15は、本発明の第1実施形態の表示装置の構成を示す図である。図15は、図11に対応する図であり、図示していないが他にも図6に示す要素などが含まれる。
図15に示すように、本実施形態の表示装置は、ドライバ制御回路25と、ロウドライバ26と、カラムドライバ27と、表示素子10と、を有する。
表示素子10は、A4判XGA仕様で、1024×768画素を有するドライバ制御回路25は、クロック源24からの基本クロックおよび画像データに基づいて制御信号を生成して、ロウドライバ26およびカラムドライバ27に供給する。
ロウドライバ26は768本のスキャンラインを駆動し、カラムドライバ27は1024本のデータラインを駆動する。RGBの各画素に与える画像データが異なるため、カラムドライバ27は各データラインを独立して駆動する。ロウドライバ26は、RGBのラインを共通に駆動する。ロウドライバ26およびカラムドライバ27は、図9に示したようなセグメントモードとコモンモードに切替可能な単純マトリクスドライバで構成される。カラムドライバ27はセグメントモードのみで使用されるので、図15に示すように、モード選択端子S/Cは高(HIGH)電圧端子に接続されている。ロウドライバ26のモード選択端子S/Cには、ドライバ制御回路25からのモード切替信号が入力され、セグメントモードとコモンモードが切替可能である。
カラムドライバ27のXSCL端子、LP端子、/DSPOF端子、FR端子およびデータ入力端子Dn(D0−D7)には、ドライバ制御回路25から、画像データクロック、画像データ確定パルス、出力無効化信号/DSPOF、パルス極性制御信号FRおよび画像データが入力される。なお、ここでは画像データはドライバ制御回路25から出力されるように示したが、表示データ生成回路からドライバ制御回路25を介さずに直接カラムドライバ27に入力されるようにしてもよい。
ロウドライバ26のXSCL端子、LP端子、/DSPOF端子、FR端子、S/C端子およびデータ入力端子Dn(D0−D7)には、ドライバ制御回路25から、ラインデータクロック、ラインデータ確定パルス、出力無効化信号/DSPOF、パルス極性制御信号FR、モード切替信号および選択ライン指定データSLDが入力される。なお、ここでは選択ライン指定データSLDはドライバ制御回路25から出力されるように示したが、表示データ生成回路からドライバ制御回路25を介さずに直接ロウドライバ26に入力されるようにしてもよい。
ドライバの他の端子は、本発明と直接関係しないので説明は省略する。
次に、第1実施形態における画像の書込み動作を説明する。
画像の書込み動作を行う前に、全画素に図3Aに示した±36Vの数十ms以上のパルス幅の電圧パルスを印加して、全画素をプレーナ状態にする。
図16は、実施形態の表示装置における階調書込み動作を説明する図である。図16において、1駆動サイクルは、少なくとも1以上のスキャンライン(電極)にスキャンパルスが印加され、スキャンパルスが印加されたスキャンラインの画素に階調書込みパルスが印加されて階調が書き込まれる期間である。1駆動サイクルにおいてスキャンパルスが印加されるスキャンラインが複数の場合には、それら複数のラインは同一の画像データを有する。図16に示すように、1駆動サイクルは、ドライバへのデータの転送とドライバからの電圧の出力の2つのステップを有し、出力ステップは、さらに正極フェーズと負極フェーズを有する。正極フェーズでは正極性の階調書込みパルスが出力され、負極フェーズでは負極性の階調書込みパルスが出力される。
図7に示すように、従来例では、ドライバへのデータの転送とドライバからの電圧出力は少なくとも一部が並行して行われたが、本実施形態では、ドライバへのデータの転送とドライバからの電圧出力は順に行われ、並行しては行われない。
図17は、本実施形態における1駆動サイクルの動作を示すタイムチャートである。1駆動サイクルのデータ転送ステップは、次のステップAからFを有する。
ステップAでは、出力無効化信号/DSPOFを低(LOW:0)にして、ロウドライバ26およびカラムドライバ27の出力がV5(GND)になるようにする。
ステップBでは、モード切替信号を高(HIGH:1)にして、ロウドライバ26をセグメントモードにする。
ステップCでは、ロウドライバ26に選択ライン指定データSLDを書き込む。この書込みは、8ビットの選択ライン指定データSLDをラインシフトクロックに同期してロウドライバ26に供給し、ロウドライバ26はラインシフトクロックに同期して選択ライン指定データSLDをデータレジスタに記憶することにより行う。
ステップDでは、モード切替信号を0にして、ロウドライバ26をコモンモードにする。
ステップEでは、出力無効化信号/DSPOFを1にして、ロウドライバ26およびカラムドライバ27の出力を有効にし、これに応じて選択ライン指定データSLDに対応して選択ラインが設定される。
ステップFでは、カラムドライバ27に画像データを書き込む。この書込みは、8ビットの画像データを画像データクロックに同期してカラムドライバ27に供給し、カラムドライバ27は画像データクロックに同期して画像データをデータレジスタに記憶することにより行う。
図17に示すように、ステップAからEはこの順に行われ、ステップFはステップBとステップDの間に行われ、ステップCとステップFを並行に行うことも可能である。
ステップCおよびステップFが完了した後、ステップDおよびステップEを行うことにより、出力ステップに入る。出力ステップでは、カラムドライバ27はセグメントモードであり、ロウドライバ26はコモンモードであるので、それぞれに従来と同じ電圧V0、V21、V34を供給しておけば、コレステリック液晶の駆動に必要な電圧のパルスが出力できる。出力ステップの前半の正極フェーズではパルス極性制御信号FRは1になり、正極性の階調書込みパルスが印加され、後半の負極フェーズではパルス極性制御信号FRは0になり、負極性の階調書込みパルスが印加される。正極性の階調書込みパルスと負極性の階調書込みパルスは対称であり、階調レベルはパルス幅で制御される。なお、パルス幅の狭い正と負の階調書込みパルスを印加する回数により階調レベルを制御する場合には、パルス極性制御信号FRをパルスの周期に対応させて1と0に変化させる。
選択ライン指定データSLDにおいて1の部分が選択ラインに設定されるので、1の部分が複数あれば複数のラインが選択される。しかも、選択ライン指定データSLDは、1駆動サイクルごとに任意に設定可能であるから、選択ラインを任意に設定できる。
以上説明したように、本実施形態では、ステップAとステップEの間のロウドライバ26およびカラムドライバ27の出力が無効化されている間に、ステップBおよびステップDのモード切替が行われるので、たとえモード切替に起因してノイズが発生しても、表示素子の表示は影響されない。
図18は、本発明の第2実施形態の表示装置の構成を示す図である。図19は、第2実施形態の表示装置の1駆動サイクルの動作を示すタイムチャートである。第2実施形態でも、図16に示すように、1駆動サイクルは転送ステップと出力ステップとを有する。なお、図19では、転送ステップのみを示し、出力ステップは図示を省略している。
第2実施形態は、ラインデータクロックの代わりに画像データクロックを、ラインデータ確定パルスの代わりに画像データ確定パルスを、使用することが第1実施形態と異なり、他の部分は同じである。
ステップCの開始と同一のタイミングでステップFが開始され、ステップDが開始される前に、ステップCとステップFの処理が同一タイミングで完了する。ステップCでは、ロウドライバ26は、8ビットの選択ライン指定データSLDを、画像データクロックに同期して記憶する。
ここで、第2実施形態の表示装置を以下のような仕様で製作して動作を確認した。
表示素子10は、XGA仕様のコレステリック液晶表示素子で、データ電極が1024本、スキャン電極が768本である。
単純マトリクスドライバは、前述のセイコーエプソン製のSTN液晶ドライバS1D17A03/S1D17A04である。
ステップAとステップBの時間間隔は2μs、ステップBとステップCおよびステップFの開始の時間間隔は2μs、ステップFにおける画像データの最終8ビットの書込みから画像データ確定パルスの印加までの時間間隔は6μs、ステップCおよびステップFの完了からステップDまでの時間間隔は2μs、ステップDからステップEまでの時間間隔は2μsである。
このような条件で、所望の書込みが行え、表示素子10の表示に顕著なノイズを生じないことを確認した。
なお、ステップAとステップBの時間間隔は1μs以上、ステップBとステップCおよびステップFの開始の時間間隔は1μs以上、ステップCおよびステップFの完了からステップDまでの時間間隔は2μs以上、ステップDからステップEまでの時間間隔は1μs以上であれば、正常な動作が可能である。
単純マトリクスドライバの中には、出力を無効化する制御信号を有さないものもある。次に説明する第3実施形態の表示装置は、そのような単純マトリクスドライバを使用した例である。
図20は、本発明の第3実施形態の表示装置の構成を示す図である。なお、パルス極性制御信号FRなどの信号は図示を省略している。駆動シーケンスは、第2実施形態と同じである。第3実施形態においては、図20に示すように、出力無効化信号に応じてロウドライバ26およびカラムドライバ27を構成する2個の単純マトリクスドライバのドライバ出力用電源(VDDH、V0、V21、V34、V5)をグランドレベル(GND)に設定する電源遮断回路31が、設けられている。他の構成は第2実施形態と同じであるので、説明は省略する。
第1から第3実施形態では、ロウドライバ26およびカラムドライバ27を構成する2個の単純マトリクスドライバとは別に、ドライバ制御回路25を設けたが、図21に示すように、ロウドライバ26を構成する単純マトリクスドライバにドライバ制御回路25を内蔵することも可能である。また、単純マトリクスドライバのベアチップとドライバ制御回路のベアチップを同一パッケージ内に収容して1チップ化することも可能である。
図21は、本発明の第4実施形態の表示装置の構成を示す図である。第4実施形態では、パッケージ41内にロウドライバ26を構成する単純マトリクスドライバのベアチップとドライバ制御回路25のベアチップを収容した。他の部分は、第2実施形態と同じである。ドライバ制御回路25には、クロックCLOCKと1駆動サイクルの開始を指示するSTART信号が入力され、ドライバ制御回路25はこれらの信号に基づいて、図22に示すような駆動シーケンスを行う制御信号を生成して出力する。クロックCLOCKは、画像データクロックと同一周期であることが望ましい。
第4実施形態では、START信号が入力されると、ステップAおよびステップBが自動的に実行され、外部からカラムドライバ27に供給される画像データおよびロウドライバ26に供給される選択ライン指定データを、画像データクロックに同期して連続して記憶し、画像データおよび選択ライン指定データが所定数に達した時点で、ステップDおよびEが自動的に実行される。
以上説明したように、本発明によれば、単純マトリクスドライバの制約条件V0≧V21≧V34≧V5を満たした上で、走査用ドライバ(ロウドライバ)として単純マトリクスドライバを使用して、複数ライン同時駆動が可能になり、書込み時間を短縮できる。
以上、本発明の実施例を説明したが、他にも各種の実施例が可能であるのはいうまでもない。例えば、本発明は、コレステリック液晶を使用した表示素子以外にも、メモリ性を有する単純マトリクス型の表示素子であれば、適用可能である。
また、各種の条件は、対象とする表示素子の仕様に応じて決定すべきであることは言うまでもない。
本発明は、単純マトリクス型の表示素子を有する表示装置に関し、特にコレステリック液晶などのメモリ性の表示材料を有する単純マトリクス型の表示素子を有する表示装置に関する。
近年、各企業および大学などにおいて、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている応用分野として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやICカードの表示部など、多様な応用形態が提案されている。電子ペーパーの有力な方式の1つに、コレステリック液晶がある。コレステリック液晶は、半永久的な表示保持(メモリ性)や鮮やかなカラー表示、高コントラスト、高解像度といった優れた特徴を有している。
コレステリック液晶は、カイラルネマティック液晶とも称されることがあり、ネマティック液晶にキラル性の添加剤(カイラル材)を比較的多く(数十%)添加することにより、ネマティック液晶の分子がらせん状のコレステリック相を形成する液晶である。
図1Aおよび図1Bは、コレステリック液晶の状態を説明する図である。図1Aおよび図1Bに示すように、コレステリック液晶を利用した表示素子10は、上側基板11と、コレステリック液晶層12と、下側基板13と、有する。コレステリック液晶には、図1Aに示すように入射光を反射するプレーナ状態と、図1Bに示すように入射光を透過するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率n、らせんピッチpから次の式で表される。
λ=n・p
一方、反射帯域Δλは、液晶の屈折率異方性Δnにより大きく異なる。
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板13の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。
次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。
図2は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値(V)を表し、縦軸はコレステリック液晶の反射率(%)を表している。図2に示す実線の曲線Pは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線FCは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
図2において、電極間に所定の高電圧VP100(例えば±36V)を印加して、コレステリック液晶中に相対的に強い電界を発生させると、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をVP100から所定の低電圧(例えば、VF0=±4V)に急激に低下させて、液晶中の電界を急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
一方、電極間に所定の低電圧VF100b(例えば、±24V)を印加し、コレステリック液晶中の相対的に弱い電界を発生させると、液晶分子のらせん構造が完全には解けない状態になる。この状態において、印加電圧をVF100bから低電圧VF0に急激に低下させて、液晶中の電界を急激にほぼゼロにするか、あるいは強い電界を印加し緩やかに電界を除去した場合は、液晶分子のらせん軸が電極に平行になり、入射光を透過するフォーカルコニック状態になる。
また、中間的な強さの電界を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。
以上の現象を利用して、表示を行う。
以上説明した電圧応答特性に基づく駆動方法の原理を、図3Aから図3Cを参照して説明する。
図3Aは電圧パルスのパルス幅が数十msの場合のパルス応答特性を示し、図3Bは電圧パルスのパルス幅が2msの場合のパルス応答特性を示し、図3Cは電圧パルスのパルス幅が1msの場合のパルス応答特性を示す。それぞれの図において、上側にはコレステリック液晶に印加される電圧パルスが示され、下側には電圧−反射率特性が示され、横軸は電圧(V)を表し、縦軸は反射率(%)を表す。液晶の駆動パルスとしてよく知られているように、電圧パルスは、分極による液晶の劣化を防止するために、正極性と負極性のパルスを組み合わせている。
図3Aに示すように、パルス幅が大きい場合には、実線で示すように、初期状態がプレーナ状態だと、電圧をある範囲に上げると、フォーカルコニック状態となり、さらに電圧を上げると、再度プレーナ状態となる。破線で示すように、初期状態がフォーカルコニック状態だと、パルス電圧を上げるにつれて次第にプレーナ状態になる。
パルス幅が大きい場合に、初期状態がプレーナ状態とフォーカルコニック状態のいずれでも必ずプレーナ状態になるパルス電圧は、図3Aでは±36Vである。また、この中間のパルス電圧では、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が得られる。
一方、図3Bに示すように、パルス幅が2msの場合には、初期状態がプレーナ状態では、パルス電圧が10Vでは反射率は変化しないが、それ以上大きな電圧になるとプレーナ状態とフォーカルコニック状態が混在した状態になり、反射率が低下する。反射率の低下量は電圧が大きくなるに従って大きくなるが、36Vよりさらに大きな電圧になると反射率の低下量は一定となる。これは、初期状態がプレーナ状態とフォーカルコニック状態が混在した状態でも同じである。従って、初期状態がプレーナ状態である場合に、パルス幅が2msでパルス電圧が20Vの電圧パルスを1回印加すると、反射率はある程度低下する。このようにしてプレーナ状態とフォーカルコニック状態が混在した状態で反射率が少し低下した状態で、パルス幅が2msでパルス電圧が20Vの電圧パルスをさらに印加すると、反射率はさらに低下する。これを繰り返すと、反射率は所定値まで低下する。
図3Cに示すように、パルス幅が1msの場合には、パルス幅が2msの場合と同様に、電圧パルスを印加することにより反射率が低下するが、反射率の低下具合はパルス幅が2msの場合と比べて小さい。
以上のことから、数十msのパルス幅で36Vのパルスを印加すればプレーナ状態になり、2msのパルス幅で十数Vから20V程度のパルスを印加すればプレーナ状態とフォーカルコニック状態が混在した状態になって反射率が低下し、反射率の低下量は、パルスの累積時間に関係すると考えられる。
コレステリック液晶による多階調表示方法については各種の駆動方法が提案されている。コレステリック液晶の多階調表示の駆動方法は、ダイナミック駆動とコンベンショナル駆動の2つの方法に分けられる。
特許文献1は、ダイナミック駆動法を記載している。しかし、ダイナミック駆動法は、駆動波形が複雑なため、複雑な制御回路およびドライバICを必要とし、パネルの透明電極も低抵抗ものが必要であるため、製造コストが高くなるという問題がある。また、ダイナミック駆動法は、消費電力も大きいという問題がある。
非特許文献1は、コンベンショナル駆動法を記載している。非特許文献1は、液晶特有の累積時間を利用し、短いパルスを印加する回数を調整することで、徐々にプレーナ状態からフォーカルコニック状態へ、あるいはフォーカルコニックからプレーナ状態へ準動画レートの比較的高速で駆動する方法を記載している。
しかし、非特許文献1に記載された駆動方法では、準動画レートの高速であるため駆動電圧が50〜70Vと高くなるため、それがコストアップの要因となる。さらに、非特許文献1に記載された"Two phase cumulative drive scheme"は、"preparation phase"と"selection phase"の2つのステージを用いてプレーナ状態への累積時間とフォーカルコニック状態への累積時間の2方向の累積時間をもちいるため、表示品質の問題がある。また、細かいパルスを何度も印加するため、非特許文献1に記載された駆動方法では、消費電力が大きいという問題もある。
特許文献2および3は、フォーカルコニック状態へのリセットを応用した早送りモードの駆動方法を記載している。この駆動方法は、上記の駆動方法に比べて、比較的高いコントラストが得られるという利点があるが、リセット後の書込みは汎用STNドライバICでは困難な高電圧を必要とし、さらにはプレーナ状態へ向けた累積書込みになるため、半選択・非選択画素へのクロストークが問題になる。他に、この駆動方法も、細かいパルスを何度も印加するため、消費電力が大きいという問題がある。
コンベンショナル駆動法で累積時間を利用して階調を設定する場合、上記のように、短いパルスの印加回数を調整する方法に加えて、パルス幅を異ならせる方法が考えられる。パルス幅を異ならせる方法の方が、短いパルスの印加回数を調整するよりも、消費電力を抑制する上では有利である。以下、パルス幅を異ならせて累積時間を変化させすることにより階調を設定する方法をPWM(Pulse Width Modulation)法と称する。
特許文献4は、コレステリック液晶ではないが、液晶表示装置でパルス幅の異なる正極パルスおよび負極パルスを印加する構成を記載している。図4Aから図4Cは、特許文献4に記載されたパルス幅の異なるパルスの例を示しており、図4A、図4B、図4Cの順でパルス幅が長くなる。図4Aから図4Cに示したパルスは、1単位のパルスの長さが等しく、パルス幅の異なる正極パルスと負極パルスを有する。このようなパルスを利用することにより、液晶の分極による劣化が防止できる。
上記のように、累積時間を異ならせて階調を異ならせる場合、短いパルスを印加する回数を異ならせる方法と、パルス幅を異ならせる方法(PWM法)がある。前者では図3b,図3cに示すような電圧を,また後者では図5に示すような電圧を画素に印加する。コレステリック液晶では、正負にかかわらず大きな電圧を印加すると状態が変化する。コレステリック液晶を利用した液晶表示装置では、横方向に伸びる1スキャンラインずつ書込みを行い、書き込むスキャンラインをシフトする動作を繰り返す。そのため、選択したスキャンラインをグランドレベルに、他の非選択スキャンラインに中程度の電圧(例えば15V)を印加する。縦方向に伸びるデータラインには、大きな電圧(20V)のパルスを印加するが、パルス幅以外の部分の電圧をグランドにすると、非選択スキャンラインの画素で逆極性の大きな電圧(−15V)が印加されることになり、液晶の状態が変化する。このような変化を防止するため、コレステリック液晶を利用した液晶表示装置では、図5に示すように、正極フェーズでは、ベース電圧が+10Vで、パルス電圧が+20V、負極フェーズでは、ベース電圧が−10Vで、パルス電圧が−20Vのパルスを使用する。これにより、非選択スキャンラインの画素には+5Vまたは−5Vが印加されることになり、液晶の状態が変化することはない。選択スキャンラインでは、パルス部分では+20Vまたは−20Vが印加され、それ以外のベース部分では+10Vまたは−10Vが印加される。
図6は、コレステリック液晶などのメモリ性の表示材料を有する単純マトリクス型の表示素子10を使用した従来例の表示装置の全体構成を示す図である。例えば、表示素子10は、A4判XGA仕様で、1024×768画素を有する。電源21は、例えば3V〜5Vの電圧を出力する。昇圧部22は、DC−DCコンバータなどのレギュレータにより、電源21からの入力電圧を36V〜40Vに昇圧する。多電圧生成部23は、昇圧された電圧からロウドライバ(コモンドライバ)26およびカラムドライバ(セグメントドライバ)27に供給する複数の電圧を生成する。クロック源24は、各部の制御に使用するクロックを出力する。ドライバ制御回路25は、いくつかの制御信号を出力してロウドライバ26およびカラムドライバ27の制御を行う。走査(スキャン)ラインデータSLDは、ロウドライバ26がラッチして順にシフトさせるデータである。データ取り込みクロックXCLKは、カラムドライバ27が内部で画像データを転送するためのクロックである。フレーム開始信号DIOは表示ラインの更新を指示する信号である。パルス極性制御信号FRは、印加電圧の極性反転信号である。スキャンシフト信号LP_COMはロウドライバ26において表示ラインの更新を指示する信号である。/DSPOFは、印加電圧の強制オフ(OFF)信号である。カラムデータラッチ信号LP_SEGは、カラムドライバ27において表示ラインの更新を指示する信号である。カラムドライバ27には、画像データが入力される。
ロウドライバ(コモンドライバ)26は768本のスキャンラインを駆動し、カラムドライバ(セグメントドライバ)27は1024本のデータラインを駆動する。RGBの各画素に与える画像データが異なるため、カラムドライバ27は各データラインを独立して駆動する。ロウドライバ26は、RGBのラインを共通に駆動する。ロウドライバ(コモンドライバ)26およびカラムドライバ(セグメントドライバ)27は、それぞれ汎用の2値出力の単純マトリクスドライバが使用される。広く使用されているドライバICには、コモンドライバ用ICおよびセグメントドライバ用ICがあり、さらにモード切替端子に印加する電圧に応じて、コモンドライバとしてもセグメントドライバとしても使用可能なICがある。
図7は、図6の従来の表示装置における階調書込み動作の駆動シーケンスを示すタイムチャートである。LP_COMおよびLP_SEGを印加して表示ラインを更新すると、XCLKに応じて1ライン分のデータをカラムドライバ27に供給し、1024個の画素データをシフトして1ライン分の画素データが揃った時点でLP_COMおよびLP_SEGを印加すると、ロウドライバ26は1スキャンラインに正極フェーズのパルスを出力し、カラムドライバ27は、1024本のデータラインに1ライン分の画像データに対応した正極フェーズのパルスを出力する。正極フェーズのパルスの印加が終了すると、負極フェーズのパルスの印加を行う。これと並行して、上記と同様に次の1ライン分の画素データを供給する。以下、同様の処理を繰り返して、全画面に表示データに応じた正極および負極フェーズのパルスの印加を行う。階調レベルに対応したパルスの累積印加時間を、パルス数で調整する場合は、各データラインごとに印加するパルスの回数を変化させ、パルス長で調整する場合は、各データラインごとに印加するパルス幅を変化させる。
なお、全画素をプレーナ状態にするリセット処理では、全画素に高電圧(例えば36V)でパルス幅の広い正極および負極フェーズで対称のパルスの印加を行う。
図7に示した駆動方法は広く知られているので、これ以上の説明は省略する。
コレステリック液晶を利用した表示装置では、プレーナ状態から中間調レベルに変化させるために印加する階調パルスとしてカラムドライバ(セグメントドライバ)およびロウドライバ(コモンドライバ)は、例えば図8Aに示すようなパルスを出力する。このようなパルスを印加することにより、画素には図8Bに示すような電圧が印加される。
カラムドライバには、V0として20Vが、V21SおよびV34Sとして10Vが、供給され、図8Aに示すように、正極フェーズ(FR=1)では正パルスが、負極フェーズ(FR=0)では負パルスが、出力される。
ロウドライバには、V0として20Vが、V21Cとして15Vが、V34Cとして5Vが、供給され、図8Aに示すように、正極フェーズ(FR=1)では負パルスが、負極フェーズ(FR=0)では正パルスが、出力される。
図8Aのようなパルスが印加されることにより、スキャンラインが選択状態(コモンがオン)で、データラインも選択状態(セグメントがオン)では、正極フェーズ(FR=1)においては20Vが、負極フェーズ(FR=0)では−20Vが印加される。スキャンラインが選択状態(コモンがオン)で、データラインが非選択状態(セグメントがオフ)では、正極フェーズ(FR=1)においては10Vが、負極フェーズ(FR=0)では−10Vが印加される。スキャンラインが非選択状態(コモンがオフ)で、データラインが選択状態(セグメントがオン)では、正極フェーズ(FR=1)においては5Vが、負極フェーズ(FR=0)では−5Vが印加される。スキャンラインが非選択状態(コモンがオフン)で、データラインが非選択状態(セグメントがオフ)では、正極フェーズ(FR=1)においては−5Vが、負極フェーズ(FR=0)では5Vが印加される。
前述のように、図6の表示装置のロウドライバおよびコモンドライバは、汎用の単純マトリクスドライバICで構成するのが一般的である。汎用ドライバICには、セグメントドライバ用ICおよびコモンドライバ用ICのほかに、端子に印加する電圧レベルによりセグメントドライバとして使用するかコモンドライバとして使用するかが選択可能なICがある。そのようなICは、例えば、セイコーエプソン社製STN液晶ドライバS1D17A03/S1D17A04である。
図9は、セグメントドライバとして使用するかコモンドライバとして使用するかが選択可能なモード選択機能付き単純マトリクスドライバICのブロック構成および入出力信号を示す図である。セグメントドライバおよびコモンドライバとして使用するため、シフトレジスタ、データレジスタおよびラッチを有している。
図10Aは、図9のモード選択機能付き単純マトリクスドライバICのセグメントモード時の入力信号と出力電圧の関係を示す図であり、図10Bは、図9のモード選択機能付き単純マトリクスドライバICのコモンモード時の入力信号と出力電圧の関係を示す図である。
図10Aに示すように、セグメントモード時のドライバは、出力制御信号/DSPOFが「高(HIGH:1)」の時にデータラッチ信号に応じた出力を行い、/DSPOFが「低(LOW:0)」の時には出力は所定値V5(例えばGND)になる。データラッチ信号が”1”で、極性制御信号FRが”1”の時にはV0(20V)を出力し、極性制御信号FRが”0”の時にはグランドレベルV5(GND)を出力し、データ信号が”0”で、極性制御信号FRが”1”の時にはV21(10V)を、極性制御信号FR”0”の時にはV34(10V)を出力する。ここで、V0、V21、V34は、外部からドライバに供給される電圧であり、V0≧V21≧V34≧GNDの制限条件を満たす必要がある。
図10Bに示すように、コモンモード時のドライバは、出力制御信号/DSPOFが「高(HIGH:1)」の時にデータラッチ信号に応じた出力を行い、/DSPOFが「低(LOW:0)」の時には出力は所定値V5(例えばGND)になる。データ信号が”1”で、極性制御信号FRが”1”の時にはV5(GND)を出力し、極性制御信号FRが”0”の時にはV0(20V)を出力し、データ信号が”0”で、極性制御信号FRが”1”の時にはV21(15V)を、極性制御信号FR”0”の時にはV34(5V)を出力する。V0、V21、V34は、外部からドライバに供給される電圧であり、V0≧V21≧V34≧GNDの制限条件を満たす必要がある。
図11は、図9のモード選択機能付き単純マトリクスドライバを使用して構成した表示装置の構成を示すブロック図である。図11では、表示素子10、ドライバ制御回路25、単純マトリクスドライバで構成されたロウドライバ26および単純マトリクスドライバで構成されたカラムドライバ27のみを示しており、他の部分は図示を省略している。
図11に示すように、ロウドライバ26のモード選択端子S/CはGNDに接続され、コモンモードに設定される。カラムドライバ27のモード選択端子S/CはHIGH端子に接続され、セグメントモードに設定される。パルス極性制御信号FRおよび出力制御信号/DSPOFは、2つのドライバに共通に入力される。カラムドライバ27のXSCL端子には画像データのシフトクロックが入力され、LP端子にはラッチパルスが入力される。このラッチパルスはロウドライバ26のLP端子にも入力され、ラインシフトクロックとして作用する。カラムドライバ27のデータ入力端子(8ビット入力であればD0−D7)には画像データが入力される。ロウドライバ26のイネーブル端子EIO1には、スキャンラインデータSLDが入力される。SLDは、通常のスキャン動作であれば、開始時に1になり、以後0の状態に維持される。他の端子についての説明は省略する。また、制御信号は、基本的には図7と同じなので、詳しい説明は省略する。
特開2001−228459号公報
特開2000−147466号公報
特開2000−171837号公報
特開平4−62516号公報
Y.-M. Zhu, D-K. Yang, Cumulative Drive Schemes for Bistable Reflective Cohlesteric LCDs, SID 98 DIGEST, pp798-801, 1998
単純マトリクスのコレステリック液晶表示装置のコモンドライバの標準的な動作シーケンスは、最初に1番目のスキャン電極Yiを書込みラインとして選択した後、ラインシフトクロックを入力することで選択ラインを順次移動させる。このように、表示ラインを1ラインずつ書き込むのは非常に容易に行える。
横線、白または黒の帯部など、画像データが同一のラインを同時に書き込めば、表示装置における書込み速度を向上できるので、このような書込み処理を可能にすることが要求されている。図12Aおよび図12Bは、このような書込み処理を説明する図である。図12Aは、画像データが同一の2ラインを同時に書き込む場合を示す。図12Bは、帯状のパターンの黒部分をなす多数のラインを同時に書き込む場合を示す。
本出願人は、上記のように選択ラインを順に移動するのではなく、コモンドライバで任意のスキャン電極Ykから書込みを行うシーケンスを実現する発明を、特願2007−512364(WO2006/106559)で出願している。この発明によれば、最初に1番目のスキャン電極Yiを書込みラインとして選択した後、表示素子の応答時間よりも十分に周期の短いラインシフトクロックを連続して入力することで、選択ラインをYiまで表示を変化させずに移動する。
しかしながら、この方法では、書込みを行うべき選択ラインをランダムに設定するには、(1)選択ラインの指定データをシリアル化する必要があり、(2)選択ラインか選択ラインでないかによってクロック周波数を高周波数にするかしないかを制御する必要があるため、回路が複雑になる。そのため、この方法は、複雑な回路を必要としない連続したラインの頭出しには使用できても、それ以外に適用するのはコスト的に問題があった。
本発明は、単純マトリクスのコレステリック液晶表示素子の駆動制御装置において、書込みを行うべき複数の連続していないラインをランダムに選択可能にすることを目的とする。
上記目的を実現するため、本発明の表示装置は、カラムドライバをセグメントモードの汎用単純マトリクスドライバで構成し、ロウドライバをセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバで構成し、表示素子への表示データの書込みは、ロウドライバおよびカラムドライバの出力を無効化し、ロウドライバをセグメントモードにした状態で、ロウドライバに選択ライン指定データを書込みおよびカラムドライバに画像データを書込んだ後、ロウドライバをコモンモードにした後、ロウドライバおよびカラムドライバの出力を有効にすることにより行うことを特徴とする。
本発明によれば、セグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバをロウドライバとして使用して、ドライバの出力有効/無効およびロウドライバのモード選択を適切に制御することにより、書込みを行うべき複数の連続していないラインを、ラインシフトクロックの周波数を制御することなく、ランダムに選択可能になる。
セグメントモードのドライバにおいて、画像データを供給する代わりに選択ライン指定データを供給すれば、選択ライン指定データに対応した出力を容易に行うことができる。しかし、前述のように、汎用単純マトリクスドライバは供給する電圧の制約条件を有しており、セグメントモードに設定した汎用単純マトリクスドライバはコモンモードの電圧の制約条件を満たすことができない。従って、セグメントモードのドライバをそのままコモンドライバとして、言い換えればロウドライバとして使用することはできない。
そこで、本発明では、ロウドライバをセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバで構成し、選択ライン指定データを供給する時にはセグメントモードに設定し、選択ライン指定データの書込みが完了した時点でコモンモードに設定して出力を行う。
従来、セグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバを使用する場合、モード切替端子に所定の電圧を印加して、セグメントモードとコモンモードのいずれかで使用し、装置に組み込んだ後モード変更することは行われていなかった。これは、ドライバのモード切替時にはノイズが発生するためである。コレステリック液晶のようなメモリ性のある表示材料を使用する表示素子は、メモリ性があるため、ノイズの表示への影響が大きい。図7に示すように、画像データのドライバへの書き込みと並行してドライバからの出力が行われており、ドライバからの出力が行われている時にモードの切替を行うと、モード切替に起因するノイズが表示に影響し、表示品質を劣化させる。
そこで、本発明では、ロウドライバをセグメントモードに設定して選択ライン指定データを書き込んでいる間はカラムドライバとロウドライバの両方の出力を無効化することにより、モード切替に起因するノイズが表示に影響しないようにする。
ドライバの出力の有効化/無効化およびモード切替に起因するノイズが十分に小さくなるにはある程度の時間が必要であることが判明した。そこで、ロウドライバおよびカラムドライバの出力の無効化が完了してからロウドライバをセグメントモードにする動作を開始するまでの時間は1μs以上であり、ロウドライバのセグメントモードへの変更が完了してからロウドライバへの選択ライン指定データの書込みおよびカラムドライバへの画像データの書込みを開始するまでの時間は1μs以上であり、ロウドライバへの選択ライン指定データの書込みおよびカラムドライバへの画像データの書込みが完了してからロウドライバのコモンモードへの変更を開始するまでの時間は2μs以上であり、ロウドライバのコモンモードへの変更が完了してからロウドライバおよびカラムドライバの出力の有効化を開始するまでの時間は1μs以上であることが望ましい。
ノイズの影響が低減されるように上記のような時間を設ける必要があるので、書込み速度はその分だけ低下する。このため、動画を表示する通常のSTN液晶表示装置には適用するのは現状では難しいが、電子ペーパーに使用されるコレステリック液晶表示装置であれば、ライン駆動周期が通常のSTN液晶表示装置に比べて1000倍程度長くても許容されるため、書込み速度の低下は問題ない。
ロウドライバに選択ライン指定データを書込むためのクロックは、カラムドライバに画像データを書込むクロックと共通でよい。
ロウドライバおよびカラムドライバの出力を無効化は、セグメントモードの汎用単純マトリクスドライバおよびセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバの出力電圧を所定値以下にするための制御信号を印加することにより行う。また、ロウドライバおよびカラムドライバの出力を無効化は、セグメントモードの汎用単純マトリクスドライバおよびセグメントモードとコモンモードの切替可能な汎用単純マトリクスドライバのドライバ出力用電源端子の電圧を所定値以下にすることにより行うことも可能である。
本発明は、メモリ性のある表示材料を使用する表示装置であれば適用可能であるが、特にコレステリック相を形成する液晶を使用する電子ペーパーのような表示装置に適用するのが好ましい。
コレステリック相を形成する液晶を使用する表示装置では、初期階調状態はプレーナ状態であり、初期階調状態以外の階調状態は、プレーナ状態とフォーカルコニック状態が混在した状態であり、混在比により中間調の値が決定される。表示素子は、画素に初期化電圧パルスを印加して初期階調状態にした後、初期化された画素に対して階調電圧パルスを印加して初期階調状態以外の階調状態にされ、階調パルスの印加される累積時間が、階調状態の値に関係する。表示素子は、複数の異なる反射光を呈する複数の表示素子が積層された積層構造を備えることにより、カラー表示が可能である。
また、本発明の異なる態様として、セグメントモードとコモンモードの切替が可能であり、表示素子への表示データの書込み時に、出力を無効化した後、セグメントモードに変化し、選択ライン指定データを読み込んだ後、コモンモードに変化した後、出力を有効にするように動作することを特徴とするロウドライバを実現してもよい。このようなロウドライバが提供されるならば、本発明の表示装置を容易に実現できる。
図1Aは、コレステリック液晶のプレーナ状態を説明する図である。
図1Bは、コレステリック液晶のフォーカルコニック状態を説明する図である。
図2は、パルス電圧によるコレステリック液晶の状態変化を説明する図である。
図3Aは、コレステリック液晶に印加する大きな電圧と広いパルス幅のパルスによる反射率の変化を説明する図である。
図3Bは、コレステリック液晶に印加する中間電圧と狭いパルス幅のパルスによる反射率の変化を説明する図である。
図3Cは、コレステリック液晶に印加する中間電圧とより狭いパルス幅のパルスによる反射率の変化を説明する図である。
図4Aは、液晶に印加する対称パルスのパルス幅が狭い例を示す図である。
図4Bは、液晶に印加する対称パルスのパルス幅が中位の例を示す図である。
図4Cは、液晶に印加する対称パルスのパルス幅が広い例を示す図である。
図5は、コレステリック液晶に印加する対称パルスの例を示す図である。
図6は、コレステリック液晶を使用する従来の表示装置の概略構成を示す図である。
図7は、従来の表示装置の駆動シーケンスを示すタイムチャートである。
図8Aは、表示装置における汎用セグメントドライバと汎用コモンドライバの出力パルスを示す図である。
図8Bは、図8Aの出力パルスによる液晶の印加電圧を示す図である。
図9は、汎用の単純マトリクスドライバの構成を示す図である。
図10Aは、汎用の単純マトリクスドライバのセグメントモード時の出力電圧を示す図である。
図10Bは、汎用の単純マトリクスドライバのコモンモード時の出力電圧を示す図である。
図11は、汎用の単純マトリクスドライバを使用した従来の表示装置の概略構成を示す図である。
図12Aは、複数ライン同時駆動例を説明する図である。
図12Bは、複数ライン同時駆動例を説明する図である。
図13は、本発明の実施形態のカラー表示装置のコレステリック液晶素子の積層構造を示す図である。
図14は、実施形態のカラー表示装置の1個のコレステリック液晶素子の構造を示す図である。
図15は、本発明の第1実施形態のカラー表示装置の概略構成を示す図である。
図16は、第1実施形態の表示装置の階調書込み動作を説明する図である。
図17は、第1実施形態の表示装置の駆動シーケンスを示すタイムチャートである。
図18は、本発明の第2実施形態のカラー表示装置の概略構成を示す図である。
図19は、第2実施形態の表示装置の駆動シーケンスを示すタイムチャートである。
図20は、本発明の第3実施形態のカラー表示装置の概略構成を示す図である。
図21は、本発明の第4実施形態のカラー表示装置の概略構成を示す図である。
図22は、第4実施形態の表示装置の駆動シーケンスを示すタイムチャートである。
10 表示素子
21 電源
22 昇圧部
25 ドライバ制御回路
26 ロウドライバ(単純マトリクスドライバ)
27 カラムドライバ(単純マトリクスドライバ)
以下、図面を参照して本発明の実施形態を説明する。
図13は、本発明の実施形態で使用する表示素子10の構成を示す図である。図13に示すように、この表示素子10は、見る側から順番に、青(ブルー)用パネル10B、緑(グリーン)用パネル10G、および赤(レッド)用パネル10Rの3枚のパネルが積層されており、レッド用パネル10Rの下側には光吸収層17が設けられている。パネル10B、10Gおよび10Rは、同じ構成を有するが、パネル10Bは反射の中心波長が青色(約480nm)、パネル10Gは反射の中心波長が緑色(約550nm)、パネル10Rは反射の中心波長が赤色(約630nm)になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル10B、10Gおよび10Rは、青層用制御回路18B、緑層用制御回路18Gおよび赤層用制御回路18Rで、それぞれ駆動される。
図14は、1枚のパネル10Aの基本構成を示す図である。実施形態で使用するパネルについて、図14を参照して説明する。
図14に示すように、表示素子10Aは、上側基板11と、上側基板11の表面に設けられた上側電極層14と、下側基板13の表面に設けられた下側電極層15と、シール材16と、を有する。上側基板11と下側基板13は、電極が対向するように配置され、間に液晶材料を封入した後シール材16で封止される。なお、液晶層12内にスペーサが配置されるが図示は省略している。上側電極層14と下側電極層15の電極には、駆動回路18から電圧パルス信号が印加され、それにより液晶層12に電圧が印加される。液晶層12に電圧を印加して、液晶層12の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。
上側基板11と下側基板13は、いずれも透光性を有しているが、パネル10Rの下側基板13は不透光性でもよい。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、PET(ポリエチレンテレフタレート)やPC(ポリカーボネート)などのフィルム基板を使用してもよい。
上側電極層14と下側電極層15の電極の材料としては、例えば、インジウム錫酸化物(ITO: Indium Tin Oxide)が代表的であるが、その他インジウム亜鉛酸化物(IZO: Indium Zic Oxide)などの透明導電膜を使用することが可能である。
上側電極層14の透明電極は、上側基板11上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層15の透明電極は、下側基板13上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板11と下側基板13は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。電極上には絶縁性のある薄膜が形成される。この薄膜が厚いと駆動電圧を高くする必要がある。逆に、薄膜がないとリーク電流が流れるため、消費電力が増大するという問題を生じる。ここでは、薄膜は比誘電率が約5であり、液晶よりもかなり低いため、薄膜の厚さは約0.3μm以下とするのが適している。
なお、この絶縁性薄膜は、SiO2の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。
上記のように、液晶層12内にスペーサが配置され、上側基板11と下側基板13の間隔、すなわち液晶層12の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは3.5μm〜6μmの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、逆のこの値より大きいと駆動電圧が上昇する。
液晶層12を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を10〜40重量%(wt%)添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を100wt%とした時の値である。
ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性(Δε)が15〜35の範囲の液晶材料であることが望ましい。誘電率異方性が15以上であれば、駆動電圧が比較的低くなり、この範囲より大きいと駆動電圧自体は低下するが比抵抗が小さくなり、特に高温時の消費電力が増大する。
また、屈折率異方性(Δn)は、0.18〜0.24であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるのに加えて、粘度も高くなり、応答速度が低下する。
図15は、本発明の第1実施形態の表示装置の構成を示す図である。図15は、図11に対応する図であり、図示していないが他にも図6に示す要素などが含まれる。
図15に示すように、本実施形態の表示装置は、ドライバ制御回路25と、ロウドライバ26と、カラムドライバ27と、表示素子10と、を有する。
表示素子10は、A4判XGA仕様で、1024×768画素を有するドライバ制御回路25は、クロック源24からの基本クロックおよび画像データに基づいて制御信号を生成して、ロウドライバ26およびカラムドライバ27に供給する。
ロウドライバ26は768本のスキャンラインを駆動し、カラムドライバ27は1024本のデータラインを駆動する。RGBの各画素に与える画像データが異なるため、カラムドライバ27は各データラインを独立して駆動する。ロウドライバ26は、RGBのラインを共通に駆動する。ロウドライバ26およびカラムドライバ27は、図9に示したようなセグメントモードとコモンモードに切替可能な単純マトリクスドライバで構成される。カラムドライバ27はセグメントモードのみで使用されるので、図15に示すように、モード選択端子S/Cは高(HIGH)電圧端子に接続されている。ロウドライバ26のモード選択端子S/Cには、ドライバ制御回路25からのモード切替信号が入力され、セグメントモードとコモンモードが切替可能である。
カラムドライバ27のXSCL端子、LP端子、/DSPOF端子、FR端子およびデータ入力端子Dn(D0−D7)には、ドライバ制御回路25から、画像データクロック、画像データ確定パルス、出力無効化信号/DSPOF、パルス極性制御信号FRおよび画像データが入力される。なお、ここでは画像データはドライバ制御回路25から出力されるように示したが、表示データ生成回路からドライバ制御回路25を介さずに直接カラムドライバ27に入力されるようにしてもよい。
ロウドライバ26のXSCL端子、LP端子、/DSPOF端子、FR端子、S/C端子およびデータ入力端子Dn(D0−D7)には、ドライバ制御回路25から、ラインデータクロック、ラインデータ確定パルス、出力無効化信号/DSPOF、パルス極性制御信号FR、モード切替信号および選択ライン指定データSLDが入力される。なお、ここでは選択ライン指定データSLDはドライバ制御回路25から出力されるように示したが、表示データ生成回路からドライバ制御回路25を介さずに直接ロウドライバ26に入力されるようにしてもよい。
ドライバの他の端子は、本発明と直接関係しないので説明は省略する。
次に、第1実施形態における画像の書込み動作を説明する。
画像の書込み動作を行う前に、全画素に図3Aに示した±36Vの数十ms以上のパルス幅の電圧パルスを印加して、全画素をプレーナ状態にする。
図16は、実施形態の表示装置における階調書込み動作を説明する図である。図16において、1駆動サイクルは、少なくとも1以上のスキャンライン(電極)にスキャンパルスが印加され、スキャンパルスが印加されたスキャンラインの画素に階調書込みパルスが印加されて階調が書き込まれる期間である。1駆動サイクルにおいてスキャンパルスが印加されるスキャンラインが複数の場合には、それら複数のラインは同一の画像データを有する。図16に示すように、1駆動サイクルは、ドライバへのデータの転送とドライバからの電圧の出力の2つのステップを有し、出力ステップは、さらに正極フェーズと負極フェーズを有する。正極フェーズでは正極性の階調書込みパルスが出力され、負極フェーズでは負極性の階調書込みパルスが出力される。
図7に示すように、従来例では、ドライバへのデータの転送とドライバからの電圧出力は少なくとも一部が並行して行われたが、本実施形態では、ドライバへのデータの転送とドライバからの電圧出力は順に行われ、並行しては行われない。
図17は、本実施形態における1駆動サイクルの動作を示すタイムチャートである。1駆動サイクルのデータ転送ステップは、次のステップAからFを有する。
ステップAでは、出力無効化信号/DSPOFを低(LOW:0)にして、ロウドライバ26およびカラムドライバ27の出力がV5(GND)になるようにする。
ステップBでは、モード切替信号を高(HIGH:1)にして、ロウドライバ26をセグメントモードにする。
ステップCでは、ロウドライバ26に選択ライン指定データSLDを書き込む。この書込みは、8ビットの選択ライン指定データSLDをラインシフトクロックに同期してロウドライバ26に供給し、ロウドライバ26はラインシフトクロックに同期して選択ライン指定データSLDをデータレジスタに記憶することにより行う。
ステップDでは、モード切替信号を0にして、ロウドライバ26をコモンモードにする。
ステップEでは、出力無効化信号/DSPOFを1にして、ロウドライバ26およびカラムドライバ27の出力を有効にし、これに応じて選択ライン指定データSLDに対応して選択ラインが設定される。
ステップFでは、カラムドライバ27に画像データを書き込む。この書込みは、8ビットの画像データを画像データクロックに同期してカラムドライバ27に供給し、カラムドライバ27は画像データクロックに同期して画像データをデータレジスタに記憶することにより行う。
図17に示すように、ステップAからEはこの順に行われ、ステップFはステップBとステップDの間に行われ、ステップCとステップFを並行に行うことも可能である。
ステップCおよびステップFが完了した後、ステップDおよびステップEを行うことにより、出力ステップに入る。出力ステップでは、カラムドライバ27はセグメントモードであり、ロウドライバ26はコモンモードであるので、それぞれに従来と同じ電圧V0、V21、V34を供給しておけば、コレステリック液晶の駆動に必要な電圧のパルスが出力できる。出力ステップの前半の正極フェーズではパルス極性制御信号FRは1になり、正極性の階調書込みパルスが印加され、後半の負極フェーズではパルス極性制御信号FRは0になり、負極性の階調書込みパルスが印加される。正極性の階調書込みパルスと負極性の階調書込みパルスは対称であり、階調レベルはパルス幅で制御される。なお、パルス幅の狭い正と負の階調書込みパルスを印加する回数により階調レベルを制御する場合には、パルス極性制御信号FRをパルスの周期に対応させて1と0に変化させる。
選択ライン指定データSLDにおいて1の部分が選択ラインに設定されるので、1の部分が複数あれば複数のラインが選択される。しかも、選択ライン指定データSLDは、1駆動サイクルごとに任意に設定可能であるから、選択ラインを任意に設定できる。
以上説明したように、本実施形態では、ステップAとステップEの間のロウドライバ26およびカラムドライバ27の出力が無効化されている間に、ステップBおよびステップDのモード切替が行われるので、たとえモード切替に起因してノイズが発生しても、表示素子の表示は影響されない。
図18は、本発明の第2実施形態の表示装置の構成を示す図である。図19は、第2実施形態の表示装置の1駆動サイクルの動作を示すタイムチャートである。第2実施形態でも、図16に示すように、1駆動サイクルは転送ステップと出力ステップとを有する。なお、図19では、転送ステップのみを示し、出力ステップは図示を省略している。
第2実施形態は、ラインデータクロックの代わりに画像データクロックを、ラインデータ確定パルスの代わりに画像データ確定パルスを、使用することが第1実施形態と異なり、他の部分は同じである。
ステップCの開始と同一のタイミングでステップFが開始され、ステップDが開始される前に、ステップCとステップFの処理が同一タイミングで完了する。ステップCでは、ロウドライバ26は、8ビットの選択ライン指定データSLDを、画像データクロックに同期して記憶する。
ここで、第2実施形態の表示装置を以下のような仕様で製作して動作を確認した。
表示素子10は、XGA仕様のコレステリック液晶表示素子で、データ電極が1024本、スキャン電極が768本である。
単純マトリクスドライバは、前述のセイコーエプソン製のSTN液晶ドライバS1D17A03/S1D17A04である。
ステップAとステップBの時間間隔は2μs、ステップBとステップCおよびステップFの開始の時間間隔は2μs、ステップFにおける画像データの最終8ビットの書込みから画像データ確定パルスの印加までの時間間隔は6μs、ステップCおよびステップFの完了からステップDまでの時間間隔は2μs、ステップDからステップEまでの時間間隔は2μsである。
このような条件で、所望の書込みが行え、表示素子10の表示に顕著なノイズを生じないことを確認した。
なお、ステップAとステップBの時間間隔は1μs以上、ステップBとステップCおよびステップFの開始の時間間隔は1μs以上、ステップCおよびステップFの完了からステップDまでの時間間隔は2μs以上、ステップDからステップEまでの時間間隔は1μs以上であれば、正常な動作が可能である。
単純マトリクスドライバの中には、出力を無効化する制御信号を有さないものもある。次に説明する第3実施形態の表示装置は、そのような単純マトリクスドライバを使用した例である。
図20は、本発明の第3実施形態の表示装置の構成を示す図である。なお、パルス極性制御信号FRなどの信号は図示を省略している。駆動シーケンスは、第2実施形態と同じである。第3実施形態においては、図20に示すように、出力無効化信号に応じてロウドライバ26およびカラムドライバ27を構成する2個の単純マトリクスドライバのドライバ出力用電源(VDDH、V0、V21、V34、V5)をグランドレベル(GND)に設定する電源遮断回路31が、設けられている。他の構成は第2実施形態と同じであるので、説明は省略する。
第1から第3実施形態では、ロウドライバ26およびカラムドライバ27を構成する2個の単純マトリクスドライバとは別に、ドライバ制御回路25を設けたが、図21に示すように、ロウドライバ26を構成する単純マトリクスドライバにドライバ制御回路25を内蔵することも可能である。また、単純マトリクスドライバのベアチップとドライバ制御回路のベアチップを同一パッケージ内に収容して1チップ化することも可能である。
図21は、本発明の第4実施形態の表示装置の構成を示す図である。第4実施形態では、パッケージ41内にロウドライバ26を構成する単純マトリクスドライバのベアチップとドライバ制御回路25のベアチップを収容した。他の部分は、第2実施形態と同じである。ドライバ制御回路25には、クロックCLOCKと1駆動サイクルの開始を指示するSTART信号が入力され、ドライバ制御回路25はこれらの信号に基づいて、図22に示すような駆動シーケンスを行う制御信号を生成して出力する。クロックCLOCKは、画像データクロックと同一周期であることが望ましい。
第4実施形態では、START信号が入力されると、ステップAおよびステップBが自動的に実行され、外部からカラムドライバ27に供給される画像データおよびロウドライバ26に供給される選択ライン指定データを、画像データクロックに同期して連続して記憶し、画像データおよび選択ライン指定データが所定数に達した時点で、ステップDおよびEが自動的に実行される。
以上説明したように、本発明によれば、単純マトリクスドライバの制約条件V0≧V21≧V34≧V5を満たした上で、走査用ドライバ(ロウドライバ)として単純マトリクスドライバを使用して、複数ライン同時駆動が可能になり、書込み時間を短縮できる。
以上、本発明の実施例を説明したが、他にも各種の実施例が可能であるのはいうまでもない。例えば、本発明は、コレステリック液晶を使用した表示素子以外にも、メモリ性を有する単純マトリクス型の表示素子であれば、適用可能である。
また、各種の条件は、対象とする表示素子の仕様に応じて決定すべきであることは言うまでもない。