KR20100054861A - 단순 매트릭스형의 표시 소자를 갖는 표시 장치 및 단순 매트릭스 드라이버 - Google Patents

단순 매트릭스형의 표시 소자를 갖는 표시 장치 및 단순 매트릭스 드라이버 Download PDF

Info

Publication number
KR20100054861A
KR20100054861A KR1020107008096A KR20107008096A KR20100054861A KR 20100054861 A KR20100054861 A KR 20100054861A KR 1020107008096 A KR1020107008096 A KR 1020107008096A KR 20107008096 A KR20107008096 A KR 20107008096A KR 20100054861 A KR20100054861 A KR 20100054861A
Authority
KR
South Korea
Prior art keywords
driver
row driver
state
column
row
Prior art date
Application number
KR1020107008096A
Other languages
English (en)
Inventor
도모히사 신가이
마사끼 노세
유지 우에노
히로유끼 마쯔오
Original Assignee
후지쯔 가부시끼가이샤
후지츠 프론테크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤, 후지츠 프론테크 가부시키가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100054861A publication Critical patent/KR20100054861A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482—Use of memory effects in nematic liquid crystals
    • G09G2300/0486—Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

저렴한 범용의 단순 매트릭스 드라이버를 사용하여 복수 라인 동시 구동을 가능하게 한 단순 매트릭스형의 표시 소자를 갖는 표시 장치가 개시되어 있고, 메모리성의 표시 재료를 갖는 단순 매트릭스형의 표시 소자(10)와, 표시 소자의 스캔 전극을 구동하는 로우 드라이버(26)와, 표시 소자의 데이터 전극을 구동하는 컬럼 드라이버(27)를 구비하는 표시 장치로서, 컬럼 드라이버(27)는 세그먼트 모드의 범용 단순 매트릭스 드라이버로 구성되고, 로우 드라이버(26)는 세그먼트 모드와 커먼 모드의 절환 가능한 범용 단순 매트릭스 드라이버로 구성되고, 표시 소자에의 표시 데이터의 기입은, 로우 드라이버 및 컬럼 드라이버의 출력을 무효화하고, 로우 드라이버를 세그먼트 모드로 한 상태에서, 로우 드라이버에 선택 라인 지정 데이터를 기입 및 컬럼 드라이버에 화상 데이터를 기입한 후, 로우 드라이버를 커먼 모드로 한 후, 로우 드라이버 및 컬럼 드라이버의 출력을 유효하게 한다.

Description

단순 매트릭스형의 표시 소자를 갖는 표시 장치 및 단순 매트릭스 드라이버{DISPLAY DEVICE HAVING SIMPLE MATRIX DISPLAY ELEMENT AND SIMPLE MATRIX DRIVER}
본 발명은, 단순 매트릭스형의 표시 소자를 갖는 표시 장치에 관한 것으로, 특히 콜레스테릭 액정 등의 메모리성의 표시 재료를 갖는 단순 매트릭스형의 표시 소자를 갖는 표시 장치에 관한 것이다.
최근, 각 기업 및 대학 등에서, 전자 페이퍼의 개발이 한창 진행되고 있다. 전자 페이퍼의 이용이 기대되고 있는 응용 분야로서, 전자 서적을 필두로, 모바일 단말기 기기의 서브 디스플레이나 IC 카드의 표시부 등, 다양한 응용 형태가 제안되어 있다. 전자 페이퍼의 유력한 방식의 하나로, 콜레스테릭 액정이 있다. 콜레스테릭 액정은, 반영구적인 표시 유지(메모리성)나 선명한 컬러 표시, 고콘트라스트, 고해상도 등의 우수한 특징을 갖고 있다.
콜레스테릭 액정은, 카이랄네마틱 액정이라고도 칭하는 경우가 있고, 네마틱 액정에 키랄성의 첨가제(카이랄재)를 비교적 많이(수십％) 첨가하는 것에 의해, 네마틱 액정의 분자가 나선 형상의 콜레스테릭상을 형성하는 액정이다.
도 1a 및 도 1b는, 콜레스테릭 액정의 상태를 설명하는 도면이다. 도 1a 및 도 1b에 도시한 바와 같이, 콜레스테릭 액정을 이용한 표시 소자(10)는, 상측 기판(11)과, 콜레스테릭 액정층(12)과, 하측 기판(13)을 갖는다. 콜레스테릭 액정에는, 도 1a에 도시한 바와 같이 입사광을 반사하는 플래너 상태와, 도 1b에 도시한 바와 같이 입사광을 투과하는 포컬 코닉 상태가 있고, 이들의 상태는, 무전계 하에서도 안정적으로 그 상태가 유지된다.
플래너 상태일 때에는, 액정 분자의 나선 피치에 따른 파장의 광을 반사한다. 반사가 최대로 되는 파장 λ는, 액정의 평균 굴절률 n, 나선 피치 p로부터 다음의 식으로 표현된다.
Figure pct00001
한편, 반사 대역 Δλ는, 액정의 굴절률 이방성 Δn에 의해 크게 다르다.
플래너 상태일 때에는, 입사광이 반사하므로 「명」 상태, 즉 백을 표시할 수 있다. 한편, 포컬 코닉 상태일 때에는, 하측 기판(13) 아래에 광 흡수층을 형성하는 것에 의해, 액정층을 투과한 광이 흡수되므로 「암」 상태, 즉 흑을 표시할 수 있다.
다음으로, 콜레스테릭 액정을 이용한 표시 소자의 구동 방법을 설명한다.
도 2는, 일반적인 콜레스테릭 액정의 전압-반사 특성의 일례를 도시하고 있다. 횡축은, 콜레스테릭 액정을 끼우는 전극간에 소정의 펄스 폭으로 인가되는 펄스 전압의 전압값(V)을 나타내고, 종축은 콜레스테릭 액정의 반사율(％)을 나타내고 있다. 도 2에 도시한 실선의 곡선 P는, 초기 상태가 플래너 상태의 콜레스테릭 액정의 전압-반사율 특성을 도시하고, 파선의 곡선 FC는, 초기 상태가 포컬 코닉 상태의 콜레스테릭 액정의 전압-반사율 특성을 도시한다.
도 2에서, 전극간에 소정의 고전압 VP100(예를 들면 ±36V)을 인가하여, 콜레스테릭 액정 중에 상대적으로 강한 전계를 발생시키면, 액정 분자의 나선 구조는 완전하게 풀어지고, 모든 분자가 전계의 방향에 따르는 호메오트로픽 상태로 된다. 다음으로, 액정 분자가 호메오트로픽 상태일 때에, 인가 전압을 VP100으로부터 소정의 저전압(예를 들면, VF0=±4V)에 급격하게 저하시켜, 액정 중의 전계를 급격하게 거의 제로로 하면, 액정의 나선축은 전극에 수직으로 되고, 나선 피치에 따른 광을 선택적으로 반사하는 플래너 상태로 된다.
한편, 전극간에 소정의 저전압 VF100b(예를 들면, ±24V)를 인가하고, 콜레스테릭 액정 중에 상대적으로 약한 전계를 발생시키면, 액정 분자의 나선 구조가 완전하게는 풀리지 않는 상태로 된다. 이 상태에서, 인가 전압을 VF100b로부터 저전압 VF0에 급격하게 저하시켜, 액정 중의 전계를 급격하게 거의 제로로 하거나, 혹은 강한 전계를 인가하여 완만하게 전계를 제거한 경우는, 액정 분자의 나선축이 전극에 평행하게 되고, 입사광을 투과하는 포컬 코닉 상태로 된다.
또한, 중간적인 강도의 전계를 인가하고, 급격하게 전계를 제거하면, 플래너 상태와 포컬 코닉 상태가 혼재되어, 중간조의 표시가 가능하게 된다.
이상의 현상을 이용하여, 표시를 행한다.
이상 설명한 전압 응답 특성에 기초하는 구동 방법의 원리를, 도 3a 내지 도 3c를 참조하여 설명한다.
도 3a는 전압 펄스의 펄스 폭이 수십㎳의 경우의 펄스 응답 특성을 도시하고, 도 3b는 전압 펄스의 펄스 폭이 2㎳의 경우의 펄스 응답 특성을 도시하고, 도 3c는 전압 펄스의 펄스 폭이 1㎳의 경우의 펄스 응답 특성을 도시한다. 각각의 도면에서, 상측에는 콜레스테릭 액정에 인가되는 전압 펄스가 도시되고, 하측에는 전압-반사율 특성이 도시되고, 횡축은 전압(V)을 나타내고, 종축은 반사율(％)을 나타낸다. 액정의 구동 펄스로서 잘 알려져 있는 바와 같이, 전압 펄스는, 분극에 의한 액정의 열화를 방지하기 위해, 정극성과 부극성의 펄스를 조합하고 있다.
도 3a에 도시한 바와 같이, 펄스 폭이 큰 경우에는, 실선으로 나타낸 바와 같이, 초기 상태가 플래너 상태이면, 전압을 어떤 범위로 올리면, 포컬 코닉 상태로 되고, 전압을 더 올리면, 다시 플래너 상태로 된다. 파선으로 나타낸 바와 같이, 초기 상태가 포컬 코닉 상태이면, 펄스 전압을 올리는 것에 따라서 점차로 플래너 상태로 된다.
펄스 폭이 큰 경우에, 초기 상태가 플래너 상태와 포컬 코닉 상태 중 어느 것이라도 반드시 플래너 상태로 되는 펄스 전압은, 도 3a에서는 ±36V이다. 또한, 이 중간의 펄스 전압에서는, 플래너 상태와 포컬 코닉 상태가 혼재된 상태로 되어, 중간조가 얻어진다.
한편, 도 3b에 도시한 바와 같이, 펄스 폭이 2㎳의 경우에는, 초기 상태가 플래너 상태에서는, 펄스 전압이 10V에서는 반사율은 변화하지 않지만, 그 이상 큰 전압으로 되면 플래너 상태와 포컬 코닉 상태가 혼재된 상태로 되어, 반사율이 저하된다. 반사율의 저하량은 전압이 커짐에 따라서 커지지만, 36V보다 더 큰 전압으로 되면 반사율의 저하량은 일정하게 된다. 이것은, 초기 상태가 플래너 상태와 포컬 코닉 상태가 혼재된 상태에서도 동일하다. 따라서, 초기 상태가 플래너 상태인 경우에, 펄스 폭이 2㎳이고 펄스 전압이 20V의 전압 펄스를 1회 인가하면, 반사율은 어느 정도 저하된다. 이와 같이 하여 플래너 상태와 포컬 코닉 상태가 혼재된 상태에서 반사율이 조금 저하된 상태로, 펄스 폭이 2㎳이고 펄스 전압이 20V의 전압 펄스를 더 인가하면, 반사율은 더 저하된다. 이를 반복하면, 반사율은 소정값까지 저하된다.
도 3c에 도시한 바와 같이, 펄스 폭이 1㎳의 경우에는, 펄스 폭이 2㎳의 경우와 마찬가지로, 전압 펄스를 인가하는 것에 의해 반사율이 저하되지만, 반사율의 저하 상태는 펄스 폭이 2㎳의 경우와 비교하여 작다.
이상의 점으로부터, 수십㎳의 펄스 폭으로 36V의 펄스를 인가하면 플래너 상태로 되고, 2㎳의 펄스 폭으로 수십V로부터 20V 정도의 펄스를 인가하면 플래너 상태와 포컬 코닉 상태가 혼재된 상태로 되어 반사율이 저하되고, 반사율의 저하량은, 펄스의 누적 시간에 관계한다고 생각된다.
콜레스테릭 액정에 의한 다계조 표시 방법에 대해서는 각종의 구동 방법이 제안되어 있다. 콜레스테릭 액정의 다계조 표시의 구동 방법은, 다이내믹 구동과 컨벤셔널 구동의 2개의 방법으로 나눌 수 있다.
특허 문헌 1은, 다이내믹 구동법을 기재하고 있다. 그러나, 다이내믹 구동법은, 구동 파형이 복잡하기 때문에, 복잡한 제어 회로 및 드라이버 IC를 필요로 하고, 패널의 투명 전극도 저저항인 것이 필요하기 때문에, 제조 비용이 높아진다고 하는 문제가 있다. 또한, 다이내믹 구동법은, 소비 전력도 크다고 하는 문제가 있다.
비특허 문헌 1은, 컨벤셔널 구동법을 기재하고 있다. 비특허 문헌 1은, 액정 특유의 누적 시간을 이용하고, 짧은 펄스를 인가하는 횟수를 조정함으로써, 서서히 플래너 상태로부터 포컬 코닉 상태로, 혹은 포컬 코닉으로부터 플래너 상태로 준동화상 레이트의 비교적 고속으로 구동하는 방법을 기재하고 있다.
그러나, 비특허 문헌 1에 기재된 구동 방법에서는, 준동화상 레이트가 고속이므로 구동 전압이 50∼70V로 높게 되므로, 그것이 비용 상승의 요인으로 된다. 또한, 비특허 문헌 1에 기재된 "Two phase cumulative drive scheme"는, "preparation phase"와 "selection phase"의 2개의 스테이지를 이용하여 플래너 상태에의 누적 시간과 포컬 코닉 상태에의 누적 시간의 2 방향의 누적 시간을 갖고 있기 때문에, 표시 품질의 문제가 있다. 또한, 펄스 폭이 미세한 펄스를 몇 번이나 인가하기 때문에, 비특허 문헌 1에 기재된 구동 방법에서는, 소비 전력이 크다고 하는 문제도 있다.
특허 문헌 2 및 3은, 포컬 코닉 상태에의 리셋을 응용한 앞으로 감기(早送) 모드의 구동 방법을 기재하고 있다. 이 구동 방법은, 상기의 구동 방법에 비해, 비교적 높은 콘트라스트가 얻어진다고 하는 이점이 있지만, 리셋 후의 기입은 범용 STN 드라이버 IC에서는 곤란한 고전압을 필요로 하고, 또는 플래너 상태를 향한 누적 기입으로 되기 때문에, 반선택ㆍ비선택 화소에의 크로스 토크가 문제로 된다. 그 외에, 이 구동 방법도, 펄스 폭이 미세한 펄스를 몇 번이나 인가하기 때문에, 소비 전력이 크다고 하는 문제가 있다.
컨벤셔널 구동법에서 누적 시간을 이용하여 계조를 설정하는 경우, 상기한 바와 같이, 짧은 펄스의 인가 횟수를 조정하는 방법 외에, 펄스 폭을 다르게 하는 방법이 생각된다. 펄스 폭을 다르게 하는 방법의 쪽이, 짧은 펄스의 인가 횟수를 조정하는 것보다도, 소비 전력을 억제하는 점에서는 유리하다. 이하, 펄스 폭을 다르게 하여 누적 시간을 변화시키는 것에 의해 계조를 설정하는 방법을 PWM(Pulse Width Modulation)법이라고 칭한다.
특허 문헌 4는, 콜레스테릭 액정은 아니지만, 액정 표시 장치에서 펄스 폭이 다른 정극 펄스 및 부극 펄스를 인가하는 구성을 기재하고 있다. 도 4a 내지 도 4c는, 특허 문헌 4에 기재된 펄스 폭이 다른 펄스의 예를 도시하고 있고, 도 4a, 도 4b, 도 4c의 순서로 펄스 폭이 길어진다. 도 4a 내지 도 4c에 도시한 펄스는, 1단위의 펄스의 길이가 동등하고, 펄스 폭이 다른 정극 펄스와 부극 펄스를 갖는다. 이와 같은 펄스를 이용하는 것에 의해, 액정의 분극에 의한 열화를 방지할 수 있다.
상기한 바와 같이, 누적 시간을 다르게 하여 계조를 다르게 하는 경우, 짧은 펄스를 인가하는 횟수를 다르게 하는 방법과, 펄스 폭을 다르게 하는 방법(PWM법)이 있다. 전자에서는 도 3b, 도 3c에 도시한 바와 같은 전압을, 또한 후자에서는 도 5에 도시한 바와 같은 전압을 화소에 인가한다. 콜레스테릭 액정에서는, 정부에 관계없이 큰 전압을 인가하면 상태가 변화된다. 콜레스테릭 액정을 이용한 액정 표시 장치에서는, 가로 방향으로 신장하는 1 스캔 라인씩 기입을 행하고, 기입하는 스캔 라인을 시프트하는 동작을 반복한다. 이를 위해, 선택한 스캔 라인을 그라운드 레벨로, 다른 비선택 스캔 라인에 중간 정도의 전압(예를 들면 15V)을 인가한다. 세로 방향으로 신장하는 데이터 라인에는, 큰 전압(20V)의 펄스를 인가하지만, 펄스 폭 이외의 부분의 전압을 그라운드로 하면, 비선택 스캔 라인의 화소에서 역극성의 큰 전압(-15V)이 인가되게 되어, 액정의 상태가 변화된다. 이와 같은 변화를 방지하기 위해, 콜레스테릭 액정을 이용한 액정 표시 장치에서는, 도 5에 도시한 바와 같이, 정극 페이즈에서는, 베이스 전압이 +10V이고, 펄스 전압이 +20V, 부극 페이즈에서는, 베이스 전압이 -10V이고, 펄스 전압이 -20V의 펄스를 사용한다. 이에 의해, 비선택 스캔 라인의 화소에는 +5V 또는 -5V가 인가되게 되어, 액정의 상태가 변화되는 일은 없다. 선택 스캔 라인에서는, 펄스 부분에서는 +20V 또는 -20V가 인가되고, 그 이외의 베이스 부분에서는 +10V 또는 -10V가 인가된다.
도 6은, 콜레스테릭 액정 등의 메모리성의 표시 재료를 갖는 단순 매트릭스형의 표시 소자(10)를 사용한 종래예의 표시 장치의 전체 구성을 도시하는 도면이다. 예를 들면, 표시 소자(10)는, A4판 XGA 사양으로, 1024×768 화소를 갖는다. 전원(21)은, 예를 들면 3V∼5V의 전압을 출력한다. 승압부(22)는, DC-DC 컨버터 등의 레귤레이터에 의해, 전원(21)으로부터의 입력 전압을 36V∼40V에 승압한다. 다전압 생성부(23)는, 승압된 전압으로부터 로우 드라이버(커먼 드라이버)(26) 및 컬럼 드라이버(세그먼트 드라이버)(27)에 공급하는 복수의 전압을 생성한다. 클럭원(24)은, 각 부의 제어에 사용하는 클럭을 출력한다. 드라이버 제어 회로(25)는, 몇개의 제어 신호를 출력하여 로우 드라이버(26) 및 컬럼 드라이버(27)의 제어를 행한다. 주사(스캔) 라인 데이터 SLD는, 로우 드라이버(26)가 래치하여 순서대로 시프트시키는 데이터이다. 데이터 취입 클럭 XCLK는, 컬럼 드라이버(27)가 내부에서 화상 데이터를 전송하기 위한 클럭이다. 프레임 개시 신호 DIO는 표시 라인의 갱신을 지시하는 신호이다. 펄스 극성 제어 신호 FR은, 인가 전압의 극성 반전 신호이다. 스캔 시프트 신호 LP_COM은 로우 드라이버(26)에서 표시 라인의 갱신을 지시하는 신호이다. /DSPOF는, 인가 전압의 강제 오프(OFF) 신호이다. 컬럼 데이터 래치 신호 LP_SEG는, 컬럼 드라이버(27)에서 표시 라인의 갱신을 지시하는 신호이다. 컬럼 드라이버(27)에는, 화상 데이터가 입력된다.
로우 드라이버(커먼 드라이버)(26)는 768개의 스캔 라인을 구동하고, 컬럼 드라이버(세그먼트 드라이버)(27)는 1024개의 데이터 라인을 구동한다. RGB의 각 화소에 부여하는 화상 데이터가 다르기 때문에, 컬럼 드라이버(27)는 각 데이터 라인을 독립하여 구동한다. 로우 드라이버(26)는, RGB의 라인을 공통으로 구동한다. 로우 드라이버(커먼 드라이버)(26) 및 컬럼 드라이버(세그먼트 드라이버)(27)는, 각각 범용의 2치 출력의 단순 매트릭스 드라이버가 사용된다. 널리 사용되고 있는 드라이버 IC에는, 커먼 드라이버용 IC 및 세그먼트 드라이버용 IC가 있고, 또한 모드 절환 단자에 인가하는 전압에 따라서, 커먼 드라이버로서도 세그먼트 드라이버로서도 사용 가능한 IC가 있다.
도 7은, 도 6의 종래의 표시 장치에서의 계조 기입 동작의 구동 시퀀스를 도시하는 타임차트이다. LP_COM 및 LP_SEG를 인가하여 표시 라인을 갱신하면, XCLK에 따라서 1 라인분의 데이터를 컬럼 드라이버(27)에 공급하고, 1024개의 화소 데이터를 시프트하여 1 라인분의 화소 데이터가 정렬된 시점에서 LP_COM 및 LP_SEG를 인가하면, 로우 드라이버(26)는 1 스캔 라인에 정극 페이즈의 펄스를 출력하고, 컬럼 드라이버(27)는, 1024개의 데이터 라인에 1 라인분의 화상 데이터에 대응한 정극 페이즈의 펄스를 출력한다. 정극 페이즈의 펄스의 인가가 종료되면, 부극 페이즈의 펄스의 인가를 행한다. 이것과 병행하여, 상기와 마찬가지로 다음의 1 라인분의 화소 데이터를 공급한다. 이하, 마찬가지의 처리를 반복하여, 전체 화면에 표시 데이터에 따른 정극 및 부극 페이즈의 펄스의 인가를 행한다. 계조 레벨에 대응한 펄스의 누적 인가 시간을, 펄스수로 조정하는 경우는, 각 데이터 라인마다 인가하는 펄스의 횟수를 변화시키고, 펄스 길이로 조정하는 경우는, 각 데이터 라인마다 인가하는 펄스 폭을 변화시킨다.
또한, 전체 화소를 플래너 상태로 하는 리셋 처리에서는, 전체 화소에 고전압(예를 들면 36V)으로 펄스 폭이 넓은 정극 및 부극 페이즈로 대칭의 펄스의 인가를 행한다.
도 7에 도시한 구동 방법은 널리 알려져 있으므로, 이 이상의 설명은 생략한다.
콜레스테릭 액정을 이용한 표시 장치에서는, 플래너 상태로부터 중간조 레벨로 변화시키기 위해 인가하는 계조 펄스로서 컬럼 드라이버(세그먼트 드라이버) 및 로우 드라이버(커먼 드라이버)는, 예를 들면 도 8a에 도시한 바와 같은 펄스를 출력한다. 이와 같은 펄스를 인가하는 것에 의해, 화소에는 도 8b에 도시한 바와 같은 전압이 인가된다.
컬럼 드라이버에는, V0으로서 20V가, V21S 및 V34S로서 10V가, 공급되고, 도 8a에 도시한 바와 같이, 정극 페이즈(FR=1)에서는 플러스 펄스가, 부극 페이즈(FR=0)에서는 마이너스 펄스가, 출력된다.
로우 드라이버에는, V0으로서 20V가, V21C로서 15V가, V341C로서 5V가, 공급되고, 도 8a에 도시한 바와 같이, 정극 페이즈(FR=1)에서는 마이너스 펄스가, 부극 페이즈(FR=0)에서는 플러스 펄스가, 출력된다.
도 8a와 같은 펄스가 인가되는 것에 의해, 스캔 라인이 선택 상태(커먼이 온)이고, 데이터 라인도 선택 상태(세그먼트가 온)에서는, 정극 페이즈(FR=1)에서는 20V가, 부극 페이즈(FR=0)에서는 -20V가 인가된다. 스캔 라인이 선택 상태(커먼이 온)이고, 데이터 라인이 비선택 상태(세그먼트가 오프)에서는, 정극 페이즈(FR=1)에서는 10V가, 부극 페이즈(FR=0)에서는 -10V가 인가된다. 스캔 라인이 비선택 상태(커먼이 오프)이고, 데이터 라인이 선택 상태(세그먼트가 온)에서는, 정극 페이즈(FR=1)에서는 5V가, 부극 페이즈(FR=0)에서는 -5V가 인가된다. 스캔 라인이 비선택 상태(커먼이 오프)에서, 데이터 라인이 비선택 상태(세그먼트가 오프)에서는, 정극 페이즈(FR=1)에서는 -5V가, 부극 페이즈(FR=0)에서는 5V가 인가된다.
상술한 바와 같이, 도 6의 표시 장치의 로우 드라이버 및 커먼 드라이버는, 범용의 단순 매트릭스 드라이버 IC로 구성하는 것이 일반적이다. 범용 드라이버 IC에는, 세그먼트 드라이버용 IC 및 커먼 드라이버용 IC 외에, 단자에 인가하는 전압 레벨에 의해 세그먼트 드라이버로서 사용할지 커먼 드라이버로서 사용할지가 선택 가능한 IC가 있다. 그와 같은 IC는, 예를 들면, 세이코엡슨사제 STN 액정 드라이버 S1D17A03/S1D17A04이다.
도 9는, 세그먼트 드라이버로서 사용할지 커먼 드라이버로서 사용할지가 선택 가능한 모드 선택 기능을 갖는 단순 매트릭스 드라이버 IC의 블록 구성 및 입출력 신호를 도시하는 도면이다. 세그먼트 드라이버 및 커먼 드라이버로서 사용하기 위해, 시프트 레지스터, 데이터 레지스터 및 래치를 갖고 있다.
도 10a는, 도 9의 모드 선택 기능을 갖는 단순 매트릭스 드라이버 IC의 세그먼트 모드 시의 입력 신호와 출력 전압의 관계를 도시하는 도면이며, 도 10b는, 도 9의 모드 선택 기능을 갖는 단순 매트릭스 드라이버 IC의 커먼 모드 시의 입력 신호와 출력 전압의 관계를 도시하는 도면이다.
도 10a에 도시한 바와 같이, 세그먼트 모드 시의 드라이버는, 출력 제어 신호/DSPOF가 「고(HIGH:1)」일 때에 데이터 래치 신호에 따른 출력을 행하고, /DSPOF가 「저(LOW:0)」일 때에는 출력은 소정값 V5(예를 들면 GND)로 된다. 데이터 래치 신호가 "1"이고, 극성 제어 신호 FR이 "1"일 때에는 V0(20V)을 출력하고, 극성 제어 신호 FR이 "0"일 때에는 그라운드 레벨 V5(GND)를 출력하고, 데이터 신호가 "0"이고, 극성 제어 신호 FR이 "1"일 때에는 V21(10V)을, 극성 제어 신호 FR "0"일 때에는 V34(10V)를 출력한다. 여기서, V0, V21, V34는, 외부로부터 드라이버에 공급되는 전압이며, V0≥V21≥V34≥GND의 제한 조건을 충족시킬 필요가 있다.
도 10b에 도시한 바와 같이, 커먼 모드 시의 드라이버는, 출력 제어 신호/DSPOF가 「고(HIGH:1)」일 때에 데이터 래치 신호에 따른 출력을 행하고, /DSPOF가 「저(LOW:0)」일 때에는 출력은 소정값 V5(예를 들면 GND)로 된다. 데이터 신호가 "1"이고, 극성 제어 신호 FR이 "1"일 때에는 V5(GND)를 출력하고, 극성 제어 신호 FR이 "0"일 때에는 V0(20V)을 출력하고, 데이터 신호가 "0"이고, 극성 제어 신호 FR이 "1"일 때에는 V21(15V)을, 극성 제어 신호 FR "0"일 때에는 V34(5V)를 출력한다. V0, V21, V34는, 외부로부터 드라이버에 공급되는 전압이며, V0≥V21≥V34≥GND의 제한 조건을 충족시킬 필요가 있다.
도 11은, 도 9의 모드 선택 기능을 갖는 단순 매트릭스 드라이버를 사용하여 구성한 표시 장치의 구성을 도시하는 블록도이다. 도 11에서는, 표시 소자(10), 드라이버 제어 회로(25), 단순 매트릭스 드라이버로 구성된 로우 드라이버(26) 및 단순 매트릭스 드라이버로 구성된 컬럼 드라이버(27)만을 도시하고 있고, 다른 부분은 도시를 생략하고 있다.
도 11에 도시한 바와 같이, 로우 드라이버(26)의 모드 선택 단자 S/C는 GND에 접속되고, 커먼 모드로 설정된다. 컬럼 드라이버(27)의 모드 선택 단자 S/C는 HIGH 단자에 접속되고, 세그먼트 모드로 설정된다. 펄스 극성 제어 신호 FR 및 출력 제어 신호/DSPOF는, 2개의 드라이버에 공통으로 입력된다. 컬럼 드라이버(27)의 XSCL 단자에는 화상 데이터의 시프트 클럭이 입력되고, LP 단자에는 래치 펄스가 입력된다. 이 래치 펄스는 로우 드라이버(26)의 LP 단자에도 입력되고, 라인 시프트 클럭으로서 작용한다. 컬럼 드라이버(27)의 데이터 입력 단자(8 비트 입력이면 D0-D7)에는 화상 데이터가 입력된다. 로우 드라이버(26)의 인에이블 단자 EIO1에는, 스캔 라인 데이터 SLD가 입력된다. SLD는, 통상의 스캔 동작이면, 개시 시에 1로 되고, 이후 0의 상태로 유지된다. 다른 단자에 대한 설명은 생략한다. 또한, 제어 신호는, 기본적으로는 도 7과 동일하므로, 상세한 설명은 생략한다.
특허 문헌 1 : 일본 특허 공개 제2001-228459호 공보 특허 문헌 2 : 일본 특허 공개 제2000-147466호 공보 특허 문헌 3 : 일본 특허 공개 제2000-171837호 공보 특허 문헌 4 : 일본 특허 공개 평4-62516호 공보
비특허 문헌 1 : Y.-M. Zhu, D-K. Yang, Cumulative Drive Schemes for Bistable Reflective Cohlesteric LCDs, SID 98 DIGEST, pp798-801, 1998
단순 매트릭스의 콜레스테릭 액정 표시 장치의 커먼 드라이버의 표준적인 동작 시퀀스는, 처음에 첫번째의 스캔 전극 Yi를 기입 라인으로서 선택한 후, 라인 시프트 클럭을 입력함으로써 선택 라인을 순차적으로 이동시킨다. 이와 같이, 표시 라인을 1 라인씩 기입하는 것은 매우 용이하게 행할 수 있다.
횡선, 백 또는 흑의 띠부 등, 화상 데이터가 동일한 라인을 동시에 기입하면, 표시 장치에서의 기입 속도를 향상시킬 수 있으므로, 이와 같은 기입 처리를 가능하게 하는 것이 요구되어 있다. 도 12a 및 도 12b는, 이와 같은 기입 처리를 설명하는 도면이다. 도 12a는, 화상 데이터가 동일한 2 라인을 동시에 기입하는 경우를 도시한다. 도 12b는, 띠 형상의 패턴의 흑 부분을 이루는 다수의 라인을 동시에 기입하는 경우를 도시한다.
본 출원인은, 상기한 바와 같이 선택 라인을 순서대로 이동하는 것은 아니며, 커먼 드라이버로 임의의 스캔 전극 Yk로부터 기입을 행하는 시퀀스를 실현하는 발명을, 일본 특허 출원 제2007-805798로 출원하고 있다. 본 발명에 따르면, 처음에 첫번째의 스캔 전극 Yi를 기입 라인으로서 선택한 후, 표시 소자의 응답 시간보다도 충분히 주기가 짧은 라인 시프트 클럭을 연속해서 입력함으로써, 선택 라인을 Yi까지 표시를 변화시키지 않고 이동한다.
그러나, 이 방법에서는, 기입을 행해야 할 선택 라인을 랜덤하게 설정하기 위해서는, (1) 선택 라인의 지정 데이터를 시리얼화할 필요가 있고, (2) 선택 라인인지 선택 라인이 아닌지에 의해 클럭 주파수를 고주파수로 할지의 여부를 제어할 필요가 있기 때문에, 회로가 복잡하게 된다. 그 때문에, 이 방법은, 복잡한 회로를 필요로 하지 않는 연속된 라인의 첫머리 탐색에는 사용할 수 있어도, 그 이외에 적용하는 것은 비용적으로 문제가 있었다.
본 발명은, 단순 매트릭스의 콜레스테릭 액정 표시 소자의 구동 제어 장치에서, 기입을 행해야 할 복수의 연속되어 있지 않은 라인을 랜덤하게 선택 가능하게 하는 것을 목적으로 한다.
상기 목적을 실현하기 위해, 본 발명의 표시 장치는, 컬럼 드라이버를 세그먼트 모드의 범용 단순 매트릭스 드라이버로 구성하고, 로우 드라이버를 세그먼트 모드와 커먼 모드의 절환 가능한 범용 단순 매트릭스 드라이버로 구성하고, 표시 소자에의 표시 데이터의 기입은, 로우 드라이버 및 컬럼 드라이버의 출력을 무효화하고, 로우 드라이버를 세그먼트 모드로 한 상태에서, 로우 드라이버에 선택 라인 지정 데이터를 기입 및 컬럼 드라이버에 화상 데이터를 기입한 후, 로우 드라이버를 커먼 모드로 한 후, 로우 드라이버 및 컬럼 드라이버의 출력을 유효하게 하는 것에 의해 행하는 것을 특징으로 한다.
본 발명에 따르면, 세그먼트 모드와 커먼 모드의 절환 가능한 범용 단순 매트릭스 드라이버를 로우 드라이버로서 사용하여, 드라이버의 출력 유효/무효 및 로우 드라이버의 모드 선택을 적절하게 제어하는 것에 의해, 기입을 행해야 할 복수의 연속되어 있지 않은 라인을, 라인 시프트 클럭의 주파수를 제어하는 일없이, 랜덤하게 선택 가능하게 된다.
세그먼트 모드의 드라이버에서, 화상 데이터를 공급하는 대신에 선택 라인 지정 데이터를 공급하면, 선택 라인 지정 데이터에 대응한 출력을 용이하게 행할 수 있다. 그러나, 상술한 바와 같이, 범용 단순 매트릭스 드라이버는 공급하는 전압의 제약 조건을 갖고 있고, 세그먼트 모드로 설정한 범용 단순 매트릭스 드라이버는 커먼 모드의 전압의 제약 조건을 충족시킬 수 없다. 따라서, 세그먼트 모드의 드라이버를 그대로 커먼 드라이버로서, 바꿔 말하면 로우 드라이버로서 사용할 수는 없다.
따라서, 본 발명에서는, 로우 드라이버를 세그먼트 모드와 커먼 모드의 절환 가능한 범용 단순 매트릭스 드라이버로 구성하고, 선택 라인 지정 데이터를 공급할 때에는 세그먼트 모드로 설정하고, 선택 라인 지정 데이터의 기입이 완료된 시점에서 커먼 모드로 설정하여 출력을 행한다.
종래, 세그먼트 모드와 커먼 모드의 절환 가능한 범용 단순 매트릭스 드라이버를 사용하는 경우, 모드 절환 단자에 소정의 전압을 인가하여, 세그먼트 모드와 커먼 모드 중 어느 하나로 사용하고, 장치에 조립한 후 모드 변경하는 것은 행해져 있지 않았다. 이것은, 드라이버의 모드 절환 시에는 노이즈가 발생하기 때문이다. 콜레스테릭 액정과 같은 메모리성이 있는 표시 재료를 사용하는 표시 소자는, 메모리성이 있기 때문에, 노이즈의 표시에의 영향이 크다. 도 7에 도시한 바와 같이, 화상 데이터의 드라이버에의 기입과 병행하여 드라이버로부터의 출력이 행해져 있고, 드라이버로부터의 출력이 행해져 있을 때에 모드의 절환을 행하면, 모드 절환에 기인하는 노이즈가 표시에 영향을 주어, 표시 품질을 열화시킨다.
따라서, 본 발명에서는, 로우 드라이버를 세그먼트 모드로 설정하여 선택 라인 지정 데이터를 기입하고 있는 동안은 컬럼 드라이버와 로우 드라이버의 양방의 출력을 무효화하는 것에 의해, 모드 절환에 기인하는 노이즈가 표시에 영향을 주지 않도록 한다.
드라이버의 출력의 유효화/무효화 및 모드 절환에 기인하는 노이즈가 충분히 작아지기 위해서는 어느 정도의 시간이 필요한 것이 판명되었다. 따라서, 로우 드라이버 및 컬럼 드라이버의 출력의 무효화가 완료되고 나서 로우 드라이버를 세그먼트 모드로 하는 동작을 개시할 때까지의 시간은 1㎲ 이상이며, 로우 드라이버의 세그먼트 모드로의 변경이 완료되고 나서 로우 드라이버에의 선택 라인 지정 데이터의 기입 및 컬럼 드라이버에의 화상 데이터의 기입을 개시할 때까지의 시간은 1㎲ 이상이며, 로우 드라이버에의 선택 라인 지정 데이터의 기입 및 컬럼 드라이버에의 화상 데이터의 기입이 완료되고 나서 로우 드라이버의 커먼 모드로의 변경을 개시할 때까지의 시간은 2㎲ 이상이며, 로우 드라이버의 커먼 모드로의 변경이 완료되고 나서 로우 드라이버 및 컬럼 드라이버의 출력의 유효화를 개시할 때까지의 시간은 1㎲이상인 것이 바람직하다.
노이즈의 영향이 저감되도록 상기한 바와 같은 시간을 설정할 필요가 있으므로, 기입 속도는 그 만큼만 저하된다. 이 때문에, 동화상을 표시하는 통상의 STN 액정 표시 장치에는 적용하는 것은 현상으로는 어렵지만, 전자 페이퍼에 사용되는 콜레스테릭 액정 표시 장치이면, 라인 구동 주기가 통상의 STN 액정 표시 장치에 비해 1000배 정도 길어도 허용되기 때문에, 기입 속도의 저하는 문제 없다.
로우 드라이버에 선택 라인 지정 데이터를 기입하기 위한 클럭은, 컬럼 드라이버에 화상 데이터를 기입하는 클럭과 공통이어도 된다.
로우 드라이버 및 컬럼 드라이버의 출력의 무효화는, 세그먼트 모드의 범용 단순 매트릭스 드라이버 및 세그먼트 모드와 커먼 모드의 절환 가능한 범용 단순 매트릭스 드라이버의 출력 전압을 소정값 이하로 하기 위한 제어 신호를 인가하는 것에 의해 행한다. 또한, 로우 드라이버 및 컬럼 드라이버의 출력의 무효화는, 세그먼트 모드의 범용 단순 매트릭스 드라이버 및 세그먼트 모드와 커먼 모드의 절환 가능한 범용 단순 매트릭스 드라이버의 드라이버 출력용 전원 단자의 전압을 소정값 이하로 하는 것에 의해 행하는 것도 가능하다.
본 발명은, 메모리성이 있는 표시 재료를 사용하는 표시 장치이면 적용 가능하지만, 특히 콜레스테릭상을 형성하는 액정을 사용하는 전자 페이퍼와 같은 표시 장치에 적용하는 것이 바람직하다.
콜레스테릭상을 형성하는 액정을 사용하는 표시 장치에서는, 초기 계조 상태는 플래너 상태이며, 초기 계조 상태 이외의 계조 상태는, 플래너 상태와 포컬 코닉 상태가 혼재된 상태이며, 혼재비에 의해 중간조의 값이 결정된다. 표시 소자는, 화소에 초기화 전압 펄스를 인가하여 초기 계조 상태로 한 후, 초기화된 화소에 대해 계조 전압 펄스를 인가하여 초기 계조 상태 이외의 계조 상태로 되고, 계조 펄스가 인가되는 누적 시간이, 계조 상태의 값에 관계한다. 표시 소자는, 복수의 서로 다른 반사광을 나타내는 복수의 표시 소자가 적층된 적층 구조를 구비하는 것에 의해, 컬러 표시가 가능하다.
또한, 본 발명의 다른 양태로서, 세그먼트 모드와 커먼 모드의 절환이 가능하며, 표시 소자에의 표시 데이터의 기입 시에, 출력을 무효화한 후, 세그먼트 모드로 변화하고, 선택 라인 지정 데이터를 읽어들인 후, 커먼 모드로 변화한 후, 출력을 유효하게 하도록 동작하는 것을 특징으로 하는 로우 드라이버를 실현하여도 된다. 이와 같은 로우 드라이버가 제공되면, 본 발명의 표시 장치를 용이하게 실현할 수 있다.
도 1a는 콜레스테릭 액정의 플래너 상태를 설명하는 도면.
도 1b는 콜레스테릭 액정의 포컬 코닉 상태를 설명하는 도면.
도 2는 펄스 전압에 의한 콜레스테릭 액정의 상태 변화를 설명하는 도면.
도 3a는 콜레스테릭 액정에 인가하는 큰 전압과 넓은 펄스 폭의 펄스에 의한 반사율의 변화를 설명하는 도면.
도 3b는 콜레스테릭 액정에 인가하는 중간 전압과 좁은 펄스 폭의 펄스에 의한 반사율의 변화를 설명하는 도면.
도 3c는 콜레스테릭 액정에 인가하는 중간 전압과 보다 좁은 펄스 폭의 펄스에 의한 반사율의 변화를 설명하는 도면.
도 4a는 액정에 인가하는 대칭 펄스의 펄스 폭이 좁은 예를 도시하는 도면.
도 4b는 액정에 인가하는 대칭 펄스의 펄스 폭이 중간 정도의 예를 도시하는 도면.
도 4c는 액정에 인가하는 대칭 펄스의 펄스 폭이 넓은 예를 도시하는 도면.
도 5는 콜레스테릭 액정에 인가하는 대칭 펄스의 예를 도시하는 도면.
도 6은 콜레스테릭 액정을 사용하는 종래의 표시 장치의 개략 구성을 도시하는 도면.
도 7은 종래의 표시 장치의 구동 시퀀스를 도시하는 타임차트.
도 8a는 표시 장치에서의 범용 세그먼트 드라이버와 범용 커먼 드라이버의 출력 펄스를 도시하는 도면.
도 8b는 도 8a의 출력 펄스에 의한 액정의 인가 전압을 도시하는 도면.
도 9는 범용의 단순 매트릭스 드라이버의 구성을 도시하는 도면.
도 10a는 범용의 단순 매트릭스 드라이버의 세그먼트 모드 시의 출력 전압을 도시하는 도면.
도 10b는 범용의 단순 매트릭스 드라이버의 커먼 모드 시의 출력 전압을 도시하는 도면.
도 11은 범용의 단순 매트릭스 드라이버를 사용한 종래의 표시 장치의 개략 구성을 도시하는 도면.
도 12a는 복수 라인 동시 구동예를 설명하는 도면.
도 12b는 복수 라인 동시 구동예를 설명하는 도면.
도 13은 본 발명의 실시 형태의 컬러 표시 장치의 콜레스테릭 액정 소자의 적층 구조를 도시하는 도면.
도 14는 실시 형태의 컬러 표시 장치의 1개의 콜레스테릭 액정 소자의 구조를 도시하는 도면.
도 15는 본 발명의 제1 실시 형태의 컬러 표시 장치의 개략 구성을 도시하는 도면.
도 16은 제1 실시 형태의 표시 장치의 계조 기입 동작을 설명하는 도면.
도 17은 제1 실시 형태의 표시 장치의 구동 시퀀스를 도시하는 타임차트.
도 18은 본 발명의 제2 실시 형태의 컬러 표시 장치의 개략 구성을 도시하는 도면.
도 19는 제2 실시 형태의 표시 장치의 구동 시퀀스를 도시하는 타임차트.
도 20은 본 발명의 제3 실시 형태의 컬러 표시 장치의 개략 구성을 도시하는 도면.
도 21은 본 발명의 제4 실시 형태의 컬러 표시 장치의 개략 구성을 도시하는 도면.
도 22는 제4 실시 형태의 표시 장치의 구동 시퀀스를 도시하는 타임차트.
[부호의 설명]
10 : 표시 소자
21 : 전원
22 : 승압부
25 : 드라이버 제어 회로
26 : 로우 드라이버(단순 매트릭스 드라이버)
27 : 컬럼 드라이버(단순 매트릭스 드라이버)
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
도 13은, 본 발명의 실시 형태에서 사용하는 표시 소자(10)의 구성을 도시하는 도면이다. 도 13에 도시한 바와 같이, 이 표시 소자(10)는, 보는 측에서 순서대로, 청(블루)용 패널(10B), 녹(그린)용 패널(10G), 및 적(레드)용 패널(10R)의 3매의 패널이 적층되어 있고, 레드용 패널(10R)의 하측에는 광 흡수층(17)이 형성되어 있다. 패널(10B, 10G 및 10R)은, 동일한 구성을 갖지만, 패널(10B)은 반사의 중심 파장이 청색(약 480㎚), 패널(10G)은 반사의 중심 파장이 녹색(약 550㎚), 패널(10R)은 반사의 중심 파장이 적색(약 630㎚)으로 되도록, 액정 재료 및 카이랄재가 선택되고, 카이랄재의 함유율이 결정되어 있다. 패널(10B, 10G 및 10R)은, 청층용 제어 회로(18B), 녹층용 제어 회로(18G) 및 적층용 제어 회로(18R)로, 각각 구동된다.
도 14는, 1매의 패널(10A)의 기본 구성을 도시하는 도면이다. 실시 형태에서 사용하는 패널에 대해서, 도 14를 참조하여 설명한다.
도 14에 도시한 바와 같이, 표시 소자(10A)는, 상측 기판(11)과, 상측 기판(11)의 표면에 형성된 상측 전극층(14)과, 하측 기판(13)의 표면에 형성된 하측 전극층(15)과, 시일재(16)를 갖는다. 상측 기판(11)과 하측 기판(13)은, 전극이 대향하도록 배치되고, 그 사이에 액정 재료를 봉입한 후 시일재(16)로 밀봉된다. 또한, 액정층(12) 내에 스페이서가 배치되지만 도시는 생략하고 있다. 상측 전극층(14)과 하측 전극층(15)의 전극에는, 구동 회로(18)로부터 전압 펄스 신호가 인가되고, 그것에 의해 액정층(12)에 전압이 인가된다. 액정층(12)에 전압을 인가하여, 액정층(12)의 액정 분자를 플래너 상태 또는 포컬 코닉 상태로 하여 표시를 행한다.
상측 기판(11)과 하측 기판(13)은, 모두 투광성을 갖고 있지만, 패널(10R)의 하측 기판(13)은 불투광성이어도 된다. 투광성을 갖는 기판으로서는, 글래스 기판이 있지만, 글래스 기판 이외에도, PET(폴리에틸렌테레프탈레이트)나 PC(폴리카보네이트) 등의 필름 기판을 사용하여도 된다.
상측 전극층(14)과 하측 전극층(15)의 전극의 재료로서는, 예를 들면, 인듐 주석 산화물(ITO : Indium Tin Oxide)이 대표적이지만, 그 밖에 인듐 아연 산화물(IZO : Indium Zic Oxide) 등의 투명 도전막을 사용하는 것이 가능하다.
상측 전극층(14)의 투명 전극은, 상측 기판(11) 위에 서로 평행한 복수의 띠 형상의 상측 투명 전극으로서 형성되고, 하측 전극층(15)의 투명 전극은, 하측 기판(13) 위에 서로 평행한 복수의 띠 형상의 하측 투명 전극으로서 형성되어 있다. 그리고, 상측 기판(11)과 하측 기판(13)은, 기판에 수직한 방향에서 보았을 때에, 상측 전극과 하측 전극이 교차하도록 배치되고, 교차 부분에 화소가 형성된다. 전극 위에는 절연성이 있는 박막이 형성된다. 이 박막이 두꺼우면 구동 전압을 높게 할 필요가 있다. 반대로, 박막이 없으면 리크 전류가 흐르기 때문에, 소비 전력이 증대된다고 하는 문제가 생긴다. 여기서는, 박막은 비유전률이 약 5이며, 액정보다도 매우 낮기 때문에, 박막의 두께는 약 0.3㎛ 이하로 하는 것이 적합하다.
또한, 이 절연성 박막은, SiO2의 박막, 혹은 배향 안정화막으로서 알려져 있는 폴리이미드 수지, 아크릴 수지 등의 유기막으로 실현할 수 있다.
상기한 바와 같이, 액정층(12) 내에 스페이서가 배치되고, 상측 기판(11)과 하측 기판(13)의 간격, 즉 액정층(12)의 두께를 일정하게 한다. 스페이서는, 일반적으로 수지제 또는 무기 산화물제의 구체이지만, 기판 표면에 열 가소성의 수지를 코팅한 고착 스페이서를 사용하는 것도 가능하다. 이 스페이서에 의해 형성되는 셀 갭은 3.5㎛∼6㎛의 범위가 적정하다. 셀 갭이 이 값보다 작으면 반사율이 저하되어 어두운 표시로 되고, 반대로 이 값보다 크면 구동 전압이 상승된다.
액정층(12)을 형성하는 액정 조성물은, 네마틱 액정 혼합물에 카이랄재를 10∼40 중량％(wt％) 첨가한 콜레스테릭 액정이다. 여기서, 카이랄재의 첨가량은, 네마틱 액정 성분과 카이랄재의 합계량을 100wt％로 하였을 때의 값이다.
네마틱 액정으로서는, 종래부터 공지된 각종의 것을 사용 가능하지만, 유전율 이방성(Δε)이 15∼35의 범위의 액정 재료인 것이 바람직하다. 유전율 이방성이 15 이상이면, 구동 전압이 비교적 낮아지고, 이 범위보다 크면 구동 전압 자체는 저하되지만 비저항이 작아지고, 특히 고온 시의 소비 전력이 증대된다.
또한, 굴절률 이방성(Δn)은, 0.18∼0.24인 것이 바람직하다. 굴절률 이방성이, 이 범위보다 작으면, 플래너 상태의 반사율이 낮아지고, 이 범위보다 크면, 포컬 코닉 상태에서의 산란 반사가 커지는 것 외에, 점도도 높아지고, 응답 속도가 저하된다.
도 15는, 본 발명의 제1 실시 형태의 표시 장치의 구성을 도시하는 도면이다. 도 15는, 도 11에 대응하는 도면이며, 도시하고 있지 않지만 그 외에도 도 6에 도시한 요소 등이 포함된다.
도 15에 도시한 바와 같이, 본 실시 형태의 표시 장치는, 드라이버 제어 회로(25)와, 로우 드라이버(26)와, 컬럼 드라이버(27)와, 표시 소자(10)를 갖는다.
표시 소자(10)는, A4판 XGA 사양으로, 1024×768 화소를 갖는 드라이버 제어 회로(25)는, 클럭원(24)으로부터의 기본 클럭 및 화상 데이터에 기초하여 제어 신호를 생성하여, 로우 드라이버(26) 및 컬럼 드라이버(27)에 공급한다.
로우 드라이버(26)는 768개의 스캔 라인을 구동하고, 컬럼 드라이버(27)는 1024개의 데이터 라인을 구동한다. RGB의 각 화소에 부여하는 화상 데이터가 다르므로, 컬럼 드라이버(27)는 각 데이터 라인을 독립하여 구동한다. 로우 드라이버(26)는, RGB의 라인을 공통으로 구동한다. 로우 드라이버(26) 및 컬럼 드라이버(27)는, 도 9에 도시한 바와 같은 세그먼트 모드와 커먼 모드로 절환 가능한 단순 매트릭스 드라이버로 구성된다. 컬럼 드라이버(27)는 세그먼트 모드만으로 사용되므로, 도 15에 도시한 바와 같이, 모드 선택 단자 S/C는 고(HIGH) 전압 단자에 접속되어 있다. 로우 드라이버(26)의 모드 선택 단자 S/C에는, 드라이버 제어 회로(25)로부터의 모드 절환 신호가 입력되고, 세그먼트 모드와 커먼 모드가 절환 가능하다.
컬럼 드라이버(27)의 XSCL 단자, LP 단자, /DSPOF 단자, FR 단자 및 데이터 입력 단자 Dn(D0-D7)에는, 드라이버 제어 회로(25)로부터, 화상 데이터 클럭, 화상 데이터 확정 펄스, 출력 무효화 신호/DSPOF, 펄스 극성 제어 신호 FR 및 화상 데이터가 입력된다. 또한, 여기서는 화상 데이터는 드라이버 제어 회로(25)로부터 출력되도록 도시하였지만, 표시 데이터 생성 회로로부터 드라이버 제어 회로(25)를 개재하지 않고 직접 컬럼 드라이버(27)에 입력되도록 하여도 된다.
로우 드라이버(26)의 XSCL 단자, LP 단자, /DSPOF 단자, FR 단자, S/C 단자 및 데이터 입력 단자 Dn(D0-D7)에는, 드라이버 제어 회로(25)로부터, 라인 데이터 클럭, 라인 데이터 확정 펄스, 출력 무효화 신호/DSPOF, 펄스 극성 제어 신호 FR, 모드 절환 신호 및 선택 라인 지정 데이터 SLD가 입력된다. 또한, 여기서는 선택 라인 지정 데이터 SLD는 드라이버 제어 회로(25)로부터 출력되도록 도시하였지만, 표시 데이터 생성 회로로부터 드라이버 제어 회로(25)를 개재하지 않고 직접 로우 드라이버(26)에 입력되도록 하여도 된다.
드라이버의 다른 단자는, 본 발명과 직접 관계되지 않으므로 설명은 생략한다.
다음으로, 제1 실시 형태에서의 화상의 기입 동작을 설명한다.
화상의 기입 동작을 행하기 전에, 전체 화소에 도 3a에 도시한 ±36V의 수십㎳ 이상의 펄스 폭의 전압 펄스를 인가하여, 전체 화소를 플래너 상태로 한다.
도 16은, 실시 형태의 표시 장치에서의 계조 기입 동작을 설명하는 도면이다. 도 16에서, 1 구동 사이클은, 적어도 1 이상의 스캔 라인(전극)에 스캔 펄스가 인가되고, 스캔 펄스가 인가된 스캔 라인의 화소에 계조 기입 펄스가 인가되어 계조가 기입되는 기간이다. 1 구동 사이클에서 스캔 펄스가 인가되는 스캔 라인이 복수인 경우에는, 그들 복수의 라인은 동일한 화상 데이터를 갖는다. 도 16에 도시한 바와 같이, 1 구동 사이클은, 드라이버에의 데이터의 전송과 드라이버로부터의 전압의 출력의 2개의 스텝을 갖고, 출력 스텝은, 정극 페이즈와 부극 페이즈를 더 갖는다. 정극 페이즈에서는 정극성의 계조 기입 펄스가 출력되고, 부극 페이즈에서는 부극성의 계조 기입 펄스가 출력된다.
도 7에 도시한 바와 같이, 종래예에서는, 드라이버에의 데이터의 전송과 드라이버로부터의 전압 출력은 적어도 일부가 병행하여 행해졌지만, 본 실시 형태에서는, 드라이버에의 데이터의 전송과 드라이버로부터의 전압 출력은 순서대로 행해지고, 병행해서는 행해지지 않는다.
도 17은, 본 실시 형태에서의 1 구동 사이클의 동작을 도시하는 타임차트이다. 1 구동 사이클의 데이터 전송 스텝은, 다음의 스텝 A 내지 F를 갖는다.
스텝 A에서는, 출력 무효화 신호/DSPOF를 저(LOW:0)로 하여, 로우 드라이버(26) 및 컬럼 드라이버(27)의 출력이 V5(GND)로 되도록 한다.
스텝 B에서는, 모드 절환 신호를 고(HIGH:1)로 하여, 로우 드라이버(26)를 세그먼트 모드로 한다.
스텝 C에서는, 로우 드라이버(26)에 선택 라인 지정 데이터 SLD를 기입한다. 이 기입은, 8 비트의 선택 라인 지정 데이터 SLD를 라인 시프트 클럭에 동기하여 로우 드라이버(26)에 공급하고, 로우 드라이버(26)는 라인 시프트 클럭에 동기하여 선택 라인 지정 데이터 SLD를 데이터 레지스터에 기억하는 것에 의해 행한다.
스텝 D에서는, 모드 절환 신호를 0으로 하여, 로우 드라이버(26)를 커먼 모드로 한다.
스텝 E에서는, 출력 무효화 신호/DSPOF를 1로 하여, 로우 드라이버(26) 및 컬럼 드라이버(27)의 출력을 유효하게 하고, 이에 따라서 선택 라인 지정 데이터 SLD에 대응하여 선택 라인이 설정된다.
스텝 F에서는, 컬럼 드라이버(27)에 화상 데이터를 기입한다. 이 기입은, 8 비트의 화상 데이터를 화상 데이터 클럭에 동기하여 컬럼 드라이버(27)에 공급하고, 컬럼 드라이버(27)는 화상 데이터 클럭에 동기하여 화상 데이터를 데이터 레지스터에 기억하는 것에 의해 행한다.
도 17에 도시한 바와 같이, 스텝 A 내지 E는 이 순서대로 행해져, 스텝 F는 스텝 B와 스텝 D 사이에 행해지고, 스텝 C와 스텝 F를 병행으로 행하는 것도 가능하다.
스텝 C 및 스텝 F가 완료된 후, 스텝 D 및 스텝 E를 행함으로써, 출력 스텝으로 들어간다. 출력 스텝에서는, 컬럼 드라이버(27)는 세그먼트 모드이며, 로우 드라이버(26)는 커먼 모드이므로, 각각에 종래와 동일한 전압 V0, V21, V34를 공급해 두면, 콜레스테릭 액정의 구동에 필요한 전압의 펄스를 출력할 수 있다. 출력 스텝의 전반의 정극 페이즈에서는 펄스 극성 제어 신호 FR은 1로 되고, 정극성의 계조 기입 펄스가 인가되고, 후반의 부극 페이즈에서는 펄스 극성 제어 신호 FR은 0으로 되고, 부극성의 계조 기입 펄스가 인가된다. 정극성의 계조 기입 펄스와 부극성의 계조 기입 펄스는 대칭이며, 계조 레벨은 펄스 폭으로 제어된다. 또한, 펄스 폭이 좁은 플러스와 마이너스의 계조 기입 펄스를 인가하는 횟수에 의해 계조 레벨을 제어하는 경우에는, 펄스 극성 제어 신호 FR을 펄스의 주기에 대응시켜 1과0으로 변화시킨다.
선택 라인 지정 데이터 SLD에서 하나의 부분이 선택 라인에 설정되므로, 하나의 부분이 복수이면 복수의 라인이 선택된다. 게다가, 선택 라인 지정 데이터 SLD는, 1 구동 사이클마다 임의로 설정 가능하기 때문에, 선택 라인을 임의로 설정할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에서는, 스텝 A와 스텝 E 사이의 로우 드라이버(26) 및 컬럼 드라이버(27)의 출력이 무효화되고 있는 사이에, 스텝 B 및 스텝 D의 모드 절환이 행해지므로, 가령 모드 절환에 기인하여 노이즈가 발생하여도, 표시 소자의 표시는 영향받지 않는다.
도 18은, 본 발명의 제2 실시 형태의 표시 장치의 구성을 도시하는 도면이다. 도 19는, 제2 실시 형태의 표시 장치의 1 구동 사이클의 동작을 도시하는 타임차트이다. 제2 실시 형태에서도, 도 16에 도시한 바와 같이, 1 구동 사이클은 전송 스텝과 출력 스텝을 갖는다. 또한, 도 19에서는, 전송 스텝만을 도시하고, 출력 스텝은 도시를 생략하고 있다.
제2 실시 형태는, 라인 데이터 클럭 대신에 화상 데이터 클럭을, 라인 데이터 확정 펄스 대신에 화상 데이터 확정 펄스를, 사용하는 것이 제1 실시 형태와 다르며, 다른 부분은 동일하다.
스텝 C의 개시와 동일한 타이밍에서 스텝 F가 개시되고, 스텝 D가 개시되기 전에, 스텝 C와 스텝 F의 처리가 동일 타이밍에서 완료된다. 스텝 C에서는, 로우 드라이버(26)는, 8 비트의 선택 라인 지정 데이터 SLD를, 화상 데이터 클럭에 동기하여 기억한다.
여기서, 제2 실시 형태의 표시 장치를 이하와 같은 사양에서 제작하여 동작을 확인하였다.
표시 소자(10)는, XGA 사양의 콜레스테릭 액정 표시 소자로, 데이터 전극이 1024개, 스캔 전극이 768개이다.
단순 매트릭스 드라이버는, 상술한 세이코엡슨제의 STN 액정 드라이버 S1D17A03/S1D17A04이다.
스텝 A와 스텝 B의 시간 간격은 2㎲, 스텝 B와 스텝 C 및 스텝 F의 개시의 시간 간격은 2㎲, 스텝 F에서의 화상 데이터의 최종 8 비트의 기입으로부터 화상 데이터 확정 펄스의 인가까지의 시간 간격은 6㎲, 스텝 C 및 스텝 F의 완료로부터 스텝 D까지의 시간 간격은 2㎲, 스텝 D로부터 스텝 E까지의 시간 간격은 2㎲이다.
이와 같은 조건에서, 소망의 기입을 행할 수 있어, 표시 소자(10)의 표시에 현저한 노이즈가 생기지 않는 것을 확인하였다.
또한, 스텝 A와 스텝 B의 시간 간격은 1㎲ 이상, 스텝 B와 스텝 C 및 스텝 F의 개시의 시간 간격은 1㎲ 이상, 스텝 C 및 스텝 F의 완료로부터 스텝 D까지의 시간 간격은 2㎲ 이상, 스텝 D로부터 스텝 E까지의 시간 간격은 1㎲ 이상이면, 정상적인 동작이 가능하다.
단순 매트릭스 드라이버 중에는, 출력을 무효화하는 제어 신호를 갖지 않는 것도 있다. 다음에 설명하는 제3 실시 형태의 표시 장치는, 그와 같은 단순 매트릭스 드라이버를 사용한 예이다.
도 20은, 본 발명의 제3 실시 형태의 표시 장치의 구성을 도시하는 도면이다. 또한, 펄스 극성 제어 신호 FR 등의 신호는 도시를 생략하고 있다. 구동 시퀀스는, 제2 실시 형태와 동일하다. 제3 실시 형태에서는, 도 20에 도시한 바와 같이, 출력 무효화 신호에 따라서 로우 드라이버(26) 및 컬럼 드라이버(27)를 구성하는 2개의 단순 매트릭스 드라이버의 드라이버 출력용 전원(VDDH, V0, V21, V34, V5)을 그라운드 레벨(GND)로 설정하는 전원 차단 회로(31)가, 설치되어 있다. 다른 구성은 제2 실시 형태와 동일하므로, 설명은 생략한다.
제1 내지 제3 실시 형태에서는, 로우 드라이버(26) 및 컬럼 드라이버(27)를 구성하는 2개의 단순 매트릭스 드라이버와는 달리, 드라이버 제어 회로(25)를 설치하였지만, 도 21에 도시한 바와 같이, 로우 드라이버(26)를 구성하는 단순 매트릭스 드라이버에 드라이버 제어 회로(25)를 내장하는 것도 가능하다. 또한, 단순 매트릭스 드라이버의 베어 칩과 드라이버 제어 회로의 베어 칩을 동일 패키지 내에 수용하여 1 칩화하는 것도 가능하다.
도 21은, 본 발명의 제4 실시 형태의 표시 장치의 구성을 도시하는 도면이다. 제4 실시 형태에서는, 패키지(41) 내에 로우 드라이버(26)를 구성하는 단순 매트릭스 드라이버의 베어 칩과 드라이버 제어 회로(25)의 베어 칩을 수용하였다. 다른 부분은, 제2 실시 형태와 동일하다. 드라이버 제어 회로(25)에는, 클럭 CLOCK와 1 구동 사이클의 개시를 지시하는 START 신호가 입력되고, 드라이버 제어 회로(25)는 이들 신호에 기초하여, 도 22에 도시한 바와 같은 구동 시퀀스를 행하는 제어 신호를 생성하여 출력한다. 클럭 CLOCK는, 화상 데이터 클럭과 동일 주기인 것이 바람직하다.
제4 실시 형태에서는, START 신호가 입력되면, 스텝 A 및 스텝 B가 자동적으로 실행되고, 외부로부터 컬럼 드라이버(27)에 공급되는 화상 데이터 및 로우 드라이버(26)에 공급되는 선택 라인 지정 데이터를, 화상 데이터 클럭에 동기하여 연속해서 기억하고, 화상 데이터 및 선택 라인 지정 데이터가 소정수에 도달한 시점에서, 스텝 D 및 E가 자동적으로 실행된다.
이상 설명한 바와 같이, 본 발명에 따르면, 단순 매트릭스 드라이버의 제약 조건 V0≥V21≥V34≥V5를 충족한 후에, 주사용 드라이버(로우 드라이버)로서 단순 매트릭스 드라이버를 사용하여, 복수 라인 동시 구동이 가능하게 되어, 기입 시간을 단축할 수 있다.
이상, 본 발명의 실시예를 설명하였지만, 그 외에도 각종의 실시예가 가능한 것은 물론이다. 예를 들면, 본 발명은, 콜레스테릭 액정을 사용한 표시 소자 이외에도, 메모리성을 갖는 단순 매트릭스형의 표시 소자이면, 적용 가능하다.
또한, 각종의 조건은, 대상으로 하는 표시 소자의 사양에 따라서 결정해야 하는 것은 물론이다.

Claims (19)

  1. 매트릭스형의 표시 소자와,
    상기 표시 소자의 스캔 전극을 구동하는 로우 드라이버와,
    상기 표시 소자의 데이터 전극을 구동하는 컬럼 드라이버를 구비하는 표시 장치로서,
    상기 컬럼 드라이버는, 세그먼트 모드의 매트릭스 드라이버로 구성되고,
    상기 로우 드라이버는, 세그먼트 모드와 커먼 모드의 절환 가능한 매트릭스 드라이버로 구성되고,
    상기 표시 소자에의 표시 데이터의 기입은,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력을 무효화하고, 상기 로우 드라이버를 상기 세그먼트 모드로 한 상태에서, 상기 로우 드라이버에 선택 라인 지정 데이터를 기입 및 상기 컬럼 드라이버에 화상 데이터를 기입한 후, 상기 로우 드라이버를 상기 커먼 모드로 한 후, 상기 로우 드라이버 및 상기 컬럼 드라이버의 출력을 유효하게 하는 것에 의해 행하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 로우 드라이버에 선택 라인 지정 데이터를 기입하기 위한 클럭은, 상기 컬럼 드라이버에 화상 데이터를 기입하는 클럭과 공통인 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 무효화는, 상기 세그먼트 모드의 매트릭스 드라이버 및 상기 세그먼트 모드와 커먼 모드의 절환 가능한 매트릭스 드라이버의 출력 전압을 소정값 이하로 하기 위한 제어 신호를 인가하는 것에 의해 행해지는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 무효화는, 상기 세그먼트 모드의 매트릭스 드라이버 및 상기 세그먼트 모드와 커먼 모드의 절환 가능한 매트릭스 드라이버의 드라이버 출력용 전원 단자의 전압을 소정값 이하로 하는 것에 의해 행해지는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 무효화가 완료되고 나서 상기 로우 드라이버를 상기 세그먼트 모드로 하는 동작을 개시할 때까지의 시간은 1㎲ 이상이며, 상기 로우 드라이버의 상기 세그먼트 모드로의 변경이 완료되고 나서 상기 로우 드라이버에의 선택 라인 지정 데이터의 기입 및 상기 컬럼 드라이버에의 화상 데이터의 기입을 개시할 때까지의 시간은 1㎲ 이상이며, 상기 로우 드라이버에의 선택 라인 지정 데이터의 기입 및 상기 컬럼 드라이버에의 화상 데이터의 기입이 완료되고 나서 상기 로우 드라이버의 상기 커먼 모드로의 변경을 개시할 때까지의 시간은 2㎲ 이상이며, 상기 로우 드라이버의 상기 커먼 모드로의 변경이 완료되고 나서 상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 유효화를 개시할 때까지의 시간은 1㎲ 이상인 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 표시 소자는, 콜레스테릭상을 형성하는 액정을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    초기 계조 상태는 플래너 상태이며, 상기 초기 계조 상태 이외의 계조 상태는, 상기 플래너 상태와 포컬 코닉 상태가 혼재된 상태이며, 혼재비에 의해 중간조의 값이 결정되는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 표시 소자는, 화소에 초기화 전압 펄스를 인가하여 초기 계조 상태로 한 후, 초기화된 화소에 대해 계조 전압 펄스를 인가하여 상기 초기 계조 상태 이외의 계조 상태로 되고,
    상기 계조 펄스가 인가되는 누적 시간이, 계조 상태의 값에 관계하는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 표시 소자는, 복수의 서로 다른 반사광을 나타내는 복수의 표시 소자가 적층된 적층 구조를 구비하는 것을 특징으로 하는 표시 장치.
  10. 매트릭스형의 표시 소자의 전극을 구동하는 단순 매트릭스 드라이버로서,
    세그먼트 모드와 커먼 모드의 절환이 가능하고,
    표시 소자에의 표시 데이터의 기입 시에,
    출력을 무효화한 후, 상기 세그먼트 모드로 변화하고, 선택 라인 지정 데이터를 읽어들인 후, 상기 커먼 모드로 변화한 후, 출력을 유효하게 하도록 동작하는 것을 특징으로 하는 단순 매트릭스 드라이버.
  11. 매트릭스형의 표시 소자와, 상기 표시 소자의 스캔 전극을 구동하는 로우 드라이버와, 상기 표시 소자의 데이터 전극을 구동하는 컬럼 드라이버를 구비하고, 상기 컬럼 드라이버는, 세그먼트 모드의 매트릭스 드라이버로 구성되고, 상기 로우 드라이버는, 세그먼트 모드와 커먼 모드의 절환 가능한 매트릭스 드라이버로 구성되는 표시 장치의 구동 방법으로서,
    상기 표시 소자에의 표시 데이터의 기입을,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력을 무효화하고,
    상기 로우 드라이버를 상기 세그먼트 모드로 한 상태에서, 상기 로우 드라이버에 선택 라인 지정 데이터를 기입 및 상기 컬럼 드라이버에 화상 데이터를 기입하고,
    상기 로우 드라이버를 상기 커먼 모드로 하고,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력을 유효하게 하는
    것에 의해 행하는 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 제11항에 있어서,
    상기 로우 드라이버에 선택 라인 지정 데이터를 기입하기 위한 클럭은, 상기 컬럼 드라이버에 화상 데이터를 기입하는 클럭과 공통인 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제11항에 있어서,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 무효화는, 상기 세그먼트 모드의 매트릭스 드라이버 및 상기 세그먼트 모드와 커먼 모드의 절환 가능한 매트릭스 드라이버의 출력 전압을 소정값 이하로 하기 위한 제어 신호를 인가하는 것에 의해 행해지는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제11항에 있어서,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 무효화는, 상기 세그먼트 모드의 매트릭스 드라이버 및 상기 세그먼트 모드와 커먼 모드의 절환 가능한 매트릭스 드라이버의 드라이버 출력용 전원 단자의 전압을 소정값 이하로 하는 것에 의해 행해지는 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제11항에 있어서,
    상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 무효화가 완료되고 나서 상기 로우 드라이버를 상기 세그먼트 모드로 하는 동작을 개시할 때까지의 시간은 1㎲ 이상이며, 상기 로우 드라이버의 상기 세그먼트 모드로의 변경이 완료되고 나서 상기 로우 드라이버에의 선택 라인 지정 데이터의 기입 및 상기 컬럼 드라이버에의 화상 데이터의 기입을 개시할 때까지의 시간은 1㎲ 이상이며, 상기 로우 드라이버에의 선택 라인 지정 데이터의 기입 및 상기 컬럼 드라이버에의 화상 데이터의 기입이 완료되고 나서 상기 로우 드라이버의 상기 커먼 모드로의 변경을 개시할 때까지의 시간은 2㎲ 이상이며, 상기 로우 드라이버의 상기 커먼 모드로의 변경이 완료되고 나서 상기 로우 드라이버 및 상기 컬럼 드라이버의 출력의 유효화를 개시할 때까지의 시간은 1㎲ 이상인 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제11항에 있어서,
    상기 표시 소자는, 콜레스테릭상을 형성하는 액정을 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제16항에 있어서,
    초기 계조 상태는 플래너 상태이며, 상기 초기 계조 상태 이외의 계조 상태는, 상기 플래너 상태와 포컬 코닉 상태가 혼재된 상태이며, 혼재비에 의해 중간조의 값이 결정되는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 표시 소자는, 화소에 초기화 전압 펄스를 인가하여 초기 계조 상태로 한 후, 초기화된 화소에 대해 계조 전압 펄스를 인가하여 상기 초기 계조 상태 이외의 계조 상태로 되고,
    상기 계조 펄스가 인가되는 누적 시간이, 계조 상태의 값에 관계하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제11항에 있어서,
    상기 표시 소자는, 복수의 서로 다른 반사광을 나타내는 복수의 표시 소자가 적층된 적층 구조를 구비하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020107008096A 2007-10-15 2007-10-15 단순 매트릭스형의 표시 소자를 갖는 표시 장치 및 단순 매트릭스 드라이버 KR20100054861A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/070098 WO2009050776A1 (ja) 2007-10-15 2007-10-15 単純マトリクス型の表示素子を有する表示装置および単純マトリクスドライバ

Publications (1)

Publication Number Publication Date
KR20100054861A true KR20100054861A (ko) 2010-05-25

Family

ID=40567070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008096A KR20100054861A (ko) 2007-10-15 2007-10-15 단순 매트릭스형의 표시 소자를 갖는 표시 장치 및 단순 매트릭스 드라이버

Country Status (5)

Country Link
US (1) US8310410B2 (ko)
JP (1) JP5005039B2 (ko)
KR (1) KR20100054861A (ko)
CN (1) CN101828214A (ko)
WO (1) WO2009050776A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648845B2 (en) * 2011-05-24 2014-02-11 Apple Inc. Writing data to sub-pixels using different write sequences
JP6642973B2 (ja) * 2015-03-26 2020-02-12 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の制御方法
CN111402820B (zh) * 2020-04-26 2021-08-03 华南师范大学 电湿润显示器驱动方法、显示器、设备及存储介质
CN117572680B (zh) * 2024-01-16 2024-05-14 山东蓝贝思特教装集团股份有限公司 一种液晶书写装置局部擦除控制方法及装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2590392B1 (fr) 1985-09-04 1994-07-01 Canon Kk Dispositif a cristaux liquides ferroelectriques
JPS62134691A (ja) * 1985-12-07 1987-06-17 キヤノン株式会社 液晶装置
JPS63266488A (ja) * 1987-04-24 1988-11-02 矢崎総業株式会社 液晶ドツトマトリクス表示方式
JPH02211497A (ja) * 1989-02-13 1990-08-22 Nec Corp 液晶表示制御回路
JPH02212886A (ja) * 1989-02-14 1990-08-24 Seiko Epson Corp 液晶駆動回路
JPH0462516A (ja) 1990-06-30 1992-02-27 Toshiba Lighting & Technol Corp 液晶表示装置
JP3509398B2 (ja) * 1996-06-28 2004-03-22 富士通株式会社 画像表示方法及び装置
JPH1152916A (ja) * 1997-07-30 1999-02-26 Nec Corp 液晶表示装置の駆動電源回路
JP2000171837A (ja) 1998-12-01 2000-06-23 Minolta Co Ltd 液晶表示素子の駆動方法及び情報表示装置
JP2000147466A (ja) 1998-11-17 2000-05-26 Minolta Co Ltd 液晶表示素子の駆動方法及び情報表示装置
JP3888413B2 (ja) * 2000-01-14 2007-03-07 富士ゼロックス株式会社 表示素子、書き込み方法および書き込み装置
JP4154828B2 (ja) 2000-02-17 2008-09-24 コニカミノルタホールディングス株式会社 液晶表示素子の駆動方法及び液晶表示装置
EP1662469A4 (en) 2003-09-04 2009-04-01 Fujitsu Ltd INFORMATION DISPLAY SYSTEM, DISPLAY ELEMENT, DISPLAY ELEMENT CONTROL METHOD AND DISPLAY EQUIPMENT
JP2007513365A (ja) * 2003-11-14 2007-05-24 ユニ−ピクセル ディスプレイズ， インコーポレイテッド ディスプレイにおけるシンプルマトリクスアドレス指定
CN101147097B (zh) 2005-03-29 2010-07-07 富士通株式会社 显示元件的驱动方法
JP2007193199A (ja) 2006-01-20 2007-08-02 Kawasaki Microelectronics Kk コレステリック液晶駆動方法
JP4850902B2 (ja) * 2006-03-29 2012-01-11 富士通株式会社 表示素子及びその駆動方法並びにそれを備えた電子ペーパー
US20080284712A1 (en) * 2006-08-04 2008-11-20 Seiko Epson Corporation Display driver and electronic equipment

Also Published As

Publication number Publication date
US20100194736A1 (en) 2010-08-05
US8310410B2 (en) 2012-11-13
JPWO2009050776A1 (ja) 2011-02-24
CN101828214A (zh) 2010-09-08
WO2009050776A1 (ja) 2009-04-23
JP5005039B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
KR101162851B1 (ko) 도트 매트릭스형의 표시 소자를 갖는 표시 장치 및 그 구동 방법
KR100955366B1 (ko) 액정 표시 소자 및 그 구동 방법 및 그것을 구비한 전자페이퍼
US7847770B2 (en) Method of driving liquid crystal display element
US20090174640A1 (en) Display element, image rewriting method for the display element, and electronic paper and electronic terminal utilizing the display element
US20100194793A1 (en) Cholesteric liquid crystal display device
US20090153757A1 (en) Liquid crystal display element, method of driving the element, and electronic paper having the element
JP5163652B2 (ja) ドットマトリクス型の表示素子を有する表示装置およびその駆動方法
JP5005039B2 (ja) 単純マトリクス型の表示素子を有する表示装置および単純マトリクスドライバ
JP2010128365A (ja) 表示装置
JP5115217B2 (ja) ドットマトリクス型液晶表示装置
JP2009181106A (ja) ドットマトリクス型表示装置および画像書込み方法
JP5234829B2 (ja) 単純マトリクス型の表示素子を有する表示装置
KR100892029B1 (ko) 액정 표시 소자의 구동 방법
JP5332339B2 (ja) 表示装置
JP5130931B2 (ja) ドットマトリクス型表示素子の駆動方法および表示装置
JP2009163092A (ja) 液晶表示素子の駆動方法および液晶表示装置
US20110310068A1 (en) Display device
US8330751B2 (en) Display apparatus including passive matrix display element
WO2009087756A1 (ja) 表示装置及びその駆動方法
JP5310517B2 (ja) 液晶駆動方法
JP5272487B2 (ja) ドットマトリクス型の表示装置
JP2010145975A (ja) 表示素子の駆動方法及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120322

Effective date: 20130717

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)