JPWO2009013914A1 - ＳｉＣエピタキシャル基板およびその製造方法 - Google Patents

ＳｉＣエピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
JPWO2009013914A1
JPWO2009013914A1 JP2009524405A JP2009524405A JPWO2009013914A1 JP WO2009013914 A1 JPWO2009013914 A1 JP WO2009013914A1 JP 2009524405 A JP2009524405 A JP 2009524405A JP 2009524405 A JP2009524405 A JP 2009524405A JP WO2009013914 A1 JPWO2009013914 A1 JP WO2009013914A1
Authority
JP
Japan
Prior art keywords
single crystal
substrate
crystal sic
temperature
sic epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009524405A
Other languages
English (en)
Other versions
JP5130468B2 (ja
Inventor
中村　信彦
信彦 中村
徹 松浪
徹 松浪
公人 西川
公人 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Research Institute of Innovative Technology for Earth
Ecotron Co Ltd
Original Assignee
Research Institute of Innovative Technology for Earth
Ecotron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Institute of Innovative Technology for Earth, Ecotron Co Ltd filed Critical Research Institute of Innovative Technology for Earth
Priority to JP2009524405A priority Critical patent/JP5130468B2/ja
Publication of JPWO2009013914A1 publication Critical patent/JPWO2009013914A1/ja
Application granted granted Critical
Publication of JP5130468B2 publication Critical patent/JP5130468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

単結晶ＳｉＣ基板（１１）と、単結晶ＳｉＣ基板（１１）上に形成された第１のＳｉＣエピタキシャル膜からなるバッファ層（１２）と、バッファ層（１２）上に形成された第２のＳｉＣエピタキシャル膜からなる活性層（１３）とを備えてなる単結晶ＳｉＣエピタキシャル基板を製造する。バッファ層（１２）は、単結晶ＳｉＣ基板（１１）と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣ基板（１１）上に単結晶ＳｉＣをエピタキシャル成長させて生成し、活性層（１３）はバッファ層（１２）上に気相成長法によって単結晶ＳｉＣをエピタキシャル成長させて生成する。これにより、欠陥が少ない高品質な単結晶ＳｉＣ活性層を有する単結晶ＳｉＣエピタキシャル基板を製造できる。

Description

本発明は、単結晶ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成したＳｉＣエピタキシャル基板およびその製造方法に関するものである。
ＳｉＣ（炭化ケイ素；シリコンカーバイト）は、（ｉ）耐熱性、機械的強度に優れている、（ｉｉ）放射線に強い、（ｉｉｉ）不純物の添加によって電子や正孔の価電子制御を容易に行える、（ｉｖ）禁制帯幅が広い、といった特性を備えていることなどから、次世代のパワーデバイス、高周波デバイス用の半導体材料として期待されている。
しかしながら、単結晶ＳｉＣ基板には、熱の影響によって基底面転位、螺旋転位、マイクロパイプ等の結晶欠陥が内在しやすく、また、核生成に起因する結晶粒界が発生しやすいという問題がある。
このため、ＳｉＣエピタキシャル成長法として現在主流である気相成長法で単結晶ＳｉＣ基板上に単結晶ＳｉＣからなる活性層を生成すると、単結晶ＳｉＣ基板に内在する結晶欠陥等が活性層に伝播してしまうという問題がある。
そこで、例えば、特許文献１には、ＳｉＣ基板から伝播するマイクロパイプ欠陥をふさぐために、液相エピタキシャル成長法（ＬＰＥ法）によって単結晶ＳｉＣ上に第１のエピタキシャル層を形成し、第１のエピタキシャル層上にＣＶＤ法によって第２のエピタキシャル層を形成する技術が開示されている。
また、特許文献２〜４には、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板との間に極薄金属シリコン融液を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させる液相エピタキシャル技術（以降、ＭＳＥ（Metastable Solvent Epitaxy；準安定溶媒エピタキシャル法）法という）が開示されている。なお、特許文献２〜４に開示されている単結晶ＳｉＣの生成方法は、マイクロパイプ欠陥を抑制した、平坦度の高い単結晶ＳｉＣを実現でき、しかも成長速度が速いという利点を有している。
日本国公表特許公報「特表平１０−５０９９４３号公報（公開日：１９９６年６月６日）」 国際公開公報「ＷＯ２００２／０９９１６９号公報（公開日：２００２年１２月１２日）」 日本国公開特許公報「特開２００５−１２６２４８号公報（公開日：２００５年５月１９日）」 日本国公開特許公報「特開２００５−１２６２４９号公報（公開日：２００５年５月１９日）」
しかしながら、上記特許文献２〜４の技術では、マイクロパイプ欠陥の発生を抑制することはできるものの、基底面転位や螺旋転位等を十分に抑制することができないので、活性層にこれらの欠陥が生じてしまうという問題がある。
また、上記特許文献１の技術では、第１のエピタキシャル層にマイクロパイプ欠陥が生じることを抑制できるものの、単結晶ＳｉＣ基板に内在するマイクロパイプ以外の結晶欠陥等が第１のエピタキシャル層を介して第２のエピタキシャル層に伝播しやすく、第２のエピタキシャル層に結晶欠陥が生じることを防止できないという問題がある。
また、上記特許文献１の技術では、第１のエピタキシャル層をＬＰＥ法によって生成しているので、成長速度が非常に遅いため生産性が悪いという問題がある。また、膜厚を均一に制御するためには製造装置内の液相を精密に制御する必要があるが、液相の制御精度には限界があるため、膜厚を精密に制御することが困難であるという問題がある。また、工程が複雑であり、製造コストが非常に高くなるという問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、欠陥が少ない高品質な単結晶ＳｉＣ活性層を有する単結晶ＳｉＣエピタキシャル基板およびその製造方法を提供することにある。
本願発明者らは、上記したＭＳＥ法によって生成されたＳｉＣエピタキシャル膜について鋭意研究した結果、ＭＳＥ法によって生成されたＳｉＣエピタキシャル膜は基底面転位や螺旋転位等の結晶欠陥を伝播しにくいという特性（欠陥伝播低減機能）を有していることを発見した。本発明は、このＭＳＥ法によって生成された単結晶ＳｉＣに特有の性質を利用したものである。
本発明の単結晶ＳｉＣエピタキシャル基板は、単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成された第１のＳｉＣエピタキシャル膜からなるバッファ層と、上記バッファ層上に形成された第２のＳｉＣエピタキシャル膜からなる活性層とを備えてなる単結晶ＳｉＣエピタキシャル基板であって、上記第１のＳｉＣエピタキシャル膜は、上記単結晶ＳｉＣ基板と上記単結晶ＳｉＣ基板に所定の間隔で対向するように配置された炭素原料供給板との間に金属Ｓｉ融液層を介在させた状態で熱処理を行うことによってエピタキシャル成長した膜であり、上記第２のＳｉＣエピタキシャル膜は、気相成長法によってエピタキシャル成長した膜であることを特徴としている。
なお、上記の所定の厚さ、すなわち金属Ｓｉ融液層の単結晶ＳｉＣ基板に垂直な方向の厚さは、炭素原料供給板から溶解した炭素が単結晶ＳｉＣ基板の表面に拡散等により輸送される厚さであればよく、特に限定されるものではない。
また、上記炭素原料供給板は、金属Ｓｉ融液を介して単結晶ＳｉＣ基板上に炭素を供給できるものであればよく、特に限定されるものではないが、例えば、多結晶ＳｉＣ基板、炭素基板、ポーラスＳｉＣ基板、焼結ＳｉＣ基板、非晶質ＳｉＣ基板などを用いることができる。
上記の構成によれば、バッファ層が、単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによってエピタキシャル成長した第１のＳｉＣエピタキシャル膜からなる。この方法によって生成したＳｉＣエピタキシャル膜は、従来の気相成長法や液相成長法によって生成したＳｉＣエピタキシャル膜よりも基底面転位や螺旋転位等の結晶欠陥を伝播しにくいという特性を有している。このため、この第１の単結晶ＳｉＣエピタキシャル膜からなるバッファ層上に形成される第２のＳｉＣエピタキシャル膜からなる活性層に単結晶ＳｉＣ基板に内在する基底面転位や螺旋転位等の結晶欠陥が伝播することを抑制し、結晶欠陥が極めて少ない活性層を得ることができる。
また、上記の構成によれば、欠陥が比較的多い安価な単結晶ＳｉＣ基板を用いる場合であっても欠陥の少ない活性層を形成できるので、欠陥の少ない活性層を備えた単結晶ＳｉＣエピタキシャル基板を安価に提供できる。
また、上記の構成によれば、単結晶ＳｉＣ基板と炭素原料供給板との間隔を制御することによって金属Ｓｉ融液層の厚さを容易かつ精度良く制御することができるので、膜厚を均一かつ精度よく制御されたバッファ層を有する単結晶ＳｉＣエピタキシャル基板を提供できる。
また、上記の構成によれば、気相成長法によって生成した第２のＳｉＣエピタキシャル膜からなる活性層を備えている。一般に、気相成長法によれば液相成長法等の他の方法を用いる場合よりも膜厚を容易かつ精度良く制御できる。したがって、上記の構成によれば、膜厚を精度よく均一に制御された活性層を有する単結晶ＳｉＣエピタキシャル基板を提供できる。
また、上記第１のＳｉＣエピタキシャル膜の伝導型は、上記単結晶ＳｉＣ基板の伝導型と同じであってもよい。例えば、上記単結晶ＳｉＣ基板および上記第１のＳｉＣエピタキシャル膜の伝導型がｐ型であってもよく、上記単結晶ＳｉＣ基板および上記第１のＳｉＣエピタキシャル膜の伝導型がｎ型であってもよい。
また、上記単結晶ＳｉＣ基板としてｏｆｆ角を有する単結晶ＳｉＣ基板を用いることにより、第１のＳｉＣエピタキシャル膜をステップフロー成長させることができるので、成長膜の膜厚を均一かつ高精度に制御できる。したがって、膜厚を均一かつ高精度に制御されたバッファ層を有する単結晶ＳｉＣエピタキシャル基板を提供できる。
また、上記第２のＳｉＣエピタキシャル膜は、ステップ制御エピタキシャル法によって生成されたものであってもよい。
上記の構成によれば、ステップ制御エピタキシャル法を用いて活性層を生成することにより、膜厚を均一かつ高精度に制御された活性層を有する単結晶ＳｉＣエピタキシャル基板を提供できる。
本発明の単結晶ＳｉＣエピタキシャル基板の製造方法は、上記の課題を解決するために、単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成された第１のＳｉＣエピタキシャル膜からなるバッファ層と、上記バッファ層上に形成された第２のＳｉＣエピタキシャル膜からなる活性層とを備えてなる単結晶ＳｉＣエピタキシャル基板の製造方法であって、単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させて上記第１のＳｉＣエピタキシャル膜を生成する第１膜生成工程と、上記第１のエピタキシャル膜上に気相成長法によって単結晶ＳｉＣをエピタキシャル成長させて上記第２のＳｉＣエピタキシャル膜を生成する第２膜生成工程とを含むことを特徴としている。
上記の方法によれば、単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させてＳｉＣエピタキシャル膜からなるバッファ層を形成する。この方法によって生成したＳｉＣエピタキシャル膜は、従来の気相成長法や液相成長法によって生成したＳｉＣエピタキシャル膜よりも基底面転位や螺旋転位等の結晶欠陥を伝播しにくいという特性を有している。このため、バッファ層上に形成される第２のＳｉＣエピタキシャル膜からなる活性層に単結晶ＳｉＣ基板に内在する基底面転位や螺旋転位等の結晶欠陥が伝播することを抑制し、結晶欠陥が極めて少ない活性層を得ることができる。
また、上記の方法によれば、欠陥が比較的多い安価な単結晶ＳｉＣ基板を用いる場合であっても欠陥の少ない活性層を形成できるので、欠陥の少ない活性層を備えた単結晶ＳｉＣエピタキシャル基板を安価に提供できる。
また、上記の方法によれば、単結晶ＳｉＣ基板と炭素原料供給板との間隔を制御することによって金属Ｓｉ融液層の厚さを容易かつ精度良く制御することができるので、膜厚を均一かつ精度よく制御されたバッファ層を有する単結晶ＳｉＣエピタキシャル基板を提供できる。
また、上記の方法によれば、気相成長法によって生成した第２のＳｉＣエピタキシャル膜からなる活性層を備えている。一般に、気相成長法によれば液相成長法等の他の方法を用いる場合よりも膜厚を容易かつ精度良く制御できる。したがって、上記の方法によれば、膜厚を精度よく均一に制御された活性層を有する単結晶ＳｉＣエピタキシャル基板を提供できる。
また、上記第１膜生成工程は、上記金属Ｓｉ融液層の温度をＳｉの融点以上の温度に設定される所定温度に昇温させる昇温工程と、上記所定温度から５００℃以下の温度に降温させる降温工程とを含み、上記昇温工程における少なくともＳｉの融点から上記成長温度までの上記金属Ｓｉ融液層の温度の変化速度および上記降温工程における上記金属Ｓｉ融液層の温度の変化速度を、２０℃／分以下にするようにしてもよい。
上記の方法によれば、昇温工程および上記降温工程において第１の単結晶ＳｉＣエピタキシャル膜に作用する熱応力を低減し、熱応力によって割れが生じるなどの不具合が生じることを防止できる。また、急激な昇温によって結晶構造の歪みが生じて結晶欠陥が発生することを防止できる。
また、上記第１膜生成工程において、上記単結晶ＳｉＣ基板として表面を平坦化処理された単結晶ＳｉＣ基板を用い、この単結晶ＳｉＣ基板における平坦化処理された面に上記第１のＳｉＣエピタキシャル膜を生成するようにしてもよい。
上記の構成によれば、平坦化処理された単結晶ＳｉＣ基板を用いるので、バッファ層および活性層の膜厚均一性および平坦性を向上させることができる。また、単結晶ＳｉＣ基板から活性層に伝播する結晶欠陥およびバッファ層生成時に発生する新たな結晶欠陥をさらに低減できる。
また、上記単結晶ＳｉＣ基板としてｏｆｆ角を設けられた基板を用い、かつ、上記単結晶ＳｉＣ基板と上記炭素原料供給板との対向領域における上記ｏｆｆ角の傾斜方向両端部にスペーサーを設けることによって上記単結晶ＳｉＣ基板と上記炭素原料供給板との間隔を一定に保った状態で上記第１膜生成工程を行うようにしてもよい。
ｏｆｆ角を設けた単結晶ＳｉＣ基板を用いる場合、バッファ層となるＳｉＣエピタキシャル膜は、ｏｆｆ角方向に沿ってステップフロー成長する。このため、ｏｆｆ角方向の両端部以外の位置にスペーサーを設けると、結晶欠陥はステップフロー成長方向に対して垂直な方向に伝播しやすいことなどから、基板中央部の広い領域においてスペーサーの影響による結晶欠陥が生じてしまう。これに対して、上記の方法によれば、スペーサーの配置位置をｏｆｆ角方向の両端部とすることで、スペーサーの影響による結晶欠陥をステップフロー成長の上流側および下流側のみに限定できる。したがって、基板中央部のバッファ層にスペーサーの影響による結晶欠陥が生じることを防止できる。
本発明の他の単結晶ＳｉＣエピタキシャル基板の製造方法は、単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成されたＳｉＣエピタキシャル膜とを含む単結晶ＳｉＣエピタキシャル基板の製造方法であって、単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させて上記ＳｉＣエピタキシャル膜を生成する膜生成工程を含み、上記膜生成工程は、上記金属Ｓｉ融液層の温度をＳｉの融点以上の温度に設定される所定温度（成長温度）に昇温させる昇温工程と、上記所定温度から５００℃以下の温度に降温させる降温工程とを含み、上記昇温工程におけるＳｉの融点から上記成長温度までの上記金属Ｓｉ融液層の温度の変化速度および上記降温工程における上記金属Ｓｉ融液層の温度の変化速度を、２０℃／分以下にすることを特徴としている。
上記の方法によれば、昇温工程および上記降温工程においてＳｉＣエピタキシャル膜に作用する熱応力を低減し、熱応力によって割れが生じるなどの不具合が生じることを防止できる。また、急激な昇温によって結晶構造の歪みが生じて結晶欠陥が発生することを防止できる。
本発明のさらに他の単結晶ＳｉＣエピタキシャル基板の製造方法は、単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成されたＳｉＣエピタキシャル膜とを含む単結晶ＳｉＣエピタキシャル基板の製造方法であって、単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させて上記ＳｉＣエピタキシャル膜を生成する膜生成工程を含み、上記単結晶ＳｉＣ基板としてｏｆｆ角を設けられた基板を用い、かつ、上記単結晶ＳｉＣ基板と上記炭素原料供給板との対向領域における上記ｏｆｆ角の傾斜方向両端部にスペーサーを設けることによって上記単結晶ＳｉＣ基板と上記炭素原料供給板との間隔を一定に保った状態で上記第１膜生成工程を行うことを特徴としている。
ｏｆｆ角を設けた単結晶ＳｉＣ基板を用いる場合、この単結晶ＳｉＣ基板上に生成されるＳｉＣエピタキシャル膜は、ｏｆｆ角方向に沿ってステップフロー成長する。このため、ｏｆｆ角方向の両端部以外の位置にスペーサーを設けると、結晶欠陥はステップフロー成長方向に対して垂直な方向に伝播しやすいことなどから、基板中央部の広い領域においてスペーサーの影響による結晶欠陥が生じてしまう。これに対して、上記の方法によれば、スペーサーの配置位置をｏｆｆ角方向の両端部とすることで、スペーサーの影響による結晶欠陥をステップフロー成長の上流側および下流側のみに限定できる。したがって、基板中央部のＳｉＣエピタキシャル膜にスペーサーの影響による結晶欠陥が生じることを防止できる。
本発明の一実施形態にかかる単結晶ＳｉＣエピタキシャル基板の断面図である。 本発明の一実施形態にかかる単結晶ＳｉＣエピタキシャル基板の製造方法における、バッファ層の形成工程を示す説明図である。 本発明の一実施形態にかかる単結晶ＳｉＣエピタキシャル基板の製造方法を示す図であり、単結晶ＳｉＣ基板および単結晶ＳｉＣ基板上に形成されたスペーサーの配置を示す平面図である。 溶融ＫＯＨエッチング後の成長膜表面の写真である。 本発明の一実施形態にかかる単結晶ＳｉＣエピタキシャル基板の製造方法における、バッファ層形成時の各部材の配置方法の変形例を示す説明図である。
符号の説明
１ 単結晶ＳｉＣエピタキシャル基板
１１ 単結晶ＳｉＣ基板
１２ バッファ層（第１の単結晶ＳｉＣエピタキシャル膜）
１３ 活性層（第２の単結晶ＳｉＣエピタキシャル膜）
２２ 支持基板
２３ スペーサー
２４ 炭素原料供給板
２５ Ｓｉ基板
２６ 重石
２７ 金属Ｓｉ融液層
本発明の一実施形態について説明する。図１は、本実施形態にかかる単結晶ＳｉＣエピタキシャル基板１の構成を示す断面図である。
この図に示すように、単結晶ＳｉＣエピタキシャル基板１は、単結晶ＳｉＣ基板１１、単結晶ＳｉＣ基板１１上に形成されたバッファ層１２、およびバッファ層１２上に形成された活性層１３を備えている。
単結晶ＳｉＣ基板１１としては、従来から公知の単結晶ＳｉＣ基板（例えば市販されている単結晶ＳｉＣ基板など）を用いることができる。なお、本実施形態では、＜１１−２０＞方向に８°のｏｆｆ角を設けた４Ｈ−ＳｉＣ基板を用いた。また、本実施形態では、バッファ層１２を形成する前に単結晶ＳｉＣ基板１１におけるバッファ層１２を形成する側の面をＣＭＰ法（化学的機械研磨法）によって平坦化処理し、研磨痕などを除去した。
バッファ層１２は、上記したＭＳＥ法によって生成された単結晶ＳｉＣエピタキシャル膜からなる。なお、バッファ層１２の生成方法については後述する。
活性層１３は、気相成長（ＶＰＥ）法によってバッファ層１２上に生成された単結晶ＳｉＣエピタキシャル膜からなる。なお、活性層１３の生成に用いる気相成長法は特に限定されるものではなく、例えばＣＶＤ法、ＰＶＤ法、ＭＢＥ法など、従来から公知の種々の方法を用いることができる。活性層１３の生成方法の例については後述する。
次に、単結晶ＳｉＣエピタキシャル基板１の製造方法について説明する。図２は、バッファ層１２の製造工程を説明するための説明図である。
この図に示すように、図示しない密閉容器の内部に、支持基板２２、単結晶ＳｉＣ基板１１、スペーサー２３、炭素原料供給板２４、Ｓｉ基板２５、重石２６を下から上へと重ねて配置した。なお、図２は、単結晶ＳｉＣ基板１１上にＳｉＣをエピタキシャル成長させるための熱処理を施している状態を示しており、単結晶ＳｉＣ基板１１と炭素原料供給板２４との間に金属Ｓｉ融液層２７が介在している。熱処理工程の詳細については後述する。
支持基板２２は、単結晶ＳｉＣ基板１１、スペーサー２３、炭素原料供給板２４、Ｓｉ基板２５、重石２６を支持するための基板である。また、支持基板２２は、密閉容器からの悪影響を防止する機能を有しており、単結晶ＳｉＣ基板１１上にエピタキシャル成長する単結晶ＳｉＣエピタキシャル膜の品質向上に寄与する。支持基板２２の材質は特に限定されるものではないが、例えば炭素原料供給板２４と同様のものを用いることができる。本実施形態では支持基板２２として多結晶ＳｉＣ基板の表面を鏡面に研磨加工し、表面に付着した油類、酸化膜、金属等を洗浄等によって除去したものを用いた。
単結晶ＳｉＣ基板１１としては、上記したように、＜１１−２０＞方向に８°のｏｆｆ角を設けた４Ｈ−ＳｉＣ基板に対してＣＭＰ法（化学的機械研磨法）によって平坦化処理を施したものを用いた。
炭素原料供給板２４は、熱処理時に金属Ｓｉ融液層２７を介して単結晶ＳｉＣ基板１１上に炭素を供給するためのものである。炭素原料供給板２４の材質は、単結晶ＳｉＣ基板１１上に炭素を供給できるものであれば特に限定されるものではないが、例えば、多結晶Ｓｉ基板、炭素基板、ポーラスＳｉＣ基板、焼結ＳｉＣ基板、非晶質ＳｉＣ基板などを用いることができる。本実施形態では、支持基板２２と同様、多結晶ＳｉＣ基板の表面を鏡面に研磨加工し、表面に付着した油類、酸化膜、金属等を洗浄等によって除去したものを用いた。
スペーサー２３は、単結晶ＳｉＣ基板１１と炭素原料供給板２４との間隔を規定し、それによって金属Ｓｉ融液層２７の厚さ（単結晶ＳｉＣ基板１１および炭素原料供給板２４の基板面に垂直な方向の厚さ）を規定するものである。これにより、成長膜（単結晶ＳｉＣエピタキシャル膜）の厚さを成長面全面に亘って均一にできるようになっている。
図３は単結晶ＳｉＣ基板１１および単結晶ＳｉＣ基板１１上に形成されたスペーサー２３の配置を示す平面図である。
この図に示すように、本実施形態では、単結晶ＳｉＣ基板１１におけるｏｆｆ角方向（本実施形態では＜１１−２０方向＞）の両端部に同じ厚さのスペーサー２３をそれぞれ設けた。
スペーサー２３は、単結晶ＳｉＣ基板１１と炭素原料供給板２４との間隔を適切に規定できるものであればよく、その構成は特に限定されない。例えば、単結晶ＳｉＣ基板１１上に機械加工によって形成したものであってもよく、単結晶ＳｉＣ基板１１上にリソグラフィー法、蒸着法、スパッタリング法、イオンプレーティング法、気相成長法等によって形成されたものであってもよい。また、スペーサー２３を単結晶ＳｉＣ基板１１上に形成する構成に限らず、炭素原料供給板２４上に形成してもよく、単結晶ＳｉＣ基板と炭素原料供給板２４とによってスペーサー２３を挟持するようにしてもよい。また、スペーサー２３の断面形状も特に限定されるものではなく、例えば円柱形状や、直方体形状等、種々の形状のものを用いることができる。
また、スペーサー２３の厚さは、炭素原料供給板２４から供給される炭素を単結晶ＳｉＣ基板１１の表面に輸送できる厚さであればよく、特に限定されるものではないが、炭素原料供給板２４から供給される炭素を単結晶ＳｉＣ基板１１の表面に適切に輸送するためには１μｍ以上５０μｍ以下であることが好ましい。本実施形態では、スペーサー２３の厚さを４０μｍとした。
次に、単結晶ＳｉＣエピタキシャル膜からなるバッファ層１２を形成するための熱処理工程について説明する。
まず、密閉容器の内部を１×１０−２Ｐａ以下の圧力まで減圧した後（真空引きを行った後）、この圧力状態を保持して容器内の温度を図示しない加熱手段（昇温速度および降温速度をプログラム制御可能な温度調節器）によって所定の成長温度（本実施形態では１８００℃）まで２０℃／分で昇温させた。そして、所定の成長温度に到達した後、この温度状態を１０分間維持した。そして、１０分間経過後、容器内の温度を５００℃まで２０℃／分で降温させた。５００℃から室温までは自然冷却した。これにより、単結晶ＳｉＣ基板１１上に、キャリア濃度９×１０１７〜２×１０×１０１８ｃｍ−２（ｎ型）、膜厚８μｍ〜１０μｍのＳｉＣエピタキシャル膜（４Ｈ−ＳｉＣ）からなるバッファ層１２を形成できた。なお、本実施形態では、成長温度に保持する時間を１０分間としたが、これに限るものではなく、必要とするＳｉＣエピタキシャル膜の膜厚に応じて適宜設定すればよい。
なお、上記所定の成長温度は、Ｓｉの融点である１４２０℃以上であれば特に限定されるものではないが、ＳｉＣエピタキシャル膜を効率的かつ安定して成長させるためには１５００℃以上２３００℃以下の範囲内であることが好ましい。
次に、バッファ層１２上に活性層１３を形成する方法について説明する。本実施形態では、キャリアガスとしてＨ２（水素）５０ＳＬＭ、カーボン原料としてＣ３Ｈ８（プロパン）、シリコン原料としてＳｉＨ４（シラン）、ｎ型ドーパントとしてＮ２（窒素）を用い、カーボン／シリコン比（Ｃ／Ｓｉ）を１．１、成長温度を１６５０℃、圧力を６．７×１０３Ｐａとしてバッファ層１２上に単結晶ＳｉＣエピタキシャル膜をステップ制御エピタキシャル法（気相成長法）によって成膜して活性層１３を形成した。これにより、キャリア濃度４×１０１５〜６×１０１５ｃｍ−２、厚さ約１０μｍの活性層１３が得られた。
次に、バッファ層１２を設けることによる活性層１３の欠陥の抑制効果を検証するために行った実験の結果について説明する。
この実験では、支持基板２２、単結晶ＳｉＣ基板１１、スペーサー２３、炭素原料供給板２４、Ｓｉ基板２５、重石２６を密閉容器の内部に下から上へと重ねて配置し、密閉容器内の昇温速度および降温速度をプログラム制御可能な温度調節器によって変化させた。そして、各温度条件で生成したバッファ層１２について、単結晶ＳｉＣ基板１１のマイクロパイプ欠陥、螺旋転位、基底面転位の単結晶ＳｉＣ基板１１とは反対側の表面への伝播特性について調べた。表１は、バッファ層１２の成長条件と成長結果とを示す表である。
なお、いずれの場合にも、成長温度を１８００℃とし、成長時間（成長温度に保持する時間）を１０分間とした。また、表１における昇温速度とは密閉容器内の温度がＳｉの融点１４２０℃を超えてから成長温度１８００℃になるまでの密閉容器内の温度の変化速度であり、降温速度とは密閉容器内の温度が成長温度１８００℃から５００℃になるまでの温度の変化速度である。
また、評価方法としては、成長膜表面（バッファ層１２における単結晶ＳｉＣ基板１１とは反対側の面）を溶融ＫＯＨエッチングしたときのエッチピット数と、この成長膜を研磨等で完全に除去した後の単結晶ＳｉＣ基板１１の表面を溶融ＫＯＨエッチングしたときのエッチピット数とを比較することによって行った。つまり、バッファ層１２表面の各欠陥（マイクロパイプ、螺旋転位、基底面転位）によるエッチピット数をＥ１２、単結晶ＳｉＣ基板１１表面の各欠陥によるエッチピット数をＥ１１としたときに、ＢＲ＝１−Ｅ１２／Ｅ１１で算出される閉塞率ＢＲに基づいて評価した。したがって、閉塞率ＢＲの値が大きいほど、欠陥の伝播を低減できていることになる。なお、図４は、溶融ＫＯＨエッチング後の成長膜（バッファ層１２）の表面の写真である。
表１に示したように、昇温速度および降温速度を２０℃／分以下にすることにより、単結晶ＳｉＣ基板１１におけるマクロパイプ欠陥および螺旋転位のバッファ層１２表面への伝播を９５％以上低減でき、単結晶ＳｉＣ基板１１における基底面転位のバッファ層１２表面への伝播を５０％以上低減できた。このことから、単結晶ＳｉＣ基板１１上に昇温速度および降温速度を２０℃／分以下の条件で形成したバッファ層１２を介して活性層を形成することにより、単結晶ＳｉＣ基板１１の表面に活性層を直接形成する場合に比べて、活性層１１へのマクロパイプ欠陥および螺旋転位の伝播を９５％以上、基底面転位の伝播を５０％以上低減できることがわかる。
なお、ＭＳＥ法によって形成したバッファ層１２により、単結晶ＳｉＣ基板１１に内在する欠陥の伝播を低減できる理由は、以下の理由によると考えられる。
すなわち、ＭＳＥ成長は横方向の成長駆動力が強く、ステップフロー成長の場合には特に顕著となる。したがって、単結晶ＳｉＣ基板１１の基板面に対してほぼ垂直な方向（ｃ軸方向）に伝播するマイクロパイプや螺旋転位はステップフロー成長によるさらに強い横方向の成長駆動力によりマイクロパイプ欠陥は螺旋転位に分解され、その他の結晶欠陥（基底面転位等）とともに基板外へ掃き出されるようになって欠陥の伝播が低減されると考えられる。成長面を溶融ＫＯＨエッチングによるエッチピット観察しても螺旋転位に起因するエッチピットがほとんど観測されないことがこの考えの根拠である。
また、単結晶ＳｉＣ基板１１の基板面に対してほぼ平行面（基底面方向）に伝播する基底面転位は縦方向に強い成長駆動力を有していること、およびＭＳＥ法によれば成長膜が高速に成長することから、基底面転位の横方向への伝播が阻害され、縦方向の転位（例えば刃状転位等）に変換されると考えられる。成長面の溶融ＫＯＨエッチングによるエッチピット観察で、ａ軸方向の欠陥は低減しているにも関わらずｃ軸方向に伝播する刃状転位密度はほとんど変化していないことがこの考えの根拠の１つである。
以上のように、本実施形態にかかる単結晶ＳｉＣエピタキシャル基板１は、単結晶ＳｉＣ基板１１と、単結晶ＳｉＣ基板１１上に形成されたバッファ層１２と、バッファ層１２上に形成された活性層１３とを備えている。また、バッファ層１２は、単結晶ＳｉＣ基板１１と単結晶ＳｉＣ基板１１に所定の間隔で対向するように配置された炭素原料供給板２４との間に金属Ｓｉ融液層２７を介在させた状態で熱処理を行うことによって単結晶ＳｉＣ基板１１上にＳｉＣをエピタキシャル成長させた膜であり、活性層１３は、バッファ層１２上に気相成長法によって生成された膜である。
上記の方法によって生成されたＳｉＣエピタキシャル膜からなるバッファ層１２は、従来の気相成長法や液相成長法によって生成されたＳｉＣエピタキシャル膜よりも基底面転位や螺旋転位等の結晶欠陥を伝播しにくいという特性を有している。このため、バッファ層１２上に形成される活性層１３に基底面転位や螺旋転位等の結晶欠陥が伝播することを抑制し、結晶欠陥が極めて少ない活性層１３を得ることができる。
また、欠陥が比較的多い安価な単結晶ＳｉＣ基板１１を用いる場合であっても欠陥の少ない単結晶ＳｉＣエピタキシャル膜からなる活性層１３を形成できる。また、単結晶ＳｉＣ基板１１と炭素原料供給板２４との間隔を制御することによって金属Ｓｉ融液層２７の厚さを容易かつ精度良く制御することができるので、バッファ層１２の膜厚を均一かつ精度よく制御できる。
また、一般に、気相成長法によれば液相成長法等の他の方法を用いる場合よりも膜厚等の特性を容易かつ精度良く制御できる。したがって、上記の構成によれば、膜厚を精度よく均一に制御された活性層１３を有する単結晶ＳｉＣエピタキシャル基板１を提供できる。
また、本実施形態では、ｏｆｆ角を設けた単結晶ＳｉＣ基板１１を用いている。活性層１３を形成する際にステップ制御エピタキシャル法によって単結晶ＳｉＣエピタキシャル膜を形成することが可能になり、活性層１３の膜厚をより精度よく均一に制御することが可能になる。なお、本実施形態では８°のｏｆｆ角を設けた基板を用いたが、ｏｆｆ角はこれに限らず、少なくともｏｆｆ角を有していればよい。例えば、ｏｆｆ角が２°の基板や４°の基板を用いてもよく、その場合にも略同様の効果を得ることができる。
また、本実施形態では、バッファ層１２を形成する前に、単結晶ＳｉＣ基板１１の表面（バッファ層１２の成長面）を平坦化処理した。ｏｆｆ角を設けた単結晶ＳｉＣ基板１１を用いる場合、バッファ層１２となる単結晶ＳｉＣエピタキシャル膜は、ｏｆｆ角方向に沿ってステップフロー成長する。このため、単結晶ＳｉＣ基板１１の表面に研磨痕や洗浄後の残留物などの付着物が存在すると、それらを基点として新たな欠陥が発生する。これに対して、本実施形態のように単結晶ＳｉＣ基板１１におけるバッファ層の成長面を平坦化処理することにより、基板表面の研磨痕や付着物を完全に取り除き、それによってバッファ層１２に結晶欠陥が発生することを抑制できる。なお、本実施形態では、ＣＭＰ法によって平坦化処理を行ったが、平坦化処理方法はこれに限るものではない。例えば、熱酸化処理で基板表面にＳｉＯ２膜を形成し、その後このＳｉＯ２膜をフッ酸などで除去する処理を繰り返すことによって平坦化処理を行ってもよい。また、本発明は平坦化処理を行った単結晶ＳｉＣ基板１１を用いる構成に限定されるものではなく、平坦化処理を行っていない単結晶ＳｉＣ基板１１を用いてもよい。
また、本実施形態では、単結晶ＳｉＣ基板１１と炭素原料供給板２４との間隔を規定するためのスペーサー２３を、単結晶ＳｉＣ基板１１におけるｏｆｆ角方向の両端部に設けている。言い換えれば、２つのスペーサー２３を、これら両スペーサー２３を結ぶ方向がｏｆｆ角方向に平行になるように単結晶ＳｉＣ基板１１と炭素原料供給板２４との対向領域の端部に配置している。
ｏｆｆ角を設けた単結晶ＳｉＣ基板１１を用いる場合、バッファ層１２となる単結晶ＳｉＣエピタキシャル膜は、ｏｆｆ角方向に沿ってステップフロー成長する。このため、ｏｆｆ角方向の両端部以外の位置にスペーサー２３を設けると（あるいはスペーサー２３の配置位置をランダムに設定すると）、結晶欠陥はステップフロー成長方向に対して垂直な方向に伝播しやすいことなどから、基板中央部の広い領域においてスペーサー２３の影響による結晶欠陥（スペーサー２３を基点とする結晶欠陥）が生じてしまう。これに対して、スペーサー２３の配置位置をｏｆｆ角方向の両端部にすることにより、スペーサー２３の影響による結晶欠陥をステップフロー成長の上流側および下流側のみに限定できる。したがって、基板中央部にスペーサー２３の影響による結晶欠陥が生じることを防止できる。
また、本実施形態では、バッファ層１２を形成する際の熱処理における、室温から成長温度までの昇温工程、および成長温度から５００℃までの降温工程における密閉容器内の温度の変化速度を２０℃／分としている。
上記成長温度は１４２０℃以上の高温であるため、その昇温工程および降温工程において成長膜に熱応力がかかる。そして、急激な昇降温を行うと熱応力が過大になって結晶構造に歪が生じ、それが原因で割れや結晶欠陥が発生する。
これに対して、本実施形態では、昇温工程および降温工程における温度の変化速度を２０℃／分としているので、バッファ層１２に作用する熱応力を低減し、熱応力によって割れが生じるなどの不具合が生じることを防止できる。
なお、昇温過程では室温から１４２０℃までは約２０℃／分を境としてそれより速いと使用部材に割れなど発生する場合があり、１４２０℃から成長温度１８００℃までは２０℃／分で割れなどは発生しなかった。また、降温過程では成長温度１８００℃から１４２０℃までは２０℃／分を境としてそれより速いと使用部材に割れなどが発生する場合があり、１４２０℃から５００℃までは２０℃／分で割れなどは発生しなかった。したがって、室温から成長温度までの成長速度および成長温度から５００℃までの降温速度を２０℃／分以下にすることにより、熱応力による割れなどの破損を防止できる。
また、熱応力による割れや結晶構造の歪みによる結晶欠陥等を抑制するためには、金属Ｓｉ融液層２７の温度の変化速度を２０℃／分以下でかつできるだけ遅くすることが好ましい。すなわち、密閉容器内の温度（金属Ｓｉ融液層２７の温度）の変化速度Ｔｖを０℃／分＜Ｔｖ≦２０℃／分にすることが好ましく、０℃／分＜Ｔｖ≦１５℃／分にすることがより好ましい。ただし、変化速度を遅くしすぎると生産性が低下する。このため、熱応力による割れや結晶構造の歪みによる結晶欠陥等を抑制するとともに、生産性の低下を最小限に留めるためには、密閉容器内の温度（金属Ｓｉ融液層２７の温度）の変化速度Ｔｖを０．５℃／分≦Ｔｖ≦２０℃／分にすることが好ましく、０．５℃／分≦Ｔｖ≦１５℃／分とすることがより好ましい。
また、図２に示した例では、密閉容器の内部に、支持基板２２、単結晶ＳｉＣ基板１１、スペーサー２３、炭素原料供給板２４、Ｓｉ基板２５、重石２６をこの順で下から上へと重ねて配置したが、これら各部材の配置方法はこれに限るものではなく、熱処理時に単結晶ＳｉＣ基板１１と炭素原料供給板２４との間に金属Ｓｉ融液層を介在させることができる配置であればよい。
例えば、図５に示すように、密閉容器２８の内部に、炭素原料供給板２４、Ｓｉ基板２５、スペーサー２３、単結晶ＳｉＣ基板１１、スペーサー２３、炭素原料供給板２４、重石２６をこの順で下から上へと重ねて配置してもよい。
また、図５に示した配置において、単結晶ＳｉＣ基板１１の下側に配置されているスペーサー２３を省略してもよく、単結晶ＳｉＣ基板１１の上側に配置されているスペーサー２３を省略してもよく、単結晶ＳｉＣ基板１１の上側および下側に配置されているスペーサー２３を両方省略してもよい。また、図５に示した例では、単結晶ＳｉＣ基板１１の上側および上側の両方に炭素原料供給板２４を配置しているが、これに限らず、いずれか一方の側にのみ炭素原料供給板２４を配置してもよい。
図５に示したように上記各部材を配置した密閉容器の内部を１×１０−２Ｐａ以下の圧力まで減圧した後（真空引きを行った後）、この圧力状態を保持して容器内の温度を図示しない加熱手段（昇温速度および降温速度をプログラム制御可能な温度調節器）によって所定の成長温度（本実施形態では１８００℃）まで２０℃／分で昇温させた。そして、所定の成長温度に到達した後、この温度状態を１０分間維持した。そして、１０分間経過後、容器内の温度を５００℃まで２０℃／分で降温させた。５００℃から室温までは自然冷却した。これにより、単結晶ＳｉＣ基板１１上に、キャリア濃度９×１０１７〜２×１０１８ｃｍ−２（ｎ型）、膜厚８μｍ〜１０μｍのＳｉＣエピタキシャル膜（４Ｈ−ＳｉＣ）からなるバッファ層１２を形成できた。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
 産業上の利用の可能性
本発明は、単結晶ＳｉＣ基板上にＳｉＣエピタキシャル膜からなる活性層を備えた単結晶ＳｉＣエピタキシャル基板に適用できる。また、本発明の単結晶ＳｉＣエピタキシャル基板は、結晶欠陥等が少ない活性層を備えているので、発光ダイオード、各種半導体ダイオード、電子デバイスに好適に用いることができる。

Claims (10)

  1. 単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成された第１のＳｉＣエピタキシャル膜からなるバッファ層と、上記バッファ層上に形成された第２のＳｉＣエピタキシャル膜からなる活性層とを備えてなる単結晶ＳｉＣエピタキシャル基板であって、
    上記第１のＳｉＣエピタキシャル膜は、上記単結晶ＳｉＣ基板と上記単結晶ＳｉＣ基板に所定の間隔で対向するように配置された炭素原料供給板との間に金属Ｓｉ融液層を介在させた状態で熱処理を行うことによってエピタキシャル成長した膜であり、
    上記第２のＳｉＣエピタキシャル膜は、気相成長法によってエピタキシャル成長した膜であることを特徴とする単結晶ＳｉＣエピタキシャル基板。
  2. 上記第１のＳｉＣエピタキシャル膜の伝導型は、上記単結晶ＳｉＣ基板の伝導型と同じであることを特徴とする請求項１に記載の単結晶ＳｉＣエピタキシャル基板。
  3. 上記単結晶ＳｉＣ基板は、ｏｆｆ角を設けられた基板であることを特徴とする請求項１に記載の単結晶ＳｉＣエピタキシャル基板。
  4. 上記第２のＳｉＣエピタキシャル膜は、ステップ制御エピタキシャル法によって生成されたものであることを特徴とする請求項３に記載の単結晶ＳｉＣエピタキシャル基板。
  5. 単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成された第１のＳｉＣエピタキシャル膜からなるバッファ層と、上記バッファ層上に形成された第２のＳｉＣエピタキシャル膜からなる活性層とを備えてなる単結晶ＳｉＣエピタキシャル基板の製造方法であって、
    単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させて上記第１のＳｉＣエピタキシャル膜を生成する第１膜生成工程と、
    上記第１のエピタキシャル膜上に気相成長法によって単結晶ＳｉＣをエピタキシャル成長させて上記第２のＳｉＣエピタキシャル膜を生成する第２膜生成工程とを含むことを特徴とする単結晶ＳｉＣエピタキシャル基板の製造方法。
  6. 上記第１膜生成工程は、上記金属Ｓｉ融液層の温度をＳｉの融点以上の温度に設定される所定温度に昇温させる昇温工程と、上記所定温度から５００℃以下の温度に降温させる降温工程とを含み、
    上記昇温工程における少なくともＳｉの融点から上記成長温度までの上記金属Ｓｉ融液層の温度の変化速度、および上記降温工程における上記金属Ｓｉ融液層の温度の変化速度を、２０℃／分以下にすることを特徴とする請求項５に記載の単結晶ＳｉＣエピタキシャル基板の製造方法。
  7. 上記第１膜生成工程において、上記単結晶ＳｉＣ基板として表面を平坦化処理された単結晶ＳｉＣ基板を用い、この単結晶ＳｉＣ基板における平坦化処理された面に上記第１のＳｉＣエピタキシャル膜を生成することを特徴とする請求項５に記載の単結晶ＳｉＣエピタキシャル基板の製造方法。
  8. 上記単結晶ＳｉＣ基板としてｏｆｆ角を設けられた基板を用い、かつ、上記単結晶ＳｉＣ基板と上記炭素原料供給板との対向領域における上記ｏｆｆ角の傾斜方向両端部にスペーサーを設けることによって上記単結晶ＳｉＣ基板と上記炭素原料供給板との間隔を一定に保った状態で上記第１膜生成工程を行うことを特徴とする請求項５に記載の単結晶ＳｉＣエピタキシャル基板の製造方法。
  9. 単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成されたＳｉＣエピタキシャル膜とを含む単結晶ＳｉＣエピタキシャル基板の製造方法であって、
    単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させて上記ＳｉＣエピタキシャル膜を生成する膜生成工程を含み、
    上記膜生成工程は、上記金属Ｓｉ融液層の温度をＳｉの融点以上の温度に設定される所定温度に昇温させる昇温工程と、上記所定温度から５００℃以下の温度に降温させる降温工程とを含み、
    上記昇温工程におけるＳｉの融点から上記成長温度までの上記金属Ｓｉ融液層の温度の変化速度および上記降温工程における上記金属Ｓｉ融液層の温度の変化速度を、２０℃／分以下にすることを特徴とする単結晶ＳｉＣエピタキシャル基板の製造方法。
  10. 単結晶ＳｉＣ基板と、上記単結晶ＳｉＣ基板上に形成されたＳｉＣエピタキシャル膜とを含む単結晶ＳｉＣエピタキシャル基板の製造方法であって、
    単結晶ＳｉＣ基板と炭素原料供給板との間に所定の厚さの金属Ｓｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣをエピタキシャル成長させて上記ＳｉＣエピタキシャル膜を生成する膜生成工程を含み、
    上記単結晶ＳｉＣ基板としてｏｆｆ角を設けられた基板を用い、かつ、上記単結晶ＳｉＣ基板と上記炭素原料供給板との対向領域における上記ｏｆｆ角の傾斜方向両端部にスペーサーを設けることによって上記単結晶ＳｉＣ基板と上記炭素原料供給板との間隔を一定に保った状態で上記第１膜生成工程を行うことを特徴とする単結晶ＳｉＣエピタキシャル基板の製造方法。
JP2009524405A 2007-07-26 2008-03-11 ＳｉＣエピタキシャル基板の製造方法 Active JP5130468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009524405A JP5130468B2 (ja) 2007-07-26 2008-03-11 ＳｉＣエピタキシャル基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007195061 2007-07-26
JP2007195061 2007-07-26
PCT/JP2008/054333 WO2009013914A1 (ja) 2007-07-26 2008-03-11 ＳｉＣエピタキシャル基板およびその製造方法
JP2009524405A JP5130468B2 (ja) 2007-07-26 2008-03-11 ＳｉＣエピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009013914A1 true JPWO2009013914A1 (ja) 2010-09-30
JP5130468B2 JP5130468B2 (ja) 2013-01-30

Family

ID=40281174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009524405A Active JP5130468B2 (ja) 2007-07-26 2008-03-11 ＳｉＣエピタキシャル基板の製造方法

Country Status (4)

Country Link
US (1) US8585821B2 (ja)
EP (2) EP2385159B1 (ja)
JP (1) JP5130468B2 (ja)
WO (1) WO2009013914A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101016A1 (ja) * 2009-03-05 2010-09-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
WO2011135669A1 (ja) * 2010-04-27 2011-11-03 株式会社エコトロン ＳｉＣ基板の作製方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
WO2013150587A1 (ja) * 2012-04-02 2013-10-10 株式会社エコトロン 単結晶ＳｉＣエピタキシャル基板の製造方法および単結晶ＳｉＣエピタキシャル基板
WO2014020694A1 (ja) * 2012-07-31 2014-02-06 株式会社エコトロン 単結晶炭化珪素基板およびその作製方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
KR20140055338A (ko) * 2012-10-31 2014-05-09 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
WO2014084550A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
KR102119755B1 (ko) * 2012-11-30 2020-06-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102131245B1 (ko) * 2013-06-28 2020-08-05 엘지이노텍 주식회사 에피택셜 웨이퍼
KR102098209B1 (ko) * 2013-02-05 2020-04-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102053077B1 (ko) * 2012-11-30 2020-01-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102128495B1 (ko) * 2013-05-21 2020-06-30 엘지이노텍 주식회사 에피택셜 웨이퍼
WO2014084549A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP2014203833A (ja) * 2013-04-01 2014-10-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6207014B2 (ja) * 2013-11-01 2017-10-04 国立大学法人名古屋大学 化合物半導体結晶の製造方法
US20150179826A1 (en) * 2013-12-23 2015-06-25 Samsung Electro-Mechanics Co., Ltd. Diode device and method of manufacturing the same
JP6289952B2 (ja) * 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
JP6621304B2 (ja) * 2015-11-10 2019-12-18 学校法人関西学院 半導体ウエハの製造方法
JP6862781B2 (ja) * 2016-11-16 2021-04-21 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
KR102429114B1 (ko) * 2018-02-08 2022-08-04 주식회사 엘엑스세미콘 반도체 소자
WO2020184059A1 (ja) * 2019-03-11 2020-09-17 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス
CN114883175B (zh) * 2022-02-22 2023-08-18 南京百识电子科技有限公司 碳化硅外延层的缺陷阻障结构及方法
CN114775046B (zh) * 2022-06-22 2022-11-29 浙江大学杭州国际科创中心 一种碳化硅外延层生长方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3514284A1 (de) * 1985-04-19 1986-10-23 Elektroschmelzwerk Kempten GmbH, 8000 München Verfahren zur herstellung von formkoerpern aus reaktionsgebundenem siliciumnitrid durch nitridierung unter hohem stickstoffgasdruck
JP3478618B2 (ja) * 1993-11-30 2003-12-15 キヤノン株式会社 光電変換素子及びその製造方法
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
JP4185215B2 (ja) 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
DE60033829T2 (de) * 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
JP4848495B2 (ja) 2001-06-04 2011-12-28 学校法人関西学院 単結晶炭化ケイ素及びその製造方法
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4431643B2 (ja) 2003-10-21 2010-03-17 学校法人関西学院 単結晶炭化ケイ素成長方法
JP4482642B2 (ja) 2003-10-21 2010-06-16 学校法人関西学院 単結晶炭化ケイ素成長方法
JP4183687B2 (ja) 2005-02-04 2008-11-19 三菱重工業株式会社 折り装置
JP4954593B2 (ja) 2006-04-18 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス

Also Published As

Publication number Publication date
US8585821B2 (en) 2013-11-19
EP2196565B1 (en) 2012-06-06
WO2009013914A1 (ja) 2009-01-29
EP2196565A4 (en) 2011-04-27
JP5130468B2 (ja) 2013-01-30
EP2385159A1 (en) 2011-11-09
EP2196565A1 (en) 2010-06-16
US20100119849A1 (en) 2010-05-13
EP2385159B1 (en) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5130468B2 (ja) ＳｉＣエピタキシャル基板の製造方法
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
JP4842094B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP4954593B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JPWO2017018533A1 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP4431647B2 (ja) 単結晶炭化ケイ素基板の表面改良方法及び単結晶炭化ケイ素成長方法
JP5418385B2 (ja) 炭化珪素単結晶インゴットの製造方法
JP6526811B2 (ja) Ｉｉｉ族窒化物結晶を加工する方法
JP4840841B2 (ja) 単結晶炭化ケイ素基板の製造方法、及びこの方法で製造された単結晶炭化ケイ素基板
JP5263900B2 (ja) 単結晶ＳｉＣの成長方法
KR102071161B1 (ko) SiC 에피택셜 웨이퍼의 제조 방법
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5152293B2 (ja) モザイク性の小さな炭化珪素単結晶ウエハの製造方法
WO2015097852A1 (ja) 単結晶ＳｉＣエピタキシャル膜の形成方法
WO2021210390A1 (ja) 半導体基板の製造方法、半導体基板、及び、成長層におけるクラックの発生を抑制する方法
JP6628673B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP2010278208A (ja) 炭化シリコン膜の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121004

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5130468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250