JPWO2008066067A1 - 固体撮像素子 - Google Patents

Abstract

固体撮像素子１は、所定の方向に配列され、所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされる複数の光電変換部２と、所定の方向と交差する方向において光電変換部２の一方の側に設けられ、光電変換部２で発生した電荷を所定の方向に転送する転送部６と、所定の方向と交差する方向に沿って光電変換部２と隣接するように設けられ、光電変換部２で発生した不要電荷を光電変換部２から排出する不要電荷排出ドレイン部７と、光電変換部２と不要電荷排出ドレイン部７との間に設けられ、光電変換部２から不要電荷排出ドレイン部７への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部８と、を備える。

Description

本発明は、固体撮像素子に関し、より詳細にはラインセンサに関する。

固体撮像素子における電荷の読出速度の高速化を目的として、ホトダイオードの拡散層を複数の領域に分け、それぞれの不純物濃度を変えることでポテンシャル傾斜構造を形成した固体撮像素子が知られている（例えば、特許文献１参照）。また、同様の目的として、ホトダイオードの上層に電荷転送用の電極を設け、この電極の電荷読出側の方に、より高い電圧を印加することでポテンシャルの傾斜を形成した固体撮像素子が知られている（例えば、特許文献２参照）。

さらに、ホトダイオードにおける電荷蓄積時間の制御を目的として、複数のホトダイオードの配列方向に沿って電荷掃き捨てゲートと、不要電荷を掃き捨てるための電荷掃き捨てドレイン領域とが形成された固体撮像素子が知られている（例えば、特許文献３参照）。
特開２００２−２３１９２６号公報 特開２００５−２６８５６４号公報 特開２００２−１３５６６０号公報

ところで、ラインセンサに対して、電荷の読出速度の高速化と電荷蓄積時間の制御との双方を実現することが望まれている。この要求を実現するために、例えば、上記特許文献１又は上記特許文献２に記載された発明に上記特許文献３に記載された発明を適用することも考えられるが、以下の点で問題である。

上記特許文献１又は特許文献２に記載された発明のように、ホトダイオード等に読出ゲート方向に向かってポテンシャルが高くなるようにポテンシャルの傾斜を設けると、ホトダイオードで発生した電荷は常に読出ゲート方向に移動することになる。そして、このようなホトダイオードを有するラインセンサに対して、上記特許文献３に記載された発明のように、読出ゲートと反対側に電荷掃き捨てドレインを設けても、発生した電荷をポテンシャルの傾斜を遡って移動させ、不要な電荷を掃き出すことは困難である。

そこで本発明では、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能な固体撮像素子の提供を目的とする。

本発明の固体撮像素子は、所定の方向に配列され、所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされる複数の光電変換部と、所定の方向と交差する方向において光電変換部の一方の側に設けられ、光電変換部で発生した電荷を所定の方向に転送する転送部と、所定の方向と交差する方向に沿って光電変換部と隣接するように設けられ、光電変換部で発生した不要電荷を光電変換部から排出する不要電荷排出ドレイン部と、光電変換部と不要電荷排出ドレイン部との間に設けられ、光電変換部から不要電荷排出ドレイン部への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部と、を備えることを特徴とする。

この固体撮像素子では、光電変換部が、所定の方向に配列され、所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされている。また、転送部が、所定の方向と交差する方向において光電変換部の一方の側に設けられ、光電変換部で発生した電荷を所定の方向に転送する。そのため、光電変換部で発生した電荷は、ポテンシャルの高い方に向かって速やかに移動して転送部から外部に読み出される。さらに、不要電荷を光電変換部から排出する不要電荷排出ドレイン部が、所定の方向と交差する方向に沿って光電変換部と隣接するように設けられ、光電変換部から不要電荷排出ドレイン部への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部が、光電変換部と不要電荷排出ドレイン部との間に設けられている。そのため、電荷を蓄積する場合は、不要電荷排出ゲート部にポテンシャル障壁を形成して必要な電荷を転送部に転送することができる。一方、電荷を蓄積しない場合は、不要電荷排出ゲート部のポテンシャル障壁を取り除くことにより、光電変換部の所定の方向と交差する方向にわたって、不要となった電荷を一度に不要電荷排出ドレイン部に排出することができる。したがって、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能となる。

また、本発明の固体撮像素子は、所定の方向と交差する方向において光電変換部の他方の側に設けられ、光電変換部で発生した飽和電荷を光電変換部から排出する飽和電荷排出ドレイン部と、光電変換部と飽和電荷排出ドレイン部との間に設けられ、光電変換部から飽和電荷排出ドレイン部への飽和電荷の流れの遮断及び開放を選択的に行う飽和電荷排出ゲート部と、を備えることが好ましい。この固体撮像素子によれば、過露光により、あるいは瞬間的に光強度の強い光が光電変換部に入射することにより飽和電荷が発生しても、飽和電荷排出ドレイン部により飽和電荷を排出するので、ブルーミング現象を効果的に防ぐことができる。

また、本発明の固体撮像素子は、光電変換部の最も低いポテンシャルの高さと、不要電荷排出ゲート部のポテンシャル障壁の高さとが略同一であることが好ましい。この固体撮像素子によれば、飽和電荷が発生した場合に、飽和電荷は光電変換部の最も低いポテンシャルを超えて飽和電荷排出ドレイン部に排出されるだけでなく、不要電荷排出ゲート部のポテンシャル障壁を超えて不要電荷排出ドレイン部に排出されることになる。したがって、過露光により、あるいは瞬間的に光強度の強い光が入射することにより飽和電荷が発生しても、効率的に飽和電荷を排出することができるので、ブルーミング現象をより効果的に防ぐことができる。

また、本発明の固体撮像素子は、不要電荷排出ドレイン部は、隣り合う光電変換部の間の領域に２領域置きに設けられていることが好ましい。この固体撮像素子によれば、隣り合う光電変換部が、その間の領域に設けられた不要電荷排出ドレインを共有し、最低限必要な不要電荷排出ドレイン部の領域を確保しつつ、比較的大きな開口率を得ることができる。

また、本発明の固体撮像素子は、隣り合う光電変換部の間の領域のうち、不要電荷排出ドレイン部が設けられていない領域には、アイソレーション部が設けられていることが好ましい。この固体撮像素子によれば、光電変換部で発生した電荷が他の光電変換部へ流出することを防止することができる。

また、本発明の固体撮像素子は、転送部は、所定の数の光電変換部に対応して一つずつ設けられることで全体では複数設けられ、不要電荷排出ドレイン部と電気的に接続されるドレイン端子と、不要電荷排出ゲート部と電気的に接続されるゲート端子とが、転送部毎に設けられていることが好ましい。この固体撮像素子によれば、転送部（出力ポート）毎に電荷蓄積時間、即ち露光時間の制御が可能となる。

また、本発明の固体撮像素子は、所定の方向と交差する方向において光電変換部の他方の側に設けられ、光電変換部で発生した飽和電荷を光電変換部から排出する飽和電荷排出ドレイン部と、光電変換部と飽和電荷排出ドレイン部との間に設けられ、光電変換部から飽和電荷排出ドレイン部へ飽和電荷を流す飽和電荷排出部と、を備えてもよい。

本発明によれば、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能な固体撮像素子を提供することができる。

図１は本発明の固体撮像素子の一実施形態を示す概略構成図である。 図２は、図１における固体撮像素子のＩＩ−ＩＩ線に沿った断面図である。 図３は、図２における固体撮像素子の断面構造のポテンシャルの高さを示す図である。 図４は、図１における固体撮像素子のＩＶ−ＩＶ線に沿った断面図である。 図５は、図４における固体撮像素子の断面構造のポテンシャルの高さを示す図である。 図６は本発明の固体撮像素子の他の実施形態を示す概略構成図である。 図７は、図６における固体撮像素子のＶＩＩ−ＶＩＩ線に沿った断面図である。 図８は、図７における固体撮像素子の断面構造のポテンシャルの高さを示す図である。 図９は、ドレイン端子Ｄとゲート端子Ｇの接続を示す図である。

符号の説明

１，１０ 固体撮像素子
２ 光電変換部
３ 抵抗性電極部
４ 読出ゲート部
６ 転送部
７ 不要電荷排出ドレイン部
８ 不要電荷排出ゲート部
９ アイソレーション部
２３ 飽和電荷排出ドレイン部
２４ 飽和電荷排出ゲート部

本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。

図１〜図５を参照して本発明の固体撮像素子の一実施形態について説明する。図１に示されるように、固体撮像素子１は、光電変換部２と、抵抗性電極部３と、読出ゲート部４と、転送部６と、不要電荷排出ドレイン部７と、不要電荷排出ゲート部８と、アイソレーション部９とを備える。

光電変換部２は、エネルギー線（紫外線、赤外線、可視光、電子線等）の入射に感応して電荷を発生する。光電変換部２は、エネルギー線の入射方向から見て矩形状（ここでは、１３０μｍ×１８μｍ）を呈している。また、その幅方向（矩形状の短辺方向）に沿って複数（ここでは、４０９６個）の光電変換部２が１列に配列され、ラインセンサを構成している。なお、図中においては、４つの光電変換部２のみを示す。

また、抵抗性電極部３は、光電変換部２の表面側に設けられている。光電変換部の配列方向と交差する方向における抵抗性電極部３の両端部には、所定の電圧を印加する電圧印加部（図示せず）が設けられている。そして、この電圧印加部に、所定の電位差となるように、例えば、図中上側に負の電圧を印加し、図中下側に正の電圧を印加することにより、光電変換部２には、配列方向と交差する方向において図中下側に向かってポテンシャルが高くされるようなポテンシャルの傾斜が形成される。その結果、光電変換部で発生した電荷は、図中の点線矢印で示される方向に向かって転送される。

読出ゲート部４は、光電変換部２の電荷転送方向の側に、各光電変換部２に対応して設けられている。読出ゲート部４は、ポテンシャルを下げることで光電変換部２で発生し転送された電荷を堰き止めて蓄積し、ポテンシャルを上げることでこの蓄積した電荷を転送部６に出力する。

転送部６は、複数の読出ゲート部４と接続されており、読出ゲート部４から出力された電荷を受け取り、水平方向（図中の一点鎖線で示される矢印方向）に転送して、出力部５から順次出力し、出力部に含まれるアンプ部（図示せず）によって電圧に変換され、光電変換部２毎、すなわち列毎の電圧として固体撮像素子１の外部に出力される。

不要電荷ドレイン部７は、光電変換部２で発生した不要電荷を光電変換部２から外部に排出するためのものである。不要電荷ドレイン部７は、光電変換部２の配列方向と交差する方向、すなわち、光電変換部２の電荷転送方向に沿って光電変換部２と隣接するように設けられている。ここでは、不要電荷ドレイン部７は、光電変換部２ａと２ｂとの間の領域、及び光電変換部２ｃと２ｄとの間の領域に設けられている。すなわち、不要電荷排出ドレイン部７は、隣り合う光電変換部２の間の領域に２領域おきに設けられている。したがって、１つの不要電荷排出ドレイン部７は、隣接する２つの光電変換部２ａ，２ｂ又は光電変換部２ｃ，２ｄの不要電荷を排出することになる。

不要電荷排出ゲート部８は、光電変換部２と不要電荷排出ドレイン部７との間に設けられている。不要電荷排出ゲート部８は、光電変換部２から不要電荷排出ドレイン部７への不要電荷の流れの遮断及び開放を選択的に行うシャッタとして機能する。したがって、電荷を蓄積するときには、不要電荷排出ゲート部８を遮断し、電荷を蓄積しないときには、不要電荷排出ゲート部８を開放し不要な電荷を不要電荷排出ドレイン部７へと排出させる。ここでは、不要電荷排出ゲート部８は、１つの不要電荷排出ドレイン部７に対して、その両隣に設けられている。

アイソレーション部９は、光電変換部２を分離して、発生した互いの電荷が混ざり合わないようにさせるためのものである。アイソレーション部９は、不要電荷排出ドレイン部７が設けられていない領域であって、隣り合う光電変換部２の間の領域に設けられている。ここでは、光電変換部２ｂと２ｃとの間、及び光電変換部２ａ，２ｄの側端部に設けられている。

また、固体撮像素子１においては、転送部６が３２画素の光電変換部２毎に設けられて、１つの転送部６毎に１つの出力部５（ポート）が設けられている。すなわち、４０９６画素／３２画素＝１２８ポートの出力部５を有する、いわゆるマルチポートの素子が構成されている。

図９は、ドレイン端子Ｄとゲート端子Ｇの接続を示す図である。図９に示すように、上記ポート毎に、不要電荷排出ドレイン部７と電気的に接続されるドレイン端子Ｄと、不要電荷排出ゲート部８と電気的に接続されるゲート端子Ｇとが設けられている。これにより、ポートごとに独立して電荷蓄積時間の制御が可能となる。

図２〜図５に示されるように、光電変換部２、抵抗性電極部３、読出ゲート部４、転送部（図示せず）、不要電荷排出ドレイン部７、不要電荷排出ゲート部８及びアイソレーション部９は、半導体基板１１上に形成されている。半導体基板１１は、導電型がＰ型であって半導体基板１１の基体となるＰ型Ｓｉ基板１２と、その表面側に形成された、Ｎ型半導体層１３、Ｎ^＋型半導体層１４、Ｐ型半導体層１６及びＰ^＋型半導体層１７とを含んでいる。

図２に示されるように、Ｐ型Ｓｉ基板１２とＮ型半導体層１３とはｐｎ接合を構成しており、Ｎ型半導体層１３はエネルギー線の入射により電荷を発生する光電変換部２を構成している。また、半導体基板１１の表面に絶縁層１８を介して抵抗性電極部３が設けられている。抵抗性電極部３及び絶縁層１８はエネルギー線を透過する材料からなり、ここでは、抵抗性電極部３はポリシリコン膜からなり、絶縁層１８はシリコン酸化膜からなる。

また、半導体基板１１の光電変換部２の電荷転送方向（図中、点線矢印方向）側の表面上には、絶縁層１８を介して読出ゲート電極１９及び転送電極群（図示せず）が設けられている。読出ゲート電極１９は、光電変換部２の配列方向を長手方向として、抵抗性電極部３の電荷転送方向に見て最も下流側に隣接して設けられている。なお、抵抗性電極部３と読出ゲート電極１９とは、電気的に接触していない。読出ゲート電極１９は、読出ゲート端子（図示せず）を介して電圧レベルがＨレベル又はＬレベルであるクロック信号が入力される。読出ゲート電極１９及び読出ゲート電極１９下のＮ型半導体層１３によって、読出ゲート部４が構成されることとなる。

転送電極群は、読出ゲート電極１９に隣接して、光電変換部２の配列方向に沿って整列している。転送電極群及び転送電極群下のＮ型半導体層（図示せず）等によって、転送部が構成されることとなる。

光電変換部２の電荷転送方向におけるポテンシャルの構造は、図３に示されるように、例えば、抵抗性電極部３の一端（電荷の転送方向の反対側の端部）に−５Ｖ、他端（電荷の転送方向側の端部）に＋５Ｖの電圧を印加することにより、抵抗性電極部３に電位分布が生じ、一端から他端に向かってポテンシャルが高くなるような傾斜が形成される。

なお、図３では、図２の各位置Ｌ１，Ｌ２，Ｌ３に対応する位置Ｌ１，Ｌ２，Ｌ３におけるポテンシャルが示されている。位置Ｌ１〜Ｌ２ではポテンシャルは、位置Ｌ２に近づくに従って上昇する。位置Ｌ２〜Ｌ３のポテンシャルは、読出ゲート電極１９への印加電圧によって、Ｈレベル（ＨＬ）と、Ｌレベル（ＬＬ）を選択的に取り得る。

電荷は、位置Ｌ１〜Ｌ２の傾斜に沿って移動する。また、読出ゲート電極１９に印加される電圧レベルに応じて、読出ゲート部４のポテンシャルの高さが変動する。Ｈレベル（例えば、＋８Ｖ）の電圧が印加されると、光電変換部２のポテンシャルよりも高いポテンシャルとなり、光電変換部２に発生した電荷は、読出ゲート部４に流れ込む。一方、Ｌレベル（例えば、−８Ｖ）の電圧が印加されると、光電変換部２のポテンシャルよりも低いポテンシャルとなり、ポテンシャル障壁が形成され、光電変換部２に電荷が蓄積される。

なお、光電変換部２におけるポテンシャルの傾斜の形成は、光電変換部２の表面側に抵抗性電極部３を設けて、所定の電位差となるように電圧を印加する手段に限らない。光電変換部２を構成する拡散層を複数の領域に分けて、それぞれの領域の不純物濃度を変えて構成しても良い。例えば、Ｎ型半導体層を４つの領域に分け、それぞれの領域にＮ型不純物濃度が一方向で順に高くなるように構成する。光電変換部２のポテンシャルの高さはＮ型不純物濃度に依存するので、光電変換部２には、不純物濃度が高くなるにしたがい段階的にポテンシャルが高くなるようなポテンシャルの傾斜が形成される。

また、図４に示されるように、光電変換部２の配列方向において、半導体基板１１の拡散層は、Ｎ型半導体層１３、Ｐ型半導体層１６、Ｎ^＋型半導体層１４、Ｐ型半導体層１６、Ｎ型半導体層１３、Ｐ^＋型半導体層１７の順に繰り返し設けられている。Ｎ型半導体層１３は上述のとおり、エネルギー線の入射により電荷を発生する光電変換部２を構成する。Ｐ型半導体層１６は不要電荷排出ゲート部８として機能し、Ｎ^＋型半導体層は、不要電荷排出ドレイン部７として機能する。Ｐ^＋型半導体層１７は、光電変換部２を分離するアイソレーション部９として機能する。

また、半導体基板１１の表面上には、絶縁層１８を介して不要電荷排出ゲート電極２１が設けられている。なお、不要電極排出ゲート電極２１と、これに隣接して設けられている抵抗性電極部３とは、電気的に接触していない。不要電荷排出ゲート電極２１及び不要電荷排出ゲート電極２１下のＰ型半導体層１６によって、不要電荷排出ゲート部８が構成される。不要電荷排出ゲート電極２１は、不要電荷排出ゲート端子（図示せず）を介して電圧レベルがＨレベル又はＬレベルであるクロック信号が入力される。

光電変換部２の配列方向におけるポテンシャルの構造は、図５に示されるように、不要電荷排出ゲート電極２１に印加される電圧レベルに応じて、不要電荷排出ゲート部８のポテンシャルの高さが変動する。

なお、図５では、図４の各位置Ｌ１０〜Ｌ１５に対応する位置Ｌ１０〜Ｌ１５におけるポテンシャルが示されている。位置Ｌ１１〜Ｌ１２、Ｌ１３〜Ｌ１４のポテンシャルは、不要電荷排出ゲート電極２１への印加電圧によって、Ｈレベル（ＨＬ）と、Ｌレベル（ＬＬ）を選択的に取り得る。

不要電荷排出ゲート電極２１にＨレベル（例えば、＋８Ｖ）の電圧が印加されると、光電変換部２のポテンシャルよりも高いポテンシャルとなり、光電変換部２で発生した電荷は、最もポテンシャルの高い不要電荷排出ドレイン部７に流れ込む。一方、不要電荷排出ゲート電極２１にＬレベル（例えば、−８Ｖ）の電圧が印加されると、光電変換部２のポテンシャルよりも低いポテンシャルとなり、光電変換部２とドレイン部７との間にポテンシャル障壁が形成され、光電変換部２に電荷が蓄積される。なお、アイソレーション部９のポテンシャルは最も低く構成され、他の画素へ電荷が流れ込むことを防いでいる。

以上のように、固体撮像素子１では、光電変換部２が、所定の方向に配列され、所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされている。また、転送部６が、所定の方向と交差する方向において光電変換部２の一方の側に設けられ、光電変換部２で発生した電荷を所定の方向に転送する。そのため、光電変換部２で発生した電荷は、ポテンシャルの傾斜に沿って転送部６に速やかに移動して転送部６から外部に読み出される。さらに、不要電荷を光電変換部２から排出する不要電荷排出ドレイン部７が、所定の方向と交差する方向に沿って光電変換部２と隣接するように設けられ、光電変換部２から不要電荷排出ドレイン部７への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部８が、光電変換部２と不要電荷排出ドレイン部７との間に設けられている。そのため、電荷を蓄積している間は、不要電荷排出ゲート部８のポテンシャル障壁を形成して電荷を転送部６に転送することができる。一方、電荷を蓄積しない場合は、不要電荷排出ゲート部８のポテンシャル障壁を取り除くことにより、光電変換部２の所定の方向と交差する方向にわたって、蓄積した電荷を一度に不要電荷排出ドレイン部７に排出することができる。したがって、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能となる。

また、本発明の固体撮像素子１は、不要電荷排出ドレイン部７は、隣り合う光電変換部２の間の領域に２領域置きに設けられている。そのため、最低限必要な不要電荷排出ドレイン部７の領域を確保しつつ、比較的大きな開口率を得ることができる。

また、本発明の固体撮像素子１は、隣り合う光電変換部２の間の領域のうち、不要電荷排出ドレイン部７が設けられていない領域には、アイソレーション部９が設けられている。そのため、光電変換部２で発生した電荷が他の光電変換部２へ流出することを防止することができる。

また、本発明の固体撮像素子１は、転送部６は、所定の数の光電変換部２に対応して一つずつ設けられることで全体では複数設けられ、不要電荷排出ドレイン部７と電気的に接続されるドレイン端子Ｄと、不要電荷排出ゲート部８と電気的に接続されるゲート端子Ｇとが、複数の転送部６毎に設けられている（図９参照）。そのため、転送部６（出力ポート）毎に電荷蓄積時間、即ち露光時間の制御が可能となる。

続いて、図６、図７、図８を参照して本発明の固体撮像素子の他の実施形態について説明する。図６に示されるように、固体撮像素子１０は、光電変換部２と、抵抗性電極部３と、読出ゲート部４と、転送部６と、不要電荷排出ドレイン部７と、不要電荷排出ゲート部８と、アイソレーション部９と、飽和電荷排出ドレイン部２３と、飽和電荷排出ゲート部２４とを備える。本実施形態は、上述した一実施形態の固体撮像素子１に飽和電荷を排出するための手段（飽和電荷排出ドレイン部２３及び飽和電荷排出ゲート部２４）を設けた固体撮像素子である。

飽和電荷排出ドレイン部２３は、光電変換部２の電荷転送方向において、読出ゲート部４が設けられた側とは反対の側に設けられ、光電変換部２で発生した飽和電荷を外部に排出する。

飽和電荷排出ゲート部２４は、光電変換部２と飽和電荷排出ドレイン部２３との間に設けられている。飽和電荷排出ゲート部２４は、光電変換部２から飽和電荷排出ドレイン部２３への飽和電荷の流れの遮断及び開放を選択的に行うようなシャッタとしての機能を有するが、常に光電変換部２の電荷転送方向に見て最も上流に位置（電荷転送部２で最も低いポテンシャルの位置）するポテンシャルよりも高いポテンシャルが与えられ、飽和電荷を飽和電荷排出ドレイン部２３に排出する飽和電荷排出部として機能させることもできる。

図７は、図６における固体撮像素子のVII-VII矢印断面図である。図８は、図図７における固体撮像素子の断面構造のポテンシャルの高さを示す図である。

図７に示されるように、光電変換部２の電荷転送方向において、半導体基板１１は、Ｎ型半導体層１３とＮ^＋半導体層２６とを含んでいる。Ｎ型半導体層１３は、上述のとおり光電変換部２と読出ゲート部４として機能する。また、半導体基板１１の光電変換部２の電荷転送方向と反対側（読出ゲート電極１９が設けられた側とは反対側）の表面上には、絶縁層１８を介して飽和電荷排出ゲート電極２７が設けられている。飽和電荷排出ゲート電極２７は、光電変換部２の配列方向を長手方向として、抵抗性電極部３の電荷転送方向に見て最も上流側に隣接して設けられている。なお、飽和電荷排出ゲート電極２７及び読出ゲート電極１９は、何れも抵抗性電極部３に電気的に接触していない。飽和電荷排出ゲート電極２７と飽和電荷排出ゲート電極２７下のＮ型半導体１３とで飽和電荷排出ゲート部２４が構成される。Ｎ^＋型半導体層２６は、飽和電荷排出ゲート部２４を構成するＮ型半導体層１３に隣接して設けられ、飽和電荷排出ドレイン部２３として機能する。

光電変換部２の電荷転送方向におけるポテンシャルの構造は、図８に示されるように、飽和電荷排出ゲート部２４のポテンシャルが、光電変換部２の電荷転送方向に見て最も上流に位置（電荷転送部２で最も低いポテンシャルの位置）するポテンシャルよりも高い。

なお、図８では、図７の各位置Ｌ２０〜Ｌ２４に対応する位置Ｌ２０〜Ｌ２４におけるポテンシャルが示されている。位置Ｌ２３〜Ｌ２４のポテンシャルは、図３の場合と同様に、読出ゲート電極１９への印加電圧によって、Ｈレベル（ＨＬ）と、Ｌレベル（ＬＬ）を選択的に取り得る。

さらに、飽和電荷排出ドレイン部２３のポテンシャルは、飽和電荷排出ゲート部２４のポテンシャルよりも高い。これにより、光電変換部２で発生した飽和電荷は、飽和電荷排出ゲート部２４を介して飽和電荷排出ドレイン部２３に流れ込み外部に排出することができる。

また、図８に示されるように、光電変換部２の傾斜したポテンシャルの中で、最も低いポテンシャルの高さ２ａと、不要電荷排出ゲート部のポテンシャル障壁の高さ２１ａとが略同一（ポテンシャルの高さ２１ａの高さはポテンシャルの高さ２ａの１００±１０％）となるように、抵抗性電極部３及び不要電荷排出ゲート電極に印加する電圧を調整する。例えば、抵抗性電極部３の一端（電荷の転送方向の反対側の端部）に−５Ｖの電圧を印加し、不要電荷排出ゲート電極８にも同様に−５Ｖの電圧を印加すればよい。

以上のように、この固体撮像素子１０によれば、過露光や瞬間的に光強度の強い光が光電変換部２に入射して飽和電荷が発生しても、飽和電荷排出ゲート部２４を介して飽和電荷排出ドレイン部２３により飽和電荷を排出するので、ブルーミング現象を効果的に防ぐことができる。

また、この固体撮像素子１０によれば、光電変換部２の最も低いポテンシャルの高さと、不要電荷排出ゲート部８のポテンシャル障壁の高さとが略同一であるので、飽和電荷が発生した場合に、飽和電荷は光電変換部２の最も低いポテンシャルを超えて飽和電荷排出ドレイン部２３に排出されるだけでなく、不要電荷排出ゲート部８のポテンシャル障壁を超えて不要電荷排出ドレイン部７に排出されることになる。したがって、過露光や瞬間的に光強度の強い光が入射して飽和電荷が発生しても、効率的に飽和電荷を排出することができるので、ブルーミング現象をより効果的に防ぐことができる。

また、飽和電荷排出ゲート部２４のポテンシャルを、光電変換部２の電荷転送方向に見て最も上流に位置（電荷転送部２で最も低いポテンシャルの位置）するポテンシャルよりも低くすることで飽和電荷の流れを遮断することもできる。この際は、同時に飽和電荷排出ゲート部２４のポテンシャルと、不要電荷排出ゲート部のポテンシャル障壁の高さ２１ａとが略同一（ポテンシャルの高さ２１ａの高さはポテンシャルの高さ２ａの１００±１０％）となるように、抵抗性電極部３及び不要電荷排出ゲート電極に印加する電圧を調整して、不要電荷排出ドレイン部への飽和電荷の流れも同時に遮断しておくこととする。こうすることにより、光電変換部２に蓄積できる電荷量、すなわち飽和レベルを高くすることができる。合わせて、転送部が受け入れることのできる電荷量を大きくしておくことでダイナミックレンジを大きくすることができる。

本発明は、ラインセンサなどの固体撮像素子に利用することができる。

Claims (7)

1. 所定の方向に配列され、前記所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされる複数の光電変換部と、
   前記所定の方向と交差する方向において前記光電変換部の一方の側に設けられ、前記光電変換部で発生した電荷を取得して前記所定の方向に転送する転送部と、
   前記所定の方向と交差する方向に沿って前記光電変換部と隣接するように設けられ、前記光電変換部で発生した不要電荷を前記光電変換部から排出する不要電荷排出ドレイン部と、
   前記光電変換部と前記不要電荷排出ドレイン部との間に設けられ、前記光電変換部から前記不要電荷排出ドレイン部への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部と、
   を備えることを特徴とする固体撮像素子。
2. 前記所定の方向と交差する方向において前記光電変換部の他方の側に設けられ、前記光電変換部で発生した飽和電荷を前記光電変換部から排出する飽和電荷排出ドレイン部と、
   前記光電変換部と前記飽和電荷排出ドレイン部との間に設けられ、前記光電変換部から前記飽和電荷排出ドレイン部への飽和電荷の流れの遮断及び開放を選択的に行う飽和電荷排出ゲート部と、
   を備えることを特徴とする請求項１記載の固体撮像素子。
3. 前記光電変換部の最も低いポテンシャルの高さと、前記不要電荷排出ゲート部のポテンシャル障壁の高さとが略同一であることを特徴とする請求項２記載の固体撮像素子。
4. 不要電荷排出ドレイン部は、隣り合う前記光電変換部の間の領域に２領域置きに設けられていることを特徴とする請求項１記載の固体撮像素子。
5. 隣り合う前記光電変換部の間の領域のうち、不要電荷排出ドレイン部が設けられていない領域には、アイソレーション部が設けられていることを特徴とする請求項４記載の固体撮像素子。
6. 前記転送部は、所定の数の光電変換部に対応して一つずつ設けられることで全体では複数設けられ、前記不要電荷排出ドレイン部と電気的に接続されるドレイン端子と、前記不要電荷排出ゲート部と電気的に接続されるゲート端子とが、前記転送部毎に設けられていることを特徴とする請求項１記載の固体撮像素子。
7. 前記所定の方向と交差する方向において前記光電変換部の他方の側に設けられ、前記光電変換部で発生した飽和電荷を前記光電変換部から排出する飽和電荷排出ドレイン部と、
   前記光電変換部と前記飽和電荷排出ドレイン部との間に設けられ、前記光電変換部から前記飽和電荷排出ドレイン部へ飽和電荷を流す飽和電荷排出部と、
   を備えることを特徴とする請求項１記載の固体撮像素子。
   

Images