JPWO2008032737A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2008032737A1
JPWO2008032737A1 JP2008534360A JP2008534360A JPWO2008032737A1 JP WO2008032737 A1 JPWO2008032737 A1 JP WO2008032737A1 JP 2008534360 A JP2008534360 A JP 2008534360A JP 2008534360 A JP2008534360 A JP 2008534360A JP WO2008032737 A1 JPWO2008032737 A1 JP WO2008032737A1
Authority
JP
Japan
Prior art keywords
display device
light emitting
emitting layer
common electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008534360A
Other languages
English (en)
Other versions
JP5014347B2 (ja
Inventor
麗子 谷口
麗子 谷口
小野　雅行
雅行 小野
昌吾 那須
昌吾 那須
佐藤　栄一
栄一 佐藤
俊之 青山
俊之 青山
長谷川　賢治
賢治 長谷川
小田桐　優
優 小田桐
正人 村山
正人 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008534360A priority Critical patent/JP5014347B2/ja
Publication of JPWO2008032737A1 publication Critical patent/JPWO2008032737A1/ja
Application granted granted Critical
Publication of JP5014347B2 publication Critical patent/JP5014347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Luminescent Compositions (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

基板と、前記基板上に第１方向に互いに平行に延在している複数の走査配線と、前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、前記スイッチング素子に接続した画素電極と、前記画素電極の上に設けた少なくとも１層の発光層と、前記発光層の上に設けた共通電極とを備え、前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析している。

Description

本発明は、エレクトロルミネッセンス（以下、ＥＬと略記）素子を用いた表示装置、特に、アクティブマトリクス型表示装置に関する。
近年、軽量・薄型の面発光型素子としてエレクトロルミネッセンス素子（以下、ＥＬ素子という。）が注目されている。ＥＬ素子は大別すると、有機材料からなる蛍光体に直流電圧を印加し、電子と正孔とを再結合させて発光させる有機ＥＬ素子と、無機材料からなる蛍光体に交流電圧を印加し、およそ１０６Ｖ／ｃｍもの高電界で加速された電子を無機蛍光体の発光中心に衝突させて励起させ、その緩和過程で無機蛍光体を発光させる無機ＥＬ素子とがある。
さらに、この無機ＥＬ素子には、無機蛍光体粒子を高分子有機材料からなるバインダ中に分散させ発光層とする分散型ＥＬ素子と、厚さが１μｍ程度の薄膜発光層の両側あるいは片側に絶縁層を設けた薄膜型ＥＬ素子とがある。これらのうち分散型ＥＬ素子は、消費電力が少なく、しかも製造が簡単なため製造コストが安くなる利点があるとして注目されている。従来の分散型ＥＬ素子は、積層構造であり、基板側から順に、基板、第１電極、発光層、絶縁体層、第２電極が積層されて構成されている。発光層は、ＺｎＳ：Ｍｎ等の無機蛍光体粒子を有機バインダに分散させた構成を有しており、絶縁体層はＢａＴｉＯ３などの強絶縁体を有機バインダにて分散させた構成を有している。第１電極と第２電極の間には交流電源が設置され、交流電源から第１電極、第２電極間へ電圧を印加することで分散型ＥＬ素子は発光する。
分散型ＥＬ素子の構造において、発光層は分散型ＥＬ素子の輝度と効率を決定付ける層であり、この発光層の無機蛍光体粒子には、粒径１５〜３５μｍの大きさのものが用いられている（例えば、特許文献１参照。）。また、分散型ＥＬ素子の発光層の発光色は発光層に用いられる無機蛍光体粒子によって決まり、例えば無機蛍光体粒子にＺｎＳ：Ｍｎを用いた場合には橙色の発光を示し、例えば無機蛍光体粒子にＺｎＳ：Ｃｕを用いた場合には青緑色の発光を示す。このように、発光色は使用する無機蛍光体粒子によって決まるため、それ以外の、例えば白色の発光色を得る場合、例えば、有機色素を有機バインダに混合させることで発光色を他の色に変換し、目的の発光色を得ている（例えば、特許文献２参照。）。
しかしながら、分散型ＥＬ素子に用いられる発光体は、発光輝度が低く、また、寿命が短いという問題があった。
発光輝度を上昇させる方法として、発光層への印加電圧を上げる方法が考えられる。この場合、印加電圧に反比例して発光体の光出力の半減期が減少しまうという課題がある。一方、半減期を長くする、つまり寿命を長くする方法としては、発光層への印加電圧を下げる方法が考えられるが、発光輝度が低下してしまうという課題がある。このように、発光輝度と半減期とは、発光層への印加電圧の増減によって一方を改善しようとすると、もう一方が悪化する相反関係にある。したがって、発光輝度か寿命（光出力の半減期）の何れかを選択しなければならなくなる。なお、本明細書における半減期とは、発光体の光出力が当初の発光輝度の半分の出力に減少するまでの時間である。
そこで、低電圧でＥＬ素子を発光させる提案がなされている（例えば、特許文献３参照。）。このＥＬ素子５０は、図３３に示されるように、ＣｄＳｅ微結晶の発光体粒子６１を透明な導電体である酸化インジウム錫６３の媒体中に分散させた発光層５３を電極５２、５４間に挿入し、電圧を印加して発光させる方法である。このＥＬ素子５０では、電流注入型発光素子であるため、低電圧で駆動可能であるという特徴がある。
国際公開第ＷＯ０３／０２０８４８号パンフレット 特開平７−２１６３５１号公報 特許第３７４１１５７号
前述のような無機ＥＬ素子をテレビ等の高品位なディスプレイデバイスとして利用する場合は、約３００ｃｄ／ｍ２以上の輝度が必要とされる。しかしながら、前記提案における無機ＥＬ素子は、発光輝度の面で未だ不十分であり、実用的な課題が残されている。
また、前記無機ＥＬ素子の駆動には通常数１００Ｖの交流電圧を数１０ｋＨｚの高周波で印加する必要があり、薄膜トランジスタ等のアクティブ素子が使えない、駆動回路が高コスト化する、という課題もあり、現状では実用化が進んでいない。
一方、本発明者は、無機ＥＬ素子の低電圧化、高輝度化に向けて、鋭意研究を続けた結果、直流駆動が可能で、且つ、従来の無機ＥＬ素子に比べて十分に低い数１０Ｖの電圧で高輝度発光する無機ＥＬ素子を見出した（以下、「直流駆動型無機ＥＬ素子」という。）。
本発明の目的は、低電圧駆動で高輝度表示が得られ、且つ、発光面内の輝度や色度の均一性に優れた表示装置を提供することである。
上記課題は、本発明に係る表示装置によって解決できる。すなわち、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と、
前記発光層の上に設けた共通電極と
を備え、
前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする。
また、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記基板に対して前記画素電極と同一面上に設けた共通電極と、
前記画素電極及び前記共通電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする。
さらに、前記共通電極は、前記走査配線又は前記データ配線に対して略平行であって、前記第１方向又は前記第２方向に互いに略平行に延在しているものであってもよい。
また、前記共通電極は、その延在方向に直交する方向の幅が前記延在方向について一定周期の長さに対応して変化しているものであってもよい。
さらに、前記画素電極と前記共通電極とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極のそれぞれの前記櫛型構造の少なくとも一部が互いに咬合して設けられていてもよい。
また、本発明に係る表示装置は、基板と、
前記基板上に設けた共通電極と、
前記共通電極上に設けた絶縁層と、
前記絶縁層上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に直交する第２方向に平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする。
さらに、前記絶縁層は、前記走査配線と前記データ配線との各交点に対応する各画素について少なくとも１箇所の開口部を有していてもよい。この場合、前記共通電極は、前記絶縁層の前記開口部を介して前記発光層に面して露出していてもよい。
また、前記共通電極は、前記基板に対して略全面ベタ状に設けられていてもよい。
さらに、前記画素電極と前記共通電極の露出部とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極の露出部のそれぞれの前記櫛型構造の少なくとも一部が咬合して設けられていてもよい。
またさらに、前記画素電極と前記発光層との間、又は、前記共通電極の露出部と前記発光層との間のうちの少なくとも一方の界面に、絶縁層をさらに備えていてもよい。
また、前記画素電極及び前記共通電極に対向し、且つ、発光取出し方向の前方に色変換層をさらに備えていてもよい。
さらに、前記第１半導体物質と前記第２半導体物質とは、互いに異なる伝導型の半導体構造を有するものであってもよい。またさらに、前記第１半導体物質はｎ型半導体構造を有し、前記第２半導体物質はｐ型半導体構造を有するものであってもよい。また、前記第１半導体物質及び前記第２半導体物質は、それぞれ化合物半導体であってもよい。さらに、前記第１半導体物質は、第１２族−第１６族間化合物半導体であってもよい。またさらに、前記第一半導体物質は、第１３族−第１５族間化合物半導体であってもよい。また、前記第一半導体物質は、カルコパイライト型化合物半導体であってもよい。またさらに、前記第１半導体物質は、立方晶構造を有するものであってもよい。
また、前記第１半導体物質は、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される少なくとも一種の元素を含んでいてもよい。
さらに、前記第１半導体物質よりなる多結晶体構造の平均結晶粒子径は、５〜５００ｎｍの範囲にあってもよい。
またさらに、前記第２半導体物質は、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮのいずれかであってもよい。
本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と、
前記発光層の上に設けた共通電極と
を備え、
前記発光層は、ｐ型半導体とｎ型半導体を有していることを特徴とする。
前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散した構成にしてもよい。また、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析し構成にしてもよい。
さらに、前記ｎ型半導体は、前記ｐ型半導体を介して前記第１及び第２電極と電気的に接合されていてもよい。
また、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記基板に対して前記画素電極と同一面上に設けた共通電極と、
前記画素電極及び前記共通電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、ｐ型半導体とｎ型半導体とを有していることを特徴とする。
さらに、前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散した構成にしてもよい。また、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析した構成にしてもよい。
また、前記ｎ型半導体は、前記ｐ型半導体を介して前記画素電極及び前記共通電極と電気的に接合されていてもよい。
さらに、前記共通電極は、前記走査配線又は前記データ配線に対して略平行であって、前記第１方向又は前記第２方向に互いに略平行に延在していてもよい。またさらに、前記共通電極は、その延在方向に直交する方向の幅が前記延在方向について一定周期の長さに対応して変化していてもよい。また、前記画素電極と前記共通電極とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極のそれぞれの前記櫛型構造の少なくとも一部が互いに咬合して設けられていてもよい。
また、本発明に係る表示装置は、基板と、
前記基板上に設けた共通電極と、
前記共通電極上に設けた絶縁層と、
前記絶縁層上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に直交する第２方向に平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、ｐ型半導体とｎ型半導体とを有していることを特徴とする。
さらに、前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散した構成にしてもよい。また、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析した構成にしてもよい。
また、前記ｎ型半導体粒子は、前記ｐ型半導体を介して前記第１及び第２電極と電気的に接合されていてもよい。
さらに、前記絶縁層は、前記走査配線と前記データ配線との各交点に対応する各画素について少なくとも１箇所の開口部を有していてもよい。この場合、前記共通電極は、前記絶縁層の前記開口部を介して前記発光層に面して露出していることが好ましい。
またさらに、前記共通電極は、前記基板に対して略全面ベタ状に設けられていてもよい。また、前記画素電極と前記共通電極の露出部とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極の露出部のそれぞれの前記櫛型構造の少なくとも一部が咬合して設けられていてもよい。さらに、前記画素電極と前記発光層との間、又は、前記共通電極の露出部と前記発光層との間のうちの少なくとも一方の界面に、絶縁層をさらに備えてもよい。またさらに、前記画素電極及び前記共通電極に対向し、且つ、発光取出し方向の前方に色変換層をさらに備えてもよい。
また、前記ｎ型半導体及び前記ｐ型半導体は、それぞれ化合物半導体であってもよい。さらに、前記ｎ型半導体は、第１２族−第１６族間化合物半導体であってもよい。またさらに、前記ｎ型半導体は、第１３族−第１５族間化合物半導体であってもよい。また、前記ｎ型半導体は、カルコパイライト型化合物半導体であってもよい。
さらに、前記ｐ型半導体は、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮのいずれかであってもよい。
本発明によれば、低電圧駆動で高輝度表示が得られる上、表示面内の輝度や色度の均一性に優れ、表示品位の高い表示装置を提供することができる。
本発明に係る表示装置によれば、低電圧駆動で高輝度表示が得られる上、表示面内の輝度や色度の均一性に優れ、表示品位の高い表示装置を提供することができる。
本発明に係る表示装置によれば、発光層は、ｎ型半導体物質よりなる多結晶体構造であって、この多結晶体構造の粒界にｐ型半導体物質が偏析した構造を有する。発光層が上記構造を有することによって、粒界に偏析したｐ型半導体物質により正孔の注入性を改善することができ、低電圧で、高輝度で発光し、しかも長寿命の表示装置を実現することができる。
本発明に係る表示装置によれば、発光層は、（ｉ）ｐ型半導体の媒体中にｎ型半導体粒子が分散した構造、あるいは、（ｉｉ）ｎ型半導体粒子の集合体であって、該粒子間にｐ型半導体が偏析した構造のいずれかを有する。発光層が上記構造を有することによって、ｎ型半導体粒子内部または界面へ電子の注入とともに正孔を効率良く注入することができ、低電圧で、高輝度で発光し、しかも長寿命の表示装置を実現することができる。
（ａ）は、本発明の実施の形態１に係る表示装置の構成を示す概略図であり、（ｂ）は、（ａ）の表示装置の表示部を構成する各画素の構成を示す概略図である。 本発明の実施の形態１に係る表示装置の表示部の各画素における配線を示す概略図である。 図２のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。 各画素のＥＬ素子の模式的な構成を示す概略断面図である。 図４の発光層の構成を示す拡大概略図である。 本発明の実施の形態１に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態１に係る表示装置の別の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態２に係る表示装置の表示部の各画素における配線を示す概略図である。 図８のＢ−Ｂ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態２に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態２に係る表示装置の別の変形例の発光面に垂直な概略断面図である。 本発明の実施の形態２に係る表示装置のさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態２に係る表示装置のまたさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態３に係る表示装置の表示部の各画素における配線を示す概略図である。 図１４のＣ−Ｃ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態３に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 （ａ）は、本発明の実施の形態４に係る表示装置の構成を示す概略図であり、（ｂ）は、（ａ）の表示装置の表示部を構成する各画素の構成を示す概略図である。 本発明の実施の形態４に係る表示装置の表示部の各画素における配線を示す概略図である。 図１８のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。 各画素のＥＬ素子の模式的な構成を示す概略断面図である。 別例の各画素のＥＬ素子の模式的な構成を示す概略断面図である。 本発明の実施の形態４に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態４に係る表示装置の別の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態５に係る表示装置の表示部の各画素における配線を示す概略図である。 図２４のＢ−Ｂ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態５に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態５に係る表示装置の別の変形例の発光面に垂直な概略断面図である。 本発明の実施の形態５に係る表示装置のさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態５に係る表示装置のまたさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態６に係る表示装置の表示部の各画素における配線を示す概略図である。 図３０のＣ−Ｃ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態６に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 従来例の無機ＥＬ素子の発光面に垂直な方向から見た概略構成図である。
以下、本発明の実施の形態に係る表示装置について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。
（実施の形態１）
＜表示装置の概略構成＞
本発明の実施の形態１に係る表示装置１００について、図１（ａ）及び（ｂ）を用いて説明する。図１（ａ）は、実施の形態１に係る表示装置１００の概略的な構成を示すブロック図である。表示装置１００は、図１（ａ）に示すように、複数の画素が２次元配列している表示部１０１と、前記画素を選択的に駆動する駆動手段１０２と、駆動手段１０２の電力を供給する駆動用電源１０３とから構成される。なお、本実施の形態１においては、電源１０３として直流電源を用いている。また、駆動部１０２は、データ電極Ｘｉ１を駆動するデータ電極駆動回路１２１と、走査電極Ｙｊを駆動する走査電極駆動回路１２２とを備える。
表示部１０１は、画素がｉ列×ｊ行の２次元配列しているＥＬ素子アレイを備え、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数のデータ電極Ｘ1１、Ｘ21、Ｘ31・・・Ｘｉ1と、ＥＬ素子アレイの面に平行であって、第１方向と直交する第２方向に平行に延在している複数の走査電極Ｙ１、Ｙ２、Ｙ３・・・Ｙｊと、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数の電流供給線Ｘ12、Ｘ22、Ｘ32・・・Ｘi2とを備える。このデータ電極Ｘｉ１と走査電極Ｙｊとの各交点において、一つの画素を構成している。
図１（ｂ）は、図１（ａ）の各画素の構成を示す概略図である。各画素は、データ電極Ｘｉ１と、走査電極Ｙｊと、電流供給線Ｘｉ２と、該データ電極Ｘｉ１と走査電極Ｙｊとに接続されたスイッチング素子１０４と、電流ドライブ回路１０５と、キャパシタ１０６と、ＥＬ素子１１０とによって構成される。キャパシタ１０６は、該スイッチング素子１０４と電流供給線Ｘｉ２とに接続されている。電流ドライブ回路１０５は、スイッチング素子１０４と、キャパシタ１０６と、ＥＬ素子１１０とに接続されている。すなわち、この表示装置はアクティブマトリクス型表示装置である。
スイッチング素子１０４をｏｎにするとデータ配線Ｘ１１からの信号電圧がキャパシタ１０７に書き込まれ、その時の信号電圧に応じてスイッチング素子のゲート電圧が決定され、その導電率に応じた電流が電流供給配線Ｘ１２より電流ドライブ素子１０５を通じてＥＬ素子１１０に供給される。
＜表示装置の配線構成＞
図２は、本実施の形態の表示装置１００の画素における配線の平面構成を概略的に示した斜視図である。このアクティブマトリクス型表示装置１００は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらにＥＬ素子では、ＬＣＤと異なり電流の供給が必須となるため、電力供給線１３がデータ配線１２に略平行に延在している。なお、上記配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。
＜表示装置の断面構成＞
また、図３は、図２のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。図４は、図３の一つの画素について、一つのＥＬ素子１１０と考えた場合の模式的な概略図である。この表示装置では、基板１０と該基板１０の上に配置された上記配線及び電極からなるアレイ基板４０の上に、発光層２０が略平面状に形成されており、この発光層２０が表示装置１００の発光部分を構成している。また発光層２０の上部には、共通電極１５が形成される。走査配線１１とデータ配線１２により選択された画素において、一つの模式的なＥＬ素子１１０が構成される。この模式的なＥＬ素子１１０では、基板１０の上に、画素電極１４、発光層２０、共通電極１５が順に積層されて構成されている。一つの画素において構成されるＥＬ素子１１０では、ＴＦＴ３０を介して、画素電極１４に外部電圧、例えば、直流電源１０３によって電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光は、アレイ基板４０とは反対側の面から外部へ取出される。
なお、表示装置１００として、上述の構成に限られず、発光層２０を複数層設ける、走査配線１１、データ配線１２、画素電極１４、共通電極１５の全てを透明電極にする、いずれかの電極を黒色電極とする、表示装置１００の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層２０からの発光色を色変換する構造を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合には、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図３ではカラーフィルタ１７）及び／又は色変換フィルタ（図３では色変換層１６）との組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
以下、この表示装置１００の各構成部材について詳述する。
＜基板＞
基板１０は、その上に形成する各層を支持できるもので、且つ、電気絶縁性の高い材料を用いる。このような材料としては、例えば、コーニング１７３７等のガラス、石英、セラミック、表面に絶縁層を有する金属基板、シリコンウェハ等を用いることができる。通常のガラスに含まれるアルカリイオン等が発光層２０へ影響しないように、無アルカリガラスや、ガラス表面にイオンバリア層としてアルミナ等をコートしたソーダライムガラスであってもよい。また、ポリエステル、ポリエチレンテレフタレート系、ポリクロロトリフルオロエチレン系とナイロン６の組み合わせやフッ素樹脂系材料、ポリエチレン、ポリプロピレン、ポリイミド、ポリアミドなどの樹脂フィルム等を用いることもできる。樹脂フィルムは耐久性、柔軟性、透明性、電気絶縁性、防湿性の優れた材料を用いる。なお、これらは例示であって、基板１０の材料は特にこれらに限定されるものではない。
＜電極＞
画素電極１４、共通電極１５には、公知の低抵抗の導電材料であればいずれでも適用できる。例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ、Ｔｉ等の金属材料、これらの積層構造が好ましい。ＩＴＯやＩｎＺｎＯ、ＺｎＯ、ＳｎＯ２等を主体とする金属酸化物、ポリアニリン、ポリピロール、ＰＥＤＯＴ〔ポリ（３，４−エチレンジオキシチオフェン）〕／ＰＳＳ（ポリスチレンスルホン酸）等の導電性高分子、あるいは導電性カーボン等、金属以外の材料であっても、金属材料と積層する等併用することによって低抵抗化することにより用い得る。なお、画素電極１４と共通電極１５とでは異なる材料を使用してもよい。例えば、画素電極１４を陽極として、共通電極１５を陰極として構成する場合、画素電極１４には、正孔注入性のよい仕事関数の大きな材料が選択され、共通電極１５には、電子注入性のよい仕事関数の小さな材料が選択され得る。
＜発光層＞
次に、発光層２０について説明する。図５は、発光層２０を拡大視した概略構成図である。発光層２０は、第１半導体物質２１よりなる多結晶体構造であって、この多結晶体の粒界２２に第２半導体物質２３が偏析した構造を有する。第１半導体物質２１としては、多数キャリアが電子であり、ｎ型伝導を示す半導体材料が用いられる。一方、第２半導体物質２３は、多数キャリアが正孔であり、ｐ型伝導を示す半導体材料が用いられ、第１半導体物質２１と第２半導体物質２３は電気的に接合している。電極より注入された正孔と電子は、発光層中に高密度に散在している前述の偏析部において再結合し、発光が得られる。なお、ドナーやアクセプター準位をさらに経由して再結合したり、他のイオン種が近傍にあることでエネルギー移動による発光も同様に可能である。
第１半導体物質２１としては、バンドギャップの大きさが近視外領域から可視光領域（１．７ｅＶから３．６ｅＶ）を有するものが好ましく、さらに近視外領域から青色領域（２．６ｅＶから３．６ｅＶ）を有するものがより好ましい。具体的には、前述のＺｎＳや、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ等の第１２族−第１６族間化合物やこれらの混晶（例えばＺｎＳＳｅ等）、ＣａＳ、ＳｒＳ等の第２族−第１６族間化合物やこれらの混晶（例えばＣａＳＳｅ等）、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ等の第１３族−第１５族間化合物やこれらの混晶（例えばＩｎＧａＮ等）、ＺｎＭｇＳ、ＣａＳＳｅ、ＣａＳｒＳ等の前記化合物の混晶等を用いることができる。またさらに、ＣｕＡｌＳ２等のカルコパイライト型化合物を用いてもよい。またさらに、第１半導体物質よりなる多結晶体は、主たる部分が立方晶構造を有しているものが好ましい。またさらに、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される１又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層２０からの発光色が決定される。
一方、第２半導体物質２３としては、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮである。これらの材料にはｐ型伝導を付与するための添加剤として、Ｎ、Ｃｕ、Ｉｎから１又は複数種の原子を添加剤として含んでいてもよい。
上記発光層２０の構成は、焼成法、気相合成法、爆発法、水熱合成法、高温高圧合成法、フラックス法、共沈法などの製造方法によって実現できる。
本実施の形態１に係る表示装置１００の特徴は、発光層２０がｎ型半導体物質２１よりなる多結晶体構造であって、この多結晶体構造の粒界２２にｐ型半導体物質２３が偏析した構造を有する点にある。従来の無機ＥＬでは、発光層の結晶性を高めることで、高電界で加速された電子が散乱されることを防いでいたが、ＺｎＳやＺｎＳｅ等は一般にｎ型伝導を示すため、正孔の供給が十分ではなく、電子と正孔の再結合による高輝度の発光は期待できない。一方で、発光層の結晶粒が成長すると、単結晶でない限り、結晶粒界も一意的に伸びる。高電圧を印加する従来の無機ＥＬ素子では、膜厚方向の粒界が導電パスとなり、耐圧低下を引き起こすという課題も生じる。これに対して、本発明者は、鋭意研究の結果、発光層２０をｎ型半導体物質２１よりなる多結晶体構造であって、この多結晶体構造の粒界２２にｐ型半導体物質２３が偏析した構造とすることによって、粒界に偏析したｐ型半導体物質により正孔の注入性が改善されることを見出した。さらに、発光層２０中に偏析部を高密度に散在させることで、電子と正孔の再結合型発光が効率よく生じることを見出した。これによって、低電圧で高輝度発光する発光素子を実現することができ、本発明に至ったものである。また、ドナーあるいはアクセプターを導入することにより、自由電子とアクセプターに捕獲された正孔の再結合、自由正孔とドナーに捕獲された電子の再結合、ドナー−アクセプター対発光も同様に可能である。またさらに、他のイオン種が近傍にあることでエネルギー移動による発光も同様に可能である。
以下、実施の形態１に係る表示装置１００の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）基板１０上に、走査配線１１と走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）続いて、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）続いて、データ配線１２及び電流供給線１３を、例えばＡｌを使用し、パターン形成する。データ配線１２及び電流供給線１３は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。
（７）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。このようにして、アレイ基板４０を形成できる。
（８）基板１０上に、発光層２０を以下のようにして形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、ＺｎＳとＣｕ２Ｓを上記アレイ基板４０の上に共蒸着した後、アニール処理することにより、ＺｎＳの多結晶構造とＣｕＸＳの偏析部を有する発光層２０を得ることができる。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。詳細は明らかではないが、ＺｎＳとＣｕｘＳとの相分離が生じ、前記偏析構造が形成されるものと考えられる。
（１０）続いて、共通電極１５を、例えばＩＴＯを使用し、パターン形成する。膜厚は２００ｎｍとする。
（１１）続いて、共通電極１５上に、保護層（図では省略）として、例えば、窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置１００を得ることができる。この表示装置１００では、５〜１０Ｖ程度の低電圧で高い発光輝度を得ることができた。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成される。画素電極は、駆動ＴＦＴのドレインに接続される。この場合、走査配線に接続された選択ＴＦＴをｏｎにするとデータ配線からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電流供給配線より画素電極を通じて発光層に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、カラーの表示装置とする場合には、発光層をＲＧＢの各色の蛍光体で色分けして成膜すればよい。あるいは、透明電極／発光層／背面電極といったＲＧＢ各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。
また、実施の形態１の変形例として、図６の概略断面図に示すように、絶縁性の保護膜１８ａを画素電極１４の上にも形成し、さらに、共通電極１５の下に薄い絶縁層１８ｂを形成して、交流駆動とする変更や、図７の概略断面図に示すように、平坦化絶縁層１９を形成し、該平坦化絶縁層１９の上に画素電極１４を形成してコンタクトホールを介してドレイン３４と接続する、といった変更も適宜可能である。
＜効果＞
本実施の形態１に係る表示装置は、高い発光効率を持つ発光層を用いることにより、従来に比べ低電圧駆動で高輝度な発光が可能である。
（実施の形態２）
＜表示装置の概略構成＞
図８は、本実施の形態２の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図９は、図８のＢ−Ｂ線での発光面に垂直な方向から見た断面構成を概略的に示した図である。このアクティブマトリクス型表示装置１０は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、１つの画素電極１４に対して対をなす少なくとも１つの共通電極１５を備え、共通電極１５は、データ配線１２に略平行に延在している。これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置１００の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図９では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図９ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態２に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態１に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態２に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層２０についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）ガラス基板１０上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）また、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）さらに、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。
（７）次いで、データ配線１２と共通電極１５とを、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。また、共通電極１５は、隣接するデータ配線１２と画素電極１５との間に、且つデータ配線１２に対して略平行に形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（８）次に、アレイ基板４０上に発光層２０を形成する。複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射して、ＺｎＳとＣｕ２Ｓを共蒸着した後、アニール処理することにより、ＺｎＳの多結晶構造とＣｕＸＳの偏析部を有する発光層２０を得ることができる。
（９）さらに、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、実施の形態２の変形例として、図１０の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄い絶縁層１８を形成し、交流駆動とする変更や、図１１の概略断面図に示すように、平坦化絶縁層１９を形成し、コンタクトホールを介して画素電極１４及び共通電極１５形成する、といった変更も適宜可能である。またさらに、画素電極１４及び共通電極１５は、幅や長さ、厚さは任意の形状とすることができる。例えば、図１２の斜視図に一例を示すように櫛形形状を有し、画素電極１４と共通電極１５との櫛形形状部分が互いに咬合するように配置していてもよい。これによって、画素電極１４と共通電極１５との間の導電経路を特定することなく、均一な発光を実現することができる。また、図１３の斜視図に示すように、共通電極１５の非画素領域での幅を太くしてもよい。例えば、ゲート配線１１に沿って、共通電極１５の延在方向に垂直な方向の幅を太くしてもよい。これによって、共通電極１５からゲート電極１１側への放熱効果を高めることができる。
＜効果＞
本発明者による直流駆動型無機ＥＬ素子では、発光層が半導体領域の抵抗率を有しており、マトリクス構造の表示装置に適用した場合、透明電極の抵抗による電圧降下が大きいことが予想され、実用面での課題があった。今回、この直流駆動型無機ＥＬ素子の発光層が、むしろ低抵抗であることから、本発明者は、発光層２０の面方向への通電による発光が可能であることを見出し、本実施の形態の表示装置の構成を実現することができた。本実施の形態に係る表示装置では、低抵抗の発光層２０の面方向への通電によって発光を得ることができる。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置を構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能で、且つ、電極抵抗による電圧降下も抑えられて、面内の輝度や色度の均一性が改善される。
（実施の形態３）
＜表示装置の概略構成＞
図１４は、本実施の形態３の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図１５は、図１４のＣ−Ｃ線での発光面に垂直な方向から見た断面図である。このアクティブマトリクス型表示装置は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、画素電極１４に対して対をなす略全面ベタ状の共通電極１５を備える。共通電極１５は、前記配線、電極、ＴＦＴ３０とは絶縁層１８を介して、電気的に分離され設けられている。絶縁層１８は、１画素につき少なくとも１ヶ所の開口部があり、下層の共通電極１５が露出している。またさらに、これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図１５では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図１５ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態３に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態１に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態３に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）続いて、ガラス基板１０上に、例えば、Ｔａを用いてベタ状の共通電極１５を形成する。膜厚は２００ｎｍとする。
（３）続いて、共通電極１５上に、例えば窒化シリコン等の絶縁層１８を形成する。さらに、フォトリソグラフィ法によって、画素に応じた開口部をパターン形成し、共通電極１５の露出部を形成する。
（４）続いて、絶縁層１８上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。走査配線１１は、例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（５）続いて、走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁層を形成する。さらに、前述の開口部に合わせて、ゲート絶縁膜２３についてもパターン形成し、共通電極１５の露出部を形成する。
（６）続いて、前記ゲート絶縁膜３２上に、ＴＦＴのスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（７）続いて、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（８）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。同時に、前述の開口部に合わせて、共通電極１５の露出部を形成する。
（９）続いて、データ配線１２を、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（１０）続いて、アレイ基板４０上に発光層２０を形成する。複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射して、ＺｎＳとＣｕ２Ｓを共蒸着した後、アニール処理することにより、ＺｎＳの多結晶構造とＣｕＸＳの偏析部を有する発光層２０を得ることができる。
（１１）続いて、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、実施の形態３の変形例として、図１６の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄膜絶縁層１８ｂを形成し、交流駆動とする変更も適宜可能である。またさらに、実施の形態２の変形例と同様に、画素電極１４及び共通電極１５の露出部は、幅や長さ、厚さは任意の形状であってもよく、櫛型形状に形成して互いに咬合するように配置していてもよい。
＜効果＞
本実施の形態３に係る表示装置は、低抵抗の発光層を用いており面方向への通電による発光が可能である。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置が構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能で、且つ、電極抵抗による電圧降下も抑えられて、面内の輝度や色度の均一性が改善される。さらに共通電極が略全面ベタ状に形成されているため、発光時に生じるジュール熱等の放熱性にも優れており、面内の温度分布によって生じる画素間の温度特性による輝度ムラ、色ムラ等も抑えられる。
（実施の形態４）
＜表示装置の概略構成＞
本発明の実施の形態４に係る表示装置１００について、図１７（ａ）及び（ｂ）を用いて説明する。図１７（ａ）は、実施の形態４に係る表示装置１００の概略的な構成を示すブロック図である。表示装置１００は、図１７（ａ）に示すように、複数の画素が２次元配列している表示部１０１と、前記画素を選択的に駆動する駆動手段１０２と、駆動手段１０２の電力を供給する駆動用電源１０３とから構成される。なお、本実施の形態４においては、電源１０３として直流電源を用いている。また、駆動部１０２は、データ電極Ｘｉ１を駆動するデータ電極駆動回路１２１と、走査電極Ｙｊを駆動する走査電極駆動回路１２２とを備える。
表示部１０１は、画素がｉ列×ｊ行の２次元配列しているＥＬ素子アレイを備え、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数のデータ電極Ｘ1１、Ｘ21、Ｘ31・・・Ｘｉ1と、ＥＬ素子アレイの面に平行であって、第１方向と直交する第２方向に平行に延在している複数の走査電極Ｙ１、Ｙ２、Ｙ３・・・Ｙｊと、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数の電流供給線Ｘ12、Ｘ22、Ｘ32・・・Ｘi2とを備える。このデータ電極Ｘｉ１と走査電極Ｙｊとの各交点において、一つの画素を構成している。
図１７（ｂ）は、図１７（ａ）の各画素の構成を示す概略図である。各画素は、データ電極Ｘｉ１と、走査電極Ｙｊと、電流供給線Ｘｉ２と、該データ電極Ｘｉ１と走査電極Ｙｊとに接続されたスイッチング素子１０４と、電流ドライブ回路１０５と、キャパシタ１０６と、ＥＬ素子１１０とによって構成される。キャパシタ１０６は、該スイッチング素子１０４と電流供給線Ｘｉ２とに接続されている。電流ドライブ回路１０５は、スイッチング素子１０４と、キャパシタ１０６と、ＥＬ素子１１０とに接続されている。すなわち、この表示装置はアクティブマトリクス型表示装置である。
スイッチング素子１０４をｏｎにするとデータ配線Ｘ１１からの信号電圧がキャパシタ１０７に書き込まれ、その時の信号電圧に応じてスイッチング素子のゲート電圧が決定され、その導電率に応じた電流が電流供給配線Ｘ１２より電流ドライブ素子１０５を通じてＥＬ素子１１０に供給される。
＜表示装置の配線構成＞
図１８は、本実施の形態の表示装置１００の画素における配線の平面構成を概略的に示した斜視図である。このアクティブマトリクス型表示装置１００は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらにＥＬ素子では、ＬＣＤと異なり電流の供給が必須となるため、電力供給線１３がデータ配線１２に略平行に延在している。なお、上記配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。
＜表示装置の断面構成＞
また、図１９は、図１８のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。図２０は、図１９の一つの画素について、一つのＥＬ素子１１０と考えた場合の模式的な概略図である。この表示装置では、基板１０と該基板１０の上に配置された上記配線及び電極からなるアレイ基板４０の上に、発光層２０が略平面状に形成されており、この発光層２０が表示装置１００の発光部分を構成している。また発光層２０の上部には、共通電極１５が形成される。走査配線１１とデータ配線１２により選択された画素において、一つの模式的なＥＬ素子１１０が構成される。この模式的なＥＬ素子１１０では、基板１０の上に、画素電極１４、発光層２０、共通電極１５が順に積層されて構成されている。一つの画素において構成されるＥＬ素子１１０では、ＴＦＴ３０を介して、画素電極１４に外部電圧、例えば、直流電源１０３によって電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光は、アレイ基板４０とは反対側の面から外部へ取出される。
さらに、この表示装置１００では、発光層２０が、図２０に示すように、ｎ型半導体粒子２１の集合体で構成され、該粒子間にｐ型半導体２３が偏析していることを特徴とする。また、図２１に示す別例のＥＬ素子１１０ａでは、発光層２０が、ｐ型半導体２３の媒体の中にｎ型半導体粒子２１が分散して構成されたことを特徴とする。このように、ｎ型半導体粒子とｐ型半導体との界面を多く形成することによって、正孔の注入性が改善され、電子と正孔の再結合型発光が効率よく生じ、低電圧で高輝度発光するＥＬ素子１１０を実現することができる。さらに、ｎ型半導体粒子２１がｐ型半導体２３を介して電極と電気的に接続されている構成とすることによって、発光効率を向上させることができ、低電圧で発光が可能で、且つ、高輝度発光する表示装置が得られる。
なお、表示装置１００として、上述の構成に限られず、発光層２０を複数層設ける、走査配線１１、データ配線１２、画素電極１４、共通電極１５の全てを透明電極にする、いずれかの電極を黒色電極とする、表示装置１００の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層２０からの発光色を色変換する構造を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合には、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図１９ではカラーフィルタ１７）及び／又は色変換フィルタ（図１９では色変換層１６）との組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態４に係る表示装置の各構成部材は、その特徴について説明するもの以外は、上記実施の形態１に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
＜発光層＞
この発光層２０は、画素電極１４と共通電極１５との間に挟持され、次の２つのうち、いずれかの構造を有する。
（ｉ）ｎ型半導体粒子の集合体であって、該粒子間にｐ型半導体２３が偏析した構造（例えば、図２０に示す構造）。なお、上記ｎ型半導体粒子２１の集合体は、それ自体で層を構成している。
（ｉｉ）ｐ型半導体２３の媒体中にｎ型半導体粒子２１が分散した構造（例えば、図２１に示す構造）。
更に、発光層２０を構成する各ｎ型半導体粒子２１が、ｐ型半導体２３を介して画素電極１４及び共通電極１５と電気的に接合されていることが好ましい。
＜発光体＞
ｎ型半導体粒子２１の材料は、多数キャリアが電子でありｎ型伝導を示すｎ型半導体材料である。材料としては、第１２族−第１６族間化合物半導体であってもよい。また、第１３族−第１５族間化合物半導体であってもよい。具体的には、光学バンドギャップが可視光の大きさを有する材料であって、例えば、ＺｎＳ，ＺｎＳｅ、ＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＧａＡｌＮ、ＧａＰ、ＣｄＳｅ、ＣｄＴｅ、ＳｒＳ、ＣａＳを母体とし、母体のまま使用するか、あるいは添加剤として、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される１又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層２０からの発光色が決定される。
一方、ｐ型半導体２３の材料は、多数キャリアが正孔であり、ｐ型伝導を示すｐ型半導体材料である。このｐ型半導体材料としては、例えば、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅなどの化合物や、更にＧａＮ，ＩｎＧａＮ等の窒化物である。このｐ型半導体の材料のうち、Ｃｕ２Ｓなどは、本来的にｐ型伝導を示すが、その他の材料は添加剤として窒素、Ａｇ、Ｃｕ、Ｉｎから一種以上選択される元素を添加して用いる。また、ｐ型半導体２３として、ｐ型伝導を示すＣｕＧａＳ２、ＣｕＡｌＳ２などのカルコパイライト型化合物を用いても良い。
上記各半導体の製造方法としては、焼成法、気相合成法、爆発法、水熱合成法、高温高圧合成法、フラックス法、共沈法などを用いることができる。
本実施の形態に係る表示装置１００の特徴は、発光層２０が、（ｉ）ｎ型半導体粒子２１の粒子間にｐ型半導体２３が偏析した構造（図２０）、（ｉｉ）ｐ型半導体２３の媒体中にｎ型半導体粒子２１が分散した構造（図２１）のいずれかの構造を有することである。図３３に示す従来例のように、半導体粒子６１と電気的に接合する媒体がインジウム錫酸化物６３の場合、電子が半導体粒子６１に到達して発光することが可能であるが、インジウム錫酸化物の正孔濃度は小さいため、再結合するための正孔が不足する。従って、電子と正孔の再結合による高輝度の発光は期待できない。そこで、本発明者は、特に高輝度で効率良く、しかも連続した発光を得るために、発光層２０において、電子の注入とともに正孔を効率良く注入することができる構造に着目した。上記構造を実現するためには、発光体粒子内部または界面に多くの正孔が到達すること、更に電子の注入電極に対向する電極からの正孔の注入が速やかに行われかつ発光体粒子あるいは界面に到達する必要がある。そこで、本発明者は鋭意研究の結果、発光層２０の構造として、上記（ｉ）、（ｉｉ）のうち、いずれかの構造とすることによって、ｎ型半導体粒子２１内部または界面へ電子の注入とともに正孔を効率良く注入することができることを見出した。すなわち、上記各構造の発光層２０によれば、電極から注入された電子は、ｐ型半導体２３を通してｎ型半導体粒子２１に到達し、一方、他方の電極から多くの正孔が発光体粒子に到達し、電子と正孔との再結合によって効率よく発光させることができる。これによって、低電圧で高輝度発光する表示装置を実現することができ、本発明に至ったものである。また、ドナーあるいはアクセプターを導入することにより、自由電子とアクセプターに捕獲された正孔の再結合、自由正孔とドナーに捕獲された電子の再結合、ドナー−アクセプター対発光も同様に可能である。またさらに、他のイオン種が近傍にあることでエネルギー移動による発光も同様に可能である。
以下、実施の形態４に係る表示装置１００の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）基板１０上に、走査配線１１と走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）次に、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）さらに、データ配線１２及び電流供給線１３を、例えばＡｌを使用し、パターン形成する。データ配線１２及び電流供給線１３は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。
（７）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。このようにして、アレイ基板４０を形成できる。
（８）基板１０上に、発光層２０を以下のようにして形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、基板１０上に発光層２０として成膜する。このとき、基板温度は２００℃とし、ＺｎＳとＣｕ２Ｓを共蒸着する。
（９）発光層２０の成膜後、硫黄雰囲気中、７００℃で約１時間焼成する。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。詳細は明らかではないが、ＺｎＳとＣｕｘＳとの相分離が生じ、前記偏析構造が形成されたものと考えられる。
（１０）また、共通電極１５を、例えばＩＴＯを使用し、パターン形成する。膜厚は２００ｎｍとする。
（１１）さらに、共通電極１５上に、保護層（図では省略）として、例えば、窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置１００を得ることができる。この表示装置では、５〜１０Ｖ程度の低電圧で高い発光輝度を得ることができた。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成される。画素電極は、駆動ＴＦＴのドレインに接続される。この場合、走査配線に接続された選択ＴＦＴをｏｎにするとデータ配線からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電流供給配線より画素電極を通じて発光層に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、カラーの表示装置とする場合には、発光層をＲＧＢの各色の蛍光体で色分けして成膜すればよい。あるいは、透明電極／発光層／背面電極といったＲＧＢ各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。
また、実施の形態４の変形例として、図２２の概略断面図に示すように、絶縁性の保護膜１８ａを画素電極１４の上にも形成し、さらに、共通電極１５の下に薄い絶縁層１８ｂを形成して、交流駆動とする変更や、図２３の概略断面図に示すように、平坦化絶縁層１９を形成し、該平坦化絶縁層１９の上に画素電極１４を形成してコンタクトホールを介してドレイン３４と接続する、といった変更も適宜可能である。
＜効果＞
本実施の形態４に係る表示装置は、高い発光効率を持つ発光層を用いることにより、従来に比べ低電圧駆動で高輝度な発光が可能である。
（実施の形態５）
＜表示装置の概略構成＞
図２４は、本実施の形態５の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図２５は、図２４のＢ−Ｂ線での発光面に垂直な方向から見た断面構成を概略的に示した図である。このアクティブマトリクス型表示装置１０は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、１つの画素電極１４に対して対をなす少なくとも１つの共通電極１５を備え、共通電極１５は、データ配線１２に略平行に延在している。これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置１００の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図２５では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図２５ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態５に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態４に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態５に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層２０についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）ガラス基板１０上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）また、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）さらに、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。
（７）次いで、データ配線１２と共通電極１５とを、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。また、共通電極１５は、隣接するデータ配線１２と画素電極１５との間に、且つデータ配線１２に対して略平行に形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（８）次に、アレイ基板４０上に発光層２０を形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、基板１０上に発光層２０として成膜する。このとき、基板温度は２００℃とし、ＺｎＳとＣｕ２Ｓを共蒸着する。
（９）発光層２０の成膜後、硫黄雰囲気中、７００℃で約１時間焼成する。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。
（１０）さらに、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、実施の形態５の変形例として、図２６の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄い絶縁層１８を形成し、交流駆動とする変更や、図２７の概略断面図に示すように、平坦化絶縁層１９を形成し、コンタクトホールを介して画素電極１４及び共通電極１５形成する、といった変更も適宜可能である。またさらに、画素電極１４及び共通電極１５は、幅や長さ、厚さは任意の形状とすることができる。例えば、図２８の斜視図に一例を示すように櫛形形状を有し、画素電極１４と共通電極１５との櫛形形状部分が互いに咬合するように配置していてもよい。これによって、画素電極１４と共通電極１５との間の導電経路を特定することなく、均一な発光を実現することができる。また、図２９の斜視図に示すように、共通電極１５の非画素領域での幅を太くしてもよい。例えば、ゲート配線１１に沿って、共通電極１５の延在方向に垂直な方向の幅を太くしてもよい。これによって、共通電極１５からゲート電極１１側への放熱効果を高めることができる。
＜効果＞
本発明者による直流駆動型無機ＥＬ素子では、発光層が半導体領域の抵抗率を有している。この直流駆動型無機ＥＬ素子をマトリクス構造の表示装置に適用するため、膜厚方向から発光を取り出すために透明電極を用いる場合があるが、本発明者は、この場合に透明電極の抵抗による電圧降下が大きいという実用面での課題があることに気付いたものである。今回、この直流駆動型無機ＥＬ素子の発光層が、低抵抗であることから、本発明者は、発光層２０の面方向への通電による発光が可能であることを見出し、本実施の形態の表示装置の構成を実現することができた。本実施の形態に係る表示装置では、低抵抗の発光層２０の面方向への通電によって発光を得ることができる。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置を構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能で、且つ、電極抵抗による電圧降下も抑えられるため、面内の輝度や色度の均一性が改善される。
（実施の形態６）
＜表示装置の概略構成＞
図３０は、本実施の形態６の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図３１は、図３０のＣ−Ｃ線での発光面に垂直な方向から見た断面図である。このアクティブマトリクス型表示装置は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、画素電極１４に対して対をなす略全面ベタ状の共通電極１５を備える。共通電極１５は、前記配線、電極、ＴＦＴ３０とは絶縁層１８を介して、電気的に分離され設けられている。絶縁層１８は、１画素につき少なくとも１ヶ所の開口部があり、下層の共通電極１５が露出している。またさらに、これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図３１では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図３１ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態６に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態４に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態６に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）次に、ガラス基板１０上に、例えば、Ｔａを用いてベタ状の共通電極１５を形成する。膜厚は２００ｎｍとする。
（３）共通電極１５上に、例えば窒化シリコン等の絶縁層１８を形成する。さらに、フォトリソグラフィ法によって、画素に応じた開口部をパターン形成し、共通電極１５の露出部を形成する。
（４）また、絶縁層１８上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。走査配線１１は、例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（５）さらに、走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁層を形成する。さらに、前述の開口部に合わせて、ゲート絶縁膜２３についてもパターン形成し、共通電極１５の露出部を形成する。
（６）次いで、前記ゲート絶縁膜３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（７）その後、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（８）次いで、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。同時に、前述の開口部に合わせて、共通電極１５の露出部を形成する。
（９）また、データ配線１２を、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（１０）さらに、アレイ基板４０上に発光層２０を形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、基板１０上に発光層２０として成膜する。このとき、基板温度は２００℃とし、ＺｎＳとＣｕ２Ｓを共蒸着する。
（１１）発光層２０の成膜後、硫黄雰囲気中、７００℃で約１時間焼成する。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。
（１２）その後、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間階調制御技術等に適宜変更が可能である。
また、実施の形態６の変形例として、図３２の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄膜絶縁層１８ｂを形成し、交流駆動とする変更も適宜可能である。またさらに、実施の形態５の変形例と同様に、画素電極１４及び共通電極１５の露出部は、幅や長さ、厚さは任意の形状であってもよく、櫛型形状に形成して互いに咬合するように配置していてもよい。
＜効果＞
本実施の形態６に係る表示装置は、低抵抗の発光層を用いており、発光層の面方向への通電による発光が可能である。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置を構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能であり、且つ、電極抵抗による電圧降下も抑えられて、面内の輝度や色度の均一性が改善される。さらに共通電極が略全面ベタ状に形成されているため、発光時に生じるジュール熱等の放熱性にも優れており、面内の温度分布によって生じる画素間の温度特性による輝度ムラ、色ムラ等も抑えられる。
本発明に係る表示装置は、低電圧駆動で高輝度表示が得られ、且つ、面内の輝度や色度の均一性に優れた表示装置を提供するものである。特に、テレビ等の高品位ディスプレイデバイスとして有用である。
本発明は、エレクトロルミネッセンス（以下、ＥＬと略記）素子を用いた表示装置、特に、アクティブマトリクス型表示装置に関する。
近年、軽量・薄型の面発光型素子としてエレクトロルミネッセンス素子（以下、ＥＬ素子という。）が注目されている。ＥＬ素子は大別すると、有機材料からなる蛍光体に直流電圧を印加し、電子と正孔とを再結合させて発光させる有機ＥＬ素子と、無機材料からなる蛍光体に交流電圧を印加し、およそ１０６Ｖ／ｃｍもの高電界で加速された電子を無機蛍光体の発光中心に衝突させて励起させ、その緩和過程で無機蛍光体を発光させる無機ＥＬ素子とがある。
さらに、この無機ＥＬ素子には、無機蛍光体粒子を高分子有機材料からなるバインダ中に分散させ発光層とする分散型ＥＬ素子と、厚さが１μｍ程度の薄膜発光層の両側あるいは片側に絶縁層を設けた薄膜型ＥＬ素子とがある。これらのうち分散型ＥＬ素子は、消費電力が少なく、しかも製造が簡単なため製造コストが安くなる利点があるとして注目されている。従来の分散型ＥＬ素子は、積層構造であり、基板側から順に、基板、第１電極、発光層、絶縁体層、第２電極が積層されて構成されている。発光層は、ＺｎＳ：Ｍｎ等の無機蛍光体粒子を有機バインダに分散させた構成を有しており、絶縁体層はＢａＴｉＯ３などの強絶縁体を有機バインダにて分散させた構成を有している。第１電極と第２電極の間には交流電源が設置され、交流電源から第１電極、第２電極間へ電圧を印加することで分散型ＥＬ素子は発光する。
分散型ＥＬ素子の構造において、発光層は分散型ＥＬ素子の輝度と効率を決定付ける層であり、この発光層の無機蛍光体粒子には、粒径１５〜３５μｍの大きさのものが用いられている（例えば、特許文献１参照。）。また、分散型ＥＬ素子の発光層の発光色は発光層に用いられる無機蛍光体粒子によって決まり、例えば無機蛍光体粒子にＺｎＳ：Ｍｎを用いた場合には橙色の発光を示し、例えば無機蛍光体粒子にＺｎＳ：Ｃｕを用いた場合には青緑色の発光を示す。このように、発光色は使用する無機蛍光体粒子によって決まるため、それ以外の、例えば白色の発光色を得る場合、例えば、有機色素を有機バインダに混合させることで発光色を他の色に変換し、目的の発光色を得ている（例えば、特許文献２参照。）。
しかしながら、分散型ＥＬ素子に用いられる発光体は、発光輝度が低く、また、寿命が短いという問題があった。
発光輝度を上昇させる方法として、発光層への印加電圧を上げる方法が考えられる。この場合、印加電圧に反比例して発光体の光出力の半減期が減少しまうという課題がある。一方、半減期を長くする、つまり寿命を長くする方法としては、発光層への印加電圧を下げる方法が考えられるが、発光輝度が低下してしまうという課題がある。このように、発光輝度と半減期とは、発光層への印加電圧の増減によって一方を改善しようとすると、もう一方が悪化する相反関係にある。したがって、発光輝度か寿命（光出力の半減期）の何れかを選択しなければならなくなる。なお、本明細書における半減期とは、発光体の光出力が当初の発光輝度の半分の出力に減少するまでの時間である。
そこで、低電圧でＥＬ素子を発光させる提案がなされている（例えば、特許文献３参照。）。このＥＬ素子５０は、図３３に示されるように、ＣｄＳｅ微結晶の発光体粒子６１を透明な導電体である酸化インジウム錫６３の媒体中に分散させた発光層５３を電極５２、５４間に挿入し、電圧を印加して発光させる方法である。このＥＬ素子５０では、電流注入型発光素子であるため、低電圧で駆動可能であるという特徴がある。
国際公開第ＷＯ０３／０２０８４８号パンフレット 特開平７−２１６３５１号公報 特許第３７４１１５７号
前述のような無機ＥＬ素子をテレビ等の高品位なディスプレイデバイスとして利用する場合は、約３００ｃｄ／ｍ２以上の輝度が必要とされる。しかしながら、前記提案における無機ＥＬ素子は、発光輝度の面で未だ不十分であり、実用的な課題が残されている。
また、前記無機ＥＬ素子の駆動には通常数１００Ｖの交流電圧を数１０ｋＨｚの高周波で印加する必要があり、薄膜トランジスタ等のアクティブ素子が使えない、駆動回路が高コスト化する、という課題もあり、現状では実用化が進んでいない。
一方、本発明者は、無機ＥＬ素子の低電圧化、高輝度化に向けて、鋭意研究を続けた結果、直流駆動が可能で、且つ、従来の無機ＥＬ素子に比べて十分に低い数１０Ｖの電圧で高輝度発光する無機ＥＬ素子を見出した（以下、「直流駆動型無機ＥＬ素子」という。）。
本発明の目的は、低電圧駆動で高輝度表示が得られ、且つ、発光面内の輝度や色度の均一性に優れた表示装置を提供することである。
上記課題は、本発明に係る表示装置によって解決できる。すなわち、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と、
前記発光層の上に設けた共通電極と
を備え、
前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする。
また、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記基板に対して前記画素電極と同一面上に設けた共通電極と、
前記画素電極及び前記共通電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする。
さらに、前記共通電極は、前記走査配線又は前記データ配線に対して略平行であって、前記第１方向又は前記第２方向に互いに略平行に延在しているものであってもよい。
また、前記共通電極は、その延在方向に直交する方向の幅が前記延在方向について一定周期の長さに対応して変化しているものであってもよい。
さらに、前記画素電極と前記共通電極とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極のそれぞれの前記櫛型構造の少なくとも一部が互いに咬合して設けられていてもよい。
また、本発明に係る表示装置は、基板と、
前記基板上に設けた共通電極と、
前記共通電極上に設けた絶縁層と、
前記絶縁層上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に直交する第２方向に平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする。
さらに、前記絶縁層は、前記走査配線と前記データ配線との各交点に対応する各画素について少なくとも１箇所の開口部を有していてもよい。この場合、前記共通電極は、前記絶縁層の前記開口部を介して前記発光層に面して露出していてもよい。
また、前記共通電極は、前記基板に対して略全面ベタ状に設けられていてもよい。
さらに、前記画素電極と前記共通電極の露出部とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極の露出部のそれぞれの前記櫛型構造の少なくとも一部が咬合して設けられていてもよい。
またさらに、前記画素電極と前記発光層との間、又は、前記共通電極の露出部と前記発光層との間のうちの少なくとも一方の界面に、絶縁層をさらに備えていてもよい。
また、前記画素電極及び前記共通電極に対向し、且つ、発光取出し方向の前方に色変換層をさらに備えていてもよい。
さらに、前記第１半導体物質と前記第２半導体物質とは、互いに異なる伝導型の半導体構造を有するものであってもよい。またさらに、前記第１半導体物質はｎ型半導体構造を有し、前記第２半導体物質はｐ型半導体構造を有するものであってもよい。また、前記第１半導体物質及び前記第２半導体物質は、それぞれ化合物半導体であってもよい。さらに、前記第１半導体物質は、第１２族−第１６族間化合物半導体であってもよい。またさらに、前記第一半導体物質は、第１３族−第１５族間化合物半導体であってもよい。また、前記第一半導体物質は、カルコパイライト型化合物半導体であってもよい。またさらに、前記第１半導体物質は、立方晶構造を有するものであってもよい。
また、前記第１半導体物質は、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される少なくとも一種の元素を含んでいてもよい。
さらに、前記第１半導体物質よりなる多結晶体構造の平均結晶粒子径は、５〜５００ｎｍの範囲にあってもよい。
またさらに、前記第２半導体物質は、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮのいずれかであってもよい。
本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と、
前記発光層の上に設けた共通電極と
を備え、
前記発光層は、ｐ型半導体とｎ型半導体を有していることを特徴とする。
前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散した構成にしてもよい。また、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析し構成にしてもよい。
さらに、前記ｎ型半導体は、前記ｐ型半導体を介して前記第１及び第２電極と電気的に接合されていてもよい。
また、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記基板に対して前記画素電極と同一面上に設けた共通電極と、
前記画素電極及び前記共通電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、ｐ型半導体とｎ型半導体とを有していることを特徴とする。
さらに、前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散した構成にしてもよい。また、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析した構成にしてもよい。
また、前記ｎ型半導体は、前記ｐ型半導体を介して前記画素電極及び前記共通電極と電気的に接合されていてもよい。
さらに、前記共通電極は、前記走査配線又は前記データ配線に対して略平行であって、前記第１方向又は前記第２方向に互いに略平行に延在していてもよい。またさらに、前記共通電極は、その延在方向に直交する方向の幅が前記延在方向について一定周期の長さに対応して変化していてもよい。また、前記画素電極と前記共通電極とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極のそれぞれの前記櫛型構造の少なくとも一部が互いに咬合して設けられていてもよい。
また、本発明に係る表示装置は、基板と、
前記基板上に設けた共通電極と、
前記共通電極上に設けた絶縁層と、
前記絶縁層上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に直交する第２方向に平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも１層の発光層と
を備え、
前記発光層は、ｐ型半導体とｎ型半導体とを有していることを特徴とする。
さらに、前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散した構成にしてもよい。また、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析した構成にしてもよい。
また、前記ｎ型半導体粒子は、前記ｐ型半導体を介して前記第１及び第２電極と電気的に接合されていてもよい。
さらに、前記絶縁層は、前記走査配線と前記データ配線との各交点に対応する各画素について少なくとも１箇所の開口部を有していてもよい。この場合、前記共通電極は、前記絶縁層の前記開口部を介して前記発光層に面して露出していることが好ましい。
またさらに、前記共通電極は、前記基板に対して略全面ベタ状に設けられていてもよい。また、前記画素電極と前記共通電極の露出部とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極の露出部のそれぞれの前記櫛型構造の少なくとも一部が咬合して設けられていてもよい。さらに、前記画素電極と前記発光層との間、又は、前記共通電極の露出部と前記発光層との間のうちの少なくとも一方の界面に、絶縁層をさらに備えてもよい。またさらに、前記画素電極及び前記共通電極に対向し、且つ、発光取出し方向の前方に色変換層をさらに備えてもよい。
また、前記ｎ型半導体及び前記ｐ型半導体は、それぞれ化合物半導体であってもよい。さらに、前記ｎ型半導体は、第１２族−第１６族間化合物半導体であってもよい。またさらに、前記ｎ型半導体は、第１３族−第１５族間化合物半導体であってもよい。また、前記ｎ型半導体は、カルコパイライト型化合物半導体であってもよい。
さらに、前記ｐ型半導体は、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮのいずれかであってもよい。
本発明によれば、低電圧駆動で高輝度表示が得られる上、表示面内の輝度や色度の均一性に優れ、表示品位の高い表示装置を提供することができる。
本発明に係る表示装置によれば、低電圧駆動で高輝度表示が得られる上、表示面内の輝度や色度の均一性に優れ、表示品位の高い表示装置を提供することができる。
本発明に係る表示装置によれば、発光層は、ｎ型半導体物質よりなる多結晶体構造であって、この多結晶体構造の粒界にｐ型半導体物質が偏析した構造を有する。発光層が上記構造を有することによって、粒界に偏析したｐ型半導体物質により正孔の注入性を改善することができ、低電圧で、高輝度で発光し、しかも長寿命の表示装置を実現することができる。
本発明に係る表示装置によれば、発光層は、（ｉ）ｐ型半導体の媒体中にｎ型半導体粒子が分散した構造、あるいは、（ｉｉ）ｎ型半導体粒子の集合体であって、該粒子間にｐ型半導体が偏析した構造のいずれかを有する。発光層が上記構造を有することによって、ｎ型半導体粒子内部または界面へ電子の注入とともに正孔を効率良く注入することができ、低電圧で、高輝度で発光し、しかも長寿命の表示装置を実現することができる。
以下、本発明の実施の形態に係る表示装置について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。
（実施の形態１）
＜表示装置の概略構成＞
本発明の実施の形態１に係る表示装置１００について、図１（ａ）及び（ｂ）を用いて説明する。図１（ａ）は、実施の形態１に係る表示装置１００の概略的な構成を示すブロック図である。表示装置１００は、図１（ａ）に示すように、複数の画素が２次元配列している表示部１０１と、前記画素を選択的に駆動する駆動手段１０２と、駆動手段１０２の電力を供給する駆動用電源１０３とから構成される。なお、本実施の形態１においては、電源１０３として直流電源を用いている。また、駆動部１０２は、データ電極Ｘｉ１を駆動するデータ電極駆動回路１２１と、走査電極Ｙｊを駆動する走査電極駆動回路１２２とを備える。
表示部１０１は、画素がｉ列×ｊ行の２次元配列しているＥＬ素子アレイを備え、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数のデータ電極Ｘ1１、Ｘ21、Ｘ31・・・Ｘｉ1と、ＥＬ素子アレイの面に平行であって、第１方向と直交する第２方向に平行に延在している複数の走査電極Ｙ１、Ｙ２、Ｙ３・・・Ｙｊと、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数の電流供給線Ｘ12、Ｘ22、Ｘ32・・・Ｘi2とを備える。このデータ電極Ｘｉ１と走査電極Ｙｊとの各交点において、一つの画素を構成している。
図１（ｂ）は、図１（ａ）の各画素の構成を示す概略図である。各画素は、データ電極Ｘｉ１と、走査電極Ｙｊと、電流供給線Ｘｉ２と、該データ電極Ｘｉ１と走査電極Ｙｊとに接続されたスイッチング素子１０４と、電流ドライブ回路１０５と、キャパシタ１０６と、ＥＬ素子１１０とによって構成される。キャパシタ１０６は、該スイッチング素子１０４と電流供給線Ｘｉ２とに接続されている。電流ドライブ回路１０５は、スイッチング素子１０４と、キャパシタ１０６と、ＥＬ素子１１０とに接続されている。すなわち、この表示装置はアクティブマトリクス型表示装置である。
スイッチング素子１０４をｏｎにするとデータ配線Ｘ１１からの信号電圧がキャパシタ１０７に書き込まれ、その時の信号電圧に応じてスイッチング素子のゲート電圧が決定され、その導電率に応じた電流が電流供給配線Ｘ１２より電流ドライブ素子１０５を通じてＥＬ素子１１０に供給される。
＜表示装置の配線構成＞
図２は、本実施の形態の表示装置１００の画素における配線の平面構成を概略的に示した斜視図である。このアクティブマトリクス型表示装置１００は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらにＥＬ素子では、ＬＣＤと異なり電流の供給が必須となるため、電力供給線１３がデータ配線１２に略平行に延在している。なお、上記配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。
＜表示装置の断面構成＞
また、図３は、図２のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。図４は、図３の一つの画素について、一つのＥＬ素子１１０と考えた場合の模式的な概略図である。この表示装置では、基板１０と該基板１０の上に配置された上記配線及び電極からなるアレイ基板４０の上に、発光層２０が略平面状に形成されており、この発光層２０が表示装置１００の発光部分を構成している。また発光層２０の上部には、共通電極１５が形成される。走査配線１１とデータ配線１２により選択された画素において、一つの模式的なＥＬ素子１１０が構成される。この模式的なＥＬ素子１１０では、基板１０の上に、画素電極１４、発光層２０、共通電極１５が順に積層されて構成されている。一つの画素において構成されるＥＬ素子１１０では、ＴＦＴ３０を介して、画素電極１４に外部電圧、例えば、直流電源１０３によって電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光は、アレイ基板４０とは反対側の面から外部へ取出される。
なお、表示装置１００として、上述の構成に限られず、発光層２０を複数層設ける、走査配線１１、データ配線１２、画素電極１４、共通電極１５の全てを透明電極にする、いずれかの電極を黒色電極とする、表示装置１００の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層２０からの発光色を色変換する構造を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合には、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図３ではカラーフィルタ１７）及び／又は色変換フィルタ（図３では色変換層１６）との組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
以下、この表示装置１００の各構成部材について詳述する。
＜基板＞
基板１０は、その上に形成する各層を支持できるもので、且つ、電気絶縁性の高い材料を用いる。このような材料としては、例えば、コーニング１７３７等のガラス、石英、セラミック、表面に絶縁層を有する金属基板、シリコンウェハ等を用いることができる。通常のガラスに含まれるアルカリイオン等が発光層２０へ影響しないように、無アルカリガラスや、ガラス表面にイオンバリア層としてアルミナ等をコートしたソーダライムガラスであってもよい。また、ポリエステル、ポリエチレンテレフタレート系、ポリクロロトリフルオロエチレン系とナイロン６の組み合わせやフッ素樹脂系材料、ポリエチレン、ポリプロピレン、ポリイミド、ポリアミドなどの樹脂フィルム等を用いることもできる。樹脂フィルムは耐久性、柔軟性、透明性、電気絶縁性、防湿性の優れた材料を用いる。なお、これらは例示であって、基板１０の材料は特にこれらに限定されるものではない。
＜電極＞
画素電極１４、共通電極１５には、公知の低抵抗の導電材料であればいずれでも適用できる。例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ、Ｔｉ等の金属材料、これらの積層構造が好ましい。ＩＴＯやＩｎＺｎＯ、ＺｎＯ、ＳｎＯ２等を主体とする金属酸化物、ポリアニリン、ポリピロール、ＰＥＤＯＴ〔ポリ（３，４−エチレンジオキシチオフェン）〕／ＰＳＳ（ポリスチレンスルホン酸）等の導電性高分子、あるいは導電性カーボン等、金属以外の材料であっても、金属材料と積層する等併用することによって低抵抗化することにより用い得る。なお、画素電極１４と共通電極１５とでは異なる材料を使用してもよい。例えば、画素電極１４を陽極として、共通電極１５を陰極として構成する場合、画素電極１４には、正孔注入性のよい仕事関数の大きな材料が選択され、共通電極１５には、電子注入性のよい仕事関数の小さな材料が選択され得る。
＜発光層＞
次に、発光層２０について説明する。図５は、発光層２０を拡大視した概略構成図である。発光層２０は、第１半導体物質２１よりなる多結晶体構造であって、この多結晶体の粒界２２に第２半導体物質２３が偏析した構造を有する。第１半導体物質２１としては、多数キャリアが電子であり、ｎ型伝導を示す半導体材料が用いられる。一方、第２半導体物質２３は、多数キャリアが正孔であり、ｐ型伝導を示す半導体材料が用いられ、第１半導体物質２１と第２半導体物質２３は電気的に接合している。電極より注入された正孔と電子は、発光層中に高密度に散在している前述の偏析部において再結合し、発光が得られる。なお、ドナーやアクセプター準位をさらに経由して再結合したり、他のイオン種が近傍にあることでエネルギー移動による発光も同様に可能である。
第１半導体物質２１としては、バンドギャップの大きさが近視外領域から可視光領域（１．７ｅＶから３．６ｅＶ）を有するものが好ましく、さらに近視外領域から青色領域（２．６ｅＶから３．６ｅＶ）を有するものがより好ましい。具体的には、前述のＺｎＳや、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ等の第１２族−第１６族間化合物やこれらの混晶（例えばＺｎＳＳｅ等）、ＣａＳ、ＳｒＳ等の第２族−第１６族間化合物やこれらの混晶（例えばＣａＳＳｅ等）、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ等の第１３族−第１５族間化合物やこれらの混晶（例えばＩｎＧａＮ等）、ＺｎＭｇＳ、ＣａＳＳｅ、ＣａＳｒＳ等の前記化合物の混晶等を用いることができる。またさらに、ＣｕＡｌＳ２等のカルコパイライト型化合物を用いてもよい。またさらに、第１半導体物質よりなる多結晶体は、主たる部分が立方晶構造を有しているものが好ましい。またさらに、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される１又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層２０からの発光色が決定される。
一方、第２半導体物質２３としては、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮである。これらの材料にはｐ型伝導を付与するための添加剤として、Ｎ、Ｃｕ、Ｉｎから１又は複数種の原子を添加剤として含んでいてもよい。
上記発光層２０の構成は、焼成法、気相合成法、爆発法、水熱合成法、高温高圧合成法、フラックス法、共沈法などの製造方法によって実現できる。
本実施の形態１に係る表示装置１００の特徴は、発光層２０がｎ型半導体物質２１よりなる多結晶体構造であって、この多結晶体構造の粒界２２にｐ型半導体物質２３が偏析した構造を有する点にある。従来の無機ＥＬでは、発光層の結晶性を高めることで、高電界で加速された電子が散乱されることを防いでいたが、ＺｎＳやＺｎＳｅ等は一般にｎ型伝導を示すため、正孔の供給が十分ではなく、電子と正孔の再結合による高輝度の発光は期待できない。一方で、発光層の結晶粒が成長すると、単結晶でない限り、結晶粒界も一意的に伸びる。高電圧を印加する従来の無機ＥＬ素子では、膜厚方向の粒界が導電パスとなり、耐圧低下を引き起こすという課題も生じる。これに対して、本発明者は、鋭意研究の結果、発光層２０をｎ型半導体物質２１よりなる多結晶体構造であって、この多結晶体構造の粒界２２にｐ型半導体物質２３が偏析した構造とすることによって、粒界に偏析したｐ型半導体物質により正孔の注入性が改善されることを見出した。さらに、発光層２０中に偏析部を高密度に散在させることで、電子と正孔の再結合型発光が効率よく生じることを見出した。これによって、低電圧で高輝度発光する発光素子を実現することができ、本発明に至ったものである。また、ドナーあるいはアクセプターを導入することにより、自由電子とアクセプターに捕獲された正孔の再結合、自由正孔とドナーに捕獲された電子の再結合、ドナー−アクセプター対発光も同様に可能である。またさらに、他のイオン種が近傍にあることでエネルギー移動による発光も同様に可能である。
以下、実施の形態１に係る表示装置１００の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）基板１０上に、走査配線１１と走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）続いて、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）続いて、データ配線１２及び電流供給線１３を、例えばＡｌを使用し、パターン形成する。データ配線１２及び電流供給線１３は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。
（７）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。このようにして、アレイ基板４０を形成できる。
（８）基板１０上に、発光層２０を以下のようにして形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、ＺｎＳとＣｕ２Ｓを上記アレイ基板４０の上に共蒸着した後、アニール処理することにより、ＺｎＳの多結晶構造とＣｕＸＳの偏析部を有する発光層２０を得ることができる。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。詳細は明らかではないが、ＺｎＳとＣｕｘＳとの相分離が生じ、前記偏析構造が形成されるものと考えられる。
（１０）続いて、共通電極１５を、例えばＩＴＯを使用し、パターン形成する。膜厚は２００ｎｍとする。
（１１）続いて、共通電極１５上に、保護層（図では省略）として、例えば、窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置１００を得ることができる。この表示装置１００では、５〜１０Ｖ程度の低電圧で高い発光輝度を得ることができた。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成される。画素電極は、駆動ＴＦＴのドレインに接続される。この場合、走査配線に接続された選択ＴＦＴをｏｎにするとデータ配線からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電流供給配線より画素電極を通じて発光層に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、カラーの表示装置とする場合には、発光層をＲＧＢの各色の蛍光体で色分けして成膜すればよい。あるいは、透明電極／発光層／背面電極といったＲＧＢ各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。
また、実施の形態１の変形例として、図６の概略断面図に示すように、絶縁性の保護膜１８ａを画素電極１４の上にも形成し、さらに、共通電極１５の下に薄い絶縁層１８ｂを形成して、交流駆動とする変更や、図７の概略断面図に示すように、平坦化絶縁層１９を形成し、該平坦化絶縁層１９の上に画素電極１４を形成してコンタクトホールを介してドレイン３４と接続する、といった変更も適宜可能である。
＜効果＞
本実施の形態１に係る表示装置は、高い発光効率を持つ発光層を用いることにより、従来に比べ低電圧駆動で高輝度な発光が可能である。
（実施の形態２）
＜表示装置の概略構成＞
図８は、本実施の形態２の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図９は、図８のＢ−Ｂ線での発光面に垂直な方向から見た断面構成を概略的に示した図である。このアクティブマトリクス型表示装置１０は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、１つの画素電極１４に対して対をなす少なくとも１つの共通電極１５を備え、共通電極１５は、データ配線１２に略平行に延在している。これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置１００の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図９では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図９ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態２に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態１に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態２に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層２０についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）ガラス基板１０上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）また、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）さらに、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。
（７）次いで、データ配線１２と共通電極１５とを、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。また、共通電極１５は、隣接するデータ配線１２と画素電極１５との間に、且つデータ配線１２に対して略平行に形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（８）次に、アレイ基板４０上に発光層２０を形成する。複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射して、ＺｎＳとＣｕ２Ｓを共蒸着した後、アニール処理することにより、ＺｎＳの多結晶構造とＣｕＸＳの偏析部を有する発光層２０を得ることができる。
（９）さらに、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、実施の形態２の変形例として、図１０の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄い絶縁層１８を形成し、交流駆動とする変更や、図１１の概略断面図に示すように、平坦化絶縁層１９を形成し、コンタクトホールを介して画素電極１４及び共通電極１５形成する、といった変更も適宜可能である。またさらに、画素電極１４及び共通電極１５は、幅や長さ、厚さは任意の形状とすることができる。例えば、図１２の斜視図に一例を示すように櫛形形状を有し、画素電極１４と共通電極１５との櫛形形状部分が互いに咬合するように配置していてもよい。これによって、画素電極１４と共通電極１５との間の導電経路を特定することなく、均一な発光を実現することができる。また、図１３の斜視図に示すように、共通電極１５の非画素領域での幅を太くしてもよい。例えば、ゲート配線１１に沿って、共通電極１５の延在方向に垂直な方向の幅を太くしてもよい。これによって、共通電極１５からゲート電極１１側への放熱効果を高めることができる。
＜効果＞
本発明者による直流駆動型無機ＥＬ素子では、発光層が半導体領域の抵抗率を有しており、マトリクス構造の表示装置に適用した場合、透明電極の抵抗による電圧降下が大きいことが予想され、実用面での課題があった。今回、この直流駆動型無機ＥＬ素子の発光層が、むしろ低抵抗であることから、本発明者は、発光層２０の面方向への通電による発光が可能であることを見出し、本実施の形態の表示装置の構成を実現することができた。本実施の形態に係る表示装置では、低抵抗の発光層２０の面方向への通電によって発光を得ることができる。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置を構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能で、且つ、電極抵抗による電圧降下も抑えられて、面内の輝度や色度の均一性が改善される。
（実施の形態３）
＜表示装置の概略構成＞
図１４は、本実施の形態３の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図１５は、図１４のＣ−Ｃ線での発光面に垂直な方向から見た断面図である。このアクティブマトリクス型表示装置は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、画素電極１４に対して対をなす略全面ベタ状の共通電極１５を備える。共通電極１５は、前記配線、電極、ＴＦＴ３０とは絶縁層１８を介して、電気的に分離され設けられている。絶縁層１８は、１画素につき少なくとも１ヶ所の開口部があり、下層の共通電極１５が露出している。またさらに、これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図１５では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図１５ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態３に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態１に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態３に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）続いて、ガラス基板１０上に、例えば、Ｔａを用いてベタ状の共通電極１５を形成する。膜厚は２００ｎｍとする。
（３）続いて、共通電極１５上に、例えば窒化シリコン等の絶縁層１８を形成する。さらに、フォトリソグラフィ法によって、画素に応じた開口部をパターン形成し、共通電極１５の露出部を形成する。
（４）続いて、絶縁層１８上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。走査配線１１は、例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（５）続いて、走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁層を形成する。さらに、前述の開口部に合わせて、ゲート絶縁膜２３についてもパターン形成し、共通電極１５の露出部を形成する。
（６）続いて、前記ゲート絶縁膜３２上に、ＴＦＴのスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（７）続いて、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（８）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。同時に、前述の開口部に合わせて、共通電極１５の露出部を形成する。
（９）続いて、データ配線１２を、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（１０）続いて、アレイ基板４０上に発光層２０を形成する。複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射して、ＺｎＳとＣｕ２Ｓを共蒸着した後、アニール処理することにより、ＺｎＳの多結晶構造とＣｕＸＳの偏析部を有する発光層２０を得ることができる。
（１１）続いて、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、実施の形態３の変形例として、図１６の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄膜絶縁層１８ｂを形成し、交流駆動とする変更も適宜可能である。またさらに、実施の形態２の変形例と同様に、画素電極１４及び共通電極１５の露出部は、幅や長さ、厚さは任意の形状であってもよく、櫛型形状に形成して互いに咬合するように配置していてもよい。
＜効果＞
本実施の形態３に係る表示装置は、低抵抗の発光層を用いており面方向への通電による発光が可能である。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置が構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能で、且つ、電極抵抗による電圧降下も抑えられて、面内の輝度や色度の均一性が改善される。さらに共通電極が略全面ベタ状に形成されているため、発光時に生じるジュール熱等の放熱性にも優れており、面内の温度分布によって生じる画素間の温度特性による輝度ムラ、色ムラ等も抑えられる。
（実施の形態４）
＜表示装置の概略構成＞
本発明の実施の形態４に係る表示装置１００について、図１７（ａ）及び（ｂ）を用いて説明する。図１７（ａ）は、実施の形態４に係る表示装置１００の概略的な構成を示すブロック図である。表示装置１００は、図１７（ａ）に示すように、複数の画素が２次元配列している表示部１０１と、前記画素を選択的に駆動する駆動手段１０２と、駆動手段１０２の電力を供給する駆動用電源１０３とから構成される。なお、本実施の形態４においては、電源１０３として直流電源を用いている。また、駆動部１０２は、データ電極Ｘｉ１を駆動するデータ電極駆動回路１２１と、走査電極Ｙｊを駆動する走査電極駆動回路１２２とを備える。
表示部１０１は、画素がｉ列×ｊ行の２次元配列しているＥＬ素子アレイを備え、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数のデータ電極Ｘ1１、Ｘ21、Ｘ31・・・Ｘｉ1と、ＥＬ素子アレイの面に平行であって、第１方向と直交する第２方向に平行に延在している複数の走査電極Ｙ１、Ｙ２、Ｙ３・・・Ｙｊと、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数の電流供給線Ｘ12、Ｘ22、Ｘ32・・・Ｘi2とを備える。このデータ電極Ｘｉ１と走査電極Ｙｊとの各交点において、一つの画素を構成している。
図１７（ｂ）は、図１７（ａ）の各画素の構成を示す概略図である。各画素は、データ電極Ｘｉ１と、走査電極Ｙｊと、電流供給線Ｘｉ２と、該データ電極Ｘｉ１と走査電極Ｙｊとに接続されたスイッチング素子１０４と、電流ドライブ回路１０５と、キャパシタ１０６と、ＥＬ素子１１０とによって構成される。キャパシタ１０６は、該スイッチング素子１０４と電流供給線Ｘｉ２とに接続されている。電流ドライブ回路１０５は、スイッチング素子１０４と、キャパシタ１０６と、ＥＬ素子１１０とに接続されている。すなわち、この表示装置はアクティブマトリクス型表示装置である。
スイッチング素子１０４をｏｎにするとデータ配線Ｘ１１からの信号電圧がキャパシタ１０７に書き込まれ、その時の信号電圧に応じてスイッチング素子のゲート電圧が決定され、その導電率に応じた電流が電流供給配線Ｘ１２より電流ドライブ素子１０５を通じてＥＬ素子１１０に供給される。
＜表示装置の配線構成＞
図１８は、本実施の形態の表示装置１００の画素における配線の平面構成を概略的に示した斜視図である。このアクティブマトリクス型表示装置１００は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらにＥＬ素子では、ＬＣＤと異なり電流の供給が必須となるため、電力供給線１３がデータ配線１２に略平行に延在している。なお、上記配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。
＜表示装置の断面構成＞
また、図１９は、図１８のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。図２０は、図１９の一つの画素について、一つのＥＬ素子１１０と考えた場合の模式的な概略図である。この表示装置では、基板１０と該基板１０の上に配置された上記配線及び電極からなるアレイ基板４０の上に、発光層２０が略平面状に形成されており、この発光層２０が表示装置１００の発光部分を構成している。また発光層２０の上部には、共通電極１５が形成される。走査配線１１とデータ配線１２により選択された画素において、一つの模式的なＥＬ素子１１０が構成される。この模式的なＥＬ素子１１０では、基板１０の上に、画素電極１４、発光層２０、共通電極１５が順に積層されて構成されている。一つの画素において構成されるＥＬ素子１１０では、ＴＦＴ３０を介して、画素電極１４に外部電圧、例えば、直流電源１０３によって電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光は、アレイ基板４０とは反対側の面から外部へ取出される。
さらに、この表示装置１００では、発光層２０が、図２０に示すように、ｎ型半導体粒子２１の集合体で構成され、該粒子間にｐ型半導体２３が偏析していることを特徴とする。また、図２１に示す別例のＥＬ素子１１０ａでは、発光層２０が、ｐ型半導体２３の媒体の中にｎ型半導体粒子２１が分散して構成されたことを特徴とする。このように、ｎ型半導体粒子とｐ型半導体との界面を多く形成することによって、正孔の注入性が改善され、電子と正孔の再結合型発光が効率よく生じ、低電圧で高輝度発光するＥＬ素子１１０を実現することができる。さらに、ｎ型半導体粒子２１がｐ型半導体２３を介して電極と電気的に接続されている構成とすることによって、発光効率を向上させることができ、低電圧で発光が可能で、且つ、高輝度発光する表示装置が得られる。
なお、表示装置１００として、上述の構成に限られず、発光層２０を複数層設ける、走査配線１１、データ配線１２、画素電極１４、共通電極１５の全てを透明電極にする、いずれかの電極を黒色電極とする、表示装置１００の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層２０からの発光色を色変換する構造を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合には、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図１９ではカラーフィルタ１７）及び／又は色変換フィルタ（図１９では色変換層１６）との組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態４に係る表示装置の各構成部材は、その特徴について説明するもの以外は、上記実施の形態１に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
＜発光層＞
この発光層２０は、画素電極１４と共通電極１５との間に挟持され、次の２つのうち、いずれかの構造を有する。
（ｉ）ｎ型半導体粒子の集合体であって、該粒子間にｐ型半導体２３が偏析した構造（例えば、図２０に示す構造）。なお、上記ｎ型半導体粒子２１の集合体は、それ自体で層を構成している。
（ｉｉ）ｐ型半導体２３の媒体中にｎ型半導体粒子２１が分散した構造（例えば、図２１に示す構造）。
更に、発光層２０を構成する各ｎ型半導体粒子２１が、ｐ型半導体２３を介して画素電極１４及び共通電極１５と電気的に接合されていることが好ましい。
＜発光体＞
ｎ型半導体粒子２１の材料は、多数キャリアが電子でありｎ型伝導を示すｎ型半導体材料である。材料としては、第１２族−第１６族間化合物半導体であってもよい。また、第１３族−第１５族間化合物半導体であってもよい。具体的には、光学バンドギャップが可視光の大きさを有する材料であって、例えば、ＺｎＳ，ＺｎＳｅ、ＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＧａＡｌＮ、ＧａＰ、ＣｄＳｅ、ＣｄＴｅ、ＳｒＳ、ＣａＳを母体とし、母体のまま使用するか、あるいは添加剤として、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される１又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層２０からの発光色が決定される。
一方、ｐ型半導体２３の材料は、多数キャリアが正孔であり、ｐ型伝導を示すｐ型半導体材料である。このｐ型半導体材料としては、例えば、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅなどの化合物や、更にＧａＮ，ＩｎＧａＮ等の窒化物である。このｐ型半導体の材料のうち、Ｃｕ２Ｓなどは、本来的にｐ型伝導を示すが、その他の材料は添加剤として窒素、Ａｇ、Ｃｕ、Ｉｎから一種以上選択される元素を添加して用いる。また、ｐ型半導体２３として、ｐ型伝導を示すＣｕＧａＳ２、ＣｕＡｌＳ２などのカルコパイライト型化合物を用いても良い。
上記各半導体の製造方法としては、焼成法、気相合成法、爆発法、水熱合成法、高温高圧合成法、フラックス法、共沈法などを用いることができる。
本実施の形態に係る表示装置１００の特徴は、発光層２０が、（ｉ）ｎ型半導体粒子２１の粒子間にｐ型半導体２３が偏析した構造（図２０）、（ｉｉ）ｐ型半導体２３の媒体中にｎ型半導体粒子２１が分散した構造（図２１）のいずれかの構造を有することである。図３３に示す従来例のように、半導体粒子６１と電気的に接合する媒体がインジウム錫酸化物６３の場合、電子が半導体粒子６１に到達して発光することが可能であるが、インジウム錫酸化物の正孔濃度は小さいため、再結合するための正孔が不足する。従って、電子と正孔の再結合による高輝度の発光は期待できない。そこで、本発明者は、特に高輝度で効率良く、しかも連続した発光を得るために、発光層２０において、電子の注入とともに正孔を効率良く注入することができる構造に着目した。上記構造を実現するためには、発光体粒子内部または界面に多くの正孔が到達すること、更に電子の注入電極に対向する電極からの正孔の注入が速やかに行われかつ発光体粒子あるいは界面に到達する必要がある。そこで、本発明者は鋭意研究の結果、発光層２０の構造として、上記（ｉ）、（ｉｉ）のうち、いずれかの構造とすることによって、ｎ型半導体粒子２１内部または界面へ電子の注入とともに正孔を効率良く注入することができることを見出した。すなわち、上記各構造の発光層２０によれば、電極から注入された電子は、ｐ型半導体２３を通してｎ型半導体粒子２１に到達し、一方、他方の電極から多くの正孔が発光体粒子に到達し、電子と正孔との再結合によって効率よく発光させることができる。これによって、低電圧で高輝度発光する表示装置を実現することができ、本発明に至ったものである。また、ドナーあるいはアクセプターを導入することにより、自由電子とアクセプターに捕獲された正孔の再結合、自由正孔とドナーに捕獲された電子の再結合、ドナー−アクセプター対発光も同様に可能である。またさらに、他のイオン種が近傍にあることでエネルギー移動による発光も同様に可能である。
以下、実施の形態４に係る表示装置１００の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）基板１０上に、走査配線１１と走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）次に、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）さらに、データ配線１２及び電流供給線１３を、例えばＡｌを使用し、パターン形成する。データ配線１２及び電流供給線１３は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。
（７）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。このようにして、アレイ基板４０を形成できる。
（８）基板１０上に、発光層２０を以下のようにして形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、基板１０上に発光層２０として成膜する。このとき、基板温度は２００℃とし、ＺｎＳとＣｕ２Ｓを共蒸着する。
（９）発光層２０の成膜後、硫黄雰囲気中、７００℃で約１時間焼成する。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。詳細は明らかではないが、ＺｎＳとＣｕｘＳとの相分離が生じ、前記偏析構造が形成されたものと考えられる。
（１０）また、共通電極１５を、例えばＩＴＯを使用し、パターン形成する。膜厚は２００ｎｍとする。
（１１）さらに、共通電極１５上に、保護層（図では省略）として、例えば、窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置１００を得ることができる。この表示装置では、５〜１０Ｖ程度の低電圧で高い発光輝度を得ることができた。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成される。画素電極は、駆動ＴＦＴのドレインに接続される。この場合、走査配線に接続された選択ＴＦＴをｏｎにするとデータ配線からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電流供給配線より画素電極を通じて発光層に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、カラーの表示装置とする場合には、発光層をＲＧＢの各色の蛍光体で色分けして成膜すればよい。あるいは、透明電極／発光層／背面電極といったＲＧＢ各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。
また、実施の形態４の変形例として、図２２の概略断面図に示すように、絶縁性の保護膜１８ａを画素電極１４の上にも形成し、さらに、共通電極１５の下に薄い絶縁層１８ｂを形成して、交流駆動とする変更や、図２３の概略断面図に示すように、平坦化絶縁層１９を形成し、該平坦化絶縁層１９の上に画素電極１４を形成してコンタクトホールを介してドレイン３４と接続する、といった変更も適宜可能である。
＜効果＞
本実施の形態４に係る表示装置は、高い発光効率を持つ発光層を用いることにより、従来に比べ低電圧駆動で高輝度な発光が可能である。
（実施の形態５）
＜表示装置の概略構成＞
図２４は、本実施の形態５の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図２５は、図２４のＢ−Ｂ線での発光面に垂直な方向から見た断面構成を概略的に示した図である。このアクティブマトリクス型表示装置１０は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、１つの画素電極１４に対して対をなす少なくとも１つの共通電極１５を備え、共通電極１５は、データ配線１２に略平行に延在している。これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置１００の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図２５では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図２５ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態５に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態４に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態５に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層２０についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）ガラス基板１０上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（５）また、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）さらに、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。
（７）次いで、データ配線１２と共通電極１５とを、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。また、共通電極１５は、隣接するデータ配線１２と画素電極１５との間に、且つデータ配線１２に対して略平行に形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（８）次に、アレイ基板４０上に発光層２０を形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、基板１０上に発光層２０として成膜する。このとき、基板温度は２００℃とし、ＺｎＳとＣｕ２Ｓを共蒸着する。
（９）発光層２０の成膜後、硫黄雰囲気中、７００℃で約１時間焼成する。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。
（１０）さらに、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。
また、実施の形態５の変形例として、図２６の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄い絶縁層１８を形成し、交流駆動とする変更や、図２７の概略断面図に示すように、平坦化絶縁層１９を形成し、コンタクトホールを介して画素電極１４及び共通電極１５形成する、といった変更も適宜可能である。またさらに、画素電極１４及び共通電極１５は、幅や長さ、厚さは任意の形状とすることができる。例えば、図２８の斜視図に一例を示すように櫛形形状を有し、画素電極１４と共通電極１５との櫛形形状部分が互いに咬合するように配置していてもよい。これによって、画素電極１４と共通電極１５との間の導電経路を特定することなく、均一な発光を実現することができる。また、図２９の斜視図に示すように、共通電極１５の非画素領域での幅を太くしてもよい。例えば、ゲート配線１１に沿って、共通電極１５の延在方向に垂直な方向の幅を太くしてもよい。これによって、共通電極１５からゲート電極１１側への放熱効果を高めることができる。
＜効果＞
本発明者による直流駆動型無機ＥＬ素子では、発光層が半導体領域の抵抗率を有している。この直流駆動型無機ＥＬ素子をマトリクス構造の表示装置に適用するため、膜厚方向から発光を取り出すために透明電極を用いる場合があるが、本発明者は、この場合に透明電極の抵抗による電圧降下が大きいという実用面での課題があることに気付いたものである。今回、この直流駆動型無機ＥＬ素子の発光層が、低抵抗であることから、本発明者は、発光層２０の面方向への通電による発光が可能であることを見出し、本実施の形態の表示装置の構成を実現することができた。本実施の形態に係る表示装置では、低抵抗の発光層２０の面方向への通電によって発光を得ることができる。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置を構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能で、且つ、電極抵抗による電圧降下も抑えられるため、面内の輝度や色度の均一性が改善される。
（実施の形態６）
＜表示装置の概略構成＞
図３０は、本実施の形態６の表示装置の各画素における配線の平面構成を概略的に示した図である。また、図３１は、図３０のＣ−Ｃ線での発光面に垂直な方向から見た断面図である。このアクティブマトリクス型表示装置は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらに、画素電極１４に対して対をなす略全面ベタ状の共通電極１５を備える。共通電極１５は、前記配線、電極、ＴＦＴ３０とは絶縁層１８を介して、電気的に分離され設けられている。絶縁層１８は、１画素につき少なくとも１ヶ所の開口部があり、下層の共通電極１５が露出している。またさらに、これらの配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。またさらに、アレイ基板４０上には、発光層２０が略平面状に形成され、表示装置の発光部分を構成している。走査配線１１とデータ配線１２により選択された画素において、ＴＦＴ３０を介して、画素電極１４に外部電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光層２０からの発光は、アレイ基板４０とは反対側の面から外部へ取出される。
この表示装置１００によれば、発光層２０に対して、画素電極１４と共通電極１５とを略同一面側に配設した構造を有している。発光層２０の抵抗率は半導体領域であり、且つ、低電圧で電流が流れるため、前記構成であっても発光を生じる。また、この構成では、透明電極を必要とせず、十分に抵抗の低い金属材料で配線及び電極を形成できるため、透明電極の抵抗による電圧降下も回避される。なお、前述の構成に限られず、共通電極１５は走査電極１１に略平行に延在していてもよい。また、画素電極１４や共通電極１５を黒色電極とする、表示装置の全部又は一部を保護、封止する構造（図では省略）を更に備える、発光取出し方向前方に発光層２０からの発光色を色変換する構造（図３１では色変換層１６）を更に備える等、適宜変更が可能である。また、カラーの表示装置とする場合、発光層をＲＧＢの各色で色分けする、ＲＧＢ各色毎の発光ユニットを積層する、単一色又は２色の発光層とカラーフィルタ（図３１ではカラーフィルタ１７）及び／又は色変換フィルタとの組合せによりＲＧＢの各色を表示する等、適宜変更が可能である。
なお、本実施の形態６に係る表示装置の各構成部材は、特にその特徴について説明するもの以外は、上記実施の形態４に係る表示装置の各構成部材と実質的に同様のものを用いることができる。
以下、実施の形態６に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）次に、ガラス基板１０上に、例えば、Ｔａを用いてベタ状の共通電極１５を形成する。膜厚は２００ｎｍとする。
（３）共通電極１５上に、例えば窒化シリコン等の絶縁層１８を形成する。さらに、フォトリソグラフィ法によって、画素に応じた開口部をパターン形成し、共通電極１５の露出部を形成する。
（４）また、絶縁層１８上に、走査配線１１と、走査配線１１に接続されたゲート電極３１を形成する。走査配線１１は、例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（５）さらに、走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁層を形成する。さらに、前述の開口部に合わせて、ゲート絶縁膜２３についてもパターン形成し、共通電極１５の露出部を形成する。
（６）次いで、前記ゲート絶縁膜３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ＋アモルファスシリコン層を積層して、パターン形成する。
（７）その後、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（８）次いで、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。同時に、前述の開口部に合わせて、共通電極１５の露出部を形成する。
（９）また、データ配線１２を、例えばＡｌを使用し、パターン形成する。データ配線１２は、所定の間隔を隔てて略平行に、且つ走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。このようにして、アレイ基板４０を形成する。
（１０）さらに、アレイ基板４０上に発光層２０を形成する。まず、複数の蒸発源にＺｎＳとＣｕ２Ｓの粉体をそれぞれ投入し、真空中（１０−６Ｔｏｒｒ台）にて、各材料にエレクトロンビームを照射し、基板１０上に発光層２０として成膜する。このとき、基板温度は２００℃とし、ＺｎＳとＣｕ２Ｓを共蒸着する。
（１１）発光層２０の成膜後、硫黄雰囲気中、７００℃で約１時間焼成する。この膜をＸ線回折やＳＥＭによって調べることによって、微小なＺｎＳ結晶粒の多結晶構造とＣｕＸＳの偏析部とが観察される。
（１２）その後、発光層２０上に、保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置によれば、共通電極を透明電極として発光層の上部に形成した上下電極構成のアクティブマトリクス型表示装置に比べて、面内の輝度の均一性が向上する。
なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成してもよい。画素電極１４は、駆動ＴＦＴのドレインに接続される。この場合、走査配線１１に接続された選択ＴＦＴをｏｎにするとデータ配線１２からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電源供給配線より画素電極１４を通じて発光層２０に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間階調制御技術等に適宜変更が可能である。
また、実施の形態６の変形例として、図３２の概略断面図に示すように、画素電極１４及び共通電極１５上にも、薄膜絶縁層１８ｂを形成し、交流駆動とする変更も適宜可能である。またさらに、実施の形態５の変形例と同様に、画素電極１４及び共通電極１５の露出部は、幅や長さ、厚さは任意の形状であってもよく、櫛型形状に形成して互いに咬合するように配置していてもよい。
＜効果＞
本実施の形態６に係る表示装置は、低抵抗の発光層を用いており、発光層の面方向への通電による発光が可能である。これにより、ＩＴＯ等の透明電極が不要となり、金属電極のみで表示装置を構成できる。金属電極は十分に低抵抗であるため、高輝度発光が可能であり、且つ、電極抵抗による電圧降下も抑えられて、面内の輝度や色度の均一性が改善される。さらに共通電極が略全面ベタ状に形成されているため、発光時に生じるジュール熱等の放熱性にも優れており、面内の温度分布によって生じる画素間の温度特性による輝度ムラ、色ムラ等も抑えられる。
本発明に係る表示装置は、低電圧駆動で高輝度表示が得られ、且つ、面内の輝度や色度の均一性に優れた表示装置を提供するものである。特に、テレビ等の高品位ディスプレイデバイスとして有用である。
（ａ）は、本発明の実施の形態１に係る表示装置の構成を示す概略図であり、（ｂ）は、（ａ）の表示装置の表示部を構成する各画素の構成を示す概略図である。 本発明の実施の形態１に係る表示装置の表示部の各画素における配線を示す概略図である。 図２のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。 各画素のＥＬ素子の模式的な構成を示す概略断面図である。 図４の発光層の構成を示す拡大概略図である。 本発明の実施の形態１に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態１に係る表示装置の別の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態２に係る表示装置の表示部の各画素における配線を示す概略図である。 図８のＢ−Ｂ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態２に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態２に係る表示装置の別の変形例の発光面に垂直な概略断面図である。 本発明の実施の形態２に係る表示装置のさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態２に係る表示装置のまたさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態３に係る表示装置の表示部の各画素における配線を示す概略図である。 図１４のＣ−Ｃ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態３に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 （ａ）は、本発明の実施の形態４に係る表示装置の構成を示す概略図であり、（ｂ）は、（ａ）の表示装置の表示部を構成する各画素の構成を示す概略図である。 本発明の実施の形態４に係る表示装置の表示部の各画素における配線を示す概略図である。 図１８のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。 各画素のＥＬ素子の模式的な構成を示す概略断面図である。 別例の各画素のＥＬ素子の模式的な構成を示す概略断面図である。 本発明の実施の形態４に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態４に係る表示装置の別の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態５に係る表示装置の表示部の各画素における配線を示す概略図である。 図２４のＢ−Ｂ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態５に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態５に係る表示装置の別の変形例の発光面に垂直な概略断面図である。 本発明の実施の形態５に係る表示装置のさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態５に係る表示装置のまたさらに別の変形例の表示部の各画素における配線の概略を示す斜視図である。 本発明の実施の形態６に係る表示装置の表示部の各画素における配線を示す概略図である。 図３０のＣ−Ｃ線に沿った発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態６に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 従来例の無機ＥＬ素子の発光面に垂直な方向から見た概略構成図である。

Claims (46)

  1. 基板と、
    前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
    前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
    前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
    前記スイッチング素子に接続した画素電極と、
    前記画素電極の上に設けた少なくとも１層の発光層と、
    前記発光層の上に設けた共通電極と
    を備え、
    前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする表示装置。
  2. 基板と、
    前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
    前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
    前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
    前記スイッチング素子に接続した画素電極と、
    前記基板に対して前記画素電極と同一面上に設けた共通電極と、
    前記画素電極及び前記共通電極の上に設けた少なくとも１層の発光層と
    を備え、
    前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする表示装置。
  3. 前記共通電極は、前記走査配線又は前記データ配線に対して略平行であって、前記第１方向又は前記第２方向に互いに略平行に延在していることを特徴とする請求項２に記載の表示装置。
  4. 前記共通電極は、その延在方向に直交する方向の幅が前記延在方向について一定周期の長さに対応して変化していることを特徴とする請求項２に記載の表示装置。
  5. 前記画素電極と前記共通電極とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極のそれぞれの前記櫛型構造の少なくとも一部が互いに咬合して設けられたことを特徴とする請求項２に記載の表示装置。
  6. 基板と、
    前記基板上に設けた共通電極と、
    前記共通電極上に設けた絶縁層と、
    前記絶縁層上に第１方向に互いに平行に延在している複数の走査配線と、
    前記基板面に平行であって前記第１方向に直交する第２方向に平行に延在している複数のデータ配線と、
    前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
    前記スイッチング素子に接続した画素電極と、
    前記画素電極の上に設けた少なくとも１層の発光層と
    を備え、
    前記発光層は、第１半導体物質よりなる多結晶体構造であって、前記多結晶体構造の粒界に前記第１半導体物質とは異なる第２半導体物質が偏析していることを特徴とする表示装置。
  7. 前記絶縁層は、前記走査配線と前記データ配線との各交点に対応する各画素について少なくとも１箇所の開口部を有し、
    前記共通電極は、前記絶縁層の前記開口部を介して前記発光層に面して露出していることを特徴とする請求項６に記載の表示装置。
  8. 前記共通電極は、前記基板に対して略全面ベタ状に設けられていることを特徴とする請求項６に記載の表示装置。
  9. 前記画素電極と前記共通電極の露出部とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極の露出部のそれぞれの前記櫛型構造の少なくとも一部が咬合して設けられていることを特徴とする請求項６に記載の表示装置。
  10. 前記画素電極と前記発光層との間、又は、前記共通電極の露出部と前記発光層との間のうちの少なくとも一方の界面に、絶縁層をさらに備えることを特徴とする請求項６から９のいずれか一項に記載の表示装置。
  11. 前記画素電極及び前記共通電極に対向し、且つ、発光取出し方向の前方に色変換層をさらに備えることを特徴とする請求項６から１０のいずれか一項に記載の表示装置。
  12. 前記第１半導体物質と前記第２半導体物質とは、互いに異なる伝導型の半導体構造を有することを特徴とする請求項１から１１のいずれか一項に記載の表示装置。
  13. 前記第１半導体物質はｎ型半導体構造を有し、前記第２半導体物質はｐ型半導体構造を有することを特徴とする請求項１から１１のいずれか一項に記載の表示装置。
  14. 前記第１半導体物質及び前記第２半導体物質は、それぞれ化合物半導体であることを特徴とする請求項１から１１のいずれか一項に記載の表示装置。
  15. 前記第１半導体物質は、第１２族−第１６族間化合物半導体であることを特徴とする請求項１から１１のいずれか一項に記載の表示装置。
  16. 前記第１半導体物質は、第１３族−第１５族間化合物半導体であることを特徴とする請求項１から１１のいずれか一項に記載の表示装置。
  17. 前記第１半導体物質は、カルコパイライト型化合物半導体であることを特徴とする請求項１から１１のいずれか一項に記載の表示装置。
  18. 前記第１半導体物質は、立方晶構造を有することを特徴とする請求項１から１１のいずれか一項に記載の表示装置。
  19. 前記第１半導体物質は、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される少なくとも一種の元素を含んでいることを特徴とする請求項１から１８のいずれか一項に記載の表示装置。
  20. 前記第１半導体物質よりなる多結晶体構造の平均結晶粒子径は、５〜５００ｎｍの範囲にあることを特徴とする請求項１から１９のいずれか一項に記載の表示装置。
  21. 前記第２半導体物質は、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮのいずれかであることを特徴とする請求項１から１３のいずれか一項に記載の表示装置。
  22. 基板と、
    前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
    前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
    前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
    前記スイッチング素子に接続した画素電極と、
    前記画素電極の上に設けた少なくとも１層の発光層と、
    前記発光層の上に設けた共通電極と
    を備え、
    前記発光層はｐ型半導体とｎ型半導体とを有することを特徴とする表示装置。
  23. 前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散して構成されていることを特徴とする請求項２２に記載の表示装置。
  24. 前記発光層は、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析していることを特徴とする請求項２２に記載の表示装置。
  25. 前記ｎ型半導体粒子は、前記ｐ型半導体を介して前記画素電極及び前記共通電極と電気的に接合されていることを特徴とする請求項２２に記載の表示装置。
  26. 基板と、
    前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
    前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
    前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
    前記スイッチング素子に接続した画素電極と、
    前記基板に対して前記画素電極と同一面上に設けた共通電極と、
    前記画素電極及び前記共通電極の上に設けた少なくとも１層の発光層と
    を備え、
    前記発光層は、ｐ型半導体とｎ型半導体とを有することを特徴とする表示装置。
  27. 前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散して構成されていることを特徴とする請求項２６に記載の表示装置。
  28. 前記発光層は、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析していることを特徴とする請求項２６に記載の表示装置。
  29. 前記ｎ型半導体粒子は、前記ｐ型半導体を介して前記画素電極及び前記共通電極と電気的に接合されていることを特徴とする請求項２６に記載の表示装置。
  30. 前記共通電極は、前記走査配線又は前記データ配線に対して略平行であって、前記第１方向又は前記第２方向に互いに略平行に延在していることを特徴とする請求項２６から２９のいずれか一項に記載の表示装置。
  31. 前記共通電極は、その延在方向に直交する方向の幅が前記延在方向について一定周期の長さに対応して変化していることを特徴とする請求項２６から２９のいずれか一項に記載の表示装置。
  32. 前記画素電極と前記共通電極とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極のそれぞれの前記櫛型構造の少なくとも一部が互いに咬合して設けられたことを特徴とする請求項２６から２９のいずれか一項に記載の表示装置。
  33. 基板と、
    前記基板上に設けた共通電極と、
    前記共通電極上に設けた絶縁層と、
    前記絶縁層上に第１方向に互いに平行に延在している複数の走査配線と、
    前記基板面に平行であって前記第１方向に直交する第２方向に平行に延在している複数のデータ配線と、
    前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
    前記スイッチング素子に接続した画素電極と、
    前記画素電極の上に設けた少なくとも１層の発光層と
    を備え、
    前記発光層はｐ型半導体とｎ型半導体とを有していることを特徴とする表示装置。
  34. 前記発光層は、ｐ型半導体の媒体の中にｎ型半導体粒子が分散して構成されていることを特徴とする請求項３３に記載の表示装置。
  35. 前記発光層は、ｎ型半導体粒子の集合体で構成され、該粒子間にｐ型半導体が偏析していることを特徴とする請求項３３に記載の表示装置。
  36. 前記ｎ型半導体粒子は、前記ｐ型半導体を介して前記画素電極及び前記共通電極と電気的に接合されていることを特徴とする請求項３３に記載の表示装置。
  37. 前記絶縁層は、前記走査配線と前記データ配線との各交点に対応する各画素について少なくとも１箇所の開口部を有し、
    前記共通電極は、前記絶縁層の前記開口部を介して前記発光層に面して露出していることを特徴とする請求項３３から３６のいずれか一項に記載の表示装置。
  38. 前記共通電極は、前記基板に対して略全面ベタ状に設けられていることを特徴とする請求項３３から３６のいずれか一項に記載の表示装置。
  39. 前記画素電極と前記共通電極の露出部とは、それぞれ櫛型状の構造を有し、前記画素電極と前記共通電極の露出部のそれぞれの前記櫛型構造の少なくとも一部が咬合して設けられていることを特徴とする請求項３３から３６のいずれか一項に記載の表示装置。
  40. 前記画素電極と前記発光層との間、又は、前記共通電極の露出部と前記発光層との間のうちの少なくとも一方の界面に、絶縁層をさらに備えることを特徴とする請求項３３から３９のいずれか一項に記載の表示装置。
  41. 前記画素電極及び前記共通電極に対向し、且つ、発光取出し方向の前方に色変換層をさらに備えることを特徴とする請求項３３から４０のいずれか一項に記載の表示装置。
  42. 前記ｎ型半導体及び前記ｐ型半導体は、それぞれ化合物半導体であることを特徴とする請求項２２から４１のいずれか一項に記載の表示装置。
  43. 前記ｎ型半導体は、第１２族−第１６族間化合物半導体であることを特徴とする請求項２２から４２のいずれか一項に記載の表示装置。
  44. 前記ｎ型半導体は、第１３族−第１５族間化合物半導体であることを特徴とする請求項２２から４２のいずれか一項に記載の表示装置。
  45. 前記ｎ型半導体は、カルコパイライト型化合物半導体であることを特徴とする請求項２２から４２のいずれか一項に記載の表示装置。
  46. 前記ｐ型半導体は、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＧａＮ、ＩｎＧａＮのいずれかであることを特徴とする請求項２２から４２のいずれか一項に記載の表示装置。
JP2008534360A 2006-09-14 2007-09-12 表示装置 Expired - Fee Related JP5014347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008534360A JP5014347B2 (ja) 2006-09-14 2007-09-12 表示装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006248950 2006-09-14
JP2006248951 2006-09-14
JP2006248950 2006-09-14
JP2006248951 2006-09-14
PCT/JP2007/067729 WO2008032737A1 (fr) 2006-09-14 2007-09-12 Appareil d'affichage
JP2008534360A JP5014347B2 (ja) 2006-09-14 2007-09-12 表示装置

Publications (2)

Publication Number Publication Date
JPWO2008032737A1 true JPWO2008032737A1 (ja) 2010-01-28
JP5014347B2 JP5014347B2 (ja) 2012-08-29

Family

ID=39183793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008534360A Expired - Fee Related JP5014347B2 (ja) 2006-09-14 2007-09-12 表示装置

Country Status (3)

Country Link
US (1) US8179033B2 (ja)
JP (1) JP5014347B2 (ja)
WO (1) WO2008032737A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102559A1 (ja) * 2007-02-23 2008-08-28 Panasonic Corporation 表示装置
US20090268461A1 (en) * 2008-04-28 2009-10-29 Deak David G Photon energy conversion structure
JPWO2010035369A1 (ja) * 2008-09-25 2012-02-16 パナソニック株式会社 発光素子及び表示装置
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
US9305736B2 (en) 2011-07-15 2016-04-05 Tazmo Co., Ltd. Phosphor for dispersion-type EL, dispersion-type EL device, and method of manufacturing the same
KR101830179B1 (ko) * 2011-11-03 2018-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
JP2014203767A (ja) * 2013-04-09 2014-10-27 タツモ株式会社 立体型無機ｅｌ発光体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5592783A (en) * 1978-12-08 1980-07-14 Matsushita Electric Ind Co Ltd Zinc sulfide-based ceramic fluorescent material, and its preparation
JPS62254394A (ja) * 1986-04-25 1987-11-06 鐘淵化学工業株式会社 薄膜ｅｌ素子及びその製造法
JPS6366282A (ja) * 1986-09-05 1988-03-24 Res Dev Corp Of Japan 超微粒子蛍光体
JP2005167229A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2005187806A (ja) * 2004-11-29 2005-07-14 Japan Science & Technology Agency 発光薄膜及びその光デバイス
WO2006025259A1 (ja) * 2004-09-03 2006-03-09 Sumitomo Electric Industries, Ltd. 蛍光体とその製法及びこれを用いた発光デバイス
JP2006127884A (ja) * 2004-10-28 2006-05-18 Matsushita Electric Ind Co Ltd 発光素子および表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250879B2 (ja) 1993-07-26 2002-01-28 株式会社リコー 画像支持体の再生方法および該再生方法に使用する再生装置
JPH07216351A (ja) 1994-01-28 1995-08-15 Fuji Electric Co Ltd 分散型ｅｌ素子
JP3741157B2 (ja) 1995-05-08 2006-02-01 独立行政法人科学技術振興機構 エレクトロルミネッセンス材料、その製造方法及び発光素子
JP2000133463A (ja) 1998-10-23 2000-05-12 Matsushita Electric Ind Co Ltd 分散型ｅｌランプ
JP2000188181A (ja) 1998-12-22 2000-07-04 Canon Inc 発光装置、露光装置及び画像形成装置
WO2003020848A1 (fr) 2001-08-30 2003-03-13 Nemoto & Co., Ltd. Luminophore et son procede de preparation
US7598129B2 (en) 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CA2592055A1 (en) * 2004-12-27 2006-07-06 Quantum Paper, Inc. Addressable and printable emissive display
US7791561B2 (en) * 2005-04-01 2010-09-07 Prysm, Inc. Display systems having screens with optical fluorescent materials

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5592783A (en) * 1978-12-08 1980-07-14 Matsushita Electric Ind Co Ltd Zinc sulfide-based ceramic fluorescent material, and its preparation
JPS62254394A (ja) * 1986-04-25 1987-11-06 鐘淵化学工業株式会社 薄膜ｅｌ素子及びその製造法
JPS6366282A (ja) * 1986-09-05 1988-03-24 Res Dev Corp Of Japan 超微粒子蛍光体
JP2005167229A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
WO2006025259A1 (ja) * 2004-09-03 2006-03-09 Sumitomo Electric Industries, Ltd. 蛍光体とその製法及びこれを用いた発光デバイス
JP2006127884A (ja) * 2004-10-28 2006-05-18 Matsushita Electric Ind Co Ltd 発光素子および表示装置
JP2005187806A (ja) * 2004-11-29 2005-07-14 Japan Science & Technology Agency 発光薄膜及びその光デバイス

Also Published As

Publication number Publication date
US20100188319A1 (en) 2010-07-29
US8179033B2 (en) 2012-05-15
JP5014347B2 (ja) 2012-08-29
WO2008032737A1 (fr) 2008-03-20

Similar Documents

Publication Publication Date Title
JP5014347B2 (ja) 表示装置
US20050242712A1 (en) Multicolor electroluminescent display
JP5161200B2 (ja) 表示装置
JP7190740B2 (ja) エレクトロルミネセンス素子を有する表示装置
JPWO2009057317A1 (ja) 発光素子、及び、表示装置
JP5191476B2 (ja) 表示装置
JP2006127884A (ja) 発光素子および表示装置
WO2003032690A1 (fr) Ecran a emission spontanee a l'etat solide et son procede de production
JP4943440B2 (ja) 発光素子及び表示装置
JP4723049B1 (ja) 直流駆動の無機エレクトロルミネッセンス素子と発光方法
US7982388B2 (en) Light emitting element and display device
JPWO2009047899A1 (ja) 発光素子、及び、表示装置
JPWO2008072520A1 (ja) 線状発光装置
JP2010219078A (ja) 無機エレクトロルミネッセンス素子とその素子を利用した発光装置と発光方法
WO2008069174A1 (ja) 面状発光装置
JP2006120328A (ja) 分散型ｅｌ素子
JP5062882B2 (ja) 無機エレクトロルミネッセンス素子
JPH04363892A (ja) 直流エレクトロルミネッセンス素子
JP5046637B2 (ja) 無機エレクトロルミネッセント素子
JP2009117035A (ja) 発光素子及び表示装置
JP2008146861A (ja) 表示装置
JP2007149519A (ja) 発光素子および表示装置
JP2009048961A (ja) 発光素子及び表示装置
JP2005332695A (ja) 固体発光素子
JP2009076307A (ja) エレクトロルミネッセンス素子、その製造方法、照明装置、及び、表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees