JP2008146861A - 表示装置 - Google Patents

Abstract

【課題】電極と半導体層との間の大きなショットキー障壁を低減し、発光層への電子や正孔の注入効率を高めた表示装置を提供する。
【解決手段】表示装置は、基板と、基板上に第１方向に互いに平行に延在している複数の走査配線と、基板面に平行で第１方向に対して垂直な第２方向に互いに平行に延在する複数のデータ配線と、走査配線とデータ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、スイッチング素子に接続した画素電極と、画素電極の上に設けた発光層と、発光層の上に設けた共通電極と、画素電極又は共通電極と、発光層との間に挟まれて設けられた少なくとも一つの緩衝層とを備え、画素電極と共通電極の少なくとも一方が透明又は半透明であり、緩衝層を設けたことによって、緩衝層を挟持する電極と発光層との間の電位障壁の大きさが、電極と発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなる。
【選択図】図１

Description

本発明は、エレクトロルミネッセンス（以下、ＥＬと略記）素子を用いた表示装置、特に、アクティブマトリクス型表示装置に関する。

従来の表示装置に用いる半導体発光素子は、低電圧、高輝度であるが、点光源であり、面光源を得ることは難しい。更に、発光素子の作製には高価な基板が必要であり、コストアップの一因となっている。また、薄膜型の発光素子の場合、発光層と電極との接合面において、ショットキー障壁が発生し、キャリアの注入を阻害する課題があった。

図１１は、従来の発光素子５０の構成を示す概略構成図である。発光層５３としては再結合型の発光層構成として、ｎ型半導体層５３ａとｐ型半導体層５３ｂとの２層構造の発光層５３が設けられている。電子注入電極となる透明電極５２と正孔注入電極となる背面電極５４とは、直流電源５５を介して電気的に接続されている。直流電源５５から電力が供給されると、透明電極５２及び背面電極５４の間に電位差が生じ、発光層５３ａ、５３ｂに電圧が印加される。そして、透明電極５２及び背面電極５４の間に配置されている発光層５３ａ、５３ｂが発光し、その光が透明電極５２を透過して発光素子５０の外部に取り出される。

ここで、半導体と電極の組み合わせによっては、その接合面において、ショットキー障壁が発生し、発光層５３ａ、５３ｂへの電子や正孔の注入の効率が低くなり効率化の妨げとなっていた。この接合面におけるショットキー障壁の問題について、図１２（ａ）及び（ｂ）、図１３（ａ）及び（ｂ）のエネルギーバンド図を用いて説明する。

図１２（ａ）及び（ｂ）は、ｎ型半導体層５３ａと透明電極５２とを接触させる場合の接触前後のエネルギーバンド図である。接触前には、図１２（ａ）に示すように真空準位に対してそれぞれ別個のフェルミ準位を示すが、半導体と電極を接触させると、接触後には、図１２（ｂ）に示すように、それぞれのフェルミ準位が互いに一致するように接触面でｎ型半導体層５３ａのバンドが湾曲し、ｎ型半導体層５３ａと透明電極５２との間に大きなショットキー障壁が生じる。この為、透明電極５２からｎ型半導体層５３ａへの電子の注入効率は低くなる。また、例えば、透明電極５２としてはＩＴＯなどの金属酸化物が用いられるが、一般にこれらの仕事関数は４〜５ｅＶと比較的大きい為、ｎ型半導体層５３ａと透明電極５２との間に大きなショットキー障壁が生じる。

また、図１３（ａ）及び（ｂ）は、ｐ型半導体層５３ｂと背面電極５４とを接触させる場合の接触前後のエネルギーバンド図である。ｐ型半導体層５３ｂの場合もｎ型半導体層５３ａの場合と同様に、半導体と電極を接触させると、それぞれのフェルミ準位が互いに一致するように接触面でｐ型半導体層５３ｂのバンドが湾曲するため、図１３（ｂ）に示すように、ｐ型半導体層５３ｂと背面電極５４との間に大きなショットキー障壁が生じ、背面電極５４からｐ型半導体層５３ｂへの正孔の注入効率は低くなる。

上記課題を解決する為に、次のような方法が一般的に行われている。
（１）正孔注入電極として仕事関数の大きい材料を使用する
また、電子注入電極としては仕事関数の小さい材料を使用する。
（２）電極と半導体の界面に、高濃度にドーピングされた層を形成する。（例えば、特許文献１参照。）
（３）電極材料と半導体との合金化反応よりショットキー障壁を小さくする。（例えば、非特許文献１参照。）

特開２００５−２９４４１５号公報 Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２１４／２１５，ｐ１０６４（２０００）

しかしながら、例えば（１）の方法の場合、特に仕事関数の小さい物質を電極として用いると、一般に仕事関数の小さい物質は空気中での安定性が低く、実用に耐えないという問題が発生する。また、（２）、（３）の方法の場合は、発光層である半導体の材料・組成が変わる度に処理条件の見直しが必要となる可能性が高い。

これらの問題を解決すべく、本発明の目的は、電極と半導体層との間に生じる大きなショットキー障壁を低減し、発光層への電子や正孔の注入効率を高めた表示装置を提供することである。

上記課題は、本発明に係る表示装置によって解決できる。すなわち、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
前記スイッチング素子に接続した画素電極と、
前記画素電極の上に設けた少なくとも一層の発光層と、
前記発光層の上に設けた共通電極と、
前記画素電極又は前記共通電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
を備え、
前記画素電極と前記共通電極の少なくとも一方が透明又は半透明であり、
前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする。

また、本発明に係る表示装置は、前記画素電極と前記共通電極との間に直流電圧を印加して発光させるものであって、前記画素電極又は前記共通電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
の２つの緩衝層を備えていてもよい。または、前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
のうち少なくとも一方の緩衝層を備えていてもよい。

さらに、前記第１の緩衝層は、仕事関数が３．５ｅＶ以下の物質を含んでいてもよい。

またさらに、前記第２の緩衝層は、仕事関数が５．０ｅＶ以上の物質を含んでいてもよい。

また、前記第１の緩衝層は、アルカリ金属酸化物を含んでいてもよい。あるいは、前記第１の緩衝層は、電気陰性度が３以上の物質で構成されていてもよい。

さらに、前記発光層は、ｎ型半導体層とｐ型半導体層とが積層された２層型発光層であってもよい。

またさらに、前記発光層は、ｎ型半導体層とｐ型半導体層と、その間に挟まれた無ドープの半導体層とで構成された３層型発光層であってもよい。

また、前記一対の電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えてもよい。

以下、本発明の実施の形態に係る表示装置について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。

（実施の形態１）
＜表示装置の概略構成＞
本発明の実施の形態１に係る表示装置１００について、図１（ａ）及び（ｂ）を用いて説明する。図１（ａ）は、実施の形態１に係る表示装置１００の概略的な構成を示すブロック図である。表示装置１００は、図１（ａ）に示すように、複数の画素が２次元配列している表示部１０１と、前記画素を選択的に駆動する駆動手段１０２と、駆動手段１０２の電力を供給する駆動用電源１０３とから構成される。なお、本実施の形態１においては、電源１０３として直流電源を用いている。また、駆動部１０２は、データ電極Ｘ_ｉ１を駆動するデータ電極駆動回路１２１と、走査電極Ｙ_ｊを駆動する走査電極駆動回路１２２とを備える。

表示部１０１は、画素がｉ列×ｊ行の２次元配列しているＥＬ素子アレイを備え、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数のデータ電極Ｘ_1１、Ｘ₂₁、Ｘ₃₁・・・Ｘ_ｉ1と、ＥＬ素子アレイの面に平行であって、第１方向と直交する第２方向に平行に延在している複数の走査電極Ｙ_１、Ｙ_２、Ｙ_３・・・Ｙ_ｊと、前記ＥＬ素子アレイの面に平行な第１方向に平行に延在している複数の電流供給線Ｘ₁₂、Ｘ₂₂、Ｘ₃₂・・・Ｘ_i2とを備える。このデータ電極Ｘ_ｉ１と走査電極Ｙ_ｊとの各交点において、一つの画素を構成している。

図１（ｂ）は、図１（ａ）の各画素の構成を示す概略図である。各画素は、データ電極Ｘ_ｉ１と、走査電極Ｙ_ｊと、電流供給線Ｘ_ｉ２と、該データ電極Ｘ_ｉ１と走査電極Ｙ_ｊとに接続されたスイッチング素子１０４と、電流ドライブ回路１０５と、キャパシタ１０６と、ＥＬ素子１１０とによって構成される。キャパシタ１０６は、該スイッチング素子１０４と電流供給線Ｘ_ｉ２とに接続されている。電流ドライブ回路１０５は、スイッチング素子１０４と、キャパシタ１０６と、ＥＬ素子１１０とに接続されている。すなわち、この表示装置はアクティブマトリクス型表示装置である。

スイッチング素子１０４をｏｎにするとデータ配線Ｘ_１１からの信号電圧がキャパシタ１０７に書き込まれ、その時の信号電圧に応じてスイッチング素子のゲート電圧が決定され、その導電率に応じた電流が電流供給配線Ｘ_１２より電流ドライブ素子１０５を通じてＥＬ素子１１０に供給される。

＜表示装置の配線構成＞
図２は、本実施の形態の表示装置１００の画素における配線の平面構成を概略的に示した斜視図である。このアクティブマトリクス型表示装置１００は、発光面に平行な第１方向に平行に延在している複数の走査配線１１と、発光面に平行であって、第１方向と直交する第２方向に平行に延在している複数のデータ配線１２とを備える。この走査配線１１とデータ配線１２との各交点に対応してスイッチング素子である薄膜トランジスタ３０（以下、「ＴＦＴ」という。）を備えている。また、隣接する２つの走査配線１１と隣接する２つのデータ配線１２とに囲まれた領域が１画素であり、これらが複数個、２次元的に配列されている。１画素に対応しては、少なくとも１つの画素電極１４を備え、ＴＦＴ３０に接続されている。さらにＥＬ素子では、ＬＣＤと異なり電流の供給が必須となるため、電力供給線１３がデータ配線１２に略平行に延在している。なお、上記配線及び電極、ＴＦＴ３０を支えるものとして基板１０を備え、アレイ基板４０を構成している。

＜表示装置の断面構成＞
また、図３は、図２のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。図４は、図３の一つの画素について、一つのＥＬ素子１１０と考えた場合の模式的な概略図である。この表示装置では、基板１０と該基板１０の上に配置された上記配線及び電極からなるアレイ基板４０の上に、発光層２０が略平面状に形成されており、この発光層２０が表示装置１００の発光部分を構成している。また発光層２０の上部には、共通電極１５が形成される。走査配線１１とデータ配線１２により選択された画素において、一つの模式的なＥＬ素子１１０が構成される。この模式的なＥＬ素子１１０では、基板１０の上に、画素電極１４、第２の緩衝層２７、発光層２０、第１の緩衝層２６、共通電極１５が順に積層されて構成されている。一つの画素において構成されるＥＬ素子１１０では、ＴＦＴ３０を介して、画素電極１４に外部電圧、例えば、直流電源１０３によって電圧が印加されると、画素電極１４と共通電極１５との間に電位差が生じる。電位差が発光開始電圧以上になると、発光層２０内を電流が流れ発光に至る。発光は、アレイ基板４０とは反対側の面から外部へ取出される。

図４は、図３の一つの画素Ｃ_ｉｊについて、一つの発光素子（ＥＬ素子）１０と考えた場合の模式的な概略図である。この発光素子１０は、基板１の上に、背面電極４、第２の緩衝層７、発光層３、第１の緩衝層６、透明電極２が順に積層されて構成される。透明電極２と背面電極４とは直流電源５を介して電気的に接続されている。この場合、負極側に接続された透明電極２は、電子注入電極（第１の電極）として機能し、正極側に接続された背面電極４は、正孔注入電極（第２の電極）として機能する。この発光素子１０では、発光層３は、ｎ型半導体層３ａとｐ型半導体層３ｂとが積層された２層型構造を有しており、電子注入電極はｎ型半導体層側に、正孔注入電極はｐ型半導体層側に設置される。

また、一つの画素Ｃ_ｉｊを構成する発光素子１０は、電子注入電極（第１の電極）である透明電極２とｎ型半導体層３ａとの間に第１の緩衝層６を設けており、また、ｐ型半導体層３ｂと正孔注入電極（第２の電極）である背面電極４との間に第２の緩衝層７を設けていることを特徴とする。このように、発光層３を構成する半導体層３ａ、３ｂと電極２、４との間に第１及び第２の緩衝層６、７をそれぞれ挿入することによって、図５及び図６のエネルギーバンド図に示すように、透明電極２とｎ型半導体層３ａとの間のショットキー障壁の高さ、及び、背面電極４とｐ型半導体層３ｂとの間のショットキー障壁をそれぞれ小さくすることができる。これによって、発光層３への電子や正孔の注入効率を高めることができる。なお、この第１及び第２の緩衝層６、７を設けることによる接合面でのショットキー障壁低減の作用については後述する。

さらに、この発光素子１０では、透明電極２と背面電極４とは直流電源５を介して電気的に接続されている。直流電源５から電力が供給されると、透明電極２及び背面電極４の間に電位差が生じ、発光層３に電圧が印加される。そして、透明電極２及び背面電極４の間に配置されている発光層３が発光し、その光が透明電極２を透過して発光素子１０の外部に取り出される。なお、この例では、背面電極４はデータ電極Ｘ_ｉに対応し、透明電極２は走査電極Ｙ_ｊに対応する。また、背面電極４及び透明電極２と、データ電極Ｘ_ｉ及び走査電極Ｙ_ｊとの対応関係は上記の場合には限られず、逆の対応関係としてもよい。さらに、それぞれの積層順を逆としてもよい。

さらに、上述の構成に限られず、発光層３をｐ−ｉ−ｎ型の３層構造としてもよい。ｐ−ｉ−ｎ型構造とは、ｐ型半導体とｎ型半導体の間に、真性半導体層を挿入した構造である。またさらに、発光層３を単層構造とする、ｐｎ接合膜を複数設ける、ｐ−ｉ−ｎ型構造を複数積層する、電極と発光層との間に電流制限を目的として薄い誘電体層を複数設ける、交流電源により駆動する、走査電極及びデータ電極の両方を透明電極にする、どちらか片側の電極を黒色電極とする、表示装置１００の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層３からの発光色を色変換する構造を更に備える等、適宜変更が可能である。

なお、発光層３をＲＧＢの各色の蛍光体で色分けして成膜することによって、カラー表示装置を得ることができる。あるいは、透明電極／発光層／背面電極といったＲＧＢの各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。

以下、この表示装置１００の各構成部材について詳述する。

＜基板＞
基板１は、その上に形成する各層を支持できるもので、且つ、電気絶縁性の高い材料を用いる。また、基板１側から光を取り出す場合には、発光体から発せられる光の波長に対し光透過性を有する材料であることが求められる。このような材料としては、例えば、コーニング１７３７等のガラス、石英、セラミック等を用いることができる。通常のガラスに含まれるアルカリイオン等が発光素子へ影響しないように、無アルカリガラスや、ガラス表面にイオンバリア層としてアルミナ等をコートしたソーダライムガラスであってもよい。また、ポリエステル、ポリエチレンテレフタレート系、ポリクロロトリフルオロエチレン系とナイロン６の組み合わせやフッ素樹脂系材料、ポリエチレン、ポリプロピレン、ポリイミド、ポリアミドなどの樹脂フィルム等を用いることもできる。樹脂フィルムを用いる場合には耐久性、柔軟性、透明性、電気絶縁性、防湿性の優れた材料を用いることが好ましい。なお、上記材料の記載は例示であって、基板１の材料は特にこれらに限定されるものではない。

なお、基板１側から光を取り出さない構成の場合は、上述の光透過性は不要であり、透光性を有していない材料も用いることができる。これらの例としては、表面に絶縁層を有する金属基板やセラミックス基板、シリコンウエハ等がある。

＜電極＞
画素電極１４、共通電極１５には、公知の低抵抗の導電材料であればいずれでも適用できる。例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ、Ｔｉ等の金属材料、これらの積層構造が好ましい。ＩＴＯやＩｎＺｎＯ、ＺｎＯ、ＳｎＯ_２等を主体とする金属酸化物、ポリアニリン、ポリピロール、ＰＥＤＯＴ〔ポリ（３，４−エチレンジオキシチオフェン）〕／ＰＳＳ（ポリスチレンスルホン酸）等の導電性高分子、あるいは導電性カーボン等、金属以外の材料であっても、金属材料と積層する等併用することによって低抵抗化することにより用い得る。なお、画素電極１４と共通電極１５とでは異なる材料を使用してもよい。例えば、画素電極１４を陽極として、共通電極１５を陰極として構成する場合、画素電極１４には、正孔注入性のよい仕事関数の大きな材料が選択され、共通電極１５には、電子注入性のよい仕事関数の小さな材料が選択され得る。

なお、２つの電極間に直流電源を接続して、２つの電極間に直流電圧を印加して発光させる場合、負極側に接続された一方の電極が電子注入電極として機能し、正極側に接続された他方の電極が正孔注入電極として機能する。この場合、２つの電極のいずれが電子注入電極又は正孔注入電極として機能するかは、直流電源との接続によって決定される。すなわち、透明電極であるか否かは、光を透過させるか否かによって決まり、電子注入電極として機能するか正孔注入電極として機能するかは、直流電源との接続によって決定される。

＜発光層＞
次に、発光層３について説明する。発光層３は、ｎ型半導体層３ａとｐ型半導体層３ｂとが積層された２層型発光層である。

ｎ型半導体層３ａの材料は、多数キャリアが電子でありｎ型伝導を示すｎ型半導体材料である。材料としては、光学バンドギャップの大きさが近紫外領域から可視光領域（１．７ｅＶから３．６ｅＶ）を有するものが好ましく、さらに近紫外領域から青色領域（２．６ｅＶから３．６ｅＶ）を有するものがより好ましい。具体的には、前述のＺｎＳや、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ等の第１２族−第１６族間化合物やこれらの混晶（例えばＺｎＳＳｅ等）、ＣａＳ、ＳｒＳ等の第２族−第１６族間化合物やこれらの混晶（例えばＣａＳＳｅ等）、ＡｌＰ、ＧａＡｓ、ＧａＮ、ＧａＰ等の第１３族−第１５族間化合物やこれらの混晶（例えばＩｎＧａＮ等）、ＺｎＭｇＳ、ＣａＳＳｅ、ＣａＳｒＳ等の前記化合物の混晶等を用いることができる。またさらに、ＣｕＡｌＳ_２等のカルコパイライト型化合物を用いてもよい。またさらに、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される１又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層３からの発光色が決定される。

一方、ｐ型半導体層３ｂの材料は、多数キャリアが正孔であり、ｐ型伝導を示すｐ型半導体材料である。このｐ型半導体材料としては、例えば、Ｃｕ_２Ｓ、ＺｎＳ、ＺｎＳｅ，ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅなどの化合物がある。このｐ型半導体の材料のうち、Ｃｕ_２Ｓなどは、本来的にｐ型伝導を示すが、その他の材料は添加剤として窒素、Ａｇ、Ｃｕ、Ｉｎから一種以上選択される元素を添加して用いる。また、ｐ型伝導を示すＣｕＧａＳ_２、ＣｕＡｌＳ_２などのカルコパイライト型化合物を用いても良い。更には、添加剤としてＺｎやＭｇなどを含んだＧａＮ、ＩｎＧａＮ等の窒化物を用いてもよい。

なお、上記電極のうち、電子注入電極はｎ型半導体層側に設置され、正孔注入電極はｐ型半導体層側に設置される。

＜緩衝層＞
第１の緩衝層６は、電子注入電極である第１の電極２とｎ型半導体層３ａとの間に設けられる。この第１の緩衝層６としては、ｎ型半導体層３ａとオーミック接合となるような仕事関数の小さい物質、特に、仕事関数が３．５ｅＶ以下の物質を選択することが好ましい。このような場合、図５に示すように、電子注入電極である第１の電極（透明電極）２とｎ型半導体層３ａとの間のショットキー障壁が小さくなり、第１の電極２からの電子の注入が効率よく行われる。この第１の緩衝層６の組成としては、Ａｌ、Ｌｉ、Ａｌ−Ｌｉ、などの中から１種以上からなるものが望ましい。

また、第２の緩衝層７は、正孔注入電極である第２の電極４とｐ型半導体層３ｂとの間に設けられる。この第２の緩衝層７としては、ｐ型半導体層３ｂとオーミック接合となるような仕事関数の大きい物質、特に、仕事関数が５．０ｅＶ以上の物質を選択することが好ましい。このような場合、図６に示すように、正孔注入電極である第２の電極（背面電極）４とｐ型半導体層３ｂとの間のショットキー障壁が小さくなり、第２の電極４からの正孔の注入が効率よく行われる。この第２の緩衝層７の組成としては、Ｐｔ、Ａｕなど仕事関数が５ｅＶ以上の物質１種以上からなるものが望ましい。

＜製造方法＞
次に、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態１に係る表示装置１００の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合も同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）基板１０上に、走査配線１１と走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ^＋アモルファスシリコン層を積層して、パターン形成する。
（５）続いて、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）続いて、データ配線１２及び電流供給線１３を、例えばＡｌを使用し、パターン形成する。データ配線１２及び電流供給線１３は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。
（７）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。このようにして、アレイ基板４０を形成できる。
（８）画素電極１４上に、第２の緩衝層２７としてＰｔをフォトリソグラフィ法などによりパターニングする。この厚さは２００ｎｍとする。
（９）次に、第２の緩衝層のＰｔ層２７上にＺｎＳを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ_３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（１０）ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇとを気層成長法で堆積した。この時の条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（１１）次に、第１の緩衝層２６としてＡｌをスパッタリング法で厚さ２００ｎｍ堆積する。
（１２）次に、第１の緩衝層のＡｌ層２６の上部に、共通電極１５を、例えばＩＴＯを使用し、パターン形成する。膜厚は２００ｎｍとする。
（１３）続いて、共通電極１５上に、保護層（図では省略）として、例えば、窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置１００を得ることができる。この表示装置１００では、５〜１０Ｖ程度の低電圧で高い発光輝度を得ることができた。

なお、前述の構成に限られず、スイッチング素子であるＴＦＴ３０としては、低温ポリシリコン、ＣＧシリコン、有機ＴＦＴ等を用いるように適宜変更が可能である。また、１画素あたり複数のＴＦＴを備え、画素選択機能と駆動機能とを分離した構成とすることもまた可能である。一例としては、駆動ＴＥＴと選択ＴＦＴとの２つのＴＦＴと、その間に設けたキャパシタと、駆動ＴＦＴのソースに接続された電源供給配線とで構成される。画素電極は、駆動ＴＦＴのドレインに接続される。この場合、走査配線に接続された選択ＴＦＴをｏｎにするとデータ配線からの信号電圧がキャパシタに書き込まれ、同時に駆動ＴＦＴをｏｎにする。その時の信号電圧に応じて駆動ＴＦＴのゲート電圧が決定され、その導電率に応じた電流が電流供給配線より画素電極を通じて発光層に供給される。なお、前述の構成に限られず、公知の電流制御型駆動技術、中間調制御技術等に適宜変更が可能である。

また、カラーの表示装置とする場合には、発光層をＲＧＢの各色の蛍光体で色分けして成膜すればよい。あるいは、透明電極／発光層／背面電極といったＲＧＢ各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。

また、実施の形態１の変形例として、図７の概略断面図に示すように、絶縁性の保護膜１８ａを画素電極１４の上にも形成し、さらに、共通電極１５の下に薄い絶縁層１８ｂを形成して、交流駆動とする変更や、図８の概略断面図に示すように、平坦化絶縁層１９を形成し、該平坦化絶縁層１９の上に画素電極１４を形成してコンタクトホールを介してドレイン３４と接続する、といった変更も適宜可能である。なお、この図７及び図８では、第１の緩衝層２６のみを有する場合を示しているが、これに限られず、第２の緩衝層２７を設けてもよい。

＜効果＞
本実施の形態１に係る表示装置は、高い発光効率を持つ発光層を用いることにより、従来に比べ低電圧駆動で高輝度な発光が可能である。

（実施の形態２）
＜表示装置の概略構成＞
実施の形態２に係る表示装置について説明する。表示装置の概略構成は実施の形態１と同様、図１に示されるとおりである。本実施の形態２に係る表示装置においては、実施の形態１に係る表示装置と比較すると、第１の緩衝層６ａとして、ＣａＯ，ＢａＯ、ＳｒＯなどのアルカリ金属酸化物を用いることを特徴とする。本発明者は、このアルカリ金属酸化物が電子注入電極である金属の仕事関数を見かけ上引き下げる特性を持っていることを見出し、電子注入電極である第１の電極（透明電極）２と発光層３との間にアルカリ金属酸化物からなる第１の緩衝層６ａを挿入したものである。このように第１の緩衝層６ａとしてアルカリ金属酸化物を用いることによって、図９のエネルギーバンド図に示すように、第１の電極２と発光層３との間のショットキー障壁を低減させることができる。これによって、発光層への電子の注入効率を高めることができる。

図９は、第１の緩衝層６ａとしてアルカリ金属酸化物を用いた場合のエネルギーバンド図である。上記のアルカリ金属酸化物による金属の仕事関数を見かけ上引き下げる作用の発生原因は未だ明らかではないが、本発明者は、酸化物内に強い分極が起こる為であると考えている。透明電極２の仕事関数が見かけ上小さくなり、透明電極２とｎ型半導体層３ａとの接触はオーミックになる。なお、透明電極２とｎ型半導体層３ａとの間にはＭｇＯなどの第１の緩衝層６ａが存在するが、この第１の緩衝層６の厚さが十分薄ければ、電子は、トンネル効果により透明電極２からｎ型半導体層３ａへ移動することが可能である。

＜製造方法＞
以下、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態２に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）基板１０上に、走査配線１１と走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ^＋アモルファスシリコン層を積層して、パターン形成する。
（５）続いて、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）続いて、データ配線１２及び電流供給線１３を、例えばＡｌを使用し、パターン形成する。データ配線１２及び電流供給線１３は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。
（７）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。このようにして、アレイ基板４０を形成できる。
（８）次に、保護層３５上に、ＺｎＳを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ_３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（９）ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇとを気層成長法で堆積した。この時の条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（１０）次に、第１の緩衝層としてＣａＯ層をスパッタリング法で厚さ２ｎｍ堆積する。
（１１）さらに第１の緩衝層のＣａＯ層６ａの上部に、共通電極１５を、例えばＩＴＯを使用し、パターン形成する。膜厚は２００ｎｍとする。
（１２）続いて、共通電極１５上に、保護層（図では省略）として、例えば、窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置では、５〜１０Ｖ程度の低電圧で高い発光輝度を得ることができた。

なお本実施の形態２においては、第１の緩衝層６ａのみを備える構成としているが、第１の緩衝層６ａだけでなく第２の緩衝層７の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。

（実施の形態３）
＜表示装置の概略構成＞
実施の形態３に係る表示装置について説明する。表示装置の概略構成は実施の形態１と同様に、図１に示されるとおりである。本実施の形態３に係る表示装置は、実施の形態１に係る表示装置と比較すると、第１の緩衝層６ｂとして、酸素、フッ素など電気陰性度が約３以上と大きい物質で構成されていることを特徴とする。この電気陰性度が３以上の物質は、ｎ型半導体層３ａと第１の緩衝層６ｂの界面で電気双極子を形成する。この電気双極子の効果で、図１０のエネルギーバンド図に示すように、透明電極２側のバンドが持ち上がりｎ型半導体層３ａとのショットキー障壁の高さが低減する。なお、この第１の緩衝層６ｂは、膜厚を厚くする必要は無く、１〜数原子層の厚みで十分である。

＜製造方法＞
以下、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態３に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）ガラス基板１０を準備する。
（２）基板１０上に、走査配線１１と走査配線１１に接続されたゲート電極３１を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）走査配線１１上に、ＴＦＴ３０のゲート絶縁膜３２として、例えば窒化シリコン等の絶縁体層を形成する。
（４）前記絶縁体層３２上に、ＴＦＴ３０のスイッチング機能を担う、例えばアモルファスシリコン層を積層し、さらにＮ^＋アモルファスシリコン層を積層して、パターン形成する。
（５）続いて、ソース３３とドレイン３４、さらにドレイン３４に接続された画素電極１４を、例えばＴａを用いて、パターン形成する。膜厚は１００ｎｍとする。
（６）続いて、データ配線１２及び電流供給線１３を、例えばＡｌを使用し、パターン形成する。データ配線１２及び電流供給線１３は、所定の間隔を隔てて略平行に、且つ、走査配線１１に対して略直交するように形成する。膜厚は２００ｎｍとする。
（７）続いて、保護層３５として、例えば窒化シリコン等の絶縁体層を、画素電極１４を露出させるようにパターン形成する。このようにして、アレイ基板４０を形成できる。
（８）次に、保護層３５上に、ＺｎＳを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ_３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（９）ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇとを気層成長法で堆積した。この時の条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（１０）次に、サンプルを高真空チャンバー中に保持し、ＣＨ_３Ｆガスを導入し、その後、ＵＶ照射することで、第１の緩衝層６ｂとして一原子層程度のフッ素で表面を被覆する。
（１１）この第１の緩衝層６ｂであるフッ素の上部に、共通電極１５を、例えばＩＴＯを使用し、パターン形成する。膜厚は２００ｎｍとする。
（１２）続いて、共通電極１５上に、保護層（図では省略）として、例えば、窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施例の表示装置を得ることができる。この表示装置では、５〜１０Ｖ程度の低電圧で高い発光輝度を得ることができた。

なお本実施の形態３においては、第１の緩衝層６ｂのみを備える構成としているが、第１の緩衝層２６ｂだけでなく第２の緩衝層７の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。

＜効果＞
本実施の形態に係る表示装置は、発光層と電極間のショットキー障壁が減少することで、低電圧で必要十分な発光輝度を得ることができた。

本発明に係る表示装置は、低電圧駆動で高輝度表示が得られる表示装置を提供するものである。特にデジタルカメラ、カーナビーゲーションシステム、テレビ等のディスプレイデバイスとして有用である。

（ａ）は、本発明の実施の形態１に係る表示装置の構成を示す概略図であり、（ｂ）は、（ａ）の表示装置の表示部を構成する各画素の構成を示す概略図である。 本発明の実施の形態１に係る表示装置の表示部の各画素における配線を示す概略図である。 図２のＡ−Ａ線に沿った発光面に垂直な方向から見た概略断面図である。 各画素のＥＬ素子の模式的な構成を示す概略断面図である。 図４の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図である。 図４の正孔注入電極である第２の電極とｐ型半導体層との間のエネルギーバンド図である。 本発明の実施の形態１に係る表示装置の変形例の発光面に垂直な方向から見た概略断面図である。 本発明の実施の形態１に係る表示装置の別の変形例の発光面に垂直な方向から見た概略断面図である。 実施の形態２に係る表示装置の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図である。 実施の形態３に係る表示装置の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図である。 従来の実施形態に係る発光素子の概略構成図である。 （ａ）は、従来の発光素子の電子注入電極である第１の電極とｎ型半導体層とを接触させる前のエネルギーバンド図であり、（ｂ）は、接触後のエネルギーバンド図である。 （ａ）は、従来の発光素子の正孔注入電極である第２の電極とｐ型半導体層とを接触させる前のエネルギーバンド図であり、（ｂ）は、接触後のエネルギーバンド図である。

符号の説明

１ 基板
２ 透明電極
３ 発光層
３ａ ｎ型半導体層
３ｂ ｐ型半導体層
４ 背面電極
５ 直流電源
６、６ａ、６ｂ、２６ 第１の緩衝層
７、２７ 第２の緩衝層
１０ 発光素子
１１ 走査配線
１２ データ配線
１３ 電流供給線
１４ 画素電極
１５ 共通電極
１６ 色変換層
１７ カラーフィルタ
１８、１８ａ、１８ｂ 絶縁層
１９ 平坦化絶縁層
２０ 発光層
２１ 第１半導体物質
２２ 粒界
２３ 第２半導体物質
３０ ＴＦＴ
３１ ゲート電極
３２ ゲート絶縁膜
３３ ソース
３４ ドレイン
３５ 保護層
４０ アレイ基板
５０ ＥＬ素子
５１ 基板
５２ 透明電極
５３ 第１誘電体層
５４ 発光層
５５ 第２誘電体層
５６ 背面電極
１００ 表示装置、
１０１ 表示部、
１０２ 駆動手段、
１０３ 駆動電源、
１０４ スイッチング素子、
１０５ 電流ドライブ素子、
１０６ キャパシタ
１１０ ＥＬ素子
１２１ データ電極駆動回路
１２２ 走査電極駆動回路

Claims (10)

1. 基板と、
   前記基板上に第１方向に互いに平行に延在している複数の走査配線と、
   前記基板面に平行であって前記第１方向に対して垂直な第２方向に互いに平行に延在している複数のデータ配線と、
   前記走査配線と前記データ配線との各交点に対応して設けた少なくとも１つのスイッチング素子と、
   前記スイッチング素子に接続した画素電極と、
   前記画素電極の上に設けた少なくとも一層の発光層と、
   前記発光層の上に設けた共通電極と、
   前記画素電極又は前記共通電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
   を備え、
   前記画素電極と前記共通電極の少なくとも一方が透明又は半透明であり、
   前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする表示装置。
2. 前記画素電極と前記共通電極との間に直流電圧を印加して発光させるものであって、前記画素電極又は前記共通電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
   前記緩衝層は、
   前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
   前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
   の２つの緩衝層を備えることを特徴とする請求項１に記載の表示装置。
3. 前記画素電極と前記共通電極との間に直流電圧を印加して発光させるものであって、前記画素電極又は前記共通電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
   前記緩衝層は、
   前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
   前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
   のうち少なくとも一方の緩衝層を備えることを特徴とする請求項１に記載の表示装置。
4. 前記第１の緩衝層は、仕事関数が３．５ｅＶ以下の物質を含んでいることを特徴とする請求項２又は３に記載の表示装置。
5. 前記第２の緩衝層は、仕事関数が５．０ｅＶ以上の物質を含んでいることを特徴とする請求項２又は３に記載の表示装置。
6. 前記第１の緩衝層は、アルカリ金属酸化物を含んでいることを特徴とする請求項２又は３に記載の表示装置。
7. 前記第１の緩衝層は、電気陰性度が３以上の物質で構成されていることを特徴とする請求項２又は３に記載の表示装置。
8. 前記発光層は、ｎ型半導体層とｐ型半導体層とが積層された２層型発光層であることを特徴とする請求項１から７のいずれか一項に記載の表示装置。
9. 前記発光層は、ｎ型半導体層とｐ型半導体層と、その間に挟まれた無ドープの半導体層とで構成された３層型発光層であることを特徴とする請求項１から７のいずれか一項に記載の表示装置。
10. 前記画素電極及び前記共通電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えることを特徴とする請求項１から９のいずれか一項に記載の表示装置。

Images