JPWO2007096940A1 - 半導体回路 - Google Patents

Abstract

入力信号を分配するウィルキンソン型分配合成器と、その出力を増幅する増幅素子と、各増幅素子の出力を合成するウィルキンソン型分配合成器とを備え、ウィルキンソン分配合成器における信号伝達経路の分岐点に可変容量素子を接続する。この可変容量素子の容量値を入力信号の周波数に応じて制御するようにして、整合周波数を補正し動作周波数帯域を増大させることができるようにする。

Description

本発明は、半導体回路に関し、特に、周波数変調方式の無線システムなどに用いられる高出力増幅器に用いて好適なものである。

１０Ｗ以上の極めて大きな電力を出力するためには、例えば大きなゲート幅を有するトランジスタのような飽和出力が大きい増幅素子を用いた高出力増幅器が必要である。これを実現する回路として、ウィルキンソン型分配合成器によるパワー合成を基本とした増幅器（合成型増幅器）がある（例えば、特許文献１参照。）。この増幅器は、ウィルキンソン型分配合成器を用いて、複数の増幅素子（例えば、トランジスタ）に信号を分配するとともに、それら増幅素子の出力を合成することで大きな飽和出力を得る。しかしながら、この増幅器ではウィルキンソン型分配合成器に配置された両伝送線路の特性インピーダンスが低くなるために回路規模が大きくなってしまうという問題がある。

この問題の解決方法として、図９に示す高出力増幅器（合成型増幅器）９０が提案されている（例えば、特許文献２参照。）。
図９に示す増幅器９０は、分配器として機能する第１のウィルキンソン型分配合成器と、増幅素子であるトランジスタＴＲ１、ＴＲ２と、合成器として機能する第２のウィルキンソン型分配合成器とを有する。第１のウィルキンソン型分配合成器は、伝送線路Ｌ１、Ｌ２、容量素子Ｃ１、及びアイソレーション用抵抗Ｒ１で構成され、第２のウィルキンソン型分配合成器は、伝送線路Ｌ３、Ｌ４、容量素子Ｃ２、及びアイソレーション用抵抗Ｒ２で構成される。

入力端子ＩＮを介して増幅器９０に入力された高周波信号は、第１のウィルキンソン型分配合成器で二分配され、トランジスタＴＲ１、ＴＲ２に分岐出力される。分岐出力された高周波信号は、トランジスタＴＲ１、ＴＲ２にてそれぞれ増幅された後、第２のウィルキンソン型分配合成器で合成され出力端子ＯＵＴから出力される。

図９に示した高出力増幅器９０は、ウィルキンソン型分配合成器において配線のみでは電気長が（１／４）波長よりも短い伝送線路Ｌ１〜Ｌ４を用いながらも、電気長が約（１／４）波長となるように容量素子Ｃ１、Ｃ２を分岐点に挿入することで、回路の小型化を図っている。

ここで、図９に示した高出力増幅器９０において、トランジスタＴＲ１、ＴＲ２のサイズが大きくなると、インピーダンス整合をとるために容量素子Ｃ１、Ｃ２の容量値を大きくする必要がある。その結果、高出力増幅器９０は、その動作周波数帯域が極めて狭くなる。

図１０は、図９に示した高出力増幅器９０の動作周波数帯域を説明するための図である。図１０においては、最も簡単な周波数変調方式であるチャープ変調を行った場合の入出力波形を一例として示している。入力波形に示す入力端子ＩＮを介して入力される信号の周波数が低い場合及び高い場合には、出力端子ＯＵＴから出力される出力波形に見られるように（１０１、１０２参照。）、周波数帯域不足により増幅波形が劣化している。

特開２００３−２０９４４７号公報 特開２００１−２４４７１０号公報

本発明は、動作周波数帯域が広く、かつ高出力な半導体回路を提供することを目的とする。

本発明の半導体回路は、入力信号を分配するウィルキンソン型分配合成器、その出力を増幅する増幅素子、及び各増幅素子の出力を合成するウィルキンソン型分配合成器を備える。これらウィルキンソン分配合成器における信号伝達経路の分岐点に可変容量素子が接続される。

本発明によれば、増幅される入力信号の周波数が低いときには可変容量素子の容量値を大きくして整合周波数を低周波数側にシフトさせ、入力信号の周波数が高いときには可変容量素子の容量値を小さくして整合周波数を高周波数側にシフトさせることができるようになる。このように入力信号の周波数に応じて可変容量素子の容量値を制御することで、高出力半導体回路の整合周波数を補正することができ、動作周波数帯域を増大させることができる。

図１は、本発明の一実施形態による半導体回路を適用した高出力増幅器の構成例を示す図である。 図２は、本実施形態における高出力増幅器の具体的構成の一例を示す図である。 図３は、図２に示した高出力増幅器での入出力波形と可変容量値との関係を示す図である。 図４は、図２に示した高出力増幅器の動作周波数帯域を説明するための図である。 図５は、本実施形態にて適用可能な可変容量素子の一例を示す図である。 図６は、制御信号を生成する制御回路の構成例を示す図である。 図７は、図６に示した制御回路の動作を説明するための図である。 図８は、本実施形態による半導体回路の製作工程例を示す図である。 図９は、従来の高出力増幅器の構成を示す図である。 図１０は、図９に示した高出力増幅器の入出力波形の一例を示す図である。

以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の一実施形態による半導体回路を適用した高出力増幅器１０の構成例を概念的に示す図である。図１に示す高出力増幅器１０は、ウィルキンソン型分配合成器によるパワー合成を基本とした合成型増幅器であり、例えば周波数変調方式を用いた無線システムに適用可能である。

図１に示すように高出力増幅器１０は、第１のウィルキンソン型分配合成器と、増幅素子であるトランジスタＴＲ１、ＴＲ２と、第２のウィルキンソン型分配合成器とを備える。

第１のウィルキンソン型分配合成器は、入力端子ＩＮより入力される高周波信号（入力信号）を同相（等位相）で分配し、分配信号（分岐出力）として出力する分配器として機能する。第１のウィルキンソン型分配合成器は、伝送線路（分布定数線路）Ｌ１、Ｌ２、アイソレーション抵抗Ｒ１、及び可変容量素子ＣＶ１を有する。

伝送線路Ｌ１、Ｌ２の一端は入力端子ＩＮに接続されている。伝送線路Ｌ１の他端はトランジスタＴＲ１のゲートに接続され、伝送線路Ｌ２の他端はトランジスタＴＲ２のゲートに接続されている。アイソレーション抵抗Ｒ１は、伝送線路Ｌ１及びＬ２の上記他端間に接続されている。

可変容量素子ＣＶ１は、第１のウィルキンソン型分配合成器における信号伝達経路の分岐点（入力端子ＩＮに対して伝送線路Ｌ１、Ｌ２が共通接続される接続点）に接続されている。より詳細には、可変容量素子ＣＶ１は、一方の電極が信号伝達経路の分岐点に接続され、他方の電極が接地される。可変容量素子ＣＶ１は、制御端子ＣＯＮＴから入力される制御信号（制御電圧）により容量値が制御される。

第１のウィルキンソン型分配合成器の伝送線路Ｌ１、Ｌ２は、その電気長が４分の１波長未満の伝送線路である。この（１／４）波長よりも電気長が短い伝送線路Ｌ１、Ｌ２に（可変）容量素子ＣＶ１を接続することで、伝送線路Ｌ１、Ｌ２及び容量素子ＣＶ１により約（１／４）波長の電気長を実現している。

トランジスタＴＲ１、ＴＲ２は、第１のウィルキンソン型分配合成器より出力される分配信号を増幅して出力する。トランジスタＴＲ１、ＴＲ２は、増幅素子としての入力端に相当するゲートで第１のウィルキンソン型分配合成器からの分配信号を受け、増幅素子としての出力端に相当するドレインより増幅した分配信号を出力する。なお、トランジスタＴＲ１、ＴＲ２のソースは接地されている。

第２のウィルキンソン型分配合成器は、トランジスタＴＲ１、ＴＲ２の出力を同相（等位相）で合成して、得られる合成信号（出力信号）を出力端子ＯＵＴから出力する合成器として機能する。第２のウィルキンソン型分配合成器は、伝送線路（分布定数線路）Ｌ３、Ｌ４、アイソレーション抵抗Ｒ２、及び可変容量素子ＣＶ２を有する。

伝送線路Ｌ３の一端はトランジスタＴＲ１のドレインに接続され、伝送線路Ｌ４の一端はトランジスタＴＲ２のドレインに接続されている。伝送線路Ｌ３、Ｌ４の他端は出力端子ＯＵＴに接続されている。アイソレーション抵抗Ｒ２は、伝送線路Ｌ３及びＬ４の上記一端間に接続されている。

可変容量素子ＣＶ２は、第２のウィルキンソン型分配合成器における信号伝達経路の分岐点（出力端子ＯＵＴに対して伝送線路Ｌ３、Ｌ４が共通接続される接続点）に接続されている。詳細には、可変容量素子ＣＶ２は、一方の電極が信号伝達経路の分岐点に接続され、他方の電極が接地される。可変容量素子ＣＶ２は、制御端子ＣＯＮＴから入力される制御信号（制御電圧）により容量値が制御される。

第２のウィルキンソン型分配合成器の伝送線路Ｌ３、Ｌ４は、その電気長が（１／４）波長未満の伝送線路である。この（１／４）波長よりも電気長が短い伝送線路Ｌ３、Ｌ４に（可変）容量素子ＣＶ２を接続することで、伝送線路Ｌ３、Ｌ４及び容量素子ＣＶ２により約（１／４）波長の電気長を実現している。

入力端子ＩＮより入力された入力信号（高周波信号）は、第１のウィルキンソン型分配合成器において同相等振幅で２つの信号伝達経路の伝送線路Ｌ１、Ｌ２に分配され、分配信号としてトランジスタＴＲ１、ＴＲ２に出力される。分配信号は、トランジスタＴＲ１、ＴＲ２でそれぞれ増幅されて第２のウィルキンソン型分配合成器に出力される。第２のウィルキンソン型分配合成器において、２つの信号伝達経路の伝送線路Ｌ３、Ｌ４を伝送してきた増幅後の高周波信号は、合成されて出力端子ＯＵＴより出力される。

ここで、高出力増幅器１０の制御端子ＣＯＮＴには、入力端子ＩＮより入力される信号の周波数に応じた制御信号（制御電圧）が供給され、可変容量素子ＣＶ１、ＣＶ２の容量値が制御される。具体的には、入力信号の周波数が低いときには容量値が大きくなるように設定し、入力信号の周波数が高いときには容量値が小さくなるように設定する。これにより、入力信号の周波数が低いときには高出力増幅器１０（ウィルキンソン型分配合成器）における整合周波数を低周波数側にシフトさせ、逆に入力信号の周波数が高いときには整合周波数を高周波数側にシフトさせることが可能になり、動作周波数帯域を増大させることができる。

図２は、本実施形態における高出力増幅器の具体的構成の一例を示す図である。この図２において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

図２に示す高出力増幅器２０において、分配器として機能する第１のウィルキンソン型分配合成器は、伝送線路Ｌ１、Ｌ２、アイソレーション抵抗Ｒ１、容量素子Ｃｄｃ１、及び可変容量素子Ｃｖａｒ１を有する。

可変容量素子Ｃｖａｒ１は、第１のウィルキンソン型分配合成器における信号伝達経路の分岐点に対して、信号伝達経路の分岐点と可変容量素子Ｃｖａｒ１を直流的に分離するための容量素子Ｃｄｃ１を介して接続されている。詳細には、可変容量素子Ｃｖａｒ１は、一方の電極が容量素子Ｃｄｃ１の一方の電極に接続され、他方の電極が接地される。容量素子Ｃｄｃ１の他方の電極は、信号伝達経路の分岐点に接続されている。

また、可変容量素子Ｃｖａｒ１及び容量素子Ｃｄｃ１の相互接続点が、抵抗Ｒ３を介して制御端子ＣＯＮＴに接続されており、制御端子ＣＯＮＴから入力される制御信号（制御電圧）により可変容量素子Ｃｖａｒ１の容量値が制御される。

同様に、合成器として機能する第２のウィルキンソン型分配合成器は、伝送線路Ｌ３、Ｌ４、アイソレーション抵抗Ｒ２、容量素子Ｃｄｃ２、及び可変容量素子Ｃｖａｒ２を有する。

可変容量素子Ｃｖａｒ２は、第２のウィルキンソン型分配合成器における信号伝達経路の分岐点に対して、信号伝達経路の分岐点と可変容量素子Ｃｖａｒ２を直流的に分離するための容量素子Ｃｄｃ２を介して接続されている。可変容量素子Ｃｖａｒ２は、一方の電極が容量素子Ｃｄｃ２の一方の電極に接続され、他方の電極が接地される。容量素子Ｃｄｃ２の他方の電極は、信号伝達経路の分岐点に接続されている。

また、可変容量素子Ｃｖａｒ２及び容量素子Ｃｄｃ２の相互接続点が、抵抗Ｒ４を介して制御端子ＣＯＮＴに接続されており、制御端子ＣＯＮＴから入力される制御信号（制御電圧）により可変容量素子Ｃｖａｒ２の容量値が制御される。

図２に示した高出力増幅器２０での入出力波形と可変容量値の関係を図３に示す。図３において、入力波形は入力端子ＩＮより入力される入力信号（高周波信号）の波形を示しており、出力波形は出力端子ＯＵＴより出力される信号（増幅後の高周波信号）の波形を示している。また、可変容量値は、可変容量素子Ｃｖａｒ１、Ｃｖａｒ２の容量値を示している。

図３には、チャープ変調を行った場合を一例として図示しており、入力信号の周波数を高くする方向へのチャープに合わせて、可変容量素子の容量値を小さくしていくように制御する。これにより、入力信号の周波数が高くなるのにあわせて高出力増幅器２０の整合周波数を高周波数側にシフトさせ、広範な周波数帯域において、劣化（図１０に示した１０１、１０２参照。）が見られない良好な増幅波形が得られる。

図４は、図２に示した高出力増幅器２０の動作周波数帯域を説明するための図である。図４には、０．５μｍＧａＮ（gallium nitride）−ＨＥＭＴ（high electron mobility
transistor：高電子移動度トランジスタ）技術を適用した高出力増幅器２０の出力パワーの周波数特性を示している。また、高出力増幅器２０の出力パワーの周波数特性を実線により示すとともに、比較参照のために図９に示した高出力増幅器９０の出力パワーの周波数特性を破線により示す。

高出力増幅器９０では、容量Ｃ１、Ｃ２は大きい容量値を有し、かつその容量値が一定であるため、図４に示されるように動作周波数帯域は範囲Ｂ２に制限される。それに対して、本実施形態における高出力増幅器２０は、ウィルキンソン型分配合成器における信号伝達経路の分岐点に可変容量素子を接続することで、その容量値を変化させることにより整合周波数を変化させることが可能である。したがって、高出力増幅器２０は、図４に示すように高出力増幅器９０と比較して広帯域な動作範囲Ｂ１を有する。

本実施形態における高出力増幅器において、可変容量素子ＣＶ１、ＣＶ２（Ｃｖａｒ１、Ｃｖａｒ２）として適用可能な回路素子の一例を図５に示している。図示したように、本実施形態における可変容量素子としては、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）、バラクタダイオード、及びＭＥＭＳ（Micro
Electro Mechanical Systems）などが適用可能である。要求される仕様やコスト等に応じて、これらの可変容量素子から適宜選択すれば良い。なお、電界効果トランジスタは、例えばＣＭＯＳ、ＩｎＰ（indium phosphide）−ＨＥＭＴ、ＩｎＰ−ＨＢＴ（hetero-junction
bipolar transistor：ヘテロ接合バイポーラトランジスタ）、ＧａＮ−ＨＥＭＴ、及びＳｉＣ（silicon
carbide）−ＨＥＭＴなどが適用可能である。

図６は、制御端子ＣＯＮＴに供給される制御信号を生成する制御回路の構成例を示す図であり、図７は、図６に示した制御回路の動作を説明するための図である。

図６において、２０は本実施形態における高出力増幅器、３０はカプラー、４０は制御回路である。制御回路４０は、分配器４１、位相シフタ４２、ミキサ４３、ローパスフィルタ４４、可変利得増幅器４５、及びレベルシフタ４６を有する。

入力端子ＳＩＮより入力される入力信号（周波数変調されたパルス信号）は、高出力増幅器２０の入力端子ＩＮに供給されるとともに、カプラー３０によって一部が取り出されて制御回路４０内の分配器４１に供給される。分配器４１に供給された信号は、２つの経路に分岐されてミキサ４３のＲＦ（高周波）ポート及びＬＯ（ローカル）ポートに入力される。２つの経路に分岐されて伝送される信号のうち、一方の経路を伝送される信号は位相シフタ４２を介して、すなわち位相シフトされてミキサ４３に入力される。そして、ミキサ４３の出力にローパスフィルタ４４でフィルタ処理を施すことにより、ノードＮＡにおいて、図７に示す信号波形ＮＡが得られる。

さらに、フィルタ４４の出力（信号波形ＮＡで示される信号）におけるパルス内電圧偏差を可変利得増幅器４５によって調整することで、ノードＮＢにおいて、図７に示す信号波形ＮＢが得られる。さらに、可変利得増幅器４５の出力（信号波形ＮＢで示される信号）におけるパルス内電圧レベルをレベルシフタ４６によって調整することで、制御端子ＣＯＮＴに図７に示す信号波形ＣＯＮＴが供給可能となる。

このように制御回路４０は、入力端子ＳＩＮより入力されて高出力増幅器２０に入力される入力信号を基に得た信号に対して電圧偏差及び電圧レベルの調整を行うことで、入力信号の周波数に応じて所望の制御信号を生成し、高出力増幅器２０の制御端子に供給することができる。

これにより、高出力増幅器内の可変容量素子の容量値を制御するために設けた制御端子に、入力信号の周波数に応じた適切な制御信号（制御電圧）を供給することができる。したがって、入力信号の周波数が低いときには可変容量素子の容量値が大きくなるように設定し、入力信号の周波数が高いときには可変容量素子の容量値が小さくなるように設定することが可能になり、本実施形態における高出力増幅器の広帯域動作を実現することができる。

以上、説明したように本実施形態によれば、入力端子ＩＮより入力される入力信号の周波数に応じて可変容量素子の容量値を制御する。これにより、高出力増幅器（より詳細には、ウィルキンソン型分配合成器）における整合周波数を入力信号にあわせて適切に補正し、広帯域な周波数範囲において利得の劣化なく信号を増幅することができ、動作周波数帯域を増大させることができる。

また、本実施形態における高出力増幅器のような半導体回路を製作する場合には、図８に示すようにマスク作製（Ｓ１）、半導体プロセス（Ｓ２）、オンウエハ評価（Ｓ３）、パッケージ工程（Ｓ５）の各工程が順に行われる。例えば、高出力増幅器を製作する場合、オンウエハ評価（Ｓ３）において整合周波数が所望の周波数でないと、従来はマスク作製（Ｓ１）の工程に戻って、工程Ｓ１〜Ｓ３が再び行われる。それに対して、本実施形態によれば、オンウエハ評価（Ｓ３）において整合周波数が所望の周波数でないときには、マスク作製（Ｓ１）の工程に戻らずとも、制御端子に供給する制御電圧調整（Ｓ４）で対応することが可能になり、工期短縮及びコスト削減を図ることができる。

また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明によれば、ウィルキンソン分配合成器における信号伝達経路の分岐点に接続した容量の容量値を制御可能にし、その容量値を入力信号の周波数に応じて制御することで、整合周波数の補正が可能になり、動作周波数帯域を増大させることができる。したがって、広帯域で動作可能な高出力半導体回路を提供することができる。

Claims (14)

1. 入力端子より入力される入力信号を分配し出力する第１のウィルキンソン型分配合成器と、
   上記第１のウィルキンソン型分配合成器の出力を増幅する増幅素子と、
   上記増幅素子の出力を合成し出力信号として出力端子から出力する第２のウィルキンソン型分配合成器とを備え、
   上記第１及び第２のウィルキンソン分配合成器における信号伝達経路の分岐点に可変容量素子を接続したことを特徴とする半導体回路。
2. 上記可変容量素子の容量値を制御するための制御信号が入力される制御端子を備えることを特徴とする請求項１記載の半導体回路。
3. 上記入力信号を基に上記制御信号を生成して上記制御端子に供給する制御回路を備えることを特徴とする請求項２記載の半導体回路。
4. 上記制御回路は、上記入力信号及び位相シフトされた入力信号が入力されるミキサと、
   上記ミキサの出力が入力されるローパスフィルタと、
   上記ローパスフィルタの出力が入力され、その電圧偏差及び電圧レベルを調整し上記制御信号として出力する調整回路とを備えることを特徴とする請求項３記載の半導体回路。
5. 上記入力信号の周波数に応じて、上記可変容量素子の容量値が制御されることを特徴とする請求項１記載の半導体回路。
6. 上記可変容量素子は、上記入力信号の周波数が低いときには容量値を大きくし、入力信号の周波数が高いときには容量値を小さくするように制御されることを特徴とする請求項５記載の半導体回路。
7. 上記第１及び第２のウィルキンソン分配合成器における信号伝達経路の分岐点に、容量素子を介して上記可変容量素子を接続したことを特徴とする請求項１記載の半導体回路。
8. 上記可変容量素子が電界効果トランジスタであることを特徴とする請求項１記載の半導体回路。
9. 上記可変容量素子がバラクタダイオードであることを特徴とする請求項１記載の半導体回路。
10. 上記可変容量素子がＭＥＭＳ（Micro Electro
    Mechanical Systems）素子であることを特徴とする請求項１記載の半導体回路。
11. 入力端子に一端が接続される第１及び第２の伝送線路、並びに上記第１及び第２の伝送線路に係る分岐点に一方の電極が接続され、他方の電極が接地される第１の可変容量素子を有する分配器と、
    上記第１の伝送線路の他端に入力端が接続される第１の増幅素子と、
    上記第２の伝送線路の他端に入力端が接続される第２の増幅素子と、
    上記第１及び第２の増幅素子の出力端に一端がそれぞれ接続され、他端が出力端子に接続される第３及び第４の伝送線路、並びに上記第３及び第４の伝送線路に係る分岐点に一方の電極が接続され、他方の電極が接地される第２の可変容量素子を有する合成器とを備えることを特徴とする半導体回路。
12. 上記分配器は、上記第１及び第２の伝送線路に係る分岐点に一方の電極が接続される第１の容量素子をさらに有し、上記第１の可変容量素子の上記一方の電極が上記第１の容量の他方の電極に接続され、
    上記合成器は、上記第３及び第４の伝送線路に係る分岐点に一方の電極が接続される第２の容量素子をさらに有し、上記第２の可変容量素子の上記一方の電極が上記第２の容量の他方の電極に接続されることを特徴とする請求項１１記載の半導体回路。
13. 上記第１及び第２の可変容量素子の容量値を制御するための制御電圧が供給される制御端子を備え、
    上記第１の可変容量素子及び上記第１の容量素子の相互接続点、並びに上記第２の可変容量素子及び上記第２の容量素子の相互接続点が上記制御端子にそれぞれ接続されることを特徴とする請求項１２記載の半導体回路。
14. 上記伝送線路の各々は、電気長が４分の１波長未満であることを特徴とする請求項１１記載の半導体回路。
    

Images