JPWO2007063643A1 - 自動調整回路およびフィルタ回路 - Google Patents
自動調整回路およびフィルタ回路 Download PDFInfo
- Publication number
- JPWO2007063643A1 JPWO2007063643A1 JP2007547864A JP2007547864A JPWO2007063643A1 JP WO2007063643 A1 JPWO2007063643 A1 JP WO2007063643A1 JP 2007547864 A JP2007547864 A JP 2007547864A JP 2007547864 A JP2007547864 A JP 2007547864A JP WO2007063643 A1 JPWO2007063643 A1 JP WO2007063643A1
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- input
- circuit
- replica
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims abstract description 53
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 230000000295 complement effect Effects 0.000 claims 2
- 238000007599 discharging Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 15
- 102100031476 Cytochrome P450 1A1 Human genes 0.000 description 13
- 101000941690 Homo sapiens Cytochrome P450 1A1 Proteins 0.000 description 13
- 238000013459 approach Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 6
- 101150110298 INV1 gene Proteins 0.000 description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101000835634 Homo sapiens Tubulin-folding cofactor B Proteins 0.000 description 3
- 102100026482 Tubulin-folding cofactor B Human genes 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
Description
(b)入力信号として、参照信号、または、レプリカから出力される信号が入力されるとともに、クロック信号として、参照信号、または、レプリカから出力される信号が入力され、クロック信号に同期して積分動作を行い、出力をレプリカおよびフィルタ本体の周波数特性調整端子に与える積分回路とを有し、
(c)積分回路に入力されるクロック信号と入力信号は、90度の位相差を持つことを特徴とする、周波数特性の自動調整回路。
(第1の実施形態)
図3は、本発明の第1の実施形態の自動調整回路の構成を示す図である。この自動調整回路は、フィルタ回路の内部に設けられている。
図9は、第1の実施形態を具体的に示した実施例である。
図10は、本発明の第2の実施形態の自動調整回路の構成を示す図である。この自動調整回路は、フィルタ回路の内部に設けられている。図10において、図3と同様の素子およびブロックには、同じ名称および番号が記されている。
図12は、本発明の第3の実施形態の自動調整回路の構成を示す図である。この自動調整回路は、フィルタ回路の内部に設けられている。図12において、図3と同様の素子およびブロックには、同じ名称および番号が記されている。
図14は、本発明の第4の実施形態の自動調整回路の構成を示す図である。この自動調整回路は、フィルタ回路の内部に設けられている。図14において、図3と同様の素子およびブロックには、同じ名称および番号が記されている。
Claims (16)
- 周波数特性を調整する自動調整回路であって、
調整対象の回路を構成する回路ブロックもしくはその一部で構成されたレプリカと、
1つもしくは複数の外部参照信号と該外部参照信号が入力された前記レプリカの1つもしくは複数の出力信号のいずれかの信号を、クロック信号と入力信号として用い、前記クロック信号に同期して前記入力信号の積分を行う積分回路とを有することを特徴とする、自動調整回路。 - 前記レプリカの出力信号は、前記外部参照信号との位相遅延差が90度の整数倍であることを特徴とする、請求項1記載の自動調整回路。
- 前記レプリカは、2次バイクアッド回路で構成されたことを特徴とする、請求項1に記載の自動調整回路。
- 前記外部参照信号は、矩形波であることを特徴とする、請求項1に記載の自動調整回路。
- 前記積分回路は、
前記入力信号が入力される、2つの入力端子と、
前記クロック信号が入力される、同期用のクロック端子とを有し、
前記2つの入力端子にそれぞれ入力された前記入力信号の積分値の比較結果に応じて、2種類の信号のいずれかを出力することを特徴とする、請求項1に記載の自動調整回路。 - 前記積分回路は、
前記入力信号が入力される、2つの入力端子と、
前記クロック信号が入力される、同期用のクロック端子とを有し、
前記2つの入力端子にそれぞれ入力された前記入力信号の積分値の差分に応じて、信号を出力することを特徴とする、請求項1に記載の自動調整回路。 - 前記レプリカは、相補的な2つの入力信号を1組として入力し、相補的な2つの出力信号を1組として出力する差動回路であることを特徴とする、請求項1に記載の自動調整回路。
- 前記積分回路の出力端子は、前記レプリカの周波数特性を調整する調整端子に接続されたことを特徴とする、請求項1に記載の自動調整回路。
- 前記積分回路の出力端子に並列に接続された容量を有することを特徴とする、請求項1に記載の自動調整回路。
- 前記レプリカの出力端子には、前記積分回路の入力に適するように、信号波形を整形する整合回路が直列に接続されていることを特徴とする、請求項1に記載の自動調整回路。
- 前記整合回路は、サイン波を矩形波に変換する機能を持つことを特徴とする、請求項10記載の自動調整回路。
- 前記積分回路は、前記外部参照信号と該外部参照信号に対して180度の位相遅延を持つ前記レプリカの出力信号とが前記入力信号として入力され、前記外部参照信号に対して90度の位相遅延を持つ前記レプリカの出力信号が前記クロック信号として入力されることを特徴とする、請求項1に記載の自動調整回路。
- 前記積分回路は、第1の外部参照信号と該第1の外部参照信号に対して180度の位相遅延を持つ第2の外部参照信号とが前記入力信号として入力され、前記第1の外部参照信号に対して90度の位相遅延を持つ前記レプリカの出力信号が前記クロック信号として入力されることを特徴とする、請求項1に記載の自動調整回路。
- 前記積分回路は、前記外部参照信号に対して90度の位相遅延を持つ前記レプリカの出力信号と前記外部参照信号に対して270度の位相遅延を持つ前記レプリカの出力信号とが前記入力信号として入力され、前記外部参照信号が前記クロック信号として入力されることを特徴とする、請求項1に記載の自動調整回路。
- 前記積分回路は、
入力される信号のハイ/ローに応じて、出力端子で電流の吐き出しもしくは引き込みを行う第1および第2のチャージポンプと、
スイッチング端子へ入力される信号のハイ/ローに応じて入力端子と出力端子間を短絡もしくは開放する第1および第2のスイッチ回路と、
反転回路と、
容量とを有し、
前記第1のチャージポンプの出力端子と前記第2のチャージポンプの出力端子と前記第1のスイッチ回路の入力端子とが接続され、
前記第1のスイッチ回路の出力端子に、前記容量と前記第2のスイッチ回路の入力端子とが並列に接続され、
前記第2のスイッチ回路のスイッチング端子に、前記反転回路の出力端子が接続され、
前記反転回路の入力端子に、前記第1のスイッチ回路のスイッチング端子が接続されたことを特徴とする、請求項1に記載の自動調整回路。 - 請求項1に記載の自動調整回路を有し、
前記調整対象の回路の周波数特性を調整する調整端子と、前記レプリカの周波数特性を調整する調整端子とが、直接、もしくは、前記2つの調整端子間に直列的もしくは並列的に他の回路が接続された状態で、接続されたことを特徴とするフィルタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007547864A JP4844760B2 (ja) | 2005-11-29 | 2006-10-10 | 自動調整回路、フィルタ回路、および周波数特性自動調整方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343921 | 2005-11-29 | ||
JP2005343921 | 2005-11-29 | ||
JP2007547864A JP4844760B2 (ja) | 2005-11-29 | 2006-10-10 | 自動調整回路、フィルタ回路、および周波数特性自動調整方法 |
PCT/JP2006/320185 WO2007063643A1 (ja) | 2005-11-29 | 2006-10-10 | 自動調整回路およびフィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007063643A1 true JPWO2007063643A1 (ja) | 2009-05-07 |
JP4844760B2 JP4844760B2 (ja) | 2011-12-28 |
Family
ID=38091983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007547864A Active JP4844760B2 (ja) | 2005-11-29 | 2006-10-10 | 自動調整回路、フィルタ回路、および周波数特性自動調整方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7924068B2 (ja) |
JP (1) | JP4844760B2 (ja) |
WO (1) | WO2007063643A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7393181B2 (en) * | 2004-09-17 | 2008-07-01 | The Penn State Research Foundation | Expandable impeller pump |
EP2141806A1 (en) * | 2008-07-02 | 2010-01-06 | Abilis Systems Sarl | System for automatic tuning of an analogue filter |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0693594B2 (ja) * | 1989-02-16 | 1994-11-16 | 株式会社東芝 | アナログフィルタの自動調整回路 |
JPH03173217A (ja) | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | フィルタの自動調整装置 |
US5239561A (en) * | 1991-07-15 | 1993-08-24 | National Semiconductor Corporation | Phase error processor |
JPH05299971A (ja) | 1992-04-20 | 1993-11-12 | Toshiba Corp | Icフィルタのばらつき補正システム |
JPH06209231A (ja) | 1993-01-11 | 1994-07-26 | Hitachi Ltd | 信号処理用アクティブフィルタの自動特性調整回路 |
JP3377057B2 (ja) | 1993-03-01 | 2003-02-17 | 日本電信電話株式会社 | 位相同期回路 |
JPH0750555A (ja) * | 1993-08-09 | 1995-02-21 | Asahi Kasei Micro Syst Kk | 適応フィルタ |
JPH0998446A (ja) | 1995-09-29 | 1997-04-08 | Sony Corp | フィルタ回路 |
JP3335872B2 (ja) | 1997-05-20 | 2002-10-21 | 株式会社東芝 | 時定数調整回路 |
JPH11186875A (ja) | 1997-12-24 | 1999-07-09 | Sony Corp | フイルタ回路 |
JP2000082937A (ja) | 1998-09-07 | 2000-03-21 | Hitachi Ltd | 時分割アナログフィルタ制御方法および磁気ディスクシステム |
JP2002076842A (ja) | 2000-08-30 | 2002-03-15 | Sony Corp | フィルタ装置、フィルタ制御方法、及び受信装置 |
JP4597341B2 (ja) | 2000-09-28 | 2010-12-15 | 旭化成エレクトロニクス株式会社 | gm−Cフィルタ |
JP2003060485A (ja) * | 2001-08-14 | 2003-02-28 | Sony Corp | 能動フィルタ回路 |
JP2003124783A (ja) * | 2001-10-10 | 2003-04-25 | Mitsubishi Electric Corp | Gm−Cフィルタ |
JP2003188683A (ja) * | 2001-12-19 | 2003-07-04 | Sony Corp | アナログフィルタ回路およびこれを用いたディスク装置 |
US7051063B2 (en) * | 2002-05-03 | 2006-05-23 | Atheros Communications, Inc. | Integrated low power channel select filter having high dynamic range and bandwidth |
JP2003347901A (ja) | 2002-05-28 | 2003-12-05 | Hitachi Ltd | 周波数特性の自動調整機能を有するフィルタ回路 |
JP2004227731A (ja) | 2003-01-27 | 2004-08-12 | Hitachi Ltd | 半導体集積回路および媒体記録再生装置 |
JP4277979B2 (ja) * | 2003-01-31 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
2006
- 2006-10-10 US US12/085,230 patent/US7924068B2/en active Active
- 2006-10-10 JP JP2007547864A patent/JP4844760B2/ja active Active
- 2006-10-10 WO PCT/JP2006/320185 patent/WO2007063643A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20090167372A1 (en) | 2009-07-02 |
JP4844760B2 (ja) | 2011-12-28 |
WO2007063643A1 (ja) | 2007-06-07 |
US7924068B2 (en) | 2011-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2437193C (en) | Bias circuit for maintaining a constant value of transconductance divided by load capacitance | |
JP2023074039A (ja) | 積分回路 | |
JP2002163894A (ja) | サンプル・ホールド回路およびa/d変換器 | |
EP1900101B1 (en) | Switched capacitor system with and method for output glitch reduction | |
US6940348B2 (en) | Differential amplifier circuit with common mode output voltage regulation | |
CN111030630A (zh) | 一种利用开关电容校准片上rc时间常数的电路和方法 | |
US5963158A (en) | Current amplifier and current mode analog/digital converter using the same | |
US9160293B2 (en) | Analog amplifiers and comparators | |
JPH0454407B2 (ja) | ||
JP2013219569A (ja) | トランスコンダクタンス調整回路、回路装置及び電子機器 | |
CN116232331A (zh) | 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器 | |
WO2016203522A1 (ja) | 逐次比較型a/d変換装置 | |
JP4844760B2 (ja) | 自動調整回路、フィルタ回路、および周波数特性自動調整方法 | |
US6166581A (en) | Differential integrator having offset and gain compensation, not requiring balanced inputs | |
US5982214A (en) | Variable delay circuit | |
US11855651B2 (en) | Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC) | |
Waltari et al. | A 10-bit 220-MSample/s CMOS sample-and-hold circuit | |
JPS6365172B2 (ja) | ||
JP5616781B2 (ja) | スイッチトキャパシタ型積分器 | |
JP3907633B2 (ja) | Nic回路及びadc回路 | |
EP2293434A1 (en) | Switched amplifier circuit arrangement and method for switched amplification | |
WO2021211780A1 (en) | Current-based track and hold circuit | |
JP2013236204A (ja) | 回路装置及び電子機器 | |
JP2002198755A (ja) | 可変利得増幅回路 | |
CN112436840A (zh) | 一种采样保持电路以及包含其的模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4844760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |