JP2002163894A - サンプル・ホールド回路およびa/d変換器 - Google Patents
サンプル・ホールド回路およびa/d変換器Info
- Publication number
- JP2002163894A JP2002163894A JP2000357698A JP2000357698A JP2002163894A JP 2002163894 A JP2002163894 A JP 2002163894A JP 2000357698 A JP2000357698 A JP 2000357698A JP 2000357698 A JP2000357698 A JP 2000357698A JP 2002163894 A JP2002163894 A JP 2002163894A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- circuit
- differential
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
ホールド回路において、動作安定性を高めるとともに差
動出力信号の中心値の平衡点の変動を抑え、A/D変換
器の安定性、精度を向上させる。 【解決手段】 完全差動型演算増幅回路1の入力端子I
N1、IN2にそれぞれ同相帰還用ホールド容量CF
1、CF2を接続した同相帰還回路2を設け、サンプル
期間において完全差動型演算増幅回路1の入力端子IN
1、IN2と出力端子OUT1、OUT2との間を接続
するリセットスイッチRS1、RS2を介して同相帰還
用ホールド容量CF1、CF2をチャージして出力端子
OUT1、OUT2からの差動出力信号の中心値の平衡
点を定め、ホールド期間中には差動出力信号に係わらず
同相帰還用ホールド容量CF1、CF2にチャージされ
た電荷により、差動出力信号の中心値の平衡点を維持す
る。
Description
ド回路及びこれを用いたA/D(Analog to Digital)
変換器に関し、特に完全差動型演算増幅回路を用いたサ
ンプル・ホールド回路及びこれを用いたA/D変換器に
関するものである。
換器にあっては、完全差動型演算増幅回路を含むサンプ
ル・ホールド回路が用いたものがある。例えば、パイプ
ライン方式のA/D変換器において用いられている。パ
イプライン方式のA/D変換器は、図4に示すように、
nビットのPCM(Pulse Code Modulation)データの
MSB(Most Significant Bit)からLSB(Least Si
gnificant Bit)までのビット毎にA/D変換セルSn
〜S1で順次値を特定するものである。各ビット毎のA
/D変換セルSk(k=n,n−1,n−2・・・1)
はそれぞれ特定したビットの値を順次シフトさせるラッ
チlk1、・・lkk-1、lkkを備え、各ビット毎のA/D
変換セルの最終段のラッチlnn、ln-1n-1、・・・、l
11からMSB〜LSBの各ビットの値を出力する。
クで示すと、1ビットADC(Analog to Digital Conv
erter)をなすコンパレータCOと、コンパレータCO
の判定結果“1”、“0”に対応した電圧分を入力から
減算する減算器d0と、減算器d0の出力電圧をサンプ
ルしてその2倍値を出力するサンプル・ホールド回路s
h0とからなっている。1段目のA/D変換セルSnの
コンパレータCOで所定の基準電圧と入力電圧とを比較
し、入力電圧が大のときはMSBを“1”としてラッチ
ln1に与え、減算器d1にてMSB“1”に対応する電
圧分を入力電圧から減算し、減算器d0の出力をサンプ
ル・ホールド回路sh0で2倍して減算器d0の出力を
1ビット桁上げしたことに相当する出力電圧を次段のA
/D変換セルSn-1に与える。同様に次段以降のA/D
変換セルSn-1、Sn-2、・・・S1でMSBより下位の
ビットが定められる。所定のサンプリングクロックに従
ってA/D変換セルSn、Sn-1、・・・S1で定まる値
は、図示しないサンプリングクロックに従ってそれぞれ
のラッチ段でシフトされ、最終段からMSB〜LSBの
各ビットの値が出力されるのである。
算増幅回路を備えたサンプル・ホールド回路を用い、減
算器d0とサンプル・ホールド回路sh0との機能を兼
ねた構成をとっている。これは、図5に示すように完全
差動型演算増幅回路51の負入力端子である第1の入力
端子IN1と正出力端子である第1の出力端子OUT1
との間に第1のスイッチ容量網CS1を設け、第1の入
力端子IN1と第1の出力端子OUT1との間に第1の
リセットスイッチRS1を設けてある。第1のスイッチ
容量網CS1は一方の端子を第1の入力端子IN1に接
続した容量C1、C2と、容量C1の他方の端子をサン
プル・ホールド回路の入力端子IN0と基準電圧端子R
efと第1の出力端子OUT1とに選択的に接続するス
イッチSW1と、容量C2の他方の端子をサンプル・ホ
ールド回路sh1の入力端子IN0と基準電圧端子Re
f’と完全差動型演算増幅回路51の正出力端子である
第1の出力端子OUT1とに選択的に接続するスイッチ
SW2とよりなる。完全差動型演算増幅回路51の正入
力端子としての第2の入力端子IN2と負出力端子とし
ての第2の出力端子OUT2との間には、第1のスイッ
チ容量網CS1と同様の第2のスイッチ容量網CS2を
設け、第2の入力端子と第2の出力端子との間に第2の
リセットスイッチRS2が設けられる。第2のスイッチ
容量網CS2は、一方の端子を第2の入力端子IN2に
接続した等しい容量値の容量C1’、C2’と、容量C
1’の他方の端子をサンプル・ホールド回路の差動入力
端子の他方である入力端子IN0’と基準電圧端子Re
f’と第2の出力端子OUT2とに選択的に接続するス
イッチSW3と、容量C2’の他方の端子をサンプル・
ホールド回路sh1の差動入力端子の他方のである入力
端子IN0’と基準電圧端子Refと完全差動型演算増
幅回路1の負出力端子である第2の出力端子OUT2と
に選択的に接続するスイッチSW4とからなる。
路sh1は、その入力端子IN0、IN0’にコンパレ
ータCOの入力端子を接続してA/D変換セルSkを構
成してある。後述するホールド期間において、コンパレ
ータCOの出力により第1のスイッチ容量網CS1のス
イッチSW1、SW2、第2のスイッチ容量網CS2の
スイッチSW3、SW4を制御することにより、上述の
減算動作を可能としてある。サンプル・ホールド回路s
h1の出力端子OUT1、OUT2に、同様のA/D変
換セルSk-1のサンプル・ホールド回路sh1の入力端
子IN0、IN0’および、コンパレータCOを接続し
て、A/D変換セルSkは後段のA/D変換セルSk-1に
接続され、図4に示したパイプライン方式のA/D変換
器が構成される。
細は次の通りである。サンプル期間では、図7(a)に
示すように第1、第2のリセットスイッチRS1、RS
2をオンとし、第1のスイッチ容量網CS1において、
入力端子IN0と入力端子INとの間に容量C1、C2
を並列に導通させる。第2のスイッチ容量網CS2にお
いても同様に接続する。入力端子IN1の電圧をVtと
し、入力端子IN0に入力される入力電圧をVinとし、
容量C1、C2の容量値を等しくCとすると、容量C
1、C2に蓄積される電荷の総和Qは、
に第1、第2のリセットスイッチRS1、RS2をオフ
とし、第1のスイッチ容量網CS1において、コンパレ
ータCOの出力に応じて、容量C1の他方の端子を入力
端子IN0から遮断して基準電圧端子Refに導通さ
せ、容量C2の他方の端子を入力端子IN0から遮断し
て第1の出力端子OUT1に導通させるか、あるいは容
量C2の他方の端子を入力端子IN0から遮断して基準
電圧端子Ref’に導通させ、容量C1の他方の端子を
入力端子IN0から遮断して第1の出力端子OUT1に
導通させる。第2のスイッチ容量網CS2も同様に接続
する。基準電圧端子Refの電圧をVref、第1の出力
端子OUT1の電圧をVoutとすると、容量C1、C2
に蓄積される電荷の総和Qは、
は保存されており、
プルした値の2倍値を出力する。これは、コンパレータ
COの出力が“0”であって減算器d0による減算を要
しない場合に相当する。コンパレータCOの出力が
“1”であって減算器d0による減算を必要とする場合
は、Vrefを適当な値のVref’にすることによって減算
動作が実現される。すなわち、基準電圧端子Refに代
わって、その電圧をVref’とした基準電圧端子Re
f’の側にスイッチSW2をオンとする。第2の入力端
子IN2、第2の出力端子OUT2の間における第2の
スイッチ容量網CS2、第2のリセットスイッチRS2
についても、これと同様の動作であるが、極性の違いか
ら、ホールド期間において、コンパレータCOの出力が
“0”の場合に容量C1’の他方の端子はRef’に接
続されてVref’が印加され、コンパレータCOの出力
が“1”の場合には、容量C2’の他方の端子はRef
に接続されてVrefが印加される。なお、実際には完全
差動型演算増幅回路は出力はオフセットを有してあり、
Vref、Vref’はオフセットを相殺する値(例えば、V
ref=0.5V、Vref’=1.5V)とされる。
増幅回路51は、1組の差動入力端子である第1、第2
の入力端子IN1、IN2に入力された入力信号の差を
増幅して出力する第1の出力端子OUT1と、上記入力
信号の差を反転増幅して出力する第2の出力端子OUT
2とからなる、1組の差動出力端子を持っている。上記
差動入力端子は、1組の入力信号の相対的な差のみを信
号成分として取り出す。他方、上記差動出力端子は、上
記1組の入力信号の相対的な差を増幅した結果を、1組
の出力信号の相対的な差において出力する。しかし、こ
のままでは上記1組の差動出力信号の中心値(絶対値)
は、一意には決まらない。そこで、図5に示されるよう
に第1の出力端子OUT1と第2の出力端子との間は、
同相帰還回路52が設けられ、制御端子clに発生する
出力バイアス制御信号によって完全差動型演算増幅回路
51の内部の出力バイアス回路を制御し、上記1組の差
動出力信号の中心値が一意に保つ。
力部を例示したものである。出力部はカスコード増幅回
路81からなり、その出力バイアス回路82に与えられ
る出力バイアス制御信号によって上記1組の差動出力信
号の中心値が制御される。同相帰還回路52は、完全差
動型演算増幅回路51の1組の差動出力信号である出力
端子OUT1、OUT2からの出力を受けて、上記1組
の差動出力信号の中心値の変動を抑制し一定の値に保つ
ように作用する出力バイアス制御信号を、完全差動型演
算増幅回路51の出力バイアス回路82に対して帰還し
ている。
例を示している。これらは共通して、完全差動型演算増
幅回路の1組の差動出力電圧(便宜上、Vx、Vyとす
る。)を、同相帰還回路の入力としている。図9の回路
が同相帰還回路52として用いられている場合の、回路
動作を考える。この帰還系における完全差動型演算増幅
回路の差動出力信号の中心値の平衡点を、(Vx+V
y)/2≡V0とし、このときMOSトランジスタM
1、M2を流れる電流の和をI0とする。いま、上記差
動出力信号の中心値がV0からΔVだけ上昇したとする
と、M1、M2を流れる電流の和はI0に対しΔI増加
する。この電流増加は、トランジスタM3と出力バイア
ス回路とで構成されるカレントミラーを介して、完全差
動型演算増幅回路の出力引き込み電流値の増加となり、
上記差動出力信号の中心値を引き下げようとする。同様
に、V0からΔVだけ下降した場合には、上記帰還系は
差動出力信号の中心値を引き上げようとする。
2として用いることによって、完全差動型演算増幅回路
の差動出力信号の中心値の変動を抑制し一定の値に保つ
効果が得られる。
は次のような問題点を有している。すなわち差動出力信
号Vx=(V0+v)、Vy=(V0−v)において、差
動出力振幅vが大きくなると(Vx+Vy)/2=V0
であるにもかかわらず、M1、M2を流れる電流の和
は、vに依存してI0からずれていく。この問題点は次
のように説明される。トランジスタM1、M2のドレイ
ン電圧はM1、M2のゲート電圧Vx、Vyよりも高い
ので、M1、M2は飽和領域にある。このとき、M1、
M2のゲート・ソース間電圧をそれぞれVgs1、 Vgs
2、ドレイン電流をそれぞれIds1、Ids2とすると、
る。出力中心値がV0で、かつ、Vgs1=Vgs2≡Vgsの
時の、電流の総和をI0とすると、
とすると、中心値はΔVによっては変化せず、したがっ
てV0であるが、このときの電流は、
号の振幅が大きいとき、上記差動出力信号の中心値がV
0であっても、M1、M2を流れる電流の和がI0からず
れてしまうことを示している。この電流変化は完全差動
型演算増幅回路の出力バイアス回路に帰還されて、中心
電圧値V0の変化を引き起こす。このように、図2にお
いて図3の同相帰還回路を用いた場合、出力振幅によっ
て平衡点が変動するという問題点を有していることが分
かる。
心値V0を外部印加電圧VCMによって制御するために、
図9に示した同相帰還回路にトランジスタM4、M5、
M6および2つの電流源を追加して、差動構成にしたも
のである。ただし、差動構成にするために、M1、M
2、M4、M5はM3、M6に対して逆極性のMOSト
ランジスタとなっている。この極性の反転に対応して、
M3ではなくM6が出力バイアス回路への帰還路を与え
ている。この回路構成においても、M1、M2のゲート
電圧変化とM1、M2を流れる電流の和との関係は、図
3の回路における議論と本質的に同じであり、図10の
構成においても出力振幅によって平衡点が変動するとい
う問題点を有している。
他の構成を示している。この構成では、完全差動型演算
増幅回路の差動出力信号Vx、Vyに対して、MOSト
ランジスタM1、M2のドレイン電圧は十分に低く、し
たがってM1、M2は線形領域で動作している。線形領
域におけるMOSトランジスタの出力抵抗Rは、
x、VyであるMOSトランジスタM1,M2の共通の
ドレインから見た出力抵抗値R0は、M1、M2それぞ
れの出力抵抗の並列接続によって得られ、
v)、Vy=(V0−v)とおくと、振幅vの大きさに
よらず、
路の出力バイアス回路のソース抵抗値として帰還させる
ことにより、上記完全差動型演算増幅回路の差動出力信
号の中心値を平衡点に保つことができる。すなわち、た
とえば上記差動出力信号の中心値が上昇するとR0が減
少し、出力バイアス回路のソース抵抗値R0が下がるこ
とによって、引き込み電流が増加して上記差動出力信号
の中心値の上昇を抑制する。図11の同相帰還回路は、
図9、図10の同相帰還回路と比較して、上記差動出力
信号の振幅vに対する依存性がきわめて小さく、R0の
近似式においては振幅vに対する依存性は無視できる。
の回路を用いる場合、(Vx+Vy―2Vth)はVd
sに対して十分大きいとはいえない。M1、M2のドレ
イン電圧Vdsは出力バイアス回路のソース電圧でもあ
り、このソース電圧は上記差動出力信号の振幅の影響を
受ける。上記ドレイン電圧Vdsが変化すると、R0が
変化して差動出力信号の中心値を変化させるが、この変
化は(Vx+Vy)の値の変化としてR0に帰還され、
R0をさらに変動させることになる。このように、図1
1の同相帰還回路においても、完全差動型演算増幅回路
の差動出力信号の振幅によって上記差動出力信号の中心
値の平衡点が変動するという問題点を有していることが
分かる。
1においては次のような問題が生じる。まず、完全差動
型演算増幅回路51の差動出力信号の振幅によって上記
差動出力信号の中心値の平衡点が変動しない場合を考え
る。サンプル期間中の容量C1、C2は、互いに並列接
続されてなる2つの端子の両方に直流電流路を与えられ
ている。このため、容量C1、C2は、上記2つの端子
の電位差に応じた電荷を蓄積する。ホールド期間になる
と容量C1、C2は、それぞれの一方の端子を、直流電
流路のない完全差動型演算増幅回路の第1の入力端子に
接続される。このため、ホールド期間においては、容量
C1、C2に蓄積された電荷の総和が保存される。上述
したように容量C1、C2に蓄積された電荷の総和Q
は、
信号の振幅によって上記差動出力信号の中心値の平衡点
がΔV0だけ変動する場合を考える。サンプル期間中の
回路の結線状態はΔV0がゼロのときと同じくリセット
状態にあるので、式10で表したのと同じだけの電荷が
蓄積される。ホールド期間においては、上記差動出力信
号の振幅に依存して平衡点がΔV0変動する。この時の
上記完全差動型演算増幅回路の第1の入力端子の電圧を
Vt'とすると、容量C1、C2に蓄積されている電荷
の総和Q'は、
荷の総量は、ホールド期間において保存されるから、Q
=Q'でなくてはならない。式10と式11とから、
力振幅に依存する、出力中心値の平衡点の変動が、ホー
ルド期間中に完全差動型演算増幅回路51の第1の入力
端子IN1に正帰還されることを示している。すなわ
ち、サンプル・ホールド回路sh1において、リセット
スイッチまたは容量C1または容量C2による帰還接続
方法、および出力中心値を所定の平衡点に安定させるた
めの同相帰還回路による帰還接続方法が、すべて負帰還
接続であるにもかかわらず、平衡点自身の変動は必ず正
帰還になることが分かる。この正帰還は、上記完全差動
型演算増幅回路51の第2の入力端子IN2にも同様に
与えられるので、大部分は差動増幅動作によって除去さ
れるため、直ちに悪影響を及ぼすわけではないが、帰還
系の安定面からいって好ましくない。加えて、上記差動
出力信号の中心値の平衡点の変動は、後段のコンパレー
タの判定を誤らせる原因となる。
の出力端子OUT1、OUT2間に同相帰還回路を接続
する完全差動型演算増幅回路を用いた、従来のサンプル
・ホールド回路には、安定面と精度面において、問題を
有していた。
演算増幅回路と、上記完全差動型演算増幅回路の差動入
力端子の一方をなす第1の入力端子と上記完全差動型演
算増幅回路の差動出力端子の一方をなす第1の出力端子
との間に接続された第1のリセットスイッチと、上記完
全差動型演算増幅回路の差動入力端子の他方をなす第2
の入力端子と上記完全差動型演算増幅回路の差動出力端
子の他方をなす第2の出力端子との間に接続された第2
のリセットスイッチと、上記第1の入力端子と上記第1
の出力端子との間に接続されかつ第3の入力端子を持つ
第1のスイッチ容量網と、上記第2の入力端子と上記第
2の出力端子との間に接続されかつ第4の入力端子を持
つ第2のスイッチ容量網とを備え、上記第3および第4
の入力端子を1組の差動入力端子とし、上記第1および
第2の出力端子を1組の差動出力端子とするサンプル・
ホールド回路であって、上記第1の入力端子、上記第2
の入力端子にそれぞれ接続した第1および第2の同相帰還
用ホールド容量を有し、上記第1および第2の入力端子
の電圧に応じて上記第1および第2の出力端子の出力電
圧の中心値を所定の値に維持する同相帰還回路を設け
る。
を第1のMOSトランジスタのゲート端子および上記第
1の同相帰還用ホールド容量に接続し、上記第1の同相
帰還用ホールド容量の他端を接地し、上記第1のMOS
トランジスタのソース端子を接地または電源端子に接続
するとともに、上記第2の入力端子を、第2のMOSト
ランジスタのゲート端子および上記第2の同相帰還用ホ
ールド容量に接続し、上記第2の同相帰還用ホールド容
量の他端を接地し、上記第2のMOSトランジスタのソ
ース端子を接地または電源端子に接続するとともに、上
記第1のMOSトランジスタのドレイン端子と上記第2
のMOSトランジスタのドレイン端子とを接続して制御
端子として当該制御端子からの出力に応じて上記第1お
よび第2の出力端子の出力電圧の中心値を所定の値に維
持することが好ましい。
・ホールド回路の複数個を、前段のサンプル・ホールド
回路の差動出力端子を後段のサンプル・ホールド回路の
差動入力端子として接続し、当該接続点の出力を所定の
基準値と比較してPCMデータの各ビットの値として得
るパイプライン方式のA/D変換器を構成することも好
ましい。
例に基づき詳細に説明する。図1は本発明の実施例のサ
ンプル・ホールド回路の構成を示す回路図である。完全
差動型演算増幅回路1の負入力端子である第1の入力端
子IN1と正出力端子である第1の出力端子OUT1と
の間に第1のスイッチ容量網CS1を設け、第1の入力
端子IN1と第1の出力端子OUT1との間に第1のリ
セットスイッチRS1が設けられる。第2の入力端子I
N2と第2の出力端子OUT2との間に第2のスイッチ
容量網CS2を設け、第2の入力端子IN2と第2の出
力端子OUT2との間に第2のリセットスイッチRS2
が設けられる。
を第1の入力端子IN1に接続した等しい容量値の容量
C1、C2と、容量C1の他方の端子をサンプル・ホー
ルド回路の差動入力端子の一方である入力端子IN0と
基準電圧端子Refと第1の出力端子OUT1とに選択
的に接続するスイッチSW1と、容量C2の他方の端子
をサンプル・ホールド回路の差動入力端子の一方である
入力端子IN0と基準電圧端子Ref’と完全差動型演
算増幅回路1の正出力端子である第1の出力端子OUT
1とに選択的に接続するスイッチSW2とからなる。
子を第2の入力端子IN2に接続した等しい容量値の容
量C1’、C2’と、容量C1’の他方の端子をサンプ
ル・ホールド回路の差動入力端子の他方である入力端子
IN0’と基準電圧端子Ref’と第2の出力端子OU
T2とに選択的に接続するスイッチSW3と、容量C
2’の他方の端子をサンプル・ホールド回路の差動入力
端子の他方のである入力端子IN0’と基準電圧端子R
efと完全差動型演算増幅回路1の負出力端子である第
2の出力端子OUT2とに選択的に接続するスイッチS
W4とからなる。
2は、完全差動型演算増幅回路1の第1の入力端子IN
1と第2の入力端子IN2との間に設けられる。同相帰
還回路2は、第1の入力端子IN1と電源端子VSS
(0V)との間に設けられた第1の同相帰還用ホールド
容量CF1と、第2の入力端子IN2と電源端子VSS
との間に設けられた第2の同相帰還用ホールド容量CF
2と、ソース端子を電源端子VSSに接続し、ゲート端
子を第1の入力端子IN1に接続したNチャネル型のM
OSトランジスタ21と、ソース端子を電源端子VSS
に接続し、ゲート端子を第2の入力端子IN2に接続し
たNチャネル型のMOSトランジスタ22とからなり、
MOSトランジスタ21、22の互いのドレイン端子を
接続して制御端子CLとしてある。制御端子CLは、図
8に示したものと同様に完全差動型演算増幅回路1の出
力部の出力バイアス回路に接続され、これに第1、第2
の出力端子OUT1、OUT2からの差動出力信号の中
心値を一意に保つ出力バイアス制御信号を与える。
よび第1、第2のリセットスイッチを完全差動型演算増
幅回路の互いに極性の異なる入力端子、出力端子間に設
ける点等のサープル・ホールド機能に係わる基本的な構
成及び動作については図5に示した従来のサンプル・ホ
ールド回路sh1と同様のものであり、図2に示すよう
に、本例のサンプル・ホールド回路SHにおいても、そ
の入力端子IN0、IN0’にコンパレータCOの入力
端子を接続して図4に示すA/D変換セルSkを構成
し、その出力端子OUT1、OUT2を同様のA/D変
換セルSk-1のサンプル・ホールド回路SHの入力端子
IN0、IN0’及びコンパレータCOに接続してパイ
プライン方式のA/D変換器を構成する。しかしなが
ら、本例では、同相帰還回路の接続位置が、完全差動型
演算増幅回路の出力端子間ではなく、完全差動型演算増
幅回路の入力端子間である点と、同相帰還用ホールド容
量が同相帰還回路の入力端子に接続されている点とにお
いて、従来のものと異なっている。これらを設けたこと
による作用、効果について以下の本例の動作説明にて述
べる。
路2の動作について説明する。まず、サンプル期間にお
いては、図3(a)に示すように、第1、第2のリセッ
トスイッチRS1、RS2をオンとし、第1のスイッチ
容量網CS1において、スイッチSW1、SW2をそれ
ぞれ入力端子IN0の側にオンとし、入力端子IN0と
完全差動型演算増幅回路1の第1の入力端子IN1との
間に容量C1、C2を並列に導通させ、これらに入力電
圧Vinを与える。第2のスイッチ容量網CS2におい
て、スイッチSW3、SW4をそれぞれ入力端子IN
0’の側にオンとし、入力端子IN0’と完全差動型演
算増幅回路1の第2の入力端子IN2との間に容量C
1’、C2’を並列に導通させ、これらに入力電圧Vi
n’を与える。
態にあるため、同相帰還回路2は、正しく完全差動演算
増幅回路1の差動出力信号を受けて、完全差動演算増幅
回路1の出力バイアス回路に、上記差動出力信号の中心
値を平衡点に保つような制御信号を帰還させている。こ
のときの完全差動型演算増幅回路1の入力端子IN1、
IN2の電圧値をVtとすると、完全差動型演算増幅回
路1はリセットスイッチRS1、RS2による全帰還状
態にあって、差動出力振幅がゼロのときの平衡点V0を
出力しているので、Vt=V0である。
(b)に示すように、第1、第2のリセットスイッチR
S1、RS2をオフとする。第1のスイッチ容量網CS
1において、スイッチSW1を基準電圧端子Refの側
にオンとし、容量のC1の他方の端子を基準電圧端子R
efに導通させて電圧Vrefを与え、スイッチSW2を
第1の出力端子OUT1の側にオンとして容量のC2の
他方の端子を出力端子OUT1に導通させるか、あるい
はスイッチSW2を基準電圧端子Ref’の側にオンと
し、容量C2の他方の端子を基準電圧端子Ref’に導
通させて電源Vref’を与え、スイッチSW1を第1の
出力端子OUT1の側にオンとして容量C1の他方の端
子を出力端子OUT1に導通させる。第2のスイッチ容
量網CS2において、スイッチSW3を基準電圧端子R
ef’の側にオンとし、容量C1’の他方の端子を基準
電圧端子Ref’に導通させて電圧Vref’を与え、ス
イッチSW4を第2の出力端子OUT2の側にオンとし
て容量のC2’の他方の端子を出力端子OUT2に導通
させるか、あるいはスイッチSW4を基準電圧端子Re
fの側にオンとし、容量C2’の他方の端子を基準電圧
端子Refに導通させて電源Vrefを与え、スイッチS
W3を第2の出力端子OUT2の側にオンとして容量C
1’の他方の端子を出力端子OUT2に導通させる。こ
れにより、出力端子OUT1より、2Vin−Vref=Vo
utあるいは2Vin−Vref’=Voutが出力され、出力端
子OUT2より、2Vin’−Vref’=Vout’あるいは
2Vin’−Vref=Vout’が出力される。
が遮断状態にあるので同相帰還回路は作動せず、ホール
ド期間における出力電圧振幅のいかんにかかわらず、完
全差動型演算増幅回路1の入力端子IN1、IN2は、
同相帰還用ホールド容量CF1、CF2によって、サン
プル期間中の入力電圧Vt=V0を保持している。図5
に示す従来のもののようにホールド期間中に上記完全差
動型演算増幅回路の第1の入力端子に正帰還されること
はない。したがって、ホールド期間の差動出力信号の中
心値が不安定に変化することはない。
間中に回路動作を不安定にするような正帰還は起こら
ず、また、差動出力信号の中心値の平衡点の変動をなく
すことができ、後段の回路の誤作動を抑えることができ
る。
イプライン方式のA/D変換器を構成した場合、後段の
コンパレータの誤動作を抑えることができ、安定性にお
いても精度においても優れたパイプライン方式のA/D
変換器を実現可能となる。
路を用いたサンプル・ホールド回路において、回路素子
を増大させることなく、完全差動型演算増幅回路が必要
とする同相帰還回路を、サンプル・ホールド回路動作に
悪影響を及ぼさないように構成することができ、安定性
においても精度においても優れたサンプル・ホールド回
路を提供することができる。
をなくすことができ、回路動作を安定化させることが可
能となるとともに、差動出力信号の振幅によらず差動出
力信号の中心値の平衡点の変動を抑えることができ、後
段の回路の誤作動を抑えることが可能となる。
用いてパイプライン方式のA/D変換器を構成した場
合、後段のコンパレータの誤動作を抑えることができ、
安定性においても精度においても優れたパイプライン方
式のA/D変換器を実現可能となる。
構成を示す回路図。
ライン方式のA/D変換器のA/D変換セルの構成を示
すブロック図。
めの回路図。
ブロック図。
路図。
ライン方式のA/D変換器のA/D変換セルの構成を示
すブロック図。
めの回路図。
を示すブロック図。
の構成の一例を示す回路図。
路の構成の他の例を示す回路図。
路の構成のさらに他の例を示す回路図。
Claims (3)
- 【請求項1】 完全差動型演算増幅回路と、 上記完全差動型演算増幅回路の差動入力端子の一方をな
す第1の入力端子と上記完全差動型演算増幅回路の差動
出力端子の一方をなす第1の出力端子との間に接続され
た第1のリセットスイッチと、 上記完全差動型演算増幅回路の差動入力端子の他方をな
す第2の入力端子と上記完全差動型演算増幅回路の差動
出力端子の他方をなす第2の出力端子との間に接続され
た第2のリセットスイッチと、 上記第1の入力端子と上記第1の出力端子との間に接続
されかつ第3の入力端子を持つ第1のスイッチ容量網
と、 上記第2の入力端子と上記第2の出力端子との間に接続
されかつ第4の入力端子を持つ第2のスイッチ容量網と
を備え、 上記第3および第4の入力端子を1組の差動入力端子と
し、上記第1および第2の出力端子を1組の差動出力端
子とするサンプル・ホールド回路であって、 上記第1の入力端子、上記第2の入力端子にそれぞれ接
続した第1および第2の同相帰還用ホールド容量を有し、
上記第1および第2の入力端子の電圧に応じて上記第1
および第2の出力端子の出力電圧の中心値を所定の値に
維持する同相帰還回路を設けたことを特徴とするサンプ
ル・ホールド回路。 - 【請求項2】 上記同相帰還回路は、上記第1の入力端
子を第1のMOSトランジスタのゲート端子および上記
第1の同相帰還用ホールド容量に接続し、上記第1の同
相帰還用ホールド容量の他端を接地し、上記第1のMO
Sトランジスタのソース端子を接地または電源端子に接
続するとともに、上記第2の入力端子を、第2のMOS
トランジスタのゲート端子および上記第2の同相帰還用
ホールド容量に接続し、上記第2の同相帰還用ホールド
容量の他端を接地し、上記第2のMOSトランジスタの
ソース端子を接地または電源端子に接続するとともに、
上記第1のMOSトランジスタのドレイン端子と上記第
2のMOSトランジスタのドレイン端子とを接続して制
御端子として当該制御端子からの出力に応じて上記第1
および第2の出力端子の出力電圧の中心値を所定の値に
維持することを特徴とする請求項1に記載のサンプル・
ホールド回路。 - 【請求項3】 請求項1または2に記載のサンプル・ホ
ールド回路の複数個を、前段のサンプル・ホールド回路
の差動出力端子を後段のサンプル・ホールド回路の差動
入力端子として接続し、当該接続点の出力を所定の基準
値と比較してPCMデータの各ビットの値として得るこ
とを特徴とするパイプライン方式のA/D変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357698A JP4694687B2 (ja) | 2000-11-24 | 2000-11-24 | サンプル・ホールド回路およびa/d変換器 |
US09/992,334 US6437608B1 (en) | 2000-11-24 | 2001-11-06 | Sample-and-hold circuit and A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357698A JP4694687B2 (ja) | 2000-11-24 | 2000-11-24 | サンプル・ホールド回路およびa/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002163894A true JP2002163894A (ja) | 2002-06-07 |
JP4694687B2 JP4694687B2 (ja) | 2011-06-08 |
Family
ID=18829716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000357698A Expired - Lifetime JP4694687B2 (ja) | 2000-11-24 | 2000-11-24 | サンプル・ホールド回路およびa/d変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6437608B1 (ja) |
JP (1) | JP4694687B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006033304A (ja) * | 2004-07-15 | 2006-02-02 | Daio Denki Kk | スイッチトキャパシタ回路及びパイプラインa/d変換器 |
WO2006041085A1 (ja) * | 2004-10-12 | 2006-04-20 | Sony Corporation | サンプルホールド回路およびそれを用いたパイプラインad変換器 |
JP2006121307A (ja) * | 2004-10-20 | 2006-05-11 | Sony Corp | サンプルホールド回路又はそれを用いたad変換器 |
JP2006121480A (ja) * | 2004-10-22 | 2006-05-11 | Sony Corp | サンプルホールド回路及びそれを用いたパイプラインad変換器 |
JP2012089916A (ja) * | 2010-10-15 | 2012-05-10 | Asahi Kasei Electronics Co Ltd | スイッチトキャパシタ回路 |
CN107181475A (zh) * | 2016-03-11 | 2017-09-19 | 株式会社索思未来 | 用于比较器中的电路 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030016070A1 (en) * | 2001-07-17 | 2003-01-23 | Wenhua Yang | Bootstrap module for multi-stage circuit |
JP3628636B2 (ja) * | 2001-07-30 | 2005-03-16 | シャープ株式会社 | スイッチトキャパシタ回路 |
US6700523B2 (en) * | 2001-10-25 | 2004-03-02 | Oki Electric Industry Co., Ltd. | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages |
JP2004146403A (ja) * | 2002-10-21 | 2004-05-20 | Advantest Corp | 伝送回路、cmos半導体デバイス、及び設計方法 |
US6795006B1 (en) * | 2003-07-18 | 2004-09-21 | Zarlink Semiconductor Ab | Integrator reset mechanism |
ATE413757T1 (de) * | 2004-03-25 | 2008-11-15 | Ibm | Empfänger und verfahren mit ausgleich von leitungsungleichheiten |
US7224213B2 (en) * | 2004-05-07 | 2007-05-29 | Lattice Semiconductor Corporation | Switched capacitor ripple-smoothing filter |
US7002418B2 (en) | 2004-05-07 | 2006-02-21 | Lattice Semiconductor Corporation | Control signal generation for a low jitter switched-capacitor frequency synthesizer |
US7221605B2 (en) * | 2004-08-31 | 2007-05-22 | Micron Technology, Inc. | Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets |
US7176719B2 (en) * | 2004-08-31 | 2007-02-13 | Micron Technology, Inc. | Capacitively-coupled level restore circuits for low voltage swing logic circuits |
US8035148B2 (en) | 2005-05-17 | 2011-10-11 | Analog Devices, Inc. | Micromachined transducer integrated with a charge pump |
US7148833B1 (en) * | 2005-08-26 | 2006-12-12 | Micron Technology, Inc. | Sharing operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry |
US7408496B2 (en) * | 2006-08-21 | 2008-08-05 | Micron Technology, Inc. | Method, apparatus and system sharing an operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry |
US7432844B2 (en) * | 2006-12-04 | 2008-10-07 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
JP2009177446A (ja) * | 2008-01-24 | 2009-08-06 | Oki Semiconductor Co Ltd | パイプライン型アナログ・デジタル変換器 |
JP2009267607A (ja) * | 2008-04-23 | 2009-11-12 | Renesas Technology Corp | 半導体集積回路装置 |
WO2010064338A1 (ja) * | 2008-12-02 | 2010-06-10 | パナソニック株式会社 | 比較器およびa/d変換器 |
US8026760B1 (en) * | 2010-07-29 | 2011-09-27 | Freescale Semiconductor, Inc. | Gain enhanced switched capacitor circuit and method of operation |
KR101398322B1 (ko) * | 2011-12-05 | 2014-05-23 | 엘지디스플레이 주식회사 | 터치 스크린의 센싱 장치 및 방법 |
KR101926605B1 (ko) * | 2012-02-27 | 2018-12-07 | 삼성전자 주식회사 | 멀티 입력채널을 가지는 샘플 앤 홀드 회로 및 이를 이용한 아날로그 디지털 변환기 |
EP2634589B1 (en) * | 2012-02-28 | 2014-10-29 | Dialog Semiconductor GmbH | Battery wake-up |
US9679509B2 (en) * | 2014-05-01 | 2017-06-13 | Samsung Display Co., Ltd. | Positive feedback enhanced switching equalizer with output pole tuning |
TWI739796B (zh) * | 2016-02-12 | 2021-09-21 | 日商半導體能源硏究所股份有限公司 | 半導體裝置及電子裝置及半導體晶圓 |
JP6675882B2 (ja) * | 2016-02-29 | 2020-04-08 | エイブリック株式会社 | スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275093A (ja) * | 1993-03-25 | 1994-09-30 | Mitsubishi Electric Corp | サンプルホールド装置 |
JPH07282595A (ja) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | サンプルホールド回路 |
JPH09181604A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | 半導体集積回路装置およびその雑音低減方法 |
JPH1051247A (ja) * | 1996-07-29 | 1998-02-20 | Toshiba Corp | 全差動型アナログ回路 |
JPH11298262A (ja) * | 1998-04-09 | 1999-10-29 | Sanyo Electric Co Ltd | 演算増幅回路およびアナログ−デジタル変換回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220286A (en) * | 1991-06-28 | 1993-06-15 | International Business Machines Corporation | Single ended to fully differential converters |
JP3216490B2 (ja) * | 1995-09-07 | 2001-10-09 | ヤマハ株式会社 | スイッチドキャパシタフィルタ |
US5736895A (en) * | 1996-01-16 | 1998-04-07 | Industrial Technology Research Institute | Biquadratic switched-capacitor filter using single operational amplifier |
US5805019A (en) * | 1996-09-24 | 1998-09-08 | Hyundai Electronics Industries Co., Ltd. | Voltage gain amplifier for converting a single input to a differential output |
US6169427B1 (en) * | 1998-12-10 | 2001-01-02 | National Semiconductor Corporation | Sample and hold circuit having single-ended input and differential output and method |
-
2000
- 2000-11-24 JP JP2000357698A patent/JP4694687B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-06 US US09/992,334 patent/US6437608B1/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275093A (ja) * | 1993-03-25 | 1994-09-30 | Mitsubishi Electric Corp | サンプルホールド装置 |
JPH07282595A (ja) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | サンプルホールド回路 |
JPH09181604A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | 半導体集積回路装置およびその雑音低減方法 |
JPH1051247A (ja) * | 1996-07-29 | 1998-02-20 | Toshiba Corp | 全差動型アナログ回路 |
JPH11298262A (ja) * | 1998-04-09 | 1999-10-29 | Sanyo Electric Co Ltd | 演算増幅回路およびアナログ−デジタル変換回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006033304A (ja) * | 2004-07-15 | 2006-02-02 | Daio Denki Kk | スイッチトキャパシタ回路及びパイプラインa/d変換器 |
WO2006041085A1 (ja) * | 2004-10-12 | 2006-04-20 | Sony Corporation | サンプルホールド回路およびそれを用いたパイプラインad変換器 |
JP2006121307A (ja) * | 2004-10-20 | 2006-05-11 | Sony Corp | サンプルホールド回路又はそれを用いたad変換器 |
JP2006121480A (ja) * | 2004-10-22 | 2006-05-11 | Sony Corp | サンプルホールド回路及びそれを用いたパイプラインad変換器 |
JP2012089916A (ja) * | 2010-10-15 | 2012-05-10 | Asahi Kasei Electronics Co Ltd | スイッチトキャパシタ回路 |
CN107181475A (zh) * | 2016-03-11 | 2017-09-19 | 株式会社索思未来 | 用于比较器中的电路 |
CN107181475B (zh) * | 2016-03-11 | 2022-05-27 | 株式会社索思未来 | 用于比较器中的电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4694687B2 (ja) | 2011-06-08 |
US6437608B1 (en) | 2002-08-20 |
US20020135402A1 (en) | 2002-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4694687B2 (ja) | サンプル・ホールド回路およびa/d変換器 | |
US7199745B2 (en) | Successive approximation A/D converter provided with a sample-hold amplifier | |
US6480132B1 (en) | A/D converter with higher speed and accuracy and lower power consumption | |
JP4192191B2 (ja) | 差動増幅回路、サンプルホールド回路 | |
JP2945805B2 (ja) | A/d変換器 | |
JP3103657B2 (ja) | 電圧保持回路及び容量結合網を有するa/d変換器 | |
US20100156683A1 (en) | Amplifier circuit and a/d converter | |
JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインad変換器 | |
WO2011104786A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法、ならびにダイナミック型差動増幅器 | |
JP5566211B2 (ja) | スイッチドキャパシタ型d/aコンバータ | |
JPH08321777A (ja) | パイプライン型a/dコンバータ | |
US6756928B2 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
US6628148B2 (en) | Sample and hold circuit having a single control signal | |
KR20080087587A (ko) | 파이프라인 구조의 싸이클릭 디지털 투 아날로그 변환기 | |
US6407592B2 (en) | Sample-and-hold circuit | |
US6707333B2 (en) | Bias circuit | |
JP2009027282A (ja) | サンプルホールド回路およびパイプラインad変換器 | |
JP5616781B2 (ja) | スイッチトキャパシタ型積分器 | |
JP3113031B2 (ja) | 並列型a/d変換装置 | |
JP5462604B2 (ja) | スイッチトキャパシタ型積分器 | |
WO2005107079A1 (en) | An analog-to-digital converter | |
JP4569027B2 (ja) | サンプルホールド回路と該回路を用いたad変換器 | |
US6759975B1 (en) | Digital-to-analog converter with a shifted output and an increased range | |
JP4635612B2 (ja) | サンプル・ホールド回路 | |
JPH10112654A (ja) | 電流セグメント方式ディジタル・アナログ変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4694687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |