JPWO2005018091A1 - パルス生成回路 - Google Patents
パルス生成回路 Download PDFInfo
- Publication number
- JPWO2005018091A1 JPWO2005018091A1 JP2005507745A JP2005507745A JPWO2005018091A1 JP WO2005018091 A1 JPWO2005018091 A1 JP WO2005018091A1 JP 2005507745 A JP2005507745 A JP 2005507745A JP 2005507745 A JP2005507745 A JP 2005507745A JP WO2005018091 A1 JPWO2005018091 A1 JP WO2005018091A1
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- type mos
- input
- pulse
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 30
- 230000000694 effects Effects 0.000 description 9
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004606 Fillers/Extenders Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00293—Output pulse is a delayed pulse issued after a rising or a falling edge, the length of the output pulse not being in relation with the length of the input triggering pulse
Abstract
入力負荷が軽く、自己リセットが可能なパルス生成回路を提供する。本発明のパルス生成回路は、ドレイン電極を第１の電源ラインに接続したＰ型ＭＯＳトランジスタと、前記Ｐ型ＭＯＳトランジスタのソース電極にドレイン電極を接続した第１のＮ型ＭＯＳトランジスタと、前記第１のＮ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続し、第２の電源ラインにソース電極を接続した第２のＮ型ＭＯＳトランジスタと、前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第１のＮ型ＭＯＳトランジスタのゲート電極に出力端子を接続した遅延回路と、前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第２のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、生成したパルスを出力する出力ラインに出力端子を接続したインバータと、前記インバータの入力端子が接続されるラインの電圧レベルを維持するキーパーとを備えた。
Description
本発明は、ＬＳＩ等の回路においてクロックのパルス生成等に適用されるパルス生成回路に関する。
図１８〜図２１は、従来のパルス生成回路の例を示す図である。図１８に示すパルス生成回路は、２入力のＮＡＮＤ回路１１と、奇数段のインバータからなる遅延回路１２と、インバータ１３とから構成されている。このパルス生成回路に入力パルス信号（ポジティブパルス）が入力されると、ＮＡＮＤ回路１１の一方の入力に該パルスが入力されると共に、ＮＡＮＤ回路１１の他方の入力に遅延回路１２を介して所定のディレイを有したネガティブパルスが入力される。従って、入力ラインＣＬＫから入力されたパルス信号の立上がりから遅延回路１２の出力パルスの立ち下がりまでの間ＮＡＮＤ回路１１の出力がＬｏとなるので、これをインバータ１３で反転することでパルスｃｌｋを生成する。即ち、このパルス生成回路は、入力パルス信号を前記ディレイ分のパルス幅とする所謂チョッパーとして機能する。
また、図１９に示すパルス生成回路は、２入力のＮＯＲ回路１４と、偶数段のインバータからなる遅延回路１６と、インバータ１３とから構成されている。このパルス生成回路に入力パルス信号ＣＬＫが入力されると、ＮＯＲ回路１４の一方の入力に該パルスが入力されると共に、ＮＯＲ回路１４の他方の入力に遅延回路１２を介して所定のディレイを有したパルスが入力される。従って、入力パルス信号の立上がりから遅延回路１２の出力パルスの立ち下がりまでの間ＮＯＲ回路１４の出力がＬｏとなるので、これをインバータ１３で反転することでパルスを生成する。即ち、このパルス生成回路は、入力パルス信号のパルス幅を前記ディレイ分長くする所謂エクステンダとして機能する。
これらのスタティック型のパルス生成回路に限らず、図２０に示すように、入力パルス信号ＣＬＫの立上がりから遅延回路２１の出力パルスの立上がりまでをキーパー１５で維持してパルスを生成するダイナミック型のパルス生成回路も提案されている。
また、図２１に示すパルス生成回路は、フィードバック経路を備え、出力信号をフィードバックしてパルスのリセットまたは終了に利用している（特許文献１参照）。
特開２０００−１８８５２８号公報 特開平１１−１３６０９８号公報
また、図１９に示すパルス生成回路は、２入力のＮＯＲ回路１４と、偶数段のインバータからなる遅延回路１６と、インバータ１３とから構成されている。このパルス生成回路に入力パルス信号ＣＬＫが入力されると、ＮＯＲ回路１４の一方の入力に該パルスが入力されると共に、ＮＯＲ回路１４の他方の入力に遅延回路１２を介して所定のディレイを有したパルスが入力される。従って、入力パルス信号の立上がりから遅延回路１２の出力パルスの立ち下がりまでの間ＮＯＲ回路１４の出力がＬｏとなるので、これをインバータ１３で反転することでパルスを生成する。即ち、このパルス生成回路は、入力パルス信号のパルス幅を前記ディレイ分長くする所謂エクステンダとして機能する。
これらのスタティック型のパルス生成回路に限らず、図２０に示すように、入力パルス信号ＣＬＫの立上がりから遅延回路２１の出力パルスの立上がりまでをキーパー１５で維持してパルスを生成するダイナミック型のパルス生成回路も提案されている。
また、図２１に示すパルス生成回路は、フィードバック経路を備え、出力信号をフィードバックしてパルスのリセットまたは終了に利用している（特許文献１参照）。
図１８，図１９，図２１のパルス生成回路の場合、モジュールに対するＣＬＫ負荷が重く、また、トランジスタ数も多くなるためタイミング制御部のサイズが大きくなり高速化の妨げとなる。
また、図１９のパルス生成回路で、パルス幅を入力パルス信号幅以上に広げる場合、２倍近く広げた際に、パルスが途中で潰れる危険性を伴なう。
さらに、図２０のダイナミック型パルス生成回路を用いた場合、電源投入時に出力が不定となる可能性がある。そして、該パルス生成回路をＳＯＩ（特にＰＤ型）ＣＭＯＳを用いて構成した場合は、同一回路において動作サイクルが変動した場合、ヒストリー効果により内部タイミングがずれ、不具合が発生する可能性があった。
また、図１８，図１９，図２１のパルス生成回路では、入力パルス信号よりパルス幅が広いパルスを生成するのは不可能であった。
更に、図２０のパルス生成回路では、初期状態のとき、入力ラインＣＬＫがＬｏで、遅延回路１２の出力がＨｉであり、Ｐ型ＭＯＳトランジスタＴｒ１がオフ第２のＮ型ＭＯＳトランジスタＴｒ３がオフであるので、ノードｎ１の電圧レベルが定まらない状態となるので、電源投入時の挙動が不安定になるという問題点があった。
また、図１９のパルス生成回路で、パルス幅を入力パルス信号幅以上に広げる場合、２倍近く広げた際に、パルスが途中で潰れる危険性を伴なう。
さらに、図２０のダイナミック型パルス生成回路を用いた場合、電源投入時に出力が不定となる可能性がある。そして、該パルス生成回路をＳＯＩ（特にＰＤ型）ＣＭＯＳを用いて構成した場合は、同一回路において動作サイクルが変動した場合、ヒストリー効果により内部タイミングがずれ、不具合が発生する可能性があった。
また、図１８，図１９，図２１のパルス生成回路では、入力パルス信号よりパルス幅が広いパルスを生成するのは不可能であった。
更に、図２０のパルス生成回路では、初期状態のとき、入力ラインＣＬＫがＬｏで、遅延回路１２の出力がＨｉであり、Ｐ型ＭＯＳトランジスタＴｒ１がオフ第２のＮ型ＭＯＳトランジスタＴｒ３がオフであるので、ノードｎ１の電圧レベルが定まらない状態となるので、電源投入時の挙動が不安定になるという問題点があった。
そこで、本発明は、入力負荷が軽く、自己リセットが可能なパルス生成回路の提供を目的とする。
本発明は前記目的を達成するために、以下の手段を採用した。
本発明のパルス生成回路は、ドレイン電極を第１の電源ラインに接続したＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極にドレイン電極を接続した第１のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続し、第２の電源ラインにソース電極を接続した第２のＮ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第１のＮ型ＭＯＳトランジスタのゲート電極に出力端子を接続した遅延回路と、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第２のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、生成したパルスを出力する出力ラインに出力端子を接続したインバータと
前記インバータの入力端子が接続されるラインの電圧レベルを維持するキーパーとを備え、
前記入力ラインに入力パルス信号が入力された場合に、前記遅延回路の遅延期間に応じたパルス幅の出力パルスを生成する。
また、本発明のパルス生成回路は、ドレイン電極を第１の電源ラインに接続したＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続した第１のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、第２の電源ラインにソース電極を接続した第２のＮ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタのゲート電極に出力端子を接続した遅延回路と、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、生成したパルスを出力する出力ラインに出力端子を接続したインバータと、
前記インバータの入力端子が接続されるラインの電圧レベルを維持するキーパーと、を備え、
前記入力ラインに入力パルス信号が入力された場合に、前記遅延回路の遅延に応じたパルス幅の出力パルスを生成する。
前記パルス生成回路において、前記出力パルスのパルス幅が、入力パルス信号のパルス幅よりも短い場合に、前記キーパーをハイキーパーとしても良い。
また、前記パルス生成回路において、前記遅延回路が、前記インバータを介して前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続させており、該入力端子から入力されたパルスを反転して前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタのゲート電極に出力しても良い。
また、前記パルス生成回路において、前記遅延回路が、少なくとも１つのタップを備え、該タップを介して入力された制御信号に基づいて遅延時間を調整しても良い。
前記パルス生成回路において、前記遅延回路が、停止信号を受信した場合にＰ型ＭＯＳトランジスタと第１のＮ型ＭＯＳトランジスタのゲート電極の電圧レベルをＨｉに維持して出力パルスの出力を停止させても良い。
前記パルス生成回路において、前記遅延回路の出力端子と前記第１のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路を備え、
前記ゲート回路が、前記入力ラインに入力端子を接続させたチョップ用遅延回路と、該チョップ用遅延回路の出力端子及び前記遅延回路の出力端子に入力端子をそれぞれ接続したＮＯＲ回路とを備え、前記遅延回路の出力を反転させたパルス信号と前記チョップ用遅延回路からのパルス信号との否定論理和を第２のＮ型ＭＯＳトランジスタのゲート電極に入力しても良い。
前記パルス生成回路において、前記遅延回路の出力端子と前記第２のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路を有し、
前記ゲート回路が、前記入力ラインに入力端子を接続させたチョップ用遅延回路と、該チョップ用遅延回路の出力端子及び前記遅延回路の出力端子に入力端子をそれぞれ接続したＮＯＲ回路とを備え、前記遅延回路の出力を反転させたパルス信号と前記チョップ用遅延回路からのパルス信号との否定論理和を第１のＮ型ＭＯＳトランジスタのゲート電極に入力しても良い。
本発明は前記目的を達成するために、以下の手段を採用した。
本発明のパルス生成回路は、ドレイン電極を第１の電源ラインに接続したＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極にドレイン電極を接続した第１のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続し、第２の電源ラインにソース電極を接続した第２のＮ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第１のＮ型ＭＯＳトランジスタのゲート電極に出力端子を接続した遅延回路と、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第２のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、生成したパルスを出力する出力ラインに出力端子を接続したインバータと
前記インバータの入力端子が接続されるラインの電圧レベルを維持するキーパーとを備え、
前記入力ラインに入力パルス信号が入力された場合に、前記遅延回路の遅延期間に応じたパルス幅の出力パルスを生成する。
また、本発明のパルス生成回路は、ドレイン電極を第１の電源ラインに接続したＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続した第１のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、第２の電源ラインにソース電極を接続した第２のＮ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタのゲート電極に出力端子を接続した遅延回路と、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、生成したパルスを出力する出力ラインに出力端子を接続したインバータと、
前記インバータの入力端子が接続されるラインの電圧レベルを維持するキーパーと、を備え、
前記入力ラインに入力パルス信号が入力された場合に、前記遅延回路の遅延に応じたパルス幅の出力パルスを生成する。
前記パルス生成回路において、前記出力パルスのパルス幅が、入力パルス信号のパルス幅よりも短い場合に、前記キーパーをハイキーパーとしても良い。
また、前記パルス生成回路において、前記遅延回路が、前記インバータを介して前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続させており、該入力端子から入力されたパルスを反転して前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタのゲート電極に出力しても良い。
また、前記パルス生成回路において、前記遅延回路が、少なくとも１つのタップを備え、該タップを介して入力された制御信号に基づいて遅延時間を調整しても良い。
前記パルス生成回路において、前記遅延回路が、停止信号を受信した場合にＰ型ＭＯＳトランジスタと第１のＮ型ＭＯＳトランジスタのゲート電極の電圧レベルをＨｉに維持して出力パルスの出力を停止させても良い。
前記パルス生成回路において、前記遅延回路の出力端子と前記第１のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路を備え、
前記ゲート回路が、前記入力ラインに入力端子を接続させたチョップ用遅延回路と、該チョップ用遅延回路の出力端子及び前記遅延回路の出力端子に入力端子をそれぞれ接続したＮＯＲ回路とを備え、前記遅延回路の出力を反転させたパルス信号と前記チョップ用遅延回路からのパルス信号との否定論理和を第２のＮ型ＭＯＳトランジスタのゲート電極に入力しても良い。
前記パルス生成回路において、前記遅延回路の出力端子と前記第２のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路を有し、
前記ゲート回路が、前記入力ラインに入力端子を接続させたチョップ用遅延回路と、該チョップ用遅延回路の出力端子及び前記遅延回路の出力端子に入力端子をそれぞれ接続したＮＯＲ回路とを備え、前記遅延回路の出力を反転させたパルス信号と前記チョップ用遅延回路からのパルス信号との否定論理和を第１のＮ型ＭＯＳトランジスタのゲート電極に入力しても良い。
図１は、本発明の一実施形態であるＬＳＩ内の機能ブロックを示す図。
図２は、本発明の実施形態１であるパルス生成回路の説明図。
図３は、パルス生成回路の動作を説明する図。
図４は、パルス生成回路の動作を説明する図。
図５は、本発明と従来のパルス生成回路の性能を比較した図。
図６は、本発明の実施形態２であるパルス生成回路の説明図。
図７は、本発明の実施形態３であるパルス生成回路の説明図。
図８は、本発明の実施形態４であるパルス生成回路の説明図。
図９は、本発明の実施形態５であるパルス生成回路の説明図。
図１０は、本発明の実施形態６であるパルス生成回路の説明図。
図１１は、本発明の実施形態７であるパルス生成回路の説明図。
図１２は、本発明の実施形態８であるパルス生成回路の説明図。
図１３は、本発明の実施形態９であるパルス生成回路の説明図。
図１４は、遅延期間が短すぎる場合の動作説明図。
図１５は、本発明の実施形態１０であるパルス生成回路の説明図。
図１６は、実施形態１０のパルス生成回路の動作説明図。
図１７は、他の実施形態であるパルス生成回路の説明図。
図１８は、従来のパルス生成回路の説明図。
図１９は、従来のパルス生成回路の説明図。
図２０は、従来のパルス生成回路の説明図。
図２１は、従来のパルス生成回路の説明図。
図２は、本発明の実施形態１であるパルス生成回路の説明図。
図３は、パルス生成回路の動作を説明する図。
図４は、パルス生成回路の動作を説明する図。
図５は、本発明と従来のパルス生成回路の性能を比較した図。
図６は、本発明の実施形態２であるパルス生成回路の説明図。
図７は、本発明の実施形態３であるパルス生成回路の説明図。
図８は、本発明の実施形態４であるパルス生成回路の説明図。
図９は、本発明の実施形態５であるパルス生成回路の説明図。
図１０は、本発明の実施形態６であるパルス生成回路の説明図。
図１１は、本発明の実施形態７であるパルス生成回路の説明図。
図１２は、本発明の実施形態８であるパルス生成回路の説明図。
図１３は、本発明の実施形態９であるパルス生成回路の説明図。
図１４は、遅延期間が短すぎる場合の動作説明図。
図１５は、本発明の実施形態１０であるパルス生成回路の説明図。
図１６は、実施形態１０のパルス生成回路の動作説明図。
図１７は、他の実施形態であるパルス生成回路の説明図。
図１８は、従来のパルス生成回路の説明図。
図１９は、従来のパルス生成回路の説明図。
図２０は、従来のパルス生成回路の説明図。
図２１は、従来のパルス生成回路の説明図。
以下、本発明の実施形態であるパルス回路を図１から図１７の図面に基づいて説明する。
図１は本発明の一実施形態であるＬＳＩ内の機能ブロックを示す図である。同図に示すように、該ＬＳＩには、本発明のパルス生成回路１や、コントロールブロック２、ファンクションブロック３が備えられている。
このパルス生成回路１は、入力パルス信号ＣＬＫに基づいて所定のパルス幅の出力パルスｃｌｋを生成する。コントロールブロック２は、出力パルスｃｌｋに応じてフィードバックシグナルをパルス生成回路１の遅延回路に入力してパルス幅の制御を行う。ファンクションブロック３は、このパルス生成回路１で生成したパルスｃｌｋを用いて動作する回路ブロックである。
〈実施形態１〉
図２は、本発明の実施形態１であるパルス生成回路を示している。
本実施形態のパルス生成回路１は、Ｐ型ＭＯＳトランジスタＴｒ１や、第１，第２のＮ型ＭＯＳトランジスタＴｒ２，Ｔｒ３、遅延回路１６、インバータ１３、キーパー１５から構成されている。
Ｐ型ＭＯＳトランジスタＴｒ１は、ドレイン電極を第１の電源ラインに接続している。第１のＮ型ＭＯＳトランジスタＴｒ２は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極にドレイン電極を接続している。
第２のＮ型ＭＯＳトランジスタＴｒ３は、前記第１のＮ型ＭＯＳトランジスタＴｒ２のソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインＣＬＫにゲート電極を接続し、第２の電源ラインにソース電極を接続している。本例において、第１の電源ラインＶは、＋側の所定電圧が供給される電源ラインであり、第２の電源ラインＥは、グランドラインである。
遅延回路１６は、偶数個のインバータが直列に接続されて構成され、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第１のＮ型ＭＯＳトランジスタＴｒ２のドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタＴｒ１のゲート電極及び第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極に出力端子を接続している。
インバータ１３は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第２のＮ型ＭＯＳトランジスタＴｒ３のドレイン電極に入力端子を接続し、入力されたパルスを反転して出力ラインｃｌｋに出力する。
キーパー１５は、前記インバータ１３の入力端子が接続されるライン（ノードｎ１）の電圧状態を維持するものであり、本実施形態では、出力ラインｃｌｋの電圧レベルを反転してノードｎ１の電圧レベルを維持するインバータと同じ構成となっている。本実施形態では、Ｐ型ＭＯＳトランジスタＴｒ１のドレイン−ソース間が導通した場合、第１の電源ラインＶｄからの電圧が印加されてノードｎ１がＨｉレベルとなり、また、Ｐ型ＭＯＳトランジスタＴｒ１が開き（オフ）、第１，第２のＮ型ＭＯＳトランジスタＴｒ２，Ｔｒ３が閉じると（オンすると）、ノードｎ１の電圧がアースされてＬｏレベルとなる。これに伴ってインバータ１３の出力である出力ラインｃｌｋがＨｉとなればキーパー１５は、ノードｎ１をＬｏに維持し、出力ラインｃｌｋがＬｏとなればキーパー１５は、ノードｎ１をＨｉに維持する。
図３は、本実施形態のパルス生成回路１の動作を説明する図である。
先ず、本実施形態のパルス生成回路１は、後述のように自己リセットして、Ｐ型ＭＯＳトランジスタＴｒ１がオフ、第１のＮ型ＭＯＳトランジスタＴｒ２がオン、第２のＮ型ＭＯＳトランジスタＴｒ３がオフで、ノードｎ１がＨｉレベルとなる。
この初期状態で、入力ラインＣＬＫから第２のＮ型ＭＯＳトランジスタＴｒ３のゲート電極にパルス幅Ｗ１のパルス信号が入力されると（＃１）、第２のＮ型ＭＯＳトランジスタＴｒ３がＯＮとなり、第１のＮ型ＭＯＳトランジスタＴｒ３もＯＮであるからノードｎ１がＬｏレベルとなる（＃２）。このとき遅延回路１６の出力側のノードｎ２はＨｉレベルのままなので、Ｐ型ＭＯＳトランジスタＴｒ１と第１のＮ型ＭＯＳトランジスタＴｒ２も初期状態のままであり、ノードｎ１がキーパー１５によってＬｏレベルに保たれる。従ってこの電圧レベルがインバータ１３で反転され、＃２からインバータによって遅れて出力ラインｃｌｋがＨｉレベルとなる（＃３）。
そして＃２の立下りが遅延回路１６の遅延期間分遅れてノードｎ２に現れる（＃４）。このノードｎ２がＬｏレベルとなることでＰ型ＭＯＳトランジスタＴｒ１がオン、第１のＮ型ＭＯＳトランジスタＴｒ２がオフとなり、ノードｎ１が再びＨｉレベルとなるので（＃５）、出力ラインｃｌｋがＬｏレベルとなり、遅延回路１６の遅延期間分のパルス幅ｗ２のパルスが生成される。
このように本実施形態では、入力パルス信号が入力されたときのノードｎ１の立ち下がりから、この入力パルス信号が遅延回路から出力されてノードｎ１が立ち下がるまでの電圧レベルをキーパーで維持して、この遅延分のパルス生成するダイナミック型のパルス生成回路なので、入力パルス信号のパルス幅に依らず、遅延回路１６の遅延期間を任意に設定することで所定幅のパルスを生成できる。
従って、遅延回路１６の遅延期間を短く設定することによって図４に示すように入力パルス信号よりも短いパルス幅のパルスを生成できる。
また、本実施形態のパルス生成回路１では、入力ラインＣＬＫに接続される素子が第２のＮ型トランジスタＴｒ３だけであり、従来と比較して入力負荷が軽減されている。従って高速化や省電力化が可能となる。
また、ダイナミック型であると初期状態の挙動が不確定になることがあるが、本実施形態のパルス生成回路１は、電源投入時に出力側の電圧レベルを遅延回路１６でＰ型ＭＯＳトランジスタＴｒ１及び第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極にフィードバックすることで、ノードｎ１の電圧レベルを確定（自己リセット）できる。
即ち、本実施形態のパルス生成回路１は、入力ラインＣＬＫがＬｏ、電源がオフのとき、Ｐ型ＭＯＳトランジスタＴｒ１がオン、第１のＮ型ＭＯＳトランジスタＴｒ２がオフ、第２のＮ型ＭＯＳトランジスタＴｒ３がオフであり、電源がオンされると、電源ＶからＰ型ＭＯＳトランジスタＴｒ１を介して電圧が印加され、ノードｎ１がＨｉレベルとなる。そしてノードｎ１がＨｉになると遅延回路１６を介してＰ型ＭＯＳトランジスタＴｒ１と第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極での電圧レベルがＨｉとなるので、Ｐ型ＭＯＳトランジスタＴｒ１がオフ、第１のＮ型ＭＯＳトランジスタＴｒ２がオン、第２のＮ型ＭＯＳトランジスタＴｒ３がオフで、ノードｎ１がＨｉレベルに固定される。
図５は、本実施形態のパルス生成回路と、図１８，図２１に示した従来のパルス生成回路の性能を比較した図である。
図５（ａ）は、従来のパルス生成回路における入力パルス信号と出力パルス信号を示し、図５（ｂ）は、本実施形態のパルス生成回路における入力パルス信号と出力パルス信号を示し、図５（ｃ）は、（ａ），（ｂ）の波形を比較して示している。
図５（ｃ）に示すように、本実施形態のパルス生成回路１は、入力負荷が３４％減少したことにより、パルスの立ち上がりが早くなっており、且つ、出力パルスの応答性が２０％高速化されている。
〈実施形態２〉
前述の実施形態１は、第２のＮ型ＭＯＳトランジスタＴｒ３に入力パルス信号を入力し、遅延回路１６の出力をＰ型ＭＯＳトランジスタＴｒ１及び第１のＮ型ＭＯＳトランジスタＴｒ２に入力する構成（請求項１に相当）としたが、このＮ型ＭＯＳトランジスタの配置を入れ替えて、図６に示す構成（請求項２に相当）しても良い。
即ち、本実施形態のパルス生成回路１において、Ｐ型ＭＯＳトランジスタＴｒ１はドレイン電極を第１の電源ラインに接続し、第１のＮ型ＭＯＳトランジスタＴｒ４は、このＰ型ＭＯＳトランジスタＴｒ１のソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続している。また、第２のＮ型ＭＯＳトランジスタＴｒ５は、前記第１のＮ型ＭＯＳトランジスタＴｒ２のソース電極にドレイン電極を接続し、第２の電源ライン（グランドライン）にソース電極を接続している。
そして、遅延回路１６は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第１のＮ型ＭＯＳトランジスタＴｒ４のドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタＴｒ５のゲート電極に出力端子を接続している。
インバータ１３は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第１のＮ型ＭＯＳトランジスタＴｒ４のドレイン電極に入力端子を接続し、出力ラインｃｌｋに出力端子を接続している。また、キーパー１５は、このインバータ１３の入力端子が接続されるノードｎ１の電圧レベルを維持する。
このように本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図３，４と同じであり、前述の実施形態１と同様の効果が得られる。
なお、以下の実施形態において、第１，２のＮ型ＭＯＳトランジスタＴｒ２，Ｔｒ３の配置を本形態と同様に第１，２のＮ型ＭＯＳトランジスタＴｒ４，Ｔｒ５に変更しても良い。
〈実施形態３〉
前述の実施形態１では、遅延回路の入力端子をＰ型ＭＯＳトランジスタＴｒ１のソース電極及び第１のＮ型ＭＯＳトランジスタＴｒ２のドレイン電極、即ちノードｎ１に接続していたが、本発明はこれに限定されない。例えば本実施形態では、図７のように遅延回路１２の入力端子を出力ラインｃｌｋに接続している。この遅延回路１２は、奇数段のインバータを直列に接続した構成である。その他の構成は、前述の実施形態１と同じであるので、同一の要素に同符号を付すなどして再度の説明を省略している。
即ち、本実施形態のパルス生成回路１では、ノードｎ１の電圧レベルがインバータ１３で反転されて遅延回路１２に入力されるので、この電圧レベルを反転してノードｎ２に出力している。
このように本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図３，４と同じであり、前述の実施形態１と同様の効果が得られる。
〈実施形態４〉
前述の実施形態１では、キーパー１５がノードｎ１の電圧レベルをＨｉ又はＬｏに維持するフルキーパとして機能しているが、入力パルス信号よりも短いパルスを生成するパルス生成回路（所謂チョッパー）の場合には、ノードｎ１をＨｉに維持できれば良いので、ノードｎ１をＨｉ状態に維持するハイキーパーとしても良い。
本実施形態では、図８に示すように、ハイキーパー１７をＰ型ＭＯＳトランジスタで構成し、ゲート電極を出力ラインｃｌｋに接続している。これにより出力ラインｃｌｋがＬｏになった場合に電源からの電圧を印加してノードｎ１の電圧レベルをＨｉに維持している。
本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図４と同じであり、前述の実施形態１と同様の効果が得られる。
〈実施形態５〉
本実施形態は、前述の実施形態３（図７）のパルス生成回路１のキーパー１５に代えてハイキーパー１７を設けた構成であり、その他の構成は実施形態３と同じである。
図９は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、ハイキーパー１７をＰ型ＭＯＳトランジスタで構成し、ゲート電極を出力ラインｃｌｋに接続している。
本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図４と同じであり、前述の実施形態３と同様の効果が得られる。
〈実施形態６〉
本実施形態は、前述の実施形態１と比べて遅延回路にタップを設けた点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１０は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、遅延回路１８にｎ本のタップＣＴ１〜ＣＴｎを設けている。
該遅延回路１８は、何れのタップＣＴ１〜ＣＴｎにコントロール信号を入力されたかによって遅延期間を変更する。
従って、所望のタップＣＴ１〜ＣＴｎにコントロール信号を入力することで、遅延期間を選択でき、図３に示したノードｎ１の立下り（＃２）からノードｎ２の立下り（＃４）までの期間を変更して、所望のパルス幅の出力パルス信号を生成できる。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、出力パルス信号のパルス幅を任意に変更することができる。
〈実施形態７〉
本実施形態は、前述の実施形態１と比べてコントロールブロックを備えて遅延回路の遅延期間をフィードバック制御した点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１１は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、コントロールブロック２を備え、遅延回路１９にフィードバック信号を入力している。
コントロールブロック２は、入力端子を前記出力ラインｃｌｋに接続しており、出力ラインｃｌｋから入力されたパルス信号を出力ラインｃｌｋ２から後段の回路へ出力すると共に、該パルス信号のパルス幅が所定のパルス幅か否かを判定し、所定のパルス幅でなければ、この所定のパルス幅となるようにフィードバック信号を遅延回路１９に入力する。
該遅延回路１９は、フィードバック信号に応じて遅延期間を何れのタップＣＴ１〜ＣＴｎにコントロール信号を入力されたかによって遅延期間を変更する。
即ち、後段の回路で必要なパルス幅がＷｘであるとき、コントロールブロック２は、出力ラインｃｌｋからのパルス信号のパルス幅がパルス幅Ｗｘよりも短い場合、遅延期間を長くする旨のフィードバック信号を遅延回路１９に入力する。そして出力ラインｃｌｋからのパルス信号のパルス幅がパルス幅Ｗｘよりも長い場合、遅延期間を短くする旨のフィードバック信号を遅延回路１９に入力する。これにより出力ラインｃｌｋ，ｃｌｋ２の出力パルスのパルス幅が所定のパルス幅にフィードバック制御される。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、出力パルス信号のパルス幅を保証することができる。
〈実施形態８〉
本実施形態は、前述の実施形態７と比べて遅延回路にタップを設けた点が異なっており、その他の構成は実施形態７と同じである。このため前述の実施形態７と同一の要素には同符号を付す等して再度の説明を省略する。
図１２は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、遅延回路２１にｎ本のタップＣＴ１〜ＣＴｎを設けている。
該遅延回路１８は、何れのタップＣＴ１〜ＣＴｎにコントロール信号を入力されたかによって遅延期間を変更する。
コントロールブロック２は、この変更した遅延時間の情報を遅延回路或いはコントロール信号を送信する回路から受信して該遅延時間に基づいてフィードバック制御を行っても良いし、予め遅延回路２１で選択されるｎ個の遅延時間に応じたパルス幅を設定しておき、最も近いパルス幅に近づけるようにフィードバック制御を行っても良い。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、出力パルス信号のパルス幅を任意に変更することができ、この変更したパルス幅を保証できる。
〈実施形態９〉
本実施形態は、前述の実施形態１と比べて遅延回路に停止用の入力部を設けた点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１３は、本実施形態の説明図である。本実施形態の遅延回路２２は、停止信号が入力された場合に、出力電圧をＬｏ、即ちノードｎ２、Ｐ型ＭＯＳトランジスタＴｒ１と第１のトランジスタＴｒ２のゲート電極の電圧レベルをＬｏとし、解除信号が入力されるまでこれを維持する。
従って、ノードｎ１がＨｉに維持され、出力ラインｃｌｋの電圧レベルがＬｏに固定される。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、入力ラインＣＬＫにパルス信号が入力されている場合でも、出力ラインへのパルス信号の出力を停止することができる。
〈実施形態１０〉
本実施形態は、前述の実施形態１と比べて第１のＮ型ＭＯＳトランジスタＴｒ２と遅延回路１６の出力との間にゲート回路を備えた点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１４に示すように遅延時間が入力パルス信号のパルス幅に対して短すぎると（約１／２以下）、入力ラインＣＬＫがＨｉのままノードｎ２が再びＨｉとなるので、ノードｎ１が立下り、発振することがある。
このため本実施形態では、図１５に示すように遅延回路２３の出力端子と第１のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路２４を備えた。該ゲート回路２３は、前記入力ラインＣＬＫに入力端子を接続させたチョップ用遅延回路２５と、該チョップ用遅延回路２５の出力端子及び前記遅延回路２３の出力端子に入力端子をそれぞれ接続したＮＯＲ回路２６とを備え、前記遅延回路２３の出力を反転させたパルス信号と前記チョップ用遅延回路２５からのパルス信号との否定論理和を第２のＮ型ＭＯＳトランジスタＴｒ２のゲート電極に入力する。
これにより、図１６に示すようにノードｎ３、即ち第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極の電圧レベルを入力ラインがＨｉの間Ｌｏに維持することができ、発振が防止される。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、遅延回路の遅延期間が入力パルス信号のパルス幅の半分以下である場合にも発振を防止できる。
〈その他の実施形態〉
上記実施形態は、適宜組み合わせて実施しても良い。例えば、図１のパルス生成回路１は、実施形態８と実施形態９を組み合わせたものである。
また、本発明のパルス生成回路は、図１７に示すように他段に設けて種々のパルス信号が得られるように構成しても良い。
図１は本発明の一実施形態であるＬＳＩ内の機能ブロックを示す図である。同図に示すように、該ＬＳＩには、本発明のパルス生成回路１や、コントロールブロック２、ファンクションブロック３が備えられている。
このパルス生成回路１は、入力パルス信号ＣＬＫに基づいて所定のパルス幅の出力パルスｃｌｋを生成する。コントロールブロック２は、出力パルスｃｌｋに応じてフィードバックシグナルをパルス生成回路１の遅延回路に入力してパルス幅の制御を行う。ファンクションブロック３は、このパルス生成回路１で生成したパルスｃｌｋを用いて動作する回路ブロックである。
〈実施形態１〉
図２は、本発明の実施形態１であるパルス生成回路を示している。
本実施形態のパルス生成回路１は、Ｐ型ＭＯＳトランジスタＴｒ１や、第１，第２のＮ型ＭＯＳトランジスタＴｒ２，Ｔｒ３、遅延回路１６、インバータ１３、キーパー１５から構成されている。
Ｐ型ＭＯＳトランジスタＴｒ１は、ドレイン電極を第１の電源ラインに接続している。第１のＮ型ＭＯＳトランジスタＴｒ２は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極にドレイン電極を接続している。
第２のＮ型ＭＯＳトランジスタＴｒ３は、前記第１のＮ型ＭＯＳトランジスタＴｒ２のソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインＣＬＫにゲート電極を接続し、第２の電源ラインにソース電極を接続している。本例において、第１の電源ラインＶは、＋側の所定電圧が供給される電源ラインであり、第２の電源ラインＥは、グランドラインである。
遅延回路１６は、偶数個のインバータが直列に接続されて構成され、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第１のＮ型ＭＯＳトランジスタＴｒ２のドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタＴｒ１のゲート電極及び第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極に出力端子を接続している。
インバータ１３は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第２のＮ型ＭＯＳトランジスタＴｒ３のドレイン電極に入力端子を接続し、入力されたパルスを反転して出力ラインｃｌｋに出力する。
キーパー１５は、前記インバータ１３の入力端子が接続されるライン（ノードｎ１）の電圧状態を維持するものであり、本実施形態では、出力ラインｃｌｋの電圧レベルを反転してノードｎ１の電圧レベルを維持するインバータと同じ構成となっている。本実施形態では、Ｐ型ＭＯＳトランジスタＴｒ１のドレイン−ソース間が導通した場合、第１の電源ラインＶｄからの電圧が印加されてノードｎ１がＨｉレベルとなり、また、Ｐ型ＭＯＳトランジスタＴｒ１が開き（オフ）、第１，第２のＮ型ＭＯＳトランジスタＴｒ２，Ｔｒ３が閉じると（オンすると）、ノードｎ１の電圧がアースされてＬｏレベルとなる。これに伴ってインバータ１３の出力である出力ラインｃｌｋがＨｉとなればキーパー１５は、ノードｎ１をＬｏに維持し、出力ラインｃｌｋがＬｏとなればキーパー１５は、ノードｎ１をＨｉに維持する。
図３は、本実施形態のパルス生成回路１の動作を説明する図である。
先ず、本実施形態のパルス生成回路１は、後述のように自己リセットして、Ｐ型ＭＯＳトランジスタＴｒ１がオフ、第１のＮ型ＭＯＳトランジスタＴｒ２がオン、第２のＮ型ＭＯＳトランジスタＴｒ３がオフで、ノードｎ１がＨｉレベルとなる。
この初期状態で、入力ラインＣＬＫから第２のＮ型ＭＯＳトランジスタＴｒ３のゲート電極にパルス幅Ｗ１のパルス信号が入力されると（＃１）、第２のＮ型ＭＯＳトランジスタＴｒ３がＯＮとなり、第１のＮ型ＭＯＳトランジスタＴｒ３もＯＮであるからノードｎ１がＬｏレベルとなる（＃２）。このとき遅延回路１６の出力側のノードｎ２はＨｉレベルのままなので、Ｐ型ＭＯＳトランジスタＴｒ１と第１のＮ型ＭＯＳトランジスタＴｒ２も初期状態のままであり、ノードｎ１がキーパー１５によってＬｏレベルに保たれる。従ってこの電圧レベルがインバータ１３で反転され、＃２からインバータによって遅れて出力ラインｃｌｋがＨｉレベルとなる（＃３）。
そして＃２の立下りが遅延回路１６の遅延期間分遅れてノードｎ２に現れる（＃４）。このノードｎ２がＬｏレベルとなることでＰ型ＭＯＳトランジスタＴｒ１がオン、第１のＮ型ＭＯＳトランジスタＴｒ２がオフとなり、ノードｎ１が再びＨｉレベルとなるので（＃５）、出力ラインｃｌｋがＬｏレベルとなり、遅延回路１６の遅延期間分のパルス幅ｗ２のパルスが生成される。
このように本実施形態では、入力パルス信号が入力されたときのノードｎ１の立ち下がりから、この入力パルス信号が遅延回路から出力されてノードｎ１が立ち下がるまでの電圧レベルをキーパーで維持して、この遅延分のパルス生成するダイナミック型のパルス生成回路なので、入力パルス信号のパルス幅に依らず、遅延回路１６の遅延期間を任意に設定することで所定幅のパルスを生成できる。
従って、遅延回路１６の遅延期間を短く設定することによって図４に示すように入力パルス信号よりも短いパルス幅のパルスを生成できる。
また、本実施形態のパルス生成回路１では、入力ラインＣＬＫに接続される素子が第２のＮ型トランジスタＴｒ３だけであり、従来と比較して入力負荷が軽減されている。従って高速化や省電力化が可能となる。
また、ダイナミック型であると初期状態の挙動が不確定になることがあるが、本実施形態のパルス生成回路１は、電源投入時に出力側の電圧レベルを遅延回路１６でＰ型ＭＯＳトランジスタＴｒ１及び第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極にフィードバックすることで、ノードｎ１の電圧レベルを確定（自己リセット）できる。
即ち、本実施形態のパルス生成回路１は、入力ラインＣＬＫがＬｏ、電源がオフのとき、Ｐ型ＭＯＳトランジスタＴｒ１がオン、第１のＮ型ＭＯＳトランジスタＴｒ２がオフ、第２のＮ型ＭＯＳトランジスタＴｒ３がオフであり、電源がオンされると、電源ＶからＰ型ＭＯＳトランジスタＴｒ１を介して電圧が印加され、ノードｎ１がＨｉレベルとなる。そしてノードｎ１がＨｉになると遅延回路１６を介してＰ型ＭＯＳトランジスタＴｒ１と第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極での電圧レベルがＨｉとなるので、Ｐ型ＭＯＳトランジスタＴｒ１がオフ、第１のＮ型ＭＯＳトランジスタＴｒ２がオン、第２のＮ型ＭＯＳトランジスタＴｒ３がオフで、ノードｎ１がＨｉレベルに固定される。
図５は、本実施形態のパルス生成回路と、図１８，図２１に示した従来のパルス生成回路の性能を比較した図である。
図５（ａ）は、従来のパルス生成回路における入力パルス信号と出力パルス信号を示し、図５（ｂ）は、本実施形態のパルス生成回路における入力パルス信号と出力パルス信号を示し、図５（ｃ）は、（ａ），（ｂ）の波形を比較して示している。
図５（ｃ）に示すように、本実施形態のパルス生成回路１は、入力負荷が３４％減少したことにより、パルスの立ち上がりが早くなっており、且つ、出力パルスの応答性が２０％高速化されている。
〈実施形態２〉
前述の実施形態１は、第２のＮ型ＭＯＳトランジスタＴｒ３に入力パルス信号を入力し、遅延回路１６の出力をＰ型ＭＯＳトランジスタＴｒ１及び第１のＮ型ＭＯＳトランジスタＴｒ２に入力する構成（請求項１に相当）としたが、このＮ型ＭＯＳトランジスタの配置を入れ替えて、図６に示す構成（請求項２に相当）しても良い。
即ち、本実施形態のパルス生成回路１において、Ｐ型ＭＯＳトランジスタＴｒ１はドレイン電極を第１の電源ラインに接続し、第１のＮ型ＭＯＳトランジスタＴｒ４は、このＰ型ＭＯＳトランジスタＴｒ１のソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続している。また、第２のＮ型ＭＯＳトランジスタＴｒ５は、前記第１のＮ型ＭＯＳトランジスタＴｒ２のソース電極にドレイン電極を接続し、第２の電源ライン（グランドライン）にソース電極を接続している。
そして、遅延回路１６は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第１のＮ型ＭＯＳトランジスタＴｒ４のドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタＴｒ５のゲート電極に出力端子を接続している。
インバータ１３は、前記Ｐ型ＭＯＳトランジスタＴｒ１のソース電極及び前記第１のＮ型ＭＯＳトランジスタＴｒ４のドレイン電極に入力端子を接続し、出力ラインｃｌｋに出力端子を接続している。また、キーパー１５は、このインバータ１３の入力端子が接続されるノードｎ１の電圧レベルを維持する。
このように本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図３，４と同じであり、前述の実施形態１と同様の効果が得られる。
なお、以下の実施形態において、第１，２のＮ型ＭＯＳトランジスタＴｒ２，Ｔｒ３の配置を本形態と同様に第１，２のＮ型ＭＯＳトランジスタＴｒ４，Ｔｒ５に変更しても良い。
〈実施形態３〉
前述の実施形態１では、遅延回路の入力端子をＰ型ＭＯＳトランジスタＴｒ１のソース電極及び第１のＮ型ＭＯＳトランジスタＴｒ２のドレイン電極、即ちノードｎ１に接続していたが、本発明はこれに限定されない。例えば本実施形態では、図７のように遅延回路１２の入力端子を出力ラインｃｌｋに接続している。この遅延回路１２は、奇数段のインバータを直列に接続した構成である。その他の構成は、前述の実施形態１と同じであるので、同一の要素に同符号を付すなどして再度の説明を省略している。
即ち、本実施形態のパルス生成回路１では、ノードｎ１の電圧レベルがインバータ１３で反転されて遅延回路１２に入力されるので、この電圧レベルを反転してノードｎ２に出力している。
このように本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図３，４と同じであり、前述の実施形態１と同様の効果が得られる。
〈実施形態４〉
前述の実施形態１では、キーパー１５がノードｎ１の電圧レベルをＨｉ又はＬｏに維持するフルキーパとして機能しているが、入力パルス信号よりも短いパルスを生成するパルス生成回路（所謂チョッパー）の場合には、ノードｎ１をＨｉに維持できれば良いので、ノードｎ１をＨｉ状態に維持するハイキーパーとしても良い。
本実施形態では、図８に示すように、ハイキーパー１７をＰ型ＭＯＳトランジスタで構成し、ゲート電極を出力ラインｃｌｋに接続している。これにより出力ラインｃｌｋがＬｏになった場合に電源からの電圧を印加してノードｎ１の電圧レベルをＨｉに維持している。
本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図４と同じであり、前述の実施形態１と同様の効果が得られる。
〈実施形態５〉
本実施形態は、前述の実施形態３（図７）のパルス生成回路１のキーパー１５に代えてハイキーパー１７を設けた構成であり、その他の構成は実施形態３と同じである。
図９は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、ハイキーパー１７をＰ型ＭＯＳトランジスタで構成し、ゲート電極を出力ラインｃｌｋに接続している。
本実施形態の構成であっても、入力ラインＣＬＫに入力パルス信号が入力された場合のノードｎ１，ｎ２に現れる波形は前述の図４と同じであり、前述の実施形態３と同様の効果が得られる。
〈実施形態６〉
本実施形態は、前述の実施形態１と比べて遅延回路にタップを設けた点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１０は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、遅延回路１８にｎ本のタップＣＴ１〜ＣＴｎを設けている。
該遅延回路１８は、何れのタップＣＴ１〜ＣＴｎにコントロール信号を入力されたかによって遅延期間を変更する。
従って、所望のタップＣＴ１〜ＣＴｎにコントロール信号を入力することで、遅延期間を選択でき、図３に示したノードｎ１の立下り（＃２）からノードｎ２の立下り（＃４）までの期間を変更して、所望のパルス幅の出力パルス信号を生成できる。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、出力パルス信号のパルス幅を任意に変更することができる。
〈実施形態７〉
本実施形態は、前述の実施形態１と比べてコントロールブロックを備えて遅延回路の遅延期間をフィードバック制御した点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１１は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、コントロールブロック２を備え、遅延回路１９にフィードバック信号を入力している。
コントロールブロック２は、入力端子を前記出力ラインｃｌｋに接続しており、出力ラインｃｌｋから入力されたパルス信号を出力ラインｃｌｋ２から後段の回路へ出力すると共に、該パルス信号のパルス幅が所定のパルス幅か否かを判定し、所定のパルス幅でなければ、この所定のパルス幅となるようにフィードバック信号を遅延回路１９に入力する。
該遅延回路１９は、フィードバック信号に応じて遅延期間を何れのタップＣＴ１〜ＣＴｎにコントロール信号を入力されたかによって遅延期間を変更する。
即ち、後段の回路で必要なパルス幅がＷｘであるとき、コントロールブロック２は、出力ラインｃｌｋからのパルス信号のパルス幅がパルス幅Ｗｘよりも短い場合、遅延期間を長くする旨のフィードバック信号を遅延回路１９に入力する。そして出力ラインｃｌｋからのパルス信号のパルス幅がパルス幅Ｗｘよりも長い場合、遅延期間を短くする旨のフィードバック信号を遅延回路１９に入力する。これにより出力ラインｃｌｋ，ｃｌｋ２の出力パルスのパルス幅が所定のパルス幅にフィードバック制御される。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、出力パルス信号のパルス幅を保証することができる。
〈実施形態８〉
本実施形態は、前述の実施形態７と比べて遅延回路にタップを設けた点が異なっており、その他の構成は実施形態７と同じである。このため前述の実施形態７と同一の要素には同符号を付す等して再度の説明を省略する。
図１２は、本実施形態の説明図である。同図に示したように、本実施形態のパルス生成回路１は、遅延回路２１にｎ本のタップＣＴ１〜ＣＴｎを設けている。
該遅延回路１８は、何れのタップＣＴ１〜ＣＴｎにコントロール信号を入力されたかによって遅延期間を変更する。
コントロールブロック２は、この変更した遅延時間の情報を遅延回路或いはコントロール信号を送信する回路から受信して該遅延時間に基づいてフィードバック制御を行っても良いし、予め遅延回路２１で選択されるｎ個の遅延時間に応じたパルス幅を設定しておき、最も近いパルス幅に近づけるようにフィードバック制御を行っても良い。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、出力パルス信号のパルス幅を任意に変更することができ、この変更したパルス幅を保証できる。
〈実施形態９〉
本実施形態は、前述の実施形態１と比べて遅延回路に停止用の入力部を設けた点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１３は、本実施形態の説明図である。本実施形態の遅延回路２２は、停止信号が入力された場合に、出力電圧をＬｏ、即ちノードｎ２、Ｐ型ＭＯＳトランジスタＴｒ１と第１のトランジスタＴｒ２のゲート電極の電圧レベルをＬｏとし、解除信号が入力されるまでこれを維持する。
従って、ノードｎ１がＨｉに維持され、出力ラインｃｌｋの電圧レベルがＬｏに固定される。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、入力ラインＣＬＫにパルス信号が入力されている場合でも、出力ラインへのパルス信号の出力を停止することができる。
〈実施形態１０〉
本実施形態は、前述の実施形態１と比べて第１のＮ型ＭＯＳトランジスタＴｒ２と遅延回路１６の出力との間にゲート回路を備えた点が異なっており、その他の構成は実施形態１と同じである。このため前述の実施形態１と同一の要素には同符号を付す等して再度の説明を省略する。
図１４に示すように遅延時間が入力パルス信号のパルス幅に対して短すぎると（約１／２以下）、入力ラインＣＬＫがＨｉのままノードｎ２が再びＨｉとなるので、ノードｎ１が立下り、発振することがある。
このため本実施形態では、図１５に示すように遅延回路２３の出力端子と第１のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路２４を備えた。該ゲート回路２３は、前記入力ラインＣＬＫに入力端子を接続させたチョップ用遅延回路２５と、該チョップ用遅延回路２５の出力端子及び前記遅延回路２３の出力端子に入力端子をそれぞれ接続したＮＯＲ回路２６とを備え、前記遅延回路２３の出力を反転させたパルス信号と前記チョップ用遅延回路２５からのパルス信号との否定論理和を第２のＮ型ＭＯＳトランジスタＴｒ２のゲート電極に入力する。
これにより、図１６に示すようにノードｎ３、即ち第１のＮ型ＭＯＳトランジスタＴｒ２のゲート電極の電圧レベルを入力ラインがＨｉの間Ｌｏに維持することができ、発振が防止される。
このように本実施形態のパルス生成回路によれば、前述の実施形態１の効果に加え、遅延回路の遅延期間が入力パルス信号のパルス幅の半分以下である場合にも発振を防止できる。
〈その他の実施形態〉
上記実施形態は、適宜組み合わせて実施しても良い。例えば、図１のパルス生成回路１は、実施形態８と実施形態９を組み合わせたものである。
また、本発明のパルス生成回路は、図１７に示すように他段に設けて種々のパルス信号が得られるように構成しても良い。
以上、説明したように本発明によれば入力負荷が軽く、自己リセットが可能なパルス生成回路を提供できる。
Claims (8)
- ドレイン電極を第１の電源ラインに接続したＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極にドレイン電極を接続した第１のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続し、第２の電源ラインにソース電極を接続した第２のＮ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第１のＮ型ＭＯＳトランジスタのゲート電極に出力端子を接続した遅延回路と、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第２のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、生成したパルスを出力する出力ラインに出力端子を接続したインバータと
前記インバータの入力端子が接続されるラインの電圧レベルを維持するキーパーとを備え、
前記入力ラインに入力パルス信号が入力された場合に、前記遅延回路の遅延期間に応じたパルス幅の出力パルスを生成するパルス生成回路。 - ドレイン電極を第１の電源ラインに接続したＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、入力パルス信号が入力される入力ラインにゲート電極を接続した第１のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのソース電極にドレイン電極を接続し、第２の電源ラインにソース電極を接続した第２のＮ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタのゲート電極に出力端子を接続した遅延回路と、
前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続し、生成したパルスを出力する出力ラインに出力端子を接続したインバータと、
前記インバータの入力端子が接続されるラインの電圧レベルを維持するキーパーと、を備え、
前記入力ラインに入力パルス信号が入力された場合に、前記遅延回路の遅延に応じたパルス幅の出力パルスを生成するパルス生成回路。 - 前記出力パルスのパルス幅が、入力パルス信号のパルス幅よりも短い場合に前記キーパーをハイキーパーとした請求項１又は２に記載のパルス生成回路。
- 前記遅延回路が、前記インバータを介して前記Ｐ型ＭＯＳトランジスタのソース電極及び前記第１のＮ型ＭＯＳトランジスタのドレイン電極に入力端子を接続させており、該入力端子から入力されたパルスを反転して前記Ｐ型ＭＯＳトランジスタのゲート電極及び第２のＮ型ＭＯＳトランジスタのゲート電極に出力する請求項１又は２記載のパルス生成回路。
- 前記遅延回路が、少なくとも１つのタップを備え、該タップを介して入力された制御信号に基づいて遅延時間を調整する請求項１に記載のパルス生成回路。
- 前記遅延回路が、停止信号を受信した場合にＰ型ＭＯＳトランジスタと第１のＮ型ＭＯＳトランジスタのゲート電極の電圧レベルをＨｉに維持して出力パルスの出力を停止させる請求項１に記載のパルス生成回路。
- 前記遅延回路の出力端子と前記第１のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路を備え、
前記ゲート回路が、前記入力ラインに入力端子を接続させたチョップ用遅延回路と、該チョップ用遅延回路の出力端子及び前記遅延回路の出力端子に入力端子をそれぞれ接続したＮＯＲ回路とを備え、前記遅延回路の出力を反転させたパルス信号と前記チョップ用遅延回路からのパルス信号との否定論理和を第２のＮ型ＭＯＳトランジスタのゲート電極に入力する請求項１に記載のパルス生成回路。 - 前記遅延回路の出力端子と前記第２のＮ型ＭＯＳトランジスタのゲート電極との間にゲート回路を有し、
前記ゲート回路が、前記入力ラインに入力端子を接続させたチョップ用遅延回路と、該チョップ用遅延回路の出力端子及び前記遅延回路の出力端子に入力端子をそれぞれ接続したＮＯＲ回路とを備え、前記遅延回路の出力を反転させたパルス信号と前記チョップ用遅延回路からのパルス信号との否定論理和を第１のＮ型ＭＯＳトランジスタのゲート電極に入力する請求項２に記載のパルス生成回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/010295 WO2005018091A1 (ja) | 2003-08-13 | 2003-08-13 | パルス生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005018091A1 true JPWO2005018091A1 (ja) | 2006-10-12 |
| JP4173887B2 JP4173887B2 (ja) | 2008-10-29 |
Family
ID=34179377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005507745A Expired - Lifetime JP4173887B2 (ja) | 2003-08-13 | 2003-08-13 | パルス生成回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7446589B2 (ja) |
| JP (1) | JP4173887B2 (ja) |
| WO (1) | WO2005018091A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638153B2 (en) * | 2012-03-29 | 2014-01-28 | Qualcomm Incorporated | Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width |
| JP6737061B2 (ja) * | 2016-08-15 | 2020-08-05 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
| FR3095560B1 (fr) | 2019-04-26 | 2021-12-03 | St Microelectronics Rousset | Association de transistors en série |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843264A (en) * | 1987-11-25 | 1989-06-27 | Visic, Inc. | Dynamic sense amplifier for CMOS static RAM |
| JPH0727717B2 (ja) * | 1988-07-13 | 1995-03-29 | 株式会社東芝 | センス回路 |
| JPH04239810A (ja) | 1991-01-23 | 1992-08-27 | Nec Ic Microcomput Syst Ltd | 単相スタティックラッチ回路 |
| JPH05218824A (ja) | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | パルス幅補正回路 |
| KR960027336A (ko) | 1994-12-16 | 1996-07-22 | 리 패치 | 누설전하를 감소시킨 동적, 단상 클럭 인버터 래치 |
| JP3672061B2 (ja) | 1997-01-30 | 2005-07-13 | 三菱電機株式会社 | 半導体装置 |
| JPH11136098A (ja) | 1997-10-30 | 1999-05-21 | Ando Electric Co Ltd | パルス生成回路 |
| US5929684A (en) * | 1998-03-06 | 1999-07-27 | Siemens Aktiengesellschaft | Feedback pulse generators |
| JP2001094404A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | 電圧制御遅延回路 |
| JP3573687B2 (ja) * | 2000-06-28 | 2004-10-06 | 松下電器産業株式会社 | データ一時記憶装置 |
| JP2002300010A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶保持装置 |
| JP3855835B2 (ja) * | 2001-09-27 | 2006-12-13 | ヤマハ株式会社 | 信号レベルシフト回路 |
| JP2003133916A (ja) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | パルストリガ型ラッチを用いたデータ処理装置 |
| US7327169B2 (en) * | 2002-09-25 | 2008-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
| DE10349464B4 (de) * | 2003-10-23 | 2009-07-30 | Qimonda Ag | Pegelumsetz-Einrichtung |
| KR100608362B1 (ko) * | 2004-04-22 | 2006-08-08 | 주식회사 하이닉스반도체 | 펄스 발생기 |
-
2003
- 2003-08-13 JP JP2005507745A patent/JP4173887B2/ja not_active Expired - Lifetime
- 2003-08-13 WO PCT/JP2003/010295 patent/WO2005018091A1/ja active Application Filing
-
2005
- 2005-12-29 US US11/319,729 patent/US7446589B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005018091A1 (ja) | 2005-02-24 |
| US20060097768A1 (en) | 2006-05-11 |
| JP4173887B2 (ja) | 2008-10-29 |
| US7446589B2 (en) | 2008-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5224657B2 (ja) | 半導体集積回路装置 | |
| JPH1117451A (ja) | 発振回路 | |
| JP3820559B2 (ja) | 半導体装置のモードレジスターセット回路 | |
| US20080074151A1 (en) | Dual-edge-triggered, clock-gated logic circuit and method | |
| JP4077337B2 (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
| US6081144A (en) | Signal change detection circuit | |
| JP2009296548A (ja) | 半導体集積回路装置 | |
| US6853228B2 (en) | Flip-flop circuit | |
| JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
| JP4173887B2 (ja) | パルス生成回路 | |
| JP5643158B2 (ja) | レベルシフト回路 | |
| JP2008092271A (ja) | 遅延回路 | |
| JP2001308694A (ja) | ローノイズバッファ回路 | |
| JP2004336123A (ja) | 半導体集積回路 | |
| JP2003347924A (ja) | 電圧変換回路および半導体装置 | |
| JP4086049B2 (ja) | パワーオン・リセット回路 | |
| JP3757518B2 (ja) | パワーオン・リセット回路 | |
| JP3022812B2 (ja) | 出力バッファ回路 | |
| JP3228260B2 (ja) | 半導体装置 | |
| JP3671970B2 (ja) | 半導体集積回路 | |
| JP2010178038A (ja) | 半導体装置 | |
| US20070052447A1 (en) | CMOS buffer circuits and integrated circuits using the same | |
| JP2005217860A (ja) | 遅延回路 | |
| JPH11136108A (ja) | 出力回路 | |
| KR100506047B1 (ko) | 고속 동작용 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4173887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |